CH680031A5 - - Google Patents

Download PDF

Info

Publication number
CH680031A5
CH680031A5 CH239/90A CH23990A CH680031A5 CH 680031 A5 CH680031 A5 CH 680031A5 CH 239/90 A CH239/90 A CH 239/90A CH 23990 A CH23990 A CH 23990A CH 680031 A5 CH680031 A5 CH 680031A5
Authority
CH
Switzerland
Prior art keywords
signal
error correction
error
circuit
unit
Prior art date
Application number
CH239/90A
Other languages
English (en)
Inventor
Atsuhiro Yamagishi
Touru Inoue
Tokumichi Murakami
Kohtaro Asai
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CH680031A5 publication Critical patent/CH680031A5/de

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes

Description

5
10
15
20
25
30
35
40
45
50
55
CH 680 031 A5
Beschreibung
Die vorliegende Erfindung betrifft eine Einrichtung zum Dekodieren eines nach Bose-Chandhuri-Hocqueghem kodierten Signals und insbesondere auf eine Einrichtung zur Korrektur eines komplexen Fehlers in einem digitalen Kommunikationssystem.
Die Fig. 1 ist ein Blockschema eines bekannten Kombi-Fehlerkorrekturschaltkreises zur Korrektur von Zufallsfehlern und Burstfehlern, wie beispielsweise in «Error Control Coding: Fundamentais and Applications», S. Lin und D.J. Costello, Jr., Seiten 280-282 herausgegeben von Prentic-Hall, Inc., 1983 beschrieben ist.
In der Fig. 1 kennzeichnet die Ziffer 1 eine Eingangsklemme zum Anlegen einer empfangenen kodierten Nachricht, die Zahl 39 eine erste Korrektureinheit zur Korrektur eines Burstfehlers durch Burstsignal-Abfangen, die Zahl 40 eine zweite Korrektureinheit zur Korrektur eines Zufallsfehlers, die Ziffer 6 einen Auswahlschaltkreis zum Auswählen des Ausgangssignals der ersten oder zweiten Korrektur.
Nachfolgend wird die Funktion des vorstehend beschriebenen Fehlerkorrekturschaltkreises erläu-tert.
Eine Nachricht, die vor dem Senden auf einer Senderseite kodiert wurde und im Übertragungsweg hinzugefügte Fehler enthält, wird an die Eingangsklemme 1 angelegt und in die erste und zweite Korrektureinheit 39 und 40 eingespeist. Die Nachricht wird durch die entsprechende Korrektureinheit dekodiert, und das dekodierte Ausgangssignal der ersten oder zweiten Korrektureinheit wird in Abhängigkeit des Zustandes des Übertragungsweges durch den Auswahlschaltkreis 6 ausgewählt und an der Ausgangsklemme 9 des Fehlerkorrekturschaltkreises als ausgewähltes Ausgangssignal abgegeben.
Da bekannte komplexe Fehlerkorrekturschaitkreise im allgemeinen wie oben beschrieben ausgebildet werden, ist es erforderlich, den Auswahlschaltkreis 6 in Abhängigkeit des Zustandes des Ubertra-gungsweges bezüglich des konkreten Fehlerkorrekturkodes zu steuern. Es wird aber kein definitiver Vorschlag gemacht, wie der Zustand des Übertragungsweges konkret erfasst werden kann, und auch kein Kriterium angegeben, um einen solchen Zustand zu überprüfen. Es ist daher schwierig, den Auswahlschaltkreis 6 genau zu steuern. Es besteht ein weiteres Problem, dass es notwendig ist, dass die entsprechenden Einheiten unabhängig voneinander Syndromgeneratorschaltkreise zum Heraussuchen der Fehlerkondition enthalten, weil die Burstfehler-Korrektureinheit und die Zufallsfehler-Korrektureinheit unabhängig voneinander angeordnet sind.
Ziel der vorliegenden Erfindung ist, derartige Probleme zu lösen und eine Einrichtung zum Dekodieren eines nach Bose-Chandhuri-Hocqueghem kodierten Signals und zur Korrektur eines komplexen Fehlers des im nach Bose-Chandhuri-Hocqueghem kodierten Signals zu schaffen, die den Zustand des Übertragungsweges erfasst und ein Kriterium zur Überprüfung des Zustandes des Übertragungsweges angibt und allgemein einen Syndromgeneratorschaltkreis und eine Zufallsfehler-Korrektureinheit benutzt.
Dieses Ziel wird durch die kennzeichnenden Merkmale des Anspruches 1 erreicht.
Vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
Im folgenden wird die Erfindung anhand der beiliegenden Zeichnungen erläutert.
Es zeigen:
Fig. 1 ein Blockschema, das eine bekannte Einrichtung zum Dekodieren eines Bose-Chandhuri-Hoc-queghem Codes mit einer Korrekturfunktion eines komplexen Fehlers zeigt,
Fig. 2 ein Blockschema eines Ausführungsbeispiels einer erfindungsgemässen Einrichtung zum Dekodieren eines Bose-Chandhuri-Hocqueghem-Codes mit einer Korrekturfunktion eines komplexen Fehlers,
Fig. 3 ein Blockschema, das Einzelheiten des in Fig. 2 dargestellten Zufallsfehler-Korrekturschaltkreises zeigt,
Fig. 4 ein Blockschema des in Fig. 2 dargestellten Burstfehier-Korrekturschaltkreises,
Fig. 5 ein Blockschema des in Fig. 2 dargestellten Auswahlschaltkreises, und
Fig. 6 eine Tabelle, die das Kriterium zur Kontrolle des Auswahlschaltkreises zeigt, der in dem in Fig. 5 dargestellten Ausgangauswahl-Steuerschaltkreis enthalten ist.
Es wird auf Fig. 2 Bezug genommen. In dieser Figur kennzeichnet die Ziffer 1 eine Eingangsklemme zum Anlegen einer empfangenen kodierten Nachricht, die Ziffer 2 einen Syndromgeneratorschaltkreis zur Erzeugung von zwei n-bit Syndromen zur Korrektur eines Zufallsfehlers, die Ziffer 3 einen Verzögerungsschaltkreis zum Halten der empfangenen Nachricht, während der Dauer der Erzeugung der Syndrome und der Korrektur eines Fehlers, die Ziffer 4 einen Syndromwandlerschaltkreis zur Durchführung einer Umwandlung der im Syndromgeneratorschaltkreis erzeugten zwei n-bit Syndrome in ein 2n-bit Syndrom für einen Burstsuchschaltkreis zur Korrektur einer Burstfehler-Korrektur, die Ziffer 5 einen Burstfehler-Korrekturschaltkreis zur Berechnung der Stelle, in der ein Burstfehler erzeugt wird, und des Musters des Burstfehlers, die Ziffer 6 einen Auswahlschaltkreis, der ein Kriterium zum Erfassen und Überprüfen des Zustandes eines Übertragungsweges unter Verwendung der dekodierten Resultate des Burstfehler-Korrekturschaltkreises 5 und eines nachfolgend erwähnten Zufallsfehler-Korrekturschaltkreises angibt, die Ziffer 7 den Zufallsfehler-Korrekturschaltkreis, um als ein Eingangssignal das Syndrom zu empfangen, welches durch die Polynombasis in einem endlichen Feld als Vektor ausgedrückt ist und durch den Syndromgeneratorschaltkreis erzeugt wird, zum Umwandeln des durch
2
5
10
15
20
25
30
35
40
45
50
55
60
65
CH 680 031 A5
den Syndromvektor ausgedrückten Syndrom in einen Exponentialausdruck eines Grundeiementes des endlichen Feldes, zum Ableiten eines Fehlerstellenpolynoms durch Normalisieren des umgewandelten Ex-ponentialausdruckes mit einer Ganzzahloperation von Modulo 2n-1, Ableiten der Wurzel des normalisierten Stellenpolynoms durch Ablesen der Konstanten des normalisierten Fehlerstellenpolynoms in einer Tabelle der normalisierten Fehlerposition, zum Berechnen der Ist-Fehlerstelle aus der normalisierten Fehlerstelle und zum korrigieren des Zufallfehlers, die Ziffer 8 ein ROM zur Speicherung der Daten zur Umwandlung des durch die Polynombasis ausgedrückten Syndromvektors im endlichen Feld, der durch den Syndromgeneratorschaltkreis 2 erzeugt wird, in den Exponentialausdruck des Grundelementes des endlichen Feldes und in Daten der normalisierten Fehlerstelle, welche die Wurzel des normalisierten Fehlerstellenpolynoms ist, die Ziffer 9 eine Ausgangsklemme zur Abgabe der dekodierten Ergebnisse, die Zahl 10 eine Ausgangsklemme zur Abgabe eines Signais, wenn ein unkorrigierbarer Fehler abgetastet wird, der die letzte dekodierte Stellung anzeigt, und die Zahlen 11-a und 11-b Exklusiv-ODER-Schalt-kreise zum Zufügen von Fehlerkorrekturimpulsen, die von dem Burstfehler- und Zufallsfehler-Korrekturschaltkreis 5 und 7 an die empfangene Nachricht abgegeben werden.
In der Fig. 3 kennzeichnet die Zahl 12 eine Eingangsklemme zum Anlegen des durch den in Fig. 2 dargestellten Syndromgeneratorschaltkreis 2 erzeugten und mit der Polynombasis im endlichen Feld vektoriell ausgedrückten Syndrom, die Zahl 13 einen Zahleingabeschaltkreis zum Halten des Eingangssyndroms, die Zahl 14 einen Addierschaltkreis für Modulo 2n-1, die Zahl 15 einen komplementären Zahleingabeschaltkreis mit Modulo 2n-1, die Zahl 16 einen Zahleingabeschaitkreis zum zeitweiligen Halten von Daten, die Zahl 17 einen Zahleingabeschaltkreis zur Prüfung der Rechenergebnisse durch den Addierschaltkreis 14 mit Modulo 2n-1 und den komplementären Zahleingabeschaltkreis 15 mit Modulo 2n-1, die Zahl 18 einen Zählschaltkreis zur Berechnung der lst-Fehlerstelle, die Zahl 19 einen ODER-Schaltkreis zum Mischen der von den Zahlschaltkreisen 18 und 18 abgegebenen Korrekturimpulse, die Zahl 20 einen Adres-sensteuerschaltkreis zur Ausgabe einer Adresse an den ROM 8, welcher die Daten zur Umwandlung des Syndromvektors ausgedrückt mit der Polynombasis im endlichen Feld in den Exponentalausdruck des Grundelementes des endlichen Feldes und die Daten der normalisierten Fehlerstelle speichert, welche eine Wurzel des normalisierten Fehierstellenpolynoms ist, die Zahl 21 eine Ausgangsklemme zur Abgabe einer Adresse an den ROM 8, die Zahl 22 eine Eingangsklemme, an welche die Daten aus dem ROM 8 angelegt werden, die Zahl 23 eine Ausgangsklemme zur Abgabe der Korrekturimpulse und die Zahl 24 eine Ausgangsklemme zur Abgabe eines unkorrigierbaren Fehlerabtastsignals, wenn ein Fehler auftritt, der im Zufallsfehler-Korrekturschaltkreis 7 nicht korrigiert werden kann.
In der Fig. 4 kennzeichnet die Zahl 25 eine Eingangsklemme zur Eingabe des Ausgangssignals des Syndromwandlerschaltkreises 4 (Fig. 2), die Zahl 26 einen 1-bit-Verzögerungsschaltkreis, die Zahl 27 einen Schalter zur Steuerung eines Rückführschaltkreises, bestehend aus den Verzögerungsschaltkreisen 26, die mit dem Schalter geschleift sind, die Zahl 28 einen Wahlschalter, der zwischen der Ausgangsklemme des Syndromwandlerschaltkreises 4 und dem Ausgang der Rückführschaltkreise umschaltbar ist, die Zahl 29 einen Suchschaltkreis (O-Abtastung) zur Abtastung des Falles, dass das obere (2n-b)-bit des linearen Feedback-Schieberegisters oder der Rückführschaltkreis mit 2n-bit in der Länge Null wird, die Zahl 30 eine Ausgangsklemme zur Abgabe eines Abtastsignals für einen unkorrigierbaren Burstfehler, wenn ein Fehler festgestellt wird, der im Burstfehler-Korrekturschaltkreis 5 nicht korrigiert werden kann, und die Zahl 31 eine Ausgangsklemme zur seriellen Abgabe eines zu korrigierenden Fehlermusters, wenn der Burstfehler korrigiert wird.
Der in Fig. 5 dargestellte Auswahlschaltkreis 6 (Fig. 2) enthält das Kriterium zur Erfassung und Überprüfung der Zustandes des Übertragungsweges durch Anwendung der dekodierten Ergebnisse des Burstfehler- und Zufallsfehier-Korrekturschaltkreises 5 und 7 (Fig. 2). In der Fig. 5 kennzeichnet die Zahl 32 eine Eingangsklemme für die Daten, die unter Verwendung des Ausgangssignals des Zufallsfeh-ler-Korrekturschaltkreises 7 korrigiert werden, die Zahl 33 eine Eingangsklemme für die Daten, die unter Verwendung des Ausgangssignals des Burstfehler-Korrekturschaltkreises 5 korrigiert wurden, die Zahl 34 einen Exklusiv-ODER-Schaltkreis zum Vergleichen der durch den Zufallsfehler-Korrektur-schaltkreis 7 korrigierten Daten mit den durch den Burstfehler-Korrekturschaltkreis 5 korrigierten Daten, die Zahl 35 eine Eingangsklemme, die mit der Ausgangsklemme 24 des Zufallsfehler-Korrekturschaltkreises 7 verbunden ist, die Zahl 36 eine Eingangsklemme, die mit der Ausgangsklemme 31 des Burstfehler-Korrekturschaltkreises 5 verbunden ist, die Zahl 37 einen Wahlschalter zur Auswahl der durch den Zufallsfehler-Korrekturschaltkreis 7 korrigierten Daten oder der durch den Burstfehler-Kor-rekturschaltkreis 5 korrigierten Daten und die Zahl 38 einen Auswahlsteuerschaltkreis zur Erzeugung eines unkorrigierbaren Signals, der mit der Klemme 10 (Fig. 2 und 4) verbunden ist und abhängig von den durch die Zufaflfehler- und Burstfehler-Korrekturschaltkreise 7 und 5 an die Eingangsklemmen 35 und 36 angelegten Abtastsignal (unkorrigierbarer Fehler) ein unkorrigierbar-Signal abgibt, und die Erzeugung eines Steuersignals zur Steuerung des Auswahlschalters 37 in Übereinstimmung mit den Fehlerabtastsignalen und den Ausgangssignalen des Exklusiv-ODER-Schaltkreises 34, welches die durch den Zufallsfehler-Korrekturschaltkreis 7 korrigierten Eingangsdaten an der Eingangsklemme 32 und die durch den Burstfehler-Korrekturschaltkreis 5 korrigierten Eingangsdaten an der Klemme 33 vergleicht.
Fig. 6 ist eine Tabelle, welche das Kriterium zur Steuerung des Wahlschalters 37 der im Auswahlschaltkreis 6 integriert ist und das Kriterium zum Anlegen des Signals «unkorrigierbarer Fehler» an die Klemme angibt.
3
5
10
15
20
25
30
35
40
45
50
55
CH 680 031 A5
Nachfolgend wird die Funktionsweise beschrieben.
Eine Nachricht, die auf einer Senderseite kodiert wurde und Fehler aufweist, die im Übertragungsweg hinzugefügt wurden, wird an der Eingangsklemme 1 empfangen. Zwei n-bit Syndrom Si, S3 ausgedrückt durch Vektoren der Polynombasis im begrenzten Feld werden durch den Syndromgeneratorschaltkreis 2 erzeugt. Die zwei n-bit Syndrome Si, S3 werden dann an den Zufallsfehler-Korrekturschaltkreis 7 und den Syndromwandlerschaltkreis 4 angelegt. Im Zufallsfehler-Korrekturschaltkreis 7 werden die eingegebenen Syndrome Si, S3 in dem Einlegeschaltkreis 13 gehalten und durch den Adressensteuerschalt-kreis 20 als Adressen des ROM 8 an der Ausgangsklemme abgegeben. Die Syndrome S-i, S3 werden durch den ROM 8 von dem Vektorausdruck mit Polynombasis im endlichen Feld zu dem Exponentialausdruck des Grundelementes des endlichen Feldes log Si und log S3 umgewandelt. Die umgewandelten Syndrome log Si und log S3 werden über die Eingangsklemme 22 in den Eingabeschaltkreisen 16 und 17 gespeichert. Basierend auf den exponentieil ausgedrückten Syndromen log Si und log S3, die im Eingabe-schaltkreis 16 gespeichert sind, wird mittels des Addierschaltkreises 14 und des Komplementär-Schaltkreises 15 die Konstante (log S3 - 3 x log S1) des normalisierten Fehlerstellenpolynoms berechnet. Die Konstante (log S3 - 3 x log S1) wird dann durch den Adressensteuerschaltkreis 20 als Adresse des ROM 8 an die Ausgangsklemmen 21 abgegeben. Die Syndrome Si, S3 werden dann durch den ROM 8 in zwei Wurzeln i = log a' und j = log od des normalisierten Fehlerstellenpolynoms umgewandelt. Hierin ist a ein Grundelement des endlichen Feldes und a' und ai sind Wurzeln des normalisierten Fehlerstellenpolynoms, z.B. stellen das normalisierte Fehlerstellenpolynom dar. Die zwei Wurzeln i = log a' und j = log ai der durch den ROM 8 polynomisch normalisierten Fehlerstelle sind über die Eingangsklemme 22 an den Eingabeschaltkreis 17 angelegt, werden den Addierschaltkreis 14 mit log Si addiert und im Zählerschaltkreis 18 zur Berechnung der Ist-Fehlerstelle gespeichert. Zu diesem Zeitpunkt wird das Additionsresultat durch den Eingabeschaltkreis 17 geprüft und falls es ein unkorrigierbarer Zustand ist, wird ein Abtastsignal «unkorrigierbarer Fehler» an der Klemme 24 abgegeben. Die im Zählerschaltkreis 18 gespeicherte Ist-Fehlerstelle wird in absteigender Folge gezählt. Wird der Zählerstand des Zählerschaltkreises 18 Null, wird über den ODER-Schaltkreis 19 ein Fehlerkorrekturimpuls an den Exklu-siv-ODER-Schaltkreis 11-a abgegeben.
Andererseits werden die an den Syndromwandlerschaltkreis 4 angelegten zwei n-bit Syndrome Si und S3 zu 2n-bit Syndrome umgewandelt und denach an den Burstfehler-Korrekturschaltkreis 5 angelegt. Für (511,493) Bose-Chandhuri-Hocqueghem Code mit einem generierten Polynom:
g(x) = X18 + X15 + X12 + X10 + X8 + X? + X6 + X3 +1
erfolgt die Umwandlung entsprechend den folgenden Gleichungen:
Slo
=
Sl7 +
SX4 *
Sl3 *
s11 +
S-^o
+ s3?
* S3*
+ Sg3
+ S31
Sil
=
S^8 +
S^5 +
Sj4 +
Sl2 +
SX1 +
S^o
+ SS8
+ S 3s
+ Sg4
+ S31
+ S3o
SÌ2
=
S16 *
S^s +
S^3 +
Sl2 +
Sxi +
S^o
+ S36
+ SgS
+ SS3
+ S31
+ S3o
Sls
sl6 +
Sl2 +
S36 +
S3s +
s32
SI4
=
S^7 +
S^3 +
S37 +
s34 +
S33
Sls
=
S-^8 +
V *
Sl° +
S38 +
S3- +
S34
S.
►30
4
5
10
15
20
25
30
35
40
45
50
55
60
65
CH 680 031 A5
Sl6
- sl7 +
Sis +
sl4 +
s18
+ S3?
* s36
+ S35
+ S34
+ S33
Sl7
= S18 +
s17 +
sl6 +
Sj5 +
Sl3 + S11
+ s38
+ S36
+ S3s
* s33
+ s3i
Sl8
- S18 +
S16 +
S13 +
S +
S^i + S^o
+ S3s
+ S33
+ S32
+ V
+ SgO
Sl9
= S^7 +
Sj4 +
S^3 +
S^2 +
S11
■+ S3?
+ S34
+ S33
+ Sg2
+ S31
Sii o
- S^8 +
s1? +
S^ +
Sl2 -
Sil
+ S38
* S37
+ S3s
+ S32
+ S31
Sin
= S^Q *
S-j^s +
sl3 +
S^2 +
Sio
+ S3s
+ S36
+ S33
+ S32
+ S3o
Sil 2
= sl0 +
S3°
SI 1 3
= S+
S31
SI 1 4
~ +
S32
Sil 5
= Sl7 +
si4 +
SX1 +
Sjo
+ Sg7
+ S34
+ S31
+ S3°
Sil S
= S^8 +
sl5 +
SX2 +
Su
+ S38
+ S3s
+ S32
+ S3i
SI 1 7
- S18 +
S!3 +
S]_2 +
S^o
+ S3e
+ SS3
+ S32
+ S3o
Im Burstfehler-Korrekturschaltkreis 5 wird der Schalter 27 zum Zuschalten der Rückführung geschlossen und die Wahlschalter 28 werden in die Stellung «a», in der dieser mit den Eingangsklemmen 25 verbunden ist, umgeschaltet, so dass die zwei durch den Syndromwandlerschaltkreis 4 gewandelten n-bit-Syndrome an den Verzögerungsschaltkreis 26 des Rückführungsschieberegisters mit 2n-bit Länge anliegen. Der Wahlschalter 28 wird dann in die Stellung «b», in der dieser mit dem Schieberegister verbunden ist, umgeschaltet und das Burstfehlermuster wird durch den Suchschaltkreis (Null-Abtastung) 29 geprüft, während der Verschiebevorgang durchgeführt wird. Wenn das Burstfehlermuster durch den Suchschaltkreis (Null-Abtastung) 29 abgetastet wird, ist der Schalter 27 geöffnet und das Fehlermuster wird seriell über die Ausgangsklemme 31 an den Exklusiv-ODER-Schaltkreis 11 -b angelegt. Zu diesem Zeitpunkt wird das durch den Suchschaltkreis 29 abgetastete Signal «unkorrigierbarer Fehler» an die Ausgangsklemme 30 angelegt, wenn kein Fehlermuster durch den Verschiebevorgang über die ganze Codelänge abgetastet wird.
5
CH 680 031 A5
Wird in dem Zufallsfehler- oder Burstfelder-Korrekturschaltkreis 7,5 ein Fehlermuster festgestellt,
wird die empfangene Nachricht aus dem Verzögerungsschaltkreis 3, in dem diese gehalten wurde, ausgelesen. Die entsprechenden im Zufallsfehler- und Burstfehler-Korrekturschaltkreis abgetasteten Fehlermuster werden durch die Exklusiv-ODER-Schaltkreise 11-a, 11-b getrennt mit der empfangenen Nach-5 rieht kombiniert und somit werden die Zufalls- und Burstfehler korrigiert, um ihre dekodierte Nachricht zu erzeugen. Danach werden die durch die Zufallsfehler- und Burstfehler-Korrekturschaltkreise 7 und 5 korrigierten dekodierten Nachrichten und die an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» an den Auswahlschaltkreis 6 angelegt. Im Auswahlschaltkreis 6 werden die so eingegebenen Nachrichten durch das Exklusiv-ODER-Gatter 34 verglichen. Das Ergebnis dieses i
10 Vergleichs und die an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» werden an den Auswahlsteuerschaltkreis 38 angelegt, welcher dann den Wahlschalter 37 entsprechend dem Kriterium der Ausgangswahl steuert (Fig. 6). Wenn beide an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» die Korrektur anzeigen und das Ausgangssignal des Exklusiv-ODER-Schalt-kreises 34 die Identität der dekodierten Nachrichten anzeigt, dem wird der Wahlschalter 37 in seine Stel-15 lung «a» umgelegt, um über den Exklusiv-ODER-Schaltkreis 11-a den Ausgang des Zufallsfehler-Korrekturschaltkreises 7 zu wählen. Wenn das an der Klemme 24 anliegende Signal «unkorrigerbarer Fehler» die Korrektur anzeigt und das an der Klemme 30 anliegende Signal «unkorrigierbarer Fehler» diesen Zustand anzeigt, wird der Wahlschalter 37 in seine Stellung «a» umgelegt, um den gleichen Ausgang wie vorstehend zu wählen. Wenn das an der Klemme 30 anliegende Signal «unkorrigierbarer Fehler» der 20 Korrektur anzeigt und das an der Klemme 24 anliegende Signal die Abtastung irgend eines unkorrigierbaren Fehlers anzeigt, dann wird der Wahlschalter 37 in seine Stellung «b» umgelegt, um über den Exklusiv-ODER-Schaltkreis 11-b den Ausgang des Burstfehler-Korrekturschaltkreises zu wählen. In den anderen Fällen wird das Signal «unkorrigierbarer Fehler» an die Klemme 10 angelegt. Die schlussendlich dekodierte Nachricht, die durch den Auswahlschaltkreis 6 ausgewählt wird, wird über die Ausgangs-25 klemme 9 abgegeben.
Bei dem vorstehend beschriebenen Ausführungsbeispiel ist der Zufallsfehler-Korrekturschaltkreis 7 mit einem Schaltkreis zur Durchführung der Operation mit Modulo 2n-1 versehen. Es kann jedoch ein Zufallsfehler-Korrekturschaltkreis vorgesehen werden, der ein bekanntes lineares Perioden-Schieberegister verwendet. Ferner ist die Codelänge nicht definitiv begrenzt, es ist jedoch selbstverständlich 30 dass ein gleicher Effekt mit einem gekürzten Code erzielt werden kann.
Wie aus dem Vorstehenden ersichtlich ist, kann ein zuverlässigerer Schaltkreis zum Dekodieren eines Bose-Chandhuri-Hocqueghem-Codes geschaffen werden, um einen komplexen Fehler durch Vorsehen des Wahlschaltkreises der das Auswahlkriterium der Ausgänge des Zufalisfehler- und Burstfehler-Korrekturschaltkreise enthält, zu korrigieren.
35

Claims (8)

Patentansprüche
1. Einrichtung zum Dekodieren eines nach Bose-Chandhuri-Hocqueghem kodierten Signals zur Kor-40 rektur eines kombinierten komplexen Fehlers, gekennzeichnet durch eine erste Einheit zur Korrektur eines Zufallsfehlers im kodierten Signal, eine zweite Einheit zur Korrektur eines Burstfehlers im kodierten Signal und eine mit der ersten und zweiten Einheit verbundene dritte Einheit zur Bestimmung, ob das Ausgangsignal der ersten oder zweiten Einheit in Abhängigkeit der Dekodierungskonditionen der ersten und zweiten Einheit sowie das Vergleichsergebnis zwischen entschlüsseltem und korrigiertem Signal aus der
45 ersten und zweiten Einheit abgegeben wird.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Einheit eine Vorrichtung zum Generieren von zwei n-bit Syndromen, deren Muster durch Elemente des endlichen Feldes entsprechend dem empfangenen nach dem Bose-Chandhuri-Hocqueghem Code kodiertem Signal bezeichnet sind, eine Zufallsfehler-Korrekturvorrichtung zur Berechnung der Ist-Fehlerstelle des empfangenen
50 nach Bose-Chandhuri-Hocqueghem kodierten Signal entsprechend den Syndromen und zur Ausgabe eines Zufallsfehler-Korrektursignals und eine erste Kombinationsvorrichtung aufweist, um das Zufalls-fehler-Korrektursignal mit dem empfangenen nach Bose-Chandhuri-Hocqueghem kodierten Signal zu kombinieren, um ein auf Zufallsfehler korrigiertes Signal abzugeben.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Zufallsfehler-Korrekturvorrich-55 tung eine Wandlervorrichtung zum Umwandeln der Muster der durch die Generatorvorrichtung generierten Syndrome in einen Exponentialausdruck mit Grundelementen, ein Mittel zur ganzzahligen Operation des umgewandelten Exponentialausdruckes mit Modulo 2n-1 um ein Fehlerstelienpolynom zu normalisieren, ein Mittel zum Ablesen einer Tabelle der vorberechneten Wurzelangaben und zur Erzielung einer normalisierten Fehlerstelle und eine Rechenvorrichtung zum Berechnen der Zufallsfehler-Iststelle
60 an der normalisierten Fehlerstelle, um ein Zufallsfehler-Korrektursignal abzugeben. ^
4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Einheit eine Vorrichtung zum Umwandeln der zwei durch die Generatorvorrichtung der ersten Einheit erzeugten n-bit Syndrome in ein 2n-bit Syndrom, eine Burstfehler-Korrekturvorrichtung zur Berechnung einer Burstfehler-Iststel-le des nach Bose-Chandhuri-Hocqueghem kodierten Signals entsprechend dem 2n-bit Syndrom und zur
65 Ausgabe eines Burstfehler-Korrektursignals und eine zweite Kombinationsvorrichtung aufweist, um das
6
5
10
15
20
25
30
35
40
45
50
55
60
65
CH 680 031 A5
Burstfehler-Korrektursignal mit dem empfangenen nach Bose-Chandhuri-Hocqueghem kodierten Signal zu kombinieren, um ein auf Burstfehler korrigiertes Signal abzugeben.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Zufallsfehler-Korrekturvorrichtung eine erste Abtastvorrichtung zum Abtasten eines unkorrigierbaren Zufallsfehlers aufweist und dass die Burstfehler-Korrekturvorrichtung eine zweite Abtastvorrichtung zum Abtasten eines unkorrigierbaren Burst-Fehlers aufweist.
6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die dritte Einheit eine Schalteinrichtung zur wahlweisen Abgabe des Ausgangsignals der ersten oder zweiten Kombinationsvorrichtung, eine dritte Abtastvorrichtung zum Abtasten, ob die Ausgangssignale der ersten und zweiten Kombinationsvorrichtung gleich sind oder nicht, und eine Steuervorrichtung aufweist, die an die erste und zweite Abtastvorrichtung der ersten und zweiten Einheit und die dritte Abtastvorrichtung angeschlossen ist, um ein Schaltsignal an die Schalteinrichtung abzugeben.
7. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Burstfehler-Korrekturvorrich-tung ein 2n-bit Schieberegister, welches die 2n-bit Syndrome eingibt, und eine Sperrvorrichtung aufweist, um mittels Null-Abtastung ein Burst-Fehlermuster des registrierten 2n-bit Syndrom abzutasten.
8. Einrichtung nach Anspruch 4, gekennzeichnet durch eine Verzögerungsvorrichtung zum Halten des nach Bose-Chandhuri-Hocqueghem kodierten Signals, bis die Zufallsfehler und Burstfehler-Kor-rekturvorrichtung das Zufallsfehler- und Burstfehler-Korrektursignal abgeben und dann das empfangene nach Bose-Chandhuri-Hocqueghem kodierte Signal ausgeben.
7
CH239/90A 1989-05-15 1990-01-25 CH680031A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1121909A JPH02301226A (ja) 1989-05-15 1989-05-15 複合誤り訂正bch復号回路

Publications (1)

Publication Number Publication Date
CH680031A5 true CH680031A5 (de) 1992-05-29

Family

ID=14822911

Family Applications (1)

Application Number Title Priority Date Filing Date
CH239/90A CH680031A5 (de) 1989-05-15 1990-01-25

Country Status (11)

Country Link
JP (1) JPH02301226A (de)
KR (1) KR940002112B1 (de)
CA (1) CA2011103C (de)
CH (1) CH680031A5 (de)
DE (1) DE4005533C2 (de)
FR (1) FR2646976B1 (de)
GB (1) GB2232043B (de)
IT (1) IT1237726B (de)
NL (1) NL191348C (de)
NO (1) NO305879B1 (de)
SE (1) SE512145C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235528A (ja) * 1990-02-13 1991-10-21 Sharp Corp Bch符号復号回路
NL9101376A (nl) * 1990-08-16 1992-03-16 Digital Equipment Corp Een verbeterd foutendetectie-codeerstelsel.
US5377208A (en) * 1991-11-02 1994-12-27 U.S. Philips Corporation Transmission system with random error and burst error correction for a cyclically coded digital signal
JP2944489B2 (ja) * 1995-10-14 1999-09-06 日本電気株式会社 無線伝送システムにおける誤り訂正方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544963A (en) * 1968-12-27 1970-12-01 Bell Telephone Labor Inc Random and burst error-correcting arrangement
JPS5975732A (ja) * 1982-10-22 1984-04-28 Mitsubishi Electric Corp 復号器
US4592054A (en) * 1982-10-22 1986-05-27 Mitsubishi Denki Kabushiki Kaisha Decoder with code error correcting function
GB2131253A (en) * 1982-11-24 1984-06-13 Motorola Ltd Error-correcting decoder
GB2136248A (en) * 1983-02-25 1984-09-12 Philips Electronic Associated Text error correction in digital data transmission systems
US4646303A (en) * 1983-10-05 1987-02-24 Nippon Gakki Seizo Kabushiki Kaisha Data error detection and correction circuit
JPS61105931A (ja) * 1984-10-30 1986-05-24 Mitsubishi Electric Corp 復号化装置
JPS6276825A (ja) * 1985-09-30 1987-04-08 Hitachi Ltd 符号誤り訂正方法
JPS62268215A (ja) * 1986-05-16 1987-11-20 Fuji Electric Co Ltd ガロア体演算回路
JPS6427322A (en) * 1988-04-21 1989-01-30 Sony Corp Arithmetic circuit for galois field

Also Published As

Publication number Publication date
SE8904169L (sv) 1990-11-16
SE8904169D0 (sv) 1989-12-11
NL191348C (nl) 1995-06-01
JPH02301226A (ja) 1990-12-13
KR900019400A (ko) 1990-12-24
DE4005533A1 (de) 1990-12-13
CA2011103A1 (en) 1990-11-15
GB2232043B (en) 1993-07-14
CA2011103C (en) 1996-01-02
NO305879B1 (no) 1999-08-09
NL8903084A (nl) 1990-12-03
FR2646976A1 (fr) 1990-11-16
KR940002112B1 (ko) 1994-03-17
FR2646976B1 (fr) 1996-08-02
SE512145C2 (sv) 2000-01-31
NL191348B (nl) 1995-01-02
GB9000712D0 (en) 1990-03-14
DE4005533C2 (de) 1998-01-22
GB2232043A (en) 1990-11-28
NO894757D0 (no) 1989-11-29
IT1237726B (it) 1993-06-15
NO894757L (no) 1990-11-16
IT8968156A0 (it) 1989-12-22

Similar Documents

Publication Publication Date Title
AT393926B (de) Geraet zur feststellung und korrektur von fehlern in empfangenen digitaldatensignalen
DE4429585C1 (de) Verfahren zur arithmetischen Decodierung
DE3618865A1 (de) Maximallaengen-schieberegister-schaltfolge-generator
DE69636030T2 (de) Digitale Übertragungsanordnung mit differentialer Kodierung und Vorwärtsfehlerverbesserung
DE2518588A1 (de) Verfahren zur ueberwachung der folgerichtigkeit von codesignalgruppen in einrichtungen der nachrichtentechnik
DE4344811B4 (de) Faltungscodierer und gittercodierte Modulationsvorrichtung mit einem Faltungscodierer
CH680031A5 (de)
DE3801123A1 (de) Vermittlungsanlage
WO2001058070A1 (de) Verfahren und vorrichtung zur erzeugung von ovsf-codeworten
DE60032711T2 (de) Leistungsüberwachung für ein optisches Übertragungssystem
DE2933830C2 (de) Programmierbarer Polynomgenerator
EP0541161A2 (de) Übertragungssystem mit Einzel- und Bündelfehlerkorrektur für ein zyklisch codiertes Digitalsignal
DE3036612A1 (de) Verfahren zur erkennung von digitalinformation bei einer digitalen informationsuebertragung, insbesondere informationsuebertragung in mobilfunk-kommunikationssystemen
DE4328751A1 (de) Selbstlernendes mehrschichtiges neuronales Netz und zugehöriges Lernverfahren
DE2900970C3 (de) Prüfsignalgenerator
DE4333382A1 (de) Verfahren und Vorrichtung zum Bilden des Reziproken eines beliebigen Elementes in einem finiten Feld
DE1211687B (de) System zur linearen systematischen Kodierung
DE10055658B4 (de) Verfahren und Schaltung zur Synchronisation eines Empfängers für ein faltungskodiertes Empfangssignal
EP0033468B1 (de) Einrichtung zur Erzeugung von Bedingungscodes in mikroprogrammgesteuerten Universalrechnern
DE2163105A1 (de) Verfahren und schaltungsanordnung zum dekodieren und korrigieren eines sogenannten convolutional-code
DE2455477C3 (de) Verfahren zur Sprachverschleierung durch zeitliches Vertauschen der Sprachabschnitte
DE2734136C3 (de) Schaltungsanordnung zum Einstellen unterschiedlicher Betriebsarten in einem gerufenen Datenempfänger
DE2703621A1 (de) Pruefsignalgenerator fuer ein ortungsgeraet zur ortung fehlerhafter regeneratorfelder
DE3836500C2 (de) Schaltungsanordnung zur Fehlererkennung bei der Übertragung von Daten zwischen einer Sende- und einer Empfangseinrichtung
DE2649145C3 (de) Prüfsignalgenerator zur Fehlerortung

Legal Events

Date Code Title Description
PL Patent ceased