DE2518588A1

DE2518588A1 - Verfahren zur ueberwachung der folgerichtigkeit von codesignalgruppen in einrichtungen der nachrichtentechnik

Info

Publication number: DE2518588A1
Application number: DE19752518588
Authority: DE
Inventors: Gerhard Prey
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-04-25
Filing date: 1975-04-25
Publication date: 1976-10-28
Also published as: ATA215976A; DE2518588C3; AU501304B2; DE2518588B2; JPS51131230A; AT348031B; NL7603917A; BE841053A; IT1060554B; US4074229A; FR2309081A1; CH613824A5; GB1547910A; AU1270276A; JPS5444625B2

Description

Verfahren zur Überwachung der Folgerichtigkeit von Codesignalgruppen in Einrichtungen der Nachrichtentechnik.

Die Erfindung betrifft ein Verfahren zur Überwachung der Folgerichtigkeit von aufeinanderfolgenden Codesignalgruppen, zum Beispiel Binärsahlen vorgegebener Länge als Adressen™ und/oder Befehlswörter in programmgesteuerten Einrichtungen eier Nachrichtenverarbeitung.

Zur Darstellung von Nachrichtenzeichen oder -Wörtern verwendet man in der Nachrichtentechnik allgemein Codesignalgruppen. Um diese Cοdesignalgruppen auf ihre Richtigkeit überprüfen zu können, werden ihnen vielfach Prüfzeichen, zum Beispiel Paritätszeichen bei Binärzahlen, zugesetzt.

Häufig ist dabei auch die richtige Reihenfolge solcher Code-Signalgruppen von ausschlaggebender Bedeutung. Aus diesem Grunde ist es bereits für Zwecke der Nachrichtenübertragung bekannt, Codesignalgruppen zu Blöcken zusammenzufassen und ihnen innerhalb des Blockes Ordnungszahlen zuzuordnen, die die Reihenfolge kennzeichnen. Dieses Verfahren ist aber nur geeignet, wenn die Zahl der Codesignalgruppen innerhalb eines Blockes verhältnismäßig klein ist. Bei einer Vielzahl von Cοdesignalgruppen innerhalb einer Folge ist ein solches Verfahren jedoch viel zu aufwendig.

Weiterhin ist durch die DT-AS 1 185 404 bereits eine Anordnung bekannt, bei der das folgerichtige Arbeiten eines Befehlsadressenzählers einer programmgesteuerten Datenverarbeitungseinrichtung in der Weise überwacht wird, daß einerseits die Parität der anstehenden Adresse und die gespeicherte Parität

VPA 9/610/2090 Kt 15 Fri

2 -

60984^/10

2 b 1 8 b B

der vorhergehenden Adresse miteinander verglichen werden und andererseits die Werte korrespondierender Bits in beiden Adressen festgestellt und nach einem vorgegebenem Schema überprüft werden. Aus diesen Prüfungen wird dann auf die Richtigkeit der Adressenfolge geschlossen. Ein derartiges Verfahren ist in den meisten Fällen viel zu aufwendig.

Aufgabe der Erfindung ist es, ein allgemein anwendbares Verfahren zu schaffen, das in einfacher Weise und nur mit geringem Aufwand die Überwachung der Folgerichtigkeit von Codesignalgruppen ermöglicht. Dies wird gemäß der Erfindung dadurch erreicht, daß jede Codesignalgruppe ein zusätzliches Prüfzeichen, zum Beispiel Paritätsbit, aufweist, das in einfacher und an sich bekannter Weise aus der jeweils nachfolgenden Codesignalgruppe abgeleitet ist, und daß die Folgerichtigkeit dieser oder einer korrespondierenden Codesignalgruppe durch Vergleich des jeweils mitgeführten und dem aus der jeweils nachfolgenden Codesignalgruppe erneut ermittelten Prüfzeichens überwacht wird.

Gegenüber bekannten Lösungen ist der Bedarf an Codesignalen für die Darstellung der zusätzlichen Prüfzeichen für alle Codesignalgruppen und unabhängig von der Zahl der Codesignalgruppen innerhalb einer Folge konstant und gering. Es genügt zum Beispiel ein einziges Paritätsbit bei binär codierter Darstellung, Jede empfangene Codesignalgruppe kann sofort weiter verarbeitet werden, da nicht das mit der nachfolgenden Codesignalgruppe gesendete Prüfzeichen abzuwarten ist. Dieses eilt vielmehr der zu prüfenden Cοdesignalgruppe voraus.

Der Aufwand für die Bildung des Prüfzeichens ist besonders gering, wenn gemäß einer Weiterbildung der Erfindung das zusätzliche Prüfzeichen in gleicher Weise gebildet wird wie das Prüfzeichen zur Sicherung der Codesignalgruppe gegen Übermittlungsfehler, da dann die Einrichtung für die Ermittlung des Prüfzeichens für beide Prüfungen ausgenutzt werden kann.

VPA 9/610/2090 · - 3 -

609844/1017

Vielfach weist eine Folge von Codesignalgruppen Verzweigungen auf, wobei der zu wählende Verzweigungsast von der Erfüllung bzw. Nichterfüllung vorgegebener Bedingungen abhängig ist. Um auch in einem solchen Fall das erfindungsgemäße Verfahren durchführen zu können, v/eist jede C ο de signal gruppe für jeden Verzweigungsast ein gesondertes Prüfzeichen auf, unter denen abhängig von der jeweils erfüllten Verzweigungsbedingung das jeweils zugehörige Prüfzeichen ausgewählt wird.

> Besondere Vorteile ergeben sich, wenn dabei die die Verzweigungsbedingungen überwachende Bedingungskontrolle in an sich bekannter Veise doppelt vorgesehen ist und beide Einrichtungen parallel arbeiten, aber nur die eine in herkömmlicher Weise auf die Ablauffolge der Cοdesignalgruppen einwirkt, während die andere lediglich die Auswahl der entsprechenden Prüfzeichen steuert. Damit läßt sich nämlich über die Folgekontrolle in einfacher Weise auch das richtige Arbeiten der Ablaufsteuerung und der Bedingungskontrolle mitüberwachen, ohne daß zusätzlicher Aufwand erforderlich ist. Letzteres gilt gleichfalls, wenn gemäß einer anderen Weiterbildung der Erfindung zur getrennten Überwachung von Befehle einer programmgesteuerten Einrichtung und von Adressen dieser Befehle bildenden Codesignalfolgen jede Befehls-Codesignalgruppe zwei zusätzliche Prüfzeichen aufweist, von denen eines zur Überwachung der Befehlsfolge und eines zur Überwachung der Adressenfolge dient. In diesem Falle kann während der Ausführung eines Befehles bereits die Adresse für den nächsten Befehl überprüft werden. Eine Zwischenspeicherung des Prüfzeichens hierfür, weil das Befehlsregister wieder gelöscht wird, ist dann nicht erforderlich.

Weitere Einzelheiten der Erfindung seien nachfolgend anhand eines Ausführungsbeispieles näher erläutert. Dieses zeigt in Anwendung auf die Datenverarbeitung einen Teil einer Programmablaufsteuerung einer Steuereinheit. Im einzelnen sind dargestellt: Der Bßfehlsapeicher SP, der über das

VPA 9/610/2090 - 4 -

6 0 9 8 4 4 / 1 Π 1 7

Adresaenregister AR ansteuerbar ist und den jeweils nächsten Befehl des laufenden Programms kennzeichnet. Abgesehen von Sprungbefehlen oder sonstigen Adressenmodifikationen werden die Adressenfolgen durch fortlaufendes Erhöhen um 1 gewonnen. Zu diesem Zweck werden die im Adressenregister AR anstehenden Adressen jeweils in den Adressenzwischenspeicher AZ übernommen und über den Addierer AD dein Adressenregister AR in geänderter Fassung wieder zugeführt. Die jeweils ausgewählten Befehle im Speicher SP werden in das Befehlsregister BR übernommen und von dort dem Befehlsdecodierer BD zugeführt, der die notwendigen Schaltbefehle der Ablaufsteuerung erzeugt. Zur Überprüfung der Adressen und der Befehle sind in herkömmlicher Weise Paritätsprüfer PARI und PAR2 vorgesehen. Jedes Befehlswort im Befehlsregister BR umfaßt zum Beispiel die Bit 0 bis 23, von denen Bit 23 in herkömmlicher V/eise das Paritätsbit P beinhaltet, das über den Vergleicher VG2 mit dem aus den übrigen Bit 0 bis 22 gebildeten Paritätsbit verglichen wird. Bei Nichtübereinstimmung löst die Überwachungseinrichtung F einen Fehleralarm aus.

In Auswirkung der Erfindung weist nun jedes Befehlswort eine zusätzliche Prüfmarkierung auf, nämlich A/B und A'/B'. Die Markierungen A und A' beinhalten Paritätsbits für die Adresse der jeweils nachfolgenden Befehle, wobei die Markierung A¹ nur im Falle einer Verzweigung gewertet wird. Analoges gilt für die Markierungen B und B¹, nur mit dem Unterschied, daß in diesem Falle die Befehlswörter selbst Gegenstand der Prüfung sind. Demzufolge sind Zwischenspeicher ZS1 und ZS2 vorgesehen, damit die Prüfbits nicht verlorengehen, wenn auf das nächste Befehlswort umgeschaltet wird. Eine Zwischenspeicherung der Prüfbits für die Adressen ist dagegen nicht erforderlich, wenn, wie vorausgesetzt, noch während der Ausführung des jeweils anstehenden Befehles bereits die Adresse für den nächsten Befehl bereitgestellt wird. Die Umsteuerung bei Befehlsverzweigungen auf die Prüfmarkierungen B¹ und A¹ nehmen die Schalter VS2 und VSI vor, die in an sich

VPA 9/610/2090 - 5 -

6 Q 9 8 A k I 1 Π 1 7

"bekannter Weise von der eine Verzweigung erkennenden Bedingungskontrolle gesteuert werden.

Schalter si bis s9 steuern in an sich bekannter Weise den Ablauf der gezeigten Einrichtung, wobei Schalter zeitverschoben nacheinander in einem vergegebenen Zyklus tätig werden. Eine derartige zeitliche Stafflung der Schalterbetätigungen ermöglicht zum Beispiel, daß der Paritätsprüfer, z.B. PAR2, sowohl im Rahmen der Überinittlungskontrolle als auch für die Folgekontrolle ausgenutzt werden kann. Werden zum Beispiel die Schalter s5, s6 und s7 gleichzeitig betätigt, so erfolgt in einem ersten Schritt die Übermittlungskontrolle, d.h. das Paritätsbit P wird mit dem aus den übrigen Bits 0 bis 22 ermittelten Paritätsbit verglichen. In einem nachfolgenden Zeitschritt werden dann die Schalter s5 und s8 betätigt und damit die Folgekontrolle der Befehlswörter durchgeführt. Analoges gilt für die Adressen am Ausgang des Adressenregisters AR.

Wie aus der Zeichnung ersichtlich ist, müssen die Schalter s3 bzw. s4 sowie VS1 und VS2 immer im gleichen Rhythmus beeinflußt werden, da nur bei einer über den Schalter s4 dem Adressenregister AR zugeführten Adresse die Prüfzeichen A¹ und B¹ ein richtiges Ergebnis erwarten lassen. Stimmt daher die Prüfinarkierung P des gelesenen Befehlswortes und tritt dennoch bei der weiteren Prüfung ein Fehler auf, so ist mit hoher Wahrscheinlichkeit anzunehmen, daß ein Fehler in der nicht dargestellten, die genannten Schalter s.... und VS..... steuernden Ablauf- und Bedingungssteuerung ι zu suchen ist.

Im Falle eines Fehlers kann in einfacher Weise eine Wiederholung des als gestört gemeldeten Befehles oder der Adresse vorgenommen werden. Da die Prüfmarkierungen jeweils voraus- > eilen, besteht in einfacher Weise die Möglichkeit zu verhindern, daß falsche odar gestörte Befehle überhaupt zur

VPA 9/610/2090 - 6 -

6098 4 4/1017

Ausführung gelangen. 1 Figur

£ Patentansprüche

609844/1017 VPA 9/610/2090

Claims

P atentansprüche

1. Verfahren zur Überwachung der Folgerichtigkeit von aufeinanderfolgenden Codesignalgruppen, zum Beispiel Binärzahlen vorgegebener Länge als Adressen- oder Befehlswörter in programmgesteuerten Einrichtungen der Nachrichtenverarbeitung, dadurch gekennzeichnet , daß jede Cοdesignalgruppe ein zusätzliches Prüfzeichen, (z.B. Paritätsbit A bzw. B) aufweist das in einfacher und an sich bekannter Weise aus der jeweils nachfolgenden Cοdesignalgruppe abgeleitet ist und daß die Folgerichtigkeit dieser oder einer korrespondierenden Codesignalgruppe durch Vergleich des jeweils mitgeführten und dem aus der jeweils nachfolgenden Codesignalgruppe erneut ermittelten Prüfzeichen überwacht wird.

2. Verfahren nach Anspruch 1, dadu-rch gekennzeichnet , daß das zusätzliche Prüfzeichen

(z. Paritätsbit A bzw. B) in gleicher Weise wie das Prüfzeichen (z.B. Paritätsbit P) zur Sicherung jeder Codesignalgruppe gegen Übermittlungsfehler gebildet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß bei einer möglichen Verzweigung einer Folge jede Codesignalgruppe für jeden Verzweigungsast ein gesondertes Prüfzeichen (z.B. Paritätsbits A und A¹ bzw. B und B^!) aufweist» unter denen abhängig von der jeweils erfüllten Verzweigungsbedingung das jeweils zugehörige Prüfzeichen ausgewählt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die die Verzweigungsbedingungen überwachende Bedingungskontrolle in an sich bekannter Weise

VPA 9/610/2090

60984Α/Ϊ017

doppelt vorgesehen ist und beide Einrichtungen parallel arbeiten, aber nur die eine in herkömmlicher Weise auf die Ablauffolge der Codesignalgruppen (zum Beispiel über Schalter s3 bzw. s4) einwirkt, während die andere lediglich die Auswahl der entsprechenden Prüfzeichen (z.B. A und B bzw. A* und B¹) steuert (Schalter VS1 und VS2).

Verfahren nach einein der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß zur getrennten Überwachung von Befehle einer programmgesteuerten Einrichtung und von Adressen dieser Befehle bildenden Codesignalfolgen jede-Befehlscodesignalgruppe zv/ei zusätzliche Prüfzeichen (z.B. Paritätsbits A und B) aufweist, von denen eines (B) zur Überwachung der Befehlsfolge und eines (A) zur Überwachung der Adressenfolge dient.

VPA 9/610/2090

6098 A A/1017