DE4005533C2 - Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem - Google Patents

Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem

Info

Publication number
DE4005533C2
DE4005533C2 DE4005533A DE4005533A DE4005533C2 DE 4005533 C2 DE4005533 C2 DE 4005533C2 DE 4005533 A DE4005533 A DE 4005533A DE 4005533 A DE4005533 A DE 4005533A DE 4005533 C2 DE4005533 C2 DE 4005533C2
Authority
DE
Germany
Prior art keywords
error
circuit
bundle
unit
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4005533A
Other languages
English (en)
Other versions
DE4005533A1 (de
Inventor
Atsuhiro Yamagishi
Touru Inoue
Tokumichi Murakami
Kohtaro Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4005533A1 publication Critical patent/DE4005533A1/de
Application granted granted Critical
Publication of DE4005533C2 publication Critical patent/DE4005533C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zum gleichzeitigen Auffinden und zur Kor­ rektur von Bündel- und Einzelfehlern in einem digita­ len Kommunikationssystem gemäß Oberbegriff des An­ spruches 1.
Fig. 1 zeigt ein Blockschaltbild eines bekannten Kor­ rektursystems für Einzel- und Bündelfehler, wie es beispielsweise in "Error Control Coding: Fundamentals and Applications" von S. LIN and D.J. COSTELLO, Jr., Seiten 280 bis 282, Prentice-Hall, Inc., 1983 be­ schrieben ist. Danach ist eine gattungsgemäße Schal­ tung für einen BCH-Subcode bekannt, wobei der dort zugrundeliegende BCH-Code in Richtung auf eine bes­ sere Bündelfehlerkorrektur abgewandelt ist. In diesem Zusammenhang wird insbesondere auch auf die Seiten 127 bis 152 dieser Literaturstelle verwiesen, in de­ nen die für das gleichzeitige Auffinden und die Kor­ rektur wesentliche Umrechnung von 2 × n Sydromen in ein 2n-Syndrom für den hier interessierenden Code dargelegt ist.
Nach der bekannten Konzeption werden die für die bei­ den Korrekturrechner erforderlichen Syndrome parallel berechnet. Für den Fall, daß beide Korrekturrechner ein korrigierbares Fehlerbild berechnen, die vonein­ ander abweichen, ist keine positive Aussage möglich.
In der an sich bekannten Schaltung der Fig. 1 be­ zeichnet das Bezugszeichen 1 einen Eingangsanschluß für die Eingabe einer empfangenen kodierten Nach­ richt, 39 einen Bündelfehlerkorrekturkreis zur Kor­ rektur eines Bündelfehlers durch Fangen desselben (burst trapping), 40 eine Zufallsfehlerkorrekturein­ heit für die Korrektur eines Zufallsfehlers, 6 einen Ausgangswahlkreis für die Auswahl entweder des Aus­ gangs von der Bündelfehlerkorrektureinheit 39 oder des Ausgangs der Zufallsfehlerkorrektureinheit 40 und 9 einen Ausgangsanschluß zur Abgabe eines dekodierten Ergebnisses.
Die Betriebsweise des vorstehend skizzierten Standes der Technik wird im folgenden beschrieben:
Eine erhaltene Nachricht, die senderseitig vor der Übertragung kodiert wurde und Fehler umfaßt, die sich auf dem Kommunikationspfad hinzuaddiert haben, wird über den Eingangsanschluß 1 parallel sowohl dem Bün­ delfehlerkorrekturkreis 39 als auch der Zufallsfeh­ lerkorrektureinheit 40 zugeführt. Die Nachricht wird durch die jeweiligen Korrektureinheiten dekodiert und von der Ausgangswahleinrichtung 6 entweder der deko­ dierte Ausgang des Bündelfehlerkorrekturkreises 39 oder der dekodierte Ausgang der Zufallskorrekturfeh­ lereinheit 40 ausgewählt in Abhängigkeit davon, ob in einer der Fehlerkorrektureinrichtungen (für Bündel- oder Zufallsfehler) eine Fehlerkorrektur erfolgt oder ein nicht korrigierbarer Fehler angezeigt wird, und es wird das ausgewählte Ausgangssignal vom Ausgangs­ anschluß 9 als Ausgangssignal des Korrekturkreises für komplexe Fehler ausgegeben.
Da übliche Korrekturkreise für komplexe Fehler im allgemeinen wie oben beschrieben angeordnet sind, ist es notwendig, den Ausgangswahlkreis 6 so zu steuern, daß wahlweise das Ausgangssignal der Bündelfehler- oder der Zufallsfehlerkorrektureinheit abhängig vom Auftreten korrigierter oder nicht korrigierbarer Feh­ ler in diesen Einheiten zum Ausgangsanschluß 9 gelei­ tet oder ein nicht korrigierbarer Fehler angezeigt wird, aber es wird keine definitive Anregung dafür gegeben, wie der beschriebene Zustand des Kommunika­ tionspfades konkret erfaßt werden kann und es werden weiterhin keine Kriterien für eine angemessene Beur­ teilung derartiger Zustände vorgeschlagen, und daher ist es schwierig, den Ausgangswahlkreis 6 richtig zu steuern. Ein weiteres Problem liegt darin, daß wegen der voneinander unabhängigen Anordnung des Bündelfeh­ lerkorrekturkreises und der Zufallsfehlerkorrektur­ einheit es notwendig ist, daß die jeweiligen Einhei­ ten unabhängig Syndromerzeugungskreise zum Herauszie­ hen der Fehlerbedingung umfassen.
Der Erfindung liegt somit die Aufgabe zugrunde, Pro­ bleme, wie oben beschrieben, zu lösen und eine Schal­ tung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kom­ munikationssystem vorzugeben, wobei Fehler in den BCH Codesignalen erkannt werden sollen, indem die Schal­ tung in der Lage ist, den Zustand des Kommunikations­ pfades zu erfassen und konkret ein Kriterium für die Beurteilung des Zustandes des Kommunikationspfades vorzusehen und wobei nur ein Syndromerzeugungskreis sowohl für eine Bündelfehlerkorrektureinheit als auch für eine Zufallsfehlerkorrektureinheit genügen soll.
Diese Aufgabe wird durch die Merkmale des Hauptanspruchs gelöst. Vorteilhafte Ausgestaltun­ gen ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den zugehörigen Zeichnungen, in denen Ausführungsbeispiele der Erfindung dargestellt und in den jeweils entsprechenden Beschreibungsteilen näher erläutert sind.
Es zeigen:
Fig. 1 ein Blockschaltbild nach dem Stand der Technik, das eine Schaltung zum Deko­ dieren eines BCH Codes mit einer Kor­ rekturfunktion für einen zusammenge­ setzten Fehler aufweist,
Fig. 2 ein Blockschaltbild einer Schaltung zum Dekodieren eines BCH Codes mit einer Korrekturfunktion eines zusam­ mengesetzten Fehlers gemäß der vorlie­ genden Erfindung,
Fig. 3 ein Blockschaltbild, das genauer den Zufallsfehlerkorrekturkreis nach
Fig. 2 zeigt,
Fig. 4 eine genauere Darstellung eines Bün­ delfehlerkorrekturkreises nach Fig. 2,
Fig. 5 eine genauere Darstellung eines Aus­ gangswahlkreises nach Fig. 2, und
Fig. 6 eine Tabelle, die das Kriterium zur Steuerung des Ausgangswahlschalters zeigt, der in dem Ausgangswahlsteuer­ kreis nach Fig. 5 enthalten ist.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden beschrieben. In Fig. 2 ist ein Blockdiagramm einer Fehlerkorrigiereinrichtung darge­ stellt. Dabei bezeichnet das Bezugszeichen 1 einen Eingangsanschluß zur Eingabe einer empfangenen ko­ dierten Nachricht, 2 einen Syndromerzeugungskreis zur Erzeugung von zwei n-bit Syndromen zum Korrigieren eines Zufallsfehlers, 3 einen Verzögerungskreis zum Halten der empfangenen Nachricht während des Zeitrau­ mes der Erzeugung der Syndrome und des Korrigierens eines Fehlers, 4 einen Syndromumwandlungskreis, der eine Umwandlung der zwei in dem Syndromerzeugungs­ kreis 2 erzeugten n-bit Syndrome in ein 2n-bit Syn­ drom für einen Bündelfehlerfangkreis zur Korrektur eines Bündelfehlers, 5 einen Bündelfehlerkorrektur­ kreis zur Berechnung der Position, in der ein Bündel­ fehler vorhanden ist und des Musters des Bündelfeh­ lers, 6 einen Ausgangswahlkreis, der ein Kriterium zum Erfassen und Beurteilen des Zustandes eines Kom­ munikationspfades unter Verwendung der dekodierten Ergebnisse des Bündelfehlerkorrekturkreises 5 und eines im folgenden beschriebenen Zufallsfehlerkorrek­ turkreises 7 einschließt, wobei der Zufallsfehlerkor­ rekturkreis 7 als Eingangssignal ein Syndrom emp­ fängt, das vektormäßig durch die Polynombasis in ei­ nem Galoisfeld ausgedrückt ist und von dem Syndrom­ erzeugungskreis 2 erhalten wird, weiterhin das vek­ tormäßig ausgedrückte Polynom in einen Exponential­ ausdruck eines primitiven Elementes des Galoisfeldes umwandelt, ein Fehlerpositionspolynom durch Normieren des umgewandelten Exponentialausdrucks mit einer In­ teger-Operation vom Modulo 2n-1 ermittelt, die Wurzel des normierten Fehlerpositionspolynoms durch Nach­ schlagen in einer Tabelle der normierten Fehlerposi­ tion mit vorausberechneten Konstanten des normierten Fehlerpositionspolynoms ermittelt, die wirkliche Feh­ lerposition aus der normierten Fehlerposition berech­ net und den Zufallsfehler korrigiert. Das Bezugszei­ chen 8 bezeichnet ein ROM zum Speichern von Daten zum Umwandeln des durch die Polynombasis in dem Galois­ feld vektormäßig ausgedrückten Syndroms, das durch den Syndromerzeugungskreis 2 erhalten wurde, in den Exponentialausdruck des primitiven Elementes des Ga­ loisfeldes und von Daten der normierten Fehlerposi­ tion, die die Wurzel des normierten Fehlerpositions­ polynoms ist, 9 einen Ausgangsanschluß zur Ausgabe der dekodierten Ergebnisse, 10 einen Anschluß zur Abgabe eines Signals, wenn ein nichtkorrigierbarer Fehler, der den abschließenden dekodierten Zustand zeigt, festgestellt wird und 11-a, 11-b Exklusiv-ODER-Schaltkreise zum Addieren von Fehlerkorrektur­ impulsen, die von den Bündel- und Zufallsfehlerkor­ rekturkreisen 5, 7 geliefert werden, zu der empfange­ nen Nachricht.
Fig. 3 zeigt genauer den Zufallsfehlerkorrekturkreis aus Fig. 2 und in dieser Figur ist das Bezugszeichen 12 ein Eingangsanschluß für die Eingabe des vektormä­ ßig mit der Polynombasis in dem Galoisfeld ausge­ drückten Syndroms, das durch den Sydromerzeugungs­ kreis 2 nach Fig. 2 erhalten wurde, 13 ein Register zum Halten des Eingangssyndroms, 14 ein Addierkreis mit Modulo 2 n-1, 15 ein komplementärer Zahlkreis mit Modulo 2 n-1, 16 ein Register zum zeitweisen Halten von Daten, 17 ein Register, das die Ergebnisse der Berechnung durch den Addierkreis 14 mit Modulo 2 n-1 und den komplementären Zahlkreis 15 mit Modulo 2 n-1 überprüft, 18 ein Zählerkreis zur Berechnung der wirklichen Fehlerposition, 19 ein ODER Gatter, das die von den Zählerkreisen 18, 18 ausgegebenen Korrek­ turimpulse mischt, 20 ein Adressensteuerkreis zur Ausgabe einer Adresse an das ROM 8, das die Daten zur Umwandlung des mit der Polynombasis im endlichen Feld vektormäßig ausgedrückten Syndroms in den Exponenti­ alausdruck des primitiven Elementes des Galoisfeldes und die Daten der normierten Fehlerposition, die eine Wurzel des normierten Fehlerpositionspolynoms ist, speichert, 21 ein Adressenanschluß zur Ausgabe einer Adresse und Adressierung des ROM 8, 22 ein Datenein­ gangsanschluß, dem Daten vom ROM 8 zugeführt werden, 23 ein Anschluß zur Ausgabe der Korrekturimpulse und 24 ein Anschluß zur Ausgabe eines Signals zur Anzeige eines nichtkorrigierbaren Fehlers, wenn ein nichtkor­ rigierbarer Fehler am Zufallsfehlerkorrekturkreis 7 festgestellt wurde.
Fig. 4 zeigt genauer den Bündelfehlerkorrekturkreis 5 aus Fig. 2, bei dem das Bezugszeichen 25 einen Ein­ gangsanschluß zur Eingabe des Ausgangssignals des Syndromumwandlungskreises 4 nach Fig. 2, 26 einen 1-bit Verzögerungskreis, 27 einen Schalter zur Steue­ rung eines Rückkopplungskreises, bestehend aus den Verzögerungskreisen 26, die über den Schalter in ei­ ner Schleife geschaltet sind, 28 einen Auswahlschal­ ter zum Auswählen entweder des Ausgangs des Syndrom­ umwandlungskreises 4 oder der Daten vom Rückkopp­ lungskreis, 29 einen Fangkreis (Nullabtastung) zum Abtasten der Tatsache, daß die oberen (2n-b) Bits des linearen Rückkopplungsschieberregisters oder des Rückkopplungskreises, der 2n Bits in der Länge auf­ weist, gleich Null werden, 30 einen Anschluß, der ein Abtastsignal eines nichtkorrigierbaren Bündelfehlers ausgibt, wenn ein Fehler festgestellt wird, der mit dem Bündelfehlerkorrekturkreis 5 nicht korrigiert werden kann und 31 einen Fehlermusterausgangsanschluß bezeichnen, der seriell ein zu korrigierendes Fehler­ muster ausgibt, wenn ein Bündelfehler korrigiert wird.
Fig. 5 zeigt ein genaueres Blockschaltbild des Aus­ gangswahlkreises 6 nach Fig. 2 mit dem Kriterium des Erfassens und Beurteilens des Zustandes eines Kommu­ nikationspfades unter Verwendung der dekodierten Er­ gebnisse der Bündel- und Zufallsfehlerkorrekturkreise 5 und 7 nach Fig. 2. In Fig. 5 bezeichnet 32 einen Eingangsanschluß für die Daten, die unter Verwendung des Ausgangssignals vom Zufallsfehlerkorrekturkreis 7 korrigiert wurden, 33 einen Eingangsanschluß für Da­ ten, die unter Verwendung der Ausgangssignale des Bündelfehlerkorrekturkreises 5 verbessert wurden, 34 ein Exklusive-ODER-Gatter zum Vergleichen der vom Zufallsfehlerkorrekturkreis 7 und vom Bündelfehler­ korrekturkreis 5 korrigierten Daten, 35 einen Ein­ gangsanschluß für das Abtastsignal eines nichtkorri­ gierbaren Fehlers vom Anschluß 24 bezogen auf den Zu­ fallsfehlerkorrekturkreis 7, 36 einen Eingangsan­ schluß für das Abtastsignal eines nichtkorregierbaren Fehlers vom Anschluß 30 bezogen auf den Bündelfehler­ korrekturkreis 5, 37 einen Ausgangswahlschalter zum Auswählen entweder der von dem Zufallsfehlerkorrek­ turkreis 7 oder vom Bündelfehlerkorrekturkreis 5 ko­ rigierten Daten und 38 einen Ausgangswahlsteuerkreis zum Erzeugen eines Signals für einen nichtkorrigier­ baren Fehler für den Anschluß 10 (in Fig. 2 gezeigt) abhängig von den Signalen für einen nichtkorrigier­ baren Fehler von den Zufalls- und Bündelfehlerkorrek­ turkreisen 7, 5 für die Eingänge 35, 36 und zur Er­ zeugung eines Steuersignals zur Steuerung des Aus­ gangswahlschalters 37 in Übereinstimmung mit den Feh­ lersignalen und dem Ausgangssignal vom Exklusiv-ODER-Gatter 34, das die von dem Zufallsfehlerkorrektur­ kreis 7 korrigierten und dem Anschluß 32 zugeführten und die von dem Bündelfehlerkorrekturkreis 5 korri­ gierten und dem Anschluß 33 zugeführten Daten ver­ gleicht.
Fig. 6 ist eine Tabelle, die das Kriterium zur Steue­ rung des Ausgangssignalwahlschalters 37, der in dem Ausgangswahlkreis 6 enthalten ist und das Kriterium zum Entscheiden für das Signal für einen nichtkorri­ gierbaren Fehler zum Anschluß 10 zeigt.
Die Betriebsweise wird im folgenden erläutert. Eine Nachricht, die senderseitig kodiert worden ist und auf dem Kommunikationspfad hinzugefügte Fehler um­ faßt, wird am Eingangsanschluß 1 empfangen. Zwei n-bit Syndrome s₁, s₃, die durch Vektoren der Polynom­ basis im Galoisfeld ausgedrückt werden, werden von dem Syndromerzeugungskreis 2 erzeugt. Die zwei n-bit Syndrome s₁, s₃ werden dann dem Zufallskorrekturkreis 7 und dem Syndromumwandlungskreis 4 zugeführt. In dem Zufallsfehlerkorrekturkreis 7 werden die Eingangssyn­ drome s₁, s₃ in den Registern 13 gehalten und als Adressen des ROM′s über den Adreßsteuerkreis 20 dem Adressenausgangsanschluß 21 ausgegeben. Die Syndrome s₁ und s₂ werden durch das ROM 8 von dem Vektoraus­ druck mit der Polynombasis im Galoisfeld in den Expo­ nentialausdruck eines primitiven Elementes eines end­ lichen Feldes αlog s₁, αlog s₃ umgewandelt. Die umge­ wandelten Syndrome αlog s₁, αlog s₃ werden in den Re­ gistern 16 über den Dateneingangsanschluß 22 und dem Register 17 gespeichert. Auf der Grundlage der expo­ nentiell ausgedrückten und in den Registern 16 ge­ speicherten Sydromen αlog s₁, αlog s₃ wird der kon­ stante Term (αlog s₃ - 3 × αlog s₁) des normierten Fehlerpositionspolynoms unter Verwendung des Addier­ kreises 14 und des komplementären Zahlkreises 15 be­ rechnet, und der konstante Term (αlog s₃ - 3 × αlog s₁) wird dann als Adresse des ROM′s 8 über den Adressensteuerkreis 20 und den Adressenausgangsanschluß 21 ausgegeben. Der konstante Term (αlog s₃ - 3 × αlog s₁) wird dann durch das ROM 8 in zwei Wurzeln i = αlog αi und j = αlog αj des nor­ mierten Fehlerpositionspolynoms umgewandelt. Dabei ist α ein primitives Element des endlichen Feldes und αi und αj sind Wurzeln des normierten Fehlerpositions­ polynoms, d. h. sie repräsentieren die normierte Feh­ lerposition. Die zwei Wurzeln i = alog αi und j = αlog αj des Fehlerpositionspolynoms, das durch das ROM 8 normiert wurde, werden über den Dateneingangsan­ schluß 22 und das Register 17 geführt und durch den Addierkreis 14 mit αlog s₁ addiert und in den beiden Zählerkreisen 18 zur Berechnung der wirklichen Feh­ lerposition gespeichert. Zu diesem Zeitpunkt wird das Ergebnis der Addition von dem Register 17 überprüft und wenn jenes in einem nichtkorrigierbaren Zustand ist, wird zum Ausgangsanschluß 24 ein Signal für ei­ nen nichtkorrigierbaren Fehler geliefert. Die wirkli­ che, in den Zählerkreisen 18 gespeicherte Fehlerposi­ tion wird abwärts gezählt, und wenn der Inhalt der Zählerkreise 18 Null wird, wird ein Fehlerkorrektur­ impuls über das ODER-Gatter 19 dem Exklusiv-ODER-Gat­ ter 11-a zugeführt.
Andererseits werden die zwei n-bit Syndrome s₁ und s₂ dem Sydromumwandlungskreis 4 zugeführt und in ein 2n-bit Syndrom S umgewandelt und danach in den Bündel­ fehlerkorrekturkreis 5 gegeben. Beispielsweise wird für (511, 493) BCH-Codes mit dem erzeugenden Polynom:
g(x) = x¹⁸ + x¹⁵ + x¹² + x¹⁰ + x⁸ + x⁷ + x⁶ + x³ + 1
die Umwandlung in Übereinstimmung mit der folgenden Gleichung durchgeführt:
S₀ = s₁₇ + s₁₄ + s₁₃ + s₁₁ + s₁₀
+ s₃₇ + s₃₄ + s₃₃ + s₃₁
S₁ = s₁₈ + s₁₅ + s₁₄ + s₁₂ + s₁₁ + s₁₀
+ s₃₂ + s₃₅ + s₃₄ + s₃₂ + s₃₀
S₂ = s₁₆ + s₁₅ + s₁₃ + s₁₂ + s₁₁+ s₁₀
+ s₃₆ + s₃₅ + s₃₃ + s₃₁ + s₃₀
S₃ = s₁₆+ s₁₂ + s₃₆ + s₃₃ + s₃₂
S₄ = s₁₇ + s₁₃ + s₃₇ + s₃₄ + s₃₃
S₅ = s₁₈ + s₁₄ + s₁₀ + s₃₈ + s₃₅ + s₃₄ + s₃₀
S₆ = s₁₇ + s₁₅ + s₁₄ + s₁₃
+ s₃₇ + s₃₆ + s₃₅ + s₃₄ + s₃₃
S₇ = s₁₈ + s₁₇ + s₁₆ + s₁₅ + s₁₃ + s₁₁
+ s₃₈ + s₃₆ + s₃₅ + s₃₃ + s₃₁
S₈ = s₁₈ + s₁₆ + s₁₃ + s₁₂ + s₁₁ + s₁₀
+ s₃₆ + s₃₃ + s₃₂ + s₃₁ + s₃₀
S₉ = s₁₇ + s₁₄ + s₁₃ + s₁₂ + s₁₁
+ s₃₇ + s₃₄ + s₃₃ + s₃₂ + s₃₁
S₁₀ = s₁₈ + s₁₇ + s₁₅ + s₁₂ + s₁₁
+ s₃₈ + s₃₇ + s₃₅ + s₃₂ + s₃₁
S₁₁ = s₁₈ + s₁₆ + s₁₃ + s₁₂ + s₁₀
+ s₃₈ + s₃₆ + s₃₃ + s₃₂ + s₃₀
S₁₂ = s₁₀ + s₃₀
S₁₃ = s₁₁ + s₃₁
S₁₄ = s₁₂ + s₃₂
S₁₅ = s₁₇ + s₁₄ + s₁₁ + s₁₀
+ s₃₇ + s₃₄ + s₃₁ + s₃₀
S₁₆ = bis + s₁₅ + s₁₂ + s₁₁
+ s₃₈ + s₃₅ + s₃₂ + s₃₁
S₁₇ = s₁₆ + s₁₃ + s₁₂ + s₁₀
+ s₃₆ + s₃₃ + s₃₂+ s₃₀.
In dem Bündelfehlerkorrekturkreis 5 wird der Schalter 27 zur Steuerung der Rückkopplung geschlossen und die Auswahlschalter 28 werden in die mit den Eingangsan­ schlüssen 25 verbundenen Stellungen "a" geschaltet, so daß die zwei von dem Syndromumwandlungskreis 4 umgewandelten n-bit Syndrome dem Verzögerungskreis 26 des linearen Rückkopplungsschieberegisters als Syndrom S mit 2n Bit Länge zugeführt werden. Die Auswahl­ schalter 28 werden dann in die Stellung "b" der li­ nearen Rückkopplungsschieberregister gebracht und das Bündelfehlermuster wird durch den Fangkreis 29 (Nullabtastung) während der Durchführung des Schiebe­ vorganges überprüft. Wenn das Bündelfehlermuster durch den Fangkreis 29 (Nullabtastung) entdeckt ist, wird der Schalter 27 geöffnet, und das Fehlermuster wird von dem Fehlermusterausgangsanschluß 31 aus se­ riell dem Exklusiv-ODER-Kreis 11-b zugeführt. Falls zu diesem Zeitpunkt kein Fehlermuster durch die Schiebeoperation über die gesamte Codelänge detek­ tiert wird, wird vom Fangkreis 29 (Nullabtastung) das Signal eines nichtkorrigierbaren Fehlers an den An­ schluß 30 geliefert.
Wenn ein Fehlermuster in dem Zufalls- oder Bündelfeh­ lerkorrekturkreis 7, 5 gefunden wird, wird die emp­ fangene Nachricht aus dem Verzögerungskreis 3, in dem die empfangene Nachricht gehalten wird, ausgelesen und das jeweilige an dem Zufalls- und Bündelfehler­ korrekturkreis 7, 5 detektierte Fehlermuster wird durch die Exklusiv-ODER-Gatter 11-a, 11-b getrennt mit der erhaltenen Nachricht kombiniert und somit werden die Zufalls- und Bündelfehler korrigiert, um ihre dekodierte Nachricht bereitzustellen. Dann wer­ den die von dem Zufalls- und Bündelfehlerkorrektur­ kreis 7, 5, korrigierten dekodierten Nachrichten und die Ausgangssignale von den Anschlüssen 24, 30 der nichtkorrigierbaren Fehlerabtastung, die mit dem Zu­ falls- und Bündelfehlerkorrekturkreis 7, 5 verbunden sind, dem Ausgangswahlkreis 6 zugeführt. In dem Aus­ gangswahlkreis 6 werden die jeweiligen vom Zufalls- und Bündelfehlerkorrekturkreis 7, 5 gelieferten Nach­ richten durch das Exklusiv-ODER-Gatter verglichen. Das Vergebnis des Vergleichs von dem Exklusiv-ODER-Gatter 34 und die Abtastsignale des nichtkorrigier­ baren Fehler an den Anschlüssen 24, 30 werden an den Ausgangswahlsteuerkreis 38 geliefert, der seinerseits den Ausgangswahlschalter 37 in Übereinstimmung mit dem Kriterium der Ausgangswahl nach Fig. 6 steuert. Wenn daher beide Abtastsignale für die Angabe von nichtkorrigierbaren Fehlern von den Anschlüssen 24, 30 eine Korrektur zeigen und das Ausgangssignal des Exklusiv-ODER-Gatters 34, das die jeweiligen deko­ dierten Nachrichten vergleicht, zeigt, daß die deko­ dierten Nachrichten identisch sind, dann schaltet der Ausgangswahlschalter 37 in seine "a"-Stellung, um den Ausgang des Zufallsfehlerkorrekturkreises 7 über das Exklusiv-ODER-Gatter 11-a zu wählen, und wenn das Abtastsignal für die Angabe eines nichtkorrigierbaren Fehlers vom Ausgang 24 eine Korrektur zeigt und das Abtastsignal für die Angabe eines nichtkorrigierbaren Fehlers vom Ausgang 30 die Feststellung eines nicht­ korrigierbaren Fehlers zeigt, dann schaltet der Aus­ gangswahlschalter 37 in seine "a"-Stellung, um den­ selben Ausgang wie oben zu wählen, und wenn das Ab­ tastsignal für die Angabe eines nichtkorrigierbaren Fehlers vom Anschluß 30 eine Korrektur und das Ab­ tastsignal für die Angabe eines nichtkorrigierbaren Fehlers am Anschluß 24 die Feststellung eines nicht­ korrigierbaren Fehlers zeigen, dann wird der Aus­ gangswahlschalter 37 in seine "b"-Stellung geschal­ tet, um den Ausgang des Bündelfehlerlkorrekturkreises 5 über das Exklusiv-ODER-Gatter 11-b zu wählen und in anderen Fällen wird das Signal, das das Vorhandensein eines nichtkorrigierbaren Fehlers angibt, am Anschluß 10 ausgegeben. Die endgültige dekodierte Nachricht, die von dem Ausgangswahlkreis 6 ausgewählt worden ist, wird über den Ausgangsanschluß 9 ausgegeben.
In dem oben beschriebenen Ausführungsbeispiel arbei­ tet der Zufallsfehlerkorrekturkreis 7 mit einer Modu­ lo 2 n-1 Operation, aber es können auch andere Zu­ fallsfehlerkorrekturkreise vorgesehen sein, die einen üblichen linearen Periodenschieberegisterkreis ver­ wenden. Weiterhin ist die Codelänge nicht definitiv begrenzt, sondern es ist selbstverständlich, daß eine ähnliche Wirkung auch mit einem verkürzten Code her­ vorgebracht werden kann.
Wie oben beschrieben, kann mit der vorliegenden Er­ findung eine Schaltung zum Dekodieren eines BCH Codes mit einer höheren Betriebssicherheit zur Verfügung gestellt werden, um einen zusammengesetzten Fehler durch Vorsehen eines Ausgangswahlkreises zu korrigie­ ren, der das Kriterium des Auswählens der Ausgänge der Zufalls- und Bündelfehlerkorrekturkreise ein­ schließt.

Claims (2)

1. Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem, bestehend aus
einer ersten Einheit (2, 7, 11-a) zum Korrigie­ ren von Einzelfehlern des kodierten Signals,
einer zweiten Einheit (4, 5, 11-b) zum Korrigie­ ren eines Bündelfehlers, und
einer dritten mit der ersten und zweiten Einheit verbundenen Einheit (6),
dadurch gekennzeichnet, daß das zu dekodierende Signal gemäß einem BCH-Code mit dem erzeugenden Codepolynom g (x) = m₁ (x) * m₃ (x) kodiert ist, daß in an sich bekannter Weise in der ersten Einheit (2, 7, 11-a) ein erstes und eine zweites n-bit Syndrom (s₁, s₃) erzeugt wer­ den, daß die zweite Einheit (4, 5, 11-b) einen Syndrom-Umwandlungskreis (4) zum Berechnen eines 2n-bit Syndroms (S) aus den von der ersten Ein­ heit erzeugten zwei n-bit Syndromen aufweist, und daß die dritte Einheit (6) den Ausgang der er­ sten oder zweiten Einheit abhängig von den Deko­ dierzuständen der ersten und der zweiten Einheit auswählt und einen Auswahlschalter auf den Zweig mit dem korrigierbaren Fehler schaltet und ein Signal für nicht korrigierbare Fehler aus­ gibt, wenn in beiden Korrekturzweigen (für Bün­ del- oder Einzelfehler) ein nicht korrigierbarer Fehler angezeigt wird oder wenn beide Korrektur­ zweige korrigierbare Fehler anzeigen und die Korrekturbilder in beiden Zweigen nicht iden­ tisch sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß schaltungstechnische Mittel (8) zum Nachschlagen einer Tabelle, die vorberechnete Wurzeldaten von Fehlerpositions­ polynomen speichert und zum Bestimmen einer nor­ mierten Fehlerposition vorgesehen sind.
DE4005533A 1989-05-15 1990-02-19 Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem Expired - Fee Related DE4005533C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1121909A JPH02301226A (ja) 1989-05-15 1989-05-15 複合誤り訂正bch復号回路

Publications (2)

Publication Number Publication Date
DE4005533A1 DE4005533A1 (de) 1990-12-13
DE4005533C2 true DE4005533C2 (de) 1998-01-22

Family

ID=14822911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4005533A Expired - Fee Related DE4005533C2 (de) 1989-05-15 1990-02-19 Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem

Country Status (11)

Country Link
JP (1) JPH02301226A (de)
KR (1) KR940002112B1 (de)
CA (1) CA2011103C (de)
CH (1) CH680031A5 (de)
DE (1) DE4005533C2 (de)
FR (1) FR2646976B1 (de)
GB (1) GB2232043B (de)
IT (1) IT1237726B (de)
NL (1) NL191348C (de)
NO (1) NO305879B1 (de)
SE (1) SE512145C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03235528A (ja) * 1990-02-13 1991-10-21 Sharp Corp Bch符号復号回路
NL9101376A (nl) * 1990-08-16 1992-03-16 Digital Equipment Corp Een verbeterd foutendetectie-codeerstelsel.
US5377208A (en) * 1991-11-02 1994-12-27 U.S. Philips Corporation Transmission system with random error and burst error correction for a cyclically coded digital signal
JP2944489B2 (ja) * 1995-10-14 1999-09-06 日本電気株式会社 無線伝送システムにおける誤り訂正方式

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544963A (en) * 1968-12-27 1970-12-01 Bell Telephone Labor Inc Random and burst error-correcting arrangement
US4592054A (en) * 1982-10-22 1986-05-27 Mitsubishi Denki Kabushiki Kaisha Decoder with code error correcting function
JPS5975732A (ja) * 1982-10-22 1984-04-28 Mitsubishi Electric Corp 復号器
GB2131253A (en) * 1982-11-24 1984-06-13 Motorola Ltd Error-correcting decoder
GB2136248A (en) * 1983-02-25 1984-09-12 Philips Electronic Associated Text error correction in digital data transmission systems
US4646303A (en) * 1983-10-05 1987-02-24 Nippon Gakki Seizo Kabushiki Kaisha Data error detection and correction circuit
JPS61105931A (ja) * 1984-10-30 1986-05-24 Mitsubishi Electric Corp 復号化装置
JPS6276825A (ja) * 1985-09-30 1987-04-08 Hitachi Ltd 符号誤り訂正方法
JPS62268215A (ja) * 1986-05-16 1987-11-20 Fuji Electric Co Ltd ガロア体演算回路
JPS6427322A (en) * 1988-04-21 1989-01-30 Sony Corp Arithmetic circuit for galois field

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shu Lin Daniel J. Costello, Jr., "Error Contro Coding", Prentice-Hall 1983, S. 257-269, 280-282, S. 127, 142-154 *

Also Published As

Publication number Publication date
NL191348C (nl) 1995-06-01
DE4005533A1 (de) 1990-12-13
KR940002112B1 (ko) 1994-03-17
FR2646976B1 (fr) 1996-08-02
GB2232043B (en) 1993-07-14
GB2232043A (en) 1990-11-28
SE8904169L (sv) 1990-11-16
IT1237726B (it) 1993-06-15
NO894757L (no) 1990-11-16
NL8903084A (nl) 1990-12-03
NO894757D0 (no) 1989-11-29
SE8904169D0 (sv) 1989-12-11
NO305879B1 (no) 1999-08-09
CA2011103A1 (en) 1990-11-15
FR2646976A1 (fr) 1990-11-16
KR900019400A (ko) 1990-12-24
CA2011103C (en) 1996-01-02
SE512145C2 (sv) 2000-01-31
NL191348B (nl) 1995-01-02
GB9000712D0 (en) 1990-03-14
JPH02301226A (ja) 1990-12-13
CH680031A5 (de) 1992-05-29
IT8968156A0 (it) 1989-12-22

Similar Documents

Publication Publication Date Title
DE68924944T2 (de) Fehlerkorrekturschaltung.
DE69324050T2 (de) Modifizierung eines CRC Prüffeldes bei der Weiterleitung von Datenpaketen
DE69322722T2 (de) Halb-flash A/D-Wandler und A/D-Wandlungsverfahren
DE3123978A1 (de) "verfahren zum decodieren einer uebertragenen digitalen information unter korrektur von fehlern"
US5179560A (en) Apparatus for decoding bch code for correcting complex error
DE3787900T2 (de) Verfahren und Gerät zur Erzeugung von Prüfungs-Byten zur Fehlerdetektion für einen Datenblock.
DE2320422A1 (de) Verfahren zur fehlererkennung
DE1172725B (de) Vorrichtung zum Umwandeln einer Folge binaer codierter Impulse mit n Stellen in ein Signal bestimmter Amplitude
DE4005533C2 (de) Schaltung zum gleichzeitigen Auffinden und zur Korrektur von Bündel- und Einzelfehlern in einem digitalen Kommunikationssystem
DE1499694A1 (de) Einrichtung zur Fehlerkorrektur von parallel dargestellten,binaer codierten n-stelligen Informationszeichen
DE2323649A1 (de) System zur korrektur erkannter fehler in einem hochgeschwindigkeits-digitaldatenuebertragungssystem
DE3150215A1 (de) "analog-digital-wandler"
DE69615950T2 (de) Kodierungsanordnung und -verfahren zur kodierung von (n-1)-bit informationsworten in n-bit kanalworte und dekodierungsanordnung und -verfahren zur dekodierung der kanalworte in informationsworte
DE3688235T2 (de) Datenwandler.
EP0541161A2 (de) Übertragungssystem mit Einzel- und Bündelfehlerkorrektur für ein zyklisch codiertes Digitalsignal
DE3923367A1 (de) Fehlerkorrekturschaltung fuer digitale empfangssignale
DE3733242A1 (de) Korrekturschaltung fuer codefehler
DE3919960C2 (de) Schaltungsanordnung zur Leitungsüberwachung bei einem Binärsignalgeber
DE1934675A1 (de) Fehlererkennungsverfahren fuer Datenuebertragungssysteme
DE3937389C2 (de)
DE3854845T2 (de) Parallelvergleichstyp-AD-Wandler mit Fehlerunterdrückung
DE3134831A1 (de) System zur uebertragung digitaler informationssignale
DE3730081C2 (de) Halbleitervorrichtung
DE1211687B (de) System zur linearen systematischen Kodierung
DE10349933A1 (de) Auswerteschaltung und Verfahren zum Feststellen und/oder zum Lokalisieren fehlerhafter Datenworte in einem Datenstrom

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee