CH680031A5

CH680031A5 -

Info

Publication number: CH680031A5
Application number: CH239/90A
Authority: CH
Inventors: Atsuhiro Yamagishi; Touru Inoue; Tokumichi Murakami; Kohtaro Asai
Original assignee: Mitsubishi Electric Corp
Priority date: 1989-05-15
Filing date: 1990-01-25
Publication date: 1992-05-29
Also published as: GB9000712D0; FR2646976B1; DE4005533C2; GB2232043B; IT8968156A0; FR2646976A1; NO894757L; JPH02301226A; CA2011103C; KR940002112B1; NO894757D0; DE4005533A1; NL8903084A; KR900019400A; NL191348C; GB2232043A; CA2011103A1; IT1237726B; SE512145C2; NO305879B1

Description

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

CH 680 031 A5 CH 680 031 A5

Beschreibung description

Die vorliegende Erfindung betrifft eine Einrichtung zum Dekodieren eines nach Bose-Chandhuri-Hocqueghem kodierten Signals und insbesondere auf eine Einrichtung zur Korrektur eines komplexen Fehlers in einem digitalen Kommunikationssystem. The present invention relates to a device for decoding a signal encoded according to Bose-Chandhuri-Hocqueghem, and in particular to a device for correcting a complex error in a digital communication system.

Die Fig. 1 ist ein Blockschema eines bekannten Kombi-Fehlerkorrekturschaltkreises zur Korrektur von Zufallsfehlern und Burstfehlern, wie beispielsweise in «Error Control Coding: Fundamentais and Applications», S. Lin und D.J. Costello, Jr., Seiten 280-282 herausgegeben von Prentic-Hall, Inc., 1983 beschrieben ist. 1 is a block diagram of a known combination error correction circuit for correcting random errors and burst errors, as described, for example, in “Error Control Coding: Fundamentais and Applications”, S. Lin and D.J. Costello, Jr., pages 280-282, edited by Prentic-Hall, Inc., 1983.

In der Fig. 1 kennzeichnet die Ziffer 1 eine Eingangsklemme zum Anlegen einer empfangenen kodierten Nachricht, die Zahl 39 eine erste Korrektureinheit zur Korrektur eines Burstfehlers durch Burstsignal-Abfangen, die Zahl 40 eine zweite Korrektureinheit zur Korrektur eines Zufallsfehlers, die Ziffer 6 einen Auswahlschaltkreis zum Auswählen des Ausgangssignals der ersten oder zweiten Korrektur. In Fig. 1, the number 1 denotes an input terminal for applying a received coded message, the number 39 a first correction unit for correcting a burst error by burst signal interception, the number 40 a second correction unit for correcting a random error, the number 6 a selection circuit for Select the output signal of the first or second correction.

Nachfolgend wird die Funktion des vorstehend beschriebenen Fehlerkorrekturschaltkreises erläu-tert. The function of the error correction circuit described above is explained below.

Eine Nachricht, die vor dem Senden auf einer Senderseite kodiert wurde und im Übertragungsweg hinzugefügte Fehler enthält, wird an die Eingangsklemme 1 angelegt und in die erste und zweite Korrektureinheit 39 und 40 eingespeist. Die Nachricht wird durch die entsprechende Korrektureinheit dekodiert, und das dekodierte Ausgangssignal der ersten oder zweiten Korrektureinheit wird in Abhängigkeit des Zustandes des Übertragungsweges durch den Auswahlschaltkreis 6 ausgewählt und an der Ausgangsklemme 9 des Fehlerkorrekturschaltkreises als ausgewähltes Ausgangssignal abgegeben. A message that was coded on a transmitter side before transmission and contains errors added in the transmission path is applied to input terminal 1 and fed into first and second correction units 39 and 40. The message is decoded by the corresponding correction unit, and the decoded output signal of the first or second correction unit is selected as a function of the state of the transmission path by the selection circuit 6 and is output at the output terminal 9 of the error correction circuit as a selected output signal.

Da bekannte komplexe Fehlerkorrekturschaitkreise im allgemeinen wie oben beschrieben ausgebildet werden, ist es erforderlich, den Auswahlschaltkreis 6 in Abhängigkeit des Zustandes des Ubertra-gungsweges bezüglich des konkreten Fehlerkorrekturkodes zu steuern. Es wird aber kein definitiver Vorschlag gemacht, wie der Zustand des Übertragungsweges konkret erfasst werden kann, und auch kein Kriterium angegeben, um einen solchen Zustand zu überprüfen. Es ist daher schwierig, den Auswahlschaltkreis 6 genau zu steuern. Es besteht ein weiteres Problem, dass es notwendig ist, dass die entsprechenden Einheiten unabhängig voneinander Syndromgeneratorschaltkreise zum Heraussuchen der Fehlerkondition enthalten, weil die Burstfehler-Korrektureinheit und die Zufallsfehler-Korrektureinheit unabhängig voneinander angeordnet sind. Since known complex error correction circuits are generally designed as described above, it is necessary to control the selection circuit 6 as a function of the state of the transmission path with respect to the specific error correction code. However, no definite proposal is made as to how the state of the transmission path can be recorded, and no criterion is given to check such a state. It is therefore difficult to control the selection circuit 6 precisely. There is another problem that it is necessary that the corresponding units independently include syndrome generator circuits for finding out the error condition because the burst error correction unit and the random error correction unit are arranged independently of each other.

Ziel der vorliegenden Erfindung ist, derartige Probleme zu lösen und eine Einrichtung zum Dekodieren eines nach Bose-Chandhuri-Hocqueghem kodierten Signals und zur Korrektur eines komplexen Fehlers des im nach Bose-Chandhuri-Hocqueghem kodierten Signals zu schaffen, die den Zustand des Übertragungsweges erfasst und ein Kriterium zur Überprüfung des Zustandes des Übertragungsweges angibt und allgemein einen Syndromgeneratorschaltkreis und eine Zufallsfehler-Korrektureinheit benutzt. The aim of the present invention is to solve such problems and to provide a device for decoding a signal encoded according to Bose-Chandhuri-Hocqueghem and for correcting a complex error of the signal encoded in Bose-Chandhuri-Hocqueghem, which detects the state of the transmission path and specifies a criterion for checking the state of the transmission path and generally uses a syndrome generator circuit and a random error correction unit.

Dieses Ziel wird durch die kennzeichnenden Merkmale des Anspruches 1 erreicht. This aim is achieved by the characterizing features of claim 1.

Vorteilhafte Ausführungsformen der Erfindung ergeben sich aus den abhängigen Patentansprüchen. Advantageous embodiments of the invention result from the dependent patent claims.

Im folgenden wird die Erfindung anhand der beiliegenden Zeichnungen erläutert. The invention is explained below with reference to the accompanying drawings.

Es zeigen: Show it:

Fig. 1 ein Blockschema, das eine bekannte Einrichtung zum Dekodieren eines Bose-Chandhuri-Hoc-queghem Codes mit einer Korrekturfunktion eines komplexen Fehlers zeigt, 1 is a block diagram showing a known device for decoding a Bose-Chandhuri-Hoc-queghem code with a correction function of a complex error,

Fig. 2 ein Blockschema eines Ausführungsbeispiels einer erfindungsgemässen Einrichtung zum Dekodieren eines Bose-Chandhuri-Hocqueghem-Codes mit einer Korrekturfunktion eines komplexen Fehlers, 2 shows a block diagram of an exemplary embodiment of a device according to the invention for decoding a Bose-Chandhuri-Hocqueghem code with a correction function of a complex error,

Fig. 3 ein Blockschema, das Einzelheiten des in Fig. 2 dargestellten Zufallsfehler-Korrekturschaltkreises zeigt, 3 is a block diagram showing details of the random error correction circuit shown in FIG. 2;

Fig. 4 ein Blockschema des in Fig. 2 dargestellten Burstfehier-Korrekturschaltkreises, FIG. 4 is a block diagram of the burst error correction circuit shown in FIG. 2;

Fig. 5 ein Blockschema des in Fig. 2 dargestellten Auswahlschaltkreises, und Fig. 5 is a block diagram of the selection circuit shown in Fig. 2, and

Fig. 6 eine Tabelle, die das Kriterium zur Kontrolle des Auswahlschaltkreises zeigt, der in dem in Fig. 5 dargestellten Ausgangauswahl-Steuerschaltkreis enthalten ist. FIG. 6 is a table showing the criterion for controlling the selection circuit included in the output selection control circuit shown in FIG. 5.

Es wird auf Fig. 2 Bezug genommen. In dieser Figur kennzeichnet die Ziffer 1 eine Eingangsklemme zum Anlegen einer empfangenen kodierten Nachricht, die Ziffer 2 einen Syndromgeneratorschaltkreis zur Erzeugung von zwei n-bit Syndromen zur Korrektur eines Zufallsfehlers, die Ziffer 3 einen Verzögerungsschaltkreis zum Halten der empfangenen Nachricht, während der Dauer der Erzeugung der Syndrome und der Korrektur eines Fehlers, die Ziffer 4 einen Syndromwandlerschaltkreis zur Durchführung einer Umwandlung der im Syndromgeneratorschaltkreis erzeugten zwei n-bit Syndrome in ein 2n-bit Syndrom für einen Burstsuchschaltkreis zur Korrektur einer Burstfehler-Korrektur, die Ziffer 5 einen Burstfehler-Korrekturschaltkreis zur Berechnung der Stelle, in der ein Burstfehler erzeugt wird, und des Musters des Burstfehlers, die Ziffer 6 einen Auswahlschaltkreis, der ein Kriterium zum Erfassen und Überprüfen des Zustandes eines Übertragungsweges unter Verwendung der dekodierten Resultate des Burstfehler-Korrekturschaltkreises 5 und eines nachfolgend erwähnten Zufallsfehler-Korrekturschaltkreises angibt, die Ziffer 7 den Zufallsfehler-Korrekturschaltkreis, um als ein Eingangssignal das Syndrom zu empfangen, welches durch die Polynombasis in einem endlichen Feld als Vektor ausgedrückt ist und durch den Syndromgeneratorschaltkreis erzeugt wird, zum Umwandeln des durch 2 is referred to. In this figure, the number 1 denotes an input terminal for applying a received coded message, the number 2 a syndrome generator circuit for generating two n-bit syndromes for correcting a random error, the number 3 a delay circuit for holding the received message during the duration of the generation the syndrome and the correction of an error, the number 4 a syndrome converter circuit for carrying out a conversion of the two n-bit syndromes generated in the syndrome generator circuit into a 2n-bit syndrome for a burst search circuit for correcting a burst error correction, the number 5 a burst error correction circuit Calculating the location at which a burst error is generated and the pattern of the burst error, the number 6 is a selection circuit which is a criterion for detecting and checking the state of a transmission path using the decoded results of the burst error correction circuit 5 un d of a random error correction circuit mentioned below, numeral 7 indicates the random error correction circuit to receive as an input the syndrome, which is expressed as a vector by the polynomial base in a finite field and is generated by the syndrome generator circuit, for converting the

2 2nd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

CH 680 031 A5 CH 680 031 A5

den Syndromvektor ausgedrückten Syndrom in einen Exponentialausdruck eines Grundeiementes des endlichen Feldes, zum Ableiten eines Fehlerstellenpolynoms durch Normalisieren des umgewandelten Ex-ponentialausdruckes mit einer Ganzzahloperation von Modulo 2n-1, Ableiten der Wurzel des normalisierten Stellenpolynoms durch Ablesen der Konstanten des normalisierten Fehlerstellenpolynoms in einer Tabelle der normalisierten Fehlerposition, zum Berechnen der Ist-Fehlerstelle aus der normalisierten Fehlerstelle und zum korrigieren des Zufallfehlers, die Ziffer 8 ein ROM zur Speicherung der Daten zur Umwandlung des durch die Polynombasis ausgedrückten Syndromvektors im endlichen Feld, der durch den Syndromgeneratorschaltkreis 2 erzeugt wird, in den Exponentialausdruck des Grundelementes des endlichen Feldes und in Daten der normalisierten Fehlerstelle, welche die Wurzel des normalisierten Fehlerstellenpolynoms ist, die Ziffer 9 eine Ausgangsklemme zur Abgabe der dekodierten Ergebnisse, die Zahl 10 eine Ausgangsklemme zur Abgabe eines Signais, wenn ein unkorrigierbarer Fehler abgetastet wird, der die letzte dekodierte Stellung anzeigt, und die Zahlen 11-a und 11-b Exklusiv-ODER-Schalt-kreise zum Zufügen von Fehlerkorrekturimpulsen, die von dem Burstfehler- und Zufallsfehler-Korrekturschaltkreis 5 und 7 an die empfangene Nachricht abgegeben werden. the syndrome vector expressed in an exponential expression of a basic element of the finite field, for deriving an error location polynomial by normalizing the converted exponential expression with an integer operation of modulo 2n-1, deriving the root of the normalized location polynomial by reading the constants of the normalized error location polynomial in a table of the normalized error position, for calculating the actual error location from the normalized error location and for correcting the random error, the number 8 is a ROM for storing the data for converting the syndrome vector, expressed by the polynomial basis, in the finite field generated by the syndrome generator circuit 2 into the Exponential expression of the basic element of the finite field and in data of the normalized error location, which is the root of the normalized error location polynomial, the number 9 is an output terminal for delivering the decoded results, the number 10 an output terminal for emitting a signal when an uncorrectable error is scanned indicating the last decoded position and the numbers 11-a and 11-b exclusive-OR circuits for adding error correction pulses by the burst error and Random error correction circuits 5 and 7 are given to the received message.

In der Fig. 3 kennzeichnet die Zahl 12 eine Eingangsklemme zum Anlegen des durch den in Fig. 2 dargestellten Syndromgeneratorschaltkreis 2 erzeugten und mit der Polynombasis im endlichen Feld vektoriell ausgedrückten Syndrom, die Zahl 13 einen Zahleingabeschaltkreis zum Halten des Eingangssyndroms, die Zahl 14 einen Addierschaltkreis für Modulo 2n-1, die Zahl 15 einen komplementären Zahleingabeschaltkreis mit Modulo 2n-1, die Zahl 16 einen Zahleingabeschaitkreis zum zeitweiligen Halten von Daten, die Zahl 17 einen Zahleingabeschaltkreis zur Prüfung der Rechenergebnisse durch den Addierschaltkreis 14 mit Modulo 2n-1 und den komplementären Zahleingabeschaltkreis 15 mit Modulo 2n-1, die Zahl 18 einen Zählschaltkreis zur Berechnung der lst-Fehlerstelle, die Zahl 19 einen ODER-Schaltkreis zum Mischen der von den Zahlschaltkreisen 18 und 18 abgegebenen Korrekturimpulse, die Zahl 20 einen Adres-sensteuerschaltkreis zur Ausgabe einer Adresse an den ROM 8, welcher die Daten zur Umwandlung des Syndromvektors ausgedrückt mit der Polynombasis im endlichen Feld in den Exponentalausdruck des Grundelementes des endlichen Feldes und die Daten der normalisierten Fehlerstelle speichert, welche eine Wurzel des normalisierten Fehierstellenpolynoms ist, die Zahl 21 eine Ausgangsklemme zur Abgabe einer Adresse an den ROM 8, die Zahl 22 eine Eingangsklemme, an welche die Daten aus dem ROM 8 angelegt werden, die Zahl 23 eine Ausgangsklemme zur Abgabe der Korrekturimpulse und die Zahl 24 eine Ausgangsklemme zur Abgabe eines unkorrigierbaren Fehlerabtastsignals, wenn ein Fehler auftritt, der im Zufallsfehler-Korrekturschaltkreis 7 nicht korrigiert werden kann. In FIG. 3, the number 12 denotes an input terminal for applying the syndrome generated by the syndrome generator circuit 2 shown in FIG. 2 and vectorially expressed with the polynomial base in the finite field, the number 13 denotes a number input circuit for holding the input syndrome, the number 14 an adder circuit for modulo 2n-1, the number 15 a complementary number input circuit with modulo 2n-1, the number 16 a number input circuit for temporarily holding data, the number 17 a number input circuit for checking the calculation results by adding circuit 14 with modulo 2n-1 and the complementary ones Number input circuit 15 with modulo 2n-1, the number 18 a counter circuit for calculating the actual error location, the number 19 an OR circuit for mixing the correction pulses emitted by the number circuits 18 and 18, the number 20 an address control circuit for outputting an address to the ROM 8, which contains the data for conversion of the syndrome vector expressed with the polynomial base in the finite field in the exponential expression of the basic element of the finite field and stores the data of the normalized error location, which is a root of the normalized error location polynomial, the number 21 an output terminal for supplying an address to the ROM 8, the number 22 an input terminal to which the data from the ROM 8 is applied, the number 23 an output terminal for outputting the correction pulses and the number 24 an output terminal for outputting an uncorrectable error scanning signal if an error occurs which cannot be corrected in the random error correction circuit 7 .

In der Fig. 4 kennzeichnet die Zahl 25 eine Eingangsklemme zur Eingabe des Ausgangssignals des Syndromwandlerschaltkreises 4 (Fig. 2), die Zahl 26 einen 1-bit-Verzögerungsschaltkreis, die Zahl 27 einen Schalter zur Steuerung eines Rückführschaltkreises, bestehend aus den Verzögerungsschaltkreisen 26, die mit dem Schalter geschleift sind, die Zahl 28 einen Wahlschalter, der zwischen der Ausgangsklemme des Syndromwandlerschaltkreises 4 und dem Ausgang der Rückführschaltkreise umschaltbar ist, die Zahl 29 einen Suchschaltkreis (O-Abtastung) zur Abtastung des Falles, dass das obere (2n-b)-bit des linearen Feedback-Schieberegisters oder der Rückführschaltkreis mit 2n-bit in der Länge Null wird, die Zahl 30 eine Ausgangsklemme zur Abgabe eines Abtastsignals für einen unkorrigierbaren Burstfehler, wenn ein Fehler festgestellt wird, der im Burstfehler-Korrekturschaltkreis 5 nicht korrigiert werden kann, und die Zahl 31 eine Ausgangsklemme zur seriellen Abgabe eines zu korrigierenden Fehlermusters, wenn der Burstfehler korrigiert wird. In FIG. 4, the number 25 denotes an input terminal for inputting the output signal of the syndrome converter circuit 4 (FIG. 2), the number 26 a 1-bit delay circuit, the number 27 a switch for controlling a feedback circuit, consisting of the delay circuits 26, which are looped with the switch, the number 28 a selector switch which can be switched between the output terminal of the syndrome converter circuit 4 and the output of the feedback circuits, the number 29 a search circuit (O-scan) for scanning the case that the upper (2n-b ) -bit of the linear feedback shift register or the feedback circuit with 2n-bit in length zero, the number 30 becomes an output terminal for emitting a scanning signal for an uncorrectable burst error if an error is detected which is not corrected in the burst error correction circuit 5 can, and the number 31 an output terminal for serial output of a to be corrected Error pattern when the burst error is corrected.

Der in Fig. 5 dargestellte Auswahlschaltkreis 6 (Fig. 2) enthält das Kriterium zur Erfassung und Überprüfung der Zustandes des Übertragungsweges durch Anwendung der dekodierten Ergebnisse des Burstfehler- und Zufallsfehier-Korrekturschaltkreises 5 und 7 (Fig. 2). In der Fig. 5 kennzeichnet die Zahl 32 eine Eingangsklemme für die Daten, die unter Verwendung des Ausgangssignals des Zufallsfeh-ler-Korrekturschaltkreises 7 korrigiert werden, die Zahl 33 eine Eingangsklemme für die Daten, die unter Verwendung des Ausgangssignals des Burstfehler-Korrekturschaltkreises 5 korrigiert wurden, die Zahl 34 einen Exklusiv-ODER-Schaltkreis zum Vergleichen der durch den Zufallsfehler-Korrektur-schaltkreis 7 korrigierten Daten mit den durch den Burstfehler-Korrekturschaltkreis 5 korrigierten Daten, die Zahl 35 eine Eingangsklemme, die mit der Ausgangsklemme 24 des Zufallsfehler-Korrekturschaltkreises 7 verbunden ist, die Zahl 36 eine Eingangsklemme, die mit der Ausgangsklemme 31 des Burstfehler-Korrekturschaltkreises 5 verbunden ist, die Zahl 37 einen Wahlschalter zur Auswahl der durch den Zufallsfehler-Korrekturschaltkreis 7 korrigierten Daten oder der durch den Burstfehler-Kor-rekturschaltkreis 5 korrigierten Daten und die Zahl 38 einen Auswahlsteuerschaltkreis zur Erzeugung eines unkorrigierbaren Signals, der mit der Klemme 10 (Fig. 2 und 4) verbunden ist und abhängig von den durch die Zufaflfehler- und Burstfehler-Korrekturschaltkreise 7 und 5 an die Eingangsklemmen 35 und 36 angelegten Abtastsignal (unkorrigierbarer Fehler) ein unkorrigierbar-Signal abgibt, und die Erzeugung eines Steuersignals zur Steuerung des Auswahlschalters 37 in Übereinstimmung mit den Fehlerabtastsignalen und den Ausgangssignalen des Exklusiv-ODER-Schaltkreises 34, welches die durch den Zufallsfehler-Korrekturschaltkreis 7 korrigierten Eingangsdaten an der Eingangsklemme 32 und die durch den Burstfehler-Korrekturschaltkreis 5 korrigierten Eingangsdaten an der Klemme 33 vergleicht. The selection circuit 6 shown in FIG. 5 (FIG. 2) contains the criterion for detecting and checking the state of the transmission path by applying the decoded results of the burst error and random error correction circuit 5 and 7 (FIG. 2). In Fig. 5, numeral 32 denotes an input terminal for the data which is corrected using the output signal of the random error correction circuit 7, the number 33 denotes an input terminal for the data which is corrected using the output signal of the burst error correction circuit 5 the number 34 is an exclusive-OR circuit for comparing the data corrected by the random error correction circuit 7 with the data corrected by the burst error correction circuit 5, the number 35 is an input terminal which is connected to the output terminal 24 of the random error correction circuit 7, the number 36 is an input terminal connected to the output terminal 31 of the burst error correction circuit 5, the number 37 is a selector switch for selecting the data corrected by the random error correction circuit 7 or the data corrected by the burst error correction circuit 5 Data and the number 38 a selection control circuit circuit for generating an uncorrectable signal, which is connected to terminal 10 (Fig. 2 and 4) and, depending on the scanning signal (uncorrectable error) applied to the input terminals 35 and 36 by the random error and burst error correction circuits 7 and 5, outputs an uncorrectable signal, and the generation of a control signal for controlling the selection switch 37 in Correspondence with the error sampling signals and the output signals of the exclusive OR circuit 34, which compares the input data corrected by the random error correction circuit 7 at the input terminal 32 and the input data corrected by the burst error correction circuit 5 at the terminal 33.

Fig. 6 ist eine Tabelle, welche das Kriterium zur Steuerung des Wahlschalters 37 der im Auswahlschaltkreis 6 integriert ist und das Kriterium zum Anlegen des Signals «unkorrigierbarer Fehler» an die Klemme angibt. FIG. 6 is a table which specifies the criterion for controlling the selector switch 37 which is integrated in the selection circuit 6 and which specifies the criterion for applying the "uncorrectable error" signal to the terminal.

3 3rd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

CH 680 031 A5 CH 680 031 A5

Nachfolgend wird die Funktionsweise beschrieben. The mode of operation is described below.

Eine Nachricht, die auf einer Senderseite kodiert wurde und Fehler aufweist, die im Übertragungsweg hinzugefügt wurden, wird an der Eingangsklemme 1 empfangen. Zwei n-bit Syndrom Si, S3 ausgedrückt durch Vektoren der Polynombasis im begrenzten Feld werden durch den Syndromgeneratorschaltkreis 2 erzeugt. Die zwei n-bit Syndrome Si, S3 werden dann an den Zufallsfehler-Korrekturschaltkreis 7 und den Syndromwandlerschaltkreis 4 angelegt. Im Zufallsfehler-Korrekturschaltkreis 7 werden die eingegebenen Syndrome Si, S3 in dem Einlegeschaltkreis 13 gehalten und durch den Adressensteuerschalt-kreis 20 als Adressen des ROM 8 an der Ausgangsklemme abgegeben. Die Syndrome S-i, S3 werden durch den ROM 8 von dem Vektorausdruck mit Polynombasis im endlichen Feld zu dem Exponentialausdruck des Grundelementes des endlichen Feldes log Si und log S3 umgewandelt. Die umgewandelten Syndrome log Si und log S3 werden über die Eingangsklemme 22 in den Eingabeschaltkreisen 16 und 17 gespeichert. Basierend auf den exponentieil ausgedrückten Syndromen log Si und log S3, die im Eingabe-schaltkreis 16 gespeichert sind, wird mittels des Addierschaltkreises 14 und des Komplementär-Schaltkreises 15 die Konstante (log S3 - 3 x log S1) des normalisierten Fehlerstellenpolynoms berechnet. Die Konstante (log S3 - 3 x log S1) wird dann durch den Adressensteuerschaltkreis 20 als Adresse des ROM 8 an die Ausgangsklemmen 21 abgegeben. Die Syndrome Si, S3 werden dann durch den ROM 8 in zwei Wurzeln i = log a' und j = log od des normalisierten Fehlerstellenpolynoms umgewandelt. Hierin ist a ein Grundelement des endlichen Feldes und a' und ai sind Wurzeln des normalisierten Fehlerstellenpolynoms, z.B. stellen das normalisierte Fehlerstellenpolynom dar. Die zwei Wurzeln i = log a' und j = log ai der durch den ROM 8 polynomisch normalisierten Fehlerstelle sind über die Eingangsklemme 22 an den Eingabeschaltkreis 17 angelegt, werden den Addierschaltkreis 14 mit log Si addiert und im Zählerschaltkreis 18 zur Berechnung der Ist-Fehlerstelle gespeichert. Zu diesem Zeitpunkt wird das Additionsresultat durch den Eingabeschaltkreis 17 geprüft und falls es ein unkorrigierbarer Zustand ist, wird ein Abtastsignal «unkorrigierbarer Fehler» an der Klemme 24 abgegeben. Die im Zählerschaltkreis 18 gespeicherte Ist-Fehlerstelle wird in absteigender Folge gezählt. Wird der Zählerstand des Zählerschaltkreises 18 Null, wird über den ODER-Schaltkreis 19 ein Fehlerkorrekturimpuls an den Exklu-siv-ODER-Schaltkreis 11-a abgegeben. A message that has been coded on a transmitter side and has errors that have been added in the transmission path is received at input terminal 1. Two n-bit syndrome Si, S3 expressed by vectors of the polynomial base in the limited field are generated by the syndrome generator circuit 2. The two n-bit syndromes Si, S3 are then applied to the random error correction circuit 7 and the syndrome converter circuit 4. In the random error correction circuit 7, the input syndromes Si, S3 are held in the insertion circuit 13 and output by the address control circuit 20 as addresses of the ROM 8 at the output terminal. The syndromes S-i, S3 are converted by the ROM 8 from the vector expression with polynomial base in the finite field to the exponential expression of the basic element of the finite field log Si and log S3. The converted syndromes log Si and log S3 are stored in the input circuits 16 and 17 via the input terminal 22. Based on the exponentially expressed syndromes log Si and log S3, which are stored in the input circuit 16, the constant (log S3 - 3 x log S1) of the normalized error polynomial is calculated by means of the adding circuit 14 and the complementary circuit 15. The constant (log S3 - 3 x log S1) is then output by the address control circuit 20 as the address of the ROM 8 to the output terminals 21. The syndromes Si, S3 are then converted by the ROM 8 into two roots i = log a 'and j = log od of the normalized error polynomial. Herein a is a basic element of the finite field and a 'and ai are roots of the normalized error polynomial, e.g. represent the normalized error location polynomial. The two roots i = log a 'and j = log ai of the error location polynomically normalized by the ROM 8 are applied to the input circuit 17 via the input terminal 22, the adder circuit 14 is added with log Si and in the counter circuit 18 saved to calculate the actual fault location. At this time, the addition result is checked by the input circuit 17 and if it is an uncorrectable state, a "uncorrectable error" scanning signal is output at the terminal 24. The actual fault location stored in the counter circuit 18 is counted in descending order. If the counter reading of the counter circuit 18 becomes zero, an error correction pulse is emitted to the exclusive OR circuit 11-a via the OR circuit 19.

Andererseits werden die an den Syndromwandlerschaltkreis 4 angelegten zwei n-bit Syndrome Si und S3 zu 2n-bit Syndrome umgewandelt und denach an den Burstfehler-Korrekturschaltkreis 5 angelegt. Für (511,493) Bose-Chandhuri-Hocqueghem Code mit einem generierten Polynom: On the other hand, the two n-bit syndromes Si and S3 applied to the syndrome converter circuit 4 are converted to 2n-bit syndromes and then applied to the burst error correction circuit 5. For (511,493) Bose-Chandhuri-Hocqueghem code with a generated polynomial:

g(x) = X18 + X15 + X12 + X10 + X8 + X? + X6 + X3 +1 g (x) = X18 + X15 + X12 + X10 + X8 + X? + X6 + X3 +1

erfolgt die Umwandlung entsprechend den folgenden Gleichungen: the conversion takes place according to the following equations:

Slo Slo

= =

Sl7 + Sl7 +

SX4 * SX4 *

Sl3 * Sl3 *

s11 + s11 +

S-^o S- ^ o

+ s3? + s3?

* S3* * S3 *

+ Sg3 + Ng3

+ S31 + S31

Sil Sil

= =

S^8 + S ^ 8 +

S^5 + S ^ 5 +

Sj4 + Sj4 +

Sl2 + Sl2 +

SX1 + SX1 +

S^o S ^ o

+ SS8 + SS8

+ S 3s + S 3s

+ Sg4 + Ng4

+ S31 + S31

+ S3o + S3o

SÌ2 SÌ2

= =

S16 * S16 *

S^s + S ^ s +

S^3 + S ^ 3 +

Sl2 + Sl2 +

Sxi + Sxi +

S^o S ^ o

+ S36 + S36

+ SgS + SgS

+ SS3 + SS3

+ S31 + S31

+ S3o + S3o

Sls Sls

sl6 + sl6 +

Sl2 + Sl2 +

S36 + S36 +

S3s + S3s +

s32 p32

SI4 SI4

= =

S^7 + S ^ 7 +

S^3 + S ^ 3 +

S37 + S37 +

s34 + p34 +

S33 S33

Sls Sls

= =

S-^8 + S- ^ 8 +

V * V *

Sl° + Sl ° +

S38 + S38 +

S3- + S3- +

S34 S34

S. S.

►30 ►30

4 4th

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

CH 680 031 A5 CH 680 031 A5

Sl6 Sl6

- sl7 + - sl7 +

Sis + Sis +

sl4 + sl4 +

s18 p18

+ S3? + S3?

* s36 * p36

+ S35 + S35

+ S34 + S34

+ S33 + S33

Sl7 Sl7

= S18 + = S18 +

s17 + s17 +

sl6 + sl6 +

Sj5 + Sj5 +

Sl3 + S11 Sl3 + S11

+ s38 + s38

+ S36 + S36

+ S3s + S3s

* s33 * p33

+ s3i + s3i

Sl8 Sl8

- S18 + - S18 +

S16 + S16 +

S13 + S13 +

S + S +

S^i + S^o S ^ i + S ^ o

+ S3s + S3s

+ S33 + S33

+ S32 + S32

+ V + V

+ SgO + SgO

Sl9 Sl9

= S^7 + = S ^ 7 +

Sj4 + Sj4 +

S^3 + S ^ 3 +

S^2 + S ^ 2 +

S11 S11

■+ S3? ■ + S3?

+ S34 + S34

+ S33 + S33

+ Sg2 + Sg2

+ S31 + S31

Sii o Sii o

- S^8 + - S ^ 8 +

s1? + s1? +

S^ + S ^ +

Sl2 - Sl2 -

Sil Sil

+ S38 + S38

* S37 * S37

+ S3s + S3s

+ S32 + S32

+ S31 + S31

Sin Sin

= S^Q * = S ^ Q *

S-j^s + S-j ^ s +

sl3 + sl3 +

S^2 + S ^ 2 +

Sio Sio

+ S3s + S3s

+ S36 + S36

+ S33 + S33

+ S32 + S32

+ S3o + S3o

Sil 2 Sil 2

= sl0 + = sl0 +

S3° S3 °

SI 1 3 SI 1 3

= S+ = S +

S31 S31

SI 1 4 SI 1 4

~ + ~ +

S32 S32

Sil 5 Sil 5

= Sl7 + = Sl7 +

si4 + si4 +

SX1 + SX1 +

Sjo Sjo

+ Sg7 + Ng7

+ S34 + S34

+ S31 + S31

+ S3° + S3 °

Sil S Sil S

= S^8 + = S ^ 8 +

sl5 + sl5 +

SX2 + SX2 +

Su Su

+ S38 + S38

+ S3s + S3s

+ S32 + S32

+ S3i + S3i

SI 1 7 SI 1 7

- S18 + - S18 +

S!3 + S! 3 +

S]_2 + S] _2 +

S^o S ^ o

+ S3e + S3e

+ SS3 + SS3

+ S32 + S32

+ S3o + S3o

Im Burstfehler-Korrekturschaltkreis 5 wird der Schalter 27 zum Zuschalten der Rückführung geschlossen und die Wahlschalter 28 werden in die Stellung «a», in der dieser mit den Eingangsklemmen 25 verbunden ist, umgeschaltet, so dass die zwei durch den Syndromwandlerschaltkreis 4 gewandelten n-bit-Syndrome an den Verzögerungsschaltkreis 26 des Rückführungsschieberegisters mit 2n-bit Länge anliegen. Der Wahlschalter 28 wird dann in die Stellung «b», in der dieser mit dem Schieberegister verbunden ist, umgeschaltet und das Burstfehlermuster wird durch den Suchschaltkreis (Null-Abtastung) 29 geprüft, während der Verschiebevorgang durchgeführt wird. Wenn das Burstfehlermuster durch den Suchschaltkreis (Null-Abtastung) 29 abgetastet wird, ist der Schalter 27 geöffnet und das Fehlermuster wird seriell über die Ausgangsklemme 31 an den Exklusiv-ODER-Schaltkreis 11 -b angelegt. Zu diesem Zeitpunkt wird das durch den Suchschaltkreis 29 abgetastete Signal «unkorrigierbarer Fehler» an die Ausgangsklemme 30 angelegt, wenn kein Fehlermuster durch den Verschiebevorgang über die ganze Codelänge abgetastet wird. In the burst error correction circuit 5, the switch 27 for closing the feedback is closed and the selector switches 28 are switched to the position “a”, in which it is connected to the input terminals 25, so that the two n-bits converted by the syndrome converter circuit 4 Syndromes are present at the delay circuit 26 of the feedback shift register with a length of 2n bit. The selector switch 28 is then switched to the position "b", in which it is connected to the shift register, and the burst error pattern is checked by the search circuit (zero sampling) 29 while the shifting process is being carried out. When the burst error pattern is sampled by the search circuit (zero sampling) 29, the switch 27 is open and the error pattern is applied in series via the output terminal 31 to the exclusive OR circuit 11 -b. At this point in time, the “uncorrectable error” signal sampled by the search circuit 29 is applied to the output terminal 30 if no error pattern is scanned over the entire code length by the shifting process.

5 5

CH 680 031 A5 CH 680 031 A5

Wird in dem Zufallsfehler- oder Burstfelder-Korrekturschaltkreis 7,5 ein Fehlermuster festgestellt, If an error pattern is found in the random error or burst field correction circuit 7.5,

wird die empfangene Nachricht aus dem Verzögerungsschaltkreis 3, in dem diese gehalten wurde, ausgelesen. Die entsprechenden im Zufallsfehler- und Burstfehler-Korrekturschaltkreis abgetasteten Fehlermuster werden durch die Exklusiv-ODER-Schaltkreise 11-a, 11-b getrennt mit der empfangenen Nach-5 rieht kombiniert und somit werden die Zufalls- und Burstfehler korrigiert, um ihre dekodierte Nachricht zu erzeugen. Danach werden die durch die Zufallsfehler- und Burstfehler-Korrekturschaltkreise 7 und 5 korrigierten dekodierten Nachrichten und die an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» an den Auswahlschaltkreis 6 angelegt. Im Auswahlschaltkreis 6 werden die so eingegebenen Nachrichten durch das Exklusiv-ODER-Gatter 34 verglichen. Das Ergebnis dieses i the received message is read out from the delay circuit 3 in which it was held. The corresponding error patterns sampled in the random error and burst error correction circuit are separately combined with the received messages by the exclusive OR circuits 11-a, 11-b, and thus the random and burst errors are corrected to their decoded message produce. The decoded messages corrected by the random error and burst error correction circuits 7 and 5 and the “uncorrectable errors” signals applied to the terminals 24, 30 are then applied to the selection circuit 6. In the selection circuit 6, the messages thus entered are compared by the exclusive OR gate 34. The result of this i

10 Vergleichs und die an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» werden an den Auswahlsteuerschaltkreis 38 angelegt, welcher dann den Wahlschalter 37 entsprechend dem Kriterium der Ausgangswahl steuert (Fig. 6). Wenn beide an den Klemmen 24, 30 anliegenden Signale «unkorrigierbarer Fehler» die Korrektur anzeigen und das Ausgangssignal des Exklusiv-ODER-Schalt-kreises 34 die Identität der dekodierten Nachrichten anzeigt, dem wird der Wahlschalter 37 in seine Stel-15 lung «a» umgelegt, um über den Exklusiv-ODER-Schaltkreis 11-a den Ausgang des Zufallsfehler-Korrekturschaltkreises 7 zu wählen. Wenn das an der Klemme 24 anliegende Signal «unkorrigerbarer Fehler» die Korrektur anzeigt und das an der Klemme 30 anliegende Signal «unkorrigierbarer Fehler» diesen Zustand anzeigt, wird der Wahlschalter 37 in seine Stellung «a» umgelegt, um den gleichen Ausgang wie vorstehend zu wählen. Wenn das an der Klemme 30 anliegende Signal «unkorrigierbarer Fehler» der 20 Korrektur anzeigt und das an der Klemme 24 anliegende Signal die Abtastung irgend eines unkorrigierbaren Fehlers anzeigt, dann wird der Wahlschalter 37 in seine Stellung «b» umgelegt, um über den Exklusiv-ODER-Schaltkreis 11-b den Ausgang des Burstfehler-Korrekturschaltkreises zu wählen. In den anderen Fällen wird das Signal «unkorrigierbarer Fehler» an die Klemme 10 angelegt. Die schlussendlich dekodierte Nachricht, die durch den Auswahlschaltkreis 6 ausgewählt wird, wird über die Ausgangs-25 klemme 9 abgegeben. 10 comparison and the "uncorrectable error" signals applied to terminals 24, 30 are applied to selection control circuit 38, which then controls selector switch 37 according to the criterion of output selection (FIG. 6). If both "uncorrectable error" signals present at terminals 24, 30 indicate the correction and the output signal of the exclusive OR circuit 34 indicates the identity of the decoded messages, the selector switch 37 is set to its position "a" flipped to select the output of the random error correction circuit 7 via the exclusive OR circuit 11-a. When the "uncorrectable error" signal at terminal 24 indicates the correction and the "uncorrectable error" signal at terminal 30 indicates this condition, selector switch 37 is switched to its "a" position to provide the same output as above choose. If the "uncorrectable error" signal at terminal 30 indicates the 20 correction and the signal at terminal 24 indicates the scanning of any uncorrectable error, then the selector switch 37 is switched to its "b" position in order to use the exclusive OR circuit 11-b to select the output of the burst error correction circuit. In the other cases, the "uncorrectable error" signal is applied to terminal 10. The finally decoded message, which is selected by the selection circuit 6, is output via the output terminal 25.

Bei dem vorstehend beschriebenen Ausführungsbeispiel ist der Zufallsfehler-Korrekturschaltkreis 7 mit einem Schaltkreis zur Durchführung der Operation mit Modulo 2n-1 versehen. Es kann jedoch ein Zufallsfehler-Korrekturschaltkreis vorgesehen werden, der ein bekanntes lineares Perioden-Schieberegister verwendet. Ferner ist die Codelänge nicht definitiv begrenzt, es ist jedoch selbstverständlich 30 dass ein gleicher Effekt mit einem gekürzten Code erzielt werden kann. In the above-described embodiment, the random error correction circuit 7 is provided with a circuit for performing the operation with modulo 2n-1. However, a random error correction circuit using a known linear period shift register can be provided. Furthermore, the code length is not definitely limited, but it is of course 30 that the same effect can be achieved with a shortened code.

Wie aus dem Vorstehenden ersichtlich ist, kann ein zuverlässigerer Schaltkreis zum Dekodieren eines Bose-Chandhuri-Hocqueghem-Codes geschaffen werden, um einen komplexen Fehler durch Vorsehen des Wahlschaltkreises der das Auswahlkriterium der Ausgänge des Zufalisfehler- und Burstfehler-Korrekturschaltkreise enthält, zu korrigieren. As can be seen from the above, a more reliable circuit for decoding a Bose-Chandhuri-Hocqueghem code can be provided to correct a complex error by providing the selector circuit which contains the selection criterion of the outputs of the random error and burst error correction circuit.

35 35

Claims

1. Device for decoding a Bose-Chandhuri-Hocqueghem coded signal for correcting a combined complex error, characterized by a first unit for correcting a random error in the coded signal, a second unit for correcting a burst error in the coded signal and one with third unit connected to the first and second unit for determining whether the output signal of the first or second unit is dependent on the decoding conditions of the first and second unit and the comparison result between the decrypted and corrected signal from the

45 first and second unit is delivered.

2. Device according to claim 1, characterized in that the first unit is a device for generating two n-bit syndromes, the patterns of which are denoted by elements of the finite field in accordance with the signal coded according to the received Bose-Chandhuri-Hocqueghem code, a random error Correction device for calculating the actual error location of the received

50 signal encoded according to Bose-Chandhuri-Hocqueghem in accordance with the syndromes and for outputting a random error correction signal and having a first combination device for combining the random error correction signal with the received signal encoded according to Bose-Chandhuri-Hocqueghem to produce a random error to deliver the corrected signal.

3. Device according to claim 2, characterized in that the random error correction device-55 a converter device for converting the patterns of the syndromes generated by the generator device into an exponential expression with basic elements, a means for integer operation of the converted exponential expression with modulo 2n-1 um to normalize an error location polynomial, a means for reading a table of the precalculated root indications and for achieving a normalized error location and a computing device for calculating the actual random error location

60 at the normalized error location to deliver a random error correction signal. ^

4. Device according to claim 2, characterized in that the second unit has a device for converting the two n-bit syndromes generated by the generator device of the first unit into a 2n-bit syndrome, a burst error correction device for calculating an actual burst error position of the signal encoded according to Bose-Chandhuri-Hocqueghem according to the 2n-bit syndrome and

65 output of a burst error correction signal and a second combination device to the

6

5

10th

15

20th

25th

30th

35

40

45

50

55

60

65

CH 680 031 A5

Combine burst error correction signal with the received signal encoded according to Bose-Chandhuri-Hocqueghem in order to deliver a signal corrected for burst error.

5. Device according to claim 4, characterized in that the random error correction device has a first scanning device for scanning an uncorrectable random error and that the burst error correction device has a second scanning device for scanning an uncorrectable burst error.

6. Device according to claim 5, characterized in that the third unit has a switching device for selectively outputting the output signal of the first or second combination device, a third sampling device for sampling whether the output signals of the first and second combination devices are the same or not, and a control device which is connected to the first and second scanning devices of the first and second units and the third scanning device in order to emit a switching signal to the switching device.

7. Device according to claim 4, characterized in that the burst error correction device has a 2n-bit shift register, which inputs the 2n-bit syndrome, and a blocking device, by means of zero sampling, of a burst error pattern of the registered 2n-bit Palpate syndrome.

8. Device according to claim 4, characterized by a delay device for holding the signal encoded according to Bose-Chandhuri-Hocqueghem until the random error and burst error correction device emit the random error and burst error correction signal and then the received according to Bose-Chandhuri-Hocqueghem Output coded signal.

7