NL8903084A

NL8903084A - BCH CODE DECODING DEVICE FOR REPAIRING COMPLEX ERRORS.

Info

Publication number: NL8903084A
Application number: NL8903084A
Authority: NL
Original assignee: Mitsubishi Electric Corp
Priority date: 1989-05-15
Filing date: 1989-12-18
Publication date: 1990-12-03
Also published as: GB9000712D0; FR2646976B1; DE4005533C2; GB2232043B; IT8968156A0; FR2646976A1; NO894757L; JPH02301226A; CA2011103C; KR940002112B1; NO894757D0; CH680031A5; DE4005533A1; KR900019400A; NL191348C; GB2232043A; CA2011103A1; IT1237726B; SE512145C2; NO305879B1

Description

Korte aanduiding: Apparaat voor het decoderen van BCH-code voor het herstellen van complexe fouten.Short designation: Device for decoding BCH code for repairing complex errors.

De onderhavige uitvinding heeft betrekking op een foutenherstellend apparaat in een digitaal communicatiesysteem dat een BCH-code (Bose-Chandhuri-Hocqueghem-code) gebruikt/ en het heeft meer in bijzonder betrekking op een BCH-codedecoderend apparaat voor het herstellen van een complexe fout in een digitaal communicatiesysteem.The present invention relates to an error-correcting device in a digital communication system using a BCH code (Bose-Chandhuri-Hocqueghem code) / and more particularly relates to a BCH code decoding device for repairing a complex error in a digital communication system.

Fig. 1 is een blokschema dat een gebruikelijke gecombineerde foutenherstellende schakeling voor het herstellen van zowel willekeurige als signaalreeksfouten laat zien, zoals bijvoorbeeld is beschreven in "Error Control Códing: Fundamentals and Applications" door S. Lin en D.J. Costello, jr., blz. 280-282, gepubliceerd door Prentice Hall, Ine., 1983. In de figuur is verwijzingsgetal 1 een ingangsklem voor het invoeren van een ontvangen gecodeerd bericht, is 39 een signaalreeksfoutenherstellende eenheid voor het herstellen van een signaalreeksfout door signaalreeks-trapping, is 40 een willekeurige foutenherstellende eenheid voor het herstellen van een willekeurige fout, is 6 een uitvoerselecterende schakeling voor het selecteren van hetzij de uitvoer vanaf de signaal-reeksfoutenherstellende eenheid 39, hetzij de uitvoer vanaf de willekeurige foutenherstellende eenheid 40 en is 9 een uitgangsklem voor het afgeven van een gecodeerd resultaat.Fig. 1 is a block diagram showing a conventional combined error-correcting circuit for correcting both random and signal sequence errors, as described, for example, in "Error Control Coding: Fundamentals and Applications" by S. Lin and D.J. Costello, Jr., pp. 280-282, published by Prentice Hall, Ine., 1983. In the figure, reference numeral 1 is an input terminal for inputting a received coded message, 39 is a signal sequence error correcting unit for recovering a signal sequence error by signal sequence trapping, 40 is an arbitrary error correcting unit for correcting an arbitrary error, 6 is an output selecting circuit for selecting either the output from the signal sequence error correcting unit 39 or the output from the arbitrary error correcting unit 40 and 9 an output terminal for outputting an encoded result.

De werking van de hierboven genoemde stand van de techniek zal nu worden beschreven. Een ontvangen bericht dat voor het zenden op een zenderplaats is gedecodeerd en fouten bevat die zijn toegevoegd in de communicatieweg wordt vanaf de ingangsklem 1 ingevoerd in zowel de signaalreeksfoutenherstellende eenheid 39 als de willekeurige foutenherstellende eenheid 40. Het bericht wordt door de respectieve herstellende eenheden gedecodeerd en hetzij de gedecodeerde uitvoer vanaf de signaalreeksfoutenherstellende eenheid 39, hetzij de gedecodeerde uitvoer vanaf de willekeurige foutenherstellende eenheid 40 wordt door de uitvoerselecterende schakeling 6 geselecteerd in responsie op de conditie van de communicatieweg, waarbij de geselecteerde uitvoer vanaf de uitgangsklem 9 als een uitvoer van de complexe foutenherstellende schakeling wordt afgegeven.The operation of the above mentioned prior art will now be described. A received message which has been decoded for transmission at a transmitter site and contains errors added in the communication path is input from the input terminal 1 into both the signal sequence error correcting unit 39 and the random error correcting unit 40. The message is decoded by the respective correcting units and either the decoded output from the signal sequence error correcting unit 39, or the decoded output from the arbitrary error correcting unit 40 is selected by the output selecting circuit 6 in response to the condition of the communication path, the selected output from the output terminal 9 as an output of the complex error-correcting circuit is issued.

Aangezien gebruikelijke complexe foutenherstellende schakelingen in het algemeen zijn ingericht zoals hierboven is beschreven, is het noodzakelijk de uitvoerselecterende schakeling 6 te besturen in responsie op de conditie van de communicatieweg met betrekking tot de concrete foutenherstellende code, maar er is geen definitief voorstel getoond met betrekking hoe de conditie van de communicatieweg concreet kan worden bepaald en er is eveneens geen criterium getoond om geschikt een dergelijke conditie te beoordelen, waardoor het moeilijk is de selectieschakeling 6 nauwkeurig te besturen. Er is een verder probleem dat het, omdat de signaalreeksfoutenherstellende eenheid en de willekeurige foutenherstellende eenheid onafhankelijk van elkaar zijn ingericht, noodzakelijk is dat de respectieve eenheden onafhankelijk syndroomopwekkende schakelingen omvatten voor het extraheren van de foutconditie.Since conventional complex error correcting circuits are generally arranged as described above, it is necessary to control the output selecting circuit 6 in response to the condition of the communication path with respect to the concrete error correcting code, but no definitive proposal has been shown as to how the condition of the communication path can be determined concretely, and no criterion has been shown to suitably assess such a condition, making it difficult to accurately control the selection circuit 6. There is a further problem that since the signal sequence error repair unit and the random error repair unit are arranged independently of each other, it is necessary that the respective units independently include syndrome generating circuitry for extracting the error condition.

Het is een doel van de onderhavige uitvinding om problemen zoals hierboven beschreven op te lossen en om een apparaat te verkrijgen voor het decoderen van een BCH-codesignaal en voor het herstellen van een complexe fout die in het BCH-codesignaal is gecombineerd, welk apparaat de conditie van de communicatieweg kan bepalen, waarbij concreet in een criterium voor het beoordelen van de conditie van de communicatieweg wordt voorzien en het gemeenschappelijk gebruiken van een syndroomopwekkende schakeling voor een signaalreeksfoutenherstellende eenheid en een willekeurige foutenherstellende eenheid.It is an object of the present invention to solve problems as described above and to obtain a device for decoding a BCH code signal and for repairing a complex error combined in the BCH code signal, which device condition of the communication path, concretely providing a criterion for judging the condition of the communication path and sharing a syndrome generating circuit for a signal sequence error correcting unit and an arbitrary error correcting unit.

Dit doel wordt bereikt door een apparaat voor het decoderen van een BCH-code die wordt gebruikt voor het herstellen van een complexe fout, welk apparaat de conditie van een communicatieweg kan bepalen door het gedecodeerde resultaat van een signaalreeksfoutenherstellende eenheid met een signaalreekstrappingfunctie te gebruiken, alsmede het gedecodeerde resultaat van de willekeurige foutenherstel lende eenheid die een schakeling heeft voor het bepalen van het resultaat van een bewerking met een schakeling voor het maken van een bewerking van gehele getallen van modulo 2n-1, waarbij concreet wordt voorzien in een criterium voor het beoordelen van de conditie van de communicatieweg om een uitvoerselecterende schakeling te besturen en waarbij er verder is voorzien in een inrichting voor het omzetten van een sydroom, waarbij het gemeenschappelijke gebruik van een syndroomopwekkende schakeling kan worden bereikt.This object is accomplished by using a BCH code decoding device used to repair a complex error, which device can determine the condition of a communication path by using the decoded result of a signal sequence error correcting unit with a signal string stretching function, as well as the decoded result of the random error-correcting unit having a circuit for determining the result of an operation with a circuit for making an integer operation of modulo 2n-1, concretely providing a criterion for judging of the condition of the communication path to control an output-selecting circuit, and further providing a system for converting a syndrome, whereby the common use of a syndrome-generating circuit can be achieved.

Fig. 1 illustreert een blokschema dat een gebruikelijk apparaat voor het decoderen van een BCH-code met een correctiefunctie van een complexe fout laat zien; fig. 2 is een blokschema dat een apparaat voor het decoderen van een BCH-code met een correctiefunctie van een complexe fout in overeenstemming met deze uitvinding laat zien; fig. 3 is een blokschema dat details van de in fig. 2 getoonde willekeurige foutenherstellende schakeling laat zien; fig. 4 is een gedetailleerd schema van de in fig. 2 getoonde signaalreeksfoutenherstel lende schakeling; fig. 5 laat een gedetailleerd schema van de in fig. 2 geïllustreerde uitvoerselecterende schakeling zien; en fig. 6 is een tabel die het criterium voor het besturen van de in de in fig. 5 getoonde uitvoerselectiebesturingsschakeling opgenomen uitvoerselecterende schakelaar laat zien.Fig. 1 illustrates a block diagram showing a conventional BCH code decoding apparatus with a complex error correction function; FIG. 2 is a block diagram showing an apparatus for decoding a BCH code with a complex error correction function in accordance with the present invention; FIG. 3 is a block diagram showing details of the random error correcting circuit shown in FIG. 2; FIG. 4 is a detailed schematic of the signal sequence error correcting circuit shown in FIG. 2; FIG. 5 shows a detailed schematic of the output selecting circuit illustrated in FIG. 2; and FIG. 6 is a table showing the criterion for controlling the output select switch included in the output selection control circuit shown in FIG. 5.

Een uitvoeringsvorm van de onderhavige uitvinding zal nu worden beschreven. Verwijzend nu naar fig. 2 is daar in blokschemavorm een foutenherstellende eenheid getoond. In de tekening geeft verwijzingsgetal 1 een ingangsklem voor het invoeren van een ontvangen gecodeerd bericht aan, 2 een syndroomopwekkende schakeling voor het opwekken van 2n-bits-syndromen voor het herstellen van de willekeurige fout, 3 een ver-tragingsschakeling voor het vasthouden van het ontvangen bericht gedurende de periode van het opwekken van de syndromen en het herstellen van een fout, 4 een syndroomomzettende schakeling voor het uitvoeren van een omzetting vanaf de in de syndroomopwekkende schakeling 2 opgewekte n-bitssyndromen in een 2n-bitssyndroom voor een signaalreekstrapping-schakeling voor het herstellen van een signaalreeksfout, 5 een signaalreeksfoutenherstellende schakeling voor het berekenen van de positie waarop een signaalreeksfout is opgewekt en het patroon van de signaalreeksfout, 6 een uitvoerselecterende schakeling waarin een criterium voor het bepalen en beoordelen van de conditie van een communicatieweg door de gedecodeerde resultaten van de signaalreeksfoutenherstellende schakeling 5 en een willekeurige foutenherstellende schakeling, die vervolgens wordt genoemd, is opgenomen, 7 een willekeurige foutenherstellende schakeling voor het als een invoer ontvangen van het syndroom dat is vectoruitgedrukt door de polynoombasis in een eindig veld en wordt verkregen met de syndroomopwekkende schakeling 2, het omzetten van het syndroomvectoruitgedrukte syndroom in een exponentiële uitdrukking van een primitief element van het eindige veld, het verkrijgen van een foutpositiepolynoom door het normaliseren van de omgezette exponentiële uitdrukking met een geheeltaltige bewerking van modulo 2n-1, het verkrijgen van de wortel van de genormaliseerde foutpositiepolynoom door raadpleging van een tabel van de genormaliseerde foutpositie, het van tevoren berekenen van de constante termen van de genormaliseerde foutpositiepolynoom, het berekenen van de ware foutpositie uit de genormaliseerde foutpositie en het herstellen van de willekeurige fout, 8 een gegevens-ROM voor het opslaan van gegevens voor het omzetten van het syndroom dat is vectoruitgedrukt door de polynoombasis in het eindige veld verkregen door de syndroomopwekkende schakeling 2 in de exponentiële uitdrukking van het primitieve element van het eindige veld en gegevens van de genormaliseerde foutpositie die de wortel van de genormaliseerde foutpositiepolynoom is, 9 een uitgangsklem voor het afgeven van de gedecodeerde resultaten, 10 een aansluitklem voor het afgeven van een signaal wanneer een onherstelbare fout wordt gedetecteerd, die de uiteindelijke gedecodeerde conditie laat zien en 11-a en 11-b exclusieve OF-schakelingen voor het optellen van foutenherstellende pulsen die door de signaalreeksfouten- en willekeurige foutenherstelLende schakelingen 5 en 7 zijn opgewekt bij het ontvangen bericht.An embodiment of the present invention will now be described. Referring now to Fig. 2, an error-correcting unit is shown in block diagram form. In the drawing, reference numeral 1 designates an input terminal for inputting a received coded message, 2 a syndrome generating circuit for generating 2n-bit syndromes for fixing the random error, 3 a delay circuit for holding the received message during the period of generating the syndromes and recovering from an error, 4 a syndrome-converting circuit for performing a conversion from the n-bit syndromes generated in the syndrome-generating circuit 2 into a 2n-bit syndrome for a signal-sequencing circuit for the repairing a signal sequence error, 5 a signal sequence error correcting circuit for calculating the position at which a signal sequence error is generated and the pattern of the signal sequence error, 6 an output selecting circuit in which a criterion for determining and judging the condition of a communication path by the decoded results of the signal sequence error corrective circuit 5 and an arbitrary error-correcting circuit, which is subsequently referred to, are included, 7 an arbitrary error-correcting circuit for receiving as an input the syndrome which is vector-expressed by the polynomial base in a finite field and obtained with the syndrome-generating circuit 2, converting the syndrome vector-expressed syndrome into an exponential expression of a primitive finite field element, obtaining an error position polynomial by normalizing the converted exponential expression with a integer operation of modulo 2n-1, obtaining the square root of the normalized error position polynomial by consulting a table of the normalized error position, calculating in advance the constant terms of the normalized error position polynomial, calculating the true error position from the normalized error position and recovering the random error, 8 a data ROM for storing data for converting the syndrome that is vector-expressed by the polynomial base into the finite field obtained by the syndrome generating circuit 2 in the exponential expression of the primitive element of the finite field and data of the normalized error position representing the root of the normalized error position polynomial, 9 is an output terminal for outputting the decoded results, 10 a terminal for outputting a signal when an unrecoverable error is detected, showing the final decoded condition, and 11-a and 11-b exclusive OR circuits for adding error-correcting pulses generated by the signal sequence error and random error-correcting circuits 5 and 7 to the received message.

Fig. 3 laat de details van de in fig. 2 getoonde willekeurige foutenherstellende schakeling 7 zien en in deze figuur is verwijzingsgetal 12 een ingangsklem voor het invoeren van het syndroom dat vectoruitgedrukt is met de polynoombasis in het eindige veld verkregen door de in fig. 2 getoonde syndroomopwekkende schakeling 2, 13 een getalplaatsingsschakeling voor het vasthouden van het ingevoerde syndroom, 14 een optelschakeling met modulo 2n-1, 15 een complementaire getalschakeling met modulo 2n-1, 16 een getalplaatsingsschakeling voor het tijdelijk vasthouden van gegevens, 17 een getalplaatsingsschakeling met een functie voor het controleren van de resultaten van berekening door de optelschakeling 14 met modulo 2n-1 en de complementaire getalschakeling 15 met modulo 2n-1, 18 een tellerschakeling voor het berekenen van de ware foutpositie, 19 een OF-schakeLing voor het mengen van de herstellingspulsen die vanaf de tellerschakeling 18 en 18 worden afgegeven, 20 een adresbesturingsschakeling voor het afgeven van een adres aan het gegevens-ROM 8 dat de gegevens opslaat voor het omzetten van het syndroom dat is vectoruitgedrukt met de polynoombasis in het eindige veld in de exponentiële uitdrukking van het primitieve element van het eindige veld en de gegevens van de genormaliseerde foutpositie die een wortel van de genormaliseerde foutpositiepolynoom zijn, 21 een adresklem voor het afgeven van een adres aan het gegevens-ROM 8, 22 een gegevensingangsklem waaraan de gegevens worden toegevoerd vanaf het gegevens-ROM 8, 23 een uitgangsklem voor het afgeven van de herstellingspuls en 24 een aansluitklem voor het afgeven van een onherstelbaar foutdetectiesignaal wanneer een fout optreedt die niet bij de willekeurige foutenherstel Lende schakeling 7 kan worden gecorrigeerd.Fig. 3 shows the details of the random error-correcting circuit 7 shown in FIG. 2, and in this figure, reference numeral 12 is an input terminal for inputting the syndrome vector-expressed with the polynomial base into the finite field obtained by the syndrome-inducing syndrome shown in FIG. circuit 2, 13 a numbering circuit for holding the entered syndrome, 14 an addition circuit with modulo 2n-1, 15 a complementary numbering circuit with modulo 2n-1, 16 a numbering circuit for temporarily holding data, 17 a numbering circuit with a function for checking the results of calculation by the adder circuit 14 with modulo 2n-1 and the complementary number circuit 15 with modulo 2n-1, 18 a counter circuit for calculating the true error position, 19 an OR circuit for mixing the recovery pulses from the counter circuits 18 and 18, an address control circuit v for providing an address to the data ROM 8 which stores the data for converting the syndrome vector-expressed with the polynomial base in the finite field into the exponential expression of the primitive element of the finite field and the data of the normalized error position being a root of the normalized error position polynomial, 21 an address terminal for outputting an address to the data ROM 8, 22 a data input terminal to which the data is supplied from the data ROM 8, 23 an output terminal for outputting the restore pulse and 24 a terminal for outputting an irreparable error detection signal when an error occurs that cannot be corrected in the random error recovery loop 7.

Fig. 4 laat de details van de in fig. 2 getoonde signaalreeksfoutenherstellende schakeling 5 zien, waarin verwijzingsgetal 25 een ingangsklem voor het invoeren van de uitvoer van de in fig. 2 geïllustreerde syndroomomzettende schakeling 4 is, 26 een 1-bitsvertra-gingsschakeling, 27 een schakelaar voor het besturen van een terugkoppel-schakeling die bestaat uit de door middel van de schakelaar in een lus verbonden vertragingsschakeling 26, 28 een selectieschakelaar voor het selecteren van hetzij de uitvoer vanaf de syndroomomzettende schakeling 4, hetzij de gegevens vanaf de terugkoppelschakeling, 29 een trapping-schakeling (nuldetectieschakeling) voor het detecteren van het feit dat de bovenste (2n-1)-bits van het lineaire terugkoppelschuifregister of de terugkoppelschakeling die 2n-bits in lengte heeft, nul wordt, 30 een uitgangsklem die een onherstelbaar signaalreeksfoutdetectiesignaal afgeeft wanneer een fout wordt gedetecteerd, die niet bij de signaalreeksfouten-herstellende schakeling 5 kan worden hersteld, en 31 een foutpatroon-uitgangsklem voor het serieel afgeven van een foutpatroon dat moet worden hersteld wanneer de signaalreeksfout wordt hersteld.Fig. 4 shows the details of the signal sequence error correcting circuit 5 shown in FIG. 2, in which reference numeral 25 is an input terminal for inputting the output of the syndrome converting circuit 4 illustrated in FIG. 2, 26 is a 1-bit delay circuit, 27 is a switch. for controlling a feedback circuit consisting of the delay circuit 26, 28 connected by the switch, a selector switch for selecting either the output from the syndrome converting circuit 4 or the data from the feedback circuit, 29 a trapping circuit (zero detection circuit) for detecting the fact that the top (2n-1) bits of the linear feedback shift register or the feedback circuit having 2n bits in length becomes zero, an output terminal outputting an irreversible signal sequence error detection signal when an error is detected which is not in the signal sequence error correcting circuit 5 can be corrected, and 31 an error pattern output terminal for serial output of an error pattern to be corrected when the signal sequence error is corrected.

Fig. 5 is een gedetailleerd blokschema van de uitvoer-selecterende schakeling 6 die in fig. 2 is getoond en het criterium voor het bepalen en beoordelen van de conditie van de communicatieweg door de gedecodeerde resultaten van de signaalreeksfouten- en willekeurige foutenherstellende schakelingen 5 en 7 te gebruiken, die in fig. 2 zijn getoond, bevat. In fig. 5 geeft het verwijzingsgetal 32 een ingangsklem voor de gegevens aan die zijn hersteld door de uitvoer vanaf de willekeurige foutenherstellende schakeling 7 te gebruiken, 33 een ingangsklem voor gegevens die zijn hersteld door de uitvoer vanaf de signaalreeksfoutenherstellende schakeling 5 te gebruiken, 34 een exclusieve OF-schakeling voor het vergelijken van de gegevens die zijn gecorrigeerd door de willekeurige foutenherstellende schakeling 7 en de gegevens die zijn gecorrigeerd door de signaalreeksfoutenherstellende schakeling 5, 35 een ingangsklem van het onherstelbare foutdetectie-signaal vanaf de klem 24 dat betrekking heeft op de willekeurige foutenherstel lende schakeling 7, 36 een ingangsklem van het onherstelbare fout-detectiesignaal vanaf de aansluitklem 31 dat betrekking heeft op de signaalreeksfoutenherstellende schakeling 5, 37 een uitvoerselectiescha-kelaar voor het selecteren van hetzij de door de willekeurige foutenher-stellende schakeling 7 gecorrigeerde gegevens, hetzij de door de signaalreeksfoutenherstellende schakeling 5 gecorrigeerde gegevens en 38 een uitvoerselectiebesturingsschakeling voor het opwekken van een onherstelbaar signaal op de aansluitklem 10 (die in fig. 2 en 4 is getoond) in afhankelijkheid van de onherstelbare foutdetectiesignalen die worden toegevoerd vanaf de willekeurige en signaalreeksfoutenherstellende schakelingen 7 en 5 aan de ingangsklemmen 25 en 36 en het opwekken van een besturingssignaal voor het besturen van de uitvoerselectieschakelaar 37 in overeenstemming met de foutensignalerende signalen en het uitgangssignaal vanaf de exclusieve Of-schakeling 34 die de aan de aansluitklem 32 toegevoerde gegevens, die door de willekeurige foutenherstellende schakeling 7 zijn gecorrigeerd, en de aan de aansluitklem 33 toegevoerde gegevens, die door de signaalreeksfoutenherstellende schakeling 5 zijn gecorrigeerd, vergelijkt.Fig. 5 is a detailed block diagram of the output selecting circuit 6 shown in FIG. 2 and the criterion for determining and judging the condition of the communication path using the decoded results of the signal sequence error and random error correcting circuits 5 and 7 which are shown in Figure 2. In Fig. 5, reference numeral 32 designates an input terminal for the data restored by using the output from the random error correcting circuit 7, 33 an input terminal for data restored by using the output from the signal sequence error correcting circuit 5, 34 an exclusive OR circuit for comparing the data corrected by the random error correcting circuit 7 and the data corrected by the signal sequence error correcting circuit 5, 35 an input terminal of the irrecoverable error detecting signal from the terminal 24 relating to the random error-correcting circuit 7, 36 an input terminal of the irrecoverable error-detecting signal from the terminal 31 that relates to the signal sequence error-correcting circuit 5, 37 an output selector switch for selecting either the data corrected by the random-error-correcting circuit 7 either the data corrected by the signal sequence error correcting circuit 5 and 38 an output selection control circuit for generating an irreparable signal at the terminal 10 (shown in FIGS. 2 and 4) depending on the irreversible error detecting signals supplied from the random and signal sequence error correcting circuits 7 and 5 at the input terminals 25 and 36 and generating a control signal for controlling the output selector switch 37 in accordance with the error signaling signals and the output signal from the exclusive Or circuit 34 containing the data supplied to the terminal 32, which are corrected by the random error correcting circuit 7, and compares the data supplied to the terminal 33 which has been corrected by the signal sequence error correcting circuit 5.

Fig. 6 is een tabel die het criterium voor het besturen van de uitvoerselectieschakeling 37 laat zien, die is opgenomen in de selectieschakeling 6, en het criterium voor het bepalen van het onherstelbare foutsignaal op de aansluitklem 10.Fig. 6 is a table showing the criterion for controlling the output selection circuit 37 included in the selection circuit 6 and the criterion for determining the irreversible error signal on the terminal 10.

De werking zal nu worden beschreven. Een bericht dat aan een zenderzijde is gecodeerd en is voorzien van fouten die op de communicatie-weg zijn toegevoegd, wordt op de ingangsklem 1 ontvangen. 2n-bitssyn-dromen S^, die zijn uitgedrukt door vectoren van de polynoombasis in het eindige veld worden door de syndroomopwekkende schakeling 2 opgewekt.The operation will now be described. A message encoded on a transmitter side and containing errors added on the communication path is received on the input terminal 1. 2n bits syndromes S1, which are expressed by vectors of the polynomial base in the finite field, are generated by the syndrome generating circuit 2.

De 2n-bitssyndromen S^, worden dan toegevoerd aan de willekeurige foutenherstel lende schakeling 7 en de syndroomomzettende schakeling 4. In de willekeurige foutenherstellende schakeling 7 worden de ingevoerde syndromen S,j, in de getalplaatsingsschakeling 13 vastgehouden en als het adres van het gegevens-ROM 8 door middel van de adresbesturings-schakeling 20 aan de adresuitgangsklem 21 afgegeven. De syndromen worden door het gegevens-ROM 8 van de vectoruitdrukking met de poly-noombasis in het eindige veld omgezet in de exponentiële uitdrukking van het primitieve element van het eindige veld, log S,j en log S^. De omgezette syndromen log en log worden in de getalplaatsingsschakeling 16 opgeslagen door middel van de gegevensingangsklem 22 en de getal-plaatsingsschakeling 17. Gebaseerd op de exponentieel uitgedrukte syndromen log S<j en log die in de getalplaatsingsschakeling 16 zijn opgeslagen wordt de constante term (log - 3 x log S^) van de genormaliseerde foutpositiepolynoom berekend onder gebruikmaking van de optel-schakeling 14 en de complementaire getalschakeling 15 en de constante term (Log - 3 x log S^) wordt dan afgegeven als adres van het gegevens-ROM 8 door middel van de adresbesturingsschakeling 20 en de adresuitgangsklem 21. De constante term (log - 3 x log S^) wordt dan door het gegevens-ROM omgezet in twee wortels i = loga1 en j = logaJ van de genormaliseerde foutpositiepolynoom. Hierin is α een primitief element van het eindige veld en zijn a1 enaJ wortels van de genormaliseerde foutpositiepolynoom, d.w.z. worden vertegenwoordigd door de genormaliseerde foutpositie. De twee wortels i = log a1 en j = log a ^ van de door het gegevens-ROM 8 genormaliseerde foutpositiepolynoom worden door de gegevensingangsklem 22 en de getalplaatsingsschakeling 17 geleid en door de optelschakeling 14 bij log opgeteld en in de tellerschakeling 18 opgeslagen voor het berekenen van de ware foutpositie. Op dit moment wordt het optellingsresultaat gecontroleerd door de getalplaatsingsschakeling 17 en indien het in een onderherstelbare conditie is, wordt een onherstelbaar foutdetectiesignaal aan de aansluitklem 24 afgegeven. De in de tellerschakeling 18 opgeslagen ware foutpositie wordt afgeteld en wanneer de inhoud van de tellerschakeling nul wordt, wordt een foutherstellingspuls afgegeven aan de exclusieve OF-schakeling 11-a door middel van de 0F-schakeling 19.The 2n-bit syndromes S ^, are then applied to the random error-correcting circuit 7 and the syndrome-converting circuit 4. In the arbitrary error-correcting circuit 7, the input syndromes S, j are held in the number-placing circuit 13 and as the address of the data ROM 8 is delivered to the address output terminal 21 by means of the address control circuit 20. The syndromes are converted by the data ROM 8 of the vector expression with the polynome base in the finite field into the exponential expression of the primitive element of the finite field, log S, j and log S ^. The converted syndromes log and log are stored in the number placement circuit 16 by means of the data input terminal 22 and the number placement circuit 17. Based on the exponentially expressed syndromes log S <j and log stored in the number placement circuit 16, the constant term (log - 3 x log S ^) of the normalized error position polynomial calculated using the adder circuit 14 and the complementary number circuit 15 and the constant term (Log - 3 x log S ^) is then output as the address of the data ROM 8 by by means of the address control circuit 20 and the address output terminal 21. The constant term (log - 3 x log S ^) is then converted by the data ROM into two roots i = loga1 and j = logaJ of the normalized error position polynomial. Herein α is a primitive element of the finite field and a1 enaJ are roots of the normalized error position polynomial, i.e. are represented by the normalized error position. The two roots i = log a1 and j = log a ^ of the error position polynomial normalized by the data ROM 8 are passed through the data input terminal 22 and the number placement circuit 17 and added by the adder circuit 14 to log and stored in the counter circuit 18 for calculation from the true error position. At this time, the addition result is checked by the number placement circuit 17 and if it is in an underrepairable condition, an irreparable error detection signal is supplied to the terminal 24. The true error position stored in the counter circuit 18 is counted down and when the contents of the counter circuit become zero, an error recovery pulse is delivered to the exclusive OR circuit 11-a by means of the 0F circuit 19.

Anderzijds worden de twee in de syndroomomzettende schakeling 4 ingevoerde n-bitssyndromen S,j en omgezet in 2n-bits- syndromen en daarna toegevoerd aan de signaalreeksfoutenherstellende schakeling 5. Voor bijvoorbeeld (511, 493) BCH-codes die de opgewekte polynoom: g(x) = X18 + X15 + X12 + X10 + X8 + X7 + X6 + X3 + 1 hebben, wordt de omzetting bewerkstelligd in overeenstemming met de volgende vergelijkingen: 510 = sl7 + sl4 + s13 + + sl0 + S37 + S34 + S33 + S3* 511 = s18 + sl5 + s14 * sl2 + sv * sl0 + s38 + S3® + S34 + S3l + S3° 512 = Sie + Sl5 + S13 + sl2 + SX1 + Sl0 + S3® + S3s + s33 + S3r + S3° 513 s Sie + Sl2 + Sge + S33 + S32 SI 4 = S1? + S-^3 + S3? + Sg4 + Sg3On the other hand, the two n-bit syndromes S, j entered into the syndrome converting circuit 4 are converted into 2n-bit syndromes and then fed into the signal sequence error correcting circuit 5. For example, (511, 493) BCH codes representing the generated polynomial: g ( x) = X18 + X15 + X12 + X10 + X8 + X7 + X6 + X3 + 1, conversion is effected according to the following equations: 510 = sl7 + sl4 + s13 + + sl0 + S37 + S34 + S33 + S3 * 511 = s18 + sl5 + s14 * sl2 + sv * sl0 + s38 + S3® + S34 + S3l + S3 ° 512 = Sie + Sl5 + S13 + sl2 + SX1 + Sl0 + S3® + S3s + s33 + S3r + S3 ° 513 s Sie + Sl2 + Sge + S33 + S32 SI 4 = S1? + S- ^ 3 + S3? + Sg4 + Sg3

Sl5 - Sl8 + Sl4 + Sl0 + S38 + S3S + S34 + S30Sl5 - Sl8 + Sl4 + Sl0 + S38 + S3S + S34 + S30

Sis = s^7 + slS + Sl4 + s^3 + S37 + S36 + S3s + S34 + s33 si7 = sl8 + s17 + s18 + slS + s13 + sxl + Sgg + S3e + S3s + S33 + S3lSis = s ^ 7 + slS + Sl4 + s ^ 3 + S37 + S36 + S3s + S34 + s33 si7 = sl8 + s17 + s18 + slS + s13 + sxl + Sgg + S3e + S3s + S33 + S3l

Sle = S^8 + S-^6 + S-^3 + Sl2 + S1X + Sj^0Sle = S ^ 8 + S- ^ 6 + S- ^ 3 + Sl2 + S1X + Sj ^ 0

+ Sge + SgS + Sg2 + S3! + SgO+ Sge + SgS + Sg2 + S3! + SgO

SI9 = Sj7 + S^4 + S^3 + S^2 + S^j + S3? + S34 + S33 + S32 + SglSI9 = Sj7 + S ^ 4 + S ^ 3 + S ^ 2 + S ^ j + S3? + S34 + S33 + S32 + Sgl

Slio = S^8 + 3-^7 + S^s + Sl2 + S^ + S38 + S37 + S3s + S32 + S31Slio = S ^ 8 + 3- ^ 7 + S ^ s + Sl2 + S ^ + S38 + S37 + S3s + S32 + S31

Sli 1 = S^8 + 3^8 + S-^3 + S-^2 + S^0 + S38 + Sg8 + S33 + S32 + Sg0Sli 1 = S ^ 8 + 3 ^ 8 + S- ^ 3 + S- ^ 2 + S ^ 0 + S38 + Sg8 + S33 + S32 + Sg0

Slü = S-^o + Sgo 5113 = S^! + Sgi 5114 = S^2 + ^32Slü = S- ^ o + Sgo 5113 = S ^! + Sgi 5114 = S ^ 2 + ^ 32

Slis = S^7 + S^4 + + ^10 + Sg7 + S34 + S3! + Sgo 5116 = S^g + S^s + Sl2 + + S3g + S35 + Sg2 + S3l 5117 = Sl6 + S^3 + S^2 + S-^oSwish = S ^ 7 + S ^ 4 + + ^ 10 + Sg7 + S34 + S3! + Sgo 5116 = S ^ g + S ^ s + Sl2 + + S3g + S35 + Sg2 + S3l 5117 = Sl6 + S ^ 3 + S ^ 2 + S- ^ o

+ Sg8 + Sg3 + Sg2 + SgQ+ Sg8 + Sg3 + Sg2 + SgQ

In de signaalreeksfoutenherstellende schakeling 5 wordt de schakelaar 27 voor het besturen van de terugkoppeling gesloten en worden de selecterende schakelaars 28 geschakeld naar de zijden "a" die zijn verbonden met de ingangsklem 25, zodat de 2n-bitssyndromen die door de syndroomomzettende schakeling 4 zijn omgezet, worden toegevoerd aan de vertragingsschakeling 26 van de lineaire teruggekoppelde schuif-registerschakeling met een lengte van 2n bits. De selecterende schakelaar 28 wordt dan naar de lineaire teruggekoppelde schuifregister-schakelingszijden "b" geschakeld en wordt het signaalreeksfoutpatroon gecontroleerd door de trappingschakeling (nuldetectieschakeling) 29 terwijl de schuifbewerking wordt bewerkstelligd. Indien het signaalreeksfoutpatroon door de trappingschakeling (nuldetectieschakeling) 29 wordt gedetecteerd, wordt de schakelaar 27 geopend en wordt het foutpatroon serieel vanaf de foutpatroonuitgangsklem 31 aan de exclusieve OF-schakeling 11—b afgegeven. Op dit moment wordt, indien geen foutpatroon door de schuifbewerking over de codelengte wordt gedetecteerd, het signaal van de door de trappingschakeling (nuldetectieschakeling) 29 gedetecteerde onherstelbare fout aan de aansluitklem 30 afgegeven.In the signal sequence error correcting circuit 5, the feedback control switch 27 is closed and the selector switches 28 are switched to the sides "a" connected to the input terminal 25, so that the 2n-bit syndromes converted by the syndrome converting circuit 4 are applied to the delay circuit 26 of the linear feedback shift register circuit having a length of 2 n bits. The select switch 28 is then switched to the linear feedback shift register circuit sides "b" and the signal sequence error pattern is checked by the stepping circuit (zero detecting circuit) 29 while the shifting operation is being effected. If the signal sequence error pattern is detected by the stepping circuit (zero detecting circuit) 29, the switch 27 is opened and the error pattern is serially output from the error pattern output terminal 31 to the exclusive OR circuit 11-b. At this time, if no error pattern is detected by the slider operation over the code length, the signal of the irreparable error detected by the stepping circuit (zero detecting circuit) 29 is output to the terminal 30.

Indien een foutpatroon in de willekeurige foutherstellende schakeling 7 of de signaalreeksfoutenherstellende schakeling 5 wordt gedetecteerd, wordt het ontvangen bericht vanaf de vertragingsschakeling 3 waarin het ontvangen bericht is vastgehouden, uitgelezen, worden de respectieve foutpatronen die in de willekeurige en signaalreeksfoutenherstellende schakelingen 7 en 5 zijn gedetecteerd afzonderlijk gecombineerd met het ontvangen bericht door de exclusieve OF-schakelingen 11-a, 11-a en worden aldus de willekeurige en signaalreeksfouten hersteld om te voorzien in hun gedecodeerde berichten. Daarna worden de door de willekeurige fouten- en signaalreeksfoutenherstellende schakelingen 7 en 5 gecorrigeerde gedecodeerde berichten en de uitvoeren vanaf de onherstelbare foutdetectieklemmen 24, 30 die zijn verbonden met de willekeurige fouten- en signaalreeksfoutenherstellende schakelingen 7 en 5 toegevoerd aan de uitvoerselecterende schakeling 6. In de uitvoerselecterende schakeling 6 worden de respectieve berichten die zijn ingevoerd vanaf de willekeurige fouten- en signaalreeksfoutenherstellende schakelingen 7 en 5 door de exclusieve OF-schakeling 34 vergeleken. Het resultaat van vergelijking door de exclusieve OF-schakeling 34 en de onherstelbare foutdetectiesignaten vanaf de aansluitklemmen 24, 30 worden toegevoerd aan de uitvoerselectiebesturingsschakeling 38 die dan op haar beurt de uitvoerselecterende schakelaar 37 in overeenstemming met het in fig. 6 getoonde uitvoerselectiecriterium bestuurt. Aldus wordt, indien beide onherstelbare foutdetectiesignaten vanaf de aansluitklemmen 24, 30 de correctie laten zien en de uitvoer van de exclusieve OF-schakeling 34 die de respectieve gedecodeerde berichten vergelijkt, laat zien dat de gedecodeerde berichten identiek zijn, dan de uitvoerselectieschakelaar 37 naar de "a"-zijde ervan geschakeld om de uitvoer van de willekeurige foutenherstellende schakeling 7 te selecteren door middel van de exclusieve OF-schakeling 11-a en wordt indien het onherstelbare fout-detectiesignaal vanaf de aansluitklem 24 correctie laat zien en het onherstelbare foutdetectiesignaal vanaf de aansluitklem 30 detectie van een onherstelbare fout laat zien, de uitvoerselectieschakelaar 37 naar de 'V-zijde ervan geschakeld om dezelfde uitvoer als de bovengenoemde te selecteren en wordt indien het onherstelbare foutdetectiesignaal vanaf de aansluitklem 30 correctie laat zien en het onherstelbare foutdetectiesignaal vanaf de aansluitklem 24 detectie van een onherstelbare fout laat zien, dan de uitvoerselecterende schakelaar 37 naar de "b"-zijde ervan geschakeld om de uitvoer van de signaalreeksfoutenherstellende schakeling 5 te selecteren door middel van de exclusieve OF-schakeling 11-b en wordt in andere gevallen het signaal dat de aanwezigheid van een onherstelbare fout vertegenwoordigt aan de aansluitklem 10 afgegeven. Het door de uitvoerselecterende schakeling 6 geselecteerde uiteindelijke gedecodeerde bericht wordt door middel van de uitgangsklem 9 afgegeven.If an error pattern is detected in the random error correcting circuit 7 or the signal sequence error correcting circuit 5, the received message is read from the delay circuit 3 in which the received message is held, the respective error patterns detected in the random and signal sequence error correcting circuits 7 and 5 separately combined with the received message by the exclusive OR circuits 11-a, 11-a and thus the random and signal sequence errors are corrected to provide their decoded messages. Thereafter, the decoded messages corrected by the random error and signal sequence error correcting circuits 7 and 5 and the outputs from the irreparable error detection terminals 24, 30 connected to the random error and signal sequence error correcting circuits 7 and 5 are supplied to the output selecting circuit 6. In the output selecting circuit 6, the respective messages input from the random error and signal sequence error correcting circuits 7 and 5 are compared by the exclusive OR circuit 34. The result of comparison by the exclusive OR circuit 34 and the irreparable error detection signals from the terminals 24, 30 are supplied to the output selection control circuit 38 which in turn controls the output selection switch 37 in accordance with the output selection criterion shown in Figure 6. Thus, if both irreparable error detection signals from terminals 24, 30 show the correction and the output of the exclusive OR circuit 34 comparing the respective decoded messages is shown that the decoded messages are identical, then the output select switch 37 to the " a "side thereof is switched to select the output of the random error correcting circuit 7 by means of the exclusive OR circuit 11-a and if the irrecoverable error detecting signal from the terminal 24 shows correction and the irreversible error detecting signal from the terminal 30 shows detection of an irreversible error, the output selector switch 37 is turned to its' V side to select the same output as the above and if the irreversible error detection signal from the terminal 30 shows correction and the irreversible error detection signal from the terminal 24 detection of a recovery shows bare error, then the output select switch 37 is switched to its "b" side to select the output of the signal sequence error correcting circuit 5 by means of the exclusive OR circuit 11-b and in other cases the signal indicating the presence of an irreparable error represents terminal 10 delivered. The final decoded message selected by the output selecting circuit 6 is output by the output terminal 9.

In de hierboven beschreven uitvoeringsvorm is de willekeurige foutenherstellende schakeling 7 voorzien van de schakeling die bewerking met modulo 2n-1 uitvoert, maar er kan zijn voorzien in een willekeurige foutenherstellende schakeling die een gebruikelijke lineaire periodeschuifregisterschakeling gebruikt. Verder is de codelengte niet definitief beperkt, maar het spreekt vanzelf dat een gelijksoortig effect eveneens teweeg kan worden gebracht met een verkorte code.In the above-described embodiment, the random error correcting circuit 7 includes the circuit performing modulo 2n-1 processing, but an arbitrary error correcting circuit using a conventional linear period shift register circuit may be provided. Furthermore, the code length is not definitively limited, but it goes without saying that a similar effect can also be brought about with an abbreviated code.

Zoals hierboven is beschreven kan er in overeenstemming met de onderhavige uitvinding effectief worden voorzien in een betrouwbaardere schakeling voor het decoderen van een BCH-code teneinde een complexe fout te herstellen door te voorzien in de uitvoerselectieschakeling waarin het criterium is opgenomen van het selecteren van de uitvoeren van de willekeurige foutenen signaalreeksfoutenherstellende schakelingen.As described above, in accordance with the present invention, a more reliable circuit for decoding a BCH code can be effectively provided in order to correct a complex error by providing the output selection circuit which includes the criterion of selecting the outputs of the random errors and signal sequence error correcting circuits.

Samenvattend verschaft de uitvinding een apparaat voor het decoderen van een ontvangen BCH-codesignaal voor het corrigeren van een gecombineerde complexe fout dat is voorzien van een syndroomopwekkende schakeling voor het opwekken van 2n-bitssyndromen die overeenkomen met het ontvangen signaal, een syndroomomzettende schakeling voor het omzetten van de twee 2n-bitssyndromen in een 2n-bitssyndroom, een willekeurige fouten-herstellende schakeling, een signaalreeksfoutenherstellende schakeling, twee combinerende schakelingen en een uitvoerselecterende schakeling. De willekeurige foutenherstellende schakeling voert de 2n-bitssyndromen in en geeft een willekeurig foutenherstellend signaal af aan een van de combinerende schakelingen en de signaalreeksfoutenherstellende schakeling voert het 2n-bitssyndroom in en geeft een signaalreeksfoutenherstellend signaal af aan de andere van de combinerende schakelingen. De combinerende schakelingen combineren de herstellende signalen om het BCH-codesignaal te ontvangen. De uitvoerselecterende schakeling geeft selectief een van de gecombineerde signalen vanaf de gecombineerde schakelingen af in overeenstemming met de decodeercondities van de foutenherstellende schakelingen en het resultaat van vergelijking tussen de gecodeerde en foutenherstelde signalen vanaf de combinerende schakelingen.In summary, the invention provides an apparatus for decoding a received BCH code signal to correct a combined complex error comprising a syndrome generating circuit for generating 2n bits syndromes corresponding to the received signal, a syndrome converting circuit for converting of the two 2n bits syndromes in a 2n bits syndrome, a random error correcting circuit, a signal sequence error correcting circuit, two combining circuits and an output selecting circuit. The random error correcting circuit inputs the 2n bits syndromes and outputs a random error correcting signal to one of the combining circuits, and the signal sequence error correcting circuit inputs the 2n bits syndrome and outputs a signal sequence error correcting signal to the other of the combining circuits. The combining circuits combine the restoring signals to receive the BCH code signal. The output select circuit selectively outputs one of the combined signals from the combined circuits in accordance with the decoding conditions of the error correcting circuits and the result of comparison between the encoded and error corrected signals from the combining circuits.

Het wordt verder door vaklui begrepen dat de voorgaande beschrijving een de voorkeur hebbende uitvoeringsvorm van de beschreven en getoonde inrichting is en dat verscheidene veranderingen en modificaties in de uitvinding kunnen worden gemaakt zonder buiten de geest en strekking daarvan te komen.It is further understood by those skilled in the art that the foregoing description is a preferred embodiment of the described and shown apparatus and that various changes and modifications can be made in the invention without departing from the spirit and scope thereof.

Claims

An apparatus for decoding a received BCH code signal for repairing a combined complex error, comprising a first unit for repairing a random error of the BCH code signal using a decoder, a second unit for repairing a signal sequence error of the BCH code signal by using a decoder and a third unit connected to the first and second units to determine which output of the first or second unit is to be selectively output in response to the decoding conditions and the first and second units, as well as the result of comparison between the decoded and error recovered signals from the first and second units.

Apparatus according to claim 1, characterized in that the first unit comprises a direction for generating two n-bit syndromes whose patterns are indicated by elements of the finite field in accordance with the received BCH code signal, an arbitrary error-correcting device for calculating a true random error position of the received BCH code signal in accordance with the syndromes and outputting a random error correcting signal and a first combining device for combining the random error correcting signal and the received BCH code signal with a random error corrected BCH code signal is output.

Apparatus according to claim 2, characterized in that the random error correcting device comprises a device for converting the patterns of the syndromes generated by the generating device into an exponential expression with primitive elements, a device for the integer processing of the converted exponential expression with modulo 2n-1 to normalize an error position polynomial, an apparatus for consulting a table storing pre-calculated error position polynomial root data and for obtaining a normalized error position and an apparatus for calculating the true random error position based on the obtained normalized error position to output the random error-correcting signal.

Apparatus according to claim 2, characterized in that the second unit comprises a device for converting the two n-bit syndromes generated by the generating device of the first device into a 2n-bit syndrome, a signal series error-correcting device for calculating a true signal sequence error position of the received BCH code signal in accordance with the 2n-bit syndrome and outputting a signal sequence error correcting signal and a second combining device for combining the signal sequence error correcting signal and the received BCH code signal, wherein a signal sequence error correcting BCH code signal is issued.

Apparatus according to claim 4, characterized in that the random error correcting device is provided with a first detection device for detecting an irreversible random error and the signal sequence error correcting device is provided with a second detection device for detecting an irreparable signal sequence error.

Apparatus according to claim 5, characterized in that the third unit comprises a switching device for selectively delivering one of the outputs from the first and second combining devices, a third detection device for detecting or the outputs from the first and second second combining devices may or may not be the same and a control device connected to the first and second detection devices of the first and second units and the third detection device for outputting a switching control signal to the switching device.

Apparatus according to claim 4, characterized in that the signal sequence error correcting device comprises a linear feedback 2n bit shift register device which inputs the 2n bits syndrome and a trapping detection device for detecting a signal sequence error pattern of the recorded 2n bits syndrome. zero detection.

The apparatus according to claim 4, characterized in that it further comprises a delay device for holding the received BCH code signal until the random and signal sequence error correcting devices output the random and signal sequence error correcting signal and thereafter outputting the received BCH code signal. Eindhoven, December 1989.