CH632105A5 - Verfahren zur ionenstrahlbehandlung von halbleiterplatten. - Google Patents
Verfahren zur ionenstrahlbehandlung von halbleiterplatten. Download PDFInfo
- Publication number
- CH632105A5 CH632105A5 CH21278A CH21278A CH632105A5 CH 632105 A5 CH632105 A5 CH 632105A5 CH 21278 A CH21278 A CH 21278A CH 21278 A CH21278 A CH 21278A CH 632105 A5 CH632105 A5 CH 632105A5
- Authority
- CH
- Switzerland
- Prior art keywords
- openings
- insulating layer
- semiconductor
- over
- irradiated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 14
- 230000005855 radiation Effects 0.000 title 1
- 238000010884 ion-beam technique Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 230000006866 deterioration Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
Ziel der vorliegenden Erfindung ist ein Verfahren zur
Ionenstrahlbehandlung durch kleine Öffnungen einer Isolierschicht, bei dem die Isolierschicht nicht durch elektrischen Durchschlag gefährdet ist.
Das Ziel der Erfindung wird dadurch erreicht, dass neben den Öffnungen, durch welche hindurch der Ionenstrahl den Halbleiter verändern soll, auch Öffnungen vorgesehen sind, in welchen der Ionenstrahl ohne Nachteil Sekundärelektronen auslösen kann. Diese Öffnungen sind insgesamt grösser als die Öffnungen, durch die hindurch der Halbleiter bearbeitet wird und liegen zudem innerhalb der Kerbflächen, die in einem späteren Verfahrensschritt beim Zerschneiden der Platte in Chips entfernt wird. Es hat sich gezeigt, dass das vorliegende Verfahren besonders wirksam ist bei Ionenstrahlen einer Stromstärke oberhalb etwa 0,5 mA.
Anhand der Zeichnungen wird nun ein Ausführungsbeispiel der Erfindung im einzelnen erläutert. Die Zeichnungen zeigen: Fig. 1 den vereinfachten Grundriss eines Teiles einer Halbleiterplatte mit der Anordnung der Chips und der Kerbflächen, Fig. 2 ein vergrösserter Ausschnitt aus Fig. 1,
Fig. 2A-C einen weiter vergrösserten Querschnitt entlang der Linie 2A bei verschiedenen Verfahrensschritten.
Die Draufsicht der Fig. 1 zeigt einen Ausschnitt aus einer herkömmlichen Halbleiterplatte. Die Chips 10 innerhalb der Platte sind voneinander getrennt durch eine Kerbfläche oder Schneidefläche 11, die beim Zerschneiden der Platte in die einzelnen Chips entfernt wird. Die streifenförmige Fläche 11 entspricht z. B. der Dicke der Säge, die zum Zerschneiden der Platte verwendet wird. Ein kleiner Ausschnitt aus Fig. 1 wird vergrössert in Fig. 2 dargestellt.
Fig. 2 zeigt Teile der Chips 10, die durch die Kerbfläche 11 voneinander getrennt sind. Die Chips weisen die N-leitende Zone 12 auf, die durch üblichen epitaktischen Niederschlag auf einem nichtdargestellten Halbleitersubstrat erzeugt sein kann. Die P-Zonen 13 bilden die Basis bipolarer Transistoren innerhalb einer integrierten Schaltung und sind ebenfalls durch bekannte Verfahren hergestellt. Die Platte ist bedeckt von einer ebenfalls bekannten Schicht isolierenden Materials, die aus einer unteren Schicht 14 aus Siliciumdioxyd sowie aus einer oberen Schicht 15 aus Siliciumnitrid besteht. In Fig. 2A ist die Kerbfläche 11 der Platte, die später entfernt wird, durch gestrichelte Linien angedeutet. Der Einfachheit halber sind die integrierten Schaltungen nur unvollständig dargestellt. Ihre Herstellung bis hierher ist jedoch bekannt, und solche Schaltungen sind beispielsweise im USA-Patent 3 539 876 beschrieben.
In den isolierenden Schichten 14 und 15 werden die Öffnungen 16 hergestellt, durch die durch loneneinschuss eine N-leitende Dotierung eingebracht werden soll. Die Herstellung der doppelten Isolierschicht 14/15 aus Siliciumdioxyd und Siliciumnitrid ist bekannt und beispielsweise im USA-Patent 3 956 527 beschrieben. Wie schon erwähnt, müssen die Öffnungen 16 in integrierten Schaltungen oft sehr klein sein und haben z. B. eine kleinste Abmessung von weniger als 3 |xm. Im vorliegenden Beispiel sei angenommen, dass die Öffnungen 16, die in Fig. 2 waagrecht schraffiert sind, eine Grösse von 25x8 jim aufweisen.
Wenn ein Ionenstrahl auf eine Öffnung derart geringer Grösse gerichtet wird, besteht die Gefahr, dass sich auf der Isolierschicht 14/15 eine elektrische Ladung aufbaut, die im Umkreis um die Öffnung die Schicht durchschlagen kann. Gemäss vorliegender Erfindung wird dieser Gefahr dadurch begegnet, dass innerhalb der Kerbfläche, d. h. der Fläche, die später entfernt wird zur Unterteilung der Halbleiterplatte in einzelne Chips, Kerböffnungen 17 angebracht werden. Innerhalb der Öffnung 17, die in Fig. 2 gekreuzt schraffiert ist, liegt nun ebenfalls epitaktisches Silicium zutage. Aus Fig. 2 ist klar ersichtlich, dass die Fläche der Öffnung 17 grösser ist als die Gesamtfläche aller Öffnungen 16 auf der Platte. Am besten ist es, wenn die Fläche der Öffnung 17 wenigstens fünfmal so gross
2
5
10
15
20
25
30
35
40
45
50
55
60
65
3
632105
ist als die Gesamtfläche der Öffnungen 16. Ausserdem ist es vor- Zimmertemperatur mit einer Energie von 40 KeV, einem teilhaft, wenn keine der Öffnungen 16 weiter als 10 mm von der Strahlstrom zwischen 0,5 und 3 m A und einer Dosierung von
Kerbfläche 17 entfernt ist. etwa 10® Ionen/cm2 ausgeführt. Die durch Ionen bestrahlte
Praktisch wurde festgestellt, dass der Aufbau schädlicher Zone wird dann bei geeigneter Temperatur getempert, worauf Ladungen dann besonders gefährlich ist, wenn die Öffnungen in 5 alle üblichen Verfahrensschritte durchgeführt werden, wie die der Isolierschicht weniger aus 3 %, und ganz besonders, wenn Bildung metallischer Emitterkontakte 19, einer aufmetallisier-
sie weniger als 1 % der Gesamtfläche ausmachen, über welche ten Schicht 20 und einer Isolationsschicht 21 usw., wie in Fig.
die Ionenbestrahlung erfolgt. Wird, wie vorgehend beschrie- 2C gezeigt. Sind alle diese Herstellungsschritte für integrierte ben, eine Kerbfläche freigelegt, dann soll die total freigelegte Schaltungen vollendet, so wird die Scheibe in Würfel zerschnit-
Fläche, d. h. Kerbfläche, plus Dotierungsöffnungen wenigstens to ten, wobei die Kerbzone 11 entfernt wird, wie Fig. 2C zeigt.
3 % der Gesamtoberfläche der Halbleiterplatte betragen. im beschriebenen Beispiel erstreckt sich die Kerböffnung
Wenn die Chipsöffnungen 16 und die Kerbflächenöffnung 17 kontinuierlich über die gesamte Kerbfläche. Oft ist es
17, wie in den Abbildungen gezeigt, angebracht sind, wird die wünschbar, in der Kerbfläche Testtransistoren, Widerstände
Oberfläche der Halbleiterscheibe der Ionenstrahlbehandlung oder andere Elemente zu erzeugen, die auch beim Zerschnei-
unterzogen. Dazu wird ein Ionenstrahl senkrecht auf die Ober- 15 den der Scheibe zerstört werden. In solchen Fällen kann die fläche gerichtet, wie in Fig. 2A durch die Pfeile angedeutet ist. Kerböffnung 17 natürlich beliebig oft unterbrochen sein. Auch
Um Arsenionen, 75As+, einzuführen zur Bildung von N + wenn Aussparungen in der Kerböffnung vorgesehen werden,
Emitterzonen 18 in Fig. 2B, wobei gleichzeitig in der Kerb- ist es jedoch wünschbar, diese so anzuordnen, dass keine Öff-
fläche die Zone 18' entsteht, kann eine normale lonenstrahlein- nung innerhalb einer Chipfläche weiter als etwa 10 mm von der richtung verwendet werden, wie sie beispielsweise im USA- 20 nächsten Kerböffnung entfernt ist.
Patent 3 756 862 beschrieben ist.Die Ionenbestrahlung wird bei
G
2 Blatt Zeichnungen
Claims (7)
1. Verfahren zur Ionenstrahlbehandlung von Halbleiterplatten, bei welchen für die spätere Unterteilung in Halbleiterchips die Oberfläche mehrere durch Kerbflächen (11) getrennte Gebiete (10) aufweist, in welchen integrierte Schaltungen zu bilden sind, gekennzeichnet durch Ausbilden einer isolierenden Schicht (14,15) auf der Oberfläche, Herstellen von Öffnungen (16) über den zu bestrahlenden Stellen der Schaltungen, Herstellen von Öffnungen (17) über den Kerbflächen derart, dass die Gesamtfläche dieser Öffnungen (17) grösser ist als die Gesamtfläche der Öffnungen (16) über den zu bestrahlenden Stellen der Schaltungen und Bestrahlen der gesamten Oberfläche mittels eines Ionenstrahls.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass keine Öffnung (16) über einer zu bestrahlenden Fläche weiter als 10 mm von der nächsten Kerbflächenöffnung (17) entfernt ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die isolierende Schicht (14,15) aus" einer Schicht Silicium-dioxyd und einer Schicht Siliciumnitrid besteht.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die grösste Abmessung der Öffnungen (16) über den zu bestrahlenden Stellen 30 (im beträgt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Fläche der Öffnungen (17) in den Kerbflächen wenigstens fünfmal die Gesamtfläche aller Öffnungen über den zu bestrahlenden Flächen (16) beträgt.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Gesamtfläche aller Öffnungen (16,17) wenigstens 3% der bestrahlten Fläche der Halbleiterplatte beträgt.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Strom des Ionenstrahls mehr als 0,5 mA beträgt.
Bei der Herstellung von Halbleitervorrichtungen, insbesondere von integrierten Schaltungen mit Bipolartransistoren, bekommt die Behandlung mit Ionenstrahlen stets grössere Bedeutung. So werden in der Bipolartechnik 1. stets höhere Dotierungen verlangt, deren Herstellung in kurzer Zeit vor sich gehen soll, und 2. wird der Ionenbeschuss zur Einführung von Dotierung in Öffnungen angewendet, deren eine Abmessung kleiner ist als etwa 30 (im. Da die Dotierung abhängig ist vom Strom im Elektronenstrahl und von der Einwirkungszeit, müssen hohe Ströme angewendet werden, um kurze Bearbeitungszeiten zu erreichen. Hochstrom-Ionenbeschuss erfolgt heute praktisch bei Strömen oberhalb 0,5 mA. Wenn so grosse Ströme zur Einpflanzung von die Leitfähigkeit bestimmenden Dotierungen durch so kleine Öffnungen einer Isolierschicht angewandt werden, besteht die Gefahr, dass die Isolierschicht verletzt oder zerstört wird und dabei Kurzschlüsse entstehen.
Es wird angenommen, dass die Beeinträchtigung der die Halbleiteroberfläche bedeckenden Isolierschicht die Folge des Aufbaus elektrischer Ladungen ist, der von den positiven Ionen des Ionenstrahls herrührt. Der Ladungsaufbau ist besonders ausgeprägt bei Strahlen hohen Stromes, die eine hohe Ionendichte aufweisen. Wenn dazu die Öffnungen, innerhalb welcher die Ionen eingeschossen werden, Abmessungen von nur der Grössenordnung von 30 jxm haben, werden nur wenige Sekundärelektronen ausgelöst, wie sie normalerweise durch positive Ionen beim Auftreffen auf die Halbleiteroberfläche entstehen. Die ungenügende Anzahl Sekundärelektronen kann die an der Oberfläche der Isolierschicht entstehende Ladung nicht neutralisieren.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/763,789 US4076558A (en) | 1977-01-31 | 1977-01-31 | Method of high current ion implantation and charge reduction by simultaneous kerf implant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH632105A5 true CH632105A5 (de) | 1982-09-15 |
Family
ID=25068815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH21278A CH632105A5 (de) | 1977-01-31 | 1978-01-10 | Verfahren zur ionenstrahlbehandlung von halbleiterplatten. |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4076558A (de) |
| JP (1) | JPS5910576B2 (de) |
| BE (1) | BE862557A (de) |
| CA (1) | CA1043474A (de) |
| CH (1) | CH632105A5 (de) |
| DE (1) | DE2801271C2 (de) |
| ES (1) | ES466448A1 (de) |
| FR (1) | FR2379163A1 (de) |
| GB (1) | GB1549971A (de) |
| IT (1) | IT1114183B (de) |
| NL (1) | NL7800851A (de) |
| SE (1) | SE425826B (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839376B2 (ja) * | 1978-10-30 | 1983-08-30 | 富士通株式会社 | イオン注入法 |
| US4249962A (en) * | 1979-09-11 | 1981-02-10 | Western Electric Company, Inc. | Method of removing contaminating impurities from device areas in a semiconductor wafer |
| US4463255A (en) * | 1980-09-24 | 1984-07-31 | Varian Associates, Inc. | Apparatus for enhanced neutralization of positively charged ion beam |
| US4453086A (en) * | 1981-12-31 | 1984-06-05 | International Business Machines Corporation | Electron beam system with reduced charge buildup |
| JPS60198721A (ja) * | 1984-03-22 | 1985-10-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5136171A (en) * | 1990-03-02 | 1992-08-04 | Varian Associates, Inc. | Charge neutralization apparatus for ion implantation system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3507709A (en) * | 1967-09-15 | 1970-04-21 | Hughes Aircraft Co | Method of irradiating dielectriccoated semiconductor bodies with low energy electrons |
| NL6715013A (de) * | 1967-11-04 | 1969-05-06 | ||
| US3701696A (en) * | 1969-08-20 | 1972-10-31 | Gen Electric | Process for simultaneously gettering,passivating and locating a junction within a silicon crystal |
| JPS4819113B1 (de) * | 1969-08-27 | 1973-06-11 | ||
| US3728161A (en) * | 1971-12-28 | 1973-04-17 | Bell Telephone Labor Inc | Integrated circuits with ion implanted chan stops |
| US3790412A (en) * | 1972-04-07 | 1974-02-05 | Bell Telephone Labor Inc | Method of reducing the effects of particle impingement on shadow masks |
| JPS49118367A (de) * | 1973-03-12 | 1974-11-12 |
-
1977
- 1977-01-31 US US05/763,789 patent/US4076558A/en not_active Expired - Lifetime
- 1977-10-26 CA CA289,545A patent/CA1043474A/en not_active Expired
- 1977-12-20 JP JP52152517A patent/JPS5910576B2/ja not_active Expired
- 1977-12-22 IT IT31118/77A patent/IT1114183B/it active
- 1977-12-23 FR FR7739913A patent/FR2379163A1/fr active Granted
- 1977-12-30 BE BE184040A patent/BE862557A/xx not_active IP Right Cessation
-
1978
- 1978-01-06 GB GB570/78A patent/GB1549971A/en not_active Expired
- 1978-01-10 CH CH21278A patent/CH632105A5/de not_active IP Right Cessation
- 1978-01-13 DE DE2801271A patent/DE2801271C2/de not_active Expired
- 1978-01-24 NL NL7800851A patent/NL7800851A/xx not_active Application Discontinuation
- 1978-01-26 SE SE7800954A patent/SE425826B/sv not_active IP Right Cessation
- 1978-01-28 ES ES466448A patent/ES466448A1/es not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2379163B1 (de) | 1980-12-19 |
| GB1549971A (en) | 1979-08-08 |
| ES466448A1 (es) | 1978-10-16 |
| SE7800954L (sv) | 1978-08-01 |
| JPS5396665A (en) | 1978-08-24 |
| SE425826B (sv) | 1982-11-08 |
| US4076558A (en) | 1978-02-28 |
| NL7800851A (nl) | 1978-08-02 |
| CA1043474A (en) | 1978-11-28 |
| FR2379163A1 (fr) | 1978-08-25 |
| DE2801271C2 (de) | 1988-01-21 |
| JPS5910576B2 (ja) | 1984-03-09 |
| IT1114183B (it) | 1986-01-27 |
| BE862557A (fr) | 1978-04-14 |
| DE2801271A1 (de) | 1978-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
| EP0005164B1 (de) | Verfahren zur Herstellung integrierter logischer Schaltungen in Implantationstechnik mit gehärteter Photoresistmaske | |
| DE2750209C2 (de) | Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE102005031908B3 (de) | Halbleiterbauelement mit einer Kanalstoppzone | |
| DE2160427C3 (de) | ||
| EP0343369A1 (de) | Verfahren zum Herstellen eines Thyristors | |
| DE2844162A1 (de) | Ionenimplantationsverfahren und dessen anwendung | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
| DE4310955A1 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
| DE2716123A1 (de) | Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE1810447A1 (de) | Halbleiterplaettchen und Verfahren zu deren Herstellung | |
| EP1078402B1 (de) | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten | |
| DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
| DE2422120B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
| DE2831035A1 (de) | Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements | |
| DE10342028B4 (de) | Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit | |
| CH632105A5 (de) | Verfahren zur ionenstrahlbehandlung von halbleiterplatten. | |
| DE69731333T2 (de) | Monolithisches Thyristoraggregat mit gemeinsamer Kathode | |
| DE2342923B1 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungsverschiebeanordnung | |
| DE2713876A1 (de) | Ladungsgekoppeltes element (ccd) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased |