BR112021010788A2

BR112021010788A2 - Circuitos lógicos

Info

Publication number: BR112021010788A2
Application number: BR112021010788-6A
Authority: BR
Inventors: Stephen D. Panshin; Jefferson P. Ward; Scott A. Linn; James Michael Gardner
Original assignee: Hewlett-Packard Development Company, L.P.
Priority date: 2018-12-03
Filing date: 2018-12-03
Publication date: 2021-08-31
Also published as: PT3681723T; JP7041324B2; TWI732347B; KR20210087499A; EP3904105A1; US20210334392A1; CN113165386B; US11366913B2; EP3681723A1; CN113165386A; CA3113998C; PL3681723T3; WO2020117195A1; MX2021005666A; EP3681723B1; TW202028995A; AU2018451721B2; AU2018451721A1; ES2886253T3; DK3681723T3

Abstract

circuitos lógicos. em um exemplo, um pacote de circuitos lógicos é configurado para se comunicar com um circuito lógico de aparelho de impressão. o pacote de circuitos lógicos pode ser configurado para responder a comunicações enviadas para um primeiro endereço e para pelo menos um segundo endereço. o pacote de circuitos lógicos pode compreender um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico. o pacote pode ser configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro endereço, o pacote é acessível via pelo menos um segundo endereço em uma duração do período de tempo.

Description

CIRCUITOS LÓGICOS ANTECEDENTES

[001] Subcomponentes de aparelho podem comunicar uns com os outros em diversos modos. Por exemplo, protocolo de Interface Periférica Serial (SPI), Bluetooth de Baixa Energia (BLE), Comunicações de Campo Próximo (NFC) ou outros tipos de comunicações digitais ou analógicas podem ser usados.

[002] Alguns sistemas de impressão 2D e 3D incluem um ou mais componentes de aparelho de impressão substituíveis, tais como recipientes de materiais de impressão (por exemplo, cartuchos de jato de tinta, cartuchos de toner, provisões de tintas, provisões de agentes de impressão 3D, provisões de materiais de construção, etc.), montagens de cabeça de impressão de jato de tinta e outros mais. Em alguns exemplos, conjunto de circuitos lógicos associado com o(s) componente(s) de aparelho de impressão substituível(s) se comunica com conjunto de circuitos lógicos do aparelho de impressão no qual ele está instalado, por exemplo, enviando informação tal como sua identidade, capacidades, status e outros mais. Em exemplos adicionais, recipientes de materiais de impressão podem incluir conjunto de circuitos para executar uma ou mais funções de monitoramento tais como detecção de nível de material de impressão.

DESCRIÇÃO RESUMIDA DOS DESENHOS

[003] Exemplos não limitativos serão descritos agora com referência para os desenhos anexos, nos quais:

[004] A figura 1 é um exemplo de um sistema de impressão;

a figura 2 é um exemplo de um componente de aparelho de impressão substituível; a figura 3 mostra um exemplo de um aparelho de impressão; as figuras 4A, 4B, 4C, 4D e 4E mostram exemplos de pacotes de circuitos lógicos e de conjunto de circuitos de processamento; a figura 5 é um exemplo de um método que pode ser executado por um pacote de circuitos lógicos; a figura 6 é um exemplo adicional de um método que pode ser executado por um pacote de circuitos lógicos; a figura 7 mostra um exemplo de um método que pode ser executado, por exemplo, por conjunto de circuitos de processamento; a figura 8 mostra um arranjo de exemplo de componentes de aparelho de impressão substituíveis em um aparelho de impressão; a figura 9 mostra um exemplo de um componente de aparelho de impressão substituível; a figura 10 é um exemplo de um método de validar um componente de aparelho de impressão; a figura 11 é um exemplo adicional de um método de validar um componente de aparelho de impressão; a figura 12 mostra outro exemplo de um método de validação; a figura 13A mostra um arranjo de exemplo de um sensor de nível de fluido; a figura 13B mostra um exemplo de uma vista em perspectiva de um cartucho de impressão; a figura 14 mostra um exemplo de um pacote de circuitos lógicos; e a figura 15 mostra um exemplo adicional de um pacote de circuitos lógicos.

DESCRIÇÃO DETALHADA

[005] Alguns exemplos de aplicações são descritos neste documento no contexto de aparelho de impressão. Entretanto, nem todos os exemplos estão limitados a tais aplicações, e pelo menos alguns dos princípios relatados neste documento podem ser usados em outros contextos.

[006] Os conteúdos de outros pedidos e patentes citados nesta revelação estão incorporados pela referência.

[007] Em certos exemplos, protocolo de circuito interintegrado (I2C, ou I2C, cuja notação é adotada neste documento) permite que pelo menos um circuito integrado (IC) ‘mestre’ se comunique com pelo menos um IC ‘escravo’, por exemplo, por meio de um barramento. I2C e outros protocolos de comunicações transmitem dados de acordo com um período de relógio. Por exemplo, um sinal de tensão pode ser gerado, onde o valor da tensão é associado com dados. Por exemplo, um valor de tensão acima de x pode indicar uma lógica “1” enquanto que um valor de tensão abaixo de x volts pode indicar uma lógica “0”, onde x é um valor numérico predeterminado. Ao gerar uma tensão apropriada em cada um de uma série de períodos de relógio, dados podem ser transmitidos por meio de um barramento ou de outro enlace de comunicação.

[008] Certos recipientes de materiais de impressão de exemplo têm lógica escrava que utilizam comunicações I2C, contudo em outros exemplos outras formas de comunicações digitais ou analógicas também podem ser usadas. No exemplo de comunicação I2C, um IC mestre de uma maneira geral pode ser fornecido como parte do aparelho de impressão (que pode ser referido como o ‘hospedeiro’) e um componente de aparelho de impressão substituível compreenderia um IC ‘escravo’, contudo este não precisa ser o caso em todos os exemplos. Pode existir uma pluralidade de ICs escravos conectados a um enlace ou barramento de comunicação I2C (por exemplo, recipientes de cores diferentes de agente de impressão). O(s) IC(s) escravo(s) pode(m) compreender um processador para realizar operações de dados antes de responder às solicitações de conjunto de circuitos lógicos do sistema de impressão.

[009] Comunicações entre aparelho de impressão e componentes de aparelho de impressão substituíveis instalados no aparelho (e/ou no respectivo conjunto de circuitos lógicos do mesmo) podem facilitar várias funções.

[010] Conjunto de circuitos lógicos dentro de um aparelho de impressão pode receber informação de conjunto de circuitos lógicos associado com um componente de aparelho de impressão substituível por meio de uma interface de comunicações, e/ou pode enviar comandos para o conjunto de circuitos lógicos de componente de aparelho de impressão substituível, os quais podem compreender comandos para gravar dados em uma memória associada com o mesmo, ou para ler dados na mesma.

[011] Esta revelação diz respeito a componentes de aparelho de impressão, os quais podem incluir componentes de aparelho de impressão substituíveis. Certos componentes de aparelho de impressão podem incluir um reservatório retendo agente de impressão ou material de impressão. Nesta revelação material de impressão e agente de impressão significam a mesma coisa e são propostos para abranger materiais de impressão diferentes de exemplo, incluindo tinta, partículas de toner, toner líquido, agentes de impressão tridimensional (incluindo estimuladores e inibidores), material de construção de impressão tridimensional, pó de impressão tridimensional.

[012] Por exemplo, a identidade, funcionalidade e/ou status de um componente de aparelho de impressão substituível e/ou do conjunto de circuitos lógicos associado com ele pode ser comunicado para conjunto de circuitos lógicos de um aparelho de impressão por meio de uma interface de comunicações. Por exemplo, um circuito lógico de recipiente de agente de impressão pode ser configurado para fornecer uma identidade. Por exemplo, a identidade pode ser armazenada no circuito lógico para facilitar a verificação da mesma por um circuito lógico de aparelho de impressão compatível, em que em exemplos diferentes a identidade pode ser na forma de um número serial de produto, outro número de cartucho, uma marca registrada, uma assinatura ou bit indicando uma autenticidade, etc. Em certos exemplos desta revelação, múltiplas funções ou circuitos lógicos podem ser associados com um único pacote de circuitos lógicos de um único componente de aparelho de impressão, pelo que múltiplas identidades correspondentes podem ser armazenadas no pacote de circuitos lógicos e/ou lidas no mesmo. Por exemplo, o conjunto de circuitos lógicos do componente de aparelho de impressão pode armazenar dados de características de componente de aparelho de impressão, por exemplo,

compreendendo dados representativos de pelo menos uma característica de um recipiente de material de impressão, por exemplo, características de identificação de material de impressão, tais como volume total, volume de enchimento inicial e/ou proporção de enchimento (ver, por exemplo, a publicação de patente EP 0941856, incorporada a este documento pela referência); cor tal como ciano, magenta, amarela ou preta; dados de cores incluindo mapas de cores comprimidos ou não comprimidos ou partes dos mesmos (ver, por exemplo, a publicação de pedido de patente internacional WO2015/016860, incorporada a este documento pela referência); dados para reconstruir mapas de cores, tais como fórmulas (ver, por exemplo, a publicação de pedido de patente internacional WO2016/028272, incorporada a este documento pela referência), etc.

Por exemplo, as características de material de impressão podem ser configuradas para aprimorar uma funcionalidade ou saída em relação a um aparelho de impressão no qual está instalada.

Em um exemplo adicional, um status, tal como dados relacionados com nível de material de impressão (por exemplo, um nível de enchimento) ou outra propriedade detectada (por exemplo, dinâmica), pode ser fornecido por meio de uma interface de comunicações, por exemplo, de tal maneira que um aparelho de impressão pode gerar uma indicação do nível de enchimento para um usuário.

Em alguns exemplos, um processo de validação pode ser executado por um aparelho de impressão.

Um exemplo de um esquema de comunicação autenticado de modo criptografado é explicado na publicação de patente US 9619663 (incorporada a este documento pela referência). Por exemplo, o aparelho de impressão pode verificar se um recipiente de agente de impressão vem de uma fonte autorizada, a fim de assegurar a qualidade do mesmo (por exemplo, realizando uma autenticação do mesmo). Exemplos de circuitos lógicos de componentes substituíveis que são configurados para responder a solicitações de autenticação são a publicação de patente US 9619663 (incorporada a este documento pela referência), a publicação de patente US 9561662 (incorporada a este documento pela referência) e/ou a publicação de patente US 9893893 (incorporada a este documento pela referência).

[013] Em certos exemplos desta revelação, um processo de validação pode incluir uma verificação de integridade para assegurar que o componente de aparelho de impressão substituível e/ou o conjunto de circuitos lógicos associado com ele está funcionando tal como esperado, por exemplo, que identidade ou identidades informadas, características e status de material de impressão são tais como esperado. O processo de validação pode compreender adicionalmente solicitar informação de sensor de tal maneira que um conjunto de circuitos lógicos de um componente de aparelho de impressão pode verificar se estes dados de sensor estão de acordo com parâmetros esperados.

[014] Exemplos de sensores e arranjos de sensores são revelados nas publicações de pedidos de patentes internacionais WO2017/074342 (incorporada a este documento pela referência), WO2017/184147 (incorporada a este documento pela referência) e W02018/022038 (incorporada a este documento pela referência) indicadas anteriormente. Estes ou outros tipos de sensores, ou outros arranjos que simulem saídas de sinais similares às destes arranjos de sensores, podem ser usados de acordo com esta revelação.

[015] Por sua vez, instruções para realizar tarefas podem ser enviadas para conjunto de circuitos lógicos de um componente de aparelho de impressão por conjunto de circuitos lógicos associado com um aparelho de impressão por meio da interface de comunicações.

[016] Pelo menos em alguns dos exemplos descritos a seguir, um pacote de circuitos lógicos é descrito. O pacote de circuitos lógicos pode ser associado com um componente de aparelho de impressão substituível, por exemplo, sendo fixado internamente ou externamente a ele, por exemplo, pelo menos parcialmente dentro do alojamento, e é adaptado para comunicar dados com um controlador de aparelho de impressão por meio de um barramento fornecido como parte do aparelho de impressão.

[017] Um ‘pacote de circuitos lógicos’ tal como o termo é usado neste documento se refere a um ou mais circuitos lógicos que podem ser interconectados ou ligados comunicativamente uns aos outros. Onde mais de um circuito lógico são fornecidos, estes podem ser encapsulados como uma única unidade, ou podem ser encapsulados separadamente, ou não encapsulados, ou como alguma combinação dos mesmos. O pacote pode ser arranjado ou fornecido em um único substrato ou em uma pluralidade de substratos. Em alguns exemplos o pacote pode ser fixado diretamente a uma parede de cartucho. Em alguns exemplos, o pacote pode compreender uma interface compreendendo, por exemplo, almofadas ou pinos. A interface de pacote pode ser pretendida para se conectar a uma interface de comunicação do componente de aparelho de impressão que por sua vez se conecta a um circuito lógico de aparelho de impressão, ou a interface de pacote pode se conectar diretamente ao circuito lógico de aparelho de impressão. Pacotes de exemplo podem ser configurados para comunicação por meio de uma interface de barramento serial.

[018] Em alguns exemplos, cada pacote de circuitos lógicos é provido com pelo menos um processador e memória. Em um exemplo, o pacote de circuitos lógicos pode ser, ou pode funcionar como, um microcontrolador ou microcontrolador seguro. Em uso, o pacote de circuitos lógicos pode ser colado ou integrado ao componente de aparelho de impressão substituível. Um pacote de circuitos lógicos alternativamente pode ser referido como uma montagem de conjunto de circuitos lógicos ou simplesmente como conjunto de circuitos lógicos ou conjunto de circuitos de processamento.

[019] Em alguns exemplos, o pacote de circuitos lógicos pode responder a vários tipos de solicitações (ou comandos) de um hospedeiro (por exemplo, um aparelho de impressão). Um primeiro tipo de solicitação pode compreender uma solicitação para dados, por exemplo, informação de identificação e/ou de autenticação. Um segundo tipo de solicitação de um hospedeiro pode ser uma solicitação para realizar uma ação física, tal como realizar pelo menos uma medição. Um terceiro tipo de solicitação pode ser uma solicitação para uma ação de processamento de dados. Podem existir tipos ou solicitações adicionais.

[020] Em alguns exemplos, pode existir mais de um endereço associado com um pacote de circuitos lógicos particular, o que é usado para endereçar comunicações enviadas por meio de um barramento para identificar o pacote de circuitos lógicos que é o alvo de uma comunicação (e por esta razão em alguns exemplos com um componente de aparelho de impressão substituível). Em alguns exemplos, solicitações diferentes são manuseadas por circuitos lógicos diferentes do pacote. Em alguns exemplos, os circuitos lógicos diferentes podem ser associados com endereços diferentes.

[021] Pelo menos em alguns exemplos, uma pluralidade de tais pacotes de circuitos lógicos (cada um dos quais pode ser associado com um componente de aparelho de impressão substituível diferente) pode ser conectada a um barramento I2C. Em alguns exemplos, pelo menos um endereço do pacote de circuitos lógicos pode ser um endereço compatível com I2C (neste documento, a seguir, um endereço I2C), por exemplo, de acordo com um protocolo I2C, para facilitar direcionamento de comunicações de mestre para escravos de acordo com o protocolo I2C. Em outros exemplos, outras formas de comunicação digital e/ou analógica podem ser usadas.

[022] A figura 1 é um exemplo de um sistema de impressão 100. O sistema de impressão 100 compreende um aparelho de impressão 102 em comunicação com conjunto de circuitos lógicos associado com um componente de aparelho de impressão substituível 104 por meio de um enlace de comunicações 106. Embora para clareza o componente de aparelho de impressão substituível 104 esteja mostrado como externo ao aparelho de impressão 102, em alguns exemplos o componente de aparelho de impressão substituível 104 pode ser alojado dentro do aparelho de impressão. Embora um tipo particular de aparelho de impressão 2D 102 esteja mostrado, um tipo diferente de aparelho de impressão 2D ou um aparelho de impressão 3D em vez disto pode ser fornecido.

[023] O componente de aparelho de impressão substituível 104 pode compreender, por exemplo, um recipiente ou cartucho de material de impressão (que, de novo, pode ser um recipiente de material de construção para impressão 3D, um recipiente de toner líquido ou seco para impressão 2D, ou um recipiente de agente líquido de impressão para impressão 2D ou 3D), o qual em alguns exemplos pode compreender uma cabeça de impressão ou outro componente de dispensação ou de transferência. O componente de aparelho de impressão substituível 104, por exemplo, pode conter um recurso consumível do aparelho de impressão 102, ou um componente que é provável que tenha uma vida útil que é menor (em alguns exemplos, consideravelmente menor) que aquela do aparelho de impressão 102. Além disso, embora um único componente de aparelho de impressão substituível 104 esteja mostrado neste exemplo, em outros exemplos pode existir uma pluralidade de componentes de aparelho de impressão substituíveis compreendendo, por exemplo, recipientes de agentes de impressão de cores diferentes, cabeças de impressão (que podem ser integrais aos recipientes) ou algo semelhante. Em outros exemplos os componentes de aparelho de impressão 104 podem compreender componentes de serviço, por exemplo, para serem substituídos por pessoal de serviço, cujos exemplos podem incluir cabeças de impressão, cartuchos de processo de toner ou pacote de circuitos lógicos para aderir por si mesmo a componente de aparelho de impressão correspondente e se comunicar com um circuito lógico de aparelho de impressão compatível.

[024] Em alguns exemplos, o enlace de comunicações 106 pode compreender um barramento capaz ou compatível com I2C (neste documento, a seguir, um barramento I2C).

[025] A figura 2 mostra um exemplo de um componente de aparelho de impressão substituível 200, o qual pode ser o componente de aparelho de impressão substituível 104 da figura 1. O componente de aparelho de impressão substituível 200 compreende uma interface de dados 202 e um pacote de circuitos lógicos 204. No uso do componente de aparelho de impressão substituível 200, o pacote de circuitos lógicos 204 decodifica dados recebidos por meio da interface de dados 202. O conjunto de circuitos lógicos pode realizar outras funções tal como exposto a seguir. A interface de dados 202 pode compreender uma interface I2C ou outra interface. Em certos exemplos a interface de dados 202 pode ser parte do pacote de circuitos lógicos 204.

[026] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser configurado adicionalmente para codificar dados para transmissão por meio da interface de dados 202. Em alguns exemplos, podem ser fornecidas mais de uma interface de dados 202.

[027] Em alguns exemplos, o pacote de circuitos lógicos 204 pode ser arranjado para agir como um ‘escravo’ em comunicações I2C.

[028] A figura 3 mostra um exemplo de um aparelho de impressão 300. O aparelho de impressão 300 pode ser o aparelho de impressão 102 da figura 1. O aparelho de impressão 300 pode servir como um hospedeiro para componentes substituíveis. O aparelho de impressão 300 compreende uma interface 302 para se comunicar com um componente de aparelho de impressão substituível e um controlador 304. O controlador 304 compreende conjunto de circuitos lógicos. Em alguns exemplos, a interface 302 é uma interface I2C.

[029] Em alguns exemplos, o controlador 304 pode ser configurado para agir como um hospedeiro, ou um mestre, em comunicações I2C. O controlador 304 pode gerar e enviar comandos para pelo menos um componente de aparelho de impressão substituível 200, e pode receber e decodificar respostas recebidas disto. Em outros exemplos o controlador 304 pode se comunicar com o pacote de circuitos lógicos 204 usando qualquer forma de comunicação digital ou analógica.

[030] O aparelho de impressão 102, 300 e o componente de aparelho de impressão substituível 104, 200, e/ou os conjuntos de circuitos lógicos dos mesmos, podem ser fabricados e/ou vendidos separadamente. Em um exemplo, um usuário pode adquirir um aparelho de impressão 102, 300 e manter o aparelho 102, 300 durante vários anos, enquanto que uma pluralidade dos componentes de aparelho de impressão substituíveis 104, 200 pode ser comprada nesses anos, por exemplo, à medida que agente de impressão é usado ao criar uma impressão. Portanto, pode existir pelo menos um grau de compatibilidade para frente e/ou para trás entre o aparelho de impressão 102, 300 e os componentes de aparelho de impressão substituíveis 104, 200. Em muitos casos, esta compatibilidade pode ser fornecida pelo aparelho de impressão 102, 300 já que os componentes de aparelho de impressão substituíveis 104, 200 podem ser recursos relativamente restringidos em termos de suas capacidades de processamento e/ou de memória.

[031] A figura 4A mostra um exemplo de um pacote de circuitos lógicos 400a, o qual, por exemplo, pode ser o pacote de circuitos lógicos 204 descrito em relação à figura 2. O pacote de circuitos lógicos 400a pode ser associado com, ou em alguns exemplos fixado a e/ou ser incorporado pelo menos parcialmente dentro de, um componente de aparelho de impressão substituível 200.

[032] Em alguns exemplos, o pacote de circuitos lógicos 400a é endereçável por meio de um primeiro endereço e compreende um primeiro circuito lógico 402a, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico 402a. Em alguns exemplos, o primeiro endereço pode ser configurável. Em outros exemplos, o primeiro endereço é um endereço fixado, por exemplo, “conectado fisicamente”, pretendido para permanecer o mesmo endereço durante o tempo de vida do primeiro circuito lógico 402a. O primeiro endereço pode ser associado com o pacote de circuitos lógicos 400a em e durante a conexão com o circuito lógico de aparelho de impressão, fora dos períodos de tempo em que é associado com um segundo endereço, tal como será exposto a seguir. Em sistemas de exemplo onde uma pluralidade de componentes de aparelho de impressão substituíveis deve ser conectada a um único aparelho de impressão, pode existir uma pluralidade correspondente de primeiros endereços diferentes. Em certos exemplos, os primeiros endereços podem ser considerados como endereço I2C padrão para pacotes de circuitos lógicos

400a ou componentes de impressão substituíveis.

[033] Em alguns exemplos, o pacote de circuitos lógicos 400a é também endereçável por meio de um segundo endereço. Por exemplo, o segundo endereço pode ser associado com funções lógicas diferentes ou, pelo menos parcialmente, com dados diferentes daqueles do primeiro endereço. Em alguns exemplos, o segundo endereço pode ser associado com um circuito lógico de hardware diferente ou com um dispositivo virtual diferente daquele do primeiro endereço.

[034] Em alguns exemplos, o segundo endereço pode ser configurável. O segundo endereço pode ser um segundo endereço inicial e/ou padrão no início de uma sessão de comunicação por meio do segundo endereço e pode ser reconfigurado para um endereço diferente após o início da sessão. Em alguns exemplos, o segundo endereço pode ser usado para a duração da sessão de comunicação, o pacote de circuitos lógicos 400a pode ser configurado para estabelecer o endereço para um endereço padrão ou inicial no final da sessão, ou no início de uma nova sessão ou em antes da mesma. Comunicações em uma sessão de comunicação como esta podem ser direcionadas para o segundo endereço e entre sessões de comunicação podem ser direcionadas para o primeiro endereço, pelo que o circuito lógico de aparelho de impressão 304 pode verificar, por exemplo, identidades, características e/ou status diferentes através destas sessões de comunicação diferentes via endereços diferentes. Em exemplos onde o final de uma sessão de comunicação por meio do segundo endereço é associado com uma perda de energia para pelo menos parte do circuito lógico, tal como será exposto adicionalmente a seguir, esta perda de energia pode fazer com que o segundo endereço ‘temporário’ seja descartado (por exemplo, o segundo endereço pode ser mantido em memória volátil, enquanto que o endereço inicial ou padrão pode ser mantido em memória permanente). Portanto, um segundo endereço ‘novo’ ou ‘temporário’ pode ser definido toda vez após a sessão de comunicações correspondente ser iniciada (contudo em alguns casos o segundo endereço ‘novo’ ou ‘temporário’ pode ter sido usado anteriormente em relação ao conjunto de circuitos lógicos).

[035] Em outros exemplos o pacote de circuitos lógicos 400a pode não estabelecer por si mesmo voltar para o segundo endereço inicial para começar cada sessão de comunicação correspondente. Particularmente, ele pode permitir configurar o segundo endereço em cada sessão de comunicação correspondente, sem comutar para o segundo endereço inicial ou padrão.

[036] Em outras palavras, o segundo endereço pode ser configurado para ser um segundo endereço inicial no começo de um período de tempo durante o qual a sessão de comunicação é para acontecer. O pacote de circuitos lógicos 400a pode ser configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante esse período de tempo. O pacote de circuitos lógicos 400a pode então ser restabelecido efetivamente de tal maneira que, ao receber um comando subsequente indicativo da tarefa e período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos 400a é configurado para ter o mesmo segundo endereço inicial.

[037] Em alguns exemplos, o segundo endereço inicial e/ou padrão dos pacotes de circuitos lógicos diferentes 204, 400a, por exemplo, associados com tipos de materiais de impressão diferentes (tais como cores ou agentes diferentes) e compatíveis com o mesmo circuito lógico de aparelho de impressão 304, pode ser o mesmo. Entretanto, para cada sessão de comunicação com o segundo endereço, cada pacote de circuitos lógicos 400a pode ser associado temporariamente com um endereço temporário diferente, o qual pode ser definido como o segundo endereço para cada sessão de comunicação. Em certos exemplos, um segundo endereço temporário aleatório pode ser usado a cada vez, em alguns exemplos com a condição de que cada segundo endereço capacitado em um barramento I2C comum em um instante particular é diferente dos outros endereços capacitados. Em alguns exemplos um segundo endereço ‘aleatório’ pode ser um segundo endereço que é selecionado de um grupo predeterminado de possíveis segundos endereços, o qual, em alguns exemplos, pode ser armazenado no aparelho de impressão. O endereço temporário pode ser gerado pelo circuito lógico de aparelho de impressão 304 para cada pacote de circuitos lógicos 400a conectado e comunicado por meio do dito comando.

[038] Em alguns exemplos, o pacote de circuitos lógicos 400a pode compreender uma memória para armazenar o segundo endereço (em alguns exemplos em um modo volátil). Em alguns exemplos, a memória pode compreender um registro de memória de endereços programável para este propósito.

[039] Em alguns exemplos, o pacote 400a é configurado de tal maneira que em resposta a um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro endereço (e em alguns exemplos uma tarefa) o pacote 400a pode responder em vários modos. Em alguns exemplos, o pacote 400a é configurado de tal maneira que ele é acessível via pelo menos um segundo endereço na duração do período de tempo. Alternativamente ou de forma adicional, em alguns exemplos, o pacote pode realizar uma tarefa, a qual pode ser a tarefa especificada no primeiro comando. Em outros exemplos, o pacote pode realizar uma tarefa diferente.

[040] O primeiro comando pode ser, por exemplo, enviado por um hospedeiro tal como um aparelho de impressão no qual o pacote de circuitos lógicos 400a (ou um componente de aparelho de impressão substituível associado) está instalado. Tal como relatado com mais detalhes a seguir, a tarefa pode compreender uma tarefa de monitoramento, por exemplo, monitorar um timer (e em alguns exemplos, monitorar o período de tempo). Em outros exemplos, a tarefa pode compreender uma tarefa computacional, tal como realizar um desafio matemático. Em alguns exemplos, a tarefa pode compreender ativar um segundo endereço e/ou desativar efetivamente o primeiro endereço para propósito de comunicação (ou pode compreender desempenho de ações que resultem na ativação ou capacitação de um segundo endereço e/ou desativação ou incapacitação efetivamente do primeiro endereço). Em alguns exemplos, ativar ou capacitar um segundo endereço pode compreender configurar (por exemplo, gravar, regravar ou mudar) ou ativar a configuração de um segundo endereço (por exemplo, um segundo endereço temporário), por exemplo, ao gravar o segundo endereço em uma parte de memória que é indicativa de um endereço do pacote de circuitos lógicos 400a.

[041] Onde uma tarefa é especificada, a tarefa e/ou período de tempo pode ser especificado explicitamente no primeiro comando, ou pode ser inferido pelo pacote de circuitos lógicos 400a por meio de referência a uma tabela de pesquisa ou algo semelhante. Em um exemplo, o primeiro comando, por exemplo, pode compreender dados de modo e dados de tempo. Por exemplo, um primeiro campo de dados, o qual pode ser enviado como parte de um pacote de dados seriais, pode compreender um campo de modo. Este, por exemplo, pode ser de cerca de um ou de alguns bits ou bytes em tamanho. Um segundo campo de dados, o qual pode ser enviado como parte do pacote de dados seriais do primeiro campo de dados em alguns exemplos, pode compreender um campo de dados ‘tempo de permanência’. Por exemplo, este pode ser de cerca de dois ou de alguns bits ou bytes em tamanho e pode especificar um período de tempo, por exemplo, em milissegundos.

[042] Em alguns exemplos, o pacote 400a é configurado a fim de ficar inacessível por meio do segundo endereço (o segundo endereço temporário ou padrão ou qualquer endereço outro exceto o primeiro endereço) durante um segundo período de tempo precedendo (em alguns exemplos, precedendo imediatamente) o primeiro período de tempo e/ou durante um terceiro período de tempo seguinte (em alguns exemplos, imediatamente seguinte) ao primeiro período de tempo. Em alguns exemplos, o primeiro circuito lógico 402a é para ignorar tráfego I2C enviado para o primeiro endereço (ou qualquer endereço exceto um segundo endereço ativo correntemente) na duração do período de tempo. Em outras palavras, o pacote 400a pode responder a comandos direcionados para o primeiro endereço e não responder a comandos direcionados para o segundo endereço fora do primeiro período de tempo; e pode responder a comandos direcionados para o segundo endereço e não responder a comandos direcionados para o primeiro endereço durante o primeiro período de tempo. O termo ‘ignorar’ tal como usado neste documento em relação aos dados enviados no barramento pode compreender qualquer um ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir (por exemplo, não seguir um comando ou instrução) e/ou não responder (isto é, não fornecer uma confirmação e/ou não responder com dados solicitados). Por exemplo, ‘ignorar’ tráfego I2C enviado para o primeiro endereço pode ser definido como o pacote de circuitos lógicos 400a não responder a comunicações direcionadas para o primeiro endereço (ou qualquer endereço exceto um segundo endereço ativo correntemente tal como perceptível pelo circuito lógico de aparelho de impressão 304).

[043] Induzir o primeiro circuito lógico 402a para ‘ignorar’ (ou de outro modo não responder ao) tráfego I2C enviado para o primeiro endereço na duração do período de tempo no qual o segundo endereço está ativado ou em uso permite que os primeiro e segundo endereços sejam totalmente independentes um do outro. Por exemplo, o primeiro endereço pode ser compatível com I2C enquanto que um segundo endereço pode ser de qualquer formato, incluindo em alguns exemplos um formato não compatível com I2C. Além disso, se o primeiro endereço estiver efetivamente incapacitado na duração do período de tempo, não é preciso levar em conta qualquer resposta a um comando que o pacote 400a pode considerar para ser endereçado para o primeiro endereço. Por exemplo, o primeiro endereço pode ser representado por uma sequência de bits particular e, se existir uma possibilidade de que o primeiro endereço pode ser reconhecido quando o pacote não é para ser endereçado usando o primeiro endereço, cuidados podem ser tomados de tal maneira que esta sequência de bits de identificação é evitada quando o pacote não é para ser endereçado usando o primeiro endereço. A probabilidade deste evento pode aumentar na instância onde comunicação é estabelecida via segundos endereços temporários diferentes de respectivos pacotes de circuitos lógicos diferentes dentro de um único período de tempo no mesmo barramento serial. Se estas situações não forem gerenciadas corretamente, comportamento indeterminado ou inesperado pode ser visto. Entretanto, se o primeiro endereço estiver efetivamente incapacitado durante o período de tempo não precisa existir tal consideração ou cuidados, e comandos que de outro modo podem ser recebidos de modo involuntário e interpretados pelo pacote 400a como tendo sido recebidos pelo primeiro endereço não serão recebidos já que o primeiro endereço está efetivamente desativado. O inverso também pode ser verdadeiro (isto é, comandos que podem ser considerados de modo involuntário para serem endereçados para qualquer segundo endereço não serão recebidos pelo pacote 400a fora do período de tempo se esse endereço estiver efetivamente incapacitado fora do período de tempo).

[044] Em alguns exemplos, o primeiro e o segundo endereço podem ser de comprimentos diferentes. Por exemplo, o primeiro endereço pode ser um endereço de 10 bits e o segundo endereço pode ser um endereço de 7 bits. Em outros exemplos, o primeiro e o segundo endereço podem ser do mesmo comprimento, por exemplo, ambos compreendendo um endereço de 7 bits ou de 10 bits. Em certos exemplos o primeiro e o segundo endereço padrão são conectados fisicamente, embora o segundo endereço permita reconfiguração para o endereço temporário, tal como explicado anteriormente. Em outros exemplos o primeiro e o segundo endereço podem ser programados.

[045] Em alguns exemplos, o primeiro circuito lógico 402a é para realizar uma tarefa, a qual pode ser a tarefa especificada no comando recebido, na duração do período de tempo. Entretanto, em outros casos, por exemplo, para permitir compatibilidade aumentada, o primeiro circuito lógico 402a pode não realizar a tarefa especificada (por exemplo, se ele estiver incapaz para fazer assim, ou for desnecessário fazer isso para manter o primeiro circuito lógico 402a ‘ocupado’, tal como descrito a seguir).

[046] Em alguns exemplos, o primeiro circuito lógico 402a pode de fato não responder às (isto é, ignorar) solicitações enviadas para o primeiro endereço como um resultado de realizar uma tarefa, a qual pode ser uma tarefa especificada no primeiro comando. Em alguns exemplos, a tarefa pode consumir pelo menos substancialmente a capacidade de processamento do primeiro circuito lógico 402a. Por exemplo, a tarefa pode compreender monitorar um timer de tal maneira que a capacidade de processamento do primeiro circuito lógico

402a é dedicada substancialmente a essa tarefa.

Em outros exemplos, a capacidade de processamento pode ser dedicada substancialmente para realizar uma tarefa computacional, tal como uma tarefa aritmética.

Em um exemplo simples, o primeiro circuito lógico 402a pode ser solicitado para calcular um valor tal como pi.

Esta tarefa pode ser, de acordo com o presente entendimento, ilimitada no sentido de que um processador pode continuar calculando pi para uma decimal adicional que leva a uma quantidade infinita de tempo.

Portanto, o desempenho desta tarefa para conclusão provavelmente excede qualquer período de tempo especificado no primeiro comando.

Por exemplo, tais períodos de tempo podem ser, em alguns exemplos, na ordem de segundos ou de dezenas de segundos.

Se o primeiro circuito lógico for dedicado para a tarefa de calcular pi/monitorar um timer até que o período de tempo tenha passado, ele não pode também monitorar tráfego enviado para ele por meio de um barramento de comunicações ou de algo semelhante.

Portanto, mesmo se as comunicações fossem enviadas para o primeiro endereço, estas seriam ignoradas.

Pode ser notado que certos dispositivos escravos I2C de uma maneira geral ignorarão um barramento enquanto realizando qualquer tipo de processamento.

Entretanto, o processamento especificado neste documento é associado com o período de tempo.

É notado que, dado que o pacote de circuitos lógicos não está responsivo às comunicações para seu primeiro endereço durante o tempo no qual o segundo endereço está ativado, em alguns exemplos, o segundo endereço (temporário) pode ser é o mesmo primeiro endereço pelo qual a função desejada correspondendo a esse segundo endereço ainda pode ser alcançada. Entretanto, tal como explicado anteriormente, em outros exemplos, o segundo endereço é diferente do primeiro endereço.

[047] Será percebido que a tarefa de calcular pi é meramente um exemplo de uma tarefa que de uma maneira geral pode exceder um período de tempo especificado em um primeiro comando. Outros exemplos de tarefas computacionais tendo um tempo de conclusão que provavelmente vai exceder o período de tempo podem ser selecionados, por exemplo, com base no comprimento do período de tempo em consideração. Por exemplo, se o período de tempo for para durar não mais que 3 segundos, uma tarefa de processamento que excederá 3 segundos em duração não pode ser realizada (e, em alguns exemplos, instruído no primeiro comando). Além disso, em outros exemplos, tal como notado acima, a tarefa pode compreender monitorar um período de tempo.

[048] Em outros exemplos, os pacotes de circuitos lógicos 400a podem ser configurados para, em resposta a um primeiro comando como este incluindo a tarefa e período de tempo, não responder a comunicações direcionadas para seu primeiro endereço, não necessariamente ao realizar uma tarefa de processamento, mas efetivamente ao ser programado para não responder.

[049] Em alguns exemplos, o pacote 400a é configurado para fornecer um primeiro conjunto de respostas, ou para operar em um primeiro modo, em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas, ou para operar em um segundo modo, em resposta às instruções enviadas para o segundo endereço. Em outras palavras, o endereço pode ativar funções diferentes fornecidas pelo pacote 400a. Em alguns exemplos, pelo menos uma resposta do primeiro conjunto de respostas é enviada em resposta aos comandos enviados para o primeiro endereço e não em resposta aos comandos enviados para o segundo endereço e pelo menos uma resposta do segundo conjunto de respostas é enviada em resposta aos comandos enviados para o segundo endereço e não em resposta aos comandos enviados para o primeiro endereço. Em alguns exemplos, o primeiro conjunto de respostas pode ser autenticado de modo criptografado (isto é, acompanhado por um código de autenticação de mensagem gerado usando uma chave base, ou criptografado de outro modo e/ou ‘assinado’ de modo criptografado, ver, por exemplo, a publicação de patente US 9619663, incorporada a este documento pela referência) e o segundo conjunto de respostas não é autenticado de modo criptografado. Em alguns exemplos, o segundo conjunto de respostas pode se relacionar com dados de sensores e o primeiro conjunto de respostas pode não se relacionar com dados de sensores. Em alguns exemplos, mensagens podem ser acompanhadas por um identificador de chave de sessão. Por exemplo, uma identidade de um circuito lógico do pacote 400a pode ser fornecida no primeiro e no segundo conjunto de respostas, pelo que ela é autenticada de modo criptografado no primeiro conjunto, mas não no segundo conjunto. Isto pode permitir ao pacote 400a fornecer duas funções distintas. Dados podem ser enviados de um armazenamento temporário de dados de saída do pacote 400a.

[050] Em alguns exemplos, o pacote 400a pode ser configurado para participar em um primeiro processo de validação usando comunicações I2C enviadas para o primeiro endereço, e para participar em um segundo processo de validação usando comunicações enviadas para o segundo endereço. Tal como notado acima, o segundo endereço pode ser um endereço reconfigurável, e em alguns exemplos pode ser reconfigurado após o primeiro processo de validação ter sido executado. Em alguns exemplos, o primeiro processo de validação pode compreender uma troca de mensagens criptografadas ou autenticáveis, em que as mensagens são criptografadas e/ou assinadas com base em uma chave base armazenada no pacote, a qual pode ser uma chave secreta (ou baseada em uma chave base secreta) que corresponde a uma chave secreta armazenada ou mantida no aparelho de impressão. Em alguns exemplos, o segundo processo de validação pode compreender uma verificação de integridade, em que o pacote 400a pode retornar valores de dados solicitados de tal maneira que um aparelho hospedeiro pode verificar se estes valores de dados satisfazem critérios predeterminados.

[051] Em exemplos expostos acima, os endereços usados para comunicação com o pacote de circuitos 400a foram descritos. Comunicação adicional pode ser direcionada para endereços de memória para ser usada para solicitar informação associada com estes endereços de memória. Os endereços de memória podem ter uma configuração diferente daquelas do primeiro e do segundo endereço do pacote de circuitos lógicos 400a. Por exemplo, um aparelho hospedeiro pode solicitar que um registro de memória particular seja lido no barramento ao incluir o endereço de memória em um comando de leitura. Em outras palavras, um aparelho hospedeiro pode ter um conhecimento e/ou controle do arranjo de uma memória. Por exemplo, pode existir uma pluralidade de registros de memória e endereços de memória correspondentes associados com o segundo endereço. Um registro particular pode ser associado com um valor, o qual pode ser estático ou reconfigurável. O aparelho hospedeiro pode solicitar que o registro seja lido no barramento ao identificar esse registro usando o endereço de memória. Em alguns exemplos, os registros podem compreender qualquer um ou qualquer combinação de registro(s) de endereços(s), registro(s) de parâmetro(s) (por exemplo, para armazenar parâmetros de ganho e/ou de deslocamento), registro(s) de identificação de sensor (que pode(m) armazenar uma indicação de um tipo de sensor), registro(s) de leitura de sensor (que pode(m) armazenar valores lidos ou determinados usando um sensor), registro(s) de número de sensores (que pode(m) armazenar um número ou contagem de sensores), registro(s) de identidade de versão, registro(s) de memória para armazenar uma contagem de ciclos de relógio, registro(s) de memória para armazenar um valor indicativo de um histórico de leituras/gravações do conjunto de circuitos lógicos, ou outros registros.

[052] A figura 4B mostra outro exemplo de um pacote de circuitos lógicos 400b. Neste exemplo, o pacote 400b compreende um primeiro circuito lógico 402b compreendendo, neste exemplo, um primeiro timer 404a, e um segundo circuito lógico 406a compreendendo, neste exemplo, um segundo timer 404b. Embora neste exemplo cada um dos primeiro e segundo circuitos lógicos 402b, 406a compreenda seu próprio timer 404, em outros exemplos eles pode compartilhar um timer, ou fazer referência para pelo menos um timer externo. Em um exemplo adicional, o primeiro circuito lógico 402b e o segundo circuito lógico 406a são ligados por um caminho de sinal dedicado 408.

[053] Em um exemplo, o pacote de circuitos lógicos 400b pode receber um primeiro comando compreendendo dois campos de dados. Um primeiro campo de dados é um campo de dados de um byte configurando um modo de operação solicitado. Por exemplo, pode existir uma pluralidade de modos predefinidos, tais como um primeiro modo, em que o pacote de circuitos lógicos 400b é para ignorar tráfego de dados enviado para o primeiro endereço (por exemplo, enquanto realizando uma tarefa), e um segundo modo em que o pacote de circuitos lógicos 400b é para ignorar tráfego de dados enviado para o primeiro endereço e para transmitir um sinal de capacitação para o segundo circuito lógico 406a, tal como é exposto adicionalmente a seguir.

[054] O primeiro comando pode compreender campos adicionais, tais como um campo de endereço e/ou uma solicitação para confirmação.

[055] O pacote de circuitos lógicos 400b é configurado para processar o primeiro comando. Se o primeiro comando não puder ser cumprido (por exemplo, um parâmetro de comando é de um comprimento ou valor inválido, ou não é possível capacitar o segundo circuito lógico 406a), o pacote de circuitos lógicos 400b pode gerar um código de erro e enviar isto para um enlace de comunicação para ser retornado para conjunto de circuitos lógicos hospedeiro, por exemplo, no aparelho de impressão.

[056] Se, entretanto, o primeiro comando for recebido de modo válido e puder ser cumprido, o pacote de circuitos lógicos 400b mede a duração do período de tempo incluído no primeiro comando, por exemplo, utilizando o timer 404a. Em alguns exemplos, o timer 404a pode compreender uma “árvore de relógio” digital. Em outros exemplos, o timer 404a pode compreender um circuito RC, um oscilador em anel ou alguma outra forma de oscilador ou timer. Neste exemplo, em resposta a receber um primeiro comando válido, o primeiro circuito lógico 402b capacita o segundo circuito lógico 406a e efetivamente incapacita o primeiro endereço, por exemplo, ao ocupar o primeiro circuito lógico 402b com uma tarefa de processamento tal como descrito acima. Em alguns exemplos, capacitar o segundo circuito lógico 406a compreende enviar, pelo primeiro circuito lógico 402b, um sinal de ativação para o segundo circuito lógico 406a. Em outras palavras, neste exemplo, o pacote de circuitos lógicos 400b é configurado de tal maneira que o segundo circuito lógico 406a é capacitado seletivamente pelo primeiro circuito lógico 402b.

[057] Neste exemplo, o segundo circuito lógico 406a é capacitado pelo primeiro circuito lógico 402b enviando um sinal por meio de um caminho de sinal 408, o qual pode ser ou não um caminho de sinal dedicado 408, isto é, dedicado para capacitar o segundo circuito lógico 406a. Em um exemplo, o primeiro circuito lógico 402b pode ter um pino ou almofada de contato dedicado conectado ao caminho de sinal 408, o qual liga o primeiro circuito lógico 402b e o segundo circuito lógico 406a. Em um exemplo particular, o pino ou almofada de contato dedicado pode ser um pino de entrada/saída de uso geral (um GPIO) do primeiro circuito lógico 402b. O pino/ilha de contato pode servir como um contato de capacitação do segundo circuito lógico 406a.

[058] A tensão do caminho de sinal 408 pode ser impulsionada para ser alta a fim de capacitar o segundo circuito lógico 406a. Em alguns exemplos, um sinal como este pode estar presente substancialmente na duração do primeiro período de tempo, por exemplo, começando seguinte ao recebimento do primeiro comando e pode cessar no final do primeiro período de tempo. Tal como notado acima, a capacitação pode ser ativada por meio de um campo de dados no comando. Em outros exemplos, o segundo circuito lógico pode ser capacitado/incapacitado seletivamente, por exemplo, na duração do período de tempo, em outro modo.

[059] Em alguns exemplos, uma almofada ou pino de contato como este é fornecido em um modo a fim de ficar de uma maneira geral inacessível pelo exterior de um componente de aparelho de impressão substituível. Por exemplo, ele pode ficar relativamente distante de uma interface e/ou pode ficar totalmente encerrado por um alojamento. Isto pode ser útil ao assegurar que ele é somente ativado por meio do primeiro circuito lógico 402b.

[060] Neste exemplo, o segundo circuito lógico 406a é endereçável via pelo menos um segundo endereço. Em alguns exemplos, quando o segundo circuito lógico 406a é ativado ou capacitado, ele pode ter um segundo endereço, inicial ou padrão, o qual pode ser um endereço I2C ou ter algum outro formato de endereço. O segundo circuito lógico 406a pode receber instruções de um conjunto de circuitos lógicos mestre ou hospedeiro para mudar o endereço inicial para um segundo endereço temporário. Em alguns exemplos, o segundo endereço temporário pode ser um endereço que é selecionado pelo conjunto de circuitos lógicos mestre ou hospedeiro. Isto pode permitir que o segundo circuito lógico 406a seja fornecido em um de uma pluralidade de pacotes 400 no mesmo barramento I2C que, pelo menos inicialmente, compartilham o mesmo segundo endereço inicial. Este endereço padrão, compartilhado, pode ser estabelecido mais tarde para um endereço temporário específico pelo circuito lógico de aparelho de impressão, permitindo desse modo que a pluralidade de pacotes tenha segundos endereços diferentes durante seu uso temporário, facilitando comunicações para cada pacote individual. Ao mesmo tempo, fornecer o mesmo segundo endereço inicial pode ter vantagens de fabricação ou de testagem.

[061] Em alguns exemplos, o segundo circuito lógico 406a pode compreender uma memória. A memória pode compreender um registro de endereços programável para armazenar o segundo endereço temporário e/ou inicial (em alguns exemplos em um modo volátil). Em alguns exemplos, o segundo endereço pode ser configurado após e/ou ao executar um comando de gravação I2C. Em alguns exemplos, o segundo endereço pode ser configurável quando o sinal de capacitação está presente ou alto, mas não quando ele está ausente ou baixo. O segundo endereço pode ser estabelecido para um endereço padrão quando um sinal de capacitação é removido e/ou em restauração de capacitação do segundo circuito lógico 406a. Por exemplo, toda vez que o sinal de capacitação no caminho de sinal 408 está baixo, o segundo circuito lógico 406a, ou a(s) parte(s) relevante(s) do mesmo, pode ser restabelecido. O endereço padrão pode ser estabelecido quando o segundo circuito lógico 406a, ou a(s) parte(s) relevante(s) do mesmo, é comutado fora de restabelecimento. Em alguns exemplos o endereço padrão é um valor de identificação de 7 bits ou de 10 bits. Em alguns exemplos, o endereço padrão e o segundo endereço temporário podem ser gravados sucessivamente em um único registro de endereços comum.

[062] Em alguns exemplos, o endereço do segundo circuito lógico 406a pode ser regravado a qualquer hora em que ele é capacitado. Em alguns exemplos, quando conectado ao barramento, o segundo circuito lógico 406a pode estar em um estado de corrente baixa exceto quando ele está em um estado capacitado.

[063] Em alguns exemplos, o segundo circuito lógico 406a pode compreender um dispositivo de restabelecimento de ligação (POR). Isto pode compreender um dispositivo eletrônico que detecta a energia aplicada ao segundo circuito lógico 406a e gera um impulso de restabelecimento que vai para o segundo circuito lógico total 406a para colocá-lo em um estado conhecido. Um dispositivo POR como este pode ser de utilidade particular ao testar o pacote 400b antes da instalação.

[064] Em alguns exemplos, uma pluralidade de circuitos lógicos adicionais pode ser ‘encadeada’ conjuntamente, com pinos adicionais (que podem ser pinos GPIO) ou algo semelhante. Em alguns exemplos, uma vez que o segundo endereço tenha sido gravado (isto é, o circuito lógico tem um endereço que é diferente de seu endereço padrão), ele pode ativar um pino ou almofada ‘fora’ e um pino ou almofada ‘dentro’ do próximo circuito lógico na cadeia (se existir uma) e ser desse modo acionado alto e o circuito lógico pode ser capacitado. Um circuito lógico adicional como este pode funcionar tal como descrito em relação ao segundo conjunto de circuitos lógicos 406a. Tais circuitos lógicos adicionais podem ter o mesmo endereço padrão do segundo circuito lógico 406a em alguns exemplos. Não existe limite absoluto com relação a quantos circuitos lógicos podem ser encadeados em série e acessados neste modo, entretanto pode existir uma limitação prática em uma determinada implementação com base na resistência em série nas linhas de barramento, no número de IDs de escravos e em outros mais.

[065] Em um exemplo, o primeiro circuito lógico 402b é configurado para gerar um sinal de capacitação que pode ser um sinal de restauração assíncrono baixo ativo. Em alguns exemplos, quando este sinal é removido (ou é impulsionado para uma lógica 0), o segundo circuito lógico 406a pode parar operações imediatamente. Por exemplo, transferências de dados podem parar imediatamente, e um estado padrão (que pode ser um estado de espera e/ou um estado de corrente baixa) pode ser assumido pelo segundo circuito lógico 406a. Em alguns exemplos, memórias tais como registros podem reverter para um estado inicializado (por exemplo, um endereço padrão pode compreender um estado inicializado de um registro de endereços).

[066] Em um exemplo no qual um barramento I2C é usado para comunicações com o pacote 400b, o primeiro circuito lógico 402b e o segundo circuito lógico 406a podem ser conectados ao mesmo barramento I2C. Tal como notado acima, uma conexão adicional, por exemplo, fornecida entre pinos

GPIO do primeiro circuito lógico 402b e do segundo circuito lógico 406a pode ser capacitada seletivamente seguinte ao recebimento de um comando dedicado. Por exemplo, o primeiro circuito lógico 402b pode impulsionar um pino GPIO dedicado para ficar alto durante um período de tempo especificado em um comando (considerando que por padrão o pino pode estar em um estado baixo). Na duração deste período de tempo, o primeiro circuito lógico 402b não pode confirmar (‘NAK’) qualquer tentativa de comunicação usando o primeiro endereço. No final do período de tempo especificado, o pino de contato dedicado pode ser retornado para o estado ‘baixo’, e o primeiro circuito lógico 402b pode ser receptivo às comunicações no barramento I2C enviadas para o primeiro endereço mais uma vez. Entretanto, enquanto o pino de contato está impulsionado para ficar alto, o segundo circuito lógico 406a pode ser capacitado e ficar receptivo às comunicações no barramento I2C.

[067] Pode ser notado que ao compartilhar contatos I2C entre o primeiro circuito lógico 402b e o segundo circuito lógico 406a custo de interconexão elétrica é pequeno. Adicionalmente, se o segundo circuito lógico for ligado seletivamente somente na duração do período de tempo, ele pode ficar menos sujeito a desgaste eletroquímico. Em adição, isto pode permitir que múltiplos pacotes compreendendo os respectivos primeiros circuitos lógicos 402b e os segundos circuitos lógicos 406a sejam fornecidos no mesmo barramento I2C serial, onde os segundos circuitos lógicos 406a podem (pelo menos inicialmente) compartilhar um endereço, o que por sua vez pode reduzir complexidades de fabricação e de implementação.

[068] Em alguns exemplos, tal como delineado anteriormente, o pacote de circuitos lógicos 400b compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não para qualquer segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para um segundo endereço (por exemplo, o segundo endereço correntemente em uso, e em alguns exemplos armazenado correntemente em um registro dedicado do segundo circuito lógico 406a) e não para o primeiro endereço.

[069] No exemplo ilustrado na figura 4b, o segundo circuito lógico 406a compreende um primeiro conjunto 410 de células e pelo menos uma segunda célula 412 ou segundo conjunto de segundas células. As primeiras células 416 a-f, 414 a-f e a pelo menos uma segunda célula 412 podem compreender resistores. As primeiras células 416 a-f, 414 a-f e a pelo menos uma segunda célula 412 podem compreender sensores. Em um exemplo o primeiro conjunto de células 410 compreende um sensor de nível de material de impressão e a pelo menos uma segunda célula 412 compreende outro sensor e/ou outro conjunto de sensores.

[070] Neste exemplo, o primeiro conjunto de células 410 compreende um sensor configurado para detectar um nível de material de impressão de um fornecimento de impressão, o qual em alguns exemplos pode ser um sólido, mas em exemplos descritos neste documento é um líquido, por exemplo, uma tinta ou outro agente de impressão líquido. O primeiro conjunto de células 410 pode compreender uma série de sensores de temperatura (por exemplo, as células 414a-f) e uma série de elementos de aquecimento (por exemplo, as células 416a-f), por exemplo, similares em estrutura e função quando comparados aos conjuntos de sensores de níveis descritos na WO2017/074342 (incorporada a este documento pela referência), WO2017/184147 (incorporada a este documento pela referência) e na WO2018/022038 (incorporada a este documento pela referência). Neste exemplo, a resistência de uma célula resistor 414 é ligada à sua temperatura. As células aquecedoras 416 podem ser usadas para aquecer as células sensoras 414 diretamente ou indiretamente usando um meio. O comportamento subsequente das células sensoras 414 depende do meio no qual elas são submersas, por exemplo, se elas estão em líquido (ou em alguns exemplos, envolvidas em um meio sólido) ou em ar. Aquelas que estão submersas em líquido/envolvidas de uma maneira geral podem perder calor mais rapidamente do que aquelas que estão em ar porque o líquido ou sólido pode conduzir calor para longe das células resistores 414 melhor que o ar. Portanto, um nível de líquido pode ser determinado com base em qual das células resistores 414 está exposta ao ar, e isto pode ser determinado com base em uma leitura de sua resistência após (pelo menos o início de) um pulso de aquecimento fornecido pela célula aquecedora 416 associada.

[071] Em alguns exemplos cada célula sensora 414 e cada célula aquecedora 416 são empilhadas com uma ficando diretamente em cima da outra. O calor gerado por cada célula aquecedora 416 pode ser substancialmente contido de forma espacial dentro do perímetro de leiaute de elemento aquecedor, de maneira que entrega de calor é substancialmente confinada à célula sensora 414 empilhada diretamente acima da célula aquecedora 416. Em alguns exemplos, cada célula sensora 414 pode ser arranjada entre uma célula aquecedora 416 associada e a interface fluido/ar.

[072] Neste exemplo, o segundo conjunto de células 412 compreende uma pluralidade de células diferentes que podem ter uma função diferente tal como função(s) de detecção diferente(s). Por exemplo, o primeiro e o segundo conjunto de células 410, 412 podem incluir tipos de resistores diferentes. Os conjuntos de células diferentes 410, 412 para funções diferentes podem ser fornecidos no segundo circuito lógico 406a.

[073] A figura 4C mostra um exemplo de como um primeiro circuito lógico 402c e um segundo circuito lógico 406b de um pacote de circuitos lógicos 400c, o qual pode ter qualquer um dos atributos dos circuitos/pacotes descritos acima, podem se conectar a um barramento I2C e um ao outro. Tal como está mostrado na figura, cada um dos circuitos 402c, 406b tem as quatro almofadas (ou pinos) 418a-d conectadas às linhas de Energia, Terra, Relógio e de Dados de um barramento I2C. Em outro exemplo, quatro almofadas de conexão comuns são usadas para conectar ambos os circuitos lógicos 402c, 406b a quatro almofadas de conexão correspondentes da interface de controlador de aparelho de impressão. É notado que em alguns exemplos, em vez de quatro almofadas de conexão, podem existir menos almofadas de conexão. Por exemplo, energia pode ser coletada da almofada de relógio; um relógio interno pode ser fornecido; ou o pacote pode ser aterrado por meio de outro circuito de aterramento; de maneira que uma ou mais das almofadas podem ser omitidas ou tornadas redundantes. Consequentemente, em exemplos diferentes, o pacote pode usar somente duas ou três almofadas de interface e/ou pode incluir almofadas “simuladas”.

[074] Cada um dos circuitos 402c, 406b tem um pino de contato 420, os quais são conectados por uma linha de sinal comum 422. O pino de contato 420 do segundo circuito serve como um contato de capacitação do mesmo.

[075] Neste exemplo, cada um de o primeiro circuito lógico 402c e o segundo circuito lógico 406b compreende uma memória 423a, 423b.

[076] A memória 423a do primeiro circuito lógico 402c armazena informação compreendendo valores criptográficos (por exemplo, uma chave criptográfica e/ou uma valor semente do qual uma chave pode ser derivada) e dados de identificação e/ou dados de status do componente de aparelho de impressão substituível associado. Em alguns exemplos a memória 423a pode armazenar dados representando características do material de impressão, por exemplo, qualquer um, qualquer parte ou qualquer combinação de seu tipo, cor, mapa de cores, receita, número de lote, idade, etc.

[077] A memória 423b do segundo circuito lógico 406b compreende um registro de endereços programável para conter um endereço inicial do segundo circuito lógico 406b quando o segundo circuito lógico 406b é capacitado primeiro e para conter subsequentemente um segundo endereço (temporário) adicional (em alguns exemplos em um modo volátil). O segundo endereço (temporário) adicional, por exemplo, pode ser programado no segundo registro de endereços após o segundo circuito lógico 406b ser capacitado, e pode ser efetivamente apagado ou substituído no final de um período de capacitação. Em alguns exemplos, a memória 423b pode compreender adicionalmente registros programáveis para armazenar qualquer um ou qualquer combinação de dados históricos de leitura/gravação, dados de contagem de células (por exemplo, resistores ou sensores), dados de conversor analógico para digital (ADC e/ou DAC) e uma contagem de relógio, em um modo volátil ou não volátil. Uso de tais dados é descrito com mais detalhes a seguir. Certas características tais como características de contagem de células ou de ADC ou de DAC podem ser deriváveis do segundo circuito lógico em vez de serem armazenadas as dados separados na memória.

[078] Em um exemplo, a memória 423b do segundo circuito lógico 406b armazena qualquer um ou qualquer combinação de um endereço, por exemplo, o segundo endereço I2C; uma identificação na forma de um ID de revisão; e o número de índice da última célula (que pode ser o número de células menos um, já que índices podem iniciar de 0), por exemplo, para cada um de conjuntos de células diferentes ou para múltiplos conjuntos de células diferentes se eles tiverem o mesmo número de células.

[079] No uso do segundo circuito lógico 406b, em alguns estados operacionais, a memória 423b do segundo circuito lógico 406 pode armazenar qualquer um ou qualquer combinação de dados de controle de timer, os quais podem capacitar um timer do segundo circuito, e/ou capacitar tremor de frequência nisso no caso de alguns timers tais como osciladores em anéis; um valor de dados de controle de tremor (para indicar uma direção e/ou valor de tremor); e um valor de ativação de teste de amostra de timer (para ativar um teste do timer ao amostrar o timer em relação aos ciclos de relógio mensuráveis pelo segundo circuito lógico 406b).

[080] Embora as memórias 423a, 423b estejam mostradas aqui como memórias separadas, elas podem ser combinadas como um recurso de memória compartilhada, ou divididas em outro modo. As memórias 423a, 423b podem compreender um único ou múltiplos dispositivos de memória, e podem compreender qualquer um ou qualquer combinação de memória volátil, por exemplo, DRAM, SRAM, registradores, etc. e memória não volátil, por exemplo, ROM, EEPROM, Flash, EPROM, resistor com memória, etc.

[081] Embora um pacote 400c esteja mostrado na figura 4C, pode existir uma pluralidade de pacotes ligados ao barramento com uma configuração similar ou diferente.

[082] A figura 4D mostra um exemplo do conjunto de circuitos de processamento 424 que é para uso com um recipiente de material de impressão. Por exemplo, o conjunto de circuitos de processamento 424 pode ser fixado ou integral ao mesmo. Tal como já mencionado, o conjunto de circuitos de processamento 424 pode compreender qualquer um dos recursos de, ou ser o mesmo tal como, qualquer outro pacote de circuitos lógicos desta revelação.

[083] Neste exemplo, o conjunto de circuitos de processamento 424 compreende uma memória 426 e um primeiro circuito lógico 402d que capacita uma operação de leitura na memória 426. O conjunto de circuitos de processamento 424 é acessível por meio de um barramento de interface de um aparelho de impressão no qual o recipiente de material de impressão é instalado e é associado com um primeiro endereço e pelo menos um segundo endereço. O barramento pode ser um barramento I2C. O primeiro endereço pode ser um endereço I2C do primeiro circuito lógico 402d. O primeiro circuito lógico 402d pode ter qualquer um dos atributos dos outros circuitos/pacotes de exemplos descritos nesta revelação.

[084] O primeiro circuito lógico 402d é adaptado para participar na autenticação do recipiente de materiais de impressão por um aparelho de impressão no qual o recipiente é instalado. Por exemplo, isto pode compreender um processo criptográfico tal como qualquer tipo de comunicação ou troca de mensagens autenticada de modo criptografado, por exemplo, com base em uma chave de criptografia armazenada na memória 426, e que pode ser usada em combinação com informação armazenada na impressora. Em alguns exemplos, uma impressora pode armazenar uma versão de uma chave que é compatível com diversos recipientes de materiais de impressão diferentes para fornecer a base de um ‘segredo compartilhado’. Em alguns exemplos, autenticação de um recipiente de material de impressão pode ser executada com base em um segredo compartilhado como este. Em alguns exemplos, o primeiro circuito lógico 402d pode participar em uma mensagem para derivar uma chave de sessão com o aparelho de impressão e mensagens podem ser assinadas usando um código de autenticação de mensagem com base em uma chave de sessão como esta. Exemplos de circuitos lógicos configurados para autenticar de modo criptografado mensagens de acordo com este parágrafo são descritos na publicação de patente US 9619663 mencionada anteriormente (incorporada a este documento pela referência).

[085] Em alguns exemplos, a memória 426 pode armazenar dados compreendendo: dados de identificação e dados de históricos de leitura/gravação. Em alguns exemplos, a memória 426 compreende adicionalmente dados de contagem de células (por exemplo, dados de contagem de sensores) e dados de contagem de relógio. Dados de contagem de relógio podem indicar uma velocidade de relógio de um primeiro e/ou segundo timer 404a, 404b (isto é, de um timer associado com o primeiro circuito lógico ou com o segundo circuito lógico). Em alguns exemplos, pelo menos uma parte da memória 426 é associada com funções de um segundo circuito lógico, tal como um segundo circuito lógico 406a tal como descrito acima em relação à figura 4B. Em alguns exemplos, pelo menos uma parte dos dados armazenados na memória 426 é para ser enviada em resposta aos comandos recebidos por meio do segundo endereço. Em alguns exemplos, a memória 426 compreende um campo de registro ou de memória de endereços programável para armazenar um segundo endereço do conjunto de circuitos de processamento (em alguns exemplos em um modo volátil). O primeiro circuito lógico 402d pode capacitar operação de leitura na memória 426 e/ou pode realizar tarefas de processamento.

[086] Outros exemplos dos primeiros circuitos lógicos 402 descritos neste documento podem ser adaptados para participar em processos de autenticação em um modo similar.

[087] A memória 426, por exemplo, pode compreender dados representando características do material de impressão, por exemplo, qualquer um ou qualquer combinação de seu tipo, cor, número de lote, idade, etc. A memória 426, por exemplo, pode compreender dados para serem enviados em resposta aos comandos recebidos por meio do primeiro endereço. O conjunto de circuitos de processamento pode compreender primeiro circuito lógico para capacitar operações de leitura na memória e realizar tarefas de processamento

[088] Em alguns exemplos, o conjunto de circuitos de processamento 424 é configurado de tal maneira que, seguinte ao recebimento do primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro circuito lógico 402d por meio do primeiro endereço, o conjunto de circuitos de processamento 424 é acessível por meio de pelo menos um segundo endereço em uma duração do primeiro período de tempo. Alternativamente ou de forma adicional, o conjunto de circuitos de processamento 424 pode ser configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro circuito lógico 402d endereçado usando o primeiro endereço, o conjunto de circuitos de processamento 424 é para desconsiderar (por exemplo, ‘não responder’ ou ‘ignorar’) tráfego I2C enviado para o primeiro endereço substancialmente na duração do período de tempo tal como medido por um timer do conjunto de circuitos de processamento 424 (por exemplo, um timer 404a, 404b tal como descrito acima). Em alguns exemplos, o conjunto de circuitos de processamento pode realizar adicionalmente uma tarefa, a qual pode ser a tarefa especificada no primeiro comando. O termo ‘desconsiderar’ ou ‘ignorar’ tal como usado neste documento em relação aos dados enviados no barramento pode compreender qualquer um ou qualquer combinação de não receber (em alguns exemplos, não ler os dados em uma memória), não agir (por exemplo, não seguir um comando ou instrução) e/ou não responder (isto é, não fornecer uma confirmação e/ou não responder com dados solicitados).

[089] O conjunto de circuitos de processamento 424 pode ter qualquer um dos atributos dos pacotes de circuitos lógicos 400 descritos neste documento. Em particular, o conjunto de circuitos de processamento 424 pode compreender adicionalmente um segundo circuito lógico em que o segundo circuito lógico é acessível por meio do segundo endereço. Em alguns exemplos o segundo circuito lógico pode compreender pelo menos um sensor que é legível por um aparelho de impressão no qual o recipiente de material de impressão é instalado por meio do segundo endereço. Em alguns exemplos, um sensor como este pode compreender um sensor de nível de material de impressão.

[090] O conjunto de circuitos de processamento 424 pode ter uma primeira função de validação, ativada por mensagens enviadas para um primeiro endereço em um barramento I2C, e uma segunda função de validação, ativada por mensagens enviadas para um segundo endereço no barramento I2C.

[091] A figura 4E mostra outro exemplo de um primeiro circuito lógico 402e e do segundo circuito lógico 406c de um pacote de circuitos lógicos 400d, os quais podem ter qualquer um dos atributos dos circuitos/pacotes dos mesmos nomes descritos neste documento, os quais podem se conectar a um barramento I2C via respectivas interfaces 428a, 428b e um ao outro. Em um exemplo as respectivas interfaces 428a, 428b são conectadas ao mesmo conjunto de almofadas de contato, com somente uma almofada de dados para ambos os circuitos lógicos 402e, 406c, conectadas ao mesmo barramento I2C serial, ver, por exemplo, as figuras 13A e 13B. Em outras palavras, em alguns exemplos, comunicações endereçadas para o primeiro e para o segundo endereço são recebidas por meio da mesma almofada de dados.

[092] Neste exemplo, o primeiro circuito lógico 402e compreende um microcontrolador 430, uma memória 432 e um timer 434. O microcontrolador 430 pode ser um microcontrolador seguro ou conjunto de circuitos integrados personalizados adaptados para funcionar como um microcontrolador, seguro ou não seguro.

[093] Neste exemplo, o segundo circuito lógico 406c compreende um módulo de transmissão/recepção 436 que recebe um sinal de relógio e um sinal de dados de um barramento ao qual o pacote 400d é conectado, os registradores de dados 438, um multiplexador 440, um controlador digital 442, uma polarização analógica e conversor analógico para digital 444, pelo menos um sensor ou conjunto de células 446 (que pode em alguns exemplos compreender um sensor de nível com um ou múltiplos conjuntos de elementos resistores) e um dispositivo de restabelecimento de ligação (POR) 448. O dispositivo POR 448 pode ser usado para permitir operação do segundo circuito lógico 406c sem uso de um pino de contato 420.

[094] A polarização analógica e conversor analógico para digital 444 recebem leituras do conjunto de sensores(s) 446 e de sensores externos. Por exemplo, uma corrente pode ser fornecida para um resistor de detecção e a tensão resultante pode ser convertida em um valor digital. Esse valor digital pode ser armazenado em um registrador e lido (isto é, transmitido como bits de dados seriais, ou como um ‘fluxo de bits’) no barramento I2C. O conversor analógico para digital 444 pode utilizar parâmetros, por exemplo, parâmetros de ganho e/ou de deslocamento, os quais podem ser armazenados em registradores.

[095] Neste exemplo, existem sensores únicos adicionais diferentes, incluindo, por exemplo, pelo menos um de um sensor de temperatura ambiente 450, um detector de fissuras 452 e/ou um sensor de temperatura de fluido 454. Estes pode detectar, respectivamente, uma temperatura ambiente, uma integridade estrutural de uma matriz na qual o conjunto de circuitos lógicos é fornecido e uma temperatura de fluido.

[096] A figura 5 mostra um exemplo de um método que pode ser executado por conjunto de circuitos de processamento, por exemplo, por um pacote de circuitos lógicos tal como um dos pacotes de circuitos lógicos 400a-d descritos acima, ou pelo conjunto de circuitos de processamento 424 descrito em relação à figura 4D, e/ou por conjunto de circuitos de processamento fornecido em um componente de aparelho de impressão substituível, por exemplo, um recipiente de materiais de impressão consumíveis.

[097] O bloco 502 compreende receber um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo que é enviado para um primeiro endereço de conjunto de circuitos de processamento. O bloco 504 compreende capacitar, pelo conjunto de circuitos de processamento, acesso ao conjunto de circuitos de processamento por meio de pelo menos um segundo endereço do conjunto de circuitos de processamento na duração do período de tempo.

[098] A figura 6 mostra um exemplo do método do bloco 504 com mais detalhes. Neste exemplo, um primeiro e um segundo circuito lógico são fornecidos, cada um associado respectivamente com o primeiro e com pelo menos um segundo endereço tal como descrito acima com referência para a figura 4B.

[099] O bloco 602 compreende ativar o segundo circuito lógico. Tal como descrito acima, isto pode compreender um primeiro circuito lógico enviar ou transmitir um sinal de ativação para um segundo circuito lógico para ativar o segundo circuito lógico, por exemplo, por meio de um caminho de sinal dedicado. Neste exemplo, ativação do segundo circuito lógico permite acesso ao conjunto de circuitos de processamento usando o pelo menos um segundo endereço, por exemplo, usando um segundo endereço inicial ou padrão. Em alguns exemplos, seguinte à ativação, o segundo circuito lógico pode ser induzido para estabelecer um novo ou segundo endereço temporário, por exemplo, para substituir um endereço inicial ou padrão do segundo circuito lógico. Em alguns exemplos, o endereço temporário pode ser estabelecido para a duração de uma sessão de comunicação.

[0100] O bloco 604 compreende incapacitar acesso ao conjunto de circuitos de processamento por meio do primeiro endereço (isto é, usando comunicações endereçadas para o primeiro endereço) na duração do período de tempo ao induzir o primeiro circuito lógico para realizar uma tarefa de processamento (em alguns exemplos, a tarefa de processamento especificada no comando recebido no bloco 502) na duração do período de tempo. Em outros exemplos, o primeiro endereço pode ser incapacitado efetivamente ao impedir transmissão de respostas para mensagens enviadas para o primeiro endereço. O bloco 606 compreende monitorar, pelo conjunto de circuitos de processamento, a duração do período de tempo usando um timer do conjunto de circuitos de processamento. Em alguns exemplos, monitorar a duração do período de tempo usando o timer pode compreender por si mesmo a tarefa de processamento.

[0101] Após o período de tempo ter expirado, o método prossegue para o bloco 608, o qual compreende desativar o segundo circuito lógico. Por exemplo, isto pode compreender remover um sinal de ativação pelo primeiro circuito lógico. Acesso ao conjunto de circuitos de processamento por meio do segundo endereço, portanto, pode ser incapacitado após a duração do período de tempo. Por exemplo, o segundo circuito lógico pode ser desenergizado ou colocado em um modo de espera pela remoção do sinal.

[0102] Em exemplos onde o final de uma sessão de comunicação é associado com uma perda de energia para pelo menos parte do circuito lógico, esta perda de energia pode fazer com que o segundo endereço seja descartado (por exemplo, o segundo endereço pode ser mantido em memória volátil, enquanto que o endereço inicial ou padrão pode ser incorporado ou mantido em memória permanente). Após restabelecimento, o segundo endereço pode ser estabelecido para o endereço padrão ou inicial antes do começo de uma nova sessão. Em alguns exemplos, o endereço inicial ou padrão pode ser mantido em memória permanente e pode ser restaurado para um registrador do segundo circuito lógico quando o segundo circuito lógico é capacitado. Portanto, um ‘novo’ segundo endereço pode ser estabelecido toda vez que uma sessão de comunicações é iniciada (contudo em alguns casos o ‘novo’ segundo endereço pode ter sido usado anteriormente em relação ao conjunto de circuitos lógicos).

[0103] Tal como relatado com mais detalhes em outro lugar neste documento, durante o período de ativação, o segundo circuito lógico pode fornecer serviços, por exemplo, leituras de células ou de sensores ou algo semelhante. Entretanto, em outros exemplos, o segundo circuito lógico, por exemplo, pode fornecer uma saída tal como ativar uma luz ou som (por exemplo, o segundo circuito lógico pode controlar uma fonte de luz ou alto-falante ou algum outro aparelho), pode receber dados (por exemplo, pode compreender uma memória que é para armazenar um arquivo de dados), e/ou pode fornecer algum outro tipo de saída ou serviço.

[0104] A figura 7 mostra um exemplo de um método que pode ser executado, por exemplo, pelo conjunto de circuitos de processamento 424 ou por um pacote 400a-d tal como descrito acima. O método compreende, no bloco 702, receber um primeiro comando indicativo de uma tarefa de processamento e de um primeiro período de tempo enviado para um primeiro endereço de conjunto de circuitos de processamento por meio de um barramento de comunicações, por exemplo, um barramento I2C.

[0105] O bloco 704 compreende iniciar um timer do conjunto de circuitos de processamento. Em outros exemplos, um timer pode ser monitorado em vez de iniciado. Por exemplo, uma contagem inicial do timer pode ser registrada e um aumento na contagem pode ser monitorado.

[0106] O bloco 706 compreende realizar, pelo conjunto de circuitos de processamento, uma tarefa de processamento e o bloco 708 compreende desconsiderar tráfego enviado para o primeiro endereço. Em alguns exemplos, desconsiderar o tráfego I2C pode ser como um resultado de realizar a tarefa especificada no comando, ou outra tarefa. A tarefa pode compreender monitorar um timer. Em outros exemplos, a tarefa pode compreender uma tarefa computacional, tal como trabalhar para resolver um desafio matemático.

[0107] O bloco 708 pode continuar até o período de tempo expirar, tal como monitorado usando o timer.

[0108] O método pode compreender qualquer um dos recursos descritos acima em relação às tarefas e/ou a desconsiderar tráfego (por exemplo, ‘ignorar’ ou simplesmente ‘não responder’). O método pode ser executado usando conjunto de circuitos de processamento que é associado ou fornecido em um recipiente de material de impressão e/ou em um componente de aparelho de impressão substituível.

[0109] Em alguns exemplos, tal como descrito acima, o método pode compreender, na duração do período de tempo, responder, pelo conjunto de circuitos de processamento, ao tráfego I2C enviado para um segundo endereço do conjunto de circuitos de processamento. Em alguns exemplos, o primeiro endereço é associado com o primeiro circuito lógico do conjunto de circuitos de processamento e o segundo endereço é associado com o segundo circuito lógico do conjunto de circuitos de processamento. Em alguns exemplos, onde primeiro e segundo circuitos lógicos são fornecidos, o primeiro circuito lógico pode realizar a tarefa de processamento e/ou pode enviar um sinal de ativação para o segundo circuito lógico, por exemplo, por meio de um caminho de sinal dedicado, na duração do período de tempo. Em alguns exemplos, o segundo circuito lógico pode ser desativado ao cessar o sinal de ativação.

[0110] A figura 8 mostra esquematicamente um arranjo no qual uma pluralidade dos componentes de aparelho de impressão substituíveis 802a-d são fornecidos em um aparelho de impressão 804.

[0111] Cada um dos componentes de aparelho de impressão substituíveis 802a-d é associado respectivamente com um pacote de circuitos lógicos 806a-d, o qual pode ser um pacote de circuitos lógicos 400a-d tal como descrito anteriormente. O aparelho de impressão 804 compreende o conjunto de circuitos lógicos hospedeiro 808. O conjunto de circuitos lógicos hospedeiro 808 e os pacotes de circuitos lógicos 806 estão em comunicação por meio de um barramento I2C comum 810. Em um modo de operação, cada um dos pacotes de circuitos lógicos 806 tem um primeiro endereço diferente. Portanto, cada um dos pacotes de circuitos lógicos 806 (e por extensão cada um dos componentes de aparelho de impressão substituíveis) pode ser abordado exclusivamente pelo aparelho de impressão hospedeiro 804.

[0112] Em um exemplo, um primeiro comando pode ser enviado para um pacote particular dos pacotes de circuitos lógicos de componentes de aparelho de impressão substituíveis 806, isto é, ser endereçado usando o primeiro endereço exclusivo para esse pacote de circuitos lógicos, instruindo o mesmo para capacitar o seu (pelo menos um) segundo endereço para um período de tempo de ‘primeiro comando’ correspondente.

Portanto, esse componente de aparelho de impressão substituível 802, por exemplo, pode capacitar pelo menos um segundo endereço e/ou, em alguns exemplos, suas funções associadas.

Em alguns exemplos isto resulta em capacitar um segundo circuito lógico tal como descrito acima.

Por exemplo, o pacote de circuitos lógicos 806 abordado pode ignorar (por exemplo, não responder e/ou não confirmar) tráfego I2C enviado para o primeiro endereço desse pacote de circuitos lógicos 806 na duração do primeiro período de tempo de comando, por exemplo, em resposta ao mesmo comando ou a um comando separado.

Aos outros componentes de aparelho de impressão 802 também pode ser enviado um segundo comando que resulta em os mesmos ignorando tráfego I2C enviado para seus primeiros endereços na duração de um período de tempo de ‘segundo comando’. Tal como notado acima, quando não existem outros dispositivos escravos ‘monitorando’ o barramento I2C, restrições quanto à forma e conteúdo de mensagens enviadas por meio do barramento I2C podem ser reduzidas.

Portanto, neste modo, todos os primeiros endereços podem ser incapacitados efetivamente enquanto que somente um segundo endereço fica em comunicação com o barramento I2C 810. Em outros exemplos, mais de um pacote podem ser endereçáveis pelos respectivos endereços diferentes ao mesmo tempo.

Em alguns exemplos, um primeiro comando também pode resultar em um componente/pacote abordado ignorando tráfego I2C enviado para seus primeiros endereços na duração do primeiro período de tempo de comando, e/ou um segundo comando também pode resultar em um componente/pacote abordado sendo acessível por meio de pelo menos um segundo endereço.

[0113] Em alguns exemplos, o(s) pacote(s) de circuitos lógicos 806 pode(m) realizar uma tarefa de processamento, a qual pode ser uma tarefa de processamento tal como especificada em um comando, a fim de se ‘manter(m) ocupado(s)’ e ignorar tráfego I2C enviado para o primeiro endereço na duração do período de tempo especificado. Tal como notado acima, isto pode compreender uma tarefa de computação ou um tarefa de monitoramento, por exemplo, monitorar um timer.

[0114] Assim, os pacotes de circuitos lógicos 806 podem ser configurados para ter uma primeira resposta para um primeiro comando, a qual resulta em um segundo endereço desse pacote sendo capacitado para a duração do primeiro período de tempo de comando, e uma segunda resposta para um segundo comando, a qual resulta no pacote ignorando tráfego I2C enviado para o primeiro endereço (por exemplo, ao realizar uma tarefa de processamento tal como monitorar um timer e/ou executar uma tarefa computacional que absorve capacidade de processamento) na duração do segundo período de tempo de comando. Em outras palavras, cada um dos pacotes de circuitos lógicos 806 pode ser capacitado para executar um ou outro dos métodos da figura 5 e/ou da figura 7, dependendo da natureza do comando recebido.

[0115] Para considerar um exemplo particular, um dispositivo de hospedagem tal como um aparelho de impressão 804 neste exemplo desejando se comunicar com um pacote de circuitos lógicos 806 particular via seu segundo endereço - neste exemplo o pacote de circuitos lógicos 806a- pode emitir comandos a fim de instruir os outros pacotes de circuitos lógicos 806b-d para agirem em um modo que resulta em os mesmos ignorando tráfego no barramento 810. Isto pode compreender o conjunto de circuitos lógicos 808 enviar em série três comandos endereçados para um endereço exclusivo de cada um dos outros pacotes de circuitos lógicos 806b-d, cada comando especificando um primeiro modo de operação e um período de tempo. O primeiro modo de operação pode resultar em tráfego no barramento sendo ignorado. A seguir, o conjunto de circuitos lógicos 808 pode enviar um comando dedicado para o pacote de circuitos lógicos alvo 806a via seu primeiro endereço, o comando especificando um segundo modo de operação e um período de tempo. O segundo modo de operação pode compreender uma instrução resultando em tráfego no barramento 810 enviado para um primeiro endereço sendo ignorado e capacitação de um segundo endereço. O primeiro período de tempo de comando e o segundo período de tempo de comando em que tráfego é ignorado por pacotes de circuitos lógicos 806 diferentes podem ser especificados para sobrepor um ao outro, em alguns exemplos tendo em mente o atraso com o qual instruções serão recebidas.

[0116] O conjunto de circuitos lógicos hospedeiro pode então se comunicar com o pacote de circuitos lógicos selecionado 806a via seu segundo endereço na duração do período de tempo. Durante este período de tempo, já que em alguns exemplos outros dispositivos não estão ‘monitorando’

o barramento I2C, qualquer protocolo de comunicação (incluindo em alguns exemplos um protocolo não compatível com I2C) pode ser usado para comunicação com o pacote de circuitos lógicos selecionado 806a via seu segundo endereço.

[0117] Certamente, isto é somente um exemplo. Em outros exemplos, alguns ou todos os pacotes podem ser acessíveis por meio de um segundo endereço concorrentemente, ou uma mistura de primeiro e segundo endereços de respectivos pacotes pode ser acessível.

[0118] A figura 9 mostra um exemplo de um componente de aparelho de impressão substituível 802 que inclui um pacote de circuitos lógicos 900 compatível com I2C, o qual pode compreender qualquer um dos atributos dos pacotes 400a-d ou do conjunto de circuitos 424 descritos em relação às figuras 4A-E, e que em alguns exemplos pode ser configurado para executar qualquer um dos métodos descritos neste documento. O pacote neste exemplo compreende uma interface I2C 902 incluindo um contato de dados 904 para se comunicar por meio de um barramento I2C de uma impressora hospedeira.

[0119] O pacote neste exemplo compreende uma memória compreendendo dados representando características de líquido de impressão, e os dados são recuperáveis e atualizáveis por meio do contato de dados 904. O pacote 900 é configurado para, em resposta a uma solicitação de leitura recebida de um aparelho hospedeiro por meio de um primeiro endereço I2C (isto é, a solicitação de leitura é endereçada usando o primeiro endereço), transmitir dados incluindo os ditos dados representando características de líquido de impressão pelo barramento e por meio do contato de dados 904. Componentes de aparelho de impressão substituíveis 802 diferentes podem ser associados com memórias que podem armazenar características de líquidos de impressão diferentes.

[0120] O pacote 900 é configurado adicionalmente de tal maneira que, em resposta a um comando indicativo de uma tarefa e de um primeiro período de tempo recebido por meio do primeiro endereço, o pacote transmite dados na duração do período de tempo por meio dos mesmos barramento e contato de dados em resposta (e em alguns exemplos somente em resposta) a comandos recebidos que são endereçados para pelo menos um segundo endereço, diferente do primeiro endereço, e após o final do período de tempo, de novo transmitir dados por meio dos mesmos barramento e contato de dados em resposta (e em alguns exemplos somente em resposta) a comandos recebidos que são endereçados para o primeiro endereço.

[0121] Em alguns exemplos, o pelo menos um endereço diferente inclui um segundo endereço padrão e um segundo endereço adicional ou temporário em que o pacote 900 é configurado para, em resposta a um comando recebido que é endereçado para o segundo endereço padrão, reconfigurar o endereço para ser o segundo endereço temporário e/ou para responder (e em alguns exemplos somente em resposta) a comandos subsequentes enviados para o segundo endereço temporário até o final do período de tempo. Tais respostas podem ser enviadas por meio do mesmo barramento e do único contato de dados 904.

[0122] O componente de aparelho de impressão substituível 802 pode ser fornecido como um de uma pluralidade de componentes de aparelho de impressão, cujas memórias armazenam características de materiais de impressão diferentes. O pacote de cada um da pluralidade de componentes de aparelho de impressão substituíveis pode ser configurado para, em resposta a um comando indicativo da tarefa e do primeiro período de tempo recebido via respectivos primeiros endereços, transmitir respostas de dados para comandos recebidos que são endereçados para os mesmos respectivos endereços padrões.

[0123] Em alguns exemplos, o pacote 900 é configurado para transmitir, em resposta a comandos recebidos indicados que são endereçados para o primeiro endereço fora do período de tempo, dados que são autenticados, por exemplo, autenticados de modo criptografado, por exemplo, usando uma chave secreta e acompanhada por um código de autenticação de mensagem. Durante o período de tempo, entretanto, dados que não são autenticados podem ser transmitidos em resposta a comandos recebidos que são endereçados para o pelo menos um endereço diferente.

[0124] A figura 10 descreve um método de validar um componente de aparelho de impressão usando conjunto de circuitos lógicos associado com isto. Em alguns exemplos, o conjunto de circuitos lógicos pode ser um pacote de circuitos lógicos 404a-d, 900 e/ou o aparelho de processamento 424 tais como descritos acima.

[0125] Por exemplo, ao validar um componente de aparelho de impressão, pode ser pretendido verificar se um recipiente de agente de impressão vem de uma fonte autorizada, a fim de assegurar a qualidade do mesmo (por exemplo, ao realizar uma autenticação do mesmo). Em alguns exemplos, o processo de validação pode incluir uma verificação de integridade para assegurar que o componente de aparelho de impressão substituível e/ou o conjunto de circuitos lógicos associado com isto está funcionando tal como esperado. Isto pode compreender solicitar informação de sensor de tal maneira que o conjunto de circuitos lógicos de um componente de aparelho de impressão pode verificar se estes dados de sensor estão de acordo com parâmetros esperados.

[0126] O método compreende, no bloco 1002, responder a uma primeira solicitação de validação enviada por meio de um barramento I2C para um primeiro endereço associado com o conjunto de circuitos lógicos com uma primeira resposta de validação. O bloco 1004 compreende responder a uma segunda solicitação de validação enviada por meio do barramento I2C para um segundo endereço associado com o conjunto de circuitos lógicos com uma segunda resposta de validação.

[0127] Em alguns exemplos, a primeira resposta de validação é uma resposta autenticada de modo criptografado. Por exemplo, isto pode fazer uso de um segredo compartilhado e/ou usar uma chave criptográfica. Em alguns exemplos, a resposta criptográfica pode compreender pelo menos uma mensagem ‘assinada’, por exemplo, uma mensagem acompanhada por um código de autenticação de mensagem, ou pode compreender uma resposta criptografada. Em alguns exemplos, a segunda resposta de validação compreende resposta(s) não criptografada(s), ou resposta(s) não assinada(s). Em alguns exemplos, a maioria ou todas as respostas a solicitações de validação enviadas para o primeiro endereço são assinadas de modo criptografado usando uma chave armazenada no circuito lógico, enquanto que respostas a solicitações de validação enviadas para o segundo endereço não são assinadas de modo criptografado. Isto pode permitir que recursos de processamento usados para fornecer respostas aos comandos enviados para o segundo endereço sejam reduzidos.

[0128] A figura 11 descreve um exemplo do bloco 1004 com mais detalhes. Neste exemplo, a segunda solicitação de validação compreende uma solicitação para uma indicação da velocidade de relógio de um timer do conjunto de circuitos lógicos (em alguns exemplos, uma solicitação para uma velocidade de relógio do segundo timer 404b, ou de uma maneira mais geral de um timer associado com o segundo circuito lógico). O método compreende, no bloco 1102, determinar uma velocidade de relógio do conjunto de circuitos lógicos em relação a uma frequência de outro relógio de sistema ou sinal de ciclo mensurável pelo conjunto de circuitos lógicos. O bloco 1104 compreende determinar uma segunda resposta de validação com base na velocidade de relógio relativa. Isto, por exemplo, pode permitir que um período de tempo seja estabelecido por um aparelho hospedeiro no contexto de um timer provido com o conjunto de circuitos lógicos. Em alguns exemplos, a velocidade de relógio de um timer propriamente dito do conjunto de circuitos lógicos pode ser medida a fim de determinar a resposta de validação. Por exemplo, o número de ciclos de relógio do timer dentro de um número predeterminado de outros sinais de relógio/ciclos mensuráveis pode ser determinado, e, em alguns exemplos, uma indicação do resultado pode ser fornecida como a resposta de validação. Em alguns exemplos, uma velocidade de relógio pode ser determinada efetivamente ao comparar uma velocidade de relógio conhecida de um timer do conjunto de circuitos lógicos com a velocidade de relógio. Em alguns exemplos, a resposta de validação pode compreender uma seleção de um valor (por exemplo, uma contagem de relógio) mantido em uma memória indicando a velocidade de relógio do conjunto de circuitos lógicos em relação a um relógio de sistema/ciclo mensurável. Tal como foi notado anteriormente, em um exemplo a resposta pode ser baseada na velocidade de relógio de um timer interno do segundo circuito lógico, o qual pode ser um segundo timer além de um primeiro timer do primeiro circuito lógico.

[0129] Para considerar um exemplo de um método como este, o conjunto de circuitos lógicos pode compreender um número de registradores. Em um exemplo, um registrador pode registrar o número de saídas de um timer de um pacote de circuitos lógicos (em alguns exemplos, um timer associado com um segundo circuito lógico) em um número estabelecido de ciclos detectáveis pelo conjunto de circuitos lógicos. Por exemplo, em 8 ciclos detectáveis, podem existir, digamos, 120 ciclos registrados usando o timer interno do pacote de circuitos lógicos. Isto pode ser registrado em um ou mais registradores. Em tal exemplo, o valor “120” pode ser registrado em um registrador ou memória, o qual pode ser lido e verificado pelo circuito lógico de aparelho de impressão, em que verificação, por exemplo, pode compreender comparar o valor com um valor esperado. Em um exemplo, este valor de velocidade de relógio relativa pode ser representado pela contagem de relógio que é mencionada em exemplos desta revelação. Em outro exemplo, a contagem de relógio pode se relacionar com uma velocidade de relógio absoluta. A velocidade de relógio pode ser medida e comparada com uma contagem de relógio armazenada. Nesta revelação, a contagem de relógio armazenada pode incluir qualquer valor representando a velocidade de relógio relativa ou contagem de relógio incluindo um valor de referência ou uma faixa.

[0130] Em alguns exemplos, um relógio de sistema pode ser configurado para considerar uma velocidade do timer. Em alguns exemplos, um relógio de sistema pode ser acionado por um oscilador em anel do segundo circuito lógico tal como descrito anteriormente. O segundo circuito lógico pode compreender múltiplos timers tais como um relógio SAR (para o conversor analógico para digital) e um relógio de sistema.

[0131] A figura 12 mostra outro exemplo de um método de validação, o qual pode ser um método de validar um componente de aparelho de impressão usando conjunto de circuitos lógicos associado com isto. Em alguns exemplos, o conjunto de circuitos lógicos pode ser um pacote de circuitos lógicos 404a-d, 900 e/ou o aparelho de processamento 424 tais como descritos anteriormente.

[0132] Neste exemplo, o pacote de circuitos lógicos responde a uma primeira solicitação de validação direcionada para o seu primeiro endereço com respostas autenticadas de modo criptografado no bloco 1200. Como parte da primeira validação qualquer um ou qualquer combinação de uma identidade de versão (isto é, ID de revisão) do (de pelo menos parte do) pacote; um número de células por classe; um nível de material de impressão; uma contagem de relógio; dados históricos de leitura/gravação e outros dados de identidades e de características relacionados com o segundo endereço podem ser incluídos.

Em alguns exemplos, dados de identificação associados com um segundo circuito lógico, tais como a identidade de versão, tais como descritos acima podem ser armazenados em um primeiro circuito lógico.

Em alguns exemplos, os dados de identificação podem ser armazenados em ambos de o primeiro e o segundo circuito lógico.

Em alguns exemplos, após um segundo circuito lógico ter sido capacitado, tal como descrito anteriormente, o método compreende no bloco 1202 receber um sinal de estabelecimento de endereço, o qual é enviado por meio do barramento I2C para um segundo endereço inicial associado com conjunto de circuitos lógicos.

Em alguns exemplos, o sinal de estabelecimento de endereço pode ser indicativo de um segundo endereço temporário.

Por exemplo, o conjunto de circuitos lógicos hospedeiro (por exemplo, o conjunto de circuitos lógicos de um aparelho de impressão) pode selecionar e/ou gerar o segundo endereço temporário, e transmitir o mesmo para o conjunto de circuitos lógicos associado com o componente de aparelho de impressão substituível.

Em outros exemplos, o segundo endereço temporário pode ser selecionado em outro modo, por exemplo, com base em dados mantidos em uma memória do conjunto de circuitos lógicos.

O bloco 1204 compreende estabelecer o segundo endereço como o endereço do conjunto de circuitos lógicos. Tal como notado acima, em alguns exemplos, isto pode compreender substituir um endereço padrão por um endereço temporário que pode ser selecionado, em alguns exemplos, por um aparelho de impressão.

[0133] Em alguns exemplos, o segundo endereço temporário pode ser mantido na duração de um período de comunicação, e então o endereço pode reverter para o endereço inicial (o que, portanto, pode fornecer um endereço padrão). Em alguns exemplos, o endereço inicial é restabelecido na próxima ocasião em que o segundo circuito lógico é capacitado.

[0134] O método continua no bloco 1206 ao determinar a segunda resposta de validação ao ler uma memória de conjunto de circuitos lógicos para fornecer uma indicação de identidade de versão. Esta pode ser uma indicação da versão de hardware, software e/ou firmware usado no pacote de circuitos lógicos, por exemplo, em um segundo circuito lógico do pacote. Em alguns exemplos, esta pode ser uma indicação da versão de pelo menos um sensor que pode ser fornecido como parte do conjunto de circuitos lógicos. A identidade de versão (isto é, ID de revisão) da segunda validação pode casar com a identidade de versão da primeira validação.

[0135] Por exemplo, isto pode compreender fornecer um ou mais ‘valores de revisões’, os quais podem ser o conteúdo de um ou mais registradores. Pode existir o caso em que pelo menos uma, e em alguns exemplos cada uma, matriz e/ou subcomponente do conjunto de circuitos lógicos é associado com um valor de revisão que indica o tipo ou versão de hardware, e pode permitir a um circuito I2C mestre fornecer comunicações mais apropriadas.

[0136] Assumindo que os valores retornados satisfazem critérios predeterminados (por exemplo, um número esperado de valores de revisões é retornado e/ou o valor de revisão é reconhecido por um aparelho de impressão hospedeiro, ou tem um formato válido ou algo semelhante), o método continua no bloco 1208 ao determinar uma segunda resposta de validação adicional ao testar pelo menos um componente do conjunto de circuitos lógicos para retornar um resultado de teste. Embora sensores possam não ser fornecidos em associação com todo conjunto de circuitos lógicos (e/ou um teste do mesmo possa não ser realizado), em alguns exemplos, a segunda resposta de validação pode compreender um teste real de quaisquer células ou sensores fornecidos envolvidos em comunicações por meio do segundo endereço. Por exemplo, isto pode compreender um teste para indicar se uma célula e/ou um resistor está respondendo tal como esperado. Por exemplo, o teste pode incluir verificar a velocidade de relógio absoluta ou relativa, por exemplo, ao comparar a velocidade de relógio medida com uma velocidade de relógio armazenada, tal como descrito anteriormente. Em alguns exemplos um valor esperado para a velocidade de relógio pode ser determinado com base na indicação de identidade de versão (por exemplo, o ‘valor de revisão’). Por exemplo, pode ser determinado que uma versão particular de hardware tenha um valor de resposta particular.

[0137] No bloco 1210 o método compreende determinar uma segunda resposta de validação adicional ao ler uma memória de conjunto de circuitos lógicos para fornecer uma indicação do número de células ou sensores em pelo menos uma classe de sensor. Em alguns exemplos, o número retornado desta segunda validação deve casar com uma contagem de sensor fornecida na primeira validação. Por exemplo, isto pode fornecer uma indicação do número de resistores em um sensor de nível de fluido. Em alguns exemplos, pode existir uma pluralidade de valores fornecidos se relacionando, por exemplo, com tipos de sensores diferentes. Este recurso de validação pode permitir a um aparelho de impressão configurar parâmetros para leitura mais tarde dos sensores. Além disso, se este valor não for um valor esperado, o que pode ser determinado ao casar valores fornecidos na primeira e na segunda validação, ele pode resultar no conjunto de circuitos lógicos falhando em um teste de validação. Em alguns exemplos o valor esperado pode ser determinado com base na segunda resposta de validação. Por exemplo, pode ser determinado que uma versão particular de hardware tenha um número particular de sensores.

[0138] Neste exemplo, um status de leitura e/ou de gravação de pelo menos parte do conjunto de circuitos lógicos, (em alguns exemplos, o histórico de leituras/gravações de um segundo circuito lógico) é registrado em uma memória do mesmo em uma base contínua, por exemplo, entre ações associadas com cada bloco da figura 12. Em particular, neste exemplo, uma pluralidade de indicações de um status de leitura/gravação é armazenada em uma memória, cada uma sendo determinada usando uma função algorítmica predeterminada diferente. Tais funções algorítmicas (que podem ser funções algorítmicas secretas,

ou baseadas em dados secretos, em que a solução é também derivável com base em um segredo conhecido pelo aparelho de impressão no qual o componente de aparelho de impressão substituível é para ser arranjado) podem ser aplicadas de tal maneira que ações de leitura/gravação diferentes resultam em um valor diferente sendo armazenado.

A função algorítmica pode incluir embaralhamento, por exemplo, assinar o valor de histórico de leituras/gravações, o que pode ser executado por meio de instruções predeterminadas ou gravadas no pacote de circuitos lógicos.

Em alguns exemplos, o conteúdo da leitura e/ou gravação pode ser considerado pelo algoritmo de tal maneira que o mesmo número de operações de leitura/gravação pode resultar em um valor diferente sendo associado com o histórico se o conteúdo das operações de leitura/gravação diferir.

Em alguns exemplos, a ordem das operações de leitura/gravação também pode impactar o valor armazenado.

O algoritmo pode ser armazenado ou incorporado no pacote de circuitos lógicos, por exemplo, no segundo circuito lógico.

Em alguns exemplos, o valor de status de histórico de leituras/gravações pode ser usado para verificação de erro de comunicação de dados.

Em alguns exemplos, o pacote de circuitos lógicos é configurado para atualizar o histórico de leituras/gravações após eventos de leitura/gravação.

Por exemplo, o segundo circuito lógico pode ser configurado, por exemplo, incorporado, para regravar a parte de dados de histórico de leituras/gravações após cada respectiva ação de leitura ou gravação no segundo circuito lógico, em que a parte de dados de histórico de leituras/gravações pode ser regravada após ou em cada ciclo de leitura ou de gravação.

A parte de dados de histórico de leituras/gravações pode ser atualizada após uma solicitação de leitura do aparelho de impressão, uma solicitação de gravação do aparelho de impressão ou ambas. Por exemplo, a atualização pode ser baseada em uma restauração de armazenamento temporário interno de saída, ou ela pode ser baseada em uma instrução recebida do circuito de aparelho de impressão. O segundo circuito lógico pode ser incorporado para atualizar a parte de dados de histórico de leituras/gravações com base em ações do segundo circuito lógico. Em um exemplo, o pacote de circuitos lógicos é configurado para não atualizar o histórico de leituras/gravações ao reconfigurar o segundo endereço para o endereço temporário. Em um exemplo, o pacote de circuitos lógicos é configurado para atualizar o histórico de leituras/gravações durante o período de tempo medido, após configurar o segundo endereço para o endereço temporário. Também em outro exemplo o aparelho de impressão regrava o campo de dados de histórico de leituras/gravações.

[0139] Neste exemplo, portanto, o método compreende adicionalmente armazenar uma pluralidade de indicações do status de histórico de leituras/gravações do conjunto de circuitos lógicos e atualizar a indicação armazenada com cada solicitação de leitura/gravação do conjunto de circuitos lógicos.

[0140] No bloco 1212, o método compreende determinar uma segunda resposta de validação adicional que compreende uma indicação de um histórico de leituras e/ou gravações do conjunto de circuitos lógicos. A resposta pode ser selecionada com base em uma indicação fornecida na solicitação, de tal maneira que um valor esperado associado com uma função algorítmica particular é selecionado e retornado. A função algorítmica pode ser armazenada ou incorporada no pacote de circuitos lógicos, por exemplo, no segundo circuito lógico. A função algorítmica pode incluir assinar os dados históricos de leitura/gravação. Fornecer um número de funções algorítmicas diferentes pode ajudar em aumentar segurança do processo de validação.

[0141] Em um exemplo, o conjunto de circuitos lógicos compreende pelo menos um registrador (por exemplo, somente de leitura) que cria um valor representando uma assinatura, isto é, que permite decodificação e verificação por um aparelho de impressão que armazena os dados para decodificar a assinatura. Um valor indicativo do histórico de leituras/gravações pode ser armazenado no mesmo e pode ser atualizado quando operações (de leitura/gravação) ocorrem dentro do conjunto de circuitos lógicos, e por esta razão fornece uma indicação de um histórico de leituras e/ou gravações do conjunto de circuitos lógicos. Pode existir o caso em que nem todas as ações resultam no registrador sendo atualizado e pode existir pelo menos um evento de acesso de registrador que não resulta no valor sendo atualizado. A ordem das leituras/gravações pode ter um efeito sobre os valores. Como o aparelho hospedeiro pode manter o seu próprio histórico das leituras e gravações que ele solicita do conjunto de circuitos lógicos, ele pode verificar o valor contra o seu próprio registrador para determinar se as leituras/gravações estão sendo realizadas e/ou se a função para determinar o valor está operando tal como esperado.

[0142] Neste exemplo, embora tais métodos possam ser pensados como métodos pseudocriptográficos, já que eles podem ser baseados em um segredo compartilhado, a segunda resposta de validação pode ser fornecida sem uma assinatura digital ou código de autenticação de mensagem ou chave de sessão ou identificador de chave de sessão, e não pode ser qualificada como comunicação autenticada de modo criptografado, enquanto que a primeira resposta de validação pode ser provida com uma assinatura digital, código de autenticação de mensagem ou chave de sessão e/ou identificador de chave de sessão e pode ser qualificada como comunicação autenticada de modo criptografado. Em um exemplo, as validações diferentes podem ser associadas com circuitos lógicos diferentes que podem ser integrados ao pacote em um modo de custo relativamente baixo sem comprometer integridade de sistema.

[0143] Em alguns exemplos, os métodos de qualquer uma das figuras 10 a 12 podem ser executados em relação a componentes de aparelho de impressão substituíveis nos quais sensores provavelmente são para contactar fluidos de impressão. Tal contato pode significar que os sensores estão sujeitos a danos e por esta razão verificar se os sensores estão agindo como pretendido pode ser particularmente benéfico. Entretanto, os métodos também podem ser executados em relação a outros tipos de componentes de aparelho de impressão substituíveis.

[0144] Em alguns exemplos se qualquer resposta de validação não for tal como esperada (ou, em alguns exemplos, se uma resposta e/ou uma confirmação de uma solicitação não for recebida), um aparelho de impressão pode determinar que um componente de aparelho de impressão substituível não passou em uma verificação, e, em alguns exemplos, pode rejeitar o componente de aparelho de impressão substituível. Em alguns exemplos, pelo menos uma operação do aparelho de impressão pode ser impedida ou alterada como um resultado de um componente de aparelho de impressão substituível não passar em uma verificação.

[0145] Em alguns exemplos, as respostas de validação podem ser fornecidas em intervalos de tempo, com cada teste sendo executado em um modo serial.

[0146] A figura 13A mostra um exemplo de um arranjo prático possível de um segundo circuito lógico incorporado por uma montagem de sensores 1300 em associação com um pacote de circuitos 1302. A montagem de sensores 1300 pode compreender uma pilha de filmes finos e incluir pelo menos um conjunto de sensores tais como um conjunto de sensores de nível de fluido. O arranjo tem uma relação de aspectos de comprimento : largura alta (por exemplo, tal como medido ao longo de uma superfície de substrato), por exemplo, sendo de cerca de 0,2 mm em largura, por exemplo, menor que 1 mm, 0,5 mm ou 0,3 mm, e de cerca de 20 mm em comprimento, por exemplo, maior que 10 mm, resultando em relações de aspectos de comprimento:largura iguais ou maiores que aproximadamente 20, 40, 60, 80 ou 100:1. Em uma condição instalada o comprimento pode ser medido ao longo da altura. O circuito lógico neste exemplo pode ter uma espessura menor que 1 mm, menor que 0,5 mm ou menor que 0,3 mm, tal como medida entre a parte inferior do substrato (por exemplo, de silício) e a superfície externa oposta. Estas dimensões significam que as células ou sensores individuais são pequenos. A montagem de sensores 1300 pode ser fornecida em um carregador relativamente rígido 1304, o qual neste exemplo também carrega contatos de barramento I2C de Terra, Relógio, Energia e de Dados.

[0147] A figura 13B mostra uma vista em perspectiva de um cartucho de impressão 1312. O cartucho de impressão 1312 tem um alojamento 1314 que tem uma largura W menor que a sua altura H e que tem um comprimento L ou profundidade que é maior que a altura H. Uma saída de líquido de impressão 1316 (neste exemplo, uma saída de agente de impressão fornecida no lado inferior do cartucho 1312), uma entrada de ar 1318 e um recesso 1320 são fornecidos em uma face dianteira do cartucho 1312. O recesso 1320 se estende através da parte superior do cartucho 1312 e os contatos de barramento I2C (isto é, almofadas) 1322 de um pacote de circuitos lógicos 1302 (por exemplo, de um pacote de circuitos lógicos 400a-d, 900 tal como descrito anteriormente) são fornecidos em um lado do recesso 1320 junto ao lado interno da parede lateral do alojamento 1314 adjacente à parte superior e dianteira do alojamento 1314. Neste exemplo, o contato de dados é o mais baixo dos contatos 1322. Neste exemplo, o pacote de circuitos lógicos 1302 é fornecido junto ao lado interno da parede lateral.

[0148] Em alguns exemplos o pacote de circuitos lógicos 1302 compreende uma montagem de sensores tal como mostrado na figura 13A.

[0149] Será percebido que colocar conjunto de circuitos lógicos dentro de um cartucho de material de impressão pode criar desafios com relação à confiabilidade do cartucho por causa dos riscos de que curtos-circuitos ou danos podem ocorrer para o conjunto de circuitos lógicos durante expedição e manuseio por usuário, ou durante a vida do produto.

[0150] Um sensor danificado pode fornecer medições imprecisas, e resultar em decisões não apropriadas por um aparelho de impressão ao avaliar as medições. Portanto, um método tal como exposto em relação às figuras 10 a 12 pode ser usado para verificar se comunicações com o conjunto de circuitos lógicos com base em uma sequência de comunicação específica fornecem resultados esperados. Isto pode validar a saúde operacional do conjunto de circuitos lógicos.

[0151] Em outros exemplos, um componente de aparelho de impressão substituível inclui um pacote de circuitos lógicos de qualquer um dos exemplos descritos neste documento, em que o componente compreende adicionalmente um volume de líquido. O componente pode ter uma altura H que é maior que uma largura W e um comprimento L que é maior que a altura, a largura se estendendo entre dois lados. almofadas de interface do pacote podem ser fornecidas no lado interno de uma das paredes laterais confrontando um recesso para uma interconexão de dados ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto da parte superior e dianteira do componente, e a almofada de dados sendo a mais baixa das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na parte dianteira no mesmo eixo geométrico de referência vertical paralelo à direção H de altura, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza as almofadas de interface (isto é, as almofadas são inseridas parcialmente a partir da borda por uma distância d). O resto do pacote de circuitos lógicos também pode ser fornecido junto ao lado interno.

[0152] Em alguns exemplos, o cartucho de impressão compreende um recipiente de material de impressão compreendendo um pacote de circuitos de validação compreendendo uma memória, um conjunto de contatos para conexão com um barramento I2C de um aparelho de impressão, pelo menos um timer e conjunto de circuitos para fornecer uma primeira função de validação, ativada por meio de mensagens enviadas para um primeiro endereço em um barramento I2C; e uma segunda função de validação, ativada por meio de mensagens enviadas para um segundo endereço no barramento I2C.

[0153] Em componentes de aparelho de impressão pré- existentes tais como cartuchos de impressão, pacotes de circuitos lógicos podem consistir de circuitos integrados referidos algumas vezes como microcontroladores ou microcontroladores seguros. Estes circuitos integrados são configurados para armazenar, transmitir e atualizar status e características de componentes de aparelho de impressão correspondentes, algumas vezes em um modo seguro. O dito status pode incluir um nível de material de impressão, por exemplo, atualizado pelo aparelho de impressão após cada tarefa de impressão e com base em contagem de gotas e/ou em contagem de páginas. Basear o status em contagem de gotas ou em contagem de páginas indica um modo indireto de medir um nível de material de impressão remanescente porque ele pode ser baseado em, por exemplo, estatística de impressão global em vez de no conteúdo do componente de aparelho de impressão individual. Consequentemente, o status ou características de um componente de aparelho de impressão tal como armazenado e refletido por seu pacote de circuitos lógicos associado pode ser errado ou não confiável.

[0154] Esta revelação aborda primeiro pacotes de circuitos lógicos de exemplo adaptados para capacitar conexão de dispositivos de detecção adicionais a um componente de aparelho de impressão, ou incluindo esses dispositivos de detecção. Esta revelação também aborda outros exemplos de pacotes de circuitos lógicos que são configurados para serem compatíveis com um circuito lógico de aparelho de impressão que é projetado para ser compatível (por exemplo, ler, gravar e/ou comandar) com os primeiros pacotes de circuitos lógicos de exemplo.

[0155] Tal como dito, exemplos diferentes desta revelação facilitam para que subdispositivos diferentes em um pacote de circuitos de um componente de impressão substituível se comuniquem com um controlador de impressora, por exemplo, além de, ou em vez de, os circuitos integrados baseados em microcontroladores mencionados isolados, os quais tipicamente não são configurados para medir diretamente status de certos componentes.

[0156] Em um exemplo, o pacote de circuitos lógicos permite uma comunicação relativamente segura e confiável enquanto que controlando custos e/ou fabricação. Certos exemplos desta revelação facilitam adicionar capacidades a protocolos de comunicação existentes (parcialmente) em impressoras, tais como os barramentos I2C existentes que se comunicam com circuitos integrados nos componentes de aparelho de impressão.

[0157] Em um exemplo, esta revelação explora inclusão, por exemplo, de tipo de laboratório em um chip, conjuntos de células (por exemplo, como parte de “segundos circuitos lógicos”) em pacotes de circuitos lógicos de componentes de aparelho de impressão, os quais em um exemplo podem ser implementados em combinação com barramentos de interfaces de aparelho de impressão existentes, por exemplo, em um esforço para controlar custos e confiabilidade. Tal como explicado anteriormente, exemplos de segundos circuitos lógicos incluem conjuntos de sensores finos baseados em silício. Em um exemplo estes sensores não usam protocolos de comunicação de dados digitais estabelecidos ou padrões tais como I2C. Particularmente eles podem contar com comunicações de sinais analógicos personalizados. Alguns dos exemplos desta revelação envolvem a integração de tais arranjos de memória em pacotes de circuitos lógicos de componentes de aparelho de impressão.

[0158] A figura 14 representa exemplos específicos diferentes de um pacote de circuitos lógicos incluindo tais conjuntos de sensores.

[0159] Em certos exemplos, integrar dispositivos de detecção relativamente não explorados e algumas vezes relativamente complexos a componentes de aparelho de impressão pode resultar em problemas não antecipados no campo. Por exemplo, o fabricante não pode ser capaz de predizer exatamente como a inovação pode trabalhar após vários anos nas prateleiras em condições climáticas diferentes e então em um estado conectado durante e entre condições de impressão diferentes.

Além disso, questões de custo e de fabricação não antecipadas podem surgir.

Também pode existir um desejo de fornecer um componente alternativo para conectar ao mesmo aparelho de impressão para outros motivos.

Para aliviar qualquer um destes potenciais desafios ou outros desafios, certos componentes de aparelho de impressão tais como cartuchos de serviços de impressão podem não ser equipados com conjuntos de sensores.

Portanto, esta revelação também abrange outros pacotes de circuitos lógicos de exemplo que são compatíveis com um circuito lógico de aparelho de impressão hospedeiro que foi adaptado originalmente para se comunicar com os segundos circuitos lógicos com sensores, cujo aparelho de impressão hospedeiro em certas instâncias já pode estar operacional em muitas localizações de clientes diferentes em todo o mundo antes de projetar estes outros pacotes compatíveis.

Estes outros pacotes compatíveis são adaptados para não contar com os mesmos segundos circuitos lógicos com sensores para se comunicar com o circuito lógico de aparelho de impressão hospedeiro original.

Nestes exemplos, certos componentes físicos de hardware tais como dispositivos sensores podem, pelo menos parcialmente, ser substituídos por componentes virtuais ou incorporados diferentes ou por dados representativos das propriedades ou estados diferentes dependendo do comando de impressora recebido, o que pode permitir ao aparelho de impressão aceitar estes pacotes de circuitos lógicos como incluindo conjuntos de sensores originais.

Além de serem operáveis, estes pacotes compatíveis podem precisar passar por certas verificações de integridade tais como as primeira e segunda validações mencionadas.

[0160] Em um exemplo, estes pacotes compatíveis podem ser relativamente baratos ou relativamente fáceis de fabricar. Em outros exemplos, estes pacotes compatíveis podem ser mais confiáveis do que o pacote de circuitos lógicos de conjunto de sensores desta revelação. De novo em outros exemplos, estes pacotes compatíveis fornecem uma alternativa para circuitos lógicos baseados em conjunto de segundos sensores. De novo em outros exemplos, estes pacotes compatíveis podem facilitar testagem ou reparo do aparelho de impressão ou de outros componentes do aparelho de impressão. O pacote compatível pode ser projetado para produzir respostas similares para comandos de circuito lógico de aparelho de impressão de maneira que o circuito lógico de aparelho de impressão aceite as respostas, tal como se um segundo circuito lógico original estivesse instalado. Em certos exemplos, os circuitos integrados compatíveis podem ser fornecidos quando certos pacotes de circuitos lógicos baseados em conjunto de sensores falham no campo para substituir estes circuitos integrados falhando; para diminuir custos; porque eles são mais fáceis de fabricar; como uma alternativa; ou por outros motivos. A figura 15 revela um exemplo de outro pacote de circuitos lógicos compatível. Exemplos mencionados anteriormente também abrangem tal pacote alternativo, tal como, por exemplo, a figura 4B.

[0161] A figura 14 ilustra um pacote de circuitos lógicos 1401 para um componente de impressão substituível se conectar por meio de interface com um circuito lógico de aparelho de impressão por meio de um único pacote de interface e tendo um segundo circuito lógico 1405 com conjuntos de células ou de sensores. O pacote de circuitos lógicos 1401 pode incluir um primeiro circuito lógico 1403 e um segundo circuito lógico 1405, contudo os sub-recursos que serão descritos a seguir podem ser fornecidos em um único pacote sem uma distinção clara entre o primeiro e o segundo circuito lógico 1403, 1405. De fato, o pacote de circuitos lógicos 1401 ilustrado pode incluir alguns e não todos os subcomponentes ilustrados. Os subcomponentes ilustrados foram abordados em outros exemplos desta revelação. Alguns dos recursos são explicados em relação às primeira e segunda validações. Para um melhor entendimento de certos recursos da figura 14 referência é feita para todas as publicações citadas nesta revelação, todas as quais pertencem ao presente requerente.

[0162] O primeiro circuito lógico 1403 inclui um primeiro endereço (indicado por um bloco 1402), o qual pode ser um primeiro endereço I2C, e que pode ser diferente daquele de outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho hospedeiro ao mesmo tempo. O segundo circuito lógico 1405 pode incluir um segundo endereço (indicado pelo bloco 1404) que, pelo menos antes ou ao capacitar o segundo circuito lógico 1405, pode ser o mesmo que aquele de outros pacotes de outros componentes que devem ser conectados ao mesmo aparelho hospedeiro ao mesmo tempo. Durante ou após capacitação do segundo circuito lógico 1405 o segundo endereço pode ser reconfigurado, por exemplo, para ficar diferente daquele de outros pacotes conectados 1401.

[0163] O primeiro circuito lógico 1403 inclui uma memória 1407 e uma CPU (unidade central de processamento)

1409. A memória 1407 pode incluir uma parte assinada e não assinada, por exemplo, dependendo da segurança desejada de uma característica de dados particulares, tal como desejado por um OEM e/ou parcialmente por espaço disponível de cada parte assinada ou não assinada. A memória 1407 pode armazenar pelo menos um de características, status e dados de identidade 1415, 1419/1437 associados com o componente de impressão substituível. As características podem incluir cor, tipo de material de impressão, os mapas de cores 1411, as fórmulas de conversão de cores 1413 e outras características. A identidade 1415 pode incluir um número de produto, marca e/ou qualquer código para ser associado com a identidade do componente de aparelho de impressão substituível, por exemplo, para associação com uma garantia de um OEM que deve ser necessária ou por outros motivos. Em certos exemplos, a identidade ou identidades 1419/1437, 1415 intencionalmente podem ser deixadas em branco, por exemplo, quando uma entidade externa fornece além do OEM o pacote 1401. O status pode incluir dados para associação com um nível de material de impressão relativo ou absoluto 1427, por exemplo, com base em pelo menos um de contagem de páginas, contagem de gotas e/ou com base em um status das células 1451, 1453, 1457, 1455 do segundo circuito lógico 1403, 1405. O primeiro circuito lógico 1403 pode incluir adicionalmente uma chave criptográfica 1441 para autenticar de modo criptografado mensagens, cujas mensagens podem incluir qualquer um de os ditos status, características e/ou identidade.

[0164] O pacote de circuitos lógicos 1401 inclui uma interface 1423 para interconectar os subcomponentes de pacote incluindo o primeiro e o segundo circuito lógico 1403, 1405 ao barramento de interface de aparelho de impressão incluindo, por exemplo, três ou quatro almofadas de interconexão compatíveis com I2C. O pacote de circuitos lógicos 1401 pode incluir a lógica de autenticação dedicada e separada 1417. A lógica de autenticação dedicada pode incluir o seu próprio processador dedicado separado da CPU 1409, por exemplo, projetado especialmente para realizar um ciclo de cálculo específico em um número alto de vezes dentro de uma janela de tempo curto 1421. A janela de tempo 1421 pode ser armazenada na memória 1407. O pacote de circuitos lógicos 1401 pode incluir um primeiro timer 1429 para medir um período de timer tal como indicado em um comando, por exemplo, para executar uma tarefa específica tal como capacitar um segundo circuito lógico. O primeiro circuito lógico 1403 pode incluir, ou ser conectado a, um caminho e/ou comutador de sinal para capacitar o segundo circuito lógico 1405 e/ou para determinar um tempo a partir do qual o pacote de circuitos lógicos 1401 deve responder a comandos direcionados para o segundo endereço reconfigurável (indicado por um bloco 1404).

[0165] A memória 1407 pode armazenar características relacionadas com o segundo circuito lógico

1405. A memória 1407 pode armazenar uma contagem de células 1431 para cada uma de pelo menos uma classe das células 1451, 1453, 1457, 1455, para ser associada com um número de células da(s) respectiva(s) classe(s). A memória 1407 pode armazenar uma contagem de relógio 1433 que pode ser associada com uma velocidade de relógio relativa ou absoluta de um segundo timer 1435. A memória 1407 pode armazenar um ID de revisão 1419 para ser associado com um ID de revisão 1437 do segundo circuito lógico 1405.

[0166] Alguns dos dados mencionados anteriormente podem ser incluídos como dados assinados digitalmente, tal como, por exemplo, pelo menos um de a janela de tempo 1421, o ID de revisão 1419, a fórmula de conversão de cor 1413, os mapas de cores 1411 e a contagem de células 1433. Em um exemplo a chave criptográfica 1441 é armazenada em memória de hardware segura e separada que deve ser entendida como estando abrangida pela primeira memória 1407.

[0167] Além disso, a memória 1407 pode armazenar pelo menos uma de as instruções 1443 para autenticar de modo criptografado mensagens usando a chave 1441; as instruções 1443 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e as instruções 1445 para capacitar/ativar o segundo circuito lógico 1405 com base em um respectivo comando incluindo um período de timer e/ou uma tarefa, incluindo medir o período de tempo, por exemplo, com o primeiro timer 1429; e outras instruções de autenticação ou não de autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de tal maneira que comunicações em resposta aos comandos direcionados para o primeiro endereço podem ser autenticadas de modo criptografado usando a chave criptográfica 1441, por exemplo, acompanhada por um código de autenticação de mensagem e/ou um identificador de chave de sessão, enquanto que respostas para comandos direcionados para o segundo endereço podem não ser autenticadas de modo criptografado usando a chave 1441, por exemplo, não acompanhada por um código de autenticação de mensagem e/ou um identificador de chave de sessão.

[0168] O segundo circuito lógico 1405 inclui as diversas células 1451, 1453 ou os conjuntos de células 1455, 1457 de classes diferentes, cujos números podem corresponder às contagens de células 1431, 1463. O exemplo ilustrado inclui quatro classes de células diferentes, mas podem existir mais ou menos classes de células diferentes. Por exemplo, de cada classe, as células podem ter uma resistência, tamanho, material ou outra propriedade similar. Um conjunto de células pode incluir pelo menos 50 ou pelo menos 100 células. As células podem ser adaptadas para aquecer ou para detectar uma certa propriedade tal como presença de material de impressão adjacente à célula. As células podem incluir resistores com ou sem propriedades de detecção ou de aquecimento, ou células simuladas para somente receber sinais sem influenciar uma ação de leitura ou gravação. Dependendo do tipo de células, pelo menos um ADC e/ou DAC 1467 pode ser usado para converter sinais entre digital e analógico, por exemplo, para facilitar conversões de sinais por meio da interface 1423.

[0169] O segundo circuito lógico 1405 pode incluir uma segundo timer 1435 que pode determinar uma velocidade de relógio interno, cuja velocidade de relógio pode corresponder à contagem de relógio armazenada 1433.

[0170] O segundo circuito lógico 1405 pode armazenar um ID de revisão 1437, o qual pode ser associado com certas propriedades pelo aparelho de impressão. O aparelho de impressão pode comparar o primeiro e o segundo ID de revisão armazenados respectivamente no primeiro e no segundo circuito lógico 1403, 1405, tal como explicado em relação às primeira e segunda respostas de validação.

[0171] O segundo circuito lógico 1405 pode ser configurado para comunicar a pelo menos uma contagem de células 1463 relativa a cada respectiva classe de células, a qual pode corresponder à contagem de células 1431 do primeiro circuito lógico 1403. Em outro exemplo as células por classe podem ser sondadas pelo circuito lógico de aparelho de impressão ou pelo pacote de circuitos lógicos quando instaladas no aparelho de impressão. Por exemplo, uma contagem de células do segundo circuito lógico 1405 pode ser determinada ao medir um último sensor ou propriedade de último sensor. A contagem de células lida ou testada pode ser comparada à contagem de células armazenada no primeiro circuito lógico 1403.

[0172] O pacote de circuitos lógicos 1401 pode incluir um campo ou a parte de dados 1465 armazenando um histórico de leituras/gravações associado com ações de leitura e gravação associadas com o segundo endereço 1404, por exemplo, o segundo endereço temporário 1404. O pacote de circuitos lógicos pode ser configurado para atualizar esse campo após cada respectiva sessão de leitura/gravação, usando uma função algorítmica que pode ser baseada parcialmente no conteúdo da sessão de leitura/gravação e/ou em outras variáveis, cuja função pode incluir alguma forma de embaralhamento de bits.

[0173] O segundo circuito lógico 1405 pode incluir um segundo arranjo de memória 1461 que armazena pelo menos uma destas características de segundo circuito lógico, tais como a contagem de células 1463, o histórico de leituras/gravações (L/G) 1465 e/ou ID de revisão 1437.

[0174] Tal como mencionado anteriormente em relação a uma primeira e segunda validação, em um exemplo, comunicações do segundo circuito lógico 1405 não são autenticadas de modo criptografado usando a mesma chave criptográfica das comunicações do primeiro circuito lógico 1403 e/ou não são autenticadas de modo criptografado em nenhum modo. Em um exemplo a saída de sinal do segundo circuito lógico 1405 pode ser incorporada para embaralhar seus sinais de saída que por sua vez podem ser decodificados pelo circuito lógico de aparelho de impressão.

[0175] A figura 15 ilustra um pacote de circuitos lógicos compatível 1501 configurado para ter respostas similares para respectivos comandos de aparelho de impressão tal como o pacote de circuitos lógicos 1401 da figura 14. O pacote de circuitos lógicos 1501 inclui uma interface 1523 para se conectar ao barramento de interface de aparelho de impressão incluindo, por exemplo, três ou quatro almofadas de interconexão compatíveis com I2C. O primeiro pacote de circuitos lógicos 1501 inclui uma memória 1507 e uma CPU (unidade central de processamento)

1509. O pacote 1501 pode armazenar as instruções 1545 para responder a comandos correspondentes direcionados para (i) um primeiro endereço; e, em um comando de capacitação incluindo um período de tempo, (ii) um segundo endereço inicial; e ao receber um endereço reconfigurado, (iii) um segundo endereço reconfigurado (tal como indicado pelo bloco 1502, 1504). A memória 1507 pode armazenar pelo menos uma das características 1515, 1519, 1537, incluindo dados de identidade e um status 1527 associados com o componente de impressão substituível.

[0176] Este pacote de exemplo 1501 pode incluir certos LUTs, os algoritmos 1505 e/ou o cabeamento 1551, 1553, 1555, 1557 configurados para gerar respostas que o circuito lógico de aparelho de impressão associou com estas células. Em um exemplo, o cabeamento do pacote de circuitos lógicos 1501 tem propriedades similares àquelas dos conjuntos de células e células da figura 14, para ajudar a gerar sinais de saída compatíveis ou receber sinais de entrada. Em um exemplo o cabeamento é para receber sinais de entrada e/ou para imitar células tais como resistores e registradores. Em um exemplo, o cabeamento pode incluir uma segundo timer ou relógio correspondendo a uma contagem de relógio 1533. Em outro exemplo o segundo circuito lógico da figura 14 pode ser substituído por uma emulação virtual total, por exemplo, usando o dito LUT e/ou o algoritmo 1505, sem cabeamento adicional. O LUT de saída 1505 pode ser configurado para associar certos comandos e sinais recebidos com certas saídas aceitáveis, por exemplo, pelo menos parcialmente com base em um status atualizado 1527. Além de, ou em vez de, o LUT de saída 1505, algoritmos podem ser fornecidos para gerar saídas compatíveis. Consequentemente, o LUT de saída, algoritmos 1505 e o cabeamento 1551, 1553, 1555, 1557 podem ser configurados para representar um conjunto de sensores 1451, 1453, 1455, 1457 ou um segundo circuito lógico completo 1405 (figura 14), o qual neste exemplo da figura 15 é pelo menos parcialmente virtual e não precisa representar um status real do componente de impressão no modo em que o aparelho de impressão interpretaria isto. Particularmente o LUT, algoritmo 1505 e/ou o cabeamento 1551, 1553, 1555, 1557 podem facilitar para que um pacote de circuitos lógicos compatível com trabalho 1501 seja capaz de imprimir com o aparelho de impressão.

[0177] O pacote compatível 1501 armazena o ID de revisão 1519, 1537, por exemplo, em um campo ou em dois campos, ou é pelo menos configurado para fornecer o mesmo para o aparelho de impressão com base em uma solicitação de leitura correspondente. O ID de revisão 1519, 1537 é outro ID que o circuito lógico de aparelho de impressão pode associar com o segundo circuito lógico, o qual tal como explicado neste exemplo pode não estar presente fisicamente, mas de certa forma pode ser representado virtualmente. De modo similar, o pacote 1501 pode armazenar uma contagem de células 1531, 1563, uma contagem de relógio 1533 que pode ser ou não associada com uma velocidade de relógio relativa ou absoluta do timer 1529, 1535. O pacote de circuitos lógicos 1501 pode ser configurado para armazenar e/ou produzir o histórico de leituras/gravações 1565 associado com comandos para o segundo endereço reconfigurado 1504. O ID de revisão, contagem de células, contagem de relógio e histórico de leituras/gravações podem ser fornecidos de forma legível em resposta às solicitações de leitura por meio do segundo endereço, por exemplo, o segundo endereço reconfigurado, e em um exemplo adicional podem não ser autenticados de modo criptografado usando a chave criptográfica 1541.

[0178] Certos recursos deste pacote de circuitos lógicos 1501 podem ser similares, ou o mesmo iguais, aos do primeiro circuito lógico 1403 da figura 14. Por exemplo, as características podem incluir cor, tipo de material de impressão, os mapas de cores 1511, as fórmulas de conversão de cores 1513 e outras características. A identidade ou identidades 1515 podem incluir um número de produto, marca e/ou qualquer código para ser associado com a identidade do componente de aparelho de impressão substituível. O status 1527 pode incluir dados que o aparelho de impressão associa com um nível de material de impressão. O pacote de circuitos lógicos 1501 pode incluir uma chave criptográfica 1541 para autenticar de modo criptografado mensagens, cujas mensagens podem incluir qualquer um dos ditos status, características e/ou identidade. O pacote de circuitos lógicos 1501 pode incluir a lógica de autenticação dedicada separada 1517 e armazenar uma janela de tempo correspondente 1521. O pacote de circuitos lógicos 1501 pode incluir um primeiro timer 1529, 1535 para medir um período de timer tal como indicado em um respectivo comando. Em um exemplo um único dispositivo de timer 1529, 1535 pode ser usado para representar o primeiro e o segundo timer.

[0179] Além disso, o pacote 1501 pode armazenar pelo menos uma de as instruções 1543 para autenticar de modo criptografado mensagens usando a chave 1541; as instruções 1543 para fornecer uma resposta de desafio autenticada dentro da janela de tempo 1421; e as instruções 1545 para estabelecer o endereço 1502, 1504 com base em um respectivo comando incluindo um período de timer e/ou uma tarefa, incluindo medir o período de tempo, por exemplo, com o timer 1529, 1535; e outras instruções de autenticação ou não de autenticação. O pacote de circuitos lógicos 1401 pode ser configurado de tal maneira que comunicações em resposta aos comandos direcionados para o primeiro endereço são autenticadas de modo criptografado usando a chave criptográfica 1541, por exemplo, acompanhada por um código de autenticação de mensagem e/ou identificador de chave de sessão, enquanto que respostas aos comandos direcionados para o segundo endereço podem não ser autenticadas de modo criptografado usando a chave 1541, por exemplo, não acompanhada por um código de autenticação de mensagem e/ou identificador de chave de sessão.

[0180] Algumas das partes de dados mencionadas anteriormente podem ser armazenadas como dados assinados digitalmente, tais como, por exemplo, pelo menos uma de a janela de tempo 1521, o ID de revisão 1519, 1537, a fórmula de conversão de cor 1513, os mapas de cores 1511, a contagem de células 1533 e outros dados, para permitir a uma impressora decodificar/cancelar de forma correspondente os dados.

[0181] Nos exemplos das figuras 14 e 15, almofadas de conexão de interface da interface 1423, 1523 do pacote de circuitos lógicos 1401, 1501 podem corresponder aos contatos de interface ilustrados nas figuras 13A e 13B. O exemplo da figura 15 pode ser fornecido totalmente ou amplamente no lado de fora do componente de aparelho de impressão da figura 13B enquanto que o exemplo da figura 14 pode ser fornecido parcialmente ou amplamente dentro do componente de aparelho de impressão da figura 13B (por exemplo, junto a uma parede interna do reservatório de material de impressão), exceto para as almofadas de conexão de interface.

[0182] Cada um dos pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 descritos neste documento pode ter qualquer recurso de quaisquer outros pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 descritos neste documento ou do conjunto de circuitos de processamento 424. O conjunto de circuitos de processamento 424 descrito neste documento pode ter qualquer recurso dos pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401,

1501. Qualquer um dos pacotes de circuitos lógicos 400a-d, 806a-d, 900, 1401, 1501 ou o conjunto de circuitos de processamento 424 pode ser configurado para executar pelo menos um bloco de método dos métodos descritos neste documento. Qualquer primeiro circuito lógico pode ter qualquer atributo de qualquer segundo circuito lógico, e vice-versa.

[0183] Exemplos na presente revelação podem ser fornecidos como métodos, sistemas ou instruções legíveis por máquina, tais como qualquer combinação de software, hardware, firmware ou algo semelhante. Tais instruções legíveis por máquina podem ser incluídas em um meio de armazenamento legível por máquina (incluindo, mas não está limitado a isto, armazenamento de disco, CD-ROM, armazenamento ótico, etc.) tendo códigos de programas legíveis por máquina no mesmo.

[0184] A presente revelação está descrita com referência para fluxogramas e diagramas de blocos do método, dispositivos e sistemas de acordo com exemplos da presente revelação. Embora os fluxogramas descritos acima mostrem uma ordem específica de execução, a ordem de execução pode diferir daquela que está representada. Blocos descritos em relação a um fluxograma podem ser combinados com aqueles de outro fluxograma. Deve ser entendido que pelo menos alguns blocos nos fluxogramas e diagramas de blocos, assim como combinações dos mesmos, podem ser concretizados por meio de instruções legíveis por máquina.

[0185] As instruções legíveis por máquina, por exemplo, podem ser executadas por um computador de uso geral, um computador de uso especial, um processador incorporado ou por processadores de outros dispositivos de processamento de dados programáveis para realizar as funções descritas na descrição e diagramas. Em particular, um processador ou conjunto de circuitos de processamento pode executar as instruções legíveis por máquina. Assim módulos funcionais do aparelho e dispositivos (por exemplo, conjunto de circuitos lógicos e/ou controladores) podem ser implementados por meio de um processador executando instruções legíveis por máquina armazenadas em uma memória, ou por um processador operando de acordo com instruções incorporadas em conjunto de circuitos lógicos. O termo ‘processador’ é para ser interpretado amplamente para incluir uma CPU, unidade de processamento, um ASIC, uma unidade lógica ou uma matriz de portas programáveis, etc. Todos os métodos e módulos funcionais podem ser realizados por um único processador ou divididos para vários processadores.

[0186] Tais instruções legíveis por máquina também podem ser armazenadas em um armazenamento legível por máquina (por exemplo, um meio tangível legível por máquina) que pode guiar o computador ou outros dispositivos de processamento de dados programáveis para operar em um modo específico.

[0187] Tais instruções legíveis por máquina também podem ser carregadas em um computador ou em outros dispositivos de processamento de dados programáveis, de maneira que o computador ou outros dispositivos de processamento de dados programáveis realizam uma série de operações para produzir processamento implementado por computador, assim as instruções executadas no computador ou em outros dispositivos programáveis realizam funções especificadas por bloco(s) nos fluxogramas e/ou nos diagramas de blocos.

[0188] Adicionalmente, os preceitos neste documento podem ser implementados na forma de um produto de software de computador, o produto de software de computador sendo armazenado em um meio de armazenamento e compreendendo uma pluralidade de instruções para fazer um dispositivo de computador implementar os métodos relatados nos exemplos da presente revelação.

[0189] Embora o método, aparelho e aspectos relacionados tenham sido descritos com referência para certos exemplos, várias modificações, mudanças, omissões e substituições podem ser feitas sem divergir do espírito da presente revelação. É pretendido, portanto, que o método, aparelho e aspectos relacionados sejam limitados somente pelo escopo das reivindicações a seguir e suas equivalências. Deve ser notado que os exemplos mencionados anteriormente ilustram em vez de limitar o que é descrito neste documento, e que os versados na técnica serão capazes de projetar muitas implementações alternativas sem divergir do escopo das reivindicações anexas. Recursos descritos em relação a um exemplo podem ser combinados com recursos de outro exemplo.

[0190] A palavra “compreendendo” não exclui a presença de elementos exceto aqueles listados em uma reivindicação, “um” ou “uma” não exclui uma pluralidade, e um único processador ou outra unidade pode executar as funções de várias unidades relatadas nas reivindicações.

[0191] Os recursos de qualquer reivindicação dependente podem ser combinados com os recursos de qualquer uma das reivindicações independentes ou de outras reivindicações dependentes.

[0192] Em alguns exemplos, a revelação compreende qualquer uma das Declarações seguintes.

DECLARAÇÕES

1. Um pacote de circuitos lógicos tendo um primeiro endereço e compreendendo um primeiro circuito lógico, em que o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o pacote é configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro endereço, o primeiro circuito lógico é para, para uma duração do período de tempo: (i) realizar uma tarefa, e (ii) desconsiderar tráfego I2C enviado para o primeiro endereço.

2. O pacote de circuitos lógicos da Declaração 1 em que o primeiro circuito lógico compreende adicionalmente um timer para medir o período de tempo.

3. Um pacote de circuitos lógicos de acordo com a

Declaração 2 em que a tarefa realizada pelo pacote de circuitos lógicos compreende pelo menos um de: monitorar o timer e realizar uma tarefa computacional tendo um tempo de conclusão que excede o período de tempo.

4. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior em que o pacote é para associação com um recipiente de material de impressão.

5. Um pacote de circuitos lógicos de acordo com a Declaração 4 compreendendo adicionalmente uma memória armazenando dados representativos de pelo menos uma característica do recipiente de material de impressão.

6. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o período de tempo.

7. Um pacote de circuitos lógicos de acordo com a Declaração 6 em que o pacote compreende um caminho de sinal dedicado entre o primeiro e o segundo circuito lógico e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal por meio do caminho de sinal dedicado.

8. Um pacote de circuitos lógicos de acordo com a Declaração 7 em que o sinal está presente na duração do período de tempo.

9. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior que compreende pelo menos um sensor ou conjunto de sensores.

10. Um pacote de circuitos lógicos de acordo com a Declaração 9 em que o pelo menos um sensor compreende pelo menos um sensor de nível de material de impressão.

11. Um pacote de circuitos lógicos de acordo com qualquer Declaração anterior em que o pacote tem pelo menos um segundo endereço e é configurado de tal maneira que, em resposta ao primeiro comando, o pacote é acessível por meio de um segundo endereço na duração do período de tempo.

12. Um pacote de circuitos lógicos de acordo com a Declaração 11 em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.

13. Um pacote de circuitos lógicos de acordo com a Declaração 11 ou Declaração 12 em que o pacote é configurado para operar em um primeiro modo em resposta às instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta às instruções enviadas para o segundo endereço.

14. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 13 em que o pacote é configurado para fornecer um conjunto de respostas autenticadas de modo criptografado em resposta a comunicações autenticadas de modo criptografado enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas não autenticadas de modo criptografado em resposta a comunicações enviadas para o segundo endereço.

15. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 14 que é configurado para transmitir, fora do dito período de tempo e em resposta a comunicações enviadas para o primeiro endereço, dados relacionados com nível de material de impressão que são autenticados usando uma chave de criptografia, e que é configurado adicionalmente para transmitir, durante o período de tempo e em resposta a comunicações enviadas para o segundo endereço, dados relacionados com nível de material de impressão não autenticados usando essa chave.

16. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 15 em que o pelo menos um segundo endereço é um endereço de um segundo circuito lógico.

17. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 16 em que o pacote não é acessível por meio do segundo endereço em um segundo período de tempo precedendo o primeiro período de tempo e/ou em um terceiro período de tempo seguinte ao primeiro período de tempo.

18. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 17 configurado para estabelecer o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.

19. Um pacote de circuitos lógicos de acordo com a Declaração 18 em que o pacote é configurado para estabelecer o seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.

20. Um pacote de circuitos lógicos de acordo com a Declaração 18 ou 19, em que, no recebimento de um comando subsequente indicativo de uma tarefa e do primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

21. Um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 20 que é configurado para: responder a comandos direcionados para o primeiro endereço e não a comandos direcionados para o segundo endereço fora do primeiro período de tempo; e responder a comandos direcionados para o segundo endereço e não a comandos direcionados para o primeiro endereço durante o primeiro período de tempo.

22. Uma pluralidade de pacotes de circuitos lógicos de acordo com qualquer uma das Declarações 11 a 21 tendo primeiros endereços diferentes e o mesmo segundo endereço.

23. Um método compreendendo: em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para um primeiro endereço de conjunto de circuitos de processamento por meio de um barramento I2C, (i) realizar, pelo conjunto de circuitos de processamento, uma tarefa e (ii) desconsiderar tráfego I2C enviado para o primeiro endereço em uma duração do período de tempo, o método compreendendo monitorar o período de tempo usando um timer do conjunto de circuitos de processamento.

24. Um método de acordo com a Declaração 23 em que o método é executado em conjunto de circuitos de processamento fornecido em um componente de aparelho de impressão substituível.

25. Um método de acordo com qualquer uma das Declarações 23 a 24, compreendendo adicionalmente, na duração do período de tempo, responder, pelo conjunto de circuitos de processamento, a tráfego I2C enviado para pelo menos um segundo endereço do conjunto de circuitos de processamento.

26. Um método de acordo com a Declaração 25 em que o primeiro endereço é associado com um primeiro circuito lógico do conjunto de circuitos de processamento, e o pelo menos um segundo endereço é associado com um segundo circuito lógico do conjunto de circuitos de processamento.

27. Um método de acordo com a Declaração 25 ou 26 compreendendo adicionalmente incapacitar acesso ao conjunto de circuitos de processamento por meio do pelo menos um segundo endereço após a duração do período de tempo.

28. Um método de acordo com qualquer uma das Declarações 25 a 27 em que o segundo endereço é configurado para ser um segundo endereço inicial no começo do primeiro período de tempo.

29. Um método de acordo com a Declaração 28 em que o conjunto de circuitos de processamento é configurado para reconfigurar seu segundo endereço para um segundo endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.

30. Um método de acordo com a Declaração 29, em que, no recebimento de um comando subsequente indicativo da tarefa e do primeiro período de tempo enviado para o primeiro endereço, o conjunto de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

31. Um método de acordo com qualquer uma das Declarações 23 a 30 em que o conjunto de circuitos de processamento compreende um primeiro circuito lógico e um segundo circuito lógico do conjunto de circuitos de processamento, em que o primeiro circuito lógico é para realizar a tarefa e para enviar um sinal de ativação para o segundo circuito lógico na duração do período de tempo.

32. Um método de acordo com a Declaração 31 em que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

33. Um método de acordo com a Declaração 31 ou 32 em que o sinal de ativação é enviado por meio de um caminho de sinal dedicado.

34. Um método de acordo com qualquer uma das Declarações 23 a 33 em que a tarefa realizada pelo conjunto de circuitos de processamento é a tarefa indicada no primeiro comando.

35. Conjunto de circuitos de processamento para uso com um componente de aparelho de impressão substituível para conectar a um circuito lógico de aparelho de impressão compreendendo: uma memória e primeiro circuito lógico para capacitar uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um timer, em que o conjunto de circuitos de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado e é associado com um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico é para participar em autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado; e o conjunto de circuitos de processamento é configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro circuito lógico por meio do primeiro endereço, o conjunto de circuitos de processamento é para: (i) realizar uma tarefa, e (ii) não responder a tráfego I2C enviado para o primeiro endereço em uma duração do período de tempo tal como medido pelo timer.

36. Conjunto de circuitos de processamento de acordo com a Declaração 35 em que o conjunto de circuitos de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível por meio do barramento I2C e de um segundo endereço, e o primeiro circuito lógico é para gerar um sinal de ativação para ativar o segundo circuito lógico na duração do período de tempo.

37. Conjunto de circuitos de processamento de acordo com a Declaração 36 em que o conjunto de circuitos de processamento compreende um caminho de sinal dedicado entre o primeiro e o segundo circuito lógico para transmitir o sinal de ativação.

38. Conjunto de circuitos de processamento de acordo com a Declaração 36 ou 37 em que o segundo circuito lógico compreende pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do segundo endereço.

39. Conjunto de circuitos de processamento de acordo com qualquer uma das Declarações 36 a 38 compreendendo pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do segundo endereço e que não é legível por meio do primeiro endereço.

40. Conjunto de circuitos de processamento de acordo com a Declaração 38 ou 39 em que o sensor compreende um sensor de nível de material consumível.

41. Uma pluralidade de componentes de impressão, cada um compreendendo uma memória, em que as memórias de componentes de impressão diferentes armazenam características de líquidos de impressão diferentes, e cada componente de impressão compreende um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 1 a 21 ou conjunto de circuitos de processamento das Declarações 35 a 40.

42. Um cartucho de impressão compreendendo um pacote de circuitos lógicos de acordo com qualquer uma das Declarações 1 a 21 e tendo um alojamento que tem uma largura que é menor que uma altura, em que, em uma face dianteira, da parte inferior para a parte superior, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo na parte superior, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso junto a um lado interno de uma parede lateral do alojamento adjacente à parte superior e dianteira do alojamento, e compreende um contato de dados, o contato de dados sendo o mais baixo dos contatos de barramento I2C.

43. Um cartucho de impressão de acordo com a Declaração 42, em que o primeiro circuito lógico do pacote também é fornecido junto ao lado interno da parede lateral.

44. Um componente de aparelho de impressão substituível incluindo o pacote de circuitos lógicos de qualquer uma das Declarações 1 a 21, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, em que o pacote compreende almofadas de interface, e as almofadas de interface são fornecidas em um lado interno de um dos lados confrontando um recesso para uma interconexão de dados ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto da parte superior e dianteira do componente, e uma almofada de dados é uma mais baixa das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na parte dianteira no mesmo eixo geométrico de referência vertical paralelo à direção de altura, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza as almofadas de interface.

45. Um componente de aparelho de impressão substituível de acordo com a Declaração 44 em que o resto do pacote de circuitos lógicos também é fornecido junto ao lado interno.

[0193] Em alguns exemplos, a revelação compreende qualquer um dos parágrafos a seguir.

PARÁGRAFOS

1. Um pacote de circuitos lógicos configurado para ser endereçável por meio de um primeiro endereço e pelo menos um segundo endereço e compreendendo um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, em que o pacote é configurado de tal maneira que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o pacote é acessível via pelo menos um segundo endereço em uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico é para, em uma duração do segundo período de tempo de comando, desconsiderar tráfego enviado para o primeiro endereço.

2. Um pacote de circuitos lógicos de acordo com Parágrafo 1 em que o primeiro circuito lógico compreende um timer em que o primeiro período de tempo de comando e/ou segundo período de tempo de comando são medidos pelo timer.

3. Um pacote de circuitos lógicos do Parágrafo 1 ou Parágrafo 2 em que em resposta ao segundo comando o circuito lógico é configurado para realizar uma tarefa de processamento durante pelo menos o primeiro ou segundo período de tempo de comando.

4. Um pacote de circuitos lógicos de acordo com

Parágrafo 3 em que a tarefa de processamento compreende pelo menos um de: monitorar um timer e realizar uma tarefa computacional tendo um tempo de conclusão que excede o primeiro período de tempo de comando e/ou segundo período de tempo de comando.

5. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior em que o segundo período de tempo de comando é maior que o primeiro período de tempo de comando e o primeiro circuito lógico é para, em resposta ao segundo comando, não responder a tráfego enviado para o primeiro endereço na duração do segundo período de tempo de comando.

6. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior em que o pacote é para associação com um recipiente de material de impressão.

7. Um pacote de circuitos lógicos de acordo com Parágrafo 6 compreendendo adicionalmente uma memória armazenando dados representativos de pelo menos uma característica do recipiente de material de impressão.

8. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior em que o pacote compreende um segundo circuito lógico e o pacote é configurado para tornar o segundo circuito lógico acessível durante o primeiro período de tempo de comando.

9. Um pacote de circuitos lógicos de acordo com Parágrafo 8 em que o pacote compreende um caminho de sinal dedicado entre o primeiro e o segundo circuito lógico e o segundo circuito lógico é tornado acessível pelo primeiro circuito lógico enviando um sinal por meio do caminho de sinal dedicado.

10. Um pacote de circuitos lógicos de acordo com Parágrafo 9 em que o sinal está presente na duração do primeiro período de tempo de comando.

11. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior que compreende pelo menos um sensor ou pelo menos um conjunto de sensores.

12. Um pacote de circuitos lógicos de acordo com Parágrafo 11 em que o pelo menos um sensor ou pelo menos um conjunto de sensores compreende pelo menos um sensor de nível de material de impressão.

13. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior em que o pacote é configurado de tal maneira que, em resposta ao segundo comando, o pacote é acessível por meio de um segundo endereço na duração do segundo período de tempo de comando.

14. Um pacote de circuitos lógicos de acordo com Parágrafo 13 em que o pacote é configurado para fornecer um primeiro conjunto de respostas em resposta às instruções enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas em resposta às instruções enviadas para um segundo endereço.

15. Um pacote de circuitos lógicos de acordo com Parágrafo 13 ou 14 em que o pacote é configurado para operar em um primeiro modo em resposta às instruções enviadas para o primeiro endereço e para operar em um segundo modo em resposta às instruções enviadas para o segundo endereço.

16. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 13 a 15 em que o pacote é configurado para fornecer um conjunto de respostas autenticadas de modo criptografado em resposta a instruções autenticadas de modo criptografado enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas autenticadas não de modo criptografado em resposta a instruções enviadas para o segundo endereço.

17. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 13 a 16 em que o segundo endereço é um endereço do segundo circuito lógico.

18. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 13 a 17 em que o pacote não é acessível por meio do segundo endereço durante um período de tempo precedendo o primeiro período de tempo de comando e/ou durante um período de tempo seguinte ao primeiro período de tempo de comando.

19. Um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 13 a 18 em que o segundo endereço é configurado para ser um segundo endereço inicial no começo do primeiro período de tempo de comando.

20. Um pacote de circuitos lógicos de acordo com Parágrafo 19 em que o pacote é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.

21. Um pacote de circuitos lógicos de acordo com Parágrafo 19 ou 20, em que, no recebimento de um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

22. Um pacote de circuitos lógicos de acordo com qualquer Parágrafo anterior que é configurado para: responder a comandos direcionados para o primeiro endereço e não a comandos direcionados para um segundo endereço fora do primeiro período de tempo de comando; e responder a comandos direcionados para um segundo endereço e não a comandos direcionados para o primeiro endereço durante o primeiro período de tempo de comando.

23. Uma pluralidade de pacotes de circuitos lógicos de acordo com qualquer um dos Parágrafos 13 a 22 tendo primeiros endereços diferentes e o mesmo segundo endereço.

24. Uma pluralidade de pacotes de circuitos lógicos de acordo com o Parágrafo 23 armazenando dados diferentes representativos de pelo menos uma característica de recipientes de materiais de impressão diferentes.

25. Um método compreendendo: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para um primeiro endereço de conjunto de circuitos de processamento por meio de um barramento I2C, capacitar, pelo conjunto de circuitos de processamento, acesso a isto via pelo menos um segundo endereço em uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço por meio do barramento I2C, e em uma duração do segundo período de tempo de comando, ignorar tráfego I2C enviado para o primeiro endereço; o método compreendendo adicionalmente monitorar pelo menos um de o primeiro e segundo período de tempo de comando usando um timer do conjunto de circuitos de processamento.

26. Um método de acordo com o Parágrafo 25 em que o método é executado em conjunto de circuitos de processamento fornecido em um componente de aparelho de impressão substituível.

27. Um método de acordo com o Parágrafo 25 ou 26 em que em resposta ao segundo comando o conjunto de circuitos de processamento é para realizar uma tarefa.

28. Um método de acordo com o Parágrafo 27 em que a tarefa é uma tarefa indicada no segundo comando.

29. Um método de acordo com qualquer um dos Parágrafos 25 a 28, compreendendo adicionalmente, na duração do primeiro período de tempo de comando, responder, pelo conjunto de circuitos de processamento, a tráfego I2C enviado para o pelo menos um segundo endereço do conjunto de circuitos de processamento.

30. Um método de acordo com o Parágrafo 29 em que o primeiro endereço é associado com um primeiro circuito lógico do conjunto de circuitos de processamento, e o pelo menos um segundo endereço é associado com um segundo circuito lógico do conjunto de circuitos de processamento.

31. Um método de acordo com o Parágrafo 30 compreendendo adicionalmente incapacitar acesso ao conjunto de circuitos de processamento por meio do pelo menos um segundo endereço após a duração do primeiro período de tempo de comando.

32. Um método de acordo com qualquer um dos Parágrafos 25 a 31 em que o segundo endereço é configurado para ser um segundo endereço inicial no começo do primeiro período de tempo de comando.

33. Um método de acordo com o Parágrafo 32 em que o conjunto de circuitos de processamento é configurado para reconfigurar seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo de comando.

34. Um método de acordo com o Parágrafo 33, em que, no recebimento de um comando subsequente indicativo do primeiro período de tempo de comando enviado para o primeiro endereço, o conjunto de circuitos de processamento é configurado para ter o mesmo segundo endereço inicial.

35. Um método de acordo com qualquer um dos Parágrafos 25 a 34 em que o conjunto de circuitos de processamento compreende um primeiro circuito lógico e um segundo circuito lógico do conjunto de circuitos de processamento, em que o método compreende enviar, pelo primeiro circuito lógico, um sinal de ativação para o segundo circuito lógico para a duração do primeiro período de tempo de comando.

36. Um método de acordo com o Parágrafo 35 em que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

37. Um método de acordo com o Parágrafo 35 ou 36 compreendendo enviar o sinal de ativação por meio de um caminho de sinal dedicado.

38. Conjunto de circuitos de processamento para uso com um componente de aparelho de impressão substituível compreendendo: uma memória e primeiro circuito lógico para capacitar uma operação de leitura da memória e realizar tarefas de processamento, o primeiro circuito lógico compreendendo um timer, em que o conjunto de circuitos de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado e é associado com um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico é para participar em autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado; e em que o conjunto de circuitos é configurado de tal maneira que: em resposta a um primeiro comando indicativo de um primeiro período de tempo de comando enviado para o primeiro endereço, o circuito de processamento é acessível via pelo menos um segundo endereço em uma duração do primeiro período de tempo de comando; e em resposta a um segundo comando indicativo de um segundo período de tempo de comando enviado para o primeiro endereço, o primeiro circuito lógico é para, em uma duração do segundo período de tempo de comando tal como medido pelo timer, ignorar tráfego I2C enviado para o primeiro endereço.

39. Conjunto de circuitos de processamento de acordo com o Parágrafo 38 em que o primeiro circuito lógico é configurado para ser acessível por meio do pelo menos um segundo endereço na duração do primeiro período de tempo de comando.

40. Conjunto de circuitos de processamento de acordo com o Parágrafo 39 em que o conjunto de circuitos de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível por meio do barramento I2C e de um segundo endereço, e o primeiro circuito lógico é para gerar um sinal de ativação para ativar o segundo circuito lógico para a duração do primeiro período de tempo de comando.

41. Conjunto de circuitos de processamento de acordo com o Parágrafo 40 em que o conjunto de circuitos de processamento compreende um caminho de sinal dedicado entre o primeiro e o segundo circuito lógico para transmitir o sinal de ativação.

42. Conjunto de circuitos de processamento de acordo com o Parágrafo 39 ou 41 em que o segundo circuito lógico compreende pelo menos um sensor ou conjunto de sensores que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do pelo menos um segundo endereço.

43. Conjunto de circuitos de processamento de acordo com o Parágrafo 42 em que o pelo menos um sensor ou conjunto de sensores que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do pelo menos um segundo endereço não é legível por meio do primeiro endereço.

44. Conjunto de circuitos de processamento de acordo com qualquer um dos Parágrafos 42 ou 43 em que o sensor compreende um sensor de nível de material consumível.

45. Conjunto de circuitos de processamento de acordo com qualquer um dos Parágrafos 42 a 44 onde em resposta ao primeiro comando o conjunto de circuitos de processamento é para, em uma duração do primeiro período de tempo de comando tal como medido pelo timer, ignorar tráfego I2C enviado para o primeiro endereço; e/ou em resposta ao segundo comando o circuito de processamento é acessível via pelo menos um segundo endereço em uma duração do primeiro período de tempo de comando.

46. Uma pluralidade de componentes de impressão, cada um compreendendo uma memória, em que as memórias de componentes de impressão diferentes armazenam características de líquidos de impressão diferentes, e cada componente de impressão compreende um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 22.

47. Um cartucho de impressão compreendendo um pacote de circuitos lógicos de acordo com qualquer um dos Parágrafos 1 a 22 e tendo um alojamento que tem uma largura que é menor que uma altura, em que, em uma face dianteira, da parte inferior para a parte superior, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo na parte superior, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso junto a um lado interno de uma parede lateral do alojamento adjacente à parte superior e dianteira do alojamento, os contatos de barramento I2C compreendendo um contato de dados, o contato de dados sendo o mais baixo dos contatos.

48. Um cartucho de impressão de acordo com o Parágrafo 47, em que o primeiro circuito lógico do pacote também é fornecido junto ao lado interno da parede lateral.

49. Um componente de aparelho de impressão substituível incluindo o pacote de circuitos lógicos de qualquer um dos Parágrafos 1 a 22, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, o pacote compreendendo almofadas de interface, em que as almofadas de interface são fornecidas em um lado interno de um dos lados confrontando um recesso para uma interconexão de dados ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto da parte superior e dianteira do componente, e compreendendo uma almofada de dados, a almofada de dados sendo a mais baixa das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na parte dianteira no mesmo eixo geométrico de referência vertical paralelo à direção de altura, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza as almofadas de interface.

50. Um componente de aparelho de impressão substituível de acordo com o Parágrafo 49 em que o resto do pacote de circuitos lógicos também é fornecido junto ao lado interno.

[0194] Em alguns exemplos, a revelação compreende qualquer uma das seguintes cláusulas:

CLÁUSULAS

1. Um método compreendendo, por meio de conjunto de circuitos lógicos associado com um componente de aparelho de impressão substituível, responder a uma primeira solicitação de validação enviada por meio de um barramento I2C para um primeiro endereço associado com o conjunto de circuitos lógicos com uma primeira resposta de validação; e responder a uma segunda solicitação de validação enviada por meio do barramento I2C para um segundo endereço associado com o conjunto de circuitos lógicos com uma segunda resposta de validação.

2. Um método de acordo com a Cláusula 1 em que a primeira resposta de validação compreende uma resposta autenticada de modo criptografado.

3. Um método de acordo com a Cláusula 2 em que o conjunto de circuitos lógicos armazena dados de características de componente de aparelho de impressão e uma primeira chave para autenticação criptográfica de dados sendo comunicada, em que a primeira chave está relacionada com uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e a resposta autenticada de modo criptografado inclui os dados de características criptografados usando a primeira chave, e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado da pelo menos uma de a primeira chave e a segunda chave.

4. Um método de acordo com a Cláusula 3 em que a segunda resposta de validação compreende um fluxo de bits que não é criptografado usando a primeira chave e não acompanhado por um código de autenticação de mensagem e/ou um identificador de chave de sessão.

5. Um método de acordo com qualquer uma das Cláusulas 2 a 4 em que a primeira resposta autenticada de modo criptografado,

autenticada usando uma chave, em resposta a um comando autenticado de modo criptografado por meio do primeiro endereço, inclui dados que após decodificação serão representados ou usados como dados de nível de material de impressão por um circuito lógico de aparelho de impressão de recebimento, e outra resposta, não autenticada usando a chave, em resposta a um comando recebido por meio do segundo endereço, também inclui dados que após decodificação serão representados ou usados como dados de nível de material de impressão pelo circuito lógico de aparelho de impressão de recebimento.

6. Um método de acordo com qualquer Cláusula anterior em que a segunda resposta de validação compreende uma resposta não criptografada.

7. Um método de acordo com qualquer Cláusula anterior em que a segunda solicitação de validação compreende uma solicitação para uma indicação de uma velocidade de relógio de um timer do conjunto de circuitos lógicos, e o método compreende determinar uma velocidade de relógio do conjunto de circuitos lógicos em relação a outro sinal ou ciclo de relógio mensurável.

8. Um método de acordo com qualquer Cláusula anterior compreendendo adicionalmente, após receber a primeira solicitação de validação, receber um sinal de estabelecimento de endereço, enviado por meio do barramento I2C para um segundo endereço inicial associado com o conjunto de circuitos lógicos, em que o sinal de estabelecimento de endereço é indicativo de um segundo endereço temporário, e estabelecer o segundo endereço temporário como o endereço do conjunto de circuitos lógicos.

9. Um método de acordo com a Cláusula 8 em que o endereço inicial é um endereço padrão para ser usado antes de cada ocasião na qual um endereço temporário é estabelecido.

10. Um método de acordo com qualquer Cláusula anterior que compreende determinar a segunda resposta de validação ao ler uma memória do conjunto de circuitos lógicos para fornecer uma indicação de identidade de versão.

11. Um método de acordo com qualquer Cláusula anterior compreendendo determinar a segunda resposta de validação ao testar pelo menos um componente do conjunto de circuitos lógicos para retornar um resultado de teste.

12. Um método de acordo com qualquer Cláusula anterior compreendendo determinar a segunda resposta de validação ao ler uma memória do conjunto de circuitos lógicos para fornecer uma indicação de um número de sensores em pelo menos uma classe de sensor.

13. Um método de acordo com qualquer Cláusula anterior compreendendo determinar a segunda resposta de validação compreendendo uma indicação de um histórico de leituras/gravações do conjunto de circuitos lógicos.

14. Um método de acordo com a Cláusula 13 compreendendo adicionalmente armazenar a indicação de um status de leitura/gravação do conjunto de circuitos lógicos, e atualizar a indicação armazenada com solicitações de leituras/gravações do conjunto de circuitos lógicos.

15. Um método de acordo com a Cláusula 14 tal como ela depende da Cláusula 8, em que a indicação não é atualizada ao regravar um endereço do conjunto de circuitos lógicos para ser o segundo endereço temporário.

16. Um método de acordo com qualquer uma das Cláusulas 14 a 15 em que atualizar a indicação compreende aplicar uma função algorítmica predeterminada a uma solicitação de leitura/gravação e/ou resposta para determinar uma indicação atualizada.

17. Um método de acordo com qualquer uma das Cláusulas 13 a 16 em que uma pluralidade de indicações de um status de leitura/gravação é armazenada em uma memória, cada uma determinada usando uma função algorítmica predeterminada diferente, e em que a segunda solicitação de validação compreende uma solicitação para uma das indicações armazenadas, e o método compreende fornecer a resposta para essa indicação.

18. Um pacote de circuitos lógicos para um componente de aparelho de impressão substituível que é endereçável por meio de um primeiro endereço e um segundo endereço reconfigurável; em que o pacote é configurado para participar em um primeiro processo de validação com base em comunicações enviadas para o primeiro endereço; e para participar em um segundo processo de validação com base em comunicações enviadas para o segundo endereço.

19. Um pacote de circuitos lógicos de acordo com a Cláusula 18 em que o pacote de circuitos lógicos é compatível com I2C, usando endereços compatíveis com I2C.

20. Um pacote de circuitos lógicos de acordo com a Cláusula 18 ou 19 em que o segundo endereço reconfigurável é reconfigurável entre um endereço padrão e pelo menos um endereço diferente.

21. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 - 20 em que o pacote compreende uma memória compreendendo dados de identificação configurados para serem lidos por meio do segundo endereço.

22. Um pacote de circuitos lógicos de acordo com a Cláusula 21 em que os mesmos dados de identificação são armazenados no pacote a fim de serem lidos por comunicações autenticadas de modo criptografado por meio do primeiro endereço.

23. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 22 em que o pacote compreende uma memória compreendendo uma parte de dados de histórico de leituras/gravações, configurada para ser lida por meio do segundo endereço.

24. Um pacote de circuitos lógicos de acordo com a Cláusula 23 em que a memória compreende adicionalmente pelo menos uma contagem de células.

25. Um pacote de circuitos lógicos de acordo com a Cláusula 24 em que a pelo menos uma contagem de células é configurada para ser lida por meio do segundo endereço.

26. Um pacote de circuitos lógicos de acordo com a Cláusula 25 em que os mesmos dados da pelo menos uma contagem de células são configurados para serem lidos por comunicações autenticadas de modo criptografado por meio do primeiro endereço.

27. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 24 - 26 compreendendo pelo menos uma célula ou conjunto de células cujo número corresponde à contagem de células armazenada.

28. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 27 em que a memória armazena adicionalmente uma contagem de relógio.

29. Um pacote de circuitos lógicos de acordo com a Cláusula 28 em que a contagem de relógio representa uma velocidade de relógio relativa ou absoluta de um timer do pacote.

30. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 29 em que o conjunto de circuitos lógicos armazena dados de características de componente de aparelho de impressão e uma primeira chave para autenticação criptográfica de dados sendo comunicada, em que a primeira chave está relacionada com uma segunda chave para autenticação criptográfica armazenada no aparelho de impressão, e participar no primeiro processo de validação compreende enviar uma resposta autenticada de modo criptografado que inclui os dados de características criptografados usando a primeira chave, e pelo menos um de um código de autenticação de mensagem e um identificador de chave de sessão derivado da pelo menos uma de a primeira chave e a segunda chave.

31. Um pacote de circuitos lógicos de acordo com a Cláusula 30 que é configurado para participar no segundo processo de validação ao enviar respostas de validação compreendendo um fluxo de bits que não é criptografado usando a primeira chave e não acompanhado por um código de autenticação de mensagem e/ou identificador de chave de sessão.

32. Um pacote de circuitos lógicos de acordo com a

Cláusula 31, em que o pacote de circuitos lógicos é configurado para, em resposta a uma primeira solicitação de validação autenticada de modo criptografado para o primeiro endereço, fornecer uma resposta autenticada de modo criptografado usando a primeira chave, em resposta a um comando incluindo um período de tempo, ser responsivo a comandos direcionados para um segundo endereço padrão, em resposta a um comando direcionado para um segundo endereço padrão, o comando incluindo um novo endereço, reconfigurar o segundo endereço padrão para ser um segundo endereço temporário, em resposta a uma segunda solicitação de validação para o segundo endereço temporário reconfigurado, fornecer uma resposta que não é autenticada de modo criptografado usando a primeira chave, após o final do período de tempo, de novo responder a comandos direcionados para o primeiro endereço.

33. Um pacote de circuitos lógicos de acordo com a Cláusula 32 em que, no recebimento de um comando subsequente indicativo de um período enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço padrão.

34. Um pacote de circuitos lógicos de acordo com a Cláusula 32 ou Cláusula 33 que é configurado para restabelecer o segundo endereço para o mesmo endereço padrão antes ou em cada comando incluindo o período de tempo.

35. Um pacote de circuitos lógicos de acordo com a

Cláusula 34 compreendendo um primeiro e um segundo circuito lógico associados com o primeiro e o segundo endereço, respectivamente, o pacote configurado para capacitar o segundo circuito lógico em resposta ao comando incluindo o período de tempo, e estabelecer o segundo endereço inicial em capacitação de conjunto.

36. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 32 a 34 em que o pacote compreende um primeiro modo operacional no qual ele responde à comunicação enviada para o primeiro endereço e não para o segundo endereço e um segundo modo operacional no qual ele responde às comunicações enviadas para o endereço reconfigurável e não para o primeiro endereço.

37. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 24 a 36 em que o pacote compreende um primeiro circuito lógico associado com o primeiro endereço e um segundo circuito lógico associado com o endereço reconfigurável.

38. Um pacote de circuitos lógicos de acordo com a Cláusula 37 configurado de tal maneira que o segundo circuito lógico é capacitado seletivamente pelo primeiro circuito lógico.

39. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 32 em que a primeira resposta de validação inclui dados de identificação, o pacote inclui um segundo circuito lógico e os dados de identificação dizem respeito ao segundo circuito lógico.

40. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 39 em que a primeira resposta de validação inclui dados de identificação e a segunda resposta de validação inclui os mesmos dados de identificação.

41. Um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 40 em que o pacote é configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro endereço, o pacote é acessível via pelo menos um segundo endereço em uma duração do período de tempo.

42. Um pacote de circuitos lógicos de acordo com a Cláusula 41 compreendendo um timer para medir o período de tempo.

43. Um pacote de circuitos lógicos de acordo com a Cláusula 42 compreendendo uma segundo timer para indicar uma velocidade de relógio do conjunto de circuitos lógicos durante o período de tempo.

44. Um pacote de validação de recipiente de material de impressão compreendendo uma memória, um conjunto de contatos para conexão com um barramento I2C, pelo menos um timer e conjunto de circuitos para fornecer: uma primeira função de validação, ativada por mensagens enviadas para um primeiro endereço em um barramento I2C, uma segunda função de validação, ativada por mensagens enviadas para um segundo endereço no barramento I2C.

45. Um cartucho de impressão compreendendo um pacote de circuitos lógicos de acordo com qualquer uma das Cláusulas 18 a 43 e tendo um alojamento que tem uma largura que é menor que uma altura, em que, em uma face dianteira, da parte inferior para a parte superior, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo na parte superior, o pacote compreendendo contatos de barramento I2C, em que os contatos de barramento I2C são fornecidos em um lado do recesso junto a um lado interno de uma parede lateral do alojamento adjacente à parte superior e dianteira do alojamento, e os contatos de barramento I2C compreendem um contato de dados, o contato de dados sendo o mais baixo dos contatos de barramento I2C.

46. Um cartucho de impressão de acordo com a Cláusula 45, em que o circuito lógico do pacote é fornecido junto ao lado interno da parede lateral.

[0195] Em alguns exemplos, a revelação compreende qualquer uma das descrições a seguir:

DESCRIÇÕES

1. Um circuito lógico compreendendo: uma interface de comunicações incluindo um contato de dados para se comunicar por meio de um barramento de comunicações; um contato de capacitação, separado da interface de comunicação, para receber uma entrada para capacitar o circuito lógico; e pelo menos um registro de memória, compreendendo pelo menos um registro de endereços reconfigurável, em que o circuito lógico é configurado de tal maneira que, quando capacitado, ele responde às comunicações enviadas por meio do barramento de comunicação que são endereçadas para o endereço mantido em um registro de endereços reconfigurável.

2. Um circuito lógico de acordo com a Descrição 1 compreendendo:

um conversor analógico para digital.

3. Um circuito lógico de acordo com a Descrição 2 compreendendo adicionalmente pelo menos um registro de memória para armazenar um parâmetro de deslocamento e/ou um parâmetro de ganho para o conversor analógico para digital.

4. Um circuito lógico de acordo com qualquer Descrição anterior em que o circuito lógico compreende pelo menos um sensor.

5. Um circuito lógico de acordo com a Descrição 4 em que o pelo menos um sensor compreende pelo menos um sensor de nível de líquido.

6. Um circuito lógico de acordo com a Descrição 4 ou Descrição 5 em que o pelo menos um sensor compreende um primeiro conjunto de sensores e um segundo conjunto de sensores, em que os primeiro e segundo conjuntos de sensores compreendem sensores de tipos diferentes.

7. Um circuito lógico de acordo com qualquer uma das Descrições 4 a 6 em que o pelo menos um sensor compreende pelo menos um de um sensor de temperatura ambiente, um detector de fissuras e um sensor de temperatura de fluido.

8. Um circuito lógico de acordo com qualquer uma das Descrições 4 a 6 compreendendo pelo menos um de: pelo menos um registro de memória para armazenar um identificador de sensor; pelo menos um registro de memória para armazenar uma leitura de sensor; e pelo menos um registro de memória para armazenar um número de sensores.

9. Um circuito lógico de acordo com qualquer uma das Descrições 4 - 8 em que o pelo menos um sensor é fornecido em um substrato e o substrato e/ou sensor têm uma relação de aspectos de comprimento : largura, tal como medida ao longo da superfície de substrato, de pelo menos 20 : 1.

10. Um circuito lógico de acordo com qualquer Descrição anterior em que o circuito lógico tem uma largura e/ou espessura de menos que 1 mm.

11. Um circuito lógico de acordo com qualquer Descrição anterior compreendendo pelo menos um registro de memória para armazenar uma identidade de versão.

12. Um circuito lógico de acordo com qualquer Descrição anterior compreendendo um timer.

13. Um circuito lógico de acordo com a Descrição 12 em que o timer compreende um oscilador em anel.

14. Um circuito lógico de acordo com a Descrição 12 ou 13 compreendendo pelo menos uma memória para armazenar uma contagem de ciclos de relógio.

15. Um circuito lógico de acordo com qualquer uma das Descrições anteriores compreendendo uma memória para armazenar um valor indicativo de um histórico de leituras/gravações do circuito lógico.

16. Um circuito lógico de acordo com qualquer Descrição anterior compreendendo lógica configurada para determinar um valor indicativo de um histórico de leituras/gravações do circuito lógico usando uma função algorítmica predeterminada e/ou com base em dados secretos predeterminados.

17. Um circuito lógico de acordo com qualquer Descrição anterior compreendendo lógica configurada para determinar uma pluralidade de valores indicativos de um histórico de leituras/gravações do circuito lógico usando função algorítmica predeterminada diferente e/ou com base em dados secretos predeterminados.

18. Um circuito lógico de acordo com qualquer Descrição anterior em que a interface é uma interface I2C.

19. Um circuito lógico de acordo com qualquer Descrição anterior em que o circuito lógico é para associação com um recipiente de material de impressão.

20. Um componente de aparelho de impressão substituível incluindo o circuito lógico de qualquer Descrição anterior, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, em que o circuito lógico compreende almofadas de interface, e as almofadas de interface são fornecidas em um lado interno de um dos lados confrontando um recesso para uma interconexão de dados ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto da parte superior e dianteira do componente, e as almofadas de interface compreendem uma almofada de dados, a almofada de dados sendo a mais baixa das almofadas de interface, a interface de líquido e ar do componente sendo fornecida na parte dianteira no mesmo eixo geométrico de referência vertical paralelo à direção de altura, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza as almofadas de interface.

21. Um componente de aparelho de impressão substituível de acordo com a Descrição 20 em que o resto do circuito lógico também é fornecido junto ao lado interno.

22. Um pacote de circuitos lógicos compreendendo um primeiro circuito lógico e um segundo circuito lógico, em que o primeiro circuito lógico é configurado para responder a comunicações enviadas para um primeiro endereço e o segundo circuito lógico compreende um circuito lógico de acordo com qualquer uma das Descrições 1 a 19.

23. Um método compreendendo receber, por conjunto de circuitos lógicos conectado a um barramento I2C, um sinal de capacitação, em que o sinal de capacitação é fornecido em uma entrada que é separada para o barramento I2C, estabelecer, pelo conjunto de circuitos lógicos, um endereço do mesmo ao gravar um endereço padrão em um registro de memória de endereços; receber, pelo conjunto de circuitos lógicos, um comando endereçado para o endereço padrão e compreendendo uma solicitação para restabelecer o endereço; estabelecer, pelo conjunto de circuitos lógicos, um endereço temporário do mesmo ao sobregravar o endereço padrão no registro de memória de endereços; e receber, pelo conjunto de circuitos lógicos, um comando endereçado para o endereço temporário.

24. Um método de acordo com a Descrição 23 compreendendo receber, pelo conjunto de circuitos lógicos, uma solicitação de validação endereçada para o endereço temporário, a solicitação de validação compreendendo uma solicitação para uma indicação de uma velocidade de relógio de um timer do conjunto de circuitos lógicos; e determinar, pelo conjunto de circuitos lógicos, uma velocidade de relógio do conjunto de circuitos lógicos em relação a outro sinal ou ciclo de relógio mensurável e determinar uma resposta de validação com base na velocidade de relógio relativa.

25. Um método de acordo com a Descrição 23 ou 24 compreendendo receber, pelo conjunto de circuitos lógicos, uma solicitação de validação endereçada para o segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelo conjunto de circuitos lógicos, uma resposta de validação ao ler uma memória do conjunto de circuitos lógicos para fornecer uma indicação de identidade de versão.

26. Um método de acordo com qualquer uma das Descrições 23 a 25 compreendendo receber, pelo conjunto de circuitos lógicos, uma solicitação de validação endereçada para o segundo endereço, a solicitação de validação compreendendo uma solicitação para uma indicação de identidade de versão; e determinar, pelo conjunto de circuitos lógicos, uma resposta de validação ao testar pelo menos um componente do conjunto de circuitos lógicos para retornar um resultado de teste.

Claims

REIVINDICAÇÃO

1. Pacote de circuitos lógicos, caracterizado pelo fato de que é configurado para se comunicar com um circuito lógico de aparelho de impressão, em que o pacote de circuitos lógicos é configurado para responder a comunicações enviadas para um primeiro endereço e para pelo menos um segundo endereço, e o pacote de circuitos lógicos compreende um primeiro circuito lógico, em que o primeiro endereço é um endereço para o primeiro circuito lógico, e o pacote é configurado de tal maneira que, em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para o primeiro endereço, o pacote é acessível via pelo menos um segundo endereço em uma duração do período de tempo.

2. Pacote de circuitos lógicos, de acordo com a reivindicação 1, caracterizado pelo fato de que o pacote é para associação com um recipiente de material de impressão.

3. Pacote de circuitos lógicos, de acordo com a reivindicação 2, caracterizado pelo fato de que compreende adicionalmente uma memória armazenando dados representativos de pelo menos uma característica do recipiente de material de impressão.

4. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que é configurado para ser compatível com I2C e em que pelo menos dos primeiro e segundo endereços é endereço compatível com I2C.

5. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o pacote não é acessível por meio do segundo endereço em um segundo período de tempo precedendo o primeiro período de tempo e/ou em um terceiro período de tempo seguinte ao primeiro período de tempo.

6. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que é configurado para: responder a comunicações enviadas para o primeiro endereço e não a comunicações enviadas para o(s) segundo(s) endereço(s) fora do primeiro período de tempo; e responder a comunicações enviadas para o(s) segundo(s) endereço(s) e não a comunicações enviadas para o primeiro endereço durante o primeiro período de tempo.

7. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que é configurado para estabelecer o segundo endereço para um segundo endereço inicial em cada início do primeiro período de tempo.

8. Pacote de circuitos lógicos, de acordo com a reivindicação 7, caracterizado pelo fato de que o pacote é configurado para estabelecer o seu segundo endereço para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial, o comando incluindo esse endereço temporário.

9. Pacote de circuitos lógicos, de acordo com a reivindicação 7 ou 8, caracterizado pelo fato de que, no recebimento de um comando subsequente indicativo da tarefa e do primeiro período de tempo enviado para o primeiro endereço, o pacote de circuitos lógicos é configurado para ter o mesmo segundo endereço inicial.

10. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o primeiro circuito lógico é para realizar a tarefa na duração do período de tempo.

11. Pacote de circuitos lógicos, de acordo com a reivindicação 10, caracterizado pelo fato de que a tarefa compreende pelo menos um de: ativar o segundo endereço, desativar o primeiro endereço, transmitir um sinal para outro circuito lógico do pacote, reconfigurar o segundo endereço inicial para um segundo endereço temporário diferente, realizar uma tarefa computacional e monitorar um timer do primeiro circuito lógico.

12. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o primeiro circuito lógico compreende um timer para medir a duração do período de tempo.

13. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o primeiro circuito lógico é configurado para não responder a comandos enviados para o primeiro endereço na duração do período de tempo.

14. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o pacote é configurado para operar em um primeiro modo em resposta a comunicações enviadas para o primeiro endereço e para operar em um segundo modo em resposta a comunicações enviadas para o segundo endereço.

15. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que o pacote é configurado para fornecer um conjunto de respostas autenticadas de modo criptografado em resposta a comunicações autenticadas de modo criptografado enviadas para o primeiro endereço e para fornecer um segundo conjunto de respostas não autenticadas de modo criptografado em resposta a comunicações enviadas para o pelo menos um segundo endereço.

16. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que compreende adicionalmente um segundo circuito lógico, em que o segundo endereço é um endereço do segundo circuito lógico.

17. Pacote de circuitos lógicos, de acordo com a reivindicação 16, caracterizado pelo fato de que o segundo circuito lógico inclui pelo menos um de uma memória não volátil, uma pluralidade de registradores, um timer e armazenamentos temporários de leituras e/ou gravações.

18. Pacote de circuitos lógicos, de acordo com a reivindicação 16 ou 17, caracterizado pelo fato de que o segundo circuito lógico compreende pelo menos um sensor ou conjunto de sensores.

19. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações 16 a 18, caracterizado pelo fato de que o pacote compreende um caminho de sinal dedicado entre o primeiro e o segundo circuito lógico, e o pelo menos um segundo endereço é capacitado pelo primeiro circuito lógico enviando um sinal por meio do caminho de sinal dedicado e em que o pacote é configurado para ativar o segundo circuito lógico em resposta ao primeiro comando.

20. Pacote de circuitos lógicos, de acordo com a reivindicação 19, caracterizado pelo fato de que o sinal está presente na duração do período de tempo.

21. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que compreende pelo menos um sensor ou conjunto de sensores.

22. Pacote de circuitos lógicos, de acordo com a reivindicação 20, caracterizado pelo fato de que o pelo menos um sensor ou conjunto de sensores compreende pelo menos um de um sensor de nível de material de impressão e outro tipo de sensor.

23. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que é configurado para transmitir, fora do dito período de tempo e em resposta a comunicações enviadas para o primeiro endereço, comunicações que são autenticadas usando uma chave, e que é configurado adicionalmente para transmitir, durante o dito período de tempo e em resposta a comunicações enviadas para o segundo endereço, comunicações que não são autenticadas usando essa chave.

24. Pacote de circuitos lógicos, de acordo com qualquer uma das reivindicações anteriores, caracterizado pelo fato de que é configurado para transmitir, fora do dito período de tempo e em resposta a comunicações enviadas para o primeiro endereço, dados relacionados com nível de material de impressão que são autenticados usando uma chave, e que é configurado adicionalmente para transmitir, durante o dito período de tempo e em resposta a comunicações enviadas para o segundo endereço, dados relacionados com nível de material de impressão não autenticados usando essa chave, em que dados relacionados com nível de material de impressão são dados que o circuito lógico de aparelho de impressão interpreta e representa como nível de material de impressão de um componente de impressão ao qual o pacote de circuitos lógicos pertence.

25. Pacote de circuitos lógicos, de acordo com a reivindicação 23 ou 24, caracterizado pelo fato de que a chave é uma chave de criptografia e/ou uma chave base secreta.

26. Componente de aparelho de impressão substituível, caracterizado pelo fato de que inclui o pacote de circuitos lógicos conforme definido em qualquer uma das reivindicações anteriores, o componente compreendendo adicionalmente um volume de líquido, o componente tendo uma altura que é maior que uma largura e um comprimento que é maior que a altura, a largura se estendendo entre dois lados, e em que: o pacote compreende almofadas de interface para se comunicar com o circuito lógico de aparelho de impressão e as almofadas de interface são fornecidas em um lado interno de um dos lados confrontando um recesso para uma interconexão de dados ser inserida, as almofadas de interface se estendendo ao longo de uma direção de altura perto de uma parte superior e dianteira do componente, e as almofadas de interface compreendendo uma almofada de dados, a almofada de dados sendo uma mais baixa destas almofadas de interface, e a interface de líquido e ar do componente é fornecida na parte dianteira no mesmo eixo geométrico de referência vertical paralelo à direção de altura, em que o eixo geométrico vertical é paralelo e distanciado do eixo geométrico que cruza as almofadas de interface.

27. Componente de aparelho de impressão substituível, de acordo com a reivindicação 26, caracterizado pelo fato de que o resto do pacote de circuitos lógicos também é fornecido junto ao lado interno.

28. Pluralidade de pacotes, de acordo com qualquer uma das reivindicações 1 a 25, caracterizada pelo fato de que tem primeiros endereços diferentes e o mesmo segundo endereço.

29. Componente de aparelho de impressão substituível, caracterizado pelo fato de que inclui um pacote de circuitos lógicos compatível com I2C, em que o pacote de circuitos lógicos compatível com I2C compreende: uma interface I2C incluindo um contato de dados para se comunicar por meio de um barramento I2C de um aparelho de impressão hospedeiro; uma memória compreendendo dados representando características de líquido de impressão, os dados recuperáveis e atualizáveis por meio do contato de dados; em que o pacote é configurado para transmitir dados incluindo os ditos dados representando características de líquido de impressão para o barramento por meio do contato de dados; e em que o pacote é configurado adicionalmente para, em resposta a um comando indicativo de um primeiro período de tempo enviado para um primeiro endereço, responder subsequentemente a comandos enviados para pelo menos um segundo endereço em uma duração do período de tempo por meio dos mesmos barramento e contato de dados; e após o final do período de tempo, de novo responder a comandos transmitidos para o primeiro endereço por meio dos mesmos barramento e contato de dados.

30. Componente de aparelho de impressão substituível, de acordo com a reivindicação 29, caracterizado pelo fato de que o comando também é indicativo de uma tarefa.

31. Componente de aparelho de impressão substituível, de acordo com a reivindicação 29, caracterizado pelo fato de que o segundo endereço inclui um segundo endereço inicial, e o pacote é configurado para, em resposta a um comando para o segundo endereço inicial incluindo um endereço temporário, responder a dados enviados para o endereço temporário até o final do período de tempo por meio dos mesmos barramento e contato de dados.

32. Cartucho de impressão, caracterizado pelo fato de que compreende um pacote de circuitos lógicos compatível com I2C conforme definido em qualquer uma das reivindicações 1 a 25 e tendo um alojamento que tem uma largura que é menor que uma altura, em que, em uma face dianteira, da parte inferior para a parte superior, uma saída de líquido de impressão, uma entrada de ar e um recesso são fornecidos, respectivamente, o recesso se estendendo na parte superior, em que contatos de barramento I2C do pacote são fornecidos em um lado do recesso junto a um lado interno de uma parede lateral do alojamento adjacente à parte superior e dianteira do alojamento, o contato de dados sendo o mais baixo dos contatos.

33. Cartucho de impressão, de acordo com a reivindicação 32, caracterizado pelo fato de que o primeiro circuito lógico do pacote também é fornecido junto ao lado interno da parede lateral.

34. Método, caracterizado pelo fato de que compreende: em resposta a um primeiro comando indicativo de uma tarefa e de um primeiro período de tempo enviado para um primeiro endereço de conjunto de circuitos de processamento por meio de um barramento de comunicações, capacitar, pelo conjunto de circuitos de processamento, acesso a isto via pelo menos um segundo endereço para uma duração do período de tempo.

35. Método, de acordo com a reivindicação 34, caracterizado pelo fato de que o método é executado em conjunto de circuitos de processamento fornecido em um componente de aparelho de impressão substituível.

36. Método, de acordo com a reivindicação 34 ou 35, caracterizado pelo fato de que compreende adicionalmente incapacitar acesso ao conjunto de circuitos de processamento por meio do primeiro endereço na duração do período de tempo.

37. Método, de acordo com as reivindicações 34 a 36, caracterizado pelo fato de que compreende adicionalmente incapacitar acesso ao conjunto de circuitos de processamento via qualquer segundo endereço após a duração do período de tempo.

38. Método, de acordo com as reivindicações 34 a 37, caracterizado pelo fato de que compreende adicionalmente monitorar a duração do período de tempo usando um timer do conjunto de circuitos de processamento.

39. Método, de acordo com qualquer uma das reivindicações 34 a 38, caracterizado pelo fato de que o primeiro endereço é associado com um primeiro circuito lógico e o segundo endereço é associado com um segundo circuito lógico, e o método compreende realizar, pelo primeiro circuito lógico, a tarefa na duração do período de tempo.

40. Método, de acordo com qualquer uma das reivindicações 33 a 38, caracterizado pelo fato de que o primeiro endereço é associado com primeiro circuito lógico e o pelo menos um segundo endereço é associado com segundo circuito lógico, e em que capacitar acesso ao conjunto de circuitos de processamento por meio do segundo endereço compreende ativar o segundo circuito lógico.

41. Método, de acordo com a reivindicação 40, caracterizado pelo fato de que compreende o primeiro circuito lógico enviar um sinal de ativação para o segundo circuito lógico para ativar o conjunto de circuitos.

42. Método, de acordo com a reivindicação 41, caracterizado pelo fato de que o método compreende adicionalmente desativar o segundo circuito lógico ao cessar o sinal de ativação.

43. Método, de acordo com qualquer uma das reivindicações 40 a 42, caracterizado pelo fato de que compreende enviar o sinal de ativação por meio de um caminho de sinal dedicado.

44. Método, de acordo com qualquer uma das reivindicações 34 a 43, caracterizado pelo fato de que o segundo endereço é configurado para ser um segundo endereço inicial no começo do primeiro período de tempo.

45. Método, de acordo com a reivindicação 44, caracterizado pelo fato de que compreende reconfigurar, pelo conjunto de circuitos de processamento, o segundo endereço inicial para um endereço temporário em resposta a um comando enviado para o segundo endereço inicial e incluindo esse endereço temporário durante o primeiro período de tempo.

46. Método, de acordo com a reivindicação 44 ou reivindicação 45, caracterizado pelo fato de que, no recebimento de um comando subsequente indicativo da tarefa e do primeiro período de tempo enviado para o primeiro endereço, o conjunto de circuitos de processamento é configurado para ter o mesmo segundo endereço inicial.

47. Conjunto de circuitos de processamento para uso com um componente de aparelho de impressão substituível, caracterizado pelo fato de que compreende: uma memória e primeiro circuito lógico para capacitar uma operação de leitura da memória, em que o conjunto de circuitos de processamento é acessível por meio de um barramento I2C de um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado e é associado com um primeiro endereço e pelo menos um segundo endereço, e o primeiro endereço é um endereço I2C para o primeiro circuito lógico, e em que o primeiro circuito lógico é para participar em autenticação do componente de aparelho de impressão substituível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado; e o conjunto de circuitos de processamento é configurado de tal maneira que, seguinte ao recebimento de um primeiro comando indicativo de um primeiro período de tempo enviado para o primeiro circuito lógico por meio do primeiro endereço, o conjunto de circuitos de processamento é acessível via pelo menos um segundo endereço em uma duração do período de tempo.

48. Conjunto de circuitos de processamento, de acordo com a reivindicação 47, caracterizado pelo fato de que o conjunto de circuitos de processamento compreende adicionalmente um segundo circuito lógico, em que o segundo circuito lógico é acessível por meio do pelo menos um segundo endereço e em que o segundo circuito lógico compreende pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do pelo menos um segundo endereço.

49. Conjunto de circuitos de processamento, de acordo com a reivindicação 47 ou 48, caracterizado pelo fato de que o pelo menos um sensor que é legível por um aparelho de impressão no qual o componente de aparelho de impressão substituível é instalado por meio do pelo menos um segundo endereço não é legível por meio do primeiro endereço.

50. Conjunto de circuitos de processamento, de acordo com qualquer uma das reivindicações 47 a 49, caracterizado pelo fato de que o sensor compreende um sensor de nível de material consumível.