JP5653010B2

JP5653010B2 - 画像形成装置

Info

Publication number: JP5653010B2
Application number: JP2009178983A
Authority: JP
Inventors: 庄司武田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-07-31
Filing date: 2009-07-31
Publication date: 2015-01-14
Anticipated expiration: 2029-07-31
Also published as: JP2011031451A; US20110025812A1; US20120128379A1; US8125505B2

Description

本発明は、電子写真方式を利用して感光体に帯電、露光、現像を繰り返して画像を形成するレーザプリンタ、デジタル複写機等の画像形成装置に関する。

電子写真方式を利用した画像形成装置は、電子写真プロセス装置として以下の装置を備える。即ち、感光体の感光面を一様に帯電する帯電装置を備える。また、帯電された感光面に記録情報に応じた静電潜像を形成するためにレーザ光を出射する光源、そのレーザ光が感光体を走査するようにレーザ光を偏向する偏向器（ポリゴンミラー）、およびレーザ光を感光体に導くためのレンズや反射ミラーを備えるレーザ走査装置を備える。また、静電潜像を現像する現像装置を備える。さらに、現像された潜像を記録紙に転写する転写装置を備える。

レーザ走査装置には、ポリゴンミラーによって走査されるレーザ光を検知するための検知装置が備えられている。検知装置は、レーザ光を検知してから所定時間経過後、レーザ走査装置に対して感光体への潜像の形成を開始させる画像形成開始タイミング信号を出力する。そして、その画像形成開始タイミングが入力されたことに応じて、光源からは画像データに応じたレーザ光が出射される。レーザ走査装置には画像の解像度に応じた画像クロックが入力されており、光源は画像クロックと画像データとに基づいてレーザ光を出射する。

このような画像形成装置は、画像形成装置内の温度、湿度が変動することによってレーザ走査装置内のレンズや反射ミラーの設置位置、各画像形成要素の設置位置が変動するため、静電潜像の形成位置が変化する。また、レンズや反射ミラーの加工精度によって画像形成位置それぞれで静電潜像の形成位置が異なる。静電潜像の位置が所定の位置に形成されないと、紙などの記録媒体に対する画像形成位置がユーザの所望する位置からずれることになる。また、カラー画像形成装置の場合は、本来重なるはずである異なる色の走査線同士がずれることによって画質が低下することになる。

それに対して、従来は、特許文献１で提案されているように、画素クロックの位相に基づいて画素クロックをシフトすることで静電潜像の形成位置を調整している。

特開２００３−３２２８１０号公報

しかしながら、上記従来の技術では、複数の画素クロックを生成するために複数のクロック生成回路が設けられており回路が複雑化している。それに対して、単一の発振器（発振手段）から出力された高周波の基準クロックに基づいてＢＤ信号の処理からレーザ駆動をまでを行う方法が考えられる。しかしながら、発振器から各制御対象までの伝送路の長さの違いなどにより入力される基準クロックに位相差が生じる。この位相差を補正せずに画像を形成すると、位相差の影響によって画像書き出し位置にずれが生じる。

本発明の目的は、発振器から各制御対象までの伝送路の長さの違いなどにより生じる基準クロックの位相差を補正し、ロジック回路を複雑化することなく画像書き出し位置を高精度に制御することができる画像形成装置を提供することにある。

上記目的を達成するために、本発明の画像形成装置は、光ビームを出射する複数の発光素子を備える光源と、前記複数の発光素子から出射される複数の光ビームが感光体上を走査するように前記複数の光ビームを偏向する偏向手段と、前記偏向手段によって偏向された光ビームを検知して、前記複数の光ビームの走査方向における画像データに基づく前記光ビームの出射タイミングを制御するための同期信号を出力するセンサと、基準クロックを生成する発振手段と、前記基準クロックをＮ逓倍して得た第１のクロックによって前記同期信号をサンプリングし、サンプリングした複数ビットの同期信号データを前記第１のクロックのＮ分周した第２のクロックに同期してパラレルに出力する出力手段と、前記基準クロックに基づいて動作し、複数ビットの画像データを前記基準クロックに同期してパラレルに出力する画像処理手段と、前記画像処理手段から出力される前記複数ビットの画像データを、前記基準クロックをＮ逓倍することによって得た第３のクロックのＮ分周した第４のクロックに同期して受け取り、受け取った前記複数ビットの画像データを前記第３のクロックに同期してシリアルに出力し、当該シリアルに出力された画像データに基づいて前記発光素子を駆動する複数の駆動部を備えるレーザ駆動手段と、前記第２のクロックと前記画像処理手段に供給される前記基準クロックとの位相差に基づいて、当該位相差によって生じる、前記走査方向における前記複数の発光素子によってそれぞれ形成される画像の相対的なずれを調整するための第１のビットシフト量を演算する第１の演算手段と、前記画像処理手段に供給される前記基準クロックと前記第４のクロックとの位相差に基づいて、当該位相差によって生じる、前記複数の発光素子によってそれぞれ形成される画像の相対的なずれを調整するための第２のビットシフト量を演算する第２の演算手段と、前記第１のビットシフト量と前記第２のビットシフト量とに基づいて前記画像データをビットシフトさせることによって、前記レーザ駆動手段の前記複数の駆動部による前記複数ビットの画像データに基づく書き出しタイミングを調整する調整手段と、を備えることを特徴とする。

本発明によれば、発振器から各制御対象までの伝送路の長さの違いなどにより生じる基準クロックの位相差を補正し、ロジック回路を複雑化することなく画像書き出し位置を高精度に制御することができる。

本発明の実施の形態に係る画像形成装置としてのデジタル複合機の構成図である。図１における画像形成部１００のうちのレーザ書き込み系の概念図である。図２におけるＢＤセンサ２０２の検知からレーザ駆動を行うまでのレーザ書き込み制御系のブロック図である。図３のレーザ書き込み制御系の各部のクロック信号を示す図である。図３におけるディレイ部３１６の構成図である。図３のレーザ書き込み制御系によって実行されるレーザ書き込み制御の手順を示すフローチャートである。図６のＳ６０１で実行されるクロック位相測定処理の手順を示すフローチャートである。図６のＳ６０８で実行される画像形成処理の手順を示すフローチャートである。図３のレーザ書き込み制御系におけるクロック観測パターン例を示す図である。図３におけるクロック入力タイミング調整部３３１の動作タイミング図である。図３における画像処理部１１３の動作タイミング図である。

以下、本発明を図面を参照しながら詳細に説明する。図１は、本発明の実施の形態に係る電子写真方式の画像形成装置としてのデジタル複合機の構成図である。

まず、画像読取装置を構成する原稿搬送部１３０及び原稿読取部１２０について説明する。原稿置き台１３１にセットされた原稿は、給紙ローラ１３２によって１枚ずつ原稿読取位置まで搬送される。モータ１３６によって駆動される原稿搬送ベルト１３７で原稿読取位置に原稿が配置され、原稿の読取動作が原稿読取部１２０にてなされる。原稿の読取動作後は、フラッパ１３５にて搬送経路が変更され、モータ１３６を逆転することで原稿が排出トレイ１３８に排出される。

露光ランプ１２２は、蛍光灯、ハロゲンランプ等からなり、その長手方向に対して垂直方向に移動しながら、原稿載置ガラス（原稿台）１２６上の原稿を照射する。露光ランプ１２２の照射による原稿からの散乱光は、第１ミラー台１２１、第２ミラー台１２３に反射され、レンズ１２４に到達する。この時、第１ミラー台１２１の移動に対して、第２ミラー台１２３は、１／２のスピードで移動し、照射した原稿面から、レンズ１２４までの距離は常に一定に保たれる。第１ミラー台１２１、第２ミラー台１２３はモータ１２５で移動する。原稿上の像は、第１、第２ミラー台１２１、１２３、レンズ１２４を介して、数千個の受光素子がライン配列されたＣＣＤラインセンサ１２７の受光部上に結像し、ＣＣＤラインセンサ１２７の検知結果に基づいて逐次ライン単位で光電変換される。光電変換された信号（検知信号）は、信号処理部１２８で処理されて出力される。

次に、画像形成部１００の構成と動作を併せて説明する。露光制御部は、信号処理部１２８の出力画像信号に基づいて画像処理部１１３で電子写真の特性に応じた処理を行う。画像処理部１１３から出力される画像信号（入力画像データ）に基づいて半導体レーザ１０１（光源）を駆動し、半導体レーザ１０１から光ビームを出射させる。半導体レーザ１０１から出射された光ビームは、偏向走査手段であるところのポリゴンミラー１０２（回転多面鏡）によって偏向走査される。偏向走査されたレーザ光は、回転軸を中心として定速回転している感光体１０７（像担持体）を走査する。尚、感光体１０７は、光ビームが照射される前に、図示せぬ前露光ランプにより、表面の残量電荷が除電され、図示せぬ１次帯電器でその表面が均一に帯電される。従って、感光体１０７は、回転しながら光ビームを受けることにより、表面に静電潜像が形成される。そして、感光体表面に形成された静電潜像は現像器１０４によって所定色の現像剤（トナー）として可視化する。

後述する転写紙給紙段１４０、１５０、１６０、１７０、１８０から搬送された転写紙は、レジストローラ１０６まで搬送される。レジストローラ１０６は、センサ１０５を用いて転写紙の到達を検知し、感光体１０７に形成された画像先端と、転写紙の先端のタイミングを合わせて転写位置に転写紙を給紙する。

転写帯電器１０８は、感光体１０７上の現像されたトナー像を給送された転写紙に転写する。転写後、感光体１０７は、図示せぬクリーナーにより、残ったトナーを除去される。転写の終了した転写紙は、感光体１０７の曲率が大きいため、感光体１０７から分離しやすいが、さらに、図示せぬ除電針に電圧をかけることで、感光体１０７と転写紙の間の吸着力を弱め、分離を行いやすくしている。

分離された転写紙は、定着部１０９に送られトナーが定着される。定着部１０９は、セラミック・ヒータ１１０、フィルム１１１、及び３つのローラで構成され、セラミック・ヒータ１１０の熱は、薄いフィルム１１１を介して効率よく伝達される。トナーが定着された転写紙は画像形成装置外部に排出される。

図２は、図１における画像形成部１００に備えられる光走査装置の概念図である。レーザ光走査装置には、前述した光源であるところの半導体レーザ１０１、偏向走査手段であるところのポリゴンミラー１０２、ポリゴンミラー１０２を回転駆動する駆動モータ１０３、検知手段としてのＢＤセンサ２０２が設けられている。ＢＤセンサは、ＢｅａｍＤｅｔｅｃｔＳｅｎｓｏｒである。

半導体レーザ１０１は４つの発光素子が備えられ、画像処理部１１３から出力される画像データに応じて４レーザ光が出力される。それぞれの発光素子から出力された４本のビーム２０１は回転するポリゴンミラー１０２に反射され、ポリゴンミラー１０２の同一の反射面で感光体１上に異なる４本の走査線を形成する。即ち、１回の走査によって感光体１上には４本の走査線が形成される。図２中の符号２１１は、ある時間の瞬間の４本のビームスポットによって感光体１上に形成される走査線の様子を示している。

図２に示されるように、半導体レーザ１０１に設けられる４つの発光素子は、ビームスポット２１２Ａ、２１２Ｂ、２１２Ｃ、２１２Ｄが図２中の符号２１１に示されるように走査線２０７の走査方向に対して傾いて配置されている。つまり、ビームスポット２１１Ｄを形成する発光素子は、ビームスポット２１２Ａ、２１２Ｂ、２１２Ｃを形成する発光素子よりも先行して静電潜像の形成ができるように配置されている。このように複数の発光素子を配列することによってより高解像度で画像を形成することができる。なお、以下の説明において、ビームスポット２１２Ａを形成する発光素子をＡレーザ、ビームスポット２１２Ｂを形成する発光素子をＢレーザ、ビームスポット２１２Ｃを形成する発光素子をＣレーザ、ビームスポット２１２Ｄを形成する発光素子をＤレーザとする。

４ビームの走査線２０７の副走査方向に隣り合う発光素子間の距離である副走査ピッチ間隔２１４は約２１μｍ（１２００ＤＰＩ）である。主走査方向に隣り合う発光素子間の距離である主走査ピッチ間隔２１５は、半導体レーザ１０１の並び距離と傾きにより決まる。そのため、各ビームで画像出力位置が感光体上で一致するように、主走査ピッチ間隔２１５に応じてレーザ駆動信号への出力にディレイを持たせる。

この場合、走査線上に位置するＢＤセンサ２０２をビームが横切ることで、レーザ駆動基準信号となるＢＤ信号が生成される。例えば、Ａレーザのみ点灯させて、ＢＤセンサ２０２で基準となるＢＤ信号を生成する。ＢＤ信号が生成されてから所定時間後からＤレーザの駆動を開始する。さらに、主走査ピッチ間隔２１５に相当する時間後、Ｃレーザの駆動を開始する。同様に、主走査ピッチ間隔２１５に相当する時間後、Ｂレーザの駆動、Ａレーザの駆動を順次開始することで、感光体１０７上で副走査方向に位置の合った潜像が形成される。その後、次のポリゴン面で同様のビーム走査が行われる時、感光体１０７は、回転方向２０８方向に、副走査ピッチ間隔２１４の４倍の距離だけ回転移動しているため、感光体上に２次元の静電潜像の形成が可能となる。

次に、図３、図４を用いて本実施例に係る画像形成装置の特徴について説明する。本実施形態の画像形成装置では、単一の発振器（発振手段）から出力された基準信号に基づいてＢＤ信号の処理からレーザ駆動をまでを行う。これによって、レーザ書込み制御系に設けられる各要素駆動回路の単純化を図ることができる。しかしながら、伝送路の長さの違いなどにより各要素の間でデータを受け渡す際に、データを出力する側とそのデータが入力される側とで動作するクロック信号に位相差が生じる。この位相差によって画像書き出し位置にずれが生じる。本実施例では、データを出力する側とそのデータが入力される側とで動作するクロック信号に位相差が生じた場合であっても、画像書き出し位置を高精度に制御することができる構成について説明する。

図３は、図２におけるＢＤセンサ２０２の検知からレーザ駆動を行うまでのレーザ書き込み制御系（光走査装置）のブロック図である。図４は、図３のレーザ書き込み制御系に設けられる各要素に入力される信号を示す図である。

図３中の発振器３０１は、レーザ駆動を行う画像信号の基準クロック３２０を生成する。本実施の形態では、２３１．７５ＭＨｚの発振器を使用している。

図４におけるクロックａは、発振器３０１から出力される基準クロック３２０に対応している。基準クロック３２０は、ＬＶＤＳ等の伝送路（配線）を使って、ＢＤ検知部（図２のＢＤセンサ２０２に対応）３０３、位相測定部３０４、レーザ駆動部３０５、３０６、３０７、３０８（ＬＤ駆動部）、画像処理部１１３に供給される。画像処理部１１３は、発振器３０１から供給される基準クロック３２０で動作し、ラスター画像データをｍビットのデータ幅に区切ってクロック周期で画像出力タイミング調整部３１８、３２５、３２６、３２７に出力する。画像出力タイミング調整部３１８では、後述する画像出力タイミング調整部３１８のディレイ部によって画像データをディレイさせ、ディレイさせた画像データをレーザ駆動部３０５に出力する。画像出力タイミング調整部３２５、３２６、３２７についても同様に各レーザ駆動部３０６、３０７、３０８に画像データを出力する。

ＢＤ検知部３０３は、ＰＬＬ３０９（Ｐｈａｓｅ‐ｌｏｃｋｅｄｌｏｏｐ回路、第１のサブクロック生成手段）、シリアル−パラレル変換部３１０、クロック分周部３１１（第１のクロック分周手段）から構成される。ＰＬＬ３０９は、基準クロック３２０を１６逓倍したサブクロック（第１のサブクロック信号）であるところのクロック３２１（３．７ＧＨｚ、図４のクロックｂ）を生成する。

シリアル−パラレル変換部３１０（第１の変換手段）では、ＰＬＬ３０９によって生成されたサブクロック３２１によってシリアル信号であるＢＤ信号をパラレルデータに変換する。このＢＤ信号は、上述したとおりＢＤセンサ２０２によって生成される。また、ＢＤ検知部３０３はＢＤ信号のパラレルデータとｎ逓倍のクロックから１６分周（ｎ分周）したクロックを出力する。シリアル−パラレル変換部３１０は、３．７ＧＨｚのクロック３２１でＢＤセンサからの入力をサンプリングして、１６ビットのＢＤ信号のパラレルデータをＢＤ入力タイミング調整部３１５（後述）に出力する。この時、ＢＤ信号のパラレルデータは、クロック分周部３１１で生成される１６分周のクロックの同期信号として出力される。クロック分周部３１１は、ＰＬＬ３０９から供給されるクロック３２１を１６分周したクロック３２２（２３１．２５ＭＨｚ、図４中クロックｃ）を生成する。このとき、ＰＬＬ３０９の発振周波数が３．７ＧＨｚで、シリアル−パラレル変換部３１０の動作速度が限界に達している。そのため、入力される基準クロック３２０に同期したタイミングでシリアル信号（ＢＤ信号）からＢＤ信号に基づくパラレルデータの生成（シリアル−パラレル変換）を開始する回路を作りこむことが困難である。一方、ＢＤ信号のパラレルデータはＢＤ入力タイミング調整部３１５へ伝送線路で数１０ｃｍ伝送されて、画像処理部１１３に伝送される。このとき、本来同期クロックであるはずの基準クロック３２０は、ＢＤ検知部３０３を経由して来た場合と、直接画像処理部１１３に来た場合とで、位相のずれたクロックとなる。そこで、ＢＤ信号を受信するＢＤ入力タイミング調整部３１５は、伝送経路の異なる基準クロック３２０（ＢＤ検知部３０３を経由した基準クロックとＢＤ検知部３０３を経由した基準クロック）の位相調整のために必要となる。更に、本実施例のレーザ書込み制御系では、上述したシリアル−パラレル変換部３１０のシリアル−パラレル変換開始回路を省略し、ＢＤ信号のパラレルデータに同期したクロック３２２をクロック分周部３１１により生成する。このような構成とすることで、高周波動作が必要な回路を簡略化している。

図４に示すように、クロック３２０（クロックａ）とクロック３２２（クロックｃ）は同じ周波数のクロックとなるが、位相が異なる。また、電源オンごとに位相関係が毎回異なる。

レーザ駆動部３０５（ＬＤ駆動部）は、ＰＬＬ３１２（第２のサブクロック生成手段）、パラレル−シリアル変換部３１３、クロック分周部３１４（第２のクロック分周手段）から構成される。ＰＬＬ３１２は、ＰＬＬ３０９と同様の回路で、クロック３２０を１６逓倍したクロック３２３（３．７ＧＨｚ）を生成する。

レーザ駆動部３０５は、ＰＬＬ３１２によって発振器３０１から出力される基準クロック３２０から１６逓倍（ｍ逓倍）のクロック（第２のサブクロック信号）を生成する。パラレル−シリアル変換部３１３（第２の変換部）は、生成された１６逓倍のクロックで画像データをパラレル−シリアル変換する。１６低倍（ｍ逓倍）のクロックから１６分周（ｍ分周）したクロックでパラレルデータを受け取り、分周クロックでパラレル−シリアル変換する。このときも、ＰＬＬ３１２の発振周波数が３．７ＧＨｚで、パラレル−シリアル変換部３１３の動作速度が限界にたっしている。そのため、入力される基準クロック３２０に同期したタイミングでパラレルデータをシリアル信号に変換するパラレル−シリアル変換を開始する回路を作りこむことが困難である。一方、レーザ駆動データは画像処理部１１３から画像出力タイミング調整部３１８を通して、伝送線路で数１０ｃｍ伝送されて、ＬＤ駆動部３０５に伝送される。このとき、本来同期クロックであるはずの基準クロック３２０は、画像処理部１１３を経由してきた場合と、直接ＬＤ駆動部３０５に来た場合とで、位相のずれたクロックとなる。そこで、画像出力タイミング調整部３１８は伝送経路の異なる基準クロック３２０（画像処理部１１３を経由する基準クロックと直接ＬＤ駆動部３０５に供給される基準クロック）同期のデータの位相調整のために必要となる。更に、本実施例のレーザ書込み制御系では、上述したパラレル−シリアル変換部３１４のパラレル−シリアル変換開始回路を省略し、ＬＤデータ受信タイミングに同期したクロック３２４をクロック分周部３１４により生成する。このような構成とすることで、高周波動作が必要な回路を簡略化している。

図４に１６逓倍したクロックｄを示す。パラレル−シリアル変換部３１３は、レーザ駆動するパラレルデータである画像信号データを受け取り、画像信号データをシリアル信号に変換してレーザ駆動信号として出力する。この時サブクロック信号３２３でパラレルデータをシリアルデータに変換する。

クロック分周部３１４は、ＰＬＬ３１２で逓倍されたクロック３２３を１６分周してクロック３２４（図４中クロックｅ）を生成する。

クロック３２４は、パラレルデータで送られてくる画像データの同期クロックとして、画像出力タイミング調整部３１８（後述）に供給する。

レーザ駆動部３０６、３０７、３０８も同じ回路で構成され、同様に１６逓倍クロック発生と１６分周を行っている。そして、レーザ駆動部３０６、３０７、３０８それぞれから、Ｂレーザ用クロック３２８（図４中クロックｆ）、Ｃレーザ用クロック３２９（図４中クロックｇ）、Ｄレーザ用クロック３３０（図４中クロックｈ）が出力される。それぞれの分周クロックは同周波数で位相が異なるクロックとなる。また、電源オンごとに位相関係が毎回異なる。

ＢＤ入力タイミング調整部３１５は、ＢＤ検知部３０３からＢＤ検知データを転送クロック３２２で受け取る。受け取ったＢＤ検知データは、１６ビットのＢＤサンプリングデータである。ここで、転送クロック３２２と画像処理部が動作する基準クロック３２０の位相が異なる。その位相差によって画像の書き出しタイミングがずれるおそれがある。そこで、本実施例の画像形成装置には、転送クロック３２２と基準クロック３２０との位相差を検出するためにＢＤ入力タイミング調整部３１５が設けられている。ＢＤ入力タイミング調整部３１５は、ＢＤ検知部３０３から画像処理部１１３にＢＤサンプリングデータを受け渡すタイミングを調整する第１の調整手段として機能する。ディレイ部３１６は、図５で示すように、フリップ／フロップ（第１の記憶手段）に記憶されたＢＤデータに対して先頭の信号から単数または複数ビット（任意の）ビットシフトさせる処理を行い、処理したデータを画像処理部１１３に送る。

図５において、１段目のフリップ／フロップ５０１は、ＢＤサンプリングデータ（ＢＤ信号に基づいてシリアル−パラレル変換部で生成されるパラレルデータ）を受け取る。フリップ／フロップ５０１は、ＢＤサンプリングデータに対応する１６ビット（ｘビット）のデータを記憶することができる。フリップ／フロップ５０１は、後段の１６ビットのＢＤサンプリングデータを記憶することができるフリップ／フロップ５０２に接続される。つまり、フリップ／フロップ５０１とフリップ／フロップ５０２とで３２ビット（ｙビット、ｙ＞ｘ）のＢＤサンプリングデータを記憶することができる。

フリップ／フロップ５０１に入力された１６ビットのＢＤサンプリングデータは、フリップ／フロップ５０２にシフトする。そして、新たな１６ビットのＢＤサンプリングデータがフリップ／フロップ５０１に入力される。その後、フリップ／フロップ５０３で、２段のフリッピ／フロップ５０１に記憶された１６ビットのＢＤサンプリングデータとフリッピ／フロップ５０２に記憶された１６ビットのＢＤサンプリングデータとの合計３２ビットのＢＤのサンプリングデータの並びを作る。その後、セレクタ５０４は、３２ビットのＢＤサンプリングデータの中から指定された位置の１６ビット並びのデータ（連続する１６ビットのデータ）をセレクトして、出力段フリップ／フロップ５０５に出力する。即ち、セレクタ５０４は、ＢＤ検知部３０３に入力されるクロック信号と画像処理部３３３に入力されるクロック信号との位相差に応じて、先頭のデータから単数または複数ビットビットシフトさせた１６ビット並びのデータを出力する。

図５の回路は、画像出力タイミング調整部３１８、３２５、３２６、３２７に備えられているディレイ部にも備えられている。即ち、図５に示す回路は、第２の記憶手段として画像出力タイミング調整部３１８、３２５、３２６、３２７に備えられているディレイ部にも備えられている。図５の回路が画像出力タイミング調整部３１８は、画像処理部３３３に入力されるクロック信号とＬＤ駆動部に入力されるクロック信号との位相差に応じて先頭のデータから単数または複数ビットビットシフトさせた１６ビット並びのデータを出力する。画像出力タイミング調整部３１８は、画像処理部３３３に入力されるクロック信号とＬＤ駆動部３０５に入力されるクロック信号との位相差に応じて先頭のデータから単数または複数ビットビットシフトさせた１６ビット並びのデータを出力する。

画像出力タイミング調整部３１８は、ＢＤ入力タイミング調整部３１５と同じ回路で構成される。但し、入力データは画像処理部１１３からの出力画像データで、図５で示すディレイ部３１６で、任意の指定値でビットシフトされたデータをＬＤ駆動部３１２に送る。

画像出力タイミング調整部３１８は、画像処理部１１３からレーザ駆動部３０５にデータを送るタイミングを調整する第２の調整手段として機能する。また、画像出力タイミング調整部３２５、３２６、３２７も同様に、画像処理部１１３からレーザ駆動部３０６、３０７、３０８それぞれにデータを送るタイミングを調整する。Ａレーザ、Ｂレーザ、Ｃレーザ、Ｄレーザの発光素子の間隔は、厳密には均一ではない。書き出し位置を厳密にそろえるためには、個々のレーザに対して画像処理部１１３からレーザ駆動部３０５、３２５、３２６、３２７それぞれにデータを送るタイミングを設定する必要がある。画像出力タイミング調整部３１８、３２５、３２６、３２７は、画像処理部からレーザ駆動部３０５、３０６、３０７、３０８にデータを送るタイミングを個々に調整する。これによって、主走査方向において各レーザによる書き出し位置をそろえることができる。

ここで、ＢＤ入力タイミング調整部３１５におけるセレクタがセレクトする１６ビット並びのデータは、ＢＤ検知部３０３と画像処理部１１３の位相測定部３０４のクロック信号の位相差測定の結果に応じて調整される。さらに、画像出力タイミング調整部３１８、３２５、３２６、３２７におけるセレクタがセレクトする１６ビット並びのデータは、画像処理部１１３とレーザ駆動部３０５、３０６、３０７、３０８のクロック信号の位相測定部３０４によるクロック位相差測定の結果に応じて調整される。

位相測定部３０４は、ＢＤ検知部３０３と同じ回路構成で、同様にＰＬＬ回路とシリアル信号をパレレル信号に変換するシリアル−パラレル変換部、クロック分周部を持つ。位相測定部３０４は、ＢＤ検知部３０３と画像処理部１１３とレーザ駆動部３０５の各々のクロック位相差を測定する。

位相測定部３０４は、入力セレクタ３３２とＢＤ入力タイミング調整部３１５のクロックセレクタ３１７により任意の１クロックの入力セレクトが可能となっている。同様に、画像出力タイミング調整部３１８のクロックセレクタ３２０、画像出力タイミング調整部３２５、３２６、３２７、クロック入力タイミング調整部の各々のクロックセレクタにより任意の１クロックの入力セレクトが可能となっている。

図６は、図３のレーザ書き込み制御系によって実行されるレーザ書き込み制御の手順を示すフローチャートである。図７は、図６のＳ６０１で実行されるクロック位相測定処理の手順を示すフローチャートである。図８は、図６のＳ６０８で実行される画像形成処理の手順を示すフローチャートである。

図６において、電源オンの後、Ｓ６０１で、位相測定部３０４は、クロック入力タイミング調整部３１５の内部で使用される２個のクロックの位相差を測定する。１個目のクロックは、画像処理部１１３からのクロック３３３である。２個目のクロックは、位相測定部３０４から測定データの同期クロックとして入力されるクロック３３４である。

図７において、Ｓ７０１では、クロックセレクタ３１７を切り替えて、１個目のクロック、即ち、画像処理部１１３のクロック測定結果を１６ビットのパラレルデータとして認識する。図９の（ａ）に位相測定結果の１６ビットパラレルデータの一例を示す。このデータはビット０〜１５の方向に３．７ＧＨｚ周期でサンプリングしたデータである。２３１．２５ＭＨｚのクロック波形をサンプリングしているため、ちょうどクロック波形の１周期がパラレルデータの並びとして観測されている。

Ｓ７０２では、クロックセレクタ３１７を切り替えて、２個目のクロック、即ち、位相測定部３０４からのパラレルデータ同期クロック３３４の位相測定を行う。図９の（ｂ）に位相測定結果の一例を示す。クロック３３４も２３１．２５ＭＨｚであるため、クロック波形の１周期がパラレルデータの並びとして観測されている。

Ｓ７０３で、位相測定部３０４は、上記２個のクロック波形測定結果からクロック位相差を求め、位相差判断が終了する。図９（ａ）と図９（ｂ）とを比較すると、位相パターンに６ビット分のずれがある。したがって、測定される位相差は６×３．７ＧＨｚ周期となる。

図６に戻り、Ｓ６０２において、測定したクロック３３３とクロック３３４の位相差がディレイ値としてクロック入力タイミング調整部３３１に設定される。

図１０に、位相測定部３０４の入力信号とクロック３３４、クロック３３３、画像処理部１１３の入力データタイミングを示す。図１０の入力信号は、位相測定部３０４の入力で、クロック３３４とシリアル−パラレル変換データを出力する。この時、サンプリング区間αの入力信号がパラレルデータαとして出力されて、図５のフリップ／フロップ５０１で受け取られる。次のクロックでサンプリング区間βの信号がパラレルデータβとして出力されて、図５のフリップ／フロップ５０１で受け取られる。そして、それと同時に、フリップ／フロップ５０１に記録されていたパラレルデータαはフリップ／フロップ５０２に移動している。

フリップ／フロップ５０１とフリップ／フロップ５０２を元に、フリップ／フロップ５０３で作られた３２ビットの並びから６ビットシフト（先頭のビットから６ビットシフト）した位置から１６ビット分が、セレクタ５０４で選択されて出力段フリップ／フロップ５０５に出力される。そして、図１０の画像処理部１１３の入力データとして出力される。

これにより、図１０のサンプリング区間γの入力信号をサンプリングしたパラレルデータが画像処理部１１３に供給される。つまり、画像処理部１１３では、同期クロックでサンプリングしたデータとして処理が可能となる。

図６のＳ６０３では、入力セレクタ３３２を切り替えて、Ｓ６０１と同様の手順でＢＤ入力タイミング調整部３１５の内部で使用される２個のクロックの位相差を測定する。１個目のクロックは、画像処理部１１３からのクロック３３３である。２個目のクロックは、ＢＤ検知部３０３からＢＤ検知データの同期クロックとして入力されるクロック３２２である。クロック３３３とクロック３２２とのクロック位相差の測定は、上記図７の手順で実行される。

Ｓ６０４では、前述のＳ６０２と同様に、Ｓ６０３で測定したクロック位相差をディレイ値として設定することで、画像処理部１１３では、同期クロックでサンプリングしたＢＤ検知データとして処理が可能となる。

Ｓ６０５では、入力セレクタ３３２を切り替えて、Ｓ６０１と同様の手順で画像出力タイミング調整部３１８の内部で使用される２個のクロックの位相差を測定する。１個目のクロックは、画像処理部１１３からのクロック３３３である。２個目のクロックは、ＬＤ駆動部３０５からレーザ駆動データの受取同期クロックとして入力されるクロック３２４である。クロック３３３とクロック３２４とのクロック位相差の測定は、上記図７の手順で実行される。

Ｓ６０６では、Ｓ６０５で測定したクロック３３３とクロック３２４の位相差をディレイ値として画像出力タイミング調整部３１８に設定する。

図１１に画像処理部３０２の出力データとクロック３３３、クロック３２４、ＬＤ駆動部３０５の入力データ、ＬＤ駆動信号ＬＤ−Ａのタイミングを示す。また、Ｓ６０５での位相差測定の結果は３としている。

図１１の入力データは画像処理部１１３の出力で、クロック３３３に同期して出力する。この時、データαが図５のフリップ／フロップ５０１で受け取られる。次のクロックでデータβが出力されて、図５のフリップ／フロップ５０１で受け取られる。

それと同時に、フリップ／フロップ５０１に記録されていたデータαは、フリップ／フロップ５０２に移動している。フリップ／フロップ５０１とフリップ／フロップ５０２を元に、フリップ／フロップ５０３で作られた３２ビットの並びから１３ビットシフト（先頭のビットから１３ビットシフト）した位置から１６ビット分がセレクタ５０４で選択されて出力段フリップ／フロップ５０５に出力される。そして、図１１のＬＤ駆動部３０５の入力データとして出力される。

これにより、図１１のサンプリング区間αの入力データがサンプリング区間βでレーザ駆動信号として供給される。つまり、画像処理部１１３では、同期クロックでデータαの信号を出力することが可能となる。

図６のＳ６０７では、入力セレクタ３３２を切り替えてＳ６０５とＳ６０６の処理を繰り返す。画像出力タイミング調整部３２５、３２６、３２７について同様に設定を行う。このように、画像出力タイミング調整部３１８、３２５、３２６、３２７の信号出力タイミングを調整することことによって、各要素に入力されるクロックの位相差によって生じる画像書き出し位置のずれを抑制することができる。

Ｓ６０８では、画像処理部１１３に入力される画像入力のデータを、ＬＤ−Ａ、ＬＤ−Ｂ、ＬＤ−Ｃ、ＬＤ−Ｄの各々に出力する。この時の動作を図８で説明する。

Ｓ８０１では、ＢＤ入力タイミング調整部３１５から入力されるＢＤデータを検知し、アクティブ信号を待つ。Ｓ８０２では、ＢＤデータのビットパターンからＢＤ位置を認識する。

Ｓ８０３では、Ｓ８０２で認識したＢＤ位置と、図２の各レーザの主走査方向の距離２１４から決まるディレイ値を加算した値を、画像出力タイミング調整部３１８、３２５、３２６、３２７に追加設定する。つまりビットシフト量を追加する。

Ｓ８０４では、画像データを各画像出力タイミング調整部に出力することで、図２の感光体１０７上の走査線２０７に位置ずれのない潜像画像形成が行われる。

以上、説明したように、本実施の形態では、基準クロック３２０を１６逓倍したサブクロック信号のＢＤ検知とサブクロック信号によるレーザ駆動を非同期で実行し、位相測定部３０４において各要素に入力されるクロック信号の位相差を測定し、位相差に基づいてレーザ駆動タイミングを調整することで、画像書き出し位置の調整を行うことができる。

１１３画像処理部
３０１発振器
３０３ＢＤ検知部
３０４位相測定部
３０５レーザ駆動部
３１５ＢＤ入力タイミング調整部
３０８画像出力タイミング調整部

Claims

光ビームを出射する複数の発光素子を備える光源と、
前記複数の発光素子から出射される複数の光ビームが感光体上を走査するように前記複数の光ビームを偏向する偏向手段と、
前記偏向手段によって偏向された光ビームを検知して、前記複数の光ビームの走査方向における画像データに基づく前記光ビームの出射タイミングを制御するための同期信号を出力するセンサと、
基準クロックを生成する発振手段と、
前記基準クロックをＮ逓倍して得た第１のクロックによって前記同期信号をサンプリングし、サンプリングした複数ビットの同期信号データを前記第１のクロックのＮ分周した第２のクロックに同期してパラレルに出力する出力手段と、
前記基準クロックに基づいて動作し、複数ビットの画像データを前記基準クロックに同期してパラレルに出力する画像処理手段と、
前記画像処理手段から出力される前記複数ビットの画像データを、前記基準クロックをＮ逓倍することによって得た第３のクロックのＮ分周した第４のクロックに同期して受け取り、受け取った前記複数ビットの画像データを前記第３のクロックに同期してシリアルに出力し、当該シリアルに出力された画像データに基づいて前記発光素子を駆動する複数の駆動部を備えるレーザ駆動手段と、
前記第２のクロックと前記画像処理手段に供給される前記基準クロックとの位相差に基づいて、当該位相差によって生じる、前記走査方向における前記複数の発光素子によってそれぞれ形成される画像の相対的なずれを調整するための第１のビットシフト量を演算する第１の演算手段と、
前記画像処理手段に供給される前記基準クロックと前記第４のクロックとの位相差に基づいて、当該位相差によって生じる、前記複数の発光素子によってそれぞれ形成される画像の相対的なずれを調整するための第２のビットシフト量を演算する第２の演算手段と、
前記第１のビットシフト量と前記第２のビットシフト量とに基づいて前記画像データをビットシフトさせることによって、前記レーザ駆動手段の前記複数の駆動部による前記複数ビットの画像データに基づく書き出しタイミングを調整する調整手段と、を備えることを特徴とする画像形成装置。
前記調整手段は、前記出力手段からパラレルに出力される前記複数ビットの同期信号データを記憶する第１の記憶手段を有し、
前記調整手段は、前記第１の記憶手段に記憶された前記複数ビットの同期信号データのうち、先頭ビットから前記第１のビットシフト量だけシフトされたビットから始まる連続するデータをパラレルに出力することによって、前記出力手段から前記画像処理手段への前記同期信号データの受け渡しタイミングを調整することを特徴とする請求項１に記載の画像形成装置。
前記調整手段は、前記画像処理手段から出力される前記複数ビットの画像データを記憶する第２の記憶手段を有し、
前記調整手段は、前記第２の記憶手段に記憶された前記複数ビットの画像データのうち、先頭ビットから前記第２のビットシフト量だけシフトされたビットから始まる連続するデータをパラレルに出力することによって、前記画像処理手段から前記レーザ駆動手段への前記複数ビットの画像データの受け渡しタイミングを調整することを特徴とする請求項１又は２に記載の画像形成装置。
前記第２のクロックと前記画像処理手段に供給される前記基準クロックとの前記位相差および前記第４のクロックと前記画像処理手段に供給される前記基準クロックとの前記位相差を測定する測定手段を備えることを特徴とする請求項１乃至３のいずれか１項に記載の画像形成装置。
前記出力手段は、前記基準クロックをＮ逓倍することによって前記第１のクロックを生成する第１のクロック生成手段と、前記第１のクロックをＮ分周して第２のクロックを生成する第２のクロック生成手段と、を有することを特徴とする請求項１乃至４のいずれか１項に記載の画像形成装置。
前記レーザ駆動手段は、前記基準クロックをＮ逓倍することによって前記第３のクロックを生成する第３のクロック生成手段と、前記第３のクロックをＮ分周して第４のクロックを生成する第４のクロック生成手段と、を有することを特徴とする請求項１乃至５のいずれか１項に記載の画像形成装置。