BR102014015448A2 - conjunto de pacote para molde embutido e técnicas e configurações associadas - Google Patents

conjunto de pacote para molde embutido e técnicas e configurações associadas Download PDF

Info

Publication number
BR102014015448A2
BR102014015448A2 BR102014015448A BR102014015448A BR102014015448A2 BR 102014015448 A2 BR102014015448 A2 BR 102014015448A2 BR 102014015448 A BR102014015448 A BR 102014015448A BR 102014015448 A BR102014015448 A BR 102014015448A BR 102014015448 A2 BR102014015448 A2 BR 102014015448A2
Authority
BR
Brazil
Prior art keywords
mold
packet
substrate
reinforced plate
layer
Prior art date
Application number
BR102014015448A
Other languages
English (en)
Inventor
Takashi Shuto
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of BR102014015448A2 publication Critical patent/BR102014015448A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

conjunto de pacote para molde embutido e técnicas e configurações associadas. as modalidades da presente descrição são direcionadas a um conjunto de pacote para molde embutido e técnicas e configurações associadas. em uma modalidade, um aparelho inclui um conjunto de pacote compreendendo uma camada de fixação de molde, um molde acoplado à camada de fixação de molde, o molde tendo um lado ativo incluindo dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo, uma placa reforçada acoplada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto do primeiro lado e uma cavidade disposta na placa reforçada e uma ou mais camadas de acúmulo acopladas ao segundo lado da placa reforçada, a uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo eletricamente acopladas ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde é disposto na cavidade. outras modalidades podem ser descritas e/ou reivindicadas.

Description

Relatório Descritivo da Patente de Invenção para "CONJUNTO DE PACOTE PARA MOLDE EMBUTIDO E TÉCNICAS E CONFIGURAÇÕES ASSOCIADAS".
Campo [001] As modalidades da presente descrição geralmente referem-se ao campo dos circuitos integrados e, mais particularmente, a um conjunto de pacote para molde embutido e técnicas e configurações associadas.
Antecedentes [002] Atualmente, os conjuntos de pacote de circuito integrado (IC) podem incluir configurações de pacote-sobre-pacote (PoP), onde um primeiro substrato de pacote é acoplado com um segundo substrato de pacote utilizando um interposer disposto entre o primeiro e o segundo substratos de pacote. Por exemplo, o primeiro substrato de pacote pode ser um substrato sem núcleo fino para um processador e o segundo substrato de pacote pode ser um componente de memória e o primeiro e o segundo substratos de pacote podem ser cada um acoplados com o interposer utilizando microesferas de solda. Uma estrutura de PoP resultante utilizando o interposer pode ter uma altura (por exemplo, altura z) que limita a implementação da estrutura de PoP em dispositivos de fator de forma pequena, como, por exemplo, dispositivos de computação móveis que continuam a encolher para dimensões menores.
Além disso, o substrato sem núcleo fino pode exigir um suporte de fixação para lidar com o substrato durante os processos de montagem, tais como refluxo das esferas de solda, fixação de molde e/ou operações de fixação de interposer devido à falta de rigidez estrutural. Usar o suporte de fixação pode aumentar os custos de montagem e complexidade. Além disso, em alguns casos, um processo térmico de temperatura elevada (por exemplo, -260^) pode ser usado para acoplar o molde ao substrato utilizando um material soldável, que pode resultar em defeitos relacionados ao stress térmico (por exemplo, deformação) devido à diferença no coeficiente de expansão térmica (CTE) entre o molde e o substrato.
Breve Descrição dos Desenhos [003] As modalidades serão facilmente compreendidas através da seguinte descrição detalhada em conjunção com os desenhos anexos. Para facilitar a descrição, os mesmos números de referência designam elementos estruturais. As modalidades são ilustradas a título de exemplo e não por meio de limitação nas FIGS. dos desenhos anexos.
[004] A FIG. 1 ilustra esquematicamente uma vista lateral em seção transversal de um conjunto de pacote de circuito integrado (IC) exemplar, de acordo com algumas modalidades.
[005] As FIGS. 2a-h ilustram esquematicamente várias fases de fabricação de um conjunto de pacote de IC exemplar, de acordo com algumas modalidades.
[006] A FIG. 3 ilustra esquematicamente uma vista lateral de seção transversal de outro conjunto de pacote de IC exemplar, de acordo com algumas modalidades.
[007] A FIG. 4 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar, de acordo com algumas modalidades.
[008] A FIG. 5 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar, de acordo com algumas modalidades.
[009] A FIG. 6 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar, de acordo com algumas modalidades.
[0010] A FIG. 7 ilustra esquematicamente um diagrama de fluxo de um método para fabricar um conjunto de pacote de IC, de acordo com algumas modalidades. A FIG. 8 ilustra esquematicamente um dispositivo de computação que inclui um conjunto de pacote de IC, como aqui descrito, de acordo com algumas modalidades.
Descrição Detalhada [0011] Modalidades da presente descrição descrevem um conjunto de pacote para o molde embutido e técnicas e configurações associadas. Na descrição que se segue, os vários aspectos das implementações ilustrativas serão descritos utilizando termos comumente utilizados por aqueles versados na técnica para transmitir a substância do seu trabalho para outras pessoas versadas na técnica. No entanto, será evidente para aqueles versados na técnica que as modalidades da presente descrição podem ser praticadas com apenas alguns dos aspectos descritos. Para fins de explicação, os números específicos, materiais e configurações são apresentados a fim de fornecer um entendimento completo das implementações ilustrativas. No entanto, será evidente para uma pessoa versada na técnica que as modalidades da presente descrição podem ser praticadas sem os detalhes específicos. Em outros casos, as características bem conhecidas são omitidas ou simplificadas, a fim de não obscurecer as implementações ilustrativas.
[0012] Na descrição detalhada a seguir, é feita referência aos desenhos anexos que formam uma parte da mesma, em que os mesmos números designam partes similares por toda a parte, e em que são mostradas a título de ilustração modalidades nas quais o assunto da presente descrição pode ser praticado. Deve ser entendido que outras modalidades podem ser utilizadas e alterações estruturais ou lógicas podem ser feitas sem sair do escopo da presente descrição. Portanto, a descrição detalhada a seguir não é para ser tomada num sentido limitativo, e o escopo das modalidades é definida pelas reivindicações anexas e seus equivalentes.
[0013] Para os fins da presente descrição, a frase "A e/ou B" significa (A), (B) ou (A e B). Para os fins da presente descrição, a frase "A, B e/ou C" significa (A), (B), (C), (A e B), (A e C), (B e C) ou (A, B e C).
[0014] A descrição pode usar descrições baseadas na perspectiva, tais como superior/inferior, dentro/fora, acima/abaixo, etc. Tais descrições são meramente utilizadas para facilitar a descrição e não se destinam a limitar a aplicação das modalidades aqui descritas a qualquer orientação particular.
[0015] A descrição pode usar as frases "em uma modalidade" ou "em modalidades", que podem referir-se a cada um ou mais das mesmas ou de diferentes modalidades. Além disso, os termos "compreendendo", "incluindo", "tendo", e similares, como utilizados em referência às modalidades da presente descrição, são sinônimos.
[0016] O termo "acoplado a", juntamente com os seus derivados, pode ser aqui utilizado. "Acoplado" pode significar um ou mais dos seguintes. "Acoplado" pode significar que dois ou mais elementos estão em contato físico ou elétrico direto. No entanto, "acoplado" pode também significar que dois ou mais elementos estão em contato indiretamente entre si, mas ainda assim cooperam e interagem uns com os outros, e pode significar que um ou mais outros elementos são acoplados ou conectados entre os elementos que são ditos serem acoplados uns aos outros. O termo "acoplado diretamente" pode significar que dois ou mais elementos estão em contato direto.
[0017] Em várias modalidades, a frase "a primeira característica formada, depositada, ou de outra forma disposta sobre uma segunda característica" pode significar que a primeira característica é formada, depositada ou disposta sobre a segunda característica, e pelo menos uma parte da primeira característica pode estar em contato direto (por exemplo, contato físico e/ou elétrico direto) ou contato indireto (por exemplo, ter uma ou mais outras características entre a primeira característica e a segunda característica) com pelo menos uma parte da segunda característica.
[0018] Como usado aqui, o termo "módulo" pode referir-se a, fazer parte de, ou incluir um Circuito Integrado Aplicação Específica (ASIC), um circuito eletrônico, um sistema-em-um-chip (SoC), um processador (compartilhado, dedicado, ou grupo) e/ou memória (compartilhada, dedicada, ou grupo) que executa um ou mais programas de software ou firmware, um circuito lógico combinatório, e/ou outros componentes adequados que fornecem a funcionalidade descrita.
[0019] A FIG. 1 ilustra esquematicamente uma vista lateral em seção transversal de um conjunto de pacote de circuito integrado (IC) exemplar (daqui em diante "conjunto de pacote 100"), de acordo com algumas modalidades. Em algumas modalidades, o conjunto de pacote 100 inclui um substrato de pacote 104 acoplado com um ou mais moldes (por exemplo, moldes 102a, 102b) e uma placa de circuito 106, como pode ser visto.
[0020] Em uma modalidade, o conjunto de pacote 100 pode referir-se a apenas o substrato de pacote 104. O substrato de pacote 104 pode incluir uma camada de fixação de molde 108, uma camada de reforço (daqui em diante "placa reforçada 110"), uma camada laminada 112 e uma ou mais camadas de acúmulo (daqui em diante "camadas de acúmulo 114"), acopladas como mostrado.
[0021] O substrato de pacote 104 pode incluir uma camada de fixação de molde 108, que pode ser utilizada como um substrato para a fixação do molde 102a. Isto é, em algumas modalidades, o molde 102a pode ser acoplado em contato direto com a camada de fixação de molde 108. Em algumas modalidades, a camada de fixação de molde 108 pode ser constituída por um material eletricamente isolante, tal como, por exemplo, uma resina epóxi. Em algumas modalidades, a camada de fixação de molde 108 pode ser constituída por um mesmo material como um isolante 114a das camadas de acúmulo 114. A camada de fixação de molde 108 pode ser constituída por outros materiais adequados em outras modalidades.
[0022] O conjunto de pacote 100 pode incluir um molde 102a acoplado com a camada de fixação de molde 108 e incorporado no substrato de pacote 104. O molde 102a pode ter uma face ativa, A, incluindo os dispositivos ativos, tais como, por exemplo, um ou mais dispositivos de transistor e um lado inativo, I, disposto no lado oposto ao lado ativo A. Em algumas modalidades, o lado inativo I do molde 102a pode estar em contato direto com a camada de fixação de molde 108. O molde 102a pode ser uma unidade discreta de um produto IC feito de um material semicondutor utilizando técnicas de fabricação de semicondutores, tais como deposição de película fina, litografia, gravura e similares. Em algumas modalidades, o molde pode ser, incluir ou ser uma parte de um processador, memória, o sistema em um chip (SoC) ou ASIC em algumas modalidades. Em uma modalidade, o molde 102a é um processador tal como, por exemplo, uma unidade de processamento central (CPU). O molde 102a pode ser configurado para servir a outras funções em outras modalidades.
[0023] O substrato de pacote 104 pode incluir ainda uma placa reforçada 110 acoplada à camada de fixação de molde 108. A placa reforçada 110 pode incluir um material que é reforçado em relação ao material da camada de fixação de molde 108 e/ou camadas de acumulação 114. Por exemplo, em algumas modalidades, o material da placa reforçada 110 pode ter um módulo elástico que é maior do que um módulo elástico do material da camada de fixação de molde 108 e/ou camadas de acúmulo 114 ou a placa reforçada pode ter uma espessura que é maior (por exemplo, para fornecer maior rigidez estrutural) do que uma espessura da camada de fixação de molde 108 e/ou camadas individuais ou múltiplas das camadas de acúmulo.
[0024] Em algumas modalidades, a placa reforçada 110 pode ser constituída por uma resina epóxi com um tecido de vidro. Em outras modalidades, a placa reforçada 110 pode ser constituída por um metal (por exemplo, como descrito em conexão com a FIG. 3). A placa reforçada 110 pode ser constituída por outros materiais adequados em outras modalidades. A placa reforçada 110 pode fortalecer o substrato de pacote 104 para manipulação e/ou montagem associada com a fabricação das camadas de acúmulo 114 utilizando, por exemplo, técnicas de camada de acúmulo sem impacto (BBUL). Por exemplo, em algumas modalidades, a placa reforçada 110 pode evitar a necessidade de utilizar um suporte de fixação, que pode ser utilizado para a manipulação e/ou a montagem durante a fabricação de um substrato de pacote flexível.
[0025] A placa reforçada 110 pode ter um primeiro lado, S1, e um segundo lado, S2, disposto no lado oposto ao primeiro lado S1. Em algumas modalidades, o primeiro lado S1 pode estar em contacto direto com a camada de fixação de molde 108. A placa reforçada 110 pode ainda ter uma cavidade 110a formada na placa reforçada 110. Em algumas modalidades, a cavidade 110a pode passar através da placa reforçada 110 para fornecer uma abertura entre o primeiro lado S1 e o segundo lado S2, como pode ser visto.
[0026] Em algumas modalidades, o molde 102a pode ser disposto na cavidade 110a. O molde pode ter uma espessura que é menor do que uma espessura da placa reforçada 110, como medido a partir do primeiro lado S1 e do segundo lado S2, como pode ser visto, em algumas modalidades. Embutir o molde 102a na cavidade 110a pode reduzir uma altura total (por exemplo, dimensão Z indicada pela seta na FIG. 1) do substrato de pacote 104 e/ou conjunto de pacote 100. Por exemplo, um elemento de interposer discreto separado pode não ser necessário para acoplar o substrato de pacote 104 alojando o molde 102a com o molde 102b (por exemplo, não há necessidade de conexões de microesferas de solda entre os pacotes alojando respectivos moldes 102a e 102b), o que pode permitir a redução da altura do pacote.
[0027] Em algumas modalidades, a placa reforçada 110 pode incluir uma ou mais interconexões configuradas para acoplar eletricamente o primeiro lado S1 e o segundo lado S2 da placa reforçada 110 tal como, por exemplo, orifícios diretos laminados (PTHs) 110b. Os PTHs 110b podem ser configurados para encaminhas sinais elétricos do molde 102a (e/ou possivelmente outro molde, tal como o molde 102b). Em algumas modalidades, os PTHs 110b podem incluir uma abertura laminada 110c constituída por um material eletricamente condutivo tal como um metal (por exemplo, cobre) preenchido com um material de obstrução 110d, tal como, por exemplo, resina de epóxi. A placa reforçada 110 pode incluir outras estruturas de interconexão adequadas formadas através da placa reforçada 110 para encaminhar os sinais elétricos nas outras modalidades.
[0028] O substrato de pacote 104 pode incluir ainda uma camada laminada 112 acoplada à placa reforçada 110 e disposta entre as camadas de acúmulo 114 e a placa reforçada 110. Em algumas modalidades, a camada laminada 112 pode estar em contato direto com o segundo lado S2 da placa reforçada 110. A camada laminada 112 pode incluir material pré-impregnado (por exemplo, o material do estágio B) que flui para dentro da cavidade 110a para fornecer um material encapsulante de molde 112a do molde 102a, quando submetido a um processo térmico e/ou de pressão (por exemplo, processo de prensagem a quente). O material encapsulante de molde 112a pode incluir um material pré-impregnado disposto na cavidade 110a e pelo menos encapsular parcialmente o lado ativo A e/ou paredes laterais do molde 102a. O material encapsulante de molde 112a pode preencher ou substancialmente preencher a cavidade 110a em algumas modalidades.
[0029] Em algumas modalidades, o material pré-impregnado da camada laminada 112 e o material encapsulante de molde 112a pode incluir uma resina epóxi com um tecido de vidro. O material pré-impregnado pode fortalecer e/ou reforçar o substrato de pacote 104 para o manuseamento e/ou a montagem associada com a fabricação das camadas de acúmulo 114. O material da camada laminada 112 e o material encapsulante de molde 112a podem incluir outros materiais adequados em outras modalidades.
[0030] Uma ou mais interconexões podem ser formadas na camada laminada 112 para acoplar eletricamente o molde 102a com características condutoras 114b (por exemplo, características de encaminhamento elétrico) das camadas de acúmulo 114. Por exemplo, em algumas modalidades, as interconexões podem incluir estruturas de via 112b que se estendem através da camada laminada 112 e do material encapsulante de molde 112a para contatos correspondentes tais como almofadas no molde 102a. As estruturas de via 112b podem ser formadas utilizando qualquer processo adequado incluindo, por exemplo, um processo a laser para remover material da camada laminada 112 e material encapsulante de molde 112a para fornecer uma junção de via a laser entre o molde 102a fieira e as camadas de acúmulo 114. A junção de via a laser pode ter uma estrutura consistente com ser formada por um processo a laser. Por exemplo, um perfil da junção de via a laser pode afunilar como pode ser visto. As interconexões da camada laminada 112 podem incluir outras estruturas de interconexão adequadas, em outras modalidades.
[0031] Utilizar um processo a laser para formar aberturas na camada laminada 112 e/ou no material encapsulante de molde 112a pode ser realizado a uma temperatura (por exemplo, a ou perto da temperatura ambiente) que é muito inferior a uma temperatura de refluxo de solda. Desse modo, usar um processo a laser para fabricar a junção de via a laser para interconexão de primeiro nível (FLI) entre o molde 102a e o substrato de pacote 104 pode reduzir ou eliminar defeitos relacionados a calor (por exemplo, estresse ou deformação) que podem causar falhas de confiabilidade ou outros defeitos FLI associados a incompatibilidade de CTE entre o molde 102a e o substrato de pacote 104. Por exemplo, defeitos tais como ponte de colisão de soldagem massiva (MSBB), desalinhamento de molde (DM) e defeitos abertos de não contato (NCO) associados ao uso de interconexões de microesferas podem ser reduzidos e/ou eliminados na conjunto de pacote 100.
[0032] O substrato de pacote 104 pode incluir ainda as camadas de acúmulo 114 acopladas ao primeiro lado da placa reforçada 110. Em algumas modalidades, uma camada de acúmulo individual das camadas de acúmulo 114 está em contato direto com a camada laminada 112. As camadas de acúmulo 114 podem incluir características de roteamento elétrico (por exemplo, daqui em diante "características condutivas 114b") de camadas de acúmulo individuais 114 acopladas em um material eletricamente isolante (daqui em diante "isolante 114a"). As características condutivas 114b podem incluir, por exemplo, trincheiras, vias, traços ou outras estruturas de encaminhamento adequadas compostas de um material eletricamente condutor tal como um metal (por exemplo, cobre). O isolante 114a pode ser constituído por uma resina epóxi. As características condutivas 114b e o isolante 114a podem ser constituídos por outros materiais adequados em outras modalidades. Em algumas modalidades, as camadas de acúmulo 114 podem ser formadas utilizando técnicas de Película de Acúmulo Ajinomoto (ABF). Outras técnicas adequadas para fabricar as camadas de acúmulo 114 podem ser utilizadas em outras modalidades.
[0033] Em algumas modalidades, outro molde 102b pode ser acoplado ao substrato de pacote 104. Por exemplo, na modalidade representada, o molde 102b é acoplado com as camadas de acúmulo 114 em uma configuração de flip-chip utilizando material soldável 116 tais como colisões de solda para acoplar contatos correspondentes (por exemplo, almofadas) sobre o molde 102b com as características condutivas 114b das camadas de acúmulo 114. Em algumas modalidades, um material de menor preenchimento 118 pode ser disposto entre um lado ativo do molde 102b e o substrato de pacote 104. O molde 102b pode ser acoplado ao substrato de pacote 104 utilizando outras técnicas adequadas, tais como, por exemplo, técnicas de ligação por fios, técnicas de embutimento e similares e outras estruturas de interconexão FLI, tais como pilares para acoplar o molde 102b com o substrato de pacote 104.
[0034] De acordo com várias modalidades, o primeiro molde 102a pode ser um molde de lógica tal como, por exemplo, um processador ou ASIC e o segundo molde 102b pode ser um molde de memória. Os primeiros moldes 102a e/ou 102b podem ser configurados para executar outras funções em outras modalidades.
[0035] Em algumas modalidades, as características condutivas 114b das camadas de acúmulo 114 podem ser acopladas eletricamente com os moldes 102a e/ou 102b (por exemplo, e, possivelmente, outros moldes) e configuradas para encaminhar sinais elétricos dos moldes 102a e/ou 102b através do substrato de pacote 104. Os sinais elétricos podem incluir, por exemplo, os sinais de potência/de terra e/ou de entrada/saída (sinais l/O) associados com a operação dos moldes 102a, 102b. Em algumas modalidades, as características condutivas 114b podem encaminhar sinais elétricos entre os moldes 102a, 102b. A este respeito, os moldes 102a e 102b podem ser acoplados eletricamente um com o outro. Em algumas modalidades, as características condutivas 114b podem encaminhar sinais elétricos entre um ou mais moldes 102a, 102b e outro componente elétrico tal como, por exemplo, uma placa de circuito 106 por meio de interconexões na camada laminada 112, PTHs 110b e/ou interconexões de nível de pacote, tais como esferas de solda 120.
[0036] Em algumas modalidades, uma ou mais interconexões de nível de pacote, tais como, por exemplo, esferas de solda 120, podem ser acopladas ao substrato de pacote 104 para continuar a encaminhar os sinais elétricos para outro componente elétrico, tal como a placa de circuito 106. As esferas de solda 120 podem ser dispostas em uma configuração de arranjo de esferas em rede (BGA) em algumas modalidades. As interconexões de nível de pacote podem incluir outras estruturas adequadas tais como, por exemplo, estruturas de arranjo em grade do terra (LGA). As interconexões de nível de pacote (por exemplo, esferas de solda 120) podem ser acopladas aos PTHs 110b através da camada de fixação de molde 108, como pode ser visto, em algumas modalidades. Em outras modalidades, camadas adicionais de acúmulo (não mostradas) podem ser formadas sobre a camada de fixação de molde 108 para fornecer roteamento elétrico adicional para o substrato de pacote 104 e as interconexões de nível de pacote podem ser acopladas às camadas de acúmulo adicionais.
[0037] O conjunto de pacote 100 pode incluir ainda uma placa de circuito 106 acoplada ao substrato de pacote 104 através das interconexões de nível de pacote (por exemplo, esferas de solda 120). Apenas uma pequena parte da placa de circuito 106 pode ser representada para fins de descrição. As interconexões de nível de pacote podem ser acopladas aos contatos (por exemplo, almofadas) da placa de circuito 106 para encaminhar sinais elétricos dos moldes 102a, 102b entre o substrato de pacote 104 e a placa de circuito 106. A placa de circuito 106 pode ser um placa de circuito impresso (PCB) constituída por um material eletricamente isolante, tal como, por exemplo, um laminado de epóxi. Por exemplo, a placa de circuito 106 pode incluir camadas eletricamente isolantes constituídas por materiais tais como, por exemplo, politetrafluoroetileno, materiais de papel de algodão fenólico tais como Retardador de Chama 4 (FR-4), FR-1, papel de algodão e materiais epóxi, tais como a CEM-1 ou CEM-3, ou materiais de vidro tecido que são laminadas em conjunto utilizando um material pré-impregnado de resina epóxi. Estruturas de encaminhamento elétrico (não mostradas), tais como traços, trincheiras, vias, e similares, podem ser formadas através das camadas de isolamento elétrico para encaminhar os sinais elétricos dos moldes 102a, 102b através da placa de circuito 106. A placa de circuito 106 pode ser constituída por outros materiais adequados em outras modalidades. Em algumas modalidades, a placa de circuito 106 é uma placa-mãe (por exemplo, placa-mãe 802 da FIG. 8).
[0038] O conjunto de pacote 100 pode incluir componentes configurados em uma grande variedade de outras configurações adequadas em outras modalidades, incluindo, por exemplo, interposers, configurações de pacotes multi-chip, incluindo configurações de sistema-em-pacote (SiP) e/ou pacote-sobre-pacote (PoP) para encaminhar os sinais elétricos entre os moldes 102a, 102b e outros componentes elétricos em algumas modalidades.
[0039] As FIGS. 2a-h ilustram esquematicamente várias fases da fabricação de um conjunto de pacote de IC exemplar (daqui em diante "conjunto de pacote 200"), de acordo com algumas modalidades. O conjunto de pacote 200 pode comportar-se com modalidades descritas em ligação com o conjunto de pacote 100 e vice-versa.
[0040] A FIG. 2a mostra o conjunto de pacote 200 subsequente ao fornecimento de uma camada de fixação de molde 108 em um painel simulado (daqui em diante "painel 224"), o que pode facilitar a manipulação do conjunto de pacote 200 durante a fabricação. Um núcleo destacável 222, que pode ser composto por um metal tal como, por exemplo, cobre, pode ser disposto sobre o painel 224 para receber e manter a camada de fixação de molde 108. Em algumas modalidades, a camada de fixação de molde 108 pode incluir uma resina de estágio B que é colocada sobre o núcleo destacável 222.
[0041] Um molde 102a e a placa reforçada 110 podem ser colocados sobre a camada de fixação de molde 108 como indicado pelas setas para baixo. Antes da colocação na camada de fixação de molde 108, a placa reforçada 110 pode ser fabricada para incluir um ou mais PTHs 110b tendo uma cavidade 110a e traços 110e formados em ambos os lados das aberturas laminadas 110c que podem ser preenchidas com um material de obstrução 110d.
[0042] A FIG. 2b mostra o conjunto de pacote 200 subsequente ao acoplamento do molde 102a e da placa reforçada 110 à camada de fixação de molde 108. O molde 102a e a placa reforçada 110 podem ser acoplados à camada de fixação de molde 108 utilizando qualquer técnica adequada. Em algumas modalidades, um processo de laminação pode ser usado para acoplar o molde 102a e a placa reforçada 110 à camada de fixação de molde 108. Por exemplo, um processo de prensagem a quente em um ambiente a vácuo pode ser usado para aplicar calor e pressão entre a camada de fixação de molde 108 e a placa reforçada 110 e/ou entre a camada de fixação de molde 108 e o molde 102a. Em algumas modalidades, a prensagem a quente pode ser seguida por um processo de cura, o qual pode ser utilizado para curar a resina de estágio B da camada de fixação de molde 108. Em algumas modalidades, o molde 102a e a placa reforçada 110 podem ser acoplados à camada de fixação de molde 108 simultaneamente (por exemplo, utilizando um mesmo processo de prensagem a quente e/ou processo de cura).
[0043] A FIG. 2c mostra o conjunto de pacote 200 subsequente ao fornecimento de uma camada laminada 112 para colocação sobre a placa reforçada 110 e a FIG. 2d mostra o conjunto de pacote 200 subsequente à realização de um processo de laminação para acoplar a camada laminada 112 à placa reforçada 110 e preencher a cavidade 110a com o material de camada laminada 112 para fornecer o material encapsulante de molde 112a. A camada laminada 112 pode ser constituída por um material pré-impregnado de estágio B em algumas modalidades. Em algumas modalidades, o processo de laminação compreende um processo de prensagem a quente. Outras técnicas e/ou materiais adequados podem ser usados em ligação com a camada laminada 112 em outras modalidades.
[0044] A FIG. 2e mostra o conjunto de pacote 200 subsequente à formação de uma ou mais camadas de acúmulo 114 sobre a camada laminada 112 e desacoplamento da camada de fixação de molde 108 do painel 224. As camadas de acúmulo 114 podem ser formadas utilizando qualquer técnica adequada, incluindo, por exemplo, os processos de laminados tais como técnicas de ABF. O núcleo destacável 222 pode ser removido (por exemplo, por descolamento) do painel 224. O núcleo destacável 222 pode ainda ser removido da fixação de molde 108 por processos de descolamento e/ou de gravação que são seletivos para a remoção de material do núcleo destacável 222 em relação à camada de fixação de molde 108.
[0045] Em algumas modalidades, antes da formação das camadas de acúmulo 114, estruturas de via 112b podem ser formadas através do material da camada laminada 112 para fornecer FLIs para o molde 102a. As estruturas de via 112b podem ser formadas utilizando um processo a laser para remover o material da camada laminada 112 em algumas modalidades. O processo a laser pode incluir um processo de perfuração, que é realizado utilizando uma temperatura ambiente que é igual a ou próxima da temperatura ambiente ou inferior a 100 Ό.
[0046] A FIG. 2f mostra o conjunto de pacote 200 subsequente à formação de aberturas 114c para expor características condutivas 114b das camadas de acúmulo 114 e formação de aberturas 108a para expor interconexões (por exemplo, PTHs 110b) da placa reforçada 110. As aberturas 114c e 108a podem ser formadas utilizando qualquer técnica adequada, incluindo, por exemplo, um processo a laser para perfurar o material do isolante 114a e/ou da camada de fixação de molde 108. Um processo de desmesar pode ser usado para limpar as superfícies dentro das aberturas 114c e/ou 108a e um acabamento de superfície pode ser depositado sobre as superfícies condutivas eletricamente nas aberturas 114c e/ou 108a para facilitar a formação de juntas com as superfícies eletricamente condutivas.
[0047] A FIG. 2g mostra o conjunto de pacote 200 subsequente ao depósito de material soldável 116 nas aberturas 114c utilizando qualquer técnica adequada. O material soldável 116 pode incluir, por exemplo, colisões de solda para fixação de molde. Em outras modalidades, o material soldável 116 pode ser depositado sobre uma superfície do molde para ser ligado ao conjunto de pacote 200.
[0048] A FIG. 2h mostra o conjunto de pacote 200 subsequente à fixação do molde 102b ao conjunto de pacote 200. Por exemplo, o molde 102b pode ser acoplado às características condutivas 114b das camadas de acúmulo 114 utilizando um processo de refluxo de solda de flip-chip. Em algumas modalidades, o material de menor preenchimento 118 pode ser depositado em uma região entre o molde 102b e o substrato do pacote 104.
[0049] A FIG. 3 ilustra esquematicamente uma vista lateral em seção transversal de outro conjunto de pacote de IC exemplar (daqui em diante "conjunto de pacote 300"), de acordo com algumas modalidades. O conjunto de pacote 300 pode comportar-se com modalidades descritas em ligação com conjunto de pacote 100 ou 200, a não ser que a placa reforçada 110 do conjunto de pacote 300 da FIG. 3 inclua um núcleo eletricamente condutivo 110f tal como um metal (por exemplo, alumínio ou cobre) e uma camada eletricamente isolante 110g disposta sobre o núcleo 110f para fornecer uma barreira entre o material do núcleo 110f e interconexões (por exemplo, PTHs 110b) que são dispostas na placa reforçada 110 para evitar curtos e/ou perda. O núcleo 110f pode incluir um material que reduz a incompatibilidade de CTE entre os materiais (por exemplo, materiais do molde 102a) do conjunto de pacote 300 durante os processos térmicos e/ou um material que tem condutividade térmica mais elevada a fim de facilitar a remoção de calor para longe do molde 102a.
[0050] O conjunto de pacote 300 pode incluir ainda uma camada de resistência à solda 330 formada nas camadas de acúmulo 114 e o molde 102b pode ser acoplado com as características condutivas 114b das camadas de acúmulo 114 através da camada de resistência à solda 330. Embora não mostrado, uma camada de resistência à solda 330 pode ser formada na camada de fixação de molde 108 em algumas modalidades.
[0051] A FIG. 4 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar (a seguir "conjunto de pacote 400"), de acordo com algumas modalidades. Em algumas modalidades, o molde 102b pode ser acoplado a um lado inativo I do molde 102a, tal como pode ser visto.
Na modalidade mostrada, o molde 102b é acoplado ao molde 102a utilizando material soldável 116 (por exemplo, ou outros FLIs adequados) que se estende através da camada de fixação de molde 108. Em algumas modalidades, o molde 102a inclui um ou mais canais através de silício (TSVs) 440 dispostos entre o lado ativo A e o lado inativo I para encaminhar sinais elétricos através do molde 102a. As interconexões (por exemplo, material soldável 116) do molde 102b podem ser acopladas eletricamente com os TSVs 440. Em algumas modalidades, os sinais elétricos entre os moldes 102a e 102b podem ser encaminhados ao longo dos TSVs 440.
[0052] A FIG. 5 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar (daqui em diante "conjunto de pacote 500"), de acordo com algumas modalidades. O conjunto de pacote 500 descreve uma configuração de PoP exemplar.
[0053] No conjunto de pacote 500, um substrato de pacote 555 incluindo um molde 102c é acoplado ao substrato de pacote 104 do conjunto de pacote 300 utilizando interconexões de nível de pacote, tais como, por exemplo, esferas de solda 120. Na modalidade mostrada, o substrato de pacote 555 inclui o molde 102c montado sobre um laminado 552 utilizando, por exemplo, um adesivo tal como material de menor preenchimento 118. Na modalidade mostrada, o molde 102c é acoplado com o laminado 552 em uma configuração de ligação por fios utilizando um ou mais fios de ligação 556. O molde 102b está disposto entre o substrato de pacote 555 e o substrato de pacote 104.
[0054] O substrato de pacote 555 pode incluir características de roteamento elétrico, tais como, por exemplo, PTHs 110b acoplados ao molde 102c através dos fios de ligação 556. As características de roteamento elétrico do substrato de pacote 555 podem encaminhar os sinais elétricos do molde 102c para ou das interconexões de nível de pacote, tais como esferas de solda 120. Outras técnicas adequadas para acoplar o molde 102c ao substrato de pacote 555 podem ser utilizadas em outras modalidades, incluindo, por exemplo, configurações de flip-chip, técnicas de embutimento etc.
[0055] Uma camada de resistência à solda 330 pode ser formada em lados opostos do laminado 552. Em algumas modalidades, um composto de moldagem 554 pode ser formado para encapsular o molde 102c. De acordo com várias modalidades, o material de menor preenchimento 118, o composto de moldagem 554 e/ou a camada de resistência à solda 330 pode ser constituída por uma resina epóxi e o laminado 552 pode ser um laminado revestido de cobre (CCL) constituído por uma resina epóxi com um tecido de vidro. Outros materiais apropriados podem ser usados em outras modalidades. O substrato de pacote 555 pode incluir uma grande variedade de outras configurações adequadas em outras modalidades. Em algumas modalidades, o substrato de pacote 555 pode incluir quaisquer características de encaminhamento elétrico adequadas para acoplar o molde 102c às características de encaminhamento elétrico do substrato de substrato 104.
[0056] A FIG. 6 ilustra esquematicamente uma vista lateral em seção transversal de ainda outro conjunto de pacote de IC exemplar (daqui em diante "conjunto de pacote 600"), de acordo com algumas modalidades. O conjunto de pacote 600 mostra outro conjunto de PoP. No conjunto de pacote 600, um substrato de pacote 555 incluindo um molde 102c é acoplado ao substrato de pacote 104 do conjunto de pacote 400 utilizando interconexões de nível de pacote, tais como, por exemplo, esferas de solda 120. O molde 102c do conjunto de pacote 500 ou 600 pode configurado para se comunicar com os moldes 102a e/ou 102b e/ou uma placa de circuito através das interconexões de nível de pacote (por exemplo, esferas de solda 120) que acoplam o substrato de pacote 555 ao substrato de pacote 104.
[0057] A FIG. 7 ilustra esquematicamente um diagrama de fluxo de um método 700 da fabricação de um conjunto de pacote de IC, de acordo com algumas modalidades. O método 700 pode comportar-se com as técnicas e/ou configurações descritas em ligação com as FIGS. 1 a 6 e vice-versa.
[0058] Em 702, o método 700 pode incluir o fornecimento de uma camada de fixação de molde 700 a camada de fixação de molde (por exemplo, camada de fixação de molde 108 da FIG. 2a). Em 704, o método 700 pode incluir o acoplamento de um primeiro molde (por exemplo, molde 102a da FIG. 2b) com a camada de fixação de molde. Em 706, o método 700 pode incluir acoplar uma placa reforçada (por exemplo, placa reforçada 110 da FIG. 2b) com a camada de fixação de molde, a placa reforçada tendo uma cavidade. De acordo com várias modalidades, as ações em 704 e 706 podem ser realizadas simultaneamente durante uma mesma operação (por exemplo, o processo de prensagem a quente e/ou de cura).
[0059] Em 708, o método 700 pode incluir a deposição de um material encapsulante de molde (por exemplo, material encapsulante de molde 112a da FIG. 2d) na cavidade. Em algumas modalidades, o depósito de material encapsulante de molde na cavidade pode ser realizado através da aplicação de uma camada laminada (por exemplo, camada laminada 112 da FIG. 2c) na placa reforçada e pressionando a quente a camada laminada para acoplar a camada laminada com a placa reforçada e preencher substancialmente a cavidade com o material da camada laminada.
[0060] Em 710, o método 700 pode incluir formar interconexões de nível de molde (por exemplo, FLIs) que se estendem através do material encapsulante de molde ao primeiro molde. As interconexões de nível de molde podem incluir, por exemplo, estruturas de via (por exemplo, estruturas de via 112b da FIG. 2e) formadas utilizando uma técnica de perfuração a laser. As interconexões de nível de molde podem incluir outras estruturas adequadas em outras modalidades.
[0061] Em 712, o método 700 pode incluir formar uma ou mais camadas de acúmulo (por exemplo, camadas de acúmulo 114 da FIG. 2e) de um primeiro substrato de pacote (por exemplo, substrato de pacote 104 da FIG. 2e) sobre o placa reforçada. Em algumas modalidades, o primeiro molde é acoplado eletricamente às características de encaminhamento elétrico (por exemplo, características condutivas 114b da FIG. 2e) de uma ou mais camadas de acúmulo através das interconexões de nível de molde subsequentes à formação de uma ou mais camadas de acumulação.
[0062] Em 714, o método 700 pode incluir acoplar eletricamente um segundo molde (por exemplo, molde 102b da FIG. 2h) ao primeiro molde. Em algumas modalidades, o segundo molde é acoplado eletricamente ao primeiro molde através das características de encaminhamento elétrico da uma ou mais camadas de acúmulo (por exemplo, conjunto de pacote 300 da FIG. 3). Em outras modalidades, o segundo molde é acoplado com um lado inativo do primeiro molde (por exemplo, conjunto de pacote 400 da FIG. 4). Por exemplo, o primeiro molde pode incluir TSVs e o segundo molde pode ser acoplado eletricamente aos TSVs através do lado inativo do primeiro molde utilizando interconexões que se estendem através da camada de fixação de molde.
[0063] Em 716, o método 700 pode incluir acoplar eletricamente um segundo substrato do pacote (por exemplo, substrato de pacote 555 das FIGS. 5 e 6) incluindo um terceiro molde (por exemplo, molde 102c das FIGS. 5 e 6) com o primeiro substrato de pacote (por exemplo, substrato de pacote 104 das FIGS. 5 e 6). O segundo substrato de pacote pode ser acoplado a qualquer um dos dois lados opostos do primeiro substrato de pacote como descrito, por exemplo, em ligação com as FIGS. 5 e 6 utilizando interconexões de nível de pacote, como esferas de solda 120.
[0064] Em 718, o método 700 pode incluir acoplar eletricamente o primeiro substrato de pacote a uma placa de circuito (por exemplo, placa de circuito 106 da FIG. 1). Em algumas modalidades, interconexões de nível de pacote, tais como esferas de solda, podem ser acopladas com qualquer um dos dois lados opostos do primeiro substrato de pacote para encaminhar os sinais elétricos entre os moldes (por exemplo, primeiro molde e segundo molde) do primeiro substrato de pacote e a placa de circuito. Em modalidades em que o segundo substrato de pacote se encontra acoplado ao primeiro substrato de pacote, as interconexões de nível de pacote formadas em 718 podem ser ainda configuradas para encaminhar os sinais elétricos entre os moldes (por exemplo, o terceiro molde) do segundo substrato de pacote e da placa de circuito.
[0065] Várias operações são descritas como operações discretas múltiplas sucessivamente, de uma maneira que é mais útil para a compreensão da matéria reivindicada. No entanto, a ordem de descrição não deve ser entendida como a significar que estas operações são necessariamente dependentes de ordem. Por exemplo, as ações do método 700 podem ser realizadas em uma ordem diferente adequada do que representado.
[0066] Modalidades da presente descrição podem ser implementadas em um sistema utilizando qualquer hardware e/ou software adequados para configurar como desejado. A FIG. 8 ilustra esquematicamente um dispositivo de computação 800 que inclui um conjunto de pacote de IC, como aqui descrito, de acordo com algumas modalidades. O dispositivo de computação 800 pode alojar uma placa, tal como a placa-mãe 802. A placa-mãe 802 pode incluir um número de componentes, incluindo, mas não limitado a, um processador 804 e, pelo menos, um chip de comunicação 806. O processador 804 pode ser fisicamente e eletricamente acoplado à placa-mãe 802. Em algumas implementações, o pelo menos um chip de comunicação 806 pode também ser fisicamente e eletricamente acoplado à placa-mãe 802. Em outras implementações, o chip de comunicação 806 pode ser parte do processador 804.
[0067] Dependendo das aplicações, o dispositivo de computação 800 pode incluir outros componentes que podem ou não podem ser fisicamente e eletricamente acoplados à placa-mãe 802. Estes outros componentes podem incluir, mas não estão limitados a, memória volátil (por exemplo, DRAM), memória não volátil (por exemplo, ROM), memória flash, um processador gráfico, um processador de sinal digital, um processador de criptografia, um conjunto de chips, uma antena, uma tela de exibição, uma tela de exibição sensível à toque, um controlador sensível à toque, uma batería, um codec de áudio, um codec de vídeo, um amplificador de potência, um sistema de posicionamento global (GPS), uma bússola, um contador Geiger, um acelerômetro, um giroscópio, um alto-falante, uma câmera, e um dispositivo de armazenamento em massa (tal como drive do disco rígido, disco compacto (CD), disco versátil digital (DVD), e assim por diante).
[0068] O chip de comunicação 806 pode permitir comunicações sem fio para a transferência de dados para e do dispositivo de computação 800. O termo "wireless" e seus derivados podem ser utilizados para descrever circuitos, dispositivos, sistemas, métodos, técnicas, canais de comunicação, etc., que podem comunicar os dados através da utilização de radiação eletromagnética modulada através de um meio não sólido. O termo não implica que os dispositivos associados não contém quaisquer fios, embora, em algumas modalidades, eles podem não conter. O chip de comunicação 806 pode implementar qualquer um de uma série de normas ou protocolos sem fio, incluindo, mas não limitado a, padrões Eletrical and Eletronic Engineers (IEEE), incluindo Wi-Fi (IEEE 802.11 family), padrões IEEE 802.16 (por exemplo, IEEE 802.16-2005 Amendment), projeto Long-Term Evolution (LTE) juntamente com quaisquer alterações, atualizações e/ou revisões (por exemplo, projeto LTE avançado, projeto Ultra Mobile Broadband (UMB) (também conhecido como "3GPP2"), etc). Redes BWA compatíveis IEEE 802.16 são geralmente chamadas de redes WiMAX, um acrônimo que significa Worldwide Interoperability for Microwave Access, que é uma marca de certificação para os produtos que passam em testes de conformidade e interoperabilidade para os padrões IEEE 802.16. O chip de comunicação 806 pode operar de acordo com um Sistema Global para Comunicações Móveis (GSM), Serviço de Rádio de Pacote Geral (GPRS), Sistema de Telecomunicações Móveis Universal (UMTS), Acesso a Pacotes em Alta Velocidade (HSPA), HSPA desenvolvido (E-HSPA) ou rede LTE. O chip de comunicação 806 pode operar de acordo com Dados Aperfeiçoados para Evolução do GSM (EDGE), Rede de Acesso de Rádio GSM EDGE (GERAN), Rede de Acesso de Rádio Terrestre Universal (UTRAN), ou UTRAN Desenvolvida (E-UTRAN). O chip de comunicação 806 pode operar de acordo com o Acesso Múltiplo por Divisão de Código (CDMA), Acesso Múltiplo por Divisão de Tempo (TDMA), Telecomunicações Digitais Sem Fios Aperfeiçoadas (DECT), Evolução Otimizada em Dados (EV-DO) e derivados dos mesmos, bem como quaisquer outros protocolos sem fio que são designados como 3G, 4G, 5G, e além. O chip de comunicação 806 pode operar de acordo com outros protocolos sem fio em outras modalidades.
[0069] O dispositivo de computação 800 poderá incluir uma pluralidade de chips de comunicação 806. Por exemplo, um primeiro chip de comunicação 806 pode ser dedicado a comunicações sem fio de intervalos mais curtos, tais como Wi-Fi e Bluetooth e um segundo chip de comunicação 806 pode ser dedicado a comunicações sem fio de intervalos mais longos, tais como GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, e outros.
[0070] O processador 804 do dispositivo de computação 800 pode ser empacotado num conjunto de IC (por exemplo, conjunto de pacote 100 da FIG. 1) como aqui descrito. Por exemplo, referindo-se às FIGS. 1 e 8, a placa de circuito 106 da FIG. 1 pode ser uma placa-mãe 802 e o processador 804 pode ser um molde 102a ou 102b empacotado num substrato de pacote 104. O substrato de pacote 104 e a placa-mãe 802 podem ser acoplados em conjunto utilizando estruturas de interconexão de nível de pacote (por exemplo, esferas de solda 120). O termo "processador" pode se referir a qualquer dispositivo ou parte de um dispositivo que processa os dados eletrônicos de registros e/ou memória para transformar esses dados eletrônicos em outros dados eletrônicos que podem ser armazenados em registros e/ou memória.
[0071] O chip de comunicação 806 também pode incluir um molde (por exemplo, molde 102a ou 102b da FIG. 1) que pode ser empacotado em um conjunto de IC (por exemplo, conjunto de pacote 100 da FIG. 1) como aqui descrito. De acordo com outras implementações, outro componente (por exemplo, dispositivo de memória ou outro dispositivo de circuito integrado) alojado dentro do dispositivo de computação 800 pode incluir um molde (por exemplo, molde 102a ou 102b da FIG. 1) que pode ser empacotado em um conjunto de IC (por exemplo, conjunto de pacote 100 da FIG. 1) como aqui descrito.
Em várias implementações, o dispositivo de computação 800 pode ser um computador portátil, um netbook, um notebook, um ultrabook, um smartphone, um tablet, um assistente pessoal digital (PDA), um PC ultra-móvel, um telefone móvel, um computador de mesa, um servidor, uma impressora, um scanner, um monitor, um set-top box, uma unidade de controle de entretenimento, uma câmera digital, um leitor de música portátil ou um gravador de vídeo digital. Em uma modalidade, o dispositivo de computação 800 pode ser um dispositivo de computação móvel. De acordo com outras implementações, o dispositivo de computação 800 pode ser qualquer outro dispositivo eletrônico que processa os dados.
EXEMPLOS
[0072] De acordo com várias modalidades, a presente descrição descreve um aparelho (por exemplo, conjunto de pacote) compreendendo uma camada de fixação de molde, um molde acoplado à camada de fixação de molde, o molde tendo um lado ativo incluindo os dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo, uma placa reforçada acoplada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo dispostos no lado oposto ao disposto ao primeiro lado e uma cavidade disposta na placa reforçada e uma ou mais camadas de acúmulo acopladas ao segundo lado da placa reforçada, as uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo eletricamente acopladas ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde é disposto na cavidade. Em algumas modalidades, o aparelho pode ainda incluir um material encapsulante do molde disposto na cavidade e pelo menos encapsular parcialmente o lado ativo do molde, em que o molde está acoplado eletricamente às características de encaminhamento elétrico de uma ou mais camadas de acúmulo através de estruturas de via que se estendem através do material encapsulante do molde. Em algumas modalidades, o material encapsulante do molde inclui material pré-impregnado de uma camada laminada disposta entre as uma ou mais camadas de acúmulo e a placa reforçada, a camada laminada estando em contato direto com o segundo lado da placa reforçada e o molde tem uma espessura que é menor do que uma espessura da placa reforçada, conforme medido a partir do primeiro lado para o segundo lado da placa reforçada.
[0073] Em algumas modalidades, o molde é um primeiro molde, e o aparelho inclui ainda um segundo molde acoplado eletricamente ao primeiro molde. Em algumas modalidades, o segundo molde é acoplado eletricamente ao primeiro molde através das características de encaminhamento elétrico das uma ou mais camadas de acúmulo e a placa reforçada inclui orifícios diretos laminados (PTHs) configurados para encaminhar sinais elétricos do primeiro molde e do segundo molde para interconexões de nível de pacote acopladas aos PTHs através da camada de fixação de molde. Em algumas modalidades, as uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde fazem parte de um primeiro substrato de pacote e as interconexões de nível de pacote são primeiras interconexões de nível de pacote configuradas para acoplar o primeiro substrato de pacote com uma placa de circuito. Em algumas modalidades, o aparelho inclui ainda um segundo substrato de pacote acoplado ao primeiro substrato de pacote utilizando segundas interconexões de nível de pacote e um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo acoplado eletricamente ao primeiro substrato de pacote através das segundas interconexões de nível de pacote, em que o segundo molde é disposto entre o primeiro substrato de pacote e o segundo substrato de pacote.
[0074] Em algumas modalidades, o primeiro molde inclui canais através de silício (TSVs) dispostos entre o lado ativo e o lado inativo do primeiro molde e o segundo molde é acoplado eletricamente aos TSVs através do lado inativo do primeiro molde utilizando interconexões que se estendem através da camada de fixação de molde. Em algumas modalidades, as uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde fazem parte de um primeiro substrato de pacote e o aparelho inclui ainda as primeiras interconexões de nível de pacote de pacote configuradas para acoplar o primeiro substrato de pacote a uma placa de circuito, um segundo substrato de pacote acoplado ao primeiro substrato de pacote utilizando segundas interconexões de nível de pacote que são configuradas para encaminhar sinais elétricos entre o primeiro substrato de pacote e o segundo substrato de pacote através da camada de fixação de molde e um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo acoplado eletricamente ao primeiro substrato de pacote através das segundas interconexões de nível de pacote. Em algumas modalidades, as uma ou mais camadas de acúmulo são constituídas de um material epóxi e a placa reforçada é constituída por um material epóxi com tecido de vidro. Em algumas modalidades, a placa reforçada inclui interconexões configuradas para acoplar eletricamente o primeiro lado e o segundo lado da placa reforçada e a placa reforçada é constituída por um núcleo de metal com uma camada eletricamente isolante disposta sobre o núcleo de metal para isolar eletricamente o núcleo de metal das interconexões da placa reforçada.
[0075] De acordo com várias modalidades, a presente descrição descreve um método de fabricação de um conjunto de pacote, o método incluindo o fornecimento de uma camada de fixação de molde, acoplando um molde à camada de fixação de molde, o molde tendo um lado ativo incluindo dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo, acoplando uma placa reforçada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto ao primeiro lado e uma cavidade disposta na placa reforçada e formando uma ou mais camadas de acúmulo sobre o segundo lado da placa reforçada, as uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo acopladas eletricamente ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde é disposto na cavidade. Em algumas modalidades, o método inclui ainda, antes da formação de uma ou mais camadas de acúmulo, depositar um material encapsulante do molde no interior da cavidade e pelo menos encapsular parcialmente o lado ativo do molde e formar estruturas de via que se estendem através do material encapsulante do molde utilizando um processo de perfuração a laser, em que o molde é acoplado eletricamente às características de encaminhamento elétrico de uma ou mais camadas de acúmulo através das estruturas de via subsequentes à formação de uma ou mais camadas de acúmulo. Em algumas modalidades, depositar o material encapsulante do molde compreende a aplicação de uma camada laminada sobre o segundo lado da placa reforçada e pressionar a quente a camada laminada para acoplar a camada laminada à placa reforçada e preencher substancialmente a cavidade com um material pré-impregnado da camada laminada.
[0076] Em algumas modalidades, o molde é um primeiro molde e o método inclui ainda acoplar eletricamente um segundo molde ao primeiro molde. Em algumas modalidades, acoplar eletricamente o segundo molde ao primeiro molde compreende acoplar eletricamente o segundo molde ao primeiro molde através das características de encaminhamento elétrico de uma ou mais camadas de acúmulo. Em algumas modalidades, o método inclui ainda a formação de interconexões de nível de pacote que são acopladas eletricamente ao primeiro molde e ao segundo molde através da camada de fixação de molde e através dos orifícios diretos laminados (PTHs) dispostos na placa reforçada, os PTHs configurados para encaminhar sinais elétricos do primeiro molde e do segundo molde para as interconexões do nível de pacote. Em algumas modalidades, as uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde fazem parte de um primeiro substrato de pacote e as interconexões de nível de pacote são primeiras interconexões de nível de pacote configuradas para acoplar o primeiro substrato de pacote a uma placa de circuito. Em algumas modalidades, o método inclui ainda o acoplamento de um segundo substrato de pacote ao primeiro substrato de pacote utilizando segundas interconexões de nível de pacote, o segundo substrato de pacote incluindo um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo acoplado eletricamente ao primeiro substrato de pacote através das segundas interconexões de nível de pacote, em que o segundo molde é disposto entre o primeiro substrato de pacote e o segundo substrato de pacote.
[0077] Em algumas modalidades, o primeiro molde inclui canais através de silício (TSVs) dispostos entre o lado ativo e o lado inativo do primeiro molde. Em algumas modalidades, o acoplamento elétrico do segundo molde ao primeiro molde compreende acoplar eletricamente o segundo molde aos TSVs através do lado inativo do primeiro molde utilizando interconexões que se estendem através da camada de fixação de molde. Em algumas modalidades, as uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde fazem parte de um primeiro substrato de pacote. Em algumas modalidades, o método inclui ainda a formação de primeiras interconexões de nível de pacote de pacote que são configurados para acoplar o primeiro substrato de pacote a uma placa de circuito e o acoplamento de um segundo substrato de pacote ao primeiro substrato de pacote utilizando segundas interconexões de nível de pacote que são configuradas para encaminhar sinais elétricos entre o primeiro substrato de pacote e o segundo substrato de pacote através da camada de fixação de molde, o segundo substrato de pacote incluindo um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde acoplado eletricamente ao primeiro substrato de pacote através das segundas interconexões de nível de pacote. Em algumas modalidades, fornecer uma camada de fixação de molde compreende o fornecimento de uma resina de estágio B em um painel e o acoplamento de um molde à camada de fixação de molde e acoplamento de uma placa reforçada à camada de fixação de molde são realizados simultaneamente utilizando um processo de prensagem a quente para fixar o molde e a placa reforçada com a resina de estágio B.
[0078] De acordo com várias modalidades, a presente descrição descreve um sistema (por exemplo, um dispositivo de computação) incluindo uma placa de circuito e um conjunto de pacote acoplados à placa de circuito, o conjunto de pacote compreendendo uma camada de fixação de molde, um molde acoplado à camada de fixação de molde, o molde tendo um lado ativo incluindo os dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo, uma placa reforçada acoplada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto ao primeiro lado e uma cavidade disposta na placa reforçada e uma ou mais camadas de acúmulo acopladas ao segundo lado da placa reforçada, as uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo acopladas eletricamente ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde é disposto na cavidade. Em algumas modalidades, a placa de circuito é acoplada ao conjunto de pacote utilizando interconexões de nível de pacote que se estendem através da camada de fixação de molde. Em algumas modalidades, o sistema é um dispositivo de computação móvel, que compreende ainda uma ou mais de uma antena, uma tela de exibição, uma tela de exibição sensível ao toque, um controlador sensível ao toque, uma bateria, um codec de áudio, um codec de vídeo, um amplificador de potência, um dispositivo de sistema de posicionamento global dispositivo (GPS), uma bússola, um contador Geiger, um acelerômetro, um giroscópio, um alto-falante ou uma câmera acoplada à placa de circuito.
[0079] Diversas modalidades podem incluir qualquer combinação adequada das modalidades acima descritas, incluindo alternativas (ou) modalidades de modalidades que são descritas em forma conjuntiva (e) acima (por exemplo, o "e" pode ser "e/ou"). Além disso, algumas modalidades podem incluir um ou mais artigos de fabricação (por exemplo, meios de leitura por computador não transitória) com instruções, armazenadas no mesmo, que quando executadas resultam em ações de quaisquer das modalidades acima descritas. Além disso, algumas modalidades podem incluir aparelhos ou sistemas com quaisquer meios adequados para a realização das diversas operações das modalidades acima descritas.
[0080] A descrição acima das implementações ilustradas, incluindo o que é descrito no Resumo, não se destina a ser exaustiva ou a limitar as modalidades da presente descrição para as formas precisas descritas. Embora as implementações específicas e exemplos sejam aqui descritos para fins ilustrativos, várias modificações equivalentes são possíveis dentro do escopo da presente descrição, como aqueles versados na técnica irão reconhecer.
[0081] Estas modificações podem ser feitas às modalidades da presente descrição à luz da descrição detalhada acima. Os termos utilizados nas reivindicações a seguir não devem ser interpretados de forma a limitar as várias modalidades da presente descrição para implementações específicas descritas no relatório descritivo e nas reivindicações. Em vez disso, o escopo é determinado inteiramente pelas reivindicações que se seguem, as quais devem ser interpretadas de acordo com as doutrinas estabelecidas de interpretação de reivindicação.
REIVINDICAÇÕES

Claims (22)

1. Conjunto de pacote, caracterizado pelo fato de que compreende: uma camada de fixação de molde; um molde acoplado à camada de fixação de molde, o molde tendo um lado ativo incluindo dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo; uma placa reforçada acoplada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto ao primeiro lado e uma cavidade disposta na placa reforçada; e uma ou mais camadas de acúmulo acopladas ao segundo lado da placa reforçada, a uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo eletricamente acopladas ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação e o molde é disposto na cavidade.
2. Conjunto de pacote, de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende: um material encapsulante de molde disposto na cavidade e encapsulando pelo menos parcialmente o lado ativo do molde, em que o molde está eletricamente acoplado às características de encaminhamento elétrico de uma ou mais camadas de acúmulo de estruturas de via que se estendem através do material encapsulante de molde.
3. Conjunto de pacote, de acordo com a reivindicação 2, caracterizado pelo fato de que: o material encapsulante de molde inclui material pré- impregnado de uma camada laminada disposta entre a uma ou mais camadas de acúmulo e a placa reforçada, a camada laminada estando em contato direto com o segundo lado da placa reforçada; e o molde tem uma espessura que é menor do que uma espessura da placa reforçada como medida a partir do primeiro lado para o segundo lado da placa reforçada.
4. Conjunto de pacote, de acordo com a reivindicação 1, caracterizado pelo fato de que o molde é um primeiro molde, o conjunto de pacote ainda compreendendo um segundo molde acoplado eletricamente ao primeiro molde.
5. Conjunto de pacote, de acordo com a reivindicação 4, caracterizado pelo fato de que: o segundo molde é eletricamente acoplado ao primeiro molde através de características de encaminhamento elétrico das uma ou mais camadas de acúmulo; e a placa reforçada inclui orifícios diretos laminados (PHTs) configurados para encaminhar sinais elétricos do primeiro molde e do segundo molde para interconexões de nível de pacote acopladas aos PTHs através da camada de fixação de molde.
6. Conjunto de pacote, de acordo com a reivindicação 5, caracterizado pelo fato de que a uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde são partes de um primeiro substrato de pacote e as interconexões de nível de pacote são primeiras interconexões de nível de pacote configuradas para acoplar o primeiro substrato de pacote a uma placa de circuito, o conjunto de pacote ainda compreendendo: um segundo substrato de pacote acoplado ao primeiro substrato de pacote usando segundas interconexões de nível de pacote; e um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo eletricamente acoplado ao primeiro substrato de pacote através das segundas interconexões de nível de pacote, em que o segundo molde é disposto entre o primeiro substrato de pacote e o segundo substrato de pacote.
7. Conjunto de pacote, de acordo com a reivindicação 4, caracterizado pelo fato de que: o primeiro molde inclui canais através de silício (TSVs) dispostos entre o lado ativo e o lado inativo do primeiro molde; e o segundo molde é eletricamente acoplado aos TSVs através do lado inativo do primeiro molde usando interconexões que se estendem através da camada de fixação de molde.
8. Conjunto de pacote, de acordo com a reivindicação 1, caracterizado pelo fato de que as uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde são partes de um primeiro substrato de pacote, o conjunto de pacote ainda compreendendo: as primeiras interconexões de nível de pacote de pacote configuradas para acoplar o primeiro substrato de pacote à placa de circuito; um segundo substrato de pacote acoplado ao primeiro substrato de pacote usando segundas interconexões de nível de pacote que são configuradas para encaminhar sinais elétricos entre o primeiro substrato de pacote e o segundo substrato de pacote através da camada de fixação de molde; e um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo eletricamente acoplado ao primeiro substrato de pacote através das segundas interconexões de nível de pacote.
9. Conjunto de pacote, de acordo com qualquer uma das reivindicações 1 a 8, caracterizado pelo fato de que: a uma ou mais camadas de acúmulo são compostas de um material epóxi; e a placa reforçada é composta de um material epóxi com tecido de vidro.
10. Conjunto de pacote, de acordo com qualquer uma das reivindicações 1 a 8, em que a placa reforçada inclui interconexões configuradas para acoplar eletricamente ao primeiro lado e ao segundo lado da placa reforçada; e a placa reforçada é composta de um núcleo de metal com uma camada eletricamente isolante disposta no núcleo de metal para isolar eletricamente o núcleo de metal a partir das interconexões da placa reforçada.
11. Método para fabricar um conjunto de pacote, o método caracterizado pelo fato de que compreende: fornecer uma camada de fixação de molde; acoplar um molde com a camada de fixação de molde, o molde tendo um lado ativo incluindo dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo; acoplar uma placa reforçada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto ao primeiro lado e uma cavidade disposta na placa reforçada; e formar uma ou mais camadas de acúmulo no segundo lado da placa reforçada, a uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo eletricamente acopladas ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde está disposto na cavidade.
12. Método, de acordo com a reivindicação 11, caracterizado pelo fato de que ainda compreende: antes de formar a uma ou mais camadas de acúmulo, depositar uma material encapsulante de molde na cavidade e pelo menos encapsular parcialmente o lado ativo do molde; e formar estruturas de via que se estendem através do material encapsulante de molde usando um processo de perfuração a laser, em que o molde é eletricamente acoplado às características de encaminhamento elétrico da uma ou mais camadas de acúmulo através de estruturas de via subsequente à formação de uma ou mais camadas de acúmulo.
13. Método, de acordo com a reivindicação 12, caracterizado pelo fato de que depositar o material encapsulante de molde compreende: aplicar uma camada laminada no segundo lado da placa reforçada; e prensar a quente a camada laminada para acoplar a camada laminada à placa reforçada e substancialmente preencher a cavidade com material pré-impregnado da camada laminada.
14. Método, de acordo com a reivindicação 11, caracterizado pelo fato de que o molde é um primeiro molde, o método ainda compreendendo acoplar eletricamente um segundo molde ao primeiro molde.
15. Método, de acordo com a reivindicação 14, caracterizado pelo fato de que acoplar eletricamente o segundo molde ao primeiro molde compreende acoplar eletricamente o segundo molde ao primeiro molde através das características de encaminhamento elétrico da uma ou mais camadas de acúmulo, o método ainda compreendendo: formar interconexões de nível de pacote que são eletricamente acopladas ao primeiro molde e ao segundo molde através da camada de fixação de molde e através de orifícios diretos laminados (PTHs) dispostos na placa reforçada, os PTHs configurados para encaminhar sinais elétricos do primeiro molde e do segundo molde para as interconexões de nível de pacote.
16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que a uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde são parte de um primeiro substrato de pacote e as interconexões de nível de pacote são primeiras interconexões de nível de pacote configuradas para acoplar o primeiro substrato de pacote a uma placa de circuito, o método ainda compreendendo: acoplar um segundo substrato de pacote ao primeiro substrato de pacote usando as segundas interconexões de nível de pacote, o segundo substrato de pacote incluindo um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo eletricamente acoplado ao primeiro substrato de pacote através das segundas interconexões de nível de pacote, em que o segundo molde é disposto entre o primeiro substrato de pacote e o segundo substrato de pacote.
17. Método, de acordo com a reivindicação 14, caracterizado pelo fato de que: o primeiro molde inclui canais através de silício (TSVs) dispostos entre o lado ativo e o lado inativo do primeiro molde; e acoplar eletricamente o segundo molde ao primeiro molde compreende acoplar eletricamente o segundo molde aos TSVs através do lado inativo do primeiro molde usando interconexões que se estendem através da camada de fixação de molde.
18. Método, de acordo com a reivindicação 17, caracterizado pelo fato de que a uma ou mais camadas de acúmulo, a placa reforçada e a camada de fixação de molde são parte de um primeiro substrato de pacote, o método ainda compreendendo: formar primeiras interconexões de nível de pacote de pacote que são configuradas para acoplar o primeiro substrato de pacote a uma placa de circuito; e acoplar um segundo substrato de pacote ao primeiro substrato de pacote usando segundas interconexões de nível de pacote que são configuradas para encaminhar sinais elétricos entre o primeiro substrato de pacote e o segundo substrato de pacote através da camada de fixação de molde, o segundo substrato de pacote incluindo um terceiro molde montado sobre ou embutido no segundo substrato de pacote, o terceiro molde sendo eletricamente acoplado ao primeiro substrato de pacote através das segundas interconexões de nível de pacote.
19. Método, de acordo com qualquer uma das reivindicações 11 a 18, caracterizado pelo fato de que: fornecer uma camada de fixação de molde compreende fornecer uma resina de estágio B em um painel; e acoplamento de um molde à camada de fixação de molde e acoplamento de uma placa reforçada à camada de fixação de molde são simultaneamente realizados usando processo de prensagem a quente para fixar o molde e a placa reforçada com a resina de estágio B.
20. Dispositivo de computação, caracterizado pelo fato de compreenden: uma placa de circuito; e um conjunto de pacote acoplado à placa de circuito, o conjunto de pacote compreendendo: uma camada de fixação de molde; um molde acoplado à camada de fixação de molde, o molde tendo um lado ativo incluindo dispositivos ativos do molde e um lado inativo disposto no lado oposto ao lado ativo; uma placa reforçada acoplada à camada de fixação de molde, a placa reforçada tendo um primeiro lado e um segundo lado disposto no lado oposto do primeiro lado e uma cavidade disposta na placa reforçada; e uma ou mais camadas de acúmulo acopladas ao segundo lado da placa reforçada, a uma ou mais camadas de acúmulo incluindo um isolante e características condutivas dispostas no isolante, as características condutivas sendo eletricamente acopladas ao molde, em que o lado inativo do molde está em contato direto com a camada de fixação de molde, o primeiro lado da placa reforçada está em contato direto com a camada de fixação de molde e o molde é disposto na cavidade.
21. Dispositivo de computação, de acordo com a reivindicação 20, caracterizado pelo fato de que a placa de circuito é acoplada ao conjunto de pacote usando interconexões de nível de pacote que se estendem através da camada de fixação de molde.
22. Dispositivo de computação, de acordo com qualquer uma das reivindicações 20 ou 21, caracterizado pelo fato de que o dispositivo de computação é um dispositivo de computação móvel ainda compreendendo: uma ou mais de uma antena, uma tela de exibição, uma tela de exibição sensível ao toque, um controlador sensível ao toque, uma bateria, um codec de áudio, um codec de vídeo, um amplificador de força, um dispositivo de sistema de posicionamento global (GPS), uma bússola, um contador Geiger, um acelerômetro, um giroscópio, um alto-falante, ou uma câmera acoplada à placa de circuito.
BR102014015448A 2013-06-26 2014-06-24 conjunto de pacote para molde embutido e técnicas e configurações associadas BR102014015448A2 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/928,179 US9685414B2 (en) 2013-06-26 2013-06-26 Package assembly for embedded die and associated techniques and configurations

Publications (1)

Publication Number Publication Date
BR102014015448A2 true BR102014015448A2 (pt) 2015-10-06

Family

ID=52017467

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102014015448A BR102014015448A2 (pt) 2013-06-26 2014-06-24 conjunto de pacote para molde embutido e técnicas e configurações associadas

Country Status (5)

Country Link
US (4) US9685414B2 (pt)
KR (1) KR101654713B1 (pt)
CN (1) CN104253116B (pt)
BR (1) BR102014015448A2 (pt)
DE (1) DE102014108328B4 (pt)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
TWI562318B (en) * 2015-09-11 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and fabrication method thereof
US10950550B2 (en) * 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
EP3465751B1 (en) * 2016-06-03 2021-08-18 Intel Corporation Wireless module with antenna package and cap package
WO2018063171A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Thermal conductivity for integrated circuit packaging
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
CN111201599A (zh) 2017-12-28 2020-05-26 英特尔公司 用于提供集成电路管芯的堆叠式布置的器件、方法和系统
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US10515929B2 (en) * 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10431563B1 (en) 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
KR102586794B1 (ko) * 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
JP2022522938A (ja) * 2019-01-07 2022-04-21 テスラ，インコーポレイテッド 構成要素の埋め込みアレイを有するパッケージデバイス
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US20200411441A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Lithographically defined vertical interconnect access (via) for a bridge die first level interconnect (fli)
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11310911B2 (en) * 2020-07-14 2022-04-19 Qualcomm Incorporated Three-dimensional (3D) integrated circuit (IC) integration of an embedded chip and a preformed metal routing structure
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
TW589724B (en) 2002-03-28 2004-06-01 Toshiba Corp Semiconductor device
JP4638657B2 (ja) 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板
TW200701774A (en) * 2005-06-28 2007-01-01 Visera Technologies Co Ltd Stack-type image sensor module
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
CN100505194C (zh) 2006-03-21 2009-06-24 华东科技股份有限公司 无胶带黏晶方式的集成电路封装方法
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US8130507B2 (en) 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
US8304915B2 (en) * 2008-07-23 2012-11-06 Nec Corporation Semiconductor device and method for manufacturing the same
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
JP5280945B2 (ja) 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US8466567B2 (en) * 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US8975741B2 (en) * 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20140048950A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations

Also Published As

Publication number Publication date
US20180308805A1 (en) 2018-10-25
US20170271277A1 (en) 2017-09-21
US10522483B2 (en) 2019-12-31
DE102014108328A1 (de) 2014-12-31
US10304785B2 (en) 2019-05-28
US20150001731A1 (en) 2015-01-01
CN104253116A (zh) 2014-12-31
US9685414B2 (en) 2017-06-20
DE102014108328B4 (de) 2022-06-30
KR20150001635A (ko) 2015-01-06
CN104253116B (zh) 2018-03-27
US20190237413A1 (en) 2019-08-01
US10014263B2 (en) 2018-07-03
KR101654713B1 (ko) 2016-09-07

Similar Documents

Publication Publication Date Title
BR102014015448A2 (pt) conjunto de pacote para molde embutido e técnicas e configurações associadas
US9673131B2 (en) Integrated circuit package assemblies including a glass solder mask layer
US20150255411A1 (en) Die-to-die bonding and associated package configurations
JP2016533646A (ja) 集積回路パッケージ基板
TWI614848B (zh) 電子封裝結構及其製法
TWI736866B (zh) 封裝體及其形成方法
US9412625B2 (en) Molded insulator in package assembly
US9633978B2 (en) Semiconductor device and method of manufacturing the same
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US8952528B2 (en) Semiconductor package and fabrication method thereof
US20210249324A1 (en) Heatsink cutout and insulating through silicon vias to cut thermal cross-talk
US9601421B2 (en) BBUL material integration in-plane with embedded die for warpage control
US20150014864A1 (en) Semiconductor package and method of fabricating the same
KR20180034498A (ko) 다층 패키지
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
TWI776693B (zh) 封裝結構及其形成方法
US20140008819A1 (en) Substrate structure, semiconductor package and methods of fabricating the same
KR20200032360A (ko) 반도체 패키지 및 그 제조방법
US20230092740A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers
TWI834682B (zh) 模製直接接合且互連的堆疊
US11710672B2 (en) Microelectronic package with underfilled sealant
US20230088392A1 (en) Thermally conductive sleeves around tgvs for improved heat dissipation in glass core substrates or glass interposers
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height
JP2018110155A (ja) 電子装置、及び電子装置の製造方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B11B Dismissal acc. art. 36, par 1 of ipl - no reply within 90 days to fullfil the necessary requirements