JP2022522938A - 構成要素の埋め込みアレイを有するパッケージデバイス - Google Patents

構成要素の埋め込みアレイを有するパッケージデバイス Download PDF

Info

Publication number
JP2022522938A
JP2022522938A JP2021539117A JP2021539117A JP2022522938A JP 2022522938 A JP2022522938 A JP 2022522938A JP 2021539117 A JP2021539117 A JP 2021539117A JP 2021539117 A JP2021539117 A JP 2021539117A JP 2022522938 A JP2022522938 A JP 2022522938A
Authority
JP
Japan
Prior art keywords
array
components
layer
pcb
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021539117A
Other languages
English (en)
Inventor
ジャオ，ジン
クリシヴァサン，ヴィジャイクマー
パン，メンジー
ウェイン バトラー，スティーヴン
ヴェンカタラマナン，ガネシュ
サン，ヤン
Original Assignee
テスラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テスラ，インコーポレイテッド filed Critical テスラ，インコーポレイテッド
Publication of JP2022522938A publication Critical patent/JP2022522938A/ja
Priority to JP2023137156A priority Critical patent/JP2023169171A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

構成要素（１１０８）の埋め込みアレイを有する構造（１１００）について説明する。例示的な構造（１１００）は、内部に含まれる埋め込み受動素子（１１０８）のアレイを有する埋め込み構成要素アレイ層（１１１６）を含む。構造（１１００）は、内部に形成されたトレース（１１０６）およびビア（１１０６）を有する埋め込み構成要素アレイ層（１１１６）の第１の表面に隣接して存在する集積ファンアウト（ＩｎＦＯ）層（１１０２）をさらに含む。構造（１１００）は、埋め込み構成要素アレイ層（１１１６）の第２の表面に隣接して存在し、少なくともＩｎＦＯ層（１１０２）と、埋め込み構成要素アレイ層（１１１６）を通過し、ＩｎＦＯ層（１１０２）のビアのいくつかに電気的に結合されたビア（１１１２）とに電気的に結合された絶縁体層（１１１０）をさらに含む。【選択図】図１１

Description

［優先権出願の参照による組み込み］
本出願は、「構成要素の埋め込みアレイを有するＰＣＴ（ＰＣＴ ＨＡＶＩＮＧ ＥＭＢＥＤＤＥＤ ＡＲＲＡＹ ＯＦ ＣＯＭＰＯＮＥＮＴＳ）」と題する、２０１９年１月７日に出願された米国特許出願第６２／７８９０２１号の優先権を主張し、また、「構成要素の埋め込みアレイを有するパッケージデバイス（ＰＡＣＫＡＧＥＤ ＤＥＶＩＣＥ ＨＡＶＩＮＧ ＩＭＢＥＤＤＥＤ ＡＲＲＡＹ ＯＦ ＣＯＭＰＯＮＥＮＴＳ）」と題する、２０１９年１月１６日に出願された米国特許出願第６２／７９３０４６号の優先権を主張し、それらの開示は、それらの全体が参照により本明細書に組み込まれる。
本発明は、概して電子機器に関し、より具体的には、パッケージ集積回路の構造に関する。
電子機器は、現在、コンピュータ、自動車、電化製品、家庭などの多くのデバイスに搭載されている。スイッチング電源は、電圧変換、例えば、入力ＤＣ電圧をより低いＤＣに変換すること、または入力ＡＣ電圧をＤＣ電圧に変換することによって、これらの電子機器内にＤＣ電力を供給するために一般的に使用される。一例として、電圧レギュレータモジュール（ＶＲＭ）を使用して、電池または他のＤＣ源から受け取った電圧を、集積回路（ＩＣ）によって使用するためのより低い電圧に変換することができる。
比較的低い電圧、例えば、１ボルト未満における、例えば、５００ワットを超えるＩＣのための高電力の要件は、ＶＲＭにとって問題を引き起こす。ＶＲＭは、何百ものアンペアにおいて比較的低いＤＣ電圧を供給しなければならない。通常、ＶＲＭはスペースに制約があるが、低電圧においてかつ高電流を用いてクリーンな電力を生成するために必要な構成要素を依然として含まなければならない。ＶＲＭは、それらの出力ＤＣ電圧を調整するために相当のキャパシタンス、インダクタンス、および抵抗を必要とし、これは典型的には、多数の集中素子、例えばコンデンサ、インダクタ、および抵抗器を必要とする。小さいフォームファクタのデバイス、例えば小さいフットプリントに多数の集中素子を含めることは困難である。
１つの実施形態は、構造を含む。構造は、内部に含まれる埋め込み受動素子のアレイを有する埋め込み構成要素アレイ層と、内部に形成された複数のトレースおよび複数のビアを有する、埋め込み構成要素アレイ層の第１の表面に隣接して存在する集積ファンアウト（ＩｎＦＯ）層と、埋め込み構成要素アレイ層の第２の表面に隣接して存在し、少なくともＩｎＦＯ層に電気的に結合された絶縁体層と、埋め込み構成要素アレイ層を通過し、ＩｎＦＯ層の複数のビアのうちのいくつかに電気的に結合された複数のビアとを備える。
別の実施形態は、構造を含む。構造は、内部に含まれる埋め込み受動素子の第１のアレイを有する第１の埋め込み構成要素アレイ層と、内部に含まれる埋め込み受動素子の第２のアレイを有する第２の埋め込み構成要素アレイ層と、内部に形成された第１の複数のトレースおよび第２の複数のビアを有する、第１の埋め込み構成要素アレイ層の第１の表面に隣接して存在する第１の集積ファンアウト（ＩｎＦＯ）層と、内部に形成された第２の複数のトレースおよび第２の複数のビアを有する、第２の埋め込み構成要素アレイ層の第１の表面に隣接して存在する第２のＩｎＦＯ層と、第１の埋め込み構成要素アレイ層の第２の表面に隣接し、第２の埋め込み構成要素アレイ層の第２の表面に隣接して存在する接続層であって、結果、接続層が第１の埋め込み構成要素アレイ層と第２の埋め込み構成要素アレイ層との間に挟まれ、内部に形成されている第３の複数のトレースおよび第３の複数のビアを有する接続層と、第１の埋め込み構成要素アレイ層を通過する第１の複数のビアと、第２の埋め込み構成要素アレイ層を通過する第２の複数のビアとを備える。
さらに別の実施形態は、プリント回路基板（ＰＣＢ）を含む。ＰＣＴは、コアと、コア内に形成された構成要素のアレイと、構成要素のアレイに結合された複数の導体と、ＰＣＢの外部の信号ルーティングを提供する複数の導体とを備える。
１つの実施形態は、ＰＣＢコンデンサを構築するための方法を含む。方法は、内部に分散された構成要素のアレイを有するコアを形成することと、構成要素のアレイに結合された複数の導体を形成することと、ＰＣＢの外部の信号ルーティングを提供する複数の導体を形成することとを含む。
別の実施形態はＰＣＢを含む。ＰＣＢは、第１のコアと、第１のコア内に形成された構成要素の第１のアレイと、第２のコアと、第２のコア内に形成された構成要素の第２のアレイと、構成要素の第１のアレイに結合された複数の導体と、構成要素の第２のアレイに結合された複数の導体と、ＰＣＢの外部の信号ルーティングを提供する複数の導体とを備える。
さらに別の実施形態は、プリント回路基板（ＰＣＢ）コンデンサを構築するための方法を含む。方法は、内部に分散された構成要素の第１のアレイを有する第１のコアを形成することと、内部に分散された構成要素の第２のアレイを有する第２のコアを形成することと、構成要素の第１のアレイに結合された複数の導体を形成することと、構成要素の第２のアレイに結合された複数の導体を形成することと、ＰＣＢの外部の信号ルーティングを提供する複数の導体を形成することとを含む。
本開示に従って構築された複数の多回路基板高出力電圧レギュレータモジュール（ＶＲＭ）を含む処理システムを示すブロック図である。
本開示による多回路基板高出力ＶＲＭを示すブロック概略図である。
図２の多回路基板高出力ＶＲＭの第１のコンデンサ回路基板を示すブロック概略図である。
図２の多回路基板高出力ＶＲＭの第２のコンデンサ回路基板を示すブロック概略図である。
本開示による多回路基板高出力ＶＲＭの冷却システム構成要素を示すブロック概略図である。
構成要素のアレイが実装されたプリント回路基板（ＰＣＢ）の部分側断面図である。
本開示の一実施形態による、内部に形成された構成要素の埋め込みアレイを有するＰＣＢの一部の部分側断面図である。
本開示の一実施形態による、ＰＣＢのコア内に埋め込まれた構成要素のアレイの透明斜視図である。
本開示の一実施形態による、構成要素の埋め込みアレイを有するＰＣＢの部分側断面図である。
本開示の一実施形態による、構成要素の埋め込みアレイを各々有する２つの相互結合されたＰＣＢの部分側断面図である。
本開示によるＰＣＢを構築するための一実施形態を示す流れ図である。
本開示の一実施形態による、構成要素の埋め込みアレイを有するパッケージの部分側断面図である。
本開示の一実施形態による、構成要素の埋め込みアレイの複数の層を有するパッケージの部分側断面図である。
本開示の一実施形態による、構成要素の少なくとも１つの埋め込みアレイを各々有する複数のパッケージを有するアセンブリの部分側断面図である。
図１は、本開示に従って構築された複数の多回路基板高出力電圧レギュレータモジュール（ＶＲＭ）を含む処理システムを示すブロック図である。図１の処理システム１００は、基板パネル１０４に実装された、本開示に従って構築された複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄを含む。複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄは、例えば４８ボルトなどのＤＣ電源電圧１０８または別の比較的高い電圧によって供給され、それぞれの集積回路（ＩＣ）１０６Ａ、１０６Ｂ、１０６Ｃ、および１０６Ｄにそれぞれサービスする。いくつかの実施形態では、複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄの各々は、約０．８ボルトの出力を生成し、それぞれの複数のＩＣ１０６Ａ、１０６Ｂ、１０６Ｃ、および１０６Ｄに６００ワット以上の電力を供給する。したがって、複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄの各々は、一例として、複数のＩＣ１０６Ａ、１０６Ｂ、１０６Ｃ、および１０６Ｄへの１００アンペアを超える電流を生成することができる。いくつかの実施形態では、上記の特定の値は調整することができ、本明細書の開示の範囲内に入ることができる。
複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄの各々は、上記の例に関して、それぞれの複数のＩＣ１０６Ａ、１０６Ｂ、１０６Ｃ、および１０６Ｄへの約０．８ボルトの出力を生成し、ＶＲＭ１０２Ａ～１０２Ｄのフットプリントが複数のＩＣ１０６Ａ～１０６Ｄのフットプリントとほぼ同じであることが望ましいため、複数のＶＲＭ１０２Ａ～１０２Ｄのフットプリントは制限され得る。いくつかの実施形態では、フットプリントは、約３センチメートル×３センチメートル、４センチメートル×４センチメートル、または複数のＩＣ１０６Ａ、１０６Ｂ、１０６Ｃ、および１０６Ｄの断面積に近似する他の比較的小さい寸法である。しかしながら、低電圧かつ高電力において電力を生成するために、複数のＶＲＭ１０２Ａ～１０２Ｄは、比較的多数の個別構成要素を含むことができる。
したがって、本開示によれば、複数の多回路基板高出力ＶＲＭ１０２Ａ、１０２Ｂ、１０２Ｃ、および１０２Ｄは、基板パネル１０４に平行な平面および基板パネル１０４に垂直な平面の両方の中に配置された回路基板を含む。図２、図３Ａ、および図３Ｂを参照して説明される１つの実施形態は、基板パネル１０４に対して垂直に向けられた２つの回路基板と、基板パネル１０４に対して平行に向けられた２つの回路基板とを含む。この構造により、ＶＲＭ１０２Ａ，１０２Ｂ，１０２Ｃ，および１０２Ｄは、基板パネル１０４の上方を基板パネルに対して垂直な方向に延在する。
図２は、本開示による多回路基板高出力ＶＲＭを示すブロック概略図である。多回路基板高出力ＶＲＭ２００は、第１の電圧レール回路基板２０２Ａと、第２の電圧レール回路基板２０２Ｂと、第１のコンデンサ回路基板２１６と、第２のコンデンサ回路基板２１８とを含む。これらの構成要素は、レール２１２Ａおよび２１２Ｂ上ならびにトップブレース２１３上に実装され、レール２１２Ａおよび２１２Ｂは、例えばねじを使用して基板パネル２１０に結合する。第２のコンデンサ基板２１８は、１ｍｍのピッチを有してもよいはんだボールを介して基板パネル２１０に結合することができる。基板パネル２１０によって形成される電気接続は、第１のレール電圧および第２のレール電圧を、基板パネル２１０の反対側に実装されたダイ２１４に結合する。
第１の電圧レール回路基板２０２Ａは、第１の平面内に配向され、（複数の層の）第１の複数の導体が内部に形成され、第１の複数のＶＲＭ要素２０６Ａ、第１の複数のＶＲＭ要素２０６Ａに結合された第１の複数のインダクタ２０８Ａ、および第１の複数のコンデンサ２０４Ａが上に実装されている。第１の電圧レール回路基板２０２Ａは、第１の電圧を受け取り、第１のレール電圧を生成するように構成される。第２の電圧レール回路基板２０２Ｂは、第１の平面に実質的に平行である第２の平面内に配向され、内部に形成された（複数の層の）第２の複数の導体をヴ組み、第２の複数のＶＲＭ要素２０６Ｂ、第２の複数のＶＲＭ要素２０６Ｂに結合された第２の複数のインダクタ２０８Ｂ、および第２の複数のコンデンサ２０４Ｂが上に実装されている。第２の電圧レール回路基板２０２Ｂは、第２の電圧を受け取り、第２のレール電圧を生成するように構成される。第１の電圧および第２の電圧は、電動車両内の電池パックから受け取ることができる。
第１のコンデンサ回路基板２１６は、第１の平面に実質的に垂直な第３の平面内に配向され、第３の複数の導体が内部に形成されている。第１のコンデンサ回路基板には、第３の複数のコンデンサが上に実装されている。第２のコンデンサ回路基板２１８は、第３の平面に実質的に平行な第４の平面内に配向され、第４の複数の導体が内部に形成され、第４の複数のコンデンサが上に実装されている。
多回路基板高出力ＶＲＭ２００は、第１の電圧レール回路基板２０２Ａを第１のコンデンサ回路基板２１６および第２のコンデンサ回路基板２１８に結合する第５の複数の導体２１６Ａおよび２１７Ａをさらに含む。多回路基板高出力ＶＲＭ２００は、第２の電圧レール回路基板２０２Ｂを第１のコンデンサ回路基板２１６および第２のコンデンサ回路基板２１６に結合する第６の複数の導体２１６Ｂおよび２１７Ｂをさらに含む。第１のコンデンサ回路基板２１６を第２のコンデンサ回路基板２１８に結合する第７の複数の導体２２０および２２２をさらに備える、請求項１に記載の高出力ＶＲＭ。
図３Ａは、図２の多回路基板高出力ＶＲＭの第１のコンデンサ回路基板を示すブロック概略図である。第１のコンデンサ回路基板２１６は、第３の複数のコンデンサ３０２Ａ，３０４Ａ，３０２Ｂ，および３０４Ｂを含む。なお、コンデンサ３０２Ａおよび３０４Ａは第１のコンデンサ回路基板２１６の第１の側に位置し、コンデンサ３０２Ｂおよび３０４Ｂは第１のコンデンサ回路基板２１６の第２の側に位置する。第５の複数の導体２１６Ａおよび２１７Ａは、第１のコンデンサ回路基板２１６のコネクタ３０８に結合する。また、第６の複数の導体２１６Ｂ，２１７Ｂは、第１のコンデンサ回路基板２１６のコネクタ３０６に結合する。第７の複数の導体２２０および２２２は、第１のコンデンサ回路基板２１６のコネクタ３１０に結合する。
図３Ｂは、図２の多回路基板高出力ＶＲＭの第２のコンデンサ回路基板を示すブロック概略図である。第２のコンデンサ回路基板２１８は、第４の複数のコンデンサ３５２Ａ，３５４Ａ，３５２Ｂ，および３５４Ｂを有する。なお、コンデンサ３５２Ａおよび３５４Ａは第２のコンデンサ回路基板２１８の第１の側に位置し、コンデンサ３５２Ｂおよび３５４Ｂは第２のコンデンサ回路基板２１８の第２の側に位置する。第５の複数の導体２１６Ａおよび２１７Ａは、第２のコンデンサ回路基板２１８のコネクタ３５６に結合する。さらに、第６の複数の導体２１６Ｂ、２１７Ｂは、第２のコンデンサ回路基板２１８のコネクタ３５４に結合する。第７の複数の導体２２０および２２２は、第２のコンデンサ回路基板２１８のコネクタ３５８に結合する。
図３Ａおよび図３Ｂの両方を参照すると、第５の複数の導体２１６Ａおよび２１７Ａは、第１のコンデンサ回路基板２１６の第１の外側部分３１２および第２のコンデンサ回路基板２１８の第１の外側部分３６２に結合する。さらに、第６の複数の導体２１６Ｂおよび２１７Ｂは、第１のコンデンサ回路基板２１６の第２の外側部分３１４および第２のコンデンサ回路基板２１８の第２の外側部分３６４に結合する。その上、第７の複数の導体２２０，２２２は、第１のコンデンサ回路基板２１６の中央部分３１６と第２のコンデンサ回路基板３１８の中央部分３６６との間を結合する。
さらに図３Ａおよび図３Ｂの両方を参照すると、第３の複数のコンデンサ３０２Ａ、３０４Ａ、３０２Ｂ、および３０４Ｂは、第１のレール電圧および第２のレール電圧の中～低周波数成分をフィルタリングするように構成され、第４の複数のコンデンサ３５２Ａおよび３５２Ｂは、第１のレール電圧および第２のレール電圧の高周波数成分をフィルタリングするように構成される。
図２、図３Ａおよび／または図３Ｂの実施形態によれば、第１の電圧レール回路基板２０２Ａおよび第２の電圧レール回路基板２０２Ｂによって受け取られる入力電圧は４８ボルトであってもよく、０．８ボルトがそれとの通信に使用される。
図４は、本開示による多回路基板高出力ＶＲＭの冷却システム構成要素を示すブロック概略図である。図２の実施形態２００と図４の実施形態４００との違いは、冷却システム構成要素を含むことである。第１の複数のＶＲＭ要素２０６Ａ、第１の複数のインダクタ２０８Ａ、第２の複数のＶＲＭ要素２０６Ｂ、第２の複数のインダクタ２０８Ｂは、それらの動作において相当の熱を生成する。したがって、多回路基板高出力ＶＲＭは、これらの構成要素を冷却するための冷却システムを含む。冷却システムソース／シンク４０２は、ＶＲＭ要素２０６Ａ／２０６Ｂおよびインダクタ２０８Ａ／２０８Ｂを冷却するための冷却剤の流れを供給するために配管４０４に結合する。配管４０４は、多数のセグメントを含んでもよい。配管４０４は、ＶＲＭ要素２０６Ａ／２０６Ｂおよびインダクタ２０８Ａ／２０８Ｂに直接結合されてもよく、または中間構造によってそれらに熱的に結合されてもよい。冷却システムソース／シンク４０２は、図１に示したような多回路基板高出力ＶＲＭにサービスすることができる。
図５は、構成要素のアレイが実装されたプリント回路基板（ＰＣＢ）の部分側断面図である。図５のＰＣＢ５００は、コア５０６と、信号ルーティング、電力ルーティング、および遮蔽機能を提供する複数の導体５０２，５０８，５１０，５１２、および５１４とを含む。構成要素５１６は、ボールグリッドアレイ５１８を介してＰＣＢ５００上に実装される。構成要素５１６は、ＩＣ、集中構成要素構造、または別の電子素子であってもよい。図５のＰＣＢ５００は、既知のプロセスに従って形成された従来のＰＣＢであってもよい。
図６は、本開示の一実施形態による、内部に形成された構成要素の埋め込みアレイを有するＰＣＢの一部の部分側断面図である。図６のＰＣＢ６００は、コア６０６と、内部に含まれる構成要素６０８のアレイとを含む。構成要素６０８は、コンデンサ、インダクタ、抵抗器、または他の構成要素タイプであってもよい。図７に示すように、構成要素６０８は、コア６０６内にアレイ状に形成されてもよい。ＰＣＢ６００は、ＰＣＢ５００のための信号ルーティング、電力ルーティング、および遮蔽を提供する複数の導体６０２，６１０，６１２，６１４，６１６、および６１８を含む。特に、導体６１０は、ＰＣＢの外部の構成要素６０８の間の相互接続を提供する。
表面実装構成要素を有するＰＣＢと比較して、図６のＰＣＢ６００は重要な利点を提供する。構成要素６０８はＰＣＢ６００内に一体的に形成されているため、それらをその上に実装する必要がなく、製造工程、相互接続障害のリスクが減じられ、コストが削減される。さらに、ＰＣＢコア６０６は、放熱上の利点を提供することができる。
図７は、本開示の一実施形態による、ＰＣＢのコア内に埋め込まれた構成要素のアレイの透明斜視図である。図示のように、構成要素は、それらの間に幾分等しい間隔を置いてアレイ状に配置される。この均一な配置は、製造コストおよび複雑さを低減する。これらの構成要素は、コンデンサ、インダクタ、抵抗器、他の集中素子、またはいくつかの構成要素／回路を含むＩＣであってもよい。様々な実施形態において、構成要素のアレイは、異なる形成タイプを有してもよい。さらに、他の実施形態では、構成要素のアレイは異なる部分を有してもよく、その一部は均一に形成されてもよく、その一部は不均一に形成されてもよい。
図８は、本開示の一実施形態による、構成要素の埋め込みアレイを有するＰＣＢの部分側断面図である。ＰＣＢ８００は、内部に構成要素８０８のアレイが形成されたコア８０６を含む。ＰＣＢ８００はまた、ＰＣＢ８００の様々な構成要素のための信号ルーティング、電力ルーティング、および遮蔽を実行する導体８１０，８１２，８１４，８１６，８１８および８２０を含む。図７のＰＣＢ７００の構造とは対照的に、図８のＰＣＢ８００は、構成要素８０８のアレイに対してＰＣＢ８００の両側に外部接続８１０および８１２を含む。
図９は、本開示の一実施形態による、構成要素の埋め込みアレイを各々有する２つの相互結合されたＰＣＢの部分側断面図である。２つの相互結合されたＰＣＢ９００は、第１のコア９０６と、第１のコア内に形成された構成要素の第１のアレイ９１０と、第２のコア９０８と、第２のコア９０８内に形成された構成要素の第２のアレイ９１２とを含む。２つの相互結合されたＰＣＢ９００は、別個に形成され、形成後に接合されてもよい。あるいは、２つの相互結合されたＰＣＢ９００は、単一のプロセスにおいて形成されてもよい。２つの相互結合されたＰＣＢ９００は、信号ルーティング、電力ルーティング、および遮蔽機能を提供する導体９０４，９１１，９１４，９１６，９１８，９２０，９２２、および９２４を含む。図９の実施形態、導体９１４は、構成要素の第１のアレイ９１０への外部接続を提供し、導体９１８は、構成要素の第２のアレイ９１２への外部接続を提供し、導体９１１は、構成要素の第１のアレイ９１０と構成要素の第２のアレイ９１２との間の相互接続を提供する。
図１０は、本開示によるＰＣＢを構築するための一実施形態を示す流れ図である。図１０の動作１０００は、構成要素の埋め込みアレイを含むＰＣＢコアを形成することから始まる（ステップ１００２）。コアを形成するために様々な技術が使用されてもよい。例えば、構成要素のアレイは、それらの所望の配置構成に編成されてもよく、コアは、１つまたは複数の形成工程においてアレイの周りに形成されてもよい。あるいは、コアをエッチングして、構成要素のアレイが実装される開口部を形成してもよい。次に、構成要素のアレイを相互結合する導体が形成される（ステップ１００４）。次に、ＰＣＢのための信号ルーティング、電力ルーティング、および遮蔽を提供する導体が形成される（ステップ１００６）。次に、複数の構成要素、例えばＩＣがＰＣＢ上に実装される（ステップ１０１０）。最後に、複数のＰＣＢ構造が製造されている場合、複数のＰＣＢが互いに相互結合される（例えば、図９に示す構造を形成するための任意選択のステップ１０１２）。しかしながら、他の実施形態では、多ＰＣＢ構造は、ＰＣＢが外部構成要素の相互接続の前に単一の製造プロセスで形成される２つのコアを有する異なる方法で形成されてもよい。
本明細書の説明および図は、ＰＣＢ内に形成された構成要素のアレイがコンデンサ、インダクタ、抵抗器、ＩＣ、またはそれらの任意の様々な組み合わせを含み得ることを考慮している。さらに、これらの構成要素は、パッケージ化された構成要素、例えば、複数のコンデンサ、複数のインダクタ、コンデンサとインダクタとの組み合わせ、コンデンサと、インダクタと、抵抗器との組み合わせなどを含むパッケージとすることができる。さらに、本明細書に開示されるＰＣＢはＶＲＭによって使用されるように示されているが、本明細書に開示されるＰＣＢは、ＶＲＭ以外の任意の様々なタイプのシステムにおいて使用されてもよい。これらのシステムは、インフラストラクチャ、車両、または任意の様々なタイプの設備内で使用することができる。
図１１は、本開示の一実施形態による、構成要素の埋め込みアレイを有するパッケージ（例えば、構造）の部分側断面図である。パッケージ１１００は、集積回路を形成するために使用されるプロセスと同様であり得るパッケージングプロセスにおいて形成される集積ファンアウト（ＩｎＦＯ）層１１０２を含む。ＩｎＦＯ層１１０２は、内部に形成される、絶縁部分１１０７および複数の導体１１０６を含み、これらは、ＩＰＤアレイ層１１１６内に形成された複数の埋め込み受動素子（ＩＰＤ）１１０８、例えば、コンデンサ、インダクタ、抵抗器、集積回路などと、複数のはんだボール接続部１１０４との間の信号接続を提供する。複数の導体１１０６は、それらの間に結合されたトレースおよびビアを含む。ＩＰＤアレイ層１１１６を通過するビア１１１２は、ＩｎＦＯ層１１０２の導体１１０６と絶縁体層１１１０内に形成されたはんだボール１１１４との間の接続を提供する。
ＩｎＦＯ層１１０２は、ＩＰＤアレイ層１１１６およびＩＰＤアレイ層１１１６内に含まれるＩＰＤ１１０８と同様の膨張特性を有し、これは、歩留まりを増加させ、同様の熱膨張係数に起因してより良好な一体化を提供する。さらに、本明細書ではＩＰＤモジュールとも呼ばれるパッケージ１１００は、同じＩＰＤアレイを含むＰＣＢに対してより薄く、その結果、スペース消費が低減される。
図１２は、本開示の一実施形態による、構成要素の埋め込みアレイの複数の層を有するパッケージの部分側断面図である。パッケージ１２００は、第１のＩｎＦＯ層１２０２と、第２のＩｎＦＯ層１２２２と、接続層１２１２とを有する。パッケージ１２００は、第１のＩｎＦＯ層１２０２と接続層１２１２との間に挟まれた第１のＩＰＤアレイ層１２０９と、第２のＩｎＦＯ層１２２４と接続層１２１２との間に挟まれた第２のＩＰＤアレイ層１２１９との両方をさらに含む。接続層１２１２はまた、ＩｎＦＯ層であってもよく、絶縁体部分と、トレースおよびビアを有する導体１２１６とを含む。第１のＩｎＦＯ層１２０２、第２のＩｎＦＯ層１２２４、および接続層１２１２のすべては、集積回路を形成するために使用されるプロセスと同様であってもよいパッケージングプロセスにおいて形成されてもよい。
第１のＩｎＦＯ層１２０２は、内部に形成される、絶縁部分１２０７および複数の導体１２０６（トレースおよびビアを有する）を含み、これらは、第１のＩＰＤアレイ層１２０９内に形成された複数のＩＰＤ１２０８、例えば、コンデンサ、インダクタ、抵抗器、集積回路などと、複数のはんだボール接続部１２０４との間の信号接続を提供する。複数の導体１２０６は、それらの間に結合されたトレースおよびビアを含む。第１のＩＰＤアレイ層１２０９を通過するビア１２１０は、ＩｎＦＯ層１２０２の導体１２０６と接続層１２１２の導体１２１６との間の接続を提供する。
第２のＩｎＦＯ層１２２２は、内部に形成される、絶縁部分１２２４および複数の導体１２２６（トレースおよびビアを有する）を含み、これらは、第２のＩＰＤアレイ層１２１９内に形成された複数のＩＰＤ１２２０、例えば、コンデンサ、インダクタ、抵抗器、集積回路などと、複数のはんだボール接続部１２２８との間の信号接続を提供する。第２の複数の導体１２２６は、それらの間に結合されたトレースおよびビアを含む。第２のＩＰＤアレイ層１２０９を通過するビア１２１８は、ＩｎＦＯ層１２２２の導体１２２６と接続層１２１２の導体１２１６との間の接続を提供する。
第１のＩｎＦＯ層１２０２、第２のＩｎＦＯ層１２２２、および接続層１２１２は、第１のＩＰＤアレイ層１２０９、第２のＩＰＤ層１２１８、ならびに第１のＩＰＤアレイ層１２０９内に含まれるＩＰＤ１２０８および第２のＩＰＤ層１２１９内に含まれるＩＰＤ１２２０と同様の膨張特性を有し、これは、歩留まりを増加させ、同様の熱膨張係数に起因してより良好な一体化を提供する。さらに、本明細書ではＩＰＤモジュールとも呼ばれるパッケージ１２００は、同じＩＰＤアレイを含むＰＣＢに対してより薄く、その結果、スペース消費が低減される。
図１１および図１２のＩＰＤアレイ層は、図３Ａ、図３Ｂ、および図７に示すようなデバイスのアレイを有することができる。
図１３は、本開示の一実施形態による、構成要素の少なくとも１つの埋め込みアレイを各々有する複数のパッケージを有するアセンブリの部分側断面図である。図示のように、ＩＰＤモジュール１３０８はアセンブリ１３００内に含まれている。アセンブリ１３００は、冷却板１３０２、熱伝導層１３０４、複数のデバイス１３０６、複数のＩ／Ｏ構成要素１３０８、信号ルーティング層１３１０、ＩＰＤモジュール１３１２、およびソケット１３１４を含む。図１３のアセンブリ１３００は、ＶＲＭモジュールまたは別のタイプのアセンブリであってもよい。マウント１３１８およびマウント部材１３１６は、アセンブリ１３００をともに保持し、アセンブリ１３００を別の構造に実装するために使用することができる。ＩＰＤモジュール１３１２は、図１１に示すＩＰＤモジュール１１００または図１２に示すＩＰＤモジュール１２００のいずれかまたは両方であってもよい。
上記のシステムおよび方法は、本発明の好ましい実施形態の詳細を理解する助けとして、一般的な用語で説明されている。本発明の他の好ましい実施形態は、電動車両のための記載された応用形態を含む。本明細書の説明では、本発明の実施形態の完全な理解を提供するために、構成要素および／または方法の例など、多数の特定の詳細が提供される。しかしながら、当業者には、本発明の一実施形態は、特定の詳細の１つもしくは複数なしに、または他の装置、システム、アセンブリ、方法、構成要素、材料、部品などを有して実施することができることが認識されよう。他の例では、本発明の実施形態の態様を不明瞭にすることを避けるために、周知の構造、材料、または動作は具体的に示されず、または詳細に説明されない。
本明細書全体を通して、「１つの実施形態」、「一実施形態」、または「特定の実施形態」への言及は、その実施形態に関連して説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれ、必ずしもすべての実施形態に含まれるとは限らないことを意味する。したがって、本明細書全体を通した様々な箇所における「１つの実施形態では」、「一実施形態では」、または「特定の実施形態では」という語句のそれぞれの出現は、必ずしも同じ実施形態を指すものではない。さらに、本発明の任意の特定の実施形態の特定の特徴、構造、または特性は、任意の適切な方法で１つまたは複数の他の実施形態と組み合わせることができる。本明細書に記載および例示された本発明の実施形態の他の変形および修正が、本明細書の教示に照らして可能であり、本発明の思想および範囲の一部と見なされるべきであることを理解されたい。
特定の用途に応じて有用であるように、図面／図に示された要素のうちの１つまたは複数はまた、より分離または統合された方法で実装されてもよく、または特定の場合にはさらには除去または動作不能にされてもよいことも理解されよう。
さらに、図面／図中の任意の信号矢印は、特に明記しない限り、例示としてのみ考慮されるべきであり、限定するものではない。さらに、本明細書で使用される「または」という用語は、特に明記しない限り、一般に「および／または」を意味することを意図している。用語が分離または組み合わせる能力を与えることが不明確であると予測される場合、構成要素またはステップの組み合わせも留意されていると考えられる。
本明細書の説明において、および添付の特許請求の範囲全体を通して使用されているものとしての「ａ」、「ａ」、および「ｔｈｅ」は、文脈上他に明確に指示されない限り、複数の参照を含む。また、本明細書の説明において、および添付の特許請求の範囲全体を通して使用されているものとしての「中（ｉｎ）」の意味は、文脈上他に明確に指示されない限り、「中（ｉｎ）」および「上（ｏｎ）」を含む。
要約に記載されているものを含む、本発明の例示されている実施形態の前述の説明は、網羅的であること、または本発明を本明細書に開示されている正確な形態に限定することを意図するものではない。本発明の特定の実施形態および実施例は、例示のみを目的として本明細書に記載されているが、当業者が認識および諒解するように、本発明の思想および範囲内で様々な同等の修正が可能である。示されるように、これらの修正は、本発明の例示された実施形態の前述の説明に照らして本発明に対して行われてもよく、本発明の思想および範囲内に含まれるべきである。
したがって、本発明をその特定の実施形態を参照して本明細書で説明してきたが、変更の自由度、様々な変更および置換が前述の開示において意図されており、場合によっては、本発明の実施形態のいくつかの特徴は、記載された本発明の範囲および思想から逸脱することなく、他の特徴を対応して使用することなく採用されることが理解されよう。したがって、特定の状況または材料を本発明の本質的な範囲および思想に適合させるために、多くの修正を行うことができる。本発明は、添付の特許請求の範囲で使用される特定の用語および／または本発明を実施するために企図される最良の形態として開示される特定の実施形態に限定されず、本発明は、添付の特許請求の範囲内に含まれるありとあらゆる実施形態および均等物を含むことが意図される。したがって、本発明の範囲は、添付の特許請求の範囲によってのみ決定されるべきである。

Claims (22)

  1. 内部に含まれる埋め込み受動素子のアレイを有する埋め込み構成要素アレイ層と、
    内部に形成された複数のトレースおよび複数のビアを有する、前記埋め込み構成要素アレイ層の第１の表面に隣接して存在する集積ファンアウト（ＩｎＦＯ）層と、前記埋め込み構成要素アレイ層の第２の表面に隣接して存在し、少なくとも前記ＩｎＦＯ層に電気的に結合された絶縁体層と、
    前記埋め込み構成要素アレイ層を通過し、前記ＩｎＦＯ層の前記複数のビアのうちのいくつかに電気的に結合された複数のビアと、を備える、構造。
  2. 前記ＩｎＦＯ層への電気接続を提供する第１のはんだボールと、
    前記埋め込み構成要素アレイ層を通過する前記複数のビアへの電気接続を提供する第２のはんだボールと、をさらに備える、請求項１に記載の構造。
  3. 前記構成要素のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項１に記載の構造。
  4. 内部に含まれる埋め込み受動素子の第１のアレイを有する第１の埋め込み構成要素アレイ層と、
    内部に含まれる埋め込み受動素子の第２のアレイを有する第２の埋め込み構成要素アレイ層と、
    内部に形成された第１の複数のトレースおよび第２の複数のビアを有する、前記第１の埋め込み構成要素アレイ層の第１の表面に隣接して存在する第１の集積ファンアウト（ＩｎＦＯ）層と、
    内部に形成された第２の複数のトレースおよび第２の複数のビアを有する、前記第２の埋め込み構成要素アレイ層の第１の表面に隣接して存在する第２のＩｎＦＯ層と、
    前記第１の埋め込み構成要素アレイ層の第２の表面に隣接し、前記第２の埋め込み構成要素アレイ層の第２の表面に隣接して存在する接続層であって、結果、前記接続層が前記第１の埋め込み構成要素アレイ層と前記第２の埋め込み構成要素アレイ層との間に挟まれ、内部に形成されている第３の複数のトレースおよび第３の複数のビアを有する前記接続層と、
    前記第１の埋め込み構成要素アレイ層を通過する第１の複数のビアと、
    前記第２の埋め込み構成要素アレイ層を通過する第２の複数のビアと、を備える、構造。
  5. 前記第１のＩｎＦＯ層への電気接続を提供する第１のはんだボールと、
    第２のＩｎＦＯ層への電気接続を提供する第２のはんだボールと、をさらに備える、請求項４に記載の構造。
  6. 前記構成要素のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項４に記載の構造。
  7. プリント回路基板（ＰＣＢ）であって、
    コアと、
    前記コア内に形成された構成要素のアレイと、
    前記構成要素のアレイに結合された複数の導体と、
    前記ＰＣＢの外部の信号ルーティングを提供する複数の導体と、を備える、プリント回路基板（ＰＣＢ）。
  8. 電気的遮蔽を提供する複数の導体をさらに備える、請求項７に記載のＰＣＢ。
  9. 前記構成要素のアレイに結合された前記複数の導体は、前記ＰＣＢの外部の複数の構成要素への接続を提供する、請求項７に記載のＰＣＢ。
  10. 前記構成要素のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項７に記載のＰＣＢ。
  11. プリント回路基板（ＰＣＢ）を構築するための方法であって、
    内部に分散された構成要素のアレイを有するコアを形成することと、
    前記構成要素のアレイに結合された複数の導体を形成することと、
    前記ＰＣＢの外部の信号ルーティングを提供する複数の導体を形成することと、を含む、方法。
  12. 電気的遮蔽を提供する複数の導体を形成することをさらに含む、請求項１１に記載の方法。
  13. 前記構成要素のアレイに結合された前記複数の導体が、前記ＰＣＢの外部の複数の構成要素への接続を提供する、請求項１１に記載の方法。
  14. 前記構成要素のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項１１に記載の方法。
  15. プリント回路基板（ＰＣＢ）であって、
    第１のコアと、
    前記第１のコア内に形成された構成要素の第１のアレイと、
    第２のコアと、
    前記第２のコア内に形成された構成要素の第２のアレイと、
    前記構成要素の第１のアレイに結合された複数の導体と、
    前記構成要素の第２のアレイに結合された複数の導体と、
    前記ＰＣＢの外部の信号ルーティングを提供する複数の導体と、を備える、プリント回路基板（ＰＣＢ）。
  16. 電気的遮蔽を提供する複数の導体をさらに備える、請求項１５に記載のＰＣＢ。
  17. 前記構成要素の第１のアレイに結合された前記複数の導体は、前記ＰＣＢの外部の複数の構成要素への接続を提供する、請求項１５に記載のＰＣＢ。
  18. 前記構成要素の第１のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項１５に記載のＰＣＢ。
  19. プリント回路基板（ＰＣＢ）コンデンサを構築するための方法であって、
    内部に分散された構成要素の第１のアレイを有する第１のコアを形成することと、
    内部に分散された構成要素の第２のアレイを有する第２のコアを形成することと、
    前記構成要素の第１のアレイに結合された複数の導体を形成することと、
    前記構成要素の第２のアレイに結合された複数の導体を形成することと、
    前記ＰＣＢの外部の信号ルーティングを提供する複数の導体を形成することと、を含む、方法。
  20. 電気的遮蔽を提供する複数の導体を形成することをさらに含む、請求項１９に記載の方法。
  21. 前記構成要素の第１のアレイに結合された前記複数の導体は、前記ＰＣＢの外部の複数の構成要素への接続を提供する、請求項１９に記載の方法。
  22. 前記構成要素の第１のアレイは、
    集中コンデンサ、
    集中インダクタ、
    集中抵抗器、または
    集積回路（ＩＣ）
    のうちの少なくとも１つを含む、請求項１９に記載の方法。
JP2021539117A 2019-01-07 2020-01-06 構成要素の埋め込みアレイを有するパッケージデバイス Pending JP2022522938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023137156A JP2023169171A (ja) 2019-01-07 2023-08-25 構成要素の埋め込みアレイを有するパッケージデバイス

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962789021P 2019-01-07 2019-01-07
US62/789,021 2019-01-07
US201962793046P 2019-01-16 2019-01-16
US62/793,046 2019-01-16
PCT/US2020/012414 WO2020146282A1 (en) 2019-01-07 2020-01-06 Packaged device having embedded array of components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023137156A Division JP2023169171A (ja) 2019-01-07 2023-08-25 構成要素の埋め込みアレイを有するパッケージデバイス

Publications (1)

Publication Number Publication Date
JP2022522938A true JP2022522938A (ja) 2022-04-21

Family

ID=69423418

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021539117A Pending JP2022522938A (ja) 2019-01-07 2020-01-06 構成要素の埋め込みアレイを有するパッケージデバイス
JP2023137156A Pending JP2023169171A (ja) 2019-01-07 2023-08-25 構成要素の埋め込みアレイを有するパッケージデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023137156A Pending JP2023169171A (ja) 2019-01-07 2023-08-25 構成要素の埋め込みアレイを有するパッケージデバイス

Country Status (4)

Country Link
US (1) US11122678B2 (ja)
JP (2) JP2022522938A (ja)
CN (1) CN113273317A (ja)
WO (1) WO2020146282A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
JP2010219477A (ja) * 2009-03-19 2010-09-30 Shinko Electric Ind Co Ltd 電子部品内蔵配線基板の製造方法
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package
JP2017130649A (ja) * 2016-01-22 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びその製造方法
JP2017135290A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 電子部品内蔵基板
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264846B2 (en) * 2006-12-14 2012-09-11 Intel Corporation Ceramic package substrate with recessed device
US20080218932A1 (en) * 2007-03-08 2008-09-11 Berlin Carl W Embedded capacitor
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
KR20140123273A (ko) * 2013-04-12 2014-10-22 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
DE102017105330B4 (de) * 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100875A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板およびコンデンサ
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
JP2010219477A (ja) * 2009-03-19 2010-09-30 Shinko Electric Ind Co Ltd 電子部品内蔵配線基板の製造方法
US20160276307A1 (en) * 2015-03-17 2016-09-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming POP Semiconductor Device with RDL Over Top Package
JP2017130649A (ja) * 2016-01-22 2017-07-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品パッケージ及びその製造方法
JP2017135290A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 電子部品内蔵基板
US20170263518A1 (en) * 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same

Also Published As

Publication number Publication date
US20200221568A1 (en) 2020-07-09
WO2020146282A1 (en) 2020-07-16
US11122678B2 (en) 2021-09-14
JP2023169171A (ja) 2023-11-29
CN113273317A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
US6215681B1 (en) Bus bar heat sink
US5943213A (en) Three-dimensional electronic module
US20110134613A1 (en) Stacked inductor-electronic package assembly and technique for manufacturing same
US20170127524A1 (en) Electronic Assembly Group and Method for Producing the Same
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
EP1342305B1 (en) Modularized power supply
US5641944A (en) Power substrate with improved thermal characteristics
JPH0815188B2 (ja) チツプキヤリヤを用いた集積回路ボ−ド，及び該集積回路ボ−ドを製作する方法
US6200407B1 (en) Method of making a multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
JP2003509872A (ja) プリント回路基板アセンブリ
US20040264148A1 (en) Method and system for fan fold packaging
JP2022522938A (ja) 構成要素の埋め込みアレイを有するパッケージデバイス
EP3637445A1 (en) Voltage regulator module
US10622296B2 (en) Circuitized substrate with electronic components mounted on transversal portion thereof
US20190373740A1 (en) Method for manufacturing printed wiring board
US8631706B2 (en) Noise suppressor for semiconductor packages
US20220148953A1 (en) Hybrid reconstituted substrate for electronic packaging
US9974187B2 (en) Power in lead
EP3637446A1 (en) Voltage regulator module
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
KR20230119145A (ko) 적층형 부품 어레이 구조
US20230282569A1 (en) Power supply circuit module
CN116261260A (zh) 印刷电路板布局
JP2007318049A (ja) 半導体回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230425