KR101654713B1 - 임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성 - Google Patents

임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성 Download PDF

Info

Publication number
KR101654713B1
KR101654713B1 KR1020140075061A KR20140075061A KR101654713B1 KR 101654713 B1 KR101654713 B1 KR 101654713B1 KR 1020140075061 A KR1020140075061 A KR 1020140075061A KR 20140075061 A KR20140075061 A KR 20140075061A KR 101654713 B1 KR101654713 B1 KR 101654713B1
Authority
KR
South Korea
Prior art keywords
die
package
layer
package substrate
attach layer
Prior art date
Application number
KR1020140075061A
Other languages
English (en)
Other versions
KR20150001635A (ko
Inventor
다까시 슈또
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150001635A publication Critical patent/KR20150001635A/ko
Application granted granted Critical
Publication of KR101654713B1 publication Critical patent/KR101654713B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00012Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

본 개시 내용의 실시예들은 임베디드 다이를 위한 패키지 조립체 및 관련 기법들 및 구성들에 관한 것이다. 일 실시예에서, 장치는 다이 부착층, 다이 부착층에 결합된 다이 - 다이는 다이의 능동 소자들을 포함하는 활성면과 이 활성면의 반대편에 배치된 비활성면을 가짐 -, 다이 부착층과 결합된 보강판 - 보강판은 제1 면과 이 제1 면의 반대편에 배치된 제2 면 및 보강판 내에 배치된 캐비티를 가짐 -, 및 보강판의 제2 면과 결합된 하나 이상의 빌드업 층 - 하나 이상의 빌드업 층은 절연체와 이 절연체 내에 배치된 전도성 피처들을 포함하고, 이 전도성 피처들은 다이와 전기적으로 결합되어 있음 - 을 포함하고, 다이의 비활성면은 다이 부착층과 직접 접촉하고, 보강판의 제1 면은 다이 부착층과 직접 접촉하고 다이는 캐비티 내에 배치되어 있는, 패키지 조립체를 포함한다. 다른 실시예들이 기술되거나 청구될 수 있다.

Description

임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성{PACKAGE ASSEMBLY FOR EMBEDDED DIE AND ASSOCIATED TECHNIQUES AND CONFIGURATIONS}
본 개시 내용의 실시예들은 일반적으로 전자 회로의 분야에 관한 것으로, 더 상세하게는, 임베디드 다이를 위한 패키지 조립체 및 관련 기법들 및 구성들에 관한 것이다.
현재, 집적 회로(IC) 패키지 조립체들은 제1 패키지 기판과 제2 패키지 기판 사이에 배치된 인터포저(interposer)를 이용하여 제1 패키지 기판이 제2 패키지 기판과 결합되는 패키지-온-패키지(PoP) 구성들을 포함할 수 있다. 예를 들어, 제1 패키지 기판은 프로세스를 위한 얇은 코어리스 기판(coreless substrate)일 수 있고 제2 패키지 기판은 메모리 컴포넌트를 위한 것일 수 있고 제1 및 제2 패키지 기판은 각각 마이크로 솔더 볼들을 이용하여 인터포저와 결합될 수 있다. 인터포저를 이용한 결과로 얻어지는 PoP 기판은, 예를 들어, 계속해서 더 작은 치수들로 축소하고 있는 모바일 컴퓨팅 장치들과 같은 소형 폼 팩터 장치들에서 PoP 구조의 구현을 제한하는 높이(예컨대, z-높이)를 가질 수 있다.
더욱이, 얇은 코어리스 기판은 구조적 강도의 부족으로 인해 솔더 볼 리플로우, 다이 부착, 및/또는 인터포저 부착 작업들과 같은 조립 공정 중에 기판을 다루기 위해 고정 지그(fixture jig)를 필요로 할 수 있다. 고정 지그를 이용함으로써 조립 비용과 복잡성이 증가할 수 있다. 게다가, 일부 경우에, 납땜 가능한 재료를 이용하여 다이와 기판을 결합시키기 위해 고온(예컨대, ~260℃) 열 공정이 이용될 수 있고, 이 결과 다이와 기판 간의 열팽창계수(CTE)의 차이로 인해 열응력 관련 결함들(예컨대, 뒤틀림)이 생길 수 있다.
실시예들은 첨부 도면들과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이 설명을 용이하게 하기 위해, 같은 참조 번호들이 같은 구조적 요소들을 표기한다. 실시예들은 첨부 도면들의 도들에 제한으로서가 아니라 예로서 도시되어 있다.
도 1은 일부 실시예들에 따른, 예시의 집적 회로(IC) 패키지 조립체의 측단면도를 개략적으로 보여준다.
도 2a-h는 일부 실시예들에 따른, 예시의 IC 패키지 조립체의 다양한 제조 단계들을 개략적으로 보여준다.
도 3은 일부 실시예들에 따른, 다른 예시의 IC 패키지 조립체의 측단면도를 개략적으로 보여준다.
도 4는 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체의 측단면도를 개략적으로 보여준다.
도 5는 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체의 측단면도를 개략적으로 보여준다.
도 6은 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체의 측단면도를 개략적으로 보여준다.
도 7은 일부 실시예들에 따른, IC 패키지 조립체를 제조하는 방법에 대한 흐름도를 개략적으로 보여준다.
도 8은 일부 실시예들에 따른, 본 명세서에 기술된 바와 같은 IC 패키지 조립체를 포함하는 컴퓨팅 장치를 개략적으로 보여준다.
본 개시 내용의 실시예들은 임베디드 다이를 위한 패키지 조립체 및 관련 기법들 및 구성들에 관한 것이다. 하기의 설명에서는, 예시적인 구현들의 다양한 양태들이 숙련된 당업자들이 그들의 연구의 요지를 다른 숙련된 당업자들에게 전달하기 위해 통상적으로 이용하는 용어들을 사용하여 기술될 것이다. 그러나, 숙련된 당업자들에게는 본 개시 내용의 실시예들이 기술된 양태들 중 일부만으로 실시될 수 있다는 것이 명백할 것이다. 설명의 목적으로, 예시적인 구현들의 철저한 이해를 제공하기 위해 특정 수, 재료 및 구성이 제시된다. 그러나, 숙련된 당업자에게는 본 개시 내용의 실시예들이 그 특정 상세들 없이도 실시될 수 있다는 것이 명백할 것이다. 다른 사례들에서, 예시적인 구현들을 모호하게 하지 않기 위해 잘 알려진 특징들은 생략되거나 단순화된다.
하기의 상세한 설명에서는, 본 명세서의 일부를 구성하는 첨부 도면들이 참조되는데, 도면들에서 비슷한 숫자들은 전체에 걸쳐 비슷한 부분들을 지정하고, 도면들에는 본 개시 내용의 주제가 실시될 수 있는 실시예들이 예시로서 도시되어 있다. 다른 실시예들이 이용될 수도 있고 본 개시 내용의 범위를 벗어나지 않고 구조적 또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 그러므로, 하기의 상세한 설명은 제한하는 의미로 간주되어서는 안 되며, 실시예들의 범위는 첨부된 청구항들 및 이들의 균등물들에 의해 정의된다.
본 개시 내용의 목적을 위해, "A 및/또는 B"라는 구절은 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시 내용의 목적을 위해, "A, B, 및/또는 C"라는 구절은 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
이 설명은 상부/하부, 안/밖, 위/아래, 등과 같은 관점 기반 표현들을 사용할 수 있다. 이러한 표현들은 논의를 용이하게 하기 위해 사용되는 것에 불과하고 본 명세서에 기술된 실시예들의 적용을 임의의 특정 배향으로 제한하려고 하는 것은 아니다.
이 설명은 "일 실시예에서"라는 구절, 각각이 동일한 또는 상이한 실시예들 중 하나 이상을 나타낼 수 있는, "실시예들에서"라는 구절을 사용할 수 있다. 더욱이, 본 개시 내용의 실시예들에 관하여 사용되는, "구비하는", "포함하는", "갖는" 등의 용어들은 동의어이다.
"~와 결합된"이라는 용어와 함께, 그 파생어들이 본 명세서에 사용될 수 있다. "결합된"은 다음에 언급한 것들 중 하나 이상을 의미할 수 있다. "결합된"은 둘 이상의 요소가 직접 물리적으로 또는 전기적으로 접촉하고 있는 것을 의미할 수 있다. 그러나, "결합된"은 둘 이상의 요소가 서로 간접적으로 접촉하면서도, 서로 협력하거나 상호작용하는 것을 의미할 수도 있고, 서로 결합되어 있다고 하는 요소들 사이에 하나 이상의 다른 요소가 결합되거나 연결되어 있는 것을 의미할 수 있다. "직접 결합된"이라는 용어는 둘 이상의 요소가 직접 접촉하고 있는 것을 의미할 수 있다.
다양한 실시예들에서, "제2 특징 상에 형성된, 퇴적된, 또는 다른 방식으로 배치된 제1 특징"이라는 구절은 제1 특징이 제2 특징 위에 형성되거나, 퇴적되거나, 배치되어 있고, 제1 특징의 적어도 일부가 제2 특징의 적어도 일부와 직접 접촉(예컨대, 직접 물리적 및/또는 전기적 접촉) 또는 간접 접촉(예컨대, 제1 특징과 제2 특징 사이에 하나 이상의 다른 특징을 가짐)하고 있을 수 있다는 것을 의미할 수 있다.
본 명세서에서 사용될 때, "모듈"이라는 용어는 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 기술된 기능을 제공하는 다른 적합한 구성요소들을 나타내거나, 그의 일부이거나, 그를 포함할 수 있다.
도 1은 일부 실시예들에 따른, 예시의 집적 회로(IC) 패키지 조립체(이하 "패키지 조립체(100)")의 측단면도를 개략적으로 보여준다. 일부 실시예들에서, 패키지 조립체(100)는, 볼 수 있는 바와 같이, 하나 이상의 다이(예컨대, 다이들(102a, 102b))와 결합된 패키지 기판(104) 및 회로 보드(106)를 포함한다.
일 실시예에서, 패키지 조립체(100)는 패키지 기판(104)만을 나타낼 수 있다. 패키지 기판(104)은, 도시된 바와 같이 결합된, 다이 부착층(108), 보강층(이하, "보강판(110)"), 라미네이트 층(112) 및 하나 이상의 빌드업(build-up) 층(이하 "빌드업 층들(114)")을 포함할 수 있다.
패키지 기판(104)은 다이(102a)의 부착을 위한 기판으로서 사용될 수 있는 다이 부착층(108)을 포함할 수 있다. 즉, 일부 실시예들에서, 다이(102a)는 다이 부착층(108)과 직접 접촉하여 결합되어 있을 수 있다. 일부 실시예들에서, 다이 부착층(108)은, 예를 들어, 에폭시 수지와 같은 전기 절연성 재료로 구성될 수 있다. 일부 실시예들에서, 다이 부착층(108)은 빌드업 층들(114)의 절연체(114a)와 동일한 재료로 구성될 수 있다. 다이 부착층(108)은 다른 실시예들에서 다른 적합한 재료로 구성될 수 있다.
패키지 조립체(100)는 다이 부착층(108)과 결합되고 패키지 기판(104)에 임베드되어 있는 다이(102a)를 포함할 수 있다. 다이(102a)는, 예를 들어, 하나 이상의 트랜지스터 소자 등의 능동 소자들을 포함하는 활성면(active side, A)과, 이 활성면(A)의 반대편에 배치된 비활성면(inactive side, I)을 가지고 있을 수 있다. 일부 실시예들에서, 다이(102a)의 비활성면(I)은 다이 부착층(108)과 직접 접촉하고 있을 수 있다. 다이(102a)는 박막 증착, 리소그래피, 에칭 등의 반도체 제조 기법들을 이용하여 반도체 재료로 만들어진 IC 제품의 개별 유닛일 수 있다. 일부 실시예들에서, 다이는 프로세서, 메모리, 시스템 온 칩(SoC) 또는 일부 실시예들에서 ASIC이거나, 이를 포함하거나, 그의 일부일 수 있다. 일 실시예에서, 다이(102a)는, 예를 들어, 중앙 처리 장치(CPU)와 같은 프로세서이다. 다이(102a)는 다른 실시예들에서 다른 기능들을 제공하도록 구성될 수 있다.
패키지 기판(104)은 다이 부착층(108)과 결합된 보강판(110)을 추가로 포함할 수 있다. 보강판(110)은 다이 부착층(108) 및/또는 빌드업 층들(114)에 대하여 보강되는 재료를 포함할 수 있다. 예를 들어, 일부 실시예들에서, 보강판(110)의 재료는 다이 부착층(108) 및/또는 빌드업 층들(114)의 재료의 탄성 계수보다 큰 탄성 계수를 가질 수 있고 또는 보강판은 다이 부착층(108) 및/또는 빌드업 층들(114)의 개별 또는 복수 층의 두께보다 큰 두께를 가질 수 있다(예컨대, 더 큰 구조적 강도를 제공하기 위해).
일부 실시예들에서, 보강판(110)은 유리 직물을 가진 에폭시 수지로 구성될 수 있다. 다른 실시예들에서, 보강판(110)은 금속으로 구성될 수 있다(예컨대, 도 3과 관련하여 기술한 바와 같이). 보강판(110)은 다른 실시예들에서 다른 적합한 재료로 구성될 수 있다. 보강판(110)은 예를 들어 BBUL(bumpless build-up layer) 기법들을 이용하여 빌드업 층들(114)의 제조와 연관된 취급 및/또는 조립을 위해 패키지 기판(104)을 강화할 수 있다. 예를 들어, 일부 실시예들에서, 보강판(110)은 연성 패키지 기판의 제조 중의 취급 및/또는 조립을 위해 사용될 수 있는 고정 지그를 사용할 필요를 없앨 수 있다.
보강판(110)은 제1 면(S1), 및 제1 면(S1)의 반대편에 배치된 제2 면(S2)을 가질 수 있다. 일부 실시예들에서, 제1 면(S1)은 다이 부착층(108)과 직접 접촉하고 있을 수 있다. 보강판(110)은 보강판(110)에 형성된 캐비티(110a)를 추가로 가질 수 있다. 일부 실시예들에서, 캐비티(110a)는, 볼 수 있는 바와 같이, 제1 면(S1)과 제2 면(S2) 사이에 개구부를 제공하기 위해 보강판(110)을 관통할 수 있다.
일부 실시예들에서, 다이(102a)는 캐비티(110a)에 배치되어 있을 수 있다. 다이는, 일부 실시예들에서, 볼 수 있는 바와 같이, 제1 면(S1)으로부터 제2 면(S2)으로 측정할 때 보강판(110)의 두께보다 작은 두께를 가질 수 있다. 다이(102a)를 캐비티(110a)에 임베드시키면 패키지 기판(104) 및/또는 패키지 조립체(100)의 전체 높이(예컨대, 도 1에서 화살표로 표시한 Z 치수)가 감소할 수 있다. 예를 들어, 다이(102a)를 수용하는 패키지 기판(104)을 다이(102b)와 결합시키기 위해 별개의 개별 인터포저 요소가 필요하지 않을 수 있고(예컨대, 각각의 다이들(102a 및 102b)을 수용하는 패키지들 사이에 마이크로-솔더 볼 연결이 필요 없음), 이는 패키지 높이의 감소를 가능케 할 수 있다.
일부 실시예들에서, 보강판(110)은, 예를 들어, 도금 스루홀(plated through hole, PTH)들(110b)과 같은, 보강판(110)의 제1 면(S1)과 제2 면(S2)을 전기적으로 결합시키도록 구성된 하나 이상의 인터커넥트를 포함할 수 있다. PTH들(110b)은 다이(102a)(및/또는 어쩌면 다이(102b)와 같은 다른 다이들)의 전기 신호들을 라우팅하도록 구성될 수 있다. 일부 실시예들에서, PTH들(110b)은, 예를 들어, 에폭시 수지와 같은 플러깅 재료(110d)로 채워진 금속(예컨대, 구리)과 같은 전도성 재료로 구성된 도금 개구부(110c)를 포함할 수 있다. 보강판(110)은 다른 실시예들에서 전기 신호들을 라우팅하기 위해 보강판(110)을 통하여 형성된 다른 적합한 인터커넥트 구조들을 포함할 수 있다.
패키지 기판(104)은 보강판(110)과 결합되고 빌드업 층들(114)과 보강판(110) 사이에 배치된 라미네이트 층(112)을 추가로 포함할 수 있다. 일부 실시예들에서, 라미네이트 층(112)은 보강판(110)의 제2 면(S2)과 직접 접촉하고 있을 수 있다. 라미네이트 층(112)은 열 및/또는 압력 공정(예컨대, 열간 압축(hot press) 공정)을 겪을 때 다이(102a)의 다이 봉합재 재료(112a)를 제공하기 위해 캐비티(110a) 안으로 흐르는 프리프레그 재료(예컨대, B-스테이지 재료)를 포함할 수 있다. 다이 봉합재 재료(112a)는 캐비티(110a) 내에 배치되고 다이(102a)의 활성면(A) 및/또는 측벽들을 적어도 부분적으로 캡슐화하는 프리프레그 재료를 포함할 수 있다. 다이 봉합재 재료(112a)는 일부 실시예들에서 캐비티(110a)를 채우거나 실질적으로 채울 수 있다.
일부 실시예들에서, 라미네이트 층(112)의 프리프레그 재료 및 다이 봉합재 재료(112a)는 유리 직물을 가진 에폭시 수지를 포함할 수 있다. 프리프레그 재료는 빌드업 층들(114)의 제조와 연관된 취급 및/또는 조립을 위해 패키지 기판(104)을 추가로 강화하고/거나 보강할 수 있다. 라미네이트 층(112)의 재료 및 다이 봉합재 재료(112a)는 다른 실시예들에서 다른 적합한 재료를 포함할 수 있다.
다이(102a)를 빌드업 층들(114)의 전도성 피처들(114b)(예컨대, 전기 라우팅 피처들)과 전기적으로 결합시키기 위해 라미네이트 층(112)에 하나 이상의 인터커넥트가 형성될 수 있다. 예를 들어, 일부 실시예들에서, 인터커넥트들은 라미네이트 층(112) 및 다이 봉합재 재료(112a)를 통하여 다이(102a) 상의 패드들과 같은 대응하는 콘택트들로 연장하는 비아 구조들(112b)을 포함할 수 있다. 비아 구조들(112b)은 예를 들어, 레이저 공정을 포함한 임의의 적합한 공정을 이용하여 라미네이트 층(112)의 재료 및 다이 봉합재 재료(112a)를 제거하여 다이(102a)와 빌드업 층들(114) 사이에 레이저 비아 조인트(laser via joint)를 제공하는 것으로 형성될 수 있다. 레이저 비아 조인트는 레이저 공정에 의해 형성되는 것과 일치하는 구조를 가질 수 있다. 예를 들어, 레이저 비아 조인트의 옆모습은 볼 수 있는 바와 같이 점점 가늘어질 수 있다. 라미네이트 층(112)의 인터커넥트들은 다른 실시예들에서 다른 적합한 인터커넥트 구조들을 포함할 수 있다.
레이저 공정을 이용하여 라미네이트 층(112) 및/또는 다이 봉합재 재료(112a)에 개구부들을 형성하는 것은 솔더 리플로우 온도보다 훨씬 더 낮은 온도에서(예컨대, 거의 실온에서) 수행될 수 있다. 따라서, 레이저 공정을 이용하여 다이(102a)와 패키지 기판(104) 사이에 제1 레벨 인터커넥트(first-level interconnect, FLI)를 위한 레이저 비아 조인트를 제조하는 것은 다이(102a)와 패키지 기판(104) 간의 CTE 불일치와 연관된 인터커넥트 신뢰성 불량 또는 기타 FLI 결함을 야기할 수 있는 열 관련 결함들(예컨대, 응력 또는 뒤틀림)을 감소시키거나 제거할 수 있다. 예를 들어, 마이크로-볼 인터커넥트들의 사용과 연관된 MSBB(massive solder bump-bridge), DM(die misalignment) 및 NCO(non-contact open) 결함들이 패키지 조립체(100)에서 감소되고/거나 제거될 수 있다.
패키지 기판(104)은 보강판(110)의 제1 면과 결합된 빌드업 층들(114)을 추가로 포함할 수 있다. 일부 실시예들에서, 빌드업 층들(114)의 개별 빌드업 층이 라미네이트 층(112)과 직접 접촉하고 있다. 빌드업 층들(114)은 전기 절연성 재료(이하 "절연체(114a)")에서 함께 결합된 개별 빌드업 층들(114)의 전기 라우팅 피처들(예컨대, 이하 "전도성 피처들(114b)")을 포함할 수 있다. 전도성 피처들(114b)은, 예를 들어, 금속(예컨대, 구리)과 같은 전도성 재료로 구성된 트렌치들, 비아들, 트레이스들 또는 기타 적합한 라우팅 구조들을 포함할 수 있다. 절연체(114a)는 에폭시 수지로 구성될 수 있다. 전도성 피처들(114b) 및 절연체(114a)는 다른 실시예들에서 다른 적합한 재료들로 구성될 수 있다. 일부 실시예들에서, 빌드업 층들(114)은 ABF(Ajinomoto Build-up Film) 기법들을 이용하여 형성될 수 있다. 다른 실시예들에서는 빌드업 층들(114)을 제조하는 다른 적합한 기법들이 이용될 수 있다.
일부 실시예들에서, 또 다른 다이(102b)가 패키지 기판(104)과 결합될 수 있다. 예를 들어, 도시된 실시예에서, 다이(102b) 상의 대응하는 콘택트들(예컨대, 패드들)을 빌드업 층들(114)의 전도성 피처들(114b)과 결합시키기 위해 다이(102b)는 솔더 범프들과 같은 납땜 가능한 재료(116)를 이용하여 플립칩 구성으로 빌드업 층들(114)과 결합되어 있다. 일부 실시예들에서, 다이(102b)의 활성면과 패키지 기판(104) 사이에 언더필 재료(118)가 배치될 수 있다. 다이(102b)를 패키지 기판(104)과 결합시키기 위해 다이(102b)는, 예를 들어, 와이어본딩 기법들, 임베딩 기법들 등과 같은 다른 적합한 기법들 또는 필러들(pillars)과 같은 다른 FLI 인터커넥트 구조들을 이용하여 패키지 기판(104)과 결합될 수 있다.
다양한 실시예들에 따르면, 제1 다이(102a)는, 예를 들어, 프로세서 또는 ASIC과 같은 로직 다이일 수 있고 제2 다이(102b)는 메모리 다이일 수 있다. 다이들(102a 및/또는 102b)은 다른 실시예들에서 다른 기능들을 수행하도록 구성될 수 있다.
일부 실시예들에서, 빌드업 층들(114)의 전도성 피처들(114b)은 다이들(102a 및/또는 102b)(예컨대, 및 어쩌면 다른 다이들)과 전기적으로 결합되고 다이들(102a 및/또는 102b)의 전기 신호들을 패키지 기판(104)을 통하여 라우팅하도록 구성될 수 있다. 전기 신호들은, 예를 들어, 다이들(102a, 102b)의 동작과 연관된 입력/출력(I/O 신호들) 및/또는 전원/접지 신호들을 포함할 수 있다. 일부 실시예들에서, 전도성 피처들(114b)은 다이들(102a, 102b) 간에 전기 신호들을 라우팅할 수 있다. 이와 관련하여, 다이들(102a 및 102b)은 서로 전기적으로 결합되어 있을 수 있다. 일부 실시예들에서, 전도성 피처들(114b)은 다이들(102a, 102b) 중 하나 이상과, 예를 들어, 회로 보드(106)와 같은 또 다른 전기 부품 간에 라미네이트 층(112) 내의 인터커넥트들, PTH들(110b) 및/또는 솔더 볼들(120)과 같은 패키지-레벨 인터커넥트들을 경유하여 전기 신호들을 라우팅할 수 있다.
일부 실시예들에서, 예를 들어, 솔더 볼들(120)과 같은 하나 이상의 패키지-레벨 인터커넥트가 패키지 기판(104)과 결합되어 추가로 전기 신호들을 회로 보드(106)와 같은 또 다른 전기 부품으로 라우팅할 수 있다. 솔더 볼들(120)은 일부 실시예들에서 볼-그리드 어레이(BGA) 구성으로 배열될 수 있다. 패키지-레벨 인터커넥트들은, 예를 들어, 랜드-그리드 어레이(LGA) 구조들과 같은 다른 적합한 구조들을 포함할 수 있다. 패키지-레벨 인터커넥트들(예컨대, 솔더 볼들(120))은, 일부 실시예들에서, 볼 수 있는 바와 같이, 다이 부착층(108)을 통하여 PTH들(110b)과 결합될 수 있다. 다른 실시예들에서, 패키지 기판(104)에 대한 추가의 전기 라우팅을 제공하기 위해 다이 부착층(108) 상에 추가의 빌드업 층들(미도시)이 형성될 수 있고 패키지-레벨 인터커넥트들은 이 추가의 빌드업 층들과 결합될 수 있다.
패키지 조립체(100)는 패키지-레벨 인터커넥트들(예컨대, 솔더 볼들(120))을 통하여 패키지 기판(104)과 결합된 회로 보드(106)를 추가로 포함할 수 있다. 논의를 위하여 회로 보드(106)의 작은 부분만이 도시될 수 있다. 패키지-레벨 인터커넥트들은 다이들(102a, 102b)의 전기 신호들을 패키지 기판(104)과 회로 보드(106) 간에 라우팅하기 위해 회로 보드(106)의 콘택트들(예컨대, 패드들)과 결합될 수 있다. 회로 보드(106)는, 예를 들어, 에폭시 라미네이트와 같은 전기 절연성 재료로 구성된 인쇄 회로 보드(PCB)일 수 있다. 예를 들어, 회로 보드(106)는, 예를 들어, 폴리테트라플루오로에틸렌, 내연재(Flame Retardant) 4(FR-4), FR-1, 코튼지(cotton paper)와 같은 페놀 코튼지 재료와 CEM-1 또는 CEM-3와 같은 에폭시 재료, 또는 에폭시 수지 프리프레그 재료를 이용하여 함께 라미네이트되어 있는 직물 유리 재료 등의 재료들로 구성된 전기 절연층들을 포함할 수 있다. 다이들(102a, 102b)의 전기 신호들을 회로 보드(106)를 통하여 라우팅하기 위해 트레이스들, 트렌치들, 비아들 등과 같은 전기 라우팅 구조들(미도시)이 전기 절연층들을 통하여 형성될 수 있다. 회로 보드(106)는 다른 실시예들에서 다른 적합한 재료들로 구성될 수 있다. 일부 실시예들에서, 회로 보드(106)는 마더보드(예컨대, 도 8의 마더보드(802))이다.
패키지 조립체(100)는 일부 실시예들에서 다이들(102a, 102b)과 다른 전기 부품들 간에 전기 신호들을 라우팅하기 위해, 예를 들어, 인터포저들, 시스템-인-패키지(SiP) 및/또는 패키지-온-패키지(PoP) 구성들을 포함하는 멀티칩 패키지 구성들을 포함하여 다른 실시예들에서 매우 다양한 다른 적합한 구성들로 구성된 부품들을 포함할 수 있다.
도 2a-h는 일부 실시예들에 따른, 예시의 IC 패키지 조립체(이하 "패키지 조립체(200)")의 다양한 제조 단계들을 개략적으로 보여준다. 패키지 조립체(200)는 패키지 조립체(100)와 관련하여 기술된 실시예들과 일치할 수 있고 그 반대도 마찬가지이다.
도 2a는 제조 중에 패키지 조립체(200)의 취급을 용이하게 할 수 있는, 더미 패널(이하 "패널(224)") 상에 다이 부착층(108)을 제공한 이후의 패키지 조립체(200)를 도시하고 있다. 다이 부착층(108)을 받아서 유지하기 위해 패널(224) 상에, 예를 들어, 구리와 같은 금속으로 구성될 수 있는 박리 가능한 코어(222)가 배치되어 있을 수 있다. 일부 실시예들에서, 다이 부착층(108)은 박리 가능한 코어(222) 상에 배치된 B-스테이지 수지를 포함할 수 있다.
하향 화살표로 나타낸 바와 같이 다이 부착층(108) 상에 다이(102a) 및 보강판(110)이 배치될 수 있다. 다이 부착층(108) 상에 배치하기에 앞서, 보강판(110)은 플러깅 재료(110d)로 채워질 수 있는 도금 개구부들(110c)의 양측에 형성된 트레이스들(110e) 및 캐비티(110a)를 가진 하나 이상의 PTH(110b)를 포함하도록 제조될 수 있다.
도 2b는 다이(102a) 및 보강판(110)을 다이 부착층(108)과 결합시킨 이후의 패키지 조립체(200)를 도시하고 있다. 다이(102a) 및 보강판(110)은 임의의 적합한 기법을 이용하여 다이 부착층(108)과 결합될 수 있다. 일부 실시예들에서, 다이(102a) 및 보강판(110)을 다이 부착층(108)과 결합시키기 위해 라미네이션 공정이 이용될 수 있다. 예를 들어, 진공 환경에서 열간 압축 공정을 이용하여 다이 부착층(108)과 보강판(110) 간에 및/또는 다이 부착층(108)과 다이(102a) 간에 열과 압력을 가할 수 있다. 일부 실시예들에서, 열간 압축 후에 경화 공정이 이어질 수 있고, 이 공정은 다이 부착층(108)의 B-스테이지 수지를 경화시키기 위해 이용될 수 있다. 일부 실시예들에서, 다이(102a) 및 보강판(110)은 다이 부착층(108)과 동시에(예컨대, 동일한 열간 압축 공정 및/또는 경화 공정을 이용하여) 결합될 수 있다.
도 2c는 보강판(110) 상에 배치하기 위한 라미네이트 층(112)을 제공한 이후의 패키지 조립체(200)를 도시하고 있고 도 2d는 라미네이션 공정을 이용하여 라미네이트 층(112)을 보강판(110)과 결합시키고 캐비티(110a)를 라미네이트 층(112)의 재료로 채워 다이 봉합재 재료(112a)를 제공한 이후의 패키지 조립체(200)를 도시하고 있다. 라이네이트 층(112)은 일부 실시예들에서 B-스테이지 프리프레그 재료로 구성될 수 있다. 일부 실시예들에서, 라이네이션 공정은 열간 압축 공정을 포함한다. 다른 실시예들에서는 라미네이트 층(112)과 관련하여 다른 적합한 기법들 및/또는 재료들이 이용될 수 있다.
도 2e는 라미네이트 층(112) 상에 하나 이상의 빌드업 층(114)을 형성하고 패널(224)로부터 다이 부착층(108)을 분리시킨 이후의 패키지 조립체(200)를 도시하고 있다. 빌드업 층들(114)은, 예를 들어, ABF 기법들과 같은 라미네이트 공정들을 포함하는 임의의 적합한 기법을 이용하여 형성될 수 있다. 박리 가능한 코어(222)는 패널(224)로부터 제거될 수 있다(예컨대, 박리에 의해). 박리 가능한 코어(222)는 추가로 박리에 의해 및/또는 다이 부착 층(108)에 대하여 박리 가능한 코어(222)의 재료를 제거하는 것에 대해 선택적인 에칭 공정들에 의해 다이 부착층(108)으로부터 제거될 수 있다.
일부 실시예들에서, 빌드업 층들(114)을 형성하기에 앞서, 다이(102a)에 대한 FLI들을 제공하기 위해 라미네이트 층(112)의 재료를 통하여 비아 구조들(112b)이 형성될 수 있다. 비아 구조들(112b)은 일부 실시예들에서 레이저 공정을 이용하여 라미네이트 층(112)의 재료를 제거하는 것으로 형성될 수 있다. 레이저 공정은 실온 또는 약 실온인 또는 100℃ 미만인 주위 온도를 이용하여 수행되는 천공 공정을 포함할 수 있다.
도 2f는 개구부들(114c)을 형성하여 빌드업 층들(114)의 전도성 피처들(114b)을 노출시키고 개구부들(108a)을 형성하여 보강판(110)의 인터커넥트들(예컨대, PTH들(110b))을 노출시킨 이후의 패키지 조립체(200)를 도시하고 있다. 개구부들(114c 및 108a)은, 예를 들어, 절연체(114a) 및/또는 다이 부착층(108)의 재료를 구멍을 뚫어 없애는 레이저 공정을 포함한 임의의 적합한 기법을 이용하여 형성될 수 있다. 개구부들(114c 및/또는 108a) 내의 표면들을 깨끗하게 하기 위해 스미어 제거 공정(desmear process)이 이용될 수 있고 개구부들(114c 및/또는 108a) 내의 전도성 표면들과의 조인트들의 형성을 용이하게 하기 위해 전도성 표면들 상에 표면 마무리가 퇴적될 수 있다.
도 2g는 임의의 적합한 기법을 이용하여 개구부들(114c) 내에 납땜 가능한 재료(116)를 퇴적시킨 이후의 패키지 조립체(200)를 도시하고 있다. 납땜 가능한 재료(116)는, 예를 들어, 다이 부착을 위한 솔더 범프들을 포함할 수 있다. 다른 실시예들에서, 납땜 가능한 재료(116)는 패키지 조립체(200)에 부착될 다이의 표면 상에 퇴적될 수 있다.
도 2h는 패키지 조립체(200)에 다이(102b)를 부착시킨 이후의 패키지 조립체(200)를 도시하고 있다. 예를 들어, 다이(102b)는 플립칩 솔더 리플로우 공정을 이용하여 빌드업 층들(114)의 전도성 피처들(114b)과 결합될 수 있다. 일부 실시예들에서, 다이(102b)와 패키지 기판(104) 사이의 영역에 언더필 재료(118)가 퇴적될 수 있다.
도 3은 일부 실시예들에 따른, 다른 예시의 IC 패키지 조립체(이하 "패키지 조립체(300)")의 측단면도를 개략적으로 보여준다. 도 3의 패키지 조립체(300)의 보강판(110)은 금속(예컨대, 알루미늄 또는 구리) 등의 전도성 코어(110f) 및 단락 및/또는 누전을 방지하기 위해 보강판(110)에 배치되어 있는 인터커넥트들(예컨대, PTH들(110b))과 코어(110f)의 재료 간에 장벽을 제공하기 위해 코어(110f) 상에 배치된 전기 절연층(110g)을 포함한다는 것을 제외하면, 패키지 조립체(300)는 패키지 조립체(100 또는 200)와 관련하여 기술된 실시예들과 일치할 수 있다. 코어(110f)는 열 공정 중에 패키지 조립체(300)의 재료들(예컨대, 다이(102a)의 재료들) 간의 CTE 불일치를 감소시키는 재료 및/또는 다이(102a)로부터의 열 제거를 용이하게 하기 위해 더 높은 열 전도율을 가진 재료를 포함할 수 있다.
패키지 조립체(300)는 빌드업 층들(114) 상에 형성된 솔더 레지스트 층(330)을 추가로 포함할 수 있고 다이(102b)는 솔더 레지스트 층(330)을 통하여 빌드업 층들(114)의 전도성 피처들(114b)과 결합될 수 있다. 도시되어 있지는 않지만, 일부 실시예들에서 솔더 레지스트 층(330)이 다이 부착층(108) 상에 형성될 수도 있다.
도 4는 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체(이하 "패키지 조립체(400)")의 측단면도를 개략적으로 보여준다. 일부 실시예들에서, 다이(102b)는, 볼 수 있는 바와 같이, 다이(102a)의 비활성면(I)과 결합될 수 있다. 도시된 실시예에서, 다이(102b)는 다이 부착층(108)을 통하여 연장하는 납땜 가능한 재료(116)(예컨대, 다른 적합한 FLI들)를 이용하여 다이(102a)와 결합되어 있다. 일부 실시예들에서, 다이(102a)는 다이(102a)를 통하여 전기 신호들을 라우팅하기 위해 활성면(A)과 비활성면(I) 사이에 배치된 하나 이상의 관통 실리콘 비아(through-silicon via, TSV)들(440)을 포함한다. 다이(102b)의 인터커넥트들(예컨대, 납땜 가능한 재료(116))은 TSV들(440)과 전기적으로 결합될 수 있다. 일부 실시예들에서, 다이들(102a 및 102b) 간의 전기 신호들은 TSV들(440)을 통하여 라우팅될 수 있다.
도 5는 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체(이하 "패키지 조립체(500)")의 측단면도를 개략적으로 보여준다. 패키지 조립체(500)는 예시의 PoP 구성을 도시하고 있다.
패키지 조립체(500)에서, 다이(102c)를 포함하는 패키지 기판(555)이, 예를 들어, 솔더 볼들(120)과 같은 패키지-레벨 인터커넥트들을 이용하여 패키지 조립체(300)의 패키지 기판(104)과 결합되어 있다. 도시된 실시예에서, 패키지 기판(555)은, 예를 들어, 언더필 재료(118)와 같은 접착제를 이용하여 라미네이트(552) 상에 탑재된 다이(102c)를 포함한다. 도시된 실시예에서, 다이(102c)는 하나 이상의 본딩 와이어(556)를 이용하여 와이어 본딩 구성으로 라미네이트(552)와 결합되어 있다. 다이(102b)는 패키지 기판(555)과 패키지 기판(104) 사이에 배치되어 있다.
패키지 기판(555)은, 예를 들어, 본딩 와이어들(556)을 통하여 다이(102c)와 결합된 PTH들(110b)과 같은 전기 라우팅 피처들을 포함할 수 있다. 패키지 기판(555)의 전기 라우팅 피처들은 솔더 볼들(120)과 같은 패키지-레벨 인터커넥트들로 또는 그로부터 다이(102c)의 전기 신호들을 라우팅할 수 있다. 다른 실시예들에서는, 예를 들어, 플립칩 구성들, 임베딩 기법들 등을 포함하여, 다이(102c)를 패키지 기판(555)와 결합시키는 다른 적합한 기법들이 이용될 수 있다.
라미네이트(552)의 대향하는 면들 상에 솔더 레지스트 층(330)이 형성될 수 있다. 일부 실시예들에서, 몰딩 컴파운드(554)가 다이(102c)를 캡슐화하도록 형성될 수 있다. 다양한 실시예들에 따르면, 언더필 재료(118), 몰딩 컴파운드(554) 및/또는 솔더 레지스트 층(330)은 에폭시 수지로 구성될 수 있고 라미네이트(552)는 유리 직물을 가진 에폭시 수지로 구성된 구리 피복 라미네이트(copper clad laminate, CCL)일 수 있다. 다른 실시예들에서는 다른 적합한 재료들이 이용될 수 있다. 패키지 기판(555)은 다른 실시예들에서 매우 다양한 다른 적합한 구성들을 포함할 수 있다. 일부 실시예들에서, 패키지 기판(555)은 다이(102c)를 패키지 기판(104)의 전기 라우팅 피처들과 결합시키는 임의의 적합한 전기 라우팅 피처들을 포함할 수 있다.
도 6은 일부 실시예들에 따른, 또 다른 예시의 IC 패키지 조립체(이하 "패키지 조립체(600)")의 측단면도를 개략적으로 보여준다. 패키지 조립체(600)는 또 다른 PoP 조립체를 도시하고 있다. 패키지 조립체(600)에서, 다이(102c)를 포함하는 패키지 기판(555)이, 예를 들어, 솔더 볼들(120)과 같은 패키지-레벨 인터커넥트들을 이용하여 패키지 조립체(400)의 패키지 기판(104)과 결합되어 있다. 패키지 조립체(500 또는 600)의 다이(102c)는 패키지 기판(555)을 패키지 기판(104)과 결합시키는 패키지-레벨 인터커넥트들(예컨대, 솔더 볼들(120))을 통하여 다이들(102a 및/또는 102b) 및/또는 회로 보드와 통신하도록 구성될 수 있다.
도 7은 일부 실시예들에 따른, IC 패키지 조립체를 제조하는 방법(700)에 대한 흐름도를 개략적으로 보여준다. 이 방법(700)은 도 1-6과 관련하여 기술된 기법들 및/또는 구성들과 일치할 수 있고 그 반대도 마찬가지이다.
702에서, 방법(700)은 다이 부착층(예컨대, 도 2a의 다이 부착층(108))을 제공하는 것을 포함할 수 있다. 704에서, 방법(700)은 제1 다이(예컨대, 도 2b의 다이(102a))를 다이 부착층과 결합시키는 것을 포함할 수 있다. 706에서, 방법(700)은 보강판(예컨대, 도 2b의 보강판(110))을 다이 부착층과 결합시키는 것 - 보강판은 캐비티를 가지고 있음 - 을 포함할 수 있다. 다양한 실시예들에 따르면, 704 및 706에서의 액션들은 동일한 동작(예컨대, 열간 압축 및/또는 경화 공정) 중에 동시에 수행될 수 있다.
708에서, 방법(700)은 캐비티에 다이 봉합재 재료(예컨대, 도 2d의 다이 봉합재 재료(112a))를 퇴적시키는 것을 포함할 수 있다. 일부 실시예들에서, 캐비티에 다이 봉합재 재료를 퇴적시키는 것은 보강판 상에 라미네이트 층(예컨대, 도 2c의 라미네이트 층(112))을 도포하는 것과 라미네이트 층을 열간 압축하여 라미네이트 층을 보강판과 결합시키고 캐비티를 라미네이트 층의 재료로 실질적으로 채우는 것으로 수행될 수 있다.
710에서, 방법(700)은 다이 봉합재 재료를 통하여 제1 다이까지 연장하는 다이-레벨 인터커넥트들(예컨대, FLI들)을 형성하는 것을 포함할 수 있다. 다이-레벨 인터커넥트들은, 예를 들어, 레이저 천공 기법을 이용하여 형성된 비아 구조들(예컨대, 도 2e의 비아 구조들(112b))을 포함할 수 있다. 다이-레벨 인터커넥트들은 다른 실시예들에서 다른 적합한 구조들을 포함할 수 있다.
712에서, 방법(700)은 보강판 상에 제1 패키지 기판(예컨대, 도 2e의 패키지 기판(104))의 하나 이상의 빌드업 층(예컨대, 도 2e의 빌드업 층들(114)을 형성하는 것을 포함할 수 있다. 일부 실시예들에서, 제1 다이는 하나 이상의 빌드업 층을 형성한 이후에 다이-레벨 인터커넥트들을 통하여 하나 이상의 빌드업 층의 전기 라우팅 피처들(예컨대, 도 2e의 전도성 피처들(114b))과 전기적으로 결합된다.
714에서, 방법(700)은 제2 다이(예컨대, 도 2h의 다이(102b))를 제1 다이와 전기적으로 결합시키는 것을 포함할 수 있다. 일부 실시예들에서, 제2 다이는 하나 이상의 빌드업 층의 전기 라우팅 피처들을 통하여 제1 다이와 전기적으로 결합된다(예컨대, 도 3의 패키지 조립체(300)). 다른 실시예들에서, 제2 다이는 제1 다이의 비활성면과 결합된다(예컨대, 도 4의 패키지 조립체(400)). 예를 들어, 제1 다이는 TSV들을 포함할 수 있고 제2 다이는 다이 부착층을 통하여 연장하는 인터커넥트들을 이용하여 제1 다이의 비활성면을 통하여 TSV들과 전기적으로 결합될 수 있다.
716에서, 방법(700)은 제3 다이(예컨대, 도 5-6의 다이(102c))를 포함하는 제2 패키지 기판(예컨대, 도 5-6의 패키지 기판(555))을 제1 패키지 기판(예컨대, 도 5-6의 패키지 기판(104))과 전기적으로 결합시키는 것을 포함할 수 있다. 제2 패키지 기판은, 예를 들어, 솔더 볼들(120)과 같은 패키지-레벨 인터커넥트들을 이용하여 도 5-6과 관련하여 도시된 바와 같이 제1 패키지 기판의 2개의 대향하는 면들 중 어느 하나와 결합될 수 있다.
718에서, 방법(700)은 제1 패키지 기판을 회로 보드(예컨대, 도 1의 회로 보드(106))와 전기적으로 결합시키는 것을 포함할 수 있다. 일부 실시예들에서, 제1 패키지 기판의 다이들(예컨대, 제1 다이와 제2 다이)과 회로 보드 간에 전기 신호들을 라우팅하기 위해 솔더 볼들과 같은 패키지-레벨 인터커넥트들이 제1 패키지 기판의 2개의 대향하는 면들 중 어느 하나와 결합될 수 있다. 제2 패키지 기판이 제1 패키지 기판과 결합되는 실시예들에서, 718에서 형성된 패키지-레벨 인터커넥트들은 추가로 제2 패키지 기판의 다이들(예컨대, 제3 다이)과 회로 보드 간에 전기 신호들을 라우팅하도록 구성될 수 있다.
다양한 동작들이 청구된 주제를 이해하는 데 가장 도움이 되는 방식으로 차례로 다수의 개별 동작들로서 기술되어 있다. 그러나, 설명의 순서는 이들 동작들이 반드시 순서 종속적이라는 것을 암시하는 것으로 해석되어서는 안 된다. 예를 들어, 방법(700)의 액션들은 도시된 것과 다른 적합한 순서로 수행될 수 있다.
본 개시 내용의 실시예들은 원하는 대로 구성하기 위해 임의의 적합한 하드웨어 및/또는 소프트웨어를 이용하는 시스템으로 구현될 수 있다. 도 8은 일부 실시예들에 따른, 본 명세서에 기술된 바와 같은 IC 패키지 조립체를 포함하는 컴퓨팅 장치(800)를 개략적으로 보여준다. 컴퓨팅 장치(800)는 마더보드(802)와 같은 보드를 수용할 수 있다. 마더보드(802)는 프로세서(804) 및 적어도 하나의 통신 칩(806)을 포함하지만 이에 제한되지 않는 다수의 구성요소를 포함할 수 있다. 프로세서(804)는 마더보드(802)에 물리적으로 및 전기적으로 결합될 수 있다. 일부 구현들에서, 적어도 하나의 통신 칩(806)도 마더보드(802)에 물리적으로 및 전기적으로 결합될 수 있다. 추가의 구현들에서, 통신 칩(806)은 프로세서(804)의 일부일 수 있다.
그 응용예들에 따라서, 컴퓨팅 장치(800)는 마더보드(802)에 물리적으로 및 전기적으로 결합될 수 있거나 그렇지 않을 수 있는 다른 구성요소들을 포함할 수 있다. 이 다른 구성요소들은 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 크립토 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 장치, 컴퍼스, 가이거 계수기(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 장치(예컨대 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk), 및 기타)를 포함할 수 있지만, 이들에 제한되지는 않는다.
통신 칩(806)은 컴퓨팅 장치(800)로의 그리고 그로부터의 데이터의 전송을 위한 무선 통신을 가능케 할 수 있다. 용어 "무선" 및 그의 파생어들은 비고형 매체를 통하여 변조된 전자기 복사선을 사용하여 데이터를 전달할 수 있는 회로, 장치, 시스템, 방법, 기법, 통신 채널 등을 기술하는 데 사용될 수 있다. 이 용어는 관련 장치들이 어떠한 와이어도 포함하지 않는 것을 암시하지 않지만, 일부 실시예들에서는 관련 장치들이 어떠한 와이어도 포함하지 않을 수 있다. 통신 칩(806)은 전기 전자 기술자 협회(Institute for Electrical and Electronic Engineers, IEEE) 표준들 - Wi-Fi(IEEE 802.11 계열), IEEE 802.16 표준들(예컨대, IEEE 802.16-2005 개정)을 포함 -, LTE(Long-Term Evolution) 프로젝트와 함께 임의의 개정, 업데이트, 및/또는 수정(예컨대, 어드밴스드 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"라고도 함), 등등)을 포함하지만, 이들에 제한되지 않는 다수의 무선 표준들 또는 프로토콜들 중 어떤 것이라도 구현할 수 있다. IEEE 802.16 호환 BWA 네트워크들은 일반적으로 IEEE 802.16 표준들에 대한 적합성(conformity) 및 상호운용성(interoperability) 시험을 통과하는 제품들에 대한 인증 마크인 WiMAX 네트워크들(Worldwide Interoperability for Microwave Access를 나타내는 두문자어)이라고 불린다. 통신 칩(806)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(806)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(806)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 그의 파생물들은 물론, 3G, 4G, 5G, 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(806)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 장치(800)는 복수의 통신 칩(806)을 포함할 수 있다. 예를 들어, 제1 통신 칩(806)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고 제2 통신 칩(806)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 기타 등의 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 장치(800)의 프로세서(804)는 본 명세서에 기술된 것과 같은 IC 조립체(예를 들어, 도 1의 패키지 조립체(100))에 패키징될 수 있다. 예를 들어, 도 1 및 8을 참조하면, 도 1의 회로 보드(106)는 마더보드(802)일 수 있고 프로세서(804)는 패키지 기판(104)에 패키징된 다이(102a 또는 102b)일 수 있다. 패키지 기판(104) 및 마더보드(802)는 패키지-레벨 인터커넥트 구조들(예컨대, 솔더 볼들(120))을 이용하여 함께 결합될 수 있다. 용어 "프로세서"는 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변화시키는 임의의 장치 또는 장치의 부분을 나타낼 수 있다.
통신 칩(806)은 또한 본 명세서에 기술된 것과 같은 IC 조립체(예컨대, 도 1의 패키지 조립체(100))에 패키징될 수 있는 다이(예컨대, 도 1의 다이(102a 또는 102b))를 포함할 수 있다. 추가 구현들에서, 컴퓨팅 장치(800) 내에 수용되는 또 다른 구성요소(예컨대, 메모리 장치 또는 다른 집적 회로 장치)가 본 명세서에 기술된 것과 같은 IC 조립체(예컨대, 도 1의 패키지 조립체(100))에 패키징될 수 있는 다이(예컨대, 도 1의 다이(102a 또는 102b))를 포함할 수 있다.
다양한 구현들에서, 컴퓨팅 장치(800)는 랩톱, 넷북, 노트북, 울트라북, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 녹화기일 수 있다. 일 실시예에서, 컴퓨팅 장치(800)는 모바일 컴퓨팅 장치일 수 있다. 추가 구현들에서, 컴퓨팅 장치(800)는 데이터를 처리하는 임의의 다른 전자 장치일 수 있다.
예시
다양한 실시예들에 따르면, 본 개시 내용은 장치(예컨대, 패키지 조립체)를 기술하고 있는데, 이 장치는 다이 부착층, 다이 부착층에 결합된 다이 - 다이는 다이의 능동 소자들을 포함하는 활성면과 이 활성면의 반대편에 배치된 비활성면을 가짐 -, 다이 부착층과 결합된 보강판 - 보강판은 제1 면과 이 제1 면의 반대편에 배치된 제2 면 및 보강판 내에 배치된 캐비티를 가짐 -, 및 보강판의 제2 면과 결합된 하나 이상의 빌드업 층 - 하나 이상의 빌드업 층은 절연체와 이 절연체 내에 배치된 전도성 피처들을 포함하고, 전도성 피처들은 다이와 전기적으로 결합되어 있음 - 을 포함하고, 다이의 비활성면은 다이 부착층과 직접 접촉하고, 보강판의 제1 면은 다이 부착층과 직접 접촉하고 다이는 캐비티 내에 배치되어 있다. 일부 실시예들에서, 이 장치는 캐비티 내에 배치되고 다이의 활성면을 적어도 부분적으로 캡슐화하는 다이 봉합재 재료를 추가로 포함하고, 다이는 다이 봉합재 재료를 통하여 연장하는 비아 구조들을 통하여 하나 이상의 빌드업 층의 전기 라우팅 피처들과 전기적으로 결합된다. 일부 실시예들에서, 다이 봉합재 재료는 하나 이상의 빌드업 층과 보강판 사이에 배치된 라미네이트 층의 프리프레그 재료를 포함하고, 라미네이트 층은 보강판의 제2 면과 직접 접촉하고 있고, 다이는 보강판의 제1 면으로부터 제2 면으로 측정할 때 보강판의 두께보다 작은 두께를 갖는다.
일부 실시예들에서, 다이는 제1 다이이고, 장치는 제1 다이와 전기적으로 결합된 제2 다이를 추가로 포함한다. 일부 실시예들에서, 제2 다이는 하나 이상의 빌드업 층의 전기 라우팅 피처들을 통하여 제1 다이와 전기적으로 결합되고 보강판은 제1 다이 및 제2 다이의 전기 신호들을 다이 부착층을 통하여 도금 스루홀(PTH)들과 결합된 패키지-레벨 인터커넥트들로 라우팅하도록 구성된 PTH들을 포함한다. 일부 실시예들에서, 하나 이상의 빌드업 층, 보강판 및 다이 부착층은 제1 패키지 기판의 일부이고 패키지-레벨 인터커넥트들은 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들이다. 일부 실시예들에서 이 장치는 제2 패키지-레벨 인터커넥트들을 이용하여 제1 패키지 기판과 결합된 제2 패키지 기판 및 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이 - 제3 다이는 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하고, 제2 다이는 제1 패키지 기판과 제2 패키지 기판 사이에 배치된다.
일부 실시예들에서, 제1 다이는 제1 다이의 활성면과 비활성면 사이에 배치된 관통 실리콘 비아(TSV)들을 포함하고 제2 다이는 다이 부착층을 통하여 연장하는 인터커넥트들을 이용하여 제1 다이의 비활성면을 통하여 TSV들과 전기적으로 결합된다. 일부 실시예들에서, 하나 이상의 빌드업 층, 보강판 및 다이 부착층은 제1 패키지 기판의 일부이고 장치는 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들, 다이 부착층을 통하여 제1 패키지 기판과의 사이에 전기 신호들을 라우팅하도록 구성되어 있는 제2 패키지-레벨 인터커넥트들을 이용하여 제1 패키지 기판과 결합된 제2 패키지 기판, 및 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이 - 제3 다이는 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함한다. 일부 실시예들에서, 하나 이상의 빌드업 층은 에폭시 재료로 구성되고 보강판은 유리 직물을 가진 에폭시 재료로 구성된다. 일부 실시예들에서, 보강판은 보강판의 제1 면과 제2 면을 전기적으로 결합시키도록 구성된 인터커넥트들을 포함하고 보강판은 금속 코어로 구성되고 이 금속 코어를 보강판의 인터커넥트들로부터 전기적으로 절연시키기 위해 이 금속 코어 상에 전기 절연층이 배치되어 있다.
다양한 실시예들에 따르면, 본 개시 내용은 패키지 조립체를 제조하는 방법을 기술하고 있는데, 이 방법은 다이 부착층을 제공하는 단계, 다이를 다이 부착층과 결합시키는 단계 - 다이는 다이의 능동 소자들을 포함하는 활성면과 이 활성면의 반대편에 배치된 비활성면을 가짐 -, 보강판을 다이 부착층과 결합시키는 단계 - 보강판은 제1 면과 이 제1 면의 반대편에 배치된 제2 면 및 보강판 내에 배치된 캐비티를 가짐 -, 및 보강판의 제2 면 상에 하나 이상의 빌드업 층을 형성하는 단계 - 하나 이상의 빌드업 층은 절연체와 이 절연체 내에 배치된 전도성 피처들을 포함하고, 전도성 피처들은 다이와 전기적으로 결합되어 있음 - 를 포함하고, 다이의 비활성면은 다이 부착층과 직접 접촉하고, 보강판의 제1 면은 다이 부착층과 직접 접촉하고 다이는 캐비티 내에 배치되어 있다. 일부 실시예들에서, 이 방법은, 하나 이상의 빌드업 층을 형성하기에 앞서, 캐비티 내에 다이의 활성면을 적어도 부분적으로 캡슐화하는 다이 봉합재 재료를 퇴적시키는 단계 및 레이저 천공 공정을 이용하여 다이 봉합재 재료를 통하여 연장하는 비아 구조들을 형성하는 단계를 추가로 포함하고, 하나 이상의 빌드업 층을 형성한 이후에 다이는 비아 구조들을 통하여 하나 이상의 빌드업 층의 전기 라우팅 피처들과 전기적으로 결합된다. 일부 실시예들에서, 다이 봉합재 재료를 퇴적시키는 단계는 보강판의 제2 면 상에 라미네이트 층을 도포하는 것 및 라미네이트 층을 열간 압축하여 라미네이트 층을 보강판과 결합시키고 캐비티를 라미네이트 층의 프리프레그 재료로 실질적으로 채우는 것을 포함한다.
일부 실시예들에서, 다이는 제1 다이이고, 이 방법은 제2 다이를 제1 다이와 전기적으로 결합시키는 단계를 추가로 포함한다. 일부 실시예들에서, 제2 다이를 제1 다이와 전기적으로 결합시키는 단계는 제2 다이를 하나 이상의 빌드업 층의 전기 라우팅 피처들을 통하여 제1 다이와 전기적으로 결합시키는 것을 포함한다. 일부 실시예들에서, 방법은 다이 부착층을 통하여 그리고 보강판에 배치된 도금 스루홀(PTH)들을 통하여 제1 다이 및 제2 다이와 전기적으로 결합되는 패키지-레벨 인터커넥트들을 형성하는 단계를 추가로 포함하고, PTH들은 제1 다이와 제2 다이의 전기 신호들을 패키지-레벨 인터커넥트들로 라우팅하도록 구성된다. 일부 실시예들에서, 하나 이상의 빌드업 층, 보강판 및 다이 부착층은 제1 패키지 기판의 일부이고 패키지-레벨 인터커넥트들은 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들이다. 일부 실시예들에서 이 방법은 제2 패키지-레벨 인터커넥트들을 이용하여 제2 패키지 기판을 제1 패키지 기판과 결합시키는 단계 - 제2 패키지 기판은 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이를 포함하고, 제3 다이는 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하고, 제2 다이는 제1 패키지 기판과 제2 패키지 기판 사이에 배치된다.
일부 실시예들에서, 제1 다이는 제1 다이의 활성면과 비활성면 사이에 배치된 관통 실리콘 비아(TSV)들을 포함한다. 일부 실시예들에서, 제2 다이를 제1 다이와 전기적으로 결합시키는 단계는 다이 부착층을 통하여 연장하는 인터커넥트들을 이용하여 제1 다이의 비활성면을 통하여 제2 다이를 TSV들과 전기적으로 결합시키는 것을 포함한다. 일부 실시예들에서, 하나 이상의 빌드업 층, 보강판 및 다이 부착층은 제1 패키지 기판의 일부이다. 일부 실시예들에서, 이 방법은 제1 패키지 기판을 회로 보드와 결합시키도록 구성되어 있는 제1 패키지-레벨 인터커넥트들을 형성하는 단계 및 다이 부착층을 통하여 제1 패키지 기판과의 사이에 전기 신호들을 라우팅하도록 구성되어 있는 제2 패키지-레벨 인터커넥트들을 이용하여 제2 패키지 기판을 제1 패키지 기판과 결합시키는 단계 - 제2 패키지 기판은 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이를 포함하고, 제3 다이는 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함한다. 일부 실시예들에서, 다이 부착층을 제공하는 단계는 패널 상에 B-스테이지 수지를 제공하는 것을 포함하고 다이를 다이 부착층과 결합시키는 단계 및 보강판을 다이 부착층과 결합시키는 단계는 다이 및 보강판을 B-스테이지 수지와 부착시키기 위해 열간 압축 공정을 이용하여 동시에 수행된다.
다양한 실시예들에 따르면, 본 개시 내용은 회로 보드 및 회로 보드와 결합된 패키지 조립체를 포함하는 시스템(예컨대, 컴퓨팅 장치)을 기술하고 있는데, 패키지 조립체는 다이 부착층, 다이 부착층에 결합된 다이 - 다이는 다이의 능동 소자들을 포함하는 활성면과 이 활성면의 반대편에 배치된 비활성면을 가짐 -, 다이 부착층과 결합된 보강판 - 보강판은 제1 면과 이 제1 면의 반대편에 배치된 제2 면 및 보강판 내에 배치된 캐비티를 가짐 -, 및 보강판의 제2 면과 결합된 하나 이상의 빌드업 층 - 하나 이상의 빌드업 층은 절연체와 이 절연체 내에 배치된 전도성 피처들을 포함하고, 전도성 피처들은 다이와 전기적으로 결합되어 있음 - 을 포함하고, 다이의 비활성면은 다이 부착층과 직접 접촉하고, 보강판의 제1 면은 다이 부착층과 직접 접촉하고 다이는 캐비티 내에 배치되어 있다. 일부 실시예들에서, 회로 보드는 다이 부착층을 통하여 연장하는 패키지-레벨 인터커넥트들을 이용하여 패키지 조립체와 결합된다. 일부 실시예들에서, 이 시스템은 회로 보드와 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 장치, 컴퍼스, 가이거 계수기, 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 추가로 포함하는 모바일 컴퓨팅 장치이다.
다양한 실시예들은 위에 접속사 형태(및)(예컨대, "및"은 "및/또는"일 수 있음)로 기술되어 있는 실시예들의 대안의(또는) 실시예들을 포함하는 전술한 실시예들의 임의의 적합한 조합을 포함할 수 있다. 더욱이, 일부 실시예들은 실행될 때 전술한 실시예들 중 임의의 실시예의 액션을 야기하는 명령들이 저장되어 있는 하나 이상의 제조 물품(예컨대, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다. 게다가, 일부 실시예들은 전술한 실시예들의 다양한 동작들을 수행하기 위한 임의의 적합한 수단을 가진 장치들 또는 시스템들을 포함할 수 있다.
요약서에 기술되어 있는 것을 포함하여, 예시된 구현들에 대한 상기 설명은 하나도 빠짐없이 기술하려고 하거나 본 개시 내용의 실시예들을 개시된 정확한 형태들로 제한하려고 하는 것이 아니다. 구체적인 구현들 및 예들이 본 명세서에 예시의 목적으로 기술되어 있지만, 숙련된 당업자들이 인지하는 바와 같이, 본 개시 내용의 범위 내에서 다양한 동등한 수정들이 가능하다.
이러한 수정들은 전술한 설명을 고려하여 본 개시 내용의 실시예들에 대해 이루어질 수 있다. 하기의 특허청구범위에서 사용되는 용어들은 본 개시 내용의 다양한 실시예들을 명세서 및 특허청구범위에 개시된 구체적인 구현들로 제한하기 위해 해석되어서는 안 된다. 오히려, 그 범위는 전적으로 특허청구범위 해석의 확립된 원칙들에 따라 해석되어야 하는, 하기의 특허청구범위에 의해 결정되어야 한다.

Claims (22)

  1. 패키지 조립체로서,
    전기 절연성 재료인 다이 부착층;
    상기 다이 부착층에 결합된 다이 - 상기 다이는 상기 다이의 능동 소자들을 포함하는 활성면과 상기 활성면의 반대편에 배치된 비활성면을 가짐 -;
    상기 다이 부착층과 결합된 보강판 - 상기 보강판은 제1 면과 상기 제1 면의 반대편에 배치된 제2 면 및 상기 보강판 내에 배치된 캐비티를 가짐 -; 및
    상기 보강판의 제2 면과 결합된 하나 이상의 빌드업 층 - 상기 하나 이상의 빌드업 층은 절연체와 상기 절연체 내에 배치된 전도성 피처들을 포함하고, 상기 전도성 피처들은 상기 다이와 전기적으로 결합되어 있음 - 을 포함하고, 상기 다이의 비활성면은 상기 다이 부착층과 직접 접촉하고, 상기 보강판의 제1 면은 상기 다이 부착층과 직접 접촉하고 상기 다이는 상기 캐비티 내에 배치되어 있고, 상기 다이 부착층은 상기 보강판의 상기 제1 면의 인터커넥트들을 노출시키도록 개구부들을 갖는, 패키지 조립체.
  2. 제1항에 있어서,
    상기 캐비티 내에 배치되고 상기 다이의 활성면을 적어도 부분적으로 캡슐화하는 다이 봉합재 재료를 추가로 포함하고, 상기 다이는 상기 다이 봉합재 재료를 통하여 연장하는 비아 구조들을 통하여 상기 하나 이상의 빌드업 층의 전기 라우팅 피처들과 전기적으로 결합되는, 패키지 조립체.
  3. 제2항에 있어서,
    상기 다이 봉합재 재료는 상기 하나 이상의 빌드업 층과 상기 보강판 사이에 배치된 라미네이트 층의 프리프레그 재료를 포함하고, 상기 라미네이트 층은 상기 보강판의 제2 면과 직접 접촉하고 있고;
    상기 다이는 상기 보강판의 제1 면으로부터 제2 면으로 측정될 때 상기 보강판의 두께보다 작은 두께를 갖는, 패키지 조립체.
  4. 제1항에 있어서, 상기 다이는 제1 다이이고, 상기 패키지 조립체는 상기 제1 다이와 전기적으로 결합된 제2 다이를 추가로 포함하는, 패키지 조립체.
  5. 제4항에 있어서,
    상기 제2 다이는 상기 하나 이상의 빌드업 층의 전기 라우팅 피처들을 통하여 상기 제1 다이와 전기적으로 결합되고;
    상기 보강판은 상기 제1 다이 및 상기 제2 다이의 전기 신호들을 상기 다이 부착층을 통하여 도금 스루홀(PTH)들과 결합된 패키지-레벨 인터커넥트들로 라우팅하도록 구성된 PTH들을 포함하는, 패키지 조립체.
  6. 제5항에 있어서, 상기 하나 이상의 빌드업 층, 상기 보강판 및 상기 다이 부착층은 제1 패키지 기판의 일부이고 상기 패키지-레벨 인터커넥트들은 상기 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들이고, 상기 패키지 조립체는
    제2 패키지-레벨 인터커넥트들을 이용하여 상기 제1 패키지 기판과 결합된 제2 패키지 기판; 및
    상기 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이 - 상기 제3 다이는 상기 제2 패키지-레벨 인터커넥트들을 통하여 상기 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하고, 상기 제2 다이는 상기 제1 패키지 기판과 상기 제2 패키지 기판 사이에 배치되는, 패키지 조립체.
  7. 제4항에 있어서,
    상기 제1 다이는 상기 제1 다이의 활성면과 비활성면 사이에 배치된 관통 실리콘 비아(TSV)들을 포함하고;
    상기 제2 다이는 상기 다이 부착층을 통하여 연장하는 인터커넥트들을 이용하여 상기 제1 다이의 비활성면을 통하여 상기 TSV들과 전기적으로 결합되는, 패키지 조립체.
  8. 제1항에 있어서, 상기 하나 이상의 빌드업 층, 상기 보강판 및 상기 다이 부착층은 제1 패키지 기판의 일부이고, 상기 패키지 조립체는
    상기 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들;
    상기 다이 부착층을 통하여 상기 제1 패키지 기판과 제2 패키지 기판 사이에 전기 신호들을 라우팅하도록 구성되어 있는 제2 패키지-레벨 인터커넥트들을 이용하여 상기 제1 패키지 기판과 결합된 상기 제2 패키지 기판; 및
    상기 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이 - 상기 제3 다이는 상기 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하는, 패키지 조립체.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 하나 이상의 빌드업 층은 에폭시 재료로 구성되고;
    상기 보강판은 유리 직물을 가진 에폭시 재료로 구성되는, 패키지 조립체.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 보강판은 상기 보강판의 제1 면과 제2 면을 전기적으로 결합시키도록 구성된 인터커넥트들을 포함하고;
    상기 보강판은 금속 코어로 구성되고 상기 금속 코어를 상기 보강판의 인터커넥트들로부터 전기적으로 절연시키기 위해 상기 금속 코어 상에 전기 절연층이 배치되어 있는, 패키지 조립체.
  11. 패키지 조립체를 제조하는 방법으로서,
    전기 절연성 재료인 다이 부착층을 제공하는 단계;
    다이를 상기 다이 부착층과 결합시키는 단계 - 상기 다이는 상기 다이의 능동 소자들을 포함하는 활성면과 상기 활성면의 반대편에 배치된 비활성면을 가짐 -;
    보강판을 상기 다이 부착층과 결합시키는 단계 - 상기 보강판은 제1 면과 상기 제1 면의 반대편에 배치된 제2 면 및 상기 보강판 내에 배치된 캐비티를 가짐 -; 및
    상기 보강판의 제2 면 상에 하나 이상의 빌드업 층을 형성하는 단계 - 상기 하나 이상의 빌드업 층은 절연체와 상기 절연체 내에 배치된 전도성 피처들을 포함하고, 상기 전도성 피처들은 상기 다이와 전기적으로 결합되어 있음 - 를 포함하고, 상기 다이의 비활성면은 상기 다이 부착층과 직접 접촉하고, 상기 보강판의 제1 면은 상기 다이 부착층과 직접 접촉하고 상기 다이는 상기 캐비티 내에 배치되어 있고, 상기 다이 부착층은 상기 보강판의 상기 제1 면의 인터커넥트들을 노출시키도록 개구부들을 갖는, 방법.
  12. 제11항에 있어서,
    상기 하나 이상의 빌드업 층을 형성하기에 앞서, 상기 캐비티 내에 상기 다이의 활성면을 적어도 부분적으로 캡슐화하는 다이 봉합재 재료를 퇴적시키는 단계; 및
    레이저 천공 공정을 이용하여 상기 다이 봉합재 재료를 통하여 연장하는 비아 구조들을 형성하는 단계를 추가로 포함하고, 상기 하나 이상의 빌드업 층을 형성한 이후에 상기 다이는 상기 비아 구조들을 통하여 상기 하나 이상의 빌드업 층의 전기 라우팅 피처들과 전기적으로 결합되는, 방법.
  13. 제12항에 있어서, 상기 다이 봉합재 재료를 퇴적시키는 단계는
    상기 보강판의 제2 면 상에 라미네이트 층을 도포하는 단계; 및
    상기 라미네이트 층을 열간 압축(hot pressing)하여 상기 라미네이트 층을 상기 보강판과 결합시키고 상기 캐비티를 상기 라미네이트 층의 프리프레그 재료로 실질적으로 채우는 단계를 포함하는, 방법.
  14. 제11항에 있어서, 상기 다이는 제1 다이이고, 상기 방법은 제2 다이를 상기 제1 다이와 전기적으로 결합시키는 단계를 추가로 포함하는, 방법.
  15. 제14항에 있어서, 상기 제2 다이를 상기 제1 다이와 전기적으로 결합시키는 단계는 상기 제2 다이를 상기 하나 이상의 빌드업 층의 전기 라우팅 피처들을 통하여 상기 제1 다이와 전기적으로 결합시키는 단계를 포함하고, 상기 방법은
    상기 다이 부착층을 통하여 그리고 상기 보강판에 배치된 도금 스루홀(PTH)들을 통하여 상기 제1 다이 및 상기 제2 다이와 전기적으로 결합되는 패키지-레벨 인터커넥트들을 형성하는 단계 - 상기 PTH들은 상기 제1 다이와 상기 제2 다이의 전기 신호들을 상기 패키지-레벨 인터커넥트들로 라우팅하도록 구성됨 - 를 추가로 포함하는, 방법.
  16. 제15항에 있어서, 상기 하나 이상의 빌드업 층, 상기 보강판 및 상기 다이 부착층은 제1 패키지 기판의 일부이고 상기 패키지-레벨 인터커넥트들은 상기 제1 패키지 기판을 회로 보드와 결합시키도록 구성된 제1 패키지-레벨 인터커넥트들이고, 상기 방법은
    제2 패키지-레벨 인터커넥트들을 이용하여 제2 패키지 기판을 상기 제1 패키지 기판과 결합시키는 단계 - 상기 제2 패키지 기판은 상기 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이를 포함하고, 상기 제3 다이는 상기 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하고, 상기 제2 다이는 상기 제1 패키지 기판과 상기 제2 패키지 기판 사이에 배치되는, 방법.
  17. 제14항에 있어서,
    상기 제1 다이는 상기 제1 다이의 활성면과 비활성면 사이에 배치된 관통 실리콘 비아(TSV)들을 포함하고;
    상기 제2 다이를 상기 제1 다이와 전기적으로 결합시키는 단계는 상기 다이 부착층을 통하여 연장하는 인터커넥트들을 이용하여 상기 제1 다이의 비활성면을 통하여 상기 제2 다이를 상기 TSV들과 전기적으로 결합시키는 단계를 포함하는, 방법.
  18. 제17항에 있어서, 상기 하나 이상의 빌드업 층, 상기 보강판 및 상기 다이 부착층은 제1 패키지 기판의 일부이고, 상기 방법은
    상기 제1 패키지 기판을 회로 보드와 결합시키도록 구성되어 있는 제1 패키지-레벨 인터커넥트들을 형성하는 단계; 및
    상기 다이 부착층을 통하여 상기 제1 패키지 기판과 제2 패키지 기판 사이에 전기 신호들을 라우팅하도록 구성되어 있는 제2 패키지-레벨 인터커넥트들을 이용하여 상기 제2 패키지 기판을 상기 제1 패키지 기판과 결합시키는 단계 - 상기 제2 패키지 기판은 상기 제2 패키지 기판 상에 탑재된 또는 그 안에 임베드된 제3 다이를 포함하고, 상기 제3 다이는 상기 제2 패키지-레벨 인터커넥트들을 통하여 제1 패키지 기판과 전기적으로 결합되어 있음 - 를 추가로 포함하는, 방법.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    다이 부착층을 제공하는 단계는 패널 상에 B-스테이지 수지를 제공하는 단계를 포함하고;
    다이를 상기 다이 부착층과 결합시키는 단계 및 보강판을 상기 다이 부착층과 결합시키는 단계는 상기 다이 및 보강판을 상기 B-스테이지 수지와 부착시키기 위해 열간 압축 공정을 이용하여 동시에 수행되는, 방법.
  20. 컴퓨팅 장치로서,
    회로 보드; 및
    상기 회로 보드와 결합된 패키지 조립체를 포함하고, 상기 패키지 조립체는
    전기 절연성 재료인 다이 부착층;
    상기 다이 부착층에 결합된 다이 - 상기 다이는 상기 다이의 능동 소자들을 포함하는 활성면과 상기 활성면의 반대편에 배치된 비활성면을 가짐 -;
    상기 다이 부착층과 결합된 보강판 - 상기 보강판은 제1 면과 상기 제1 면의 반대편에 배치된 제2 면 및 상기 보강판 내에 배치된 캐비티를 가짐 -; 및
    상기 보강판의 제2 면과 결합된 하나 이상의 빌드업 층 - 상기 하나 이상의 빌드업 층은 절연체와 상기 절연체 내에 배치된 전도성 피처들을 포함하고, 상기 전도성 피처들은 상기 다이와 전기적으로 결합되어 있음 - 을 포함하고, 상기 다이의 비활성면은 상기 다이 부착층과 직접 접촉하고, 상기 보강판의 제1 면은 상기 다이 부착층과 직접 접촉하고 상기 다이는 상기 캐비티 내에 배치되어 있고, 상기 다이 부착층은 상기 보강판의 상기 제1 면의 인터커넥트들을 노출시키도록 개구부들을 갖는, 컴퓨팅 장치.
  21. 제20항에 있어서, 상기 회로 보드는 상기 다이 부착층을 통하여 연장하는 패키지-레벨 인터커넥트들을 이용하여 상기 패키지 조립체와 결합되는, 컴퓨팅 장치.
  22. 제20항 또는 제21항에 있어서, 상기 컴퓨팅 장치는
    상기 회로 보드와 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 장치, 컴퍼스, 가이거 계수기(Geiger counter), 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 추가로 포함하는 모바일 컴퓨팅 장치인, 컴퓨팅 장치.
KR1020140075061A 2013-06-26 2014-06-19 임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성 KR101654713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/928,179 2013-06-26
US13/928,179 US9685414B2 (en) 2013-06-26 2013-06-26 Package assembly for embedded die and associated techniques and configurations

Publications (2)

Publication Number Publication Date
KR20150001635A KR20150001635A (ko) 2015-01-06
KR101654713B1 true KR101654713B1 (ko) 2016-09-07

Family

ID=52017467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140075061A KR101654713B1 (ko) 2013-06-26 2014-06-19 임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성

Country Status (5)

Country Link
US (4) US9685414B2 (ko)
KR (1) KR101654713B1 (ko)
CN (1) CN104253116B (ko)
BR (1) BR102014015448A2 (ko)
DE (1) DE102014108328B4 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
TWI562318B (en) * 2015-09-11 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and fabrication method thereof
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
EP3465751B1 (en) * 2016-06-03 2021-08-18 Intel Corporation Wireless module with antenna package and cap package
US10729000B2 (en) * 2016-09-28 2020-07-28 Intel Corporation Thermal conductivity for integrated circuit packaging
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
WO2019066945A1 (en) * 2017-09-29 2019-04-04 Intel IP Corporation INTEGRATION AND ACCESS TO PASSIVE COMPONENTS IN WAFER-LEVEL BOXES
CN111201599A (zh) 2017-12-28 2020-05-26 英特尔公司 用于提供集成电路管芯的堆叠式布置的器件、方法和系统
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US10515929B2 (en) * 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
US10431563B1 (en) 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
KR102586794B1 (ko) * 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US20200411441A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Lithographically defined vertical interconnect access (via) for a bridge die first level interconnect (fli)
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11310911B2 (en) * 2020-07-14 2022-04-19 Qualcomm Incorporated Three-dimensional (3D) integrated circuit (IC) integration of an embedded chip and a preformed metal routing structure
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132072A1 (en) * 2005-12-13 2007-06-14 Via Technologies, Inc. Chip package and coreless package substrate thereof
US20120286404A1 (en) * 2009-08-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structure
US20130003319A1 (en) * 2011-06-30 2013-01-03 Pramod Malatkar Bumpless build-up layer package warpage reduction
US20130032938A1 (en) 2011-08-03 2013-02-07 Lin Charles W C Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
TW589724B (en) 2002-03-28 2004-06-01 Toshiba Corp Semiconductor device
JP4638657B2 (ja) 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板
TW200701774A (en) * 2005-06-28 2007-01-01 Visera Technologies Co Ltd Stack-type image sensor module
CN100505194C (zh) 2006-03-21 2009-06-24 华东科技股份有限公司 无胶带黏晶方式的集成电路封装方法
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
JP5284155B2 (ja) 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
JP5378380B2 (ja) * 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
JP5280945B2 (ja) 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US8466567B2 (en) * 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US8975741B2 (en) * 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US20140048950A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132072A1 (en) * 2005-12-13 2007-06-14 Via Technologies, Inc. Chip package and coreless package substrate thereof
US20120286404A1 (en) * 2009-08-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Dual-Molding Die Formed on Opposite Sides of Build-Up Interconnect Structure
US20130003319A1 (en) * 2011-06-30 2013-01-03 Pramod Malatkar Bumpless build-up layer package warpage reduction
US20130032938A1 (en) 2011-08-03 2013-02-07 Lin Charles W C Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device

Also Published As

Publication number Publication date
US10014263B2 (en) 2018-07-03
US9685414B2 (en) 2017-06-20
US20180308805A1 (en) 2018-10-25
CN104253116A (zh) 2014-12-31
CN104253116B (zh) 2018-03-27
US20150001731A1 (en) 2015-01-01
BR102014015448A2 (pt) 2015-10-06
US20170271277A1 (en) 2017-09-21
DE102014108328B4 (de) 2022-06-30
KR20150001635A (ko) 2015-01-06
DE102014108328A1 (de) 2014-12-31
US10304785B2 (en) 2019-05-28
US20190237413A1 (en) 2019-08-01
US10522483B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
KR101654713B1 (ko) 임베디드 다이를 위한 패키지 조립체 및 관련 기법 및 구성
US10770387B2 (en) Integrated circuit package substrate
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
US10068852B2 (en) Integrated circuit package with embedded bridge
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
JP6435556B2 (ja) 改善された相互接続の帯域幅を有する積層半導体デバイスパッケージ
US9673131B2 (en) Integrated circuit package assemblies including a glass solder mask layer
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
TWI701778B (zh) 多層封裝總成及具有多層封裝總成之系統
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
KR20150007990A (ko) 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법
WO2017052852A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right