CN100505194C - 无胶带黏晶方式的集成电路封装方法 - Google Patents

无胶带黏晶方式的集成电路封装方法 Download PDF

Info

Publication number
CN100505194C
CN100505194C CN 200610065147 CN200610065147A CN100505194C CN 100505194 C CN100505194 C CN 100505194C CN 200610065147 CN200610065147 CN 200610065147 CN 200610065147 A CN200610065147 A CN 200610065147A CN 100505194 C CN100505194 C CN 100505194C
Authority
CN
China
Prior art keywords
substrate
glutinous
integrated circuit
adhesive tape
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610065147
Other languages
English (en)
Other versions
CN101043010A (zh
Inventor
陈永祥
杨世仰
郭展彰
高碧宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Priority to CN 200610065147 priority Critical patent/CN100505194C/zh
Publication of CN101043010A publication Critical patent/CN101043010A/zh
Application granted granted Critical
Publication of CN100505194C publication Critical patent/CN100505194C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明是有关于一种无胶带黏晶方式的集成电路封装方法，先将一液态黏晶材料涂敷于一基板上；并进行一脱泡的步骤，将该基板置于一真空状态，以去除该液态黏晶材料内的微细气泡；再进行一第一次烘烤的步骤，以使该液态黏晶材料为半固化状态以形成一密实黏晶膜于该基板上，并利用该密实黏晶膜黏接一晶片至该基板上；再进行一第二次烘烤的步骤，以完全固化该密实黏晶膜。因此，在该基板与该晶片之间不存在有微细气泡，可以增强黏晶强度，并且能够避免晶片分层剥离。

Description

无胶带黏晶方式的集成电路封装方法
技术领域
本发明涉及一种集成电路封装过程，特别是涉及一种关于无胶带黏晶方式的集成电路封装过程，可以增强黏晶强度及避免晶片分层剥离的无胶带黏晶方式的集成电路封装方法。
背景技术
在集成电路封装过程中，黏晶(die-attaching)的步骤是为重要的一环，好的黏晶操作条件可以确实将晶片黏接至基板，能降低封装成本与提升封装品质。并且为了符合先进集成电路封装，对于黏晶材料亦有严格的要求，例如黏晶强度、导热性与可作业性均应有一定的要求。
在现有技术中，如美国专利第6,385,049号专利案中揭示了一种集成电路封装构造。请参阅图1与图2所示，图1是现有习知的集成电路封装构造的局部剖视立体图，图2是现有习知的集成电路封装构造的截面示意图，该现有习知的集成电路封装构造，其主要包含有至少一基板110、一黏晶材料120、一晶片130、复数个多个焊线140、一封胶体150以及复数个多个焊球160。在黏晶时，该黏晶材料120是黏接该基板110的一上表面111与该晶片130的一主动面131。在封胶之前，该基板110的一开口槽113是显露该晶片130的焊垫132，以使该些焊线140电性连接该些焊垫132至该基板110。该封胶体150是填充于该开口槽113以密封该些焊线140。该些焊球160是接合至该基板110的一下表面112，以对外连接。在上述集成电路封装构造中，该黏晶材料120是不可使用液态黏胶，否则会有污染至该些焊垫132之虞。一种已知的黏晶材料120是为两面黏性胶带，例如聚亚酰胺胶带，其成本较高且需要正确机械操作的胶带贴附，以避免遮挡该开口槽113。另一种已知的黏晶材料120是可使用B阶(B-stage)黏性胶膜，如美国专利第6,689,638号专利案所揭示般，一液态黏晶材料是先涂敷于一基板上，再烘烤成B阶黏性胶膜，以利黏接该晶片；但该种B阶黏晶材料120会残留有微细气泡121，使基板与晶片的黏着面间存有微细气泡121而产生空洞的间隙，影响黏晶强度，甚至会导致该晶片130的分层剥离。
由此可见，上述现有的集成电路封装方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决集成电路封装方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的无胶带黏晶方式的集成电路封装方法，便成了当前业界极需改进的目标。
有鉴于上述现有的集成电路封装方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的无胶带黏晶方式的集成电路封装方法，能够改进一般现有的集成电路封装方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路封装方法存在的缺陷，而提供一种新的无胶带黏晶方式的集成电路封装方法，所要解决的技术问题是使其在涂敷一液态黏晶材料于一基板之后，藉由一脱泡的步骤，去除该液态黏晶材料内的微细气泡，以利于在第一烘烤的步骤中将该液态黏晶材料半固化成一密实黏晶膜，藉由该密实黏晶膜可黏接一晶片至该基板，进而可以达到增强黏晶强度及避免晶片分层剥离的功效，从而更加适于实用。
本发明的另一目的在于，提供一种新的无胶带黏晶方式的集成电路封装方法，所要解决的技术问题是使其在第一烘烤之前执行一脱泡的步骤，将一基板置于一真空状态(例如不大于2 Torr的压力)并辅以震荡方式，使其去除在该基板上一液态黏晶材料内的微细气泡，以利于烘烤成一密实黏晶膜，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种无胶带黏晶方式的集成电路封装方法，其包括以下步骤：提供至少一基板，其是具有一上表面、一下表面及至少一开口槽；涂敷一液态黏晶材料于该基板的该上表面；进行一脱泡的步骤，将基板置于一压力不大于2Torr的真空状态下脱泡，以去除该液态黏晶材料内的微细气泡；进行第一次烘烤的步骤，使该液态黏晶材料为半固化状态而成为一密实黏晶膜；藉由该密实黏晶膜黏接一晶片的一主动面至该基板的该上表面上，该晶片是具有多个位于该主动面的焊垫，该些焊垫是显露于该开口槽；以及进行第二次烘烤的步骤，以固化该密实黏晶膜。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的无胶带黏晶方式的集成电路封装方法，其中在脱泡的步骤中，还辅以震荡方式去除该液态黏晶材料内的微细气泡。
前述的无胶带黏晶方式的集成电路封装方法，其中所述的该些焊垫是位于该晶片的该主动面的中央。
前述的无胶带黏晶方式的集成电路封装方法，在第二次烘烤的步骤之后，另包含一电性连接的步骤，多个焊线是经由该开口槽而电性连接该些焊垫至该基板。
前述的无胶带黏晶方式的集成电路封装方法，在第二次烘烤的步骤与电性连接的步骤之后，另还包含一封胶的步骤，以密封该些焊线。
前述的无胶带黏晶方式的集成电路封装方法，在第二次烘烤的步骤之后，另包含一焊球接合的步骤，其是将多个焊球接合至该基板的该下表面。
前述的无胶带黏晶方式的集成电路封装方法，在第二次烘烤的步骤之后，另包含一基板切割的步骤，其中切割该基板的路径是通过该开口槽的两端。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种无胶带黏晶方式的集成电路封装方法，其包括以下步骤：提供至少一基板，其是具有一上表面以及一下表面；涂敷一液态黏晶材料于该基板的该上表面；进行一脱泡的步骤，将基板置于一压力不大于2Torr的真空状态下脱泡，以去除该液态黏晶材料内的微细气泡；进行第一次烘烤的步骤，使该液态黏晶材料为半固化状态而成为一密实黏晶膜；进行一黏晶的步骤，藉由该密实黏晶膜黏接一晶片至该基板的该上表面上，该晶片是具有多个焊垫；电性连接该晶片的该些焊垫至该基板；以及进行第二次烘烤步骤，以固化该密实黏晶膜。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的无胶带黏晶方式的集成电路封装方法，其中所述的脱泡的步骤中，还辅以震荡方式去除该液态黏晶材料内的微细气泡。
前述的无胶带黏晶方式的集成电路封装方法，其中所述的该些焊垫是位于该晶片的该主动面的中央。
前述的无胶带黏晶方式的集成电路封装方法，在第二次烘烤的步骤之后，另包含一焊球接合的步骤，其是将多个焊球接合至该基板的该下表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，依据本发明无胶带黏晶方式的集成电路封装方法，首先，提供至少一基板，其是具有一上表面、一下表面及至少一开口槽。之后，涂敷一液态黏晶材料于该基板的该上表面。之后，进行一脱泡的步骤，以去除该液态黏晶材料内的微细气泡。之后，进行第一次烘烤的步骤，使该液态黏晶材料为半固化状态而成为一密实黏晶膜。并可藉由该密实黏晶膜黏接一晶片的一主动面至该基板的该上表面上，该晶片是具有多个位于该主动面的焊垫，该些焊垫是显露于该开口槽。另外，可进行第二次烘烤的步骤，以固化该密实黏晶膜。该第二次烘烤的步骤是可执行在黏晶之后或是在后续封胶的步骤中。
借由上述技术方案，本发明无胶带黏晶方式的集成电路封装方法至少具有下列优点：
1、本发明是在涂敷一液态黏晶材料于一基板之后，再藉由一脱泡的步骤，去除该液态黏晶材料内的微细气泡，可以利于在第一烘烤的步骤中将该液态黏晶材料半固化成一密实黏晶膜，藉由该密实黏晶膜可黏接一晶片至该基板，进而可以达到增强黏晶强度及避免晶片分层剥离的功效，从而更加适于实用。
2、本发明是在第一烘烤之前执行一脱泡的步骤，将一基板置于一真空状态(例如不大于2 Torr的压力)并辅以震荡方式，使其去除在该基板上的一液态黏晶材料内的微细气泡，而可以利于烘烤成一密实黏晶膜，从而更加适于实用。
综上所述，本发明无胶带黏晶方式的集成电路封装方法，是先将一液态黏晶材料涂敷于一基板上；并进行一脱泡的步骤，将该基板置于一真空状态，以去除该液态黏晶材料内的微细气泡；再进行一第一次烘烤的步骤，以使该液态黏晶材料为半固化状态以形成一密实黏晶膜于该基板上，并利用该密实黏晶膜黏接一晶片至该基板上；再进行一第二次烘烤的步骤，以完全固化该密实黏晶膜。因此本发明利用在第一次烘烤的步骤前进行脱泡的步骤，可以去除该液态黏晶材料内的微细气泡，而能转变成在该基板上的密实黏晶膜，故可增强黏晶强度，并且能够避免该晶片的分层剥离。本发明具有上述突出优点及实用价值，其不论在方法上或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的集成电路封装方法具有增进的功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的集成电路封装构造的局部剖视立体图。
图2是现有习知的集成电路封装构造的截面示意图。
图3是依本发明无胶带黏晶方式的集成电路封装方法一具体实施例的方块流程图。
图4A至图4H是依本发明的一具体实施例，是一基板在无胶带黏晶方式集成电路封装过程中的截面示意图。
图5是依本发明的一具体实施例，是该基板的上表面示意图。
1：提供一基板                        2：涂敷一液态黏晶材料于该基板
3：脱泡                              4：第一次烘烤
5：黏晶                              6：第二次烘烤
7：电性连接                          8：封胶
9：焊球接合                          10：基板切割
110：基板                            111：上表面
112：下表面                          113：开口槽
120：黏晶材料                        121：气泡
130：晶片                            131：主动面
132：焊垫                            140：焊线
150：封胶体                          160：焊球
210：基板                            211：上表面
212：下表面                          213：开口槽
214：内接指                          215：球垫
216：切割路径                        220：液态黏晶材料
221：气泡                            222：密实黏晶膜
230：晶片                            231：主动面
232：焊垫                            240：焊线
250：封胶体                          260：焊球
270：切割工具
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的无胶带黏晶方式的集成电路封装方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。
请参阅图3所示，本发明较佳实施例的无胶带黏晶方式的集成电路封装方法，主要包括以下步骤：“提供一基板”的步骤1、“涂敷一液态黏晶材料于该基板”的步骤2、“脱泡”的步骤3、“第一次烘烤”的步骤4、“黏晶”的步骤5、“第二次烘烤”的步骤6、“电性连接”的步骤7、“封胶”的步骤8、“焊球接合”的步骤9、以及“基板切割”的步骤10。现将其详述说明如后。
首先，在提供一基板的步骤1中，如图4A所示，提供至少一基板210，该基板210是具有一上表面211、一下表面212及至少一开口槽213，其中该开口槽213是贯穿该上表面211与该下表面212。而该基板210是可为一印刷电路板、一陶瓷电路板或一电路薄膜。在本实施例中，复数个内接指214是形成于该基板210的该下表面212且邻近该开口槽213，且多个球垫215是可形成于该基板210的该下表面212。
之后，在涂敷一液态黏晶材料于该基板的步骤2中，如图4B所示，将一液态黏晶材料220涂敷于该基板210的该上表面211，其涂敷方式可为网板印刷、钢板印刷、点涂、喷涂等等，其中以网板印刷为较佳。如图5所示，该液态黏晶材料220是图案化覆盖于该基板210的该上表面211，在适当烘烤后可黏接晶片。在本实施例中，该液态黏晶材料220是可以要求有多阶固化特性，甚至可以包含有各种特性的混合胶体，例如有混有硅胶以增进弹性、混有金属微粒子(如银粉)以增进导热性、混有不同固化温度的热固化胶、甚至可混有各种纳米材料以达到特殊用途的胶体。为了达到良好的混合效果，在常压下封装时，该液态黏晶材料220会存在有微细气泡221。
之后，特别执行一脱泡的步骤3。如图4C所示，藉由脱泡以去除该液态黏晶材料220内的微细气泡221。在一具体操作上，可将该基板210放置于一可隔离外界压力的脱泡机(图中未绘出)内，并抽真空使该基板210置于一真空状态，例如该真空状态的压力是不大于2 Torr，真空状态可维持10分钟至60分钟。较佳地，并辅以震荡方式，例如超音波震荡，以有效去除该液态黏晶材料220内的微细气泡221，更可确保该液态黏晶材料220的混合均匀。
在上述脱泡的步骤3后，可进行第一次烘烤的步骤4。如图4D所示，该液态黏晶材料220为半固化状态(例如B阶状态)而转变为在基板210上的一密实黏晶膜222。在本实施例中，该密实黏晶膜222是具有B阶特性，而保有黏晶能力。此外，原本可能在该液态黏晶材料220内的绝大部分微细气泡221将被排除。
在黏晶的步骤5中，请参阅图4E所示，至少一晶片230是藉由该密实黏晶膜222而黏贴至该基板210，其是在适当的黏晶压力与加热温度下，该密实黏晶膜222变得有黏着力，以结合该晶片230的一主动面231至该基板210的该上表面211。在本实施例中，该晶片230的复数个多个焊垫232是位于该主动面231，例如位于该主动面231的中央。而在黏晶的步骤5后，该些焊垫232是显露于该基板210的该开口槽213。
之后，可执行第二次烘烤的步骤6，以完全固化该密实黏晶膜222，例如固化成C阶状态。该第二次烘烤的步骤6是可实施于黏晶的步骤5后或是延后至在封胶的步骤8同时进行。另外，在电性连接的步骤7中，请参阅图4F所示，其是能以打线形成的多个焊线240通过该开口槽213，连接该晶片230的该些焊垫232与该基板210的该些内接指214，达到该晶片230与该基板210之间电性连接。
之后，在封胶的步骤8中，如图4G所示，一封胶体250是形成于该基板210的该开口槽213，以密封该些焊线240。在本实施例中，该封胶体250是为压模形成，其是更形成于该基板210的该上表面211，以密封该晶片230与该密实黏晶膜222。
之后，在焊球接合的步骤9中，如图4H所示，利用焊料印刷与回焊或是焊球植接的方式，将多个焊球260接合至在该基板210的该下表面212的球垫215，以构成窗口球格阵列的封装型态(Window Ball Grid Array，WBGAPackage)。最后，进行该基板切割的步骤10，利用一切割工具270切割该基板210成多个个别集成电路封装构造。请参阅图5所示，在本实施例中，其切割路径216是通过该基板210的该开口槽213的两端，可由该基板210切割分离出在同一封装构造中的两个次基板，其中该些次基板是与该晶片230黏接并以该封胶体250结合一体。
因此，在本发明的无胶带黏晶方式的集成电路封装方法中，利用在第一次烘烤的步骤4前进行脱泡的步骤3，可以去除该液态黏晶材料220内的微细气泡221，而能转变成在该基板210上的密实黏晶膜222，故可以增强黏晶强度，并且能够避免该晶片230的分层剥离，非常适于实用。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种无胶带黏晶方式的集成电路封装方法，其特征在于其包括以下步骤：
提供至少一基板，其是具有一上表面、一下表面及至少一开口槽；
涂敷一液态黏晶材料于该基板的该上表面；
进行一脱泡的步骤，将基板置于一压力不大于2Torr的真空状态下脱泡，以去除该液态黏晶材料内的微细气泡；
进行第一次烘烤的步骤，使该液态黏晶材料为半固化状态而成为一密实黏晶膜；
藉由该密实黏晶膜黏接一晶片的一主动面至该基板的该上表面上，该晶片是具有多个位于该主动面的焊垫，该些焊垫是显露于该开口槽；以及
进行第二次烘烤的步骤，以固化该密实黏晶膜。
2、根据权利要求1所述的无胶带黏晶方式的集成电路封装方法，其特征在于其中在脱泡的步骤中，还辅以震荡方式去除该液态黏晶材料内的微细气泡。
3、根据权利要求1所述的无胶带黏晶方式的集成电路封装方法，其特征在于其中所述的该些焊垫是位于该晶片的该主动面的中央。
4、根据权利要求1所述的无胶带黏晶方式的集成电路封装方法，其特征在于在第二次烘烤的步骤之后，另包含一电性连接的步骤，多个焊线是经由该开口槽而电性连接该些焊垫至该基板。
5、根据权利要求4所述的无胶带黏晶方式的集成电路封装方法，其特征在于在第二次烘烤的步骤与电性连接的步骤之后，另包含一封胶的步骤，以密封该些焊线。
6、根据权利要求1所述的无胶带黏晶方式的集成电路封装方法，其特征在于在第二次烘烤的步骤之后，另包含一焊球接合的步骤，其是将多个焊球接合至该基板的该下表面。
7、根据权利要求1所述的无胶带黏晶方式的集成电路封装方法，其特征在于在第二次烘烤的步骤之后，另包含一基板切割的步骤，其中切割该基板的路径是通过该开口槽的两端。
8、一种无胶带黏晶方式的集成电路封装方法，其特征在于其包括以下步骤：
提供至少一基板，其是具有一上表面以及一下表面；
涂敷一液态黏晶材料于该基板的该上表面；
进行一脱泡的步骤，将基板置于一压力不大于2Torr的真空状态下脱泡，以去除该液态黏晶材料内的微细气泡；
进行第一次烘烤的步骤，使该液态黏晶材料为半固化状态而成为一密实黏晶膜；
进行一黏晶的步骤，藉由该密实黏晶膜黏接一晶片至该基板的该上表面上，该晶片是具有多个焊垫；
电性连接该晶片的该些焊垫至该基板；以及
进行第二次烘烤步骤，以固化该密实黏晶膜。
9、根据权利要求8所述的无胶带黏晶方式的集成电路封装方法，其特征在于其中所述的脱泡的步骤中，还辅以震荡方式去除该液态黏晶材料内的微细气泡。
10、根据权利要求8所述的无胶带黏晶方式的集成电路封装方法，其特征在于其中所述的该些焊垫是位于该晶片的该主动面的中央。
11、根据权利要求8所述的无胶带黏晶方式的集成电路封装方法，其特征在于在第二次烘烤的步骤之后，另包含一焊球接合的步骤，其是将多个焊球接合至该基板的该下表面。
CN 200610065147 2006-03-21 2006-03-21 无胶带黏晶方式的集成电路封装方法 Expired - Fee Related CN100505194C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610065147 CN100505194C (zh) 2006-03-21 2006-03-21 无胶带黏晶方式的集成电路封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610065147 CN100505194C (zh) 2006-03-21 2006-03-21 无胶带黏晶方式的集成电路封装方法

Publications (2)

Publication Number Publication Date
CN101043010A CN101043010A (zh) 2007-09-26
CN100505194C true CN100505194C (zh) 2009-06-24

Family

ID=38808381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610065147 Expired - Fee Related CN100505194C (zh) 2006-03-21 2006-03-21 无胶带黏晶方式的集成电路封装方法

Country Status (1)

Country Link
CN (1) CN100505194C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
CN107195760B (zh) * 2017-04-26 2020-01-17 安徽欧瑞特照明有限公司 一种led封装工艺
CN114023863A (zh) * 2021-09-15 2022-02-08 深圳市华笙光电子有限公司 一种圆片级led芯片的封装方法

Also Published As

Publication number Publication date
CN101043010A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
US6324069B1 (en) Chip package with molded underfill
JP2000516773A (ja) 集積回路パッケージ及びその製造方法
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
JPH1154556A (ja) 半導体装置とその製造方法
JP3523502B2 (ja) 圧電振動子用容器ならびに圧電振動子およびその製造方法
CN100505194C (zh) 无胶带黏晶方式的集成电路封装方法
CN109473539A (zh) 一种滤波器芯片模组及其制备方法
JP2010050262A (ja) 半導体装置及びその製造方法
JPH06204272A (ja) 半導体装置の製造方法
CN206332653U (zh) 一种声表面波器件电极
US20040227259A1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
CN101118882A (zh) 影像感测器的玻璃覆晶封装构造
JPH11163048A (ja) 半導体チップの実装方法
JP2001053411A (ja) プリント基板に対して実装部材を固定する方法、および、同固定構造
JP2007220740A (ja) 半導体装置及びその製造方法
CN116647206B (zh) 一种晶振与芯片叠封的小型化基板封装结构和加工工艺
CN216054653U (zh) 一种fc芯片封装结构
CN203367270U (zh) 模压型式内接线路球栅阵列集成电路
CN100530624C (zh) 导线架基底球格阵列封装构造的方法
US9576870B2 (en) Module package and production method
TWM407485U (en) Device of stackable semiconductor package having whole surface molding
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
JPH04302457A (ja) 混成集積回路基板の製造方法
JP2000277564A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20150321

EXPY Termination of patent right or utility model