AT324435B - Verfahren zur herstellung von halbleiterbauelementen - Google Patents
Verfahren zur herstellung von halbleiterbauelementenInfo
- Publication number
- AT324435B AT324435B AT992372*1A AT992372A AT324435B AT 324435 B AT324435 B AT 324435B AT 992372 A AT992372 A AT 992372A AT 324435 B AT324435 B AT 324435B
- Authority
- AT
- Austria
- Prior art keywords
- semiconductor components
- semiconductor
- etching
- wafer
- etch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Description
<Desc/Clms Page number 1> Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere Halbleiterdioden, aus einem Halbleiterplättchen mit wenigstens zwei übereinanderliegenden ebenen Schichten von einander entgegengesetztem Leitfähigkeitstyp, dessen Oberfläche teilweise durch ätzbeständige Schichten örtlich begrenzt abgedeckt wird, wobei die von der ätzbeständigen Schicht nicht bedeckten Teile des Halbleiterplättchens durch einen Ätzvorgang vollkommen bzw. mindestens über die Eindringtiefe des pn-Überganges abgetragen und das Halbleiterplättchen zur Erzeugung einer Vielzahl von Halbleiterbauelementen in mehrere Teile geteilt wird. Ein solches Verfahren ist aus der DDR-Patentschrift Nr. 52962 bekanntgeworden, derzufolge die die Oberfläche des Halbleiterplättchens teilweise abdeckende ätzbeständige Schicht vorwiegend einseitig aufgetragen werden soll. Die Möglichkeit einer beispielsweisen gleichzeitigen Anwendung des Verfahrens auf beide Seiten des Halbleiterplättchens ist zwar erwähnt, die praktische Durchführung dieser Massnahme ist jedoch in dieser Druckschrift nicht erläutert. Beim vorbekannten Verfahren dient die Schicht nur der Abdeckung der späteren Kontaktstellen des Halbleiterbauelementes während des in einem Reaktionsofen erfolgenden Ätzvorganges. Nach diesem Ätzvorgang wird die Gruppe von Halbleiterbauelementen im gleichen Reaktionsofen einem Gegenstrom ausgesetzt, dem einen Schutzfilm bildende Stoffe, z. B. Ammoniak und Silan zur Bildung von Siliziumnitrid, zugegeben werden. Abgesehen davon, dass der Wechsel in der Zusammensetzung des Gasstromes zeitraubend und kostspielig durchführbar ist, können durch den Verbleib im Reaktionsofen bei hoher Temperatur unreine Schichten in die Halbleiterbauelemente diffundieren, was sich auf deren Qualität nachteilig auswirkt. Bei vorbekannten Verfahren wird zwar an den leicht zugänglichen Stellen der Oberfläche der Halbleiterbauelemente eine ausreichend dicke Schutzschicht gebildet, hingegen werden bei einer Gruppe in einer Vielzahl eng aneinanderliegender Halbleiterbauelemente gerade die wichtigsten Stellen, nämlich die pn-Ügergänge, nur sehr mangelhaft bedeckt, so dass dort ein Schutzfilm genügender Dicke nicht aufgebaut werden kann. Zur Durchführung des vorbekannten Verfahrens müssen deshalb die Halbleiterbauelemente in geringerer Anzahl und weit genug auseinandergerückt auf separaten Unterlagen angeordnet werden, was naturgemäss unwirtschaftlich ist, zumal grosse Abstände der Halbleiterbauelemente zwangsläufig einen grossen Materialaufwand beim Ätzen bedingen bzw. umständliche Manipulationen dieser Halbleiter erfordern. Ziel der Erfindung ist es, die Handhabung der Halbleiterbauelemente bei einem Verfahren der eingangs bezeichneten Gattung zu erleichtern. Dieses Ziel wird erfindungsgemäss dadurch erreicht, dass zwecks Erleichterung der Handhabung der Halbleiterbauelemente ein verfestigbares Material, vorzugsweise ein synthetischer, vernutzter Kautschuk auf Silikonbasis, in die beim Ätzen gebildeten Kanäle eingegossen und zur Bildung eines die Halbleiterbauelemente verbindenden Gitterwerkes verfestigt wird. Die erfindungsgemässe Lösung erbringt ausser dem Vorteil der Verbesserung der Handhabbarkeit der Halbleiterbauelemente zusätzlich auch noch den Vorteil, dass das die Halbleiterbauelemente verbindende Gitterwerk gleichzeitig auch einen Schutz der pn-Übergänge an den Seitenflächen der Halbleiterbauelemente verkörpert. Demgegenüber mussten beim oben erwähnten vorbekannten Verfahren die durch Teilung des Halbleiterplättchens erzeugten Halbleiterbauelemente an ihren Seitenflächen zum Schutz der pn-Übergänge mit einem Schutzfilm versehen werden. Überzüge von Halbleiterbauelementen sind an sich bereits bekannt, so etwa aus den deutschen Auslegeschriften 1184017 und 1126516 sowie aus der österr. Patentschrift Nr. 227304, doch wurden die solche Überzüge bildenden Materialien nicht im Sinne der Erfindung zur Bildung eines Gitterwerkes benutzt. Es ist auch schon bekannt, Halbleiterplättchen zur Erzeugung von Halbleiterbauelementen in mehrere Teile zu unterteilen. Die Oberfläche des Halbleiterplättchens ist zumeist von vornherein durch eine Oxydschicht geschützt ; beim Unterteilen des Halbleiterplättchens werden jedoch die pn-Übergänge an den Seitenflächen der einzelnen Halbleiterbauelemente freigelegt und blieben bei den bisher üblichen Herstellungsverfahren während der nachfolgenden Handhabung frei, bis die Halbleiterbauelemente in irgend einer Weise verkapselt wurden, d. h. sie wurden nicht früh genug mit einem Schutzfilm versehen und dies führte wegen der Empfindlichkeit dieser Übergänge zu einem hohen Ausmass von Ausschuss. In den Zeichnungen, die ein Ausführungsbeispiel des erfindungsgemässen Verfahrens veranschaulichen, zeigen die Fig. 1 bis 6 in schematischen Seitenansichten das Halbleiterplättchen in sechs Verfahrensschritten des Herstellungsverfahrens und die Fig. 7 ist eine Draufsicht auf dieses Halbleiterplättchen in dem Verfahrensschritt nach Fig. 3. Gemäss dem in diesen Zeichnungen veranschaulichten Verfahren wird eine Siliziumscheibe--10--aus poder n-leitendem Silizium in einem an sich bekannten Diffusionsverfahren behandelt, um als Halbleiterplättchen EMI1.1 Die Siliziumscheibe--10-wird sodann auf einer aus Glas oder Porzellan bestehenden Unterlage --11-- mittels einer dünnen Schicht--12--aus Wachs befestigt. Hierauf wird eine Stahlmaske (nicht <Desc/Clms Page number 2> dargestellt) mit einer Vielzahl rechteckiger Löcher auf die Siliziumscheibe--10--aufgelegt und eine Wachslösung wird durch diese Maske auf die Siliziumscheibe--10--aufgesprüht. Das Wachs haftet an der Siliziumscheibe--10--, so dass deren Oberfläche nach Entfernung der Maske mit einer Vielzahl rechteckiger, mit Wachs bedeckter Bereiche--13--versehen ist (Fig. 3). Die die Siliziumscheibe--10--tragende Unterlage--11--wird sodann in ein Ätzbad getaucht, welches die Zonen zwischen den Bereichen--13--, also die von der ätzbeständige Wachsschicht nicht bedeckten Teile des Halbleiterplättchens, durch einen Ätzvorgang abträgt (Fig. 4). EMI2.1 Ätzmittel nicht angegriffen wird. An Stelle von Wachs können auch andere gegen Ätzmittel beständige Materialien verwendet werden. Sobald die freiliegenden Bereiche der Siliziumscheibe--10--abgetragen wurden, wird die Unterlage --11-- dem Ätzbad entnommen, das Ätzmittel wird weggewaschen und die Siliziumscheibe --10-- wird getrocknet. Zu diesem Zeitpunkt trägt die Unterlage--11--eine Vielzahl rechteckiger pn-Halbleiterbauelemente--15--, die voneinander durch die beim Ätzvorgang gebildeten Kanäle--14-- EMI2.2 die Seitenflächen --16-- mit den pn-Übergängen freiliegen (Fig. 4), wobei die Halbleiterbauelemente--15-jedoch nach wie vor durch die Unterlage miteinander zu einer Gruppe verbunden sind. Nun wird ein synthetisches Kautschukmaterial auf Silikonbasis mit vernetzter Struktur auf die Unterlage - -11-- aufgegossen und füllt die beim Ätzvorgang zwischen den Halbleiterbauelementen --15-- gebildeten Kanäle--14-- (Fig. 5). Sobald diese Kanäle --14-- mit dem flüssigen Kautschuk gefüllt sind, wird die Oberfläche des Halbleiterplättchens zwecks Entfernung des überschüssigen Kautschuks abgewischt und es verbleibt sonach ein flächiges Gitterwerk--17--aus dem in den Kanälen --14-- befindlichen Kautschuk. Dieser Kautschuk wird sodann verfestigt und die Unterlage--11--wird mit den darauf befindlichen Halbleiterbauelementen --15-- in ein Bad einer Flüssigkeit gebracht, in welcher das Wachs lösbar ist. Das die einzelnen Halbleiterbauelemente--15--bedeckende Wachs der Schicht--12--wird in diesem Bad aufgelöst und es verbleiben die mittels des flächigen Kautschuk-Gitterwerkes--17--miteinander verbundenen Halbleiterbauelemente--15-- (Fig. 6), die sich während des weiteren Verfahrens ausserordentlich einfach handhaben lassen. Dieses Gitterwerk--17--bildet ausserdem auch einen Schutz für die pn-Übergänge der Halbleiterbauelemente. EMI2.3 Halbleiterbauelement, welches längs seiner Seitenflächen von den abgetrennten Teilen des Gitterwerkes--17-umschlossen ist. Sofern das Halbleiterbauelement --15-- Anschlüsse aufweisen soll, die in einem Heisslötverfahren herzustellen sind, kann die Löttemperatur so gewählt werden, dass sie den die Seitenflächen des Halbleiterbauelementes umschliessenden Kautschuk zumindest örtlich zerstört, wobei die Seitenflächen des Halbleiterbauelementes rein und für einen Leitungsanschluss bereit gemacht werden. Anderseits kann aber der Kautschuk auch, z. B. bei Anwendung eines Kaltlötverfahrens, zur Herstellung der Anschlüsse in seiner das Halbleiterbauelement umschliessenden Anordnung dauernd belassen bleiben. Es ist nicht wichtig, dass das das Gitterwerk bildende Material flexibel ist, es sind vielmehr auch Materialien hiefür verwendbar, die ein sprödes Gitterwerk bilden, in welchem Falle die Halbleiterbauelemente durch Brechen des Gitterwerkes voneinander getrennt werden. Gleichwohl das oben geschilderte Ausführungsbeispiel auf die Herstellung von Halbleiterdioden bezogen ist, kann die Erfindung gleichermassen auch auf die Herstellung von Transistoren, Thyristoren u. a. Halbleiterbauelementen Anwendung finden.
Claims (1)
- PATENTANSPRUCH : Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere Halbleiterdioden, aus einem Halbleiterplättchen mit wenigstens zwei übereinanderliegenden ebenen Schichten von einander entgegengesetztem Leitfähigkeitstyp, dessen Oberfläche teilweise durch ätzbeständige Schichten örtlich begrenzt abgedeckt wird, wobei die von der ätzbeständigen Schicht nicht bedeckten Teile des Halbleiterplättchens durch einen Ätzvorgang EMI2.4 <Desc/Clms Page number 3> Material, vorzugsweise ein synthetischer, vernetzter Kautschuk auf Silikonbasis, in die beim Ätzen gebildeten Kanäle (14) eingegossen und zur Bildung eines die Halbleiterbauelemente verbindenden Gitterwerkes (17) verfestigt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB5103568 | 1968-10-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
AT324435B true AT324435B (de) | 1975-08-25 |
Family
ID=10458386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT992372*1A AT324435B (de) | 1968-10-28 | 1969-10-21 | Verfahren zur herstellung von halbleiterbauelementen |
Country Status (4)
Country | Link |
---|---|
AT (1) | AT324435B (de) |
BG (1) | BG19606A3 (de) |
BR (1) | BR6913676D0 (de) |
ZA (1) | ZA696999B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097281A2 (de) * | 2000-06-13 | 2001-12-20 | Infineon Technologies Ag | Verfahren zur bearbeitung eines wafers |
-
1969
- 1969-10-03 ZA ZA696999A patent/ZA696999B/xx unknown
- 1969-10-21 AT AT992372*1A patent/AT324435B/de not_active IP Right Cessation
- 1969-10-27 BR BR213676/69A patent/BR6913676D0/pt unknown
- 1969-10-27 BG BG013254A patent/BG19606A3/xx unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097281A2 (de) * | 2000-06-13 | 2001-12-20 | Infineon Technologies Ag | Verfahren zur bearbeitung eines wafers |
DE10029035C1 (de) * | 2000-06-13 | 2002-02-28 | Infineon Technologies Ag | Verfahren zur Bearbeitung eines Wafers |
WO2001097281A3 (de) * | 2000-06-13 | 2002-04-11 | Infineon Technologies Ag | Verfahren zur bearbeitung eines wafers |
Also Published As
Publication number | Publication date |
---|---|
ZA696999B (en) | 1971-05-27 |
BG19606A3 (bg) | 1975-06-25 |
BR6913676D0 (pt) | 1973-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1080697B (de) | Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung | |
DE1232931B (de) | Verfahren zum teilweisen Dotieren von Halbleiterkoerpern | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE1544214A1 (de) | Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung | |
DE1954265A1 (de) | Halbleiter-Bauelement und Verfahren zur Herstellung desselben | |
DE2025611A1 (de) | ||
AT324435B (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE1589920B2 (de) | Verfahren zum herstellen einer integrierten halbleiter schaltung | |
DE2332822B2 (de) | Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium | |
DE102014117276A1 (de) | Verfahren und Vorrichtung zur unterseitigen Behandlung eines Substrats | |
DE2239145C3 (de) | Verfahren zur Vorbehandlung einer Halbleiterplatte aus Galliumarsenid | |
DE1044279B (de) | Verfahren zur Herstellung von Kontakten an Halbleiterkoerpern fuer Halbleiteranordnungen | |
DE1225766B (de) | Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern | |
DE1915294A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
DE1044287B (de) | Legierungsverfahren zur Herstellung von Halbleiter-anordnungen mit p-n-UEbergaengen | |
DE2200623A1 (de) | Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper | |
DE2136201A1 (de) | Verfahren zum verbinden gegeneinander isolierter leiterenden mit einem isolierenden substrat | |
DE1964546A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE1071846B (de) | ||
DE2136239A1 (de) | Verfahren zum Passivieren eines Mesa-PN-Übergangs | |
DE2147703A1 (de) | Verfahren zum Herstellen wurfelfbr miger Kristallkorper | |
DE802927C (de) | Verfahren zur Herstellung von Pflastersteinen o. dgl. aus Hochofenschlacke | |
DE1106876B (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE2430560C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen durch formgebende Behandlung mit einer Ätzlösung | |
DE2134385A1 (de) | Maskier verfahren für Halbleiteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ELJ | Ceased due to non-payment of the annual fee |