DE1915294A1 - Verfahren zum Zerteilen einer Halbleiterscheibe - Google Patents
Verfahren zum Zerteilen einer HalbleiterscheibeInfo
- Publication number
- DE1915294A1 DE1915294A1 DE19691915294 DE1915294A DE1915294A1 DE 1915294 A1 DE1915294 A1 DE 1915294A1 DE 19691915294 DE19691915294 DE 19691915294 DE 1915294 A DE1915294 A DE 1915294A DE 1915294 A1 DE1915294 A1 DE 1915294A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- semiconductor wafer
- glass
- trenches
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 239000011521 glass Substances 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 239000007858 starting material Substances 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- -1 silver ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/10—Methods
- Y10T225/12—With preliminary weakening
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Description
Deutsche ITT Industries GmbH M.B» Bakker 1-1
78 Freiburg, Hans-Bunte-Str«, I9 24. März 1969
Pat.Mo/Fu - Pl
DEUTSCHE ITT INDUSTRIES GESELLSCiIAPT MIT BESCHRÄNKTER HAFTUNG
FREIBURG i.Br.
Die Priorität der Anmeldung Nr0 7l8'523 vom 3» April I968 in
den Vereinigten Staaten von Amerika wird beansprucht.
Einer der wichtigsten, die Leistungsfähigkeit von Halbleiterbauelementen
-bestimmenden Faktoren ist die Beschaffenheit der
Halbleiteroberfläche. Diese beeinflußt die Langzeitzuverlässigkeit
des Bauelements, die wiederum davon abhängig ist, daß die ursprüngliche Oberflächenbeschaffenheit unter allen Temperaturbedingungen
und möglichen Verunreinigungseinflussen erhalten
bleibt» Das übliche Verfahren, optimale Oberflächenbedingungen zu erhalten und das Ablagern jeglicher Verunreinigungssubstanz,
die die Eigenschaften des Halbleiterkörpers verändern könnte, zu verhindern, besteht darin, die Oberfläche
und besonders den an die Oberfläche tretenden pn-übergang durch eine dielektrische Schicht, wie z.B. Siliziumdioxyd zu schützen.
Bevor man Siliziumdioxyd verwendet hat, wurden Silikonöl oder -fett, Silikonharze und Alkyd-Silikonkombinationslacke verwendet.
·
Andererseits wurde gefunden, daß Siliziumdioxyd allein oft nicht genügt, um abträgliche Beeinflussungen des pn-Übergangs
und der Halbleiteroberfläche durch verunreinigende Substanzen zu verhindern, da Siliziumdioxyd unter anderem etwas porös isto
Es wurde auch schon vorgeschlagen, eine Glasschicht zu ver-
909843/1 165
592 - M.B. Bakker 1-1
wenden, die auf die Siliziumdioxydschicht aufgeschmolzen wird, wobei die Siliziumdioxydschicht nicht verunreinigend
ist und an den Ausdehnungskoeffizient des Halbleiterkörpers · genau angepaßt ist» Das so passivierte Bauelement wird dann
mit den nötigen Zuleitungen und mit einem Gehäuse versehen,, um seine Anwendung zu ermöglichen. Halbleiterbauelemente mit
geschützten pn-Übergängen und Verfahren zum Schutz" mit Siliziumdioxydsohichten und chemisch mit verbundenen Glasüberzügen
sind aus den US-Patentschriften 3 2^7 428, 3 300 841
und 3 323 956 bekannt.
Nach dem Aufbringen der Glasschicht besteht jedoch das Problem,
die Halbleiterscheibe zu ritzen, um das Zerbrechen in die einzelnen Halbleiterelemente zu ermöglichen. Man muß dabei
durch die Glasschicht hindurchritzen und die darunterliegende Siliziumdioxydschicht anritzen, wobei der Unterschied
in den Härtegraden' von Glasschicht und Siliziumdioxydschicht Schwierigkeiten bereitet. Eine Lösungsmöglichkeit besteht darin, die Glasschicht entlang der Ritzlinien wegzuätzen, jedoch
ist dieses Verfahren aufwendig und zeitraubend.
Die Erfindung betrifft somit ein Verfahren zum Zerteilen einer
eine Vielzahl von Halbleiterbauelementen enthaltenden Halbleiterscheibe
in die einzelnen Elemente, wobei die Oberfläche der Halbleiterscheibe mit einer ersten dielektrischen Schicht
bedeckt, diese mit einer zweiten dielektrischen Schicht durch Schmelzen einer aufgebrachten Ausgangsmasse bedeckt, die Scheibe
geritzt und entlang der Ritzlinien gebrochen wird.
Die Aufgabe der Erfindung besteht darin, das Ritzen der fertigen Halbleiterscheibe zu vereinfachen und weniger aufwendig zu
gestalten. Dies wird erfindungsgemäß dadurch erreicht, daß in der Ausgangsmasse vor· dem Schmelzen am Ort der Ritzlinien Gräben
oder Kanäle erzeugt werden und daß die Seheibe nach dem Schmelzen
3/1165
Fl 592 M.B. Bakker 1-1
und Wiedererkalten der Ausgangsmasse in den Gräben geritzt
wird. . -
wird. . -
Die Erfindung wird nun anhand eines in den Figuren der Zeich»
nung dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1 zeigt eine Halbleiterdiode,
Fig. 2 zeigt einen Teil einer Halbleiterscheibe mit den darin angebrachten Kanälen.
In Fig. 1 ist eine typische Diode gezeigt, die aus einem Substrat
1 von n+-Leitfähigkeit, einer diffundierten oder epitaktisohen
η-leitenden Zone 2 und einer p-leitenden Zone 3 besteht,
die den pn-übergang bilden. Ferner besitzt diese Diode
eine n+-leitende Zone 4, die in die η-leitende Zone 2, die
p-leitende Zone J5 aus Isolationsgründen umgebend, eindiffundiert ist. Eine Siliziumdioxydschicht 5 bedeckt als erste
dielektrische Schicht die Oberfläche der Scheibe mit Ausnahme der metallenen .Kontaktfläche. Der Metallkontakt 6 besteht gewöhnlich aus einer vorbereitenden Metallschicht aus Gold, die auf der Oberfläche der p->leitenden Zone .3 aufgebracht ist,
und einer kleinen Silbermenge 7 von der ungefähren Form einer Halbkugel, die auf die Metallschicht elektrisch aufplattiert
ist. Die Silbermenge 7 wird nickelplattiert, um die Wanderung von Silberionen in die Glasschicht hinein zu verhindern. Der
Rückseitenkontakt 8 wird auf die untere Fläche des Substrats
aufplattiert und kann z.B. aus zinnplattiertem Silber bestehen.
p-leitende Zone J5 aus Isolationsgründen umgebend, eindiffundiert ist. Eine Siliziumdioxydschicht 5 bedeckt als erste
dielektrische Schicht die Oberfläche der Scheibe mit Ausnahme der metallenen .Kontaktfläche. Der Metallkontakt 6 besteht gewöhnlich aus einer vorbereitenden Metallschicht aus Gold, die auf der Oberfläche der p->leitenden Zone .3 aufgebracht ist,
und einer kleinen Silbermenge 7 von der ungefähren Form einer Halbkugel, die auf die Metallschicht elektrisch aufplattiert
ist. Die Silbermenge 7 wird nickelplattiert, um die Wanderung von Silberionen in die Glasschicht hinein zu verhindern. Der
Rückseitenkontakt 8 wird auf die untere Fläche des Substrats
aufplattiert und kann z.B. aus zinnplattiertem Silber bestehen.
Es ist selbstverständlich, daß die. Diffusionsschritte und die
Metallisierungsschritte einschließlich, dem Aufbringen der SiI-....
bermenge 7 in Übereinstimmung mit üblichen Verfahren an der
gesamten Halbleiterscheibe vorgenommen werden. Nach der Diffusion und dem Ausführen der Passivierungs- und Metallisierungs-
gesamten Halbleiterscheibe vorgenommen werden. Nach der Diffusion und dem Ausführen der Passivierungs- und Metallisierungs-
90 9 843/1 1 β 5
BAD ORIGINAL
Pl 592 M.B. Bakker 1-1
schritte wird auf die ganze Oberfläche der Halbleiterscheibe als zweite dielektrische Schicht 9 eine'Glasausgangsmasse in
Form, eines feinen Pulvers aufgebracht," das in Übereinstimmung
mit bekannten Verfahrenstechniken zentrifugiert wird, um es auf die gesamte Oberfläche gleichmäßig aufzubringen. Die Glasausgangsmasse
wird vor dem Erhitzen vom höchsten Punkt der Silbermenge dadurch entfernt, daß die Halbleiterscheibe über
ein Seidengitter bewegt wird. Es ist auch bekannt, das Glas von der Silbermenge durch Ätzen nach dem Erhitzen der Glas- .
ausgangsmasse zu entfernen.
Die Halbleiterscheibe wird anschließend in einen Ofen'gebracht
und bei einer Temperatur von ungefähr 64O°C für etwa 9 Minuten erhitzt, um die Glasausgangsmasse zu schmelzen. Als Glas, das
bei dem Verfahren der Erfindung verwendet werden kann, ist
eine der in der US-Patentschrift 3 ?00 841 angegebenen Glaszusammensetzungen
geeignet. Es kann auch irgendein anderes geeignetes Glas verwendet werden, wenn es nur bei niedriger
Temperatur schmilzt und thermische Ausdehnungseigenschaften besitzt, die denen von Silizium als Halbleitermaterial angepaßt
sind.
Wenn das Glas auf der gesamten Oberfläche nun erhitzt würde, so ergäbe das nachfolgende Ritzen, urn die Platte in die einzelnen
Elemente zerbrechen zu können, Defekte. Das Ritzen durch die geschmolzene Glasschicht und die passivierende Si-liziumdioxydschicht
hindurch machte auch hinsichtlich eines geeigneten Werkzeuges, der Geometrie und der Zusammensetzung
wegen der unterschiedlichen Härte der beiden Schichten Schwierigkeiten. Zusätzlich könnte das spröde Glas nicht entlang
scharfen und begrenzten Linien getrennt v/erden, sondern bekäme
unregelmäßige Ränder und ergäbe nicht den von der zweiten dielektrischen Schicht gewünschten Schutz. Demgegenüber
sieht die Erfindung nun vor, daß vor dem Schmelzen der Glas-
909843/1165
BAD ORIGINAL
Pl 592 ■ M.B, Bakker 1-1
ausgangsmasse und nach ihrem Aufbringen auf die Halbleiterscheibe
Gräben oder Kanäle in der Glasausgangsmasse entlang den Linien, an denen später geritzt und gebrochen wird, erzeugt werden. Diese Kanäle oder Gräben entfernen die Glasmasse
nur von den Flächen der Kanäle. Dies kann deutlich aus Pig. 1 ersehen werden, wo die Glasschicht 9 gezeigt ist,
wie sie die ganze Oberfläche des Elements mit Ausnahme eines kleinen Bereichs auf der Silbermenge 7 und am Bereich 10
längs des Umfangs des Halbleiterelements bedeckt. Es ist
klar, daß der Bereich 10 sich entlang den vier Seiten des Elements erstreckt. Das Werkzeug zum Eingraben der Kanäle
ist vorzugsweise zwar hart genug, die Glasausgangsmasse 9 zu entfernen, aber nicht die Siliziurndioxydschicht 5 zu
durchdringen.
Pig. 2 zeigt einen Teil einer Halbleiterscheibe, die eine
Mehrzahl der Halbleiterelemente nach Pig. 1 enthält, wobei die Silbermenge 7 im Zentrum jedes Elements und die eingegrabenen
Kanäle 10 gezeigt sind.
Nach dem Anbringen der Kanäle 10 auf der Halbleiterscheibe wird diese in einen Ofen gebracht und bei der' oben angegebenen
Temperatur für die genannte Zeit erhitzt» Nach dem Herausnehmen
aus dem Ofen wird die Scheibe nach bekannten Techniken entlang der Mitte der Kanäle 10 geritzt, um die Siliziumdioxydschicht
5 zu durchdringen. Dann wird sie in die einzelnen Kristallenen
zerbrochen.
909843/1165
BAD
Claims (6)
- Fl 592 M.B. Bakker 1-1PATENTANSPRÜCHE)/Verfahren zum Zerteilen einer eine Vielzahl von Halbleiterbauelementen enthaltenden Halbleiterscheibe in die einzel-. nen Elemente, wobei die Oberfläche der Halbleiterscheibe mit einer ersten dielektrischen Schicht bedeckt,- diese mit einer zweiten dielektrischen Schicht durch Schmelzen einer aufgebrachten Ausgangsmasse bedeckt, die Scheibe geritzt und entlang der Ritzlinien gebrochen wird, dadurch gekennzeichnet, daß in der Ausgangsmasse vor dem Schmelzen am Ort der Ritzlinien Gräben oder Kanäle erzeugt v/erden und daß die Scheibe nach dem Schmelzen und wiedererkalten der Ausgangsmasse in den Gräben geritzt wird.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als erste dielektrische Schicht Siliziumdioxyd verwendet wird.
- 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als zweite dielektrische Schicht Glas verwendet wird.
- 4) Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß ein" niedrigschmelzendes Glas, dessen Ausdehnungskoeffizient demjenigen von Siliziumdioxyd angepaßt ist, verwendet wird.
- 5) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefe der Gräben gleich groß wie die Dicke der zweiten dielektrischen Schicht gewählt wird.
- 6) Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Gräben mittels eines Werkzeugs erzeugt werden, dessen Härte größer als die ungeschmolzene zweite dielektrische Schicht, aber kleiner als die Härte der ersten dielektrischen Schicht ist.909843/ 1 16"5 '■-■■"BAD ORIGINAL
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US71852368A | 1968-04-03 | 1968-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1915294A1 true DE1915294A1 (de) | 1969-10-23 |
| DE1915294B2 DE1915294B2 (de) | 1974-06-06 |
Family
ID=24886387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1915294A Pending DE1915294B2 (de) | 1968-04-03 | 1969-03-26 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3535773A (de) |
| JP (1) | JPS4810900B1 (de) |
| DE (1) | DE1915294B2 (de) |
| GB (1) | GB1233139A (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS497635B1 (de) * | 1968-12-27 | 1974-02-21 | ||
| US3699402A (en) * | 1970-07-27 | 1972-10-17 | Gen Electric | Hybrid circuit power module |
| US3916510A (en) * | 1974-07-01 | 1975-11-04 | Us Navy | Method for fabricating high efficiency semi-planar electro-optic modulators |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| JPS5396761U (de) * | 1977-01-11 | 1978-08-05 | ||
| US5246880A (en) * | 1992-04-27 | 1993-09-21 | Eastman Kodak Company | Method for creating substrate electrodes for flip chip and other applications |
| JP3007497B2 (ja) | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
| US20060243379A1 (en) * | 2005-04-29 | 2006-11-02 | E-Beam & Light, Inc. | Method and apparatus for lamination by electron beam irradiation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2970730A (en) * | 1957-01-08 | 1961-02-07 | Motorola Inc | Dicing semiconductor wafers |
| US3361592A (en) * | 1964-03-16 | 1968-01-02 | Hughes Aircraft Co | Semiconductor device manufacture |
| DE1602001C3 (de) * | 1965-04-30 | 1975-07-03 | Nippon Electric Co. Ltd., Tokio | Verfahren zur Herstellung von Halbleiterelementen |
| US3396452A (en) * | 1965-06-02 | 1968-08-13 | Nippon Electric Co | Method and apparatus for breaking a semiconductor wafer into elementary pieces |
-
1968
- 1968-04-03 US US3535773D patent/US3535773A/en not_active Expired - Lifetime
-
1969
- 1969-03-26 DE DE1915294A patent/DE1915294B2/de active Pending
- 1969-04-02 GB GB1233139D patent/GB1233139A/en not_active Expired
- 1969-04-03 JP JP2590469A patent/JPS4810900B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4810900B1 (de) | 1973-04-09 |
| GB1233139A (de) | 1971-05-26 |
| DE1915294B2 (de) | 1974-06-06 |
| US3535773A (en) | 1970-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69415838T2 (de) | Ein Substrathalter | |
| DE2726667A1 (de) | Oberflaechenpassiviertes halbleiterbauelement und verfahren zum herstellen desselben | |
| DE1963162C3 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
| EP0176746A1 (de) | Erzeugung von Kupferhöckern für integrierte Schaltungen | |
| DE2832740A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE1915294A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
| DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
| DE2739762A1 (de) | Verfahren zur stabilisierenden oberflaechenbehandlung von halbleiterkoerpern | |
| DE3346239C2 (de) | ||
| DE2332822B2 (de) | Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium | |
| DE1946673A1 (de) | Verbesserte Aluminiummetallisierung auf einem Monolithen | |
| DE7119982U (de) | Halbleitervorrichtung | |
| DE1929084C3 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2136201C3 (de) | Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement | |
| DE3636366C2 (de) | ||
| DE2550512A1 (de) | Verfahren zur herstellung einer metallisierung auf einem substrat | |
| EP0020395A1 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
| DE2363269A1 (de) | Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus | |
| DE2548528C3 (de) | Verfahren zum Passivieren von mit Metallkontaktbergen versehenen Halbleiteranordnungen | |
| DE2149705A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2041819A1 (de) | Herstellungsverfahren fuer integrierte Schaltungen | |
| DE2437197A1 (de) | Halbleiteranordnung und verfahren zur herstellung derselben | |
| DE3334095A1 (de) | Verfahren zum aetzen tiefer graeben in siliziumscheiben mit glatter oberflaeche | |
| DE2021819A1 (de) | Halbleiterbauelement mit Glaspassivierung | |
| DE2634095A1 (de) | Verfahren zum herstellen integrierter schaltungen |