WO2001097281A2 - Verfahren zur bearbeitung eines wafers - Google Patents

Verfahren zur bearbeitung eines wafers Download PDF

Info

Publication number
WO2001097281A2
WO2001097281A2 PCT/DE2001/002150 DE0102150W WO0197281A2 WO 2001097281 A2 WO2001097281 A2 WO 2001097281A2 DE 0102150 W DE0102150 W DE 0102150W WO 0197281 A2 WO0197281 A2 WO 0197281A2
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
layer
carrier wafer
carrier
protective layer
Prior art date
Application number
PCT/DE2001/002150
Other languages
English (en)
French (fr)
Other versions
WO2001097281A3 (de
Inventor
Friedrich Kröner
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001097281A2 publication Critical patent/WO2001097281A2/de
Publication of WO2001097281A3 publication Critical patent/WO2001097281A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Definitions

  • the invention relates to a method for processing a wafer.
  • Wafers of this type are designed as thin semiconductor wafers and are used to produce integrated circuits. Various processing steps are carried out on the wafer in order to produce such integrated circuits.
  • processing processes include, for example, exposure or etching processes.
  • processing processes include doping processes, such as implantation processes for generating predetermined doping profiles.
  • electrically active thicknesses of significantly less than 100 ⁇ m are required, so that the thicknesses of the wafers to be processed are ideally of this order of magnitude.
  • the invention is based on the object of designing a method of the type mentioned at the outset such that thin wafers can also be processed error-free with little effort.
  • processing steps are carried out on a wafer which is detachably connected to a carrier wafer.
  • a protective layer is first applied to a first wafer side of the wafer and then the carrier wafer is positioned on the wafer side of the wafer carrying the protective layer.
  • the carrier wafer is then connected to the wafer by applying a connection layer, part of the connection layer being introduced into holes in the carrier wafer and rests on the parts of the protective layer which are exposed through the holes.
  • the necessary processing steps are then carried out on the second exposed wafer side of the wafer.
  • the carrier wafer is detached from the wafer by removing the connecting layer and then preferably the protective layer is removed.
  • a major advantage of this method is that even with very small thicknesses of the wafer, which can in particular be below 100 ⁇ m, the connection with the carrier wafer ensures that processing steps on the wafer are carried out correctly. In particular, it is ensured that the wafers are not broken or bent when the processing steps are carried out, so that the rejection rates are correspondingly low. This means that, in particular, inexpensive standard equipment can be used to carry out the processing steps without increasing the reject rate when processing the wafers.
  • connection layer in order to fix the respective wafer on the carrier wafer.
  • the connection layer lying between the carrier wafer and the wafer enables the connection to be reliably established regardless of the topographies of the carrier wafer and wafer. It is also advantageous that this compound is insensitive to external particles.
  • the chemical and mechanical properties of the connection layer can be selected such that the connection between the carrier wafer and the wafer on the one hand is stable and reproducible and, on the other hand, can be easily solved, in particular by using solvents.
  • a protective layer applied to the wafer prevents undesired damage to the wafer when it is connected to the carrier wafer or when it is detached from the carrier wafer.
  • Figure 1 a Schematic representation of a wafer and a carrier wafer arranged at a distance from this.
  • FIG. 1b Detail of the carrier wafer positioned on the wafer and connected to it via a connecting layer according to FIG. 1a.
  • Figure 1 c Enlarged section of the illustration according to Figure 1 b.
  • Figure 2 First embodiment of a structure of the wafer connected to the carrier wafer.
  • Figure 3 Second embodiment of a structure of the wafer connected to the carrier wafer.
  • FIG. 1 schematically shows a section of a disk-shaped wafer 1, which is used to manufacture integrated ones
  • the wafer 1 is preferably made of silicon and has a low thickness ke, which is typically well below 100 ⁇ m.
  • various high-temperature processes are carried out on the front of the wafer 1. This is followed by processing the back of the wafer 1 with further processing steps.
  • FIG. 1 a schematically shows a carrier wafer 2 positioned above the wafer 1.
  • the carrier wafer 2 has a plurality of holes 3 arranged in predetermined positions and axially penetrating the carrier wafer 2.
  • the holes 3 have beveled flanks, so that the diameters of the holes 3 continuously taper towards their lower edges facing the wafer 1.
  • the thickness of the carrier wafer 2 is preferably considerably greater than the thickness of the wafer 1. Thus, although the very thin wafer 1 is sensitive to mechanical damage, such as breaking or bending, the carrier wafer 2 is not.
  • the latter is detachably connected to the carrier wafer 2.
  • a protective layer 4 is first applied to the front side of the wafer 1 facing the carrier wafer 2.
  • This protective layer 4 is formed by a nitride.
  • the protective layer 4 preferably consists of silicon nitride.
  • the protective layer 4 protects the front side of the wafer 1 when establishing the connection with the carrier wafer 2.
  • the carrier wafer 2 preferably has alignment marks (not shown). With these alignment marks, the carrier wafer 2 is aligned relative to the wafer 1 and then placed on the front of the wafer 1. A mechanical auxiliary device (not shown) is used to ensure the mechanical contact between the wafer 1 and the carrier wafer 2.
  • connection layer 5 is applied to the surface of the carrier wafer 2, as can be seen from FIG. 1b.
  • connection layer 5 lies in particular on the flanks of the holes 3 of the carrier wafer 2 and on the through
  • connection layer 5 which fixes the wafer 1 on the carrier wafer 2.
  • connection layer 5 as shown in FIG. 1b, compensates for unevenness on the surface of the wafer 1, so that the connection produced by means of the connection layer 5 is independent of the
  • the connecting layer 5 is formed from an oxide, preferably from a silicon oxide.
  • the connection layer 5 is then preferably applied by means of a CVD method.
  • LPCVD low pressure CVD
  • PECVD PECVD process
  • connection layer 5 designed in this way, it is ensured in particular that the connection layer 5 remains concentrated in the area of the holes 3 on the wafer surface and not in adjacent cavities 6 between wafer 1 and carrier wafer 2, which are shown in particular in FIG. 1 c , penetrates.
  • connection layer 5 can be formed from a viscous medium such as, for example, a spin on glass.
  • connection layer 5 is applied by means of a spin coating process.
  • connection layer 5 by means of galvanic
  • Processing steps can be carried out on the rear side of the wafer 1 fixed to the carrier wafer 2 without the risk of damage to the wafer 1. Examples of such machining processes are shown schematically in FIGS. 2 and 3.
  • the carrier is positioned on the wafer 1 such that the holes 3 of the carrier wafer 2 lie in the region of cell structures 7 of the wafer 1.
  • the cell structures 7, but not the other areas of the wafer 1 are to be exposed in order to generate macropores.
  • light is irradiated 8 on the carrier wafer 2, wherein the light '8 is formed on the light impermeable base body of the wearer, the "example of a doped with positive charge carriers layer is reflected. 8
  • the light penetrates the connection layer 5 in the area of the holes 3 of the carrier wafer 2 and thus leads to an exposure of the cell structures 7 lying behind.
  • FIG. 3 shows an exemplary embodiment of a wafer 1 fixed to a carrier wafer 2, which has three differently doped zones 9, 10, 11. Structures of this type are required for the production of common source circuits.
  • a zone 9 is formed by an n " implantation region.
  • a second zone 10 forms the region of the p implantation for channel production.
  • a third zone 11 represents the region of the n + implantation for the common source of these circuits Structured short-circuits 12 are incorporated into the zones 10 and 11 formed regions.
  • Such processes can only be carried out on thin wafers 1 with the aid of the inventive connection of the wafer 1 to the carrier wafer 2.
  • the wafer 1 is detached from the carrier wafer 2 again.
  • the connection layer 5 is removed by means of a solvent. Hydrofluoric acid is preferably used as the solvent.
  • the protective layer 4 can also be removed from the wafer 1 immediately after the connection layer 5 has been detached.
  • the protective layer 4 on the front side of the wafer 1 is retained until a further carrier wafer 2 is fixed on the rear side of the wafer 1 by means of the connecting layer 5, a protective layer 4 also previously being on the rear side can be applied.
  • processing steps can be carried out on the front side of the wafer 1 fixed to the second carrier wafer 2.
  • processing steps include, in particular, front-side structuring of the wafer 1, multilayer metallization, passivation and the like.
  • front-side structuring of the wafer 1 multilayer metallization, passivation and the like.
  • almost all processing steps can be carried out on wafers 1 fixed to carrier wafers 2. Only the rear side metallization and the electrical measurement of the integrated circuits produced from the wafers 1 are not covered by this.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Bearbeitung eines scheibenförmigen Wafers (1) bei welchem unter Zwischenlagerung einer Schutzschicht (4) auf einen Wafer (1) ein Träger-Wafer (2) aufgebracht wird. Der Träger-Wafer (2) wird mit dem Wafer (1) mittels einer Verbindungsschicht (5) lösbar verbunden. An der freiliegenden Scheibenseite des Wafers (1) werden Bearbeitungsschritte durchgeführt, wonach der Träger-Wafer (2) durch Entfernen der Verbindungsschicht (5) vom Wafer (1) abgelöst wird.

Description

Beschreibung
Verfahren zur Bearbeitung eines Wafers
Die Erfindung betrifft ein Verfahren zur Bearbeitung eines Wafers .
Derartige Wafer sind als dünne Halbleiterscheiben ausgebildet und dienen zur Herstellung von integrierten Schaltkreisen. Zur Herstellung derartiger integrierter Schaltkreise werden an dem Wafer verschiedene Bearbeitungsschritte durchgeführt.
Hierzu gehören beispielsweise Belichtungs- oder Ätzprozesse. Desweiteren zählen zu den Bearbeitungsprozessen Dotierprozes- se wie zum Beispiel Implantationsprozesse zur Erzeugung von vorgegebenen Dotierprofilen.
Bei der Durchführung derartiger Bearbeitungsschritte treten insbesondere dann Probleme auf, wenn diese an besonders dün- nen Wafern durchgeführt werden sollen.
Bei zahlreichen Anwendungen von integrierten Schaltkreisen werden elektrisch aktive Dicken von deutlich kleiner als 100 μm gefordert, so dass auch die Dicken der zu bearbeitenden Wafer im Idealfall in dieser Größenordnung liegen.
Die Bearbeitung derartig dünner Wafer lässt sich oft nur mit hohen Ausschussraten infolge mechanischen Bruchs oder Verbie- gung der Wafer durchführen.
Zudem können an besonders dünnen Wafern bestimmte Bearbeitungsprozesse nur mit stark erhöhtem Aufwand oder überhaupt nicht durchgeführt werden. Sollen beispielsweise in Wafern frei wählbare Dotierprofile zur Herstellung' von Transistoren oder dergleichen' erzeugt werden, so sind deren Eigenschaften aufgrund der geringen Dicke des Wafers nur begrenzt vorgebbar. Beispiele hierfür sind Rückseiten-Emitter und Feldstopp-Dotierungen von Insula- ted Gate Bipolar Transistoren und den dazugehörigen Freilaufdioden, deren Spannungsklasse aufgrund der Probleme bei der Bearbeitung von dünnen Silizium-Wafern nach unten begrenzt' ist.
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren der eingangs genannten Art so auszubilden, dass auch dünne Wafer mit geringem Aufwand fehlerfrei bearbeitet werden können.
Zur Lösung dieser Aufgabe sind die Merkmale des Anspruchs 1 vorgesehen. Vorteilhafte Ausführungsformen und zweckmäßige Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
Erfindungsgemäß erfolgt die Durchführung von Bearbeitungs- schritten an einem Wafer, welcher lösbar mit einem Träger- Wafer verbunden ist.
Hierzu wird zunächst eine Schutzschicht auf eine erste Scheibenseite des Wafers aufgebracht und dann der Träger-Wafer auf der die Schutzschicht tragenden Scheibenseite des Wafers positioniert .
Daraufhin wird der Träger-Wafer mit dem Wafer durch Aufbringen einer Verbindungsschicht verbunden, wobei ein Teil der Verbindungsschicht in Löcher im Träger-Wafer eingebracht wird und auf den durch die Löcher freiliegenden Teilen der Schutzschicht aufliegt.
Dann werden die notwendigen Bearbeitungsschritte an der zwei- ten freiliegenden Scheibenseite des Wafers durchgeführt.
Schließlich wird der Träger-Wafer durch Entfernen der Verbindungsschicht vom Wafer abgelöst und dann vorzugsweise die Schutzschicht entfernt.
Ein wesentlicher Vorteil dieses Verfahrens besteht darin, dass auch bei sehr geringen Dicken des Wafers, die insbesondere unterhalb von 100 μm liegen können, durch die Verbindung mit dem Träger-Wafer eine fehlerfreie Durchführung von Bear- beitungsschritten am Wafer gewährleistet ist. Insbesondere ist gewährleistet, dass bei der Durchführung der Bearbeitungsschritte die Wafer nicht brechen oder durchgebogen werden, so dass die Ausschussraten entsprechend gering sind. Damit kann insbesondere auch kostengünstiges Standardequipment zur Durchführung der Bearbeitungsschritte verwendet werden, ohne dass die Ausschussrate bei der Bearbeitung der Wafer erhöht wird.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht in der Verwendung einer Verbindungsschicht um den jeweiligen Wafer am Träger-Wafer zu fixieren. Durch die zwischen Träger- Wafer und Wafer liegende Verbindungsschicht kann die Verbindung unabhängig von den Topographien des Träger-Wafers und Wafers zuverlässig hergestellt werden. Zudem ist .vorteilhaf , dass diese Verbindung unempfindlich gegen externe Partikel ist. Weiterhin kann die Verbindungsschicht in ihren chemischen und mechanischen Eigenschaften so gewählt werden, dass die Verbindung zwischen Träger-Wafer und Wafer einerseits stabil und reproduzierbar ausgebildet ist und andererseits auf einfache Weise, insbesondere durch den Einsatz von Lösungsmitteln, wieder gelöst werden kann.
Dabei verhindert eine auf den Wafer aufgebrachte Schutzschicht unerwünschte Beschädigungen des Wafers bei der Verbindung mit dem Träger-Wafer oder bei der Ablösung vom Träger-Wafer.
Die Erfindung wird im nachstehenden anhand der Zeichnungen erläutert. Es zeigen:
Figur 1 a: Schematische Darstellung eines Wafers und eines in Abstand zu diesem angeordneten Träger-Wafers .
Figur 1 b: Ausschnitt des auf dem Wafer positionierten und über eine Verbindungsschicht mit diesem verbundenen Träger-Wafers gemäß Figur 1 a.
Figur 1 c: Vergrößerter Ausschnitt der Darstellung gemäß Figur 1 b.
Figur 2: Erstes Ausführungsbeispiel einer Struktur des mit dem Träger-Wafer verbundenen Wafers .
Figur 3 : Zweites Ausführungsbeispiel einer Struktur des mit dem Träger-Wafer verbundenen Wafers.
Figur 1 zeigt schematisch einen Ausschnitt eines scheibenför- migen Wafers 1, welcher zur Herstellung von integrierten
Schaltkreisen oder dergleichen verwendet wird. Der Wafer 1 besteht vorzugsweise aus Silizium und weist eine geringe Dik- ke auf, die typischerweise deutlich unterhalb von 100 μm liegt.
Zur Herstellung der integrierten Schaltkreise sind an dem "Wa- fer 1 unterschiedliche Bearbeitungsschritte durchzuführen. Beispiele hierfür sind Lithographieprozesse, Ätzprozesse, Implantationsprozesse und dergleichen.
Im vorliegenden Ausführungsbeispiel werden an der Vorderseite des Wafers 1 diverse Hochtemperaturprozesse durchgeführt. Daran schließt eine Bearbeitung der Rückseite des Wafers 1 mit weiteren Bearbeitungsschritten an.
Erfindungsgemäß wird hierzu der Wafer 1 an einem Träger-Wafer 2 fixiert, der vorzugsweise aus monokristallinem Silizium besteht. Figur 1 a zeigt schematisch einen oberhalb des Wafers 1 positionierten Träger-Wafer 2. Der Träger-Wafer 2 weist mehrere in vorgegebenen Positionen angeordnete und den Träger-Wafer 2 axial durchsetzende Löcher 3 auf. Die Löcher 3 weisen abgeschrägte Flanken auf, so dass sich die Durchmesser der Löcher 3 zu ihren unteren, dem Wafer 1 zugewandten Rändern hin kontinuierlich verjüngen. Die Dicke des Träger- Wafers 2 ist vorzugsweise erheblich größer als die Dicke des Wafers 1. Somit ist zwar der sehr dünn ausgebildete Wafer 1 empfindlich gegen mechanische Beschädigungen wie zum Beispiel Brechen oder Verbiegen, nicht jedoch der Träger-Wafer 2.
Zum Schutz des Wafers 1 gegen derartige Beschädigungen bei den nachfolgenden Bearbeitungsschritten wird dieser mit dem Träger-Wafer 2 lösbar verbunden.
Hierzu wird zunächst auf die dem Träger-Wafer 2 zugewandte Vorderseite des Wafers 1 eine Schutzschicht 4 aufgebracht. I
6 Diese Schutzschicht 4 ist von einem Nitrid gebildet. Vorzugsweise besteht die Schutzschicht 4 aus Silizium-Nitrid. Die Schutzschicht 4 schützt die Vorderseite des Wafers 1 bei der Herstellung der Verbindung mit dem Träger-Wafer 2.
Der Träger-Wafer 2 weist vorzugsweise nicht dargestellte AIignment-Marken auf. Mit diesen AIignment-Marken wird der Träger-Wafer 2 relativ zum Wafer 1 ausgerichtet und dann auf die Vorderseite des Wafers 1 aufgesetzt. Zur Sicherstellung des mechanischen Kontakts zwischen dem Wafer 1 und dem Träger-Wafer 2 wird eine nicht dargestellte mechanische Hilfsvorrichtung verwendet.
Zur Herstellung der Verbindung zwischen Wafer 1 und Träger- Wafer 2 wird, wie aus Figur 1 b ersichtlich, auf die Oberfläche des Träger-Wafers 2 eine Verbindungsschicht 5 aufgebracht .
Die Verbindungsschicht 5 liegt dabei insbesondere an den Flanken der Löcher 3 des Träger-Wafers 2 und an den durch die
Löcher 3 freiliegenden Teilen der mit der Schutzschicht 4 beschichteten Vorderseite des Wafers 1. Somit wird über die Verbindungsschicht 5 eine Verbindung zwischen Wafer 1 und Träger-Wafer 2 hergestellt, welche den Wafer 1 am Träger- Wafer 2 fixiert.
Dabei ist besonders vorteilhaft, dass die Verbindungsschicht 5, wie in Figur 1 b dargestellt, Unebenheiten auf der Oberfläche des Wafers 1 ausgleicht, so dass die mittels der Ver- bindungsschicht 5 hergestellte Verbindung unabhängig von der
Topographie des Wafers 1 und auch des Träger-Wafers 2 ist. In einer bevorzugten Ausführungsform ist die Verbindungs- schicht 5 von einem Oxid, vorzugsweise von einem Silizium- Oxid gebildet. Die Verbindungsschicht 5 wird dann vorzugsweise mittels eines CVD-Verfahrens aufgebracht. Besonders gee'ig- net sind dabei LPCVD-Verfahren (low pressure CVD) oder PECVD- Verfahren (plasma enhanced CVD) .
Bei derartig ausgebildeten Verbindungsschichten 5 ist insbesondere gewährleistet, dass die Verbindungsschicht 5 im Be- reich der Löcher 3 auf der Wafer-Oberflache konzentriert bleibt und nicht in angrenzende Hohlräume 6 zwischen Wafer 1 und Träger-Wafer 2, die insbesondere in Figur 1 c dargestellt sind, eindringt.
Alternativ kann die Verbindungsschicht 5 von einem viskosen Medium wie zum Beispiel einem spin on Glas gebildet sein. In diesem Fall wird die Verbindungsschicht 5 mittels eines Aufschleuderverfahrens aufgebracht .
Weiterhin kann die Verbindungsschicht 5 mittels galvanischer
Abscheidung oder mittels eines PVD-Verfahrens aufgebracht werden .
An der Rückseite des am Träger-Wafer 2 fixierten Wafers 1 können Bearbeitungsschritte durchgeführt werden, ohne dass die Gefahr einer Beschädigung des Wafers 1 besteht. Beispiele für derartige Bearbeitungsprozesse sind schematisch in den Figuren 2 und 3 dargestellt. Bei dem in Figur 2 dargestellten Ausführungsbeispiel ist der Träger so am Wafer 1 positioniert, dass die Löcher 3 des Trä- ger-Wafers 2 im Bereich von Zellstrukturen 7 des Wafers 1 liegen. In einem Bearbeitungsschritt sollen zur Erzeugung von Makroporen nur die Zellstrukturen 7 nicht jedoch die übrigen Gebiete des Wafers 1 belichtet werden. Hierzu wird Licht 8 auf den Träger-Wafer 2 gestrahlt, wobei das Licht '8 an dem licht- undurchlässigen Grundkörper des Trägers, der "beispielsweise von einer mit positiven Ladungsträgern dotierten Schicht gebildet ist, reflektiert wird. Dagegen durchdringt das Licht 8 die Verbindungsschicht 5 im Bereich der Löcher 3 des Träger- Wafers 2 und führt so zu einer Belichtung der dahinter lie- genden Zellstrukturen 7.
Figur 3 zeigt ein Ausführungsbeispiel eines an einem Träger- Wafer 2 fixierten Wafers 1, der drei unterschiedlich dotierte Zonen 9, 10, 11 aufweist. Derartige Strukturen werden zur Herstellung von Common-Source Schaltkreisen benötigt. Eine Zone 9 ist von einem n"-Implantationsgebiet gebildet. Eine zweite Zone 10 bildet das Gebiet der p- Implantation zur Kanalherstellung. Eine dritte Zone 11 stellt das Gebiet der n+- Implantation für die Common-Source dieser Schaltkreise dar. Zwischen den von den Zonen 10 und 11 gebildeten Gebieten werden strukturierte Kurzschlüsse 12 eingearbeitet. Derartige Prozesse sind an dünnen Wafern 1 nur mit Hilfe der erfindungsgemäßen Verbindung des Wafers 1 mit dem Träger-Wafer 2 durchführbar .
Nach Abschluss dieser Bearbeitungsschritte wird der Wafer 1 wieder vom Träger-Wafer 2 abgelöst. Hierfür wird die Verbindungsschicht 5 mittels eines Lösungsmittels entfernt. Vorzugsweise wird als Lösungsmittel Flusssäure verwendet.
Prinzipiell kann unmittelbar nach Ablösen der Verbindungsschicht 5 auch die Schutzschicht 4 wieder vom Wafer 1 entfernt werden. In einer vorteilhaften Ausführungs orm der Erfindung bleibt die Schutzschicht 4 an der Vorderseite des Wafers 1 so lange erhalten, bis ein weiterer Träger-Wafer 2 an der Rückseite des Wafers 1 mittels der Verbindungsschicht 5 fixiert wird, wobei auch an der Rückseite zuvor eine Schutzschicht 4 aufgetragen werden kann.
Dann können an der Vorderseite des am zweiten Träger-Wafers 2 fixierten Wafers 1 weitere Bearbeitungsschritte durchgeführt werden. Derartige Bearbeitungsschritte umfassen insbesondere eine Vorderseitenstrukturierung des Wafers 1, eine Mehrlagenmetallisierung, eine Passivierung und dergleichen. Somit können bei an Träger-Wafern 2 fixierten Wafern 1 nahezu sämtli- ehe Bearbeitungsschritte durchgeführt werden. Lediglich die Rückseitenmetallisierung und die elektrische Messung der aus den Wafern 1 hergestellten integrierten Schaltkreise ist hiervon nicht abgedeckt.

Claims

Patentansprüche
1. Verfahren zur Bearbeitung eines scheibenförmigen Wafers (1) umfassend folgende Verfahrensschritte
- Aufbringen einer Schutzschicht (4) auf eine erste Scheibenseite des Wafers (1) ,
- Positionierung eines Träger-Wafers (2) auf der die Schutzschicht (4) tragenden Scheibenseite des Wafers (1) , - Verbinden des Träger-Wafers (2) mit dem Wafer (1) durch Aufbringen einer Verbindungsschicht (5) , wobei ein Teil der Verbindungsschicht (5) in Löcher (3) im Träger-Wafer (2) eingebracht wird und auf den durch die Löcher (3) freiliegenden Teilen der Schutzschicht (4) aufliegt, - Durchführen von Bearbeitungsschritten an der zweiten freiliegenden Scheibenseite des Wafers (1) ,
- Ablösen des Träger-Wafers (2) durch Entfernen der Verbindungsschicht (5) .
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass nach dem Entfernen der Verbindungs- schicht (5) die Schutzschicht (4) entfernt wird.
3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n - z e i c h n e t , dass der Träger-Wafer (2) zuerst an der Vorderseite des Wafers (1) mittels der Verbindungsschicht (5) fixiert wird, so dass erste Bearbeitungsschritte an der Rückseite des Wafers (1) durchgeführt werden, und dass nach Entfernen des Träger.-Wafers (2) ein weiterer Träger-Wafer (2) an der Rückseite des Wafers (1) mittels der Verbindungsschicht (5) fixiert wird, so dass nachfolgend weitere Bearbeitungsschritte an der Vorderseite des Wafers (1) durchgeführt werden.
4. Verfahren nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass nach Verbinden des Träger-Wafers (2) mit dem Wafer (1) an dessen Rückseite die Schutzschicht (4) auf der Vorderseite des Wafers (1) entfernt wird, wonach die weiteren Bearbeitungsschritte an der Vorderseite des Wafers (1) durchgeführt werden.
5. Verfahren nach einem der Ansprüche 1 - 4, d a d u r c h g e k e n n z e i c h n e t , dass die Verbindungsschicht
(5) mittels eines CVD-Verfahrens aufgebracht wird.
6. Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , dass die Verbindungsschicht (5) mittels eines LPCVD-Verfahrens oder eines PECVD-Verfahrens aufgebracht wird.
7. Verfahren nach einem der /Ansprüche 5 oder 6, d a d u r c h g e k e n n z e i c h n e t , dass die Verbin- dungsschicht (5) von einem Oxid gebildet ist.
8. Verfahren nach einem der Ansprüche 1 - 4, d a d u r c h g e k e n n z e i c h n e t , dass die VerbindungsSchicht (5) von einem viskosen Medium gebildet ist, welches mittels eines AufSchleuderverfahrens aufgebracht wird.
9. Verfahren nach einem der Ansprüche 1 - 4, dadurch gekennzeichnet, dass die Verbindungsschicht (5) mittels galvanischer Abscheidung aufgebracht wird.
10. Verfahren nach einem der Ansprüche 1 - 4, d a d u r c h g e k e n n z e i c h n e t , dass die Verbindungsschicht (5) mittels eines PVD-Verf ahrens aufgebracht wird.
11. Verfahren nach einem der Ansprüche 1 - 10, d a d u r c h g e k e n n z e i c h n e t , dass die Schutzschicht (4) von einem Nitrid gebildet ist.
12. Verfahren nach einem der Ansprüche 1 - 11, d a d u r c h g e k e n n z e i c h n e t , dass der Träger-Wafer (2) aus monokristallinem Silizium besteht.
13. Verfahren nach einem der Ansprüche 1 - 12, d a d u r c h g e k e n n z e i c h n e t , dass sich die Durchmesser der Löcher (3) in dem Träger-Wafer (2) zu ihrem unteren, an der Schutzschicht (4) ausmündenden Rand hin verjüngen.
14. Verfahren nach einem der Ansprüche 1 - 13, d a d u r c h g e k e n n z e i c h n e t , dass auf dem Träger-Wafer (2) zu dessen Positionierung AIignment-Marken aufgebracht sind.
15. Verfahren nach einem der Ansprüche 1 - 14, d a d u r c h g e k e n n z e i c h n e t , dass die Verbindungsschicht
(5) mit einem Lösemittel entfernt wird.
16. Verfahren nach Anspruch 15, d a d u r c h g e k e n n z e i c h n e t , dass als Lösemittel Flusssäure verwendet wird.
PCT/DE2001/002150 2000-06-13 2001-06-10 Verfahren zur bearbeitung eines wafers WO2001097281A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10029035.3 2000-06-13
DE2000129035 DE10029035C1 (de) 2000-06-13 2000-06-13 Verfahren zur Bearbeitung eines Wafers

Publications (2)

Publication Number Publication Date
WO2001097281A2 true WO2001097281A2 (de) 2001-12-20
WO2001097281A3 WO2001097281A3 (de) 2002-04-11

Family

ID=7645529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/002150 WO2001097281A2 (de) 2000-06-13 2001-06-10 Verfahren zur bearbeitung eines wafers

Country Status (2)

Country Link
DE (1) DE10029035C1 (de)
WO (1) WO2001097281A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
DE10232914B4 (de) * 2002-07-19 2004-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben
DE10238601A1 (de) * 2002-08-22 2004-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Handhabungswafer zur Handhabung von Substraten
DE102012107899B4 (de) * 2012-04-25 2014-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Waferanordnung mit Trägerwafer und Herstellungsverfahren dafür
US9111982B2 (en) 2012-04-25 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer assembly with carrier wafer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3632074A (en) * 1967-10-09 1972-01-04 Western Electric Co Releasable mounting and method of placing an oriented array of devices on the mounting
AT324435B (de) * 1968-10-28 1975-08-25 Joseph Lucas Ind Verfahren zur herstellung von halbleiterbauelementen
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
US4023997A (en) * 1967-10-09 1977-05-17 Western Electric Company, Inc. Method of placing an oriented array of devices on a releasable mounting
EP0325704A2 (de) * 1988-01-27 1989-08-02 General Instrument Corporation Prozess zur gleichzeitigen Herstellung einer Mehrzahl von Halbleiterbauelementen aus einer einzigen Scheibe
EP0844648A1 (de) * 1996-06-07 1998-05-27 Rohm Co., Ltd. Halbleiterbaustein und verfahren zu dessen herstellung
EP0977240A1 (de) * 1998-07-30 2000-02-02 IMEC vzw System, Verfahren und Vorrichtung Zur Bearbeitung von Halbleitern
FR2792440A1 (fr) * 1999-04-19 2000-10-20 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3632074A (en) * 1967-10-09 1972-01-04 Western Electric Co Releasable mounting and method of placing an oriented array of devices on the mounting
US4023997A (en) * 1967-10-09 1977-05-17 Western Electric Company, Inc. Method of placing an oriented array of devices on a releasable mounting
AT324435B (de) * 1968-10-28 1975-08-25 Joseph Lucas Ind Verfahren zur herstellung von halbleiterbauelementen
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
EP0325704A2 (de) * 1988-01-27 1989-08-02 General Instrument Corporation Prozess zur gleichzeitigen Herstellung einer Mehrzahl von Halbleiterbauelementen aus einer einzigen Scheibe
EP0844648A1 (de) * 1996-06-07 1998-05-27 Rohm Co., Ltd. Halbleiterbaustein und verfahren zu dessen herstellung
EP0977240A1 (de) * 1998-07-30 2000-02-02 IMEC vzw System, Verfahren und Vorrichtung Zur Bearbeitung von Halbleitern
FR2792440A1 (fr) * 1999-04-19 2000-10-20 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire

Also Published As

Publication number Publication date
WO2001097281A3 (de) 2002-04-11
DE10029035C1 (de) 2002-02-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP1192657A1 (de) Verfahren zum vereinzeln eines wafers
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
DE19641777A1 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
WO2001097281A2 (de) Verfahren zur bearbeitung eines wafers
EP1760040A2 (de) Mikromechanisches Bauelement mit anodisch gebondeter Kappe und Herstellungsverfahren
DE19723330B4 (de) Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
DE1614691B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE19848460A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterchips
DE10349908B4 (de) Zweifach passiviertes Leistungshalbleiterbauelement mit einer MESA Randstruktur und Verfahren zu dessen Herstellung
DE19750316A1 (de) Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
EP0309782B1 (de) Verfahren zum Ätzen von (100) Silizium
WO1997020350A2 (de) Halbleiterbauelement mit schottkykontakt und verfahren zu dessen herstellung
DE10202140A1 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
DE102006015781A1 (de) Halbleiterscheibe
DE2538264B2 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE1614691C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR