-
TECHNISCHES GEBIET
-
Die vorliegende Offenbarung betrifft im Allgemeinen eine Halbleiteranordnung und spezieller eine Waferanordnung mit einem Trägerwafer.
-
HINTERGRUND
-
Mit zunehmender Größe eines Wafers ergeben sich Herausforderungen daraus, dass der Wafer aufgrund seines Gewichtes durchhängt und dass sich durch den Prozess des Wachsenlassens von Filmen eine Verwerfung des Wafers ergeben kann. Die Waferverwerfung tritt auf, wenn als Teil des Bauteil-Herstellungsprozesses verschiedene Filme auf der Oberfläche eines Wafers wachsen. In einem Beispiel müsste ein 450 mm-Wafer eine Dicke von 1800 μm (1,8 mm) haben, um den Durchhang des Wafers auf dem gleichen Niveau zu halten wie bei einem 300 mm-Wafer mit einer Dicke von 775 μm. In einem anderen Beispiel müsste ein 450 mm-Wafer mit einem Nitridfilm mit einer Dicke von 100 nm, der auf dem Wafer gewachsen oder abgelagert ist, eine Dicke von wenigstens 1180 μm haben, um die Waferverwerfung auf ein Niveau zu begrenzen, das ungefähr gleich ist wie bei einem 300 mm-Wafer mit einer Dicke von 775 µm. Waferanordnungen mit Träger- und Prozesswafer behandeln z. B. die
EP 1 278 245 A1 ,
US 2008/0122041 A1 und
DE 100 29 035 C1 .
-
Es besteht ein Bedarf nach verbesserten Waferanordnungen mit Trägerwafern. Die Erfindung löst dies mit einer Waferanordnung gemäß Anspruch 1 und einem Verfahren zur Herstellung gemäß Anspruch 6.
-
ÜBERBLICK
-
Die Erfindung sieht eine Waferanordnung mit den Merkmalen von Anspruch 1 vor.
-
In einer Ausführung umfasst die Waferanordnung ferner eine Bond-Haftschicht, welche den Prozesswafer und den Trägerwafer verbindet.
-
In einer anderen Ausführung verbindet eine epitaktische (epi-)Schicht den Prozesswafer und den Trägerwafer.
-
Die epi-Schicht kann eine Dicke im Bereich von 10 nm bis 100 nm (100 Å bis 1000 Å) haben.
-
In einigen Ausführungen hat der Trägerwafer mehrere Ausrichtmarken, die mit gleichen Abständen entlang des Umfangs des Trägerwafers verteilt sind. Die mehreren Ausrichtmarken können verschiedene Größen haben.
-
In einigen Ausführungen ist die Dicke des Prozesswafers geringer als die Dicke des Trägerwafers.
-
Die Erfindung sieht auch ein Verfahren gemäß Anspruch 6 vor.
-
Das Verbinden kann mit Hilfe einer Bond-Haftschicht zwischen dem Prozesswafer und dem Trägerwafer realisiert werden.
-
Alternativ kann das Verbinden folgende Schritte umfassen: Wachsenlassen einer epitaktischen (epi-)Schicht unter dem Prozesswafer oder über dem Trägerwafer; Zusammenbringen des Prozesswafers und des Trägerwafers, wobei die epi-Schicht zwischen dem Prozesswafer und dem Trägerwafer zu liegen kommt, und Härten.
-
In einigen Ausführungen hat die epi-Schicht eine Dicke im Bereich von 10 nm bis 100 nm (100 Å bis 1000 Å).
-
Das Härten oder Tempern (annealing) kann bei einer Temperatur im Bereich von 300°C bis 500°C ausgeführt werden.
-
Der Trägerwafer kann mehrere Ausrichtmarken aufweisen, die mit gleichen Abständen entlang des Umfangs des Trägerwafers verteilt sind.
-
Die Dicke des Prozesswafers kann geringer sein als die Dicke des Trägerwafers.
-
In einer speziellen Ausführung kann die Waferanordnung Folgendes umfassen: ein Prozesswafer mit einer ersten Dicke und ohne Ausrichtmarken, wobei auf dem Prozesswafer integrierte Schaltkreise ausgebildet sind; und ein Trägerwafer mit einer zweiten Dicke, der mit dem Prozesswafer verbunden ist, wobei der Trägerwafer mehrere Ausrichtmarken hat, die mit gleichen Abständen entlang des Umfangs des Trägerwafers verteilt sind, wobei die erste Dicke geringer ist als die zweite Dicke.
-
Der Prozesswafer und der Trägerwafer können entweder mit einer Bond-Haftschicht oder mit einer epi-Schicht verbunden werden, wobei die epi-Schicht eine dritte Dicke im Bereich von 10 nm bis 100 nm (100 Å bis 1000 Å) haben kann.
-
KURZE BESCHREIBUNG DER ZEICHNUNG
-
Im Folgenden wird unter Bezug auf die beigefügten Zeichnungen die Erfindung weiter beschrieben. In den Figuren zeigen:
-
1A eine schematische Darstellung einer beispielhaften Waferanordnung mit einem Trägerwafer gemäß einigen Ausführungen;
-
1B eine Draufsicht auf einen Prozesswafer der Waferanordnung der 1A gemäß einigen Ausführungen;
-
1C eine Draufsicht auf einen Trägerwafer der Waferanordnung der 1A gemäß einigen Ausführungen; und
-
2 ein Ablaufdiagramm eines beispielhaften Verfahrens zum Herstellen integrierter Schaltkreise unter Verwendung der beispielhaften Waferanordnung der 1A gemäß einigen Ausführungen.
-
DETAILLIERTE BESCHREIBUNG
-
Die Herstellung und Verwendung verschiedener Ausführungen ist im Folgenden erörtert.
-
Die vorliegende Offenbarung kann in den verschiedenen Beispielen Bezugsziffern und/oder -zeichen wiederholen. Diese Wiederholung dient der einfachen und klaren Darstellung und verlangt an sich nicht eine Beziehung zwischen den verschiedenen erörterten Ausführungen und/oder Konfigurationen. Die Beschreibung eines Elements auf, verbunden mit und/oder gekoppelt mit einem anderen Element in der nun folgenden Offenbarung kann Ausgestaltungen umfassen, in denen die Elemente in direkten Kontakt ausgebildet sind, sowie Ausführungen, in denen zusätzliche Elemente zwischen diesen Elementen liegen, so dass die Elemente nicht in direkten Kontakt sind. Zusätzlich werden räumlich relative Beziehungen, wie „unterer”, „oberer”, „horizontal”, „vertikal”, „über”, „unter”, „nach oben”, „nach unten”, „oben”, „unten”, etc., sowie deren Ableitungen (z. B. in Form von Adverbien) zur besseren Verständlichkeit der vorliegenden Offenbarung der Beziehung eines Elements zu einem anderen verwendet. Diese räumlich relativen Griffe sollen jedoch verschiedene Orientierungen des Bauteils und seiner Merkmale abdecken.
-
1A ist eine schematische Darstellung einer beispielhaften Waferanordnung 100 mit einem Prozesswafer 102 und einem Trägerwafer 104 gemäß einigen Ausführungen. Die Waferanordnung 100 umfasst den Prozesswafer 102 und den Trägerwafer 104, die miteinander verbunden oder gebondet sind. Eine Bond-Schicht 103 (z. B. eine Bond-Haftschicht oder eine epitaktische Schicht) verbindet den Prozesswafer 102 und den Trägerwafer 104 in einigen Ausführungen. Der Trägerwafer 104 hat wenigstens eine Ausrichtmarke 106, so dass ein Ausrichtmarken-Detektor 108 (der nicht Teil der Waferanordnung 100 ist), die Ausrichtmarke 106 für die Waferausrichtung erfassen kann. Der Prozesswafer 102 und der Trägerwafer 104 können aus geeigneten Materialien hergestellt sein, z. B. Silizium.
-
Die Dicke des Prozesswafers 102 ist für einen 450 mm-Wafer in einigen Ausführungen weniger als 925 µm. Die Dicke des Trägerwafers 104 ist für einen 450 mm-Wafer in einigen Ausführungen größer als 2000 μm. Die größere Dicke des Trägerwafers 104 im Vergleich zu der des Prozesswafers 102 kann das Durchhängen und Verwerfungen der Waferanordnung 100, welche sich aus größeren Wafergrößen und/oder einem Filmabscheidungsprozess ergeben, reduzieren.
-
Die Ausrichtmarke 106 kann als eine oder mehrere Kerben ausgebildet sein, welche auf dem Trägerwafer 104 an einer Seitenwand des Trägerwafers 104 gebildet sind. In einer Ausführung sind drei Kerben als Ausrichtmarken 106 mit gleichem Abstand entlang des Umfangs des Trägerwafers 104 verteilt, und die drei Kerben haben unterschiedliche Größen, um die einzelnen Kerben voneinander zu unterscheiden. Mit den drei Kerben als Ausrichtmarken 106, die mit gleichen Abständen angeordnet sind, wird die Waferanordnung 100 um 120° gedreht, um wenigstens eine der Kerben für die Ausrichtung zu finden. In diesem Beispiel wird die Produktivität des Herstellungsverfahrens im Vergleich zu einer Waferanordnung 100 mit nur einer Kerbe als Ausrichtmarke 106, welche eine Drehung von 360° für die Ausrichtung benötigen kann, verbessert. Der Ausrichtmarken-Detektor 108 umfasst in einigen Ausführungen eine Laserdiode und einen Photodetektor, um die Position der Ausrichtmarke 106 zu finden.
-
1B ist eine Draufsicht des Prozesswafers 102 der Waferanordnung der 1A gemäß einigen Ausführungen. Der Prozesswafer 102 hat in einigen Ausführungen eine Dicke von weniger als 925 μm. Aufgrund der geringeren Dicke des Prozesswafers 102 (in einigen Beispielen bis zu ungefähr 100 μm dünn) können die Waferkosten reduziert werden. Es ist auch nicht nötig, auf dem Prozesswafer 102 für die Waferanordnung 100 eine Ausrichtmarke 106 vorzusehen, weil der Trägerwafer 104 die Ausrichtmarke 106 hat. Ohne Ausrichtmarke 106 auf dem Prozesswafer 102 kann die Chipausbeute des Prozesswafers 104 verbessert werden, indem die gesamte verfügbare Oberfläche des Prozesswafers 104 genutzt wird, ohne einen Bereich für eine oder mehrere Ausrichtmarken 106 zu reservieren.
-
1C ist eine Draufsicht des Trägerwafers 104 der Waferanordnung der 1A gemäß einigen Ausführungen. Die Dicke des Trägerwafers 104 ist für einen 450 mm-Wafer in einigen Ausführungen größer als 2000 μm. Drei Kerben 106a, 106b und 106c sind als Ausrichtmarken 106 ausgebildet und mit gleichem Abstand entlang des Umfangs des Trägerwafers 104 verteilt. Die drei Kerben haben unterschiedliche Größen, um sie voneinander unterscheiden zu können.
-
Der Trägerwafer 104 mit den mehreren Kerben kann die Effektivität der Waferausrichtung verbessern. Mit drei Kerben 106a, 106b und 106c als Ausrichtmarken 106 mit gleichem Abstand wird die Waferanordnung 100 z. B. um 120° gedreht, um wenigstens eine der Kerben für die Ausrichtung zu finden. In diesem Beispiel wird die Produktivität der Herstellung im Vergleich zu einer Waferanordnung 100 mit nur einer Kerbe, welche für die Ausrichtung um 360° gedreht werden muss, verbessert.
-
Die Kerben 106a, 106b und 106c können in verschiedenen Ausgestaltungen unterschiedliche Formen (z. B. kreisförmig) haben, können in unterschiedlicher Anzahl vorgesehen sein (z. B. vier Kerben anstelle von drei oder weniger als drei Kerben), und sie können mehrere Kerben bei einer Position umfassen (z. B. eine Kerbe bei 0°, zwei Kerben bei 120° und drei Kerben bei 240°). Auch verschiedene Ausrichtmarken 106 können in einigen Ausführungen anstelle der Kerben 106a, 106b und 106c eingesetzt werden (z. B. Punkte oder Vertiefungen auf der Seite oder dem Boden des Trägerwafers 104). In wenigstens einer Ausführung werden eine oder mehrere der Kerben 106a, 106b und 106c oder die Ausrichtmarken 106 weggelassen.
-
In einigen Ausführungen kann der Trägerwafer 104 von dem Prozesswafer 102 in 1 gelöst und wieder verwendet werden. Der von dem Prozesswafer 102 gelöste Trägerwafer 104 kann z. B. nach einem CMP-Polierdurchgang (CMP = chemisch-mechanisches Planarisieren) wieder verwendet werden.
-
2 ist ein Ablaufdiagramm eines beispielhaften Verfahrens zum Herstellen integrierter Schaltkreise unter Verwendung der beispielhaften Waferanordnung 100 aus 1A gemäß einigen Ausführungen. In einem Schritt 202 werden mit dem Prozesswafer 102 Vorab-Prozesse ausgeführt, um integrierte Schaltkreise zu bilden. Die Vorab-Prozesse können in einigen Ausführungen das Ausbilden einer flachen Grabenisolation (STI; shallow trench isolation), das Ausbilden von Mulden, das Ausbilden von Bauteilen (z. B. Transistoren, Kondensatoren oder Widerstände), das Ausbilden von Verbindungen und/oder jeden anderen geeigneten Prozess umfassen. Die Vorab-Prozesse können durch alle im Stand der Technik bekannten Verfahren oder Prozesse ausgeführt werden.
-
Im Schritt 204 werden der Prozesswafer 102 und der Trägerwafer 104 verbunden, um die Waferanordnung 100 zu bilden. In einigen Ausführungen werden der Prozesswafer 102 und der Trägerwafer 104 mit Hilfe von Bond-Materialien in einer Bond-Haftschicht 103 zwischen dem Prozesswafer 102 und dem Trägerwafer 104 verbunden. Die Bond-Materialien können jegliche geeignete, im Stand der Technik bekannte Materialien umfassen. Z. B. im Handel erhältliche Kurzzeit-Bondmaterialien der Serie WAFERBOND® HT, die dazu konzipiert sind, während der weiteren Verarbeitung (z. B. Ausdünnen, TSV-Prozesse, Siliziumdurchkontaktierung, etc.) bei verschiedenen Temperaturen die notwendige mechanische Unterstützung vorzusehen, können verwendet werden.
-
In einigen Ausführungen werden der Prozesswafer 102 und der Trägerwafer 104 durch Wachsenlassen einer epitaktischen Schicht 103 (z. B. Si-Epitaxie oder eine Silizium-epi-Schicht) zwischen dem Prozesswafer 102 und dem Trägerwafer 104 und anschließendes Tempern verbunden. Die Silizium-epi-Schicht kann z. B. unter dem Prozesswafer 102 wachsen. In einigen Ausführungen wird die Silizium-epi-Schicht dadurch gebildet, dass ein chemischer Dampfabscheidungs(CVD-)Prozess zum Abscheiden dünner Filme aus monokristallinem Silizium ausgeführt wird. In einigen Ausführungen wird die Waferanordnung 100 mit der Silizium-epi-Schicht 103 zwischen dem Prozesswafer 102 und dem Trägerwafer 104 anschließend bei Temperaturen von 300°C bis 500°C ausgehärtet oder getempert, um den Prozesswafer 102 und dem Trägerwafer 104 zu verbinden.
-
Im Schritt 206 wird die Waferanordnung 100 mit Hilfe der Ausrichtmarke 106 (z. B. der Kerben 106a, 106b und 106c in 1C) auf dem Trägerwafer 104 ausgerichtet. Die Ausrichtung kann in einigen Ausführungen mit Hilfe des Ausrichtmarken-Detektors 108 durchgeführt werden, der eine Laserdiode und einen Photodetektor aufweist, um die Position der Ausrichtmarke 106 zu lokalisieren.
-
Im Schritt 208 werden Nachverarbeitungs-Prozesse an der Waferanordnung 100 ausgeführt. Die Nachverarbeitungs-Prozesse können u. a. das Wafertesten, das Schleifen der Waferrückseite, das Vereinzeln der Chips und/oder das Testen von Chips umfassen. Die Nachverarbeitungs-Prozesse können durch jegliche geeignete, im Stand der Technik bekannte Prozesse realisiert werden.
-
Im Schritt 212 durchläuft die Waferanordnung 100 in einigen Ausführungen einen weiteren Nachverarbeitungs-Prozess, wie das Verpacken. In einigen Ausführungen wird der Trägerwafer 104 in einem Schritt 210 vor dem Schritt 212 von dem Prozesswafer 102 gelöst. Der Trägerwafer 104 kann wieder verwendet werden. Zum Lösen des Trägerwafers 104 von dem Prozesswafer 102 wird die Waferanordnung 100 in einem geeigneten Löse-Modul auf beiden Seiten mit einem nachgiebigen Einspannsystem (z. B. mit einer Unterdruckspannvorrichtung) fixiert, dann gleichmäßig auf eine Löse-Temperatur erwärmt (z. B. auf 300°C bis 400°C). Wenn die Löse-Temperatur erreicht ist, werden der Prozesswafer 102 und der Trägerwafer 104 auseinandergeschoben. Der Prozesswafer 102 wird über seiner gesamten Fläche vollständig unterstützt und während des Löseprozesses spannungsfrei gehalten.
-
Für Waferanordnungen 100, die Bondmaterialien (Haftmittel) verwenden, kann die Löse-Temperatur in einigen Ausführungen 200°C oder niedriger sein, abhängig von den Bondmaterialien. Nach dem Trennen der Wafer wird der Prozesswafer in einigen Ausführungen in einer Einzelwafer-Reinigungskammer gereinigt, wo das verbleibende Bondmaterial (Haftmittel) mit einem geeigneten Lösungsmittel entfernt wird.
-
Gemäß einigen Ausführungen umfasst eine Waferanordnung einen Prozesswafer und einen Trägerwafer. Integrierte Schaltkreise sind auf dem Prozesswafer gebildet. Der Trägerwafer wird mit dem Prozesswafer verbunden. Der Trägerwafer hat wenigstens eine Ausrichtmarke.
-
Gemäß einigen Ausführungen umfasst ein Verfahren das Verbinden eines Prozesswafers mit integrierten Schaltkreisen und eines Trägerwafers mit wenigstens einer Ausrichtmarke, um eine Waferanordnung zu bilden. Die Waferanordnung wird mit Hilfe der wenigstens einen Ausrichtmarke des Trägerwafers ausgerichtet.
-
Das obige Ausführungsbeispiel des Verfahrens zeigt beispielhafte Schritte, diese müssen jedoch nicht unbedingt in der gezeigten Reihenfolge ausgeführt werden. Schritte können hinzugefügt, ersetzt, in der Reihenfolge geändert und/oder nach Bedarf weggelassen werden, entsprechend dem Bereich der hier offenbarten Ausführungsbeispiele.
