DE10029035C1 - Verfahren zur Bearbeitung eines Wafers - Google Patents

Verfahren zur Bearbeitung eines Wafers

Info

Publication number
DE10029035C1
DE10029035C1 DE2000129035 DE10029035A DE10029035C1 DE 10029035 C1 DE10029035 C1 DE 10029035C1 DE 2000129035 DE2000129035 DE 2000129035 DE 10029035 A DE10029035 A DE 10029035A DE 10029035 C1 DE10029035 C1 DE 10029035C1
Authority
DE
Germany
Prior art keywords
wafer
layer
carrier
carrier wafer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000129035
Other languages
English (en)
Inventor
Friedrich Kroener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000129035 priority Critical patent/DE10029035C1/de
Priority to PCT/DE2001/002150 priority patent/WO2001097281A2/de
Application granted granted Critical
Publication of DE10029035C1 publication Critical patent/DE10029035C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

Die Erfindung betrifft ein Verfahren zur Bearbeitung eines scheibenförmigen Wafers (1), bei welchem unter Zwischenlagerung einer Schutzschicht (4) auf einen Wafer (1) ein Träger-Wafer (2) aufgebracht wird. Der Träger-Wafer (2) wird mit dem Wafer (1) mittels einer Verbindungsschicht (5) lösbar verbunden. An der freiliegenden Scheibenseite des Wafers (1) werden Bearbeitungsschritte durchgeführt, wonach der Träger-Wafer (2) durch Entfernen der Verbindungsschicht (5) vom Wafer (1) abgelöst wird.

Description

Die Erfindung betrifft ein Verfahren zur Bearbeitung eines Wafers.
Derartige Wafer sind als dünne Halbleiterscheiben ausgebildet und dienen zur Herstellung von integrierten Schaltkreisen. Zur Herstellung derartiger integrierter Schaltkreise werden an dem Wafer verschiedene Bearbeitungsschritte durchgeführt.
Hierzu gehören beispielsweise Belichtungs- oder Ätzprozesse. Desweiteren zählen zu den Bearbeitungsprozessen Dotierprozes­ se wie zum Beispiel Implantationsprozesse zur Erzeugung von vorgegebenen Dotierprofilen.
Bei der Durchführung derartiger Bearbeitungsschritte treten insbesondere dann Probleme auf, wenn diese an besonders dün­ nen Wafern durchgeführt werden sollen.
Bei zahlreichen Anwendungen von integrierten Schaltkreisen werden elektrisch aktive Dicken von deutlich kleiner als 100 µm gefordert, so dass auch die Dicken der zu bearbeitenden Wafer im Idealfall in dieser Größenordnung liegen.
Die Bearbeitung derartig dünner Wafer lässt sich oft nur mit hohen Ausschussraten infolge mechanischen Bruchs oder Verbie­ gung der Wafer durchführen.
Zudem können an besonders dünnen Wafern bestimmte Bearbei­ tungsprozesse nur mit stark erhöhtem Aufwand oder überhaupt nicht durchgeführt werden.
Sollen beispielsweise in Wafern frei wählbare Dotierprofile zur Herstellung von Transistoren oder dergleichen erzeugt werden, so sind deren Eigenschaften aufgrund der geringen Di­ cke des Wafers nur begrenzt vorgebbar. Beispiele hierfür sind Rückseiten-Emitter und Feldstopp-Dotierungen von Insulated Gate Bipolar Transistoren und den dazugehörigen Freilaufdio­ den, deren Spannungsklasse aufgrund der Probleme bei der Be­ arbeitung von dünnen Silizium-Wafern nach unten begrenzt ist. In diesem Zusammenhang wird auf das Lexikon der Elektronik und Mikroelektronik, hrsg. von D. Sautter und H. Weinerth, 2. Aufl., VDI, 1993, Seiten 462 und 463, verwiesen.
Aus der DE 35 24 301 A1 ist ein Verfahren zum Herstellen von Halbleiterelementen bekannt, bei dem:
  • - ein Wafer auf einer Trägerplatte aufgeklebt wird,
  • - der Wafer in einzelne Halbleiterelemente zertrennt wird, die weiterhin auf der Trägerplatte aufgeklebt sind,
  • - die Zwischenräume zwischen den Halbleiterelementen mit Si­ likonkautschuk aufgefüllt werden,
  • - die entstehende Folie an einen Halterahmen angeklebt wird,
  • - die Trägerplatte abgelöst wird,
  • - bei dem die Halbleiterelemente gemeinsam weiterbearbeitet werden,
  • - und bei dem die Halbleiterelemente nach der Bearbeitung vereinzelt werden.
Aus der AT 32 44 35 ist ein Verfahren zum Herstellen von Halbleiterbauelementen bekannt, bei dem:
  • - ein Wafer auf einer Unterlage aufgeklebt wird,
  • - der Wafer in einzelne Halbleiterelemente zertrennt wird, die weiterhin auf der Unterlage aufgeklebt sind,
  • - die Zwischenraume zwischen den Halbleiterelementen mit Si­ likonkautschuk aufgefüllt werden,
  • - die Unterlage entfernt wird,
  • - die Halbleiterbauelemente weiter bearbeitet werden, und
  • - bei dem vereinzelt wird, wenn ein einzelnes Halbleiterbau­ element benötigt wird.
Aus der US 3 947 303 ist ein Verfahren zum Herstellen einer oberflächenstabilisierenden Schutzschicht für ein Halbleiter­ bauelement bekannt, bei dem:
  • - auf einer Trägerplatte aus Metall eine Plastschicht aufge­ bracht wird,
  • - die Trägerplatte Vorsprünge hat, auf denen jeweils ein Wa­ fer mit Hilfe der Plastschicht aufgeklebt wird,
  • - zwischen den Wafern Lack eingefüllt wird, der eine Schutz­ schicht bildet, und
  • - bei dem die Wafer gemeinsam weiter bearbeitet werden.
Der Erfindung liegt die Aufgabe zugrunde ein Verfahren der eingangs genannten Art so auszubilden, dass auch dünne Wafer mit geringem Aufwand fehlerfrei bearbeitet werden können.
Zur Lösung dieser Aufgabe sind die Merkmale des Anspruchs 1 vorgesehen. Vorteilhafte Ausführungsformen und zweckmäßige Weiterbildungen der Erfindung sind in den Unteransprüchen be­ schrieben.
Erfindungsgemäß erfolgt die Durchführung von Bearbeitungs­ schritten an einem Wafer, welcher lösbar mit einem Träger- Wafer verbunden ist.
Hierzu wird zunächst eine Schutzschicht auf eine erste Schei­ benseite des Wafers aufgebracht und dann der Träger-Wafer auf der die Schutzschicht tragenden Scheibenseite des Wafers po­ sitioniert.
Daraufhin wird der Träger-Wafer mit dem Wafer durch Aufbrin­ gen einer Verbindungsschicht verbunden, wobei ein Teil der Verbindungsschicht in Löcher im Träger-Wafer eingebracht wird und auf den durch die Löcher freiliegenden Teilen der Schutz­ schicht aufliegt.
Dann werden die notwendigen Bearbeitungsschritte an der zwei­ ten freiliegenden Scheibenseite des Wafers durchgeführt.
Schließlich wird der Träger-Wafer durch Entfernen der Verbin­ dungsschicht vom Wafer abgelöst und dann vorzugsweise die Schutzschicht entfernt.
Ein wesentlicher Vorteil dieses Verfahrens besteht darin, dass auch bei sehr geringen Dicken des Wafers, die insbeson­ dere unterhalb von 100 µm liegen können, durch die Verbindung mit dem Träger-Wafer eine fehlerfreie Durchführung von Bear­ beitungsschritten am Wafer gewährleistet ist. Insbesondere ist gewährleistet, dass bei der Durchführung der Bearbei­ tungsschritte die Wafer nicht brechen oder durchgebogen wer­ den, so dass die Ausschussraten entsprechend gering sind. Da­ mit kann insbesondere auch kostengünstiges Standardequipment zur Durchführung der Bearbeitungsschritte verwendet werden, ohne dass die Ausschussrate bei der Bearbeitung der Wafer er­ höht wird.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht in der Verwendung einer Verbindungsschicht um den jeweiligen Wafer am Träger-Wafer zu fixieren. Durch die zwischen Träger- Wafer und Wafer liegende Verbindungsschicht kann die Verbin­ dung unabhängig von den Topographien des Träger-Wafers und Wafers zuverlässig hergestellt werden. Zudem ist vorteilhaft, dass diese Verbindung unempfindlich gegen externe Partikel ist. Weiterhin kann die Verbindungsschicht in ihren chemi­ schen und mechanischen Eigenschaften so gewählt werden, dass die Verbindung zwischen Träger-Wafer und Wafer einerseits stabil und reproduzierbar ausgebildet ist und andererseits auf einfache Weise, insbesondere durch den Einsatz von Lö­ sungsmitteln, wieder gelöst werden kann.
Dabei verhindert eine auf den Wafer aufgebrachte Schutz­ schicht unerwünschte Beschädigungen des Wafers bei der Ver­ bindung mit dem Träger-Wafer oder bei der Ablösung vom Trä­ ger-Wafer.
Ausführungsbeispiele der Erfindung werden im nachstehenden anhand der Zeichnungen erläutert. Es zeigen:
Fig. 1a: Schematische Darstellung eines Wafers und eines in Abstand zu diesem angeordneten Träger-Wafers.
Fig. 1b: Ausschnitt des auf dem Wafer positionierten und über eine Verbindungsschicht mit diesem verbunde­ nen Träger-Wafers gemäß Fig. 1a.
Fig. 1c: Vergrößerter Ausschnitt der Darstellung gemäß Fig. 1b.
Fig. 2: Erstes Ausführungsbeispiel einer Struktur des mit dem Träger-Wafer verbundenen Wafers.
Fig. 3: Zweites Ausführungsbeispiel einer Struktur des mit dem Träger-Wafer verbundenen Wafers.
Fig. 1 zeigt schematisch einen Ausschnitt eines scheibenför­ migen Wafers 1, welcher zur Herstellung von integrierten Schaltkreisen oder dergleichen verwendet wird. Der Wafer 1 besteht vorzugsweise aus Silizium und weist eine geringe Dicke auf, die typischerweise deutlich unterhalb von 100 µm liegt.
Zur Herstellung der integrierten Schaltkreise sind an dem Wa­ fer 1 unterschiedliche Bearbeitungsschritte durchzuführen. Beispiele hierfür sind Lithographieprozesse, Ätzprozesse, Im­ plantationsprozesse und dergleichen.
Im vorliegenden Ausführungsbeispiel werden an der Vorderseite des Wafers 1 diverse Hochtemperaturprozesse durchgeführt. Daran schließt eine Bearbeitung der Rückseite des Wafers 1 mit weiteren Bearbeitungsschritten an.
Erfindungsgemäß wird hierzu der Wafer 1 an einem Träger-Wafer 2 fixiert, der vorzugsweise aus monokristallinem Silizium be­ steht. Fig. 1a zeigt schematisch einen oberhalb des Wafers 1 positionierten Träger-Wafer 2. Der Träger-Wafer 2 weist mehrere in vorgegebenen Positionen angeordnete und den Trä­ ger-Wafer 2 axial durchsetzende Löcher 3 auf. Die Löcher 3 weisen abgeschrägte Flanken auf, so dass sich die Durchmesser der Löcher 3 zu ihren unteren, dem Wafer 1 zugewandten Rän­ dern hin kontinuierlich verjüngen. Die Dicke des Träger- Wafers 2 ist vorzugsweise erheblich größer als die Dicke des Wafers 1. Somit ist zwar der sehr dünn ausgebildete Wafer 1 empfindlich gegen mechanische Beschädigungen wie zum Beispiel Brechen oder Verbiegen, nicht jedoch der Träger-Wafer 2.
Zum Schutz des Wafers 1 gegen derartige Beschädigungen bei den nachfolgenden Bearbeitungsschritten wird dieser mit dem Träger-Wafer 2 lösbar verbunden.
Hierzu wird zunächst auf die dem Träger-Wafer 2 zugewandte Vorderseite des Wafers 1 eine Schutzschicht 4 aufgebracht.
Diese Schutzschicht 4 ist von einem Nitrid gebildet. Vorzugs­ weise besteht die Schutzschicht 4 aus Silizium-Nitrid. Die Schutzschicht 4 schützt die Vorderseite des Wafers 1 bei der Herstellung der Verbindung mit dem Träger-Wafer 2.
Der Träger-Wafer 2 weist vorzugsweise nicht dargestellte Alignment-Marken auf. Mit diesen Alignment-Marken wird der Träger-Wafer 2 relativ zum Wafer 1 ausgerichtet und dann auf die Vorderseite des Wafers 1 aufgesetzt. Zur Sicherstellung des mechanischen Kontakts zwischen dem Wafer 1 und dem Trä­ ger-Wafer 2 wird eine nicht dargestellte mechanische Hilfsvorrichtung verwendet.
Zur Herstellung der Verbindung zwischen Wafer 1 und Träger- Wafer 2 wird, wie aus Fig. 1b ersichtlich, auf die Oberflä­ che des Träger-Wafers 2 eine Verbindungsschicht 5 aufge­ bracht.
Die Verbindungsschicht 5 liegt dabei insbesondere an den Flanken der Löcher 3 des Träger-Wafers 2 und an den durch die Löcher 3 freiliegenden Teilen der mit der Schutzschicht 4 be­ schichteten Vorderseite des Wafers 1. Somit wird über die Verbindungsschicht 5 eine Verbindung zwischen Wafer 1 und Träger-Wafer 2 hergestellt, welche den Wafer 1 am Träger- Wafer 2 fixiert.
Dabei ist besonders vorteilhaft, dass die Verbindungsschicht 5, wie in Fig. 1b dargestellt, Unebenheiten auf der Ober­ fläche des Wafers 1 ausgleicht, so dass die mittels der Ver­ bindungsschicht 5 hergestellte Verbindung unabhängig von der Topographie des Wafers 1 und auch des Träger-Wafers 2 ist.
In einer bevorzugten Ausführungsform ist die Verbindungs­ schicht 5 von einem Oxid, vorzugsweise von einem Silizium- Oxid gebildet. Die Verbindungsschicht 5 wird dann vorzugswei­ se mittels eines CVD-Verfahrens aufgebracht. Besonders geeig­ net sind dabei LPCVD-Verfahren (low pressure CVD) oder PECVD- Verfahren (plasma enhanced CVD).
Bei derartig ausgebildeten Verbindungsschichten 5 ist insbe­ sondere gewährleistet, dass die Verbindungsschicht 5 im Be­ reich der Löcher 3 auf der Wafer-Oberfläche konzentriert bleibt und nicht in angrenzende Hohlräume 6 zwischen Wafer 1 und Träger-Wafer 2, die insbesondere in Fig. 1c dargestellt sind, eindringt.
Alternativ kann die Verbindungsschicht 5 von einem viskosen Medium wie zum Beispiel einem spin on Glas gebildet sein. In diesem Fall wird die Verbindungsschicht 5 mittels eines Auf­ schleuderverfahrens aufgebracht.
Weiterhin kann die Verbindungsschicht 5 mittels galvanischer Abscheidung oder mittels eines PVD-Verfahrens aufgebracht werden.
An der Rückseite des am Träger-Wafer 2 fixierten Wafers 1 können Bearbeitungsschritte durchgeführt werden, ohne dass die Gefahr einer Beschädigung des Wafers 1 besteht. Beispiele für derartige Bearbeitungsprozesse sind schematisch in den Fig. 2 und 3 dargestellt.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel ist der Träger so am Wafer 1 positioniert, dass die Löcher 3 des Trä­ ger-Wafers 2 im Bereich von Zellstrukturen 7 des Wafers 1 liegen.
In einem Bearbeitungsschritt sollen zur Erzeugung von Makro­ poren nur die Zellstrukturen 7 nicht jedoch die übrigen Ge­ biete des Wafers 1 belichtet werden. Hierzu wird Licht 8 auf den Träger-Wafer 2 gestrahlt, wobei das Licht 8 an dem licht- undurchlässigen Grundkörper des Trägers, der beispielsweise von einer mit positiven Ladungsträgern dotierten Schicht ge­ bildet ist, reflektiert wird. Dagegen durchdringt das Licht 8 die Verbindungsschicht 5 im Bereich der Löcher 3 des Träger- Wafers 2 und führt so zu einer Belichtung der dahinter lie­ genden Zellstrukturen 7.
Fig. 3 zeigt ein Ausführungsbeispiel eines an einem Träger- Wafer 2 fixierten Wafers 1, der drei unterschiedlich dotierte Zonen 9, 10, 11 aufweist. Derartige Strukturen werden zur Herstellung von Common-Source Schaltkreisen benötigt. Eine Zone 9 ist von einem n--Implantationsgebiet gebildet. Eine zweite Zone 10 bildet das Gebiet der p-Implantation zur Ka­ nalherstellung. Eine dritte Zone 11 stellt das Gebiet der n+- Implantation für die Common-Source dieser Schaltkreise dar. Zwischen den von den Zonen 10 und 11 gebildeten Gebieten wer­ den strukturierte Kurzschlüsse 12 eingearbeitet. Derartige Prozesse sind an dünnen Wafern 1 nur mit Hilfe der erfin­ dungsgemäßen Verbindung des Wafers 1 mit dem Träger-Wafer 2 durchführbar.
Nach Abschluss dieser Bearbeitungsschritte wird der Wafer 1 wieder vom Träger-Wafer 2 abgelöst. Hierfür wird die Verbin­ dungsschicht 5 mittels eines Lösungsmittels entfernt. Vor­ zugsweise wird als Lösungsmittel Flusssäure verwendet.
Prinzipiell kann unmittelbar nach Ablösen der Verbindungs­ schicht 5 auch die Schutzschicht 4 wieder vom Wafer 1 ent­ fernt werden.
In einer vorteilhaften Ausführungsform der Erfindung bleibt die Schutzschicht 4 an der Vorderseite des Wafers 1 so lange erhalten, bis ein weiterer Träger-Wafer 2 an der Rückseite des Wafers 1 mittels der Verbindungsschicht 5 fixiert wird, wobei auch an der Rückseite zuvor eine Schutzschicht 4 aufge­ tragen werden kann.
Dann können an der Vorderseite des am zweiten Träger-Wafers 2 fixierten Wafers 1 weitere Bearbeitungsschritte durchgeführt werden. Derartige Bearbeitungsschritte umfassen insbesondere eine Vorderseitenstrukturierung des Wafers 1, eine Mehrlagen­ metallisierung, eine Passivierung und dergleichen. Somit kön­ nen bei an Träger-Wafern 2 fixierten Wafern 1 nahezu sämtli­ che Bearbeitungsschritte durchgeführt werden. Lediglich die Rückseitenmetallisierung und die elektrische Messung der aus den Wafern 1 hergestellten integrierten Schaltkreise ist hiervon nicht abgedeckt.

Claims (16)

1. Verfahren zur Bearbeitung eines Wafers (1) umfassend fol­ gende Verfahrensschritte
  • - Aufbringen einer Schutzschicht (4) auf eine erste Seite des Wafers (1),
  • - Positionierung eines Träger-Wafers (2) auf der die Schutz­ schicht (4) tragenden Seite des Wafers (1),
  • - Verbinden des Träger-Wafers (2) mit dem Wafer (1) durch Aufbringen einer Verbindungsschicht (5), wobei ein Teil der Verbindungsschicht (5) in Löcher (3) im Träger-Wafer (2) eingebracht wird und auf den durch die Löcher (3) freiliegenden Teilen der Schutzschicht (4) aufliegt,
  • - Durchführen von Bearbeitungsschritten an der zweiten frei­ liegenden Seite des Wafers (1),
  • - Ablösen des Träger-Wafers (2) durch Entfernen der Verbin­ dungsschicht (5).
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, dass nach dem Entfernen der Verbindungs­ schicht (5) die Schutzschicht (4) entfernt wird.
3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, dass der Träger-Wafer (2) zuerst an der Vorderseite des Wafers (1) mittels der Verbindungsschicht (5) fixiert wird, so dass erste Bearbeitungsschritte an der Rück­ seite des Wafers (1) durchgeführt werden, und dass nach Ent­ fernen des Träger-Wafers (2) ein weiterer Träger-Wafer (2) an der Rückseite des Wafers (1) mittels der Verbindungsschicht (5) fixiert wird, so dass nachfolgend weitere Bearbeitungs­ schritte an der Vorderseite des Wafers (1) durchgeführt wer­ den.
4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, dass nach Verbinden des Träger-Wafers (2) mit dem Wafer (1) an dessen Rückseite die Schutzschicht (4) auf der Vorderseite des Wafers (1) entfernt wird, wonach die weiteren Bearbeitungsschritte an der Vorderseite des Wafers (1) durchgeführt werden.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, dass die Verbindungsschicht (5) mittels eines CVD-Verfahrens aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekenn­ zeichnet, dass die Verbindungsschicht (5) mittels eines LPCVD-Verfahrens oder eines PECVD-Verfahrens aufge­ bracht wird.
7. Verfahren nach einem der Ansprüche 5 oder 6, da­ durch gekennzeichnet, dass die Verbin­ dungsschicht (5) von einem Oxid gebildet ist.
8. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, dass die Verbindungsschicht (5) von einem viskosen Medium gebildet ist, welches mittels eines Aufschleuderverfahrens aufgebracht wird.
9. Verfahren nach einem der Ansprüche 1-4, dadurch gekenn­ zeichnet, dass die Verbindungsschicht (5) mittels galvani­ scher Abscheidung aufgebracht wird.
10. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, dass die Verbindungsschicht (5) mittels eines PVD-Verfahrens aufgebracht wird.
11. Verfahren nach einem der Ansprüche 1-10, dadurch gekennzeichnet, dass die Schutzschicht (4) von einem Nitrid gebildet ist.
12. Verfahren nach einem der Ansprüche 1-11, dadurch gekennzeichnet, dass der Träger-Wafer (2) aus monokristallinem Silizium besteht.
13. Verfahren nach einem der Ansprüche 1-12, dadurch gekennzeichnet, dass sich die Durchmesser der Löcher (3) in dem Träger-Wafer (2) zu ihrem unteren, an der Schutzschicht (4) ausmündenden Rand hin verjüngen.
14. Verfahren nach einem der Ansprüche 1-13, dadurch gekennzeichnet, dass auf dem Träger-Wafer (2) zu dessen Positionierung Alignment-Marken aufgebracht sind.
15. Verfahren nach einem der Ansprüche 1-14, dadurch gekennzeichnet, dass die Verbindungsschicht (5) mit einem Lösemittel entfernt wird.
16. Verfahren nach Anspruch 15, dadurch ge­ kennzeichnet, dass als Lösemittel Flusssäure verwendet wird.
DE2000129035 2000-06-13 2000-06-13 Verfahren zur Bearbeitung eines Wafers Expired - Fee Related DE10029035C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000129035 DE10029035C1 (de) 2000-06-13 2000-06-13 Verfahren zur Bearbeitung eines Wafers
PCT/DE2001/002150 WO2001097281A2 (de) 2000-06-13 2001-06-10 Verfahren zur bearbeitung eines wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000129035 DE10029035C1 (de) 2000-06-13 2000-06-13 Verfahren zur Bearbeitung eines Wafers

Publications (1)

Publication Number Publication Date
DE10029035C1 true DE10029035C1 (de) 2002-02-28

Family

ID=7645529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000129035 Expired - Fee Related DE10029035C1 (de) 2000-06-13 2000-06-13 Verfahren zur Bearbeitung eines Wafers

Country Status (2)

Country Link
DE (1) DE10029035C1 (de)
WO (1) WO2001097281A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
DE10232914A1 (de) * 2002-07-19 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben
DE10238601A1 (de) * 2002-08-22 2004-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Handhabungswafer zur Handhabung von Substraten
DE102012107899A1 (de) * 2012-04-25 2013-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Waferanordnung mit Trägerwafer
US9111982B2 (en) 2012-04-25 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer assembly with carrier wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT324435B (de) * 1968-10-28 1975-08-25 Joseph Lucas Ind Verfahren zur herstellung von halbleiterbauelementen
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023997A (en) * 1967-10-09 1977-05-17 Western Electric Company, Inc. Method of placing an oriented array of devices on a releasable mounting
US3632074A (en) * 1967-10-09 1972-01-04 Western Electric Co Releasable mounting and method of placing an oriented array of devices on the mounting
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
CN1097849C (zh) * 1996-06-07 2003-01-01 罗姆股份有限公司 半导体芯片及半导体芯片的制造方法
EP0977240A1 (de) * 1998-07-30 2000-02-02 IMEC vzw System, Verfahren und Vorrichtung Zur Bearbeitung von Halbleitern
FR2792440B1 (fr) * 1999-04-19 2001-06-08 Schlumberger Systems & Service Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT324435B (de) * 1968-10-28 1975-08-25 Joseph Lucas Ind Verfahren zur herstellung von halbleiterbauelementen
US3947303A (en) * 1974-07-30 1976-03-30 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Method for producing a surface stabilizing protective layer in semiconductor devices
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lexikon der Elektronik und Mikroelektronik, Hrsg. von D. Sautter und H. Weinerth, 2. Aufl., VDI, 1993, S. 462-463 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
DE10232914A1 (de) * 2002-07-19 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben
DE10232914B4 (de) * 2002-07-19 2004-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiederverwendbarer Trägerwafer und Verfahren zur Herstellung desselben
DE10238601A1 (de) * 2002-08-22 2004-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Handhabungswafer zur Handhabung von Substraten
DE102012107899A1 (de) * 2012-04-25 2013-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Waferanordnung mit Trägerwafer
DE102012107899B4 (de) * 2012-04-25 2014-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Waferanordnung mit Trägerwafer und Herstellungsverfahren dafür
US9111982B2 (en) 2012-04-25 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer assembly with carrier wafer
US9601324B2 (en) 2012-04-25 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer assembly

Also Published As

Publication number Publication date
WO2001097281A3 (de) 2002-04-11
WO2001097281A2 (de) 2001-12-20

Similar Documents

Publication Publication Date Title
DE102006025671B4 (de) Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE10241344B4 (de) Waferebenengehäuse mit Siliziumdichtung
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102007019552B4 (de) Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
DE102013104048B4 (de) Verfahren zum Ausbilden von Halbleiterbauelementen
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE102012110603B4 (de) Verfahren zum Trennen von Halbleiter-Dies mittels einer Materialmodifikation
DE4203833A1 (de) Verfahren zur herstellung von siliziumhalbleiter-beschleunigungsmesser-bauelementen
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
EP2572380A1 (de) Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102011018295A1 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102014226436A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
DE102007021991B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
DE102019202794B3 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
DE2608813A1 (de) Niedrigsperrende zenerdiode
DE102004023405B4 (de) Verfahren zum Vereinzeln eines ultradünnen Wafers sowie zugehörige Haltevorrichtung
DE112017002718T5 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Zwischenlage, die keine Kontaktdurchführung aufweist
DE102014118340B4 (de) Verfahren zur Herstellung eines Wafer-Level-Package für ein MEMS-Mikrofon

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee