DE1964546A1 - Verfahren zur Herstellung von Halbleitervorrichtungen - Google Patents

Verfahren zur Herstellung von Halbleitervorrichtungen

Info

Publication number
DE1964546A1
DE1964546A1 DE19691964546 DE1964546A DE1964546A1 DE 1964546 A1 DE1964546 A1 DE 1964546A1 DE 19691964546 DE19691964546 DE 19691964546 DE 1964546 A DE1964546 A DE 1964546A DE 1964546 A1 DE1964546 A1 DE 1964546A1
Authority
DE
Germany
Prior art keywords
wafer
main surface
zones
semiconductor
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691964546
Other languages
English (en)
Inventor
Takaya Imai
Sakae Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1964546A1 publication Critical patent/DE1964546A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Description

  • Verfahren zur Herstellung von Halbleitervorrichtungen Die Erfindung bezieht sich-auf ein Verfahren zur Herstellung von Halbleitervorrichtunge, insbesondere-auf ein Verfahren zur Trennung einer Waffel aus einem Halbleitereinkristall, die Halbleiterzonen zur Darstellung von Transistoren mir einer hohen Gegendurchbruchspannung enthält.
  • Eine übliche Methode zur Herstellung von Transistoren unfaßt die Schritte der Erzeugung einer Mehrzahl ton glõichen elementen, die in einer einkristallinen Hlbleiterwaffel angeordnet sind, die in der Gestalt einer dünnen Platte von einem einkristallinen Halbleiterstab abgeschnitten ist, der Anbringung von Elektroden für die einzelnen Blemente in der Waffel und der Trennung der Halbloiterwaffel in die eiiizelnen Elemente. Für diese Trennung der Halbleiterwaffel wendet man herkömmlich folgende zwei Verfahren an: Das eine umfaßt die Schritte, Nuten in eine Waffel oberfläche einzus ehneiden indem man sie ritzt, und dann die Waffel längs dieser Nuten mechanisch auseinanderzubrechen. Das andere Verfahren umfaßt die Schritte, auf einzelne Elementteile einer Unterlage Wachs aufzubringen und dann die Teile chemisch wegzuätzen, wo kein Wachs angebracht ist, rnn die einzelnet Elementteile zu trennen Bei dem ersten Verfahren besteht jedoch die- Tendenz, daß sich Risse -an den Trennoberflächen der Unterlage bilden und eine mechanische Verspannung längs der Seitenflächen einer Unterlage nach der Trennung auftritt, und es ist daher erforderlich, nachher eine Ätzbehandlung vorzunehmen. Beim letzteren Verfahren ist das genaue Wachsaufbringen schwierig und mühevoll.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes Verfahren zur Aufteilung einer Halbleiterwaffel zu schaffen bei dem diese Nachteile vermieden sind.
  • Die Lösung dieser Aufgabe besteht erfindungsgemäß prinzipiell darin, ine Hauptoberfläche einer Halbleiterwaffel dadurch in mehrere Teile aufzuteilen, daß man in Gitterform eine innere Spannungen enthaltende Schicht erzeugt und dann die entgegengesetzte Hauptoberfläche der Waffel an den Stellen wegätzt, die zu der innere Spannungen enthaltenden Schicht ausgerichtet sind.
  • Im einzelnen ist Gegenstand der Erfindung ein Verfahren zur Herstellung von Halbleitervorrichtungen, bei dem man in einer ersten Hauptoberfläche einer Halbleiterwaffel ine Mehrzahl isolierter Halbleiterzonen erzeugt, die einen dem des angrenzenden Halbleiterwerkstoffes entgegengesetzten Leitfähigkeitstyp aufweisen, in einer der ersten hauptoberfläche gegenüberliegenden zweiten Hauptoberfläche der Waffel eine Mehrzahl von isolierten leitenden Schichten erzeugt, die zu den isolierten Halbleiterzonen ausgerichtet angeordnet sind, und dann die Waffel in eine Mehrzahl von Elementen trennt, mit dem Kennzeichen, daß man innere Spannungen enthaltende Zonen in der ersten Hauptoberfläche erzeugt, die die einzelnen isolierten Halbleiterzonen umgeben, mindestens die isolierten II Halbleiterzonen mit korrosionsbeständigem Werkstoff bedeckt und die so vorbereitete Waffel in ein Ätzmittel taucht, mit dem die freiliegenden Teile der Waffel mindestens soweit entfernt werden, bis von der zweiten Hauptoberfläche zu den innere Spannungen enthaltenden Zonen reichende Nutell gebildet sind.
  • Die Merkmale und Vorteile der Erfindung werden anhand des in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zei gc'ii Fig. 1 bis 4 Querschnitt einer Waffel zur Erläuterung einer Reihe von Waffeltrennschritten gemäß der Erfindung.
  • Ein Ausführungsbeispiel der Erfindung soll nun unter Einweis auf die Zeichnung erläutert werden.
  • Zunächst wird eine P-Typ-Verunreinigung in eine Halbleiterwaffel 10, z. B. eine @enokristalline N-Typ-Silizium waffel eines hohen spezifischen Widerstandes und einer Dicke von 250 µ eindotiert, wodurch eine Basiszone 2 in einer Haupoberfläche der Waffel 10 erzeugt wird0 Dann dotiert man eine N-Typ-Verunreinigung in ausgewälte Teile der Basiszone 2 und die gesamte andere Haupoberfläche ein9 un Emitterzonen 3 und eine Niedrigwiderstandkollektorzone 4 zu bilden, wie Fig. 1 zeigt. Der restliche Teil 1 der N-Waffel 10 soll eine Kollektorzone sein. So wird eine Anordnung einer Mehrzahl von Elementteilen in einer Waffel 10 ge-bildet. Nickelschichten werden an gewünschten Teilen Jedes Elements erzeugt, und dann schlägt man Lötwerlcstoff auf den Nickelschichten nieder, um eine Basiselektrode 5, eine Emitterelektrode 6 un eine Kollektorelektrode 7 zu bilden, wie Fig. 1 zeigt. Unter den Lötwerkstoffelektroden wird insbesondere die Kollektorelektrode 7 weiter ausgebildet, um eine ausreichende Dicke von ingesammt z. B. 100 bis 200 µ zu haben, indem man eine Kugel oder ein Stück Lötwerkstoff auf der Oberfläche jeder Kollektorelektrode 7 anordnet und erhitzt. Bei diesen Schritt verwendet man vorzugsweise einen solchen Lötwerkstoff, der im wesentlichen aus Blei und Zinn besteht und mindestens 80 % Blei enthält.
  • Anschließend erzeugt man, wie Fig. 2 erläutert, eine innere Spannungen oder Verzerrungen enthaltende Schicht 8, indem man z. n. die Hauptoberfläche der Waffel 10, in der die Emitterzonen 3 gebildet sind, in Gitterform ritzt oder kratzt. Die innere Spannungen enthaltende Schicht 8 ist so angebracht, daß sie die einzelnen Elemente voneiander trennt Das heißt, da, die Elektroden 5 und 6 für jedes Element von der innere Spannungen enthaltenden Schicht 8 umgeben sind.
  • Dann wird, wie Fig. 3 zeigt, ein korrosionsbeständiges Harz, z. Bo Apiezon-Wachs (Wz) angebracht, um auf der gesamten Hauptoberfläche, in der die innere Spannungen enthaltende Schicht 8 erzeugt ist, eine Schicht 9 zu bilden. Nachdem das Wachs aufgebracht ist, wird die Waffel 10 mit der Wachsschicht 9 in ein herkömmliches Ätzmittel, z. B. eine Mischung von HF, HNO3 und CH3COOH (im Verhältnis 1 s 2 t 1) fünf Minuten eingetaucht. Während dieser Ätzbehandlung wird die Waffel 10, da die Wachsschicht 9 und die Kollektorelektroden 7 als ätzbeständige Masken wirken, an solchen Stellen der Gegenoberfläche weggeätzt, wo keine Sollektorelektrode existiert. Wenn das Ätzmittel die innere Spannungen enthaltende Schicht 8 erreicht, steigt die Ätzgeschwindigkeit sehr stark an. So wird die Waffel in viele Teile geteilt, wie Fig. 3 zeigt.
  • Anschließend wird, wie aus Fig. 4 zu ersehen ist, die Wachsschicht 9 durch Auflösen entfernt, um die Trennung zu vollenden. Nach einem anderen Verfahren wird dagegen eine Waffel nur leicht einem Ätzverfahren unterworfen, um Nuten zu bilden, und dann gebogen, um sie längs der innere Spannungen enthaltenden Schicht in viele Teile zu zerbrechen. Dabei werden die Seitenflächen der getrennten Halbleiterunterlage nachher leicht wegeeätzt.
  • Wie die vorstehende Beschreibung ohne weiteres erkennen läßt, bringt die Erfindung verschiedene Vorteile.
  • (a) Da das Ätzschneiden von der Kollektorseite aus vorgenommen wird, werden schräggeschnittene Flächen an den Seiten des Kollektor-Basisüberganges gebildet. Es wird bestätigt, daß eine solche Schrägschnittfläche wirksam ist, die Gegendurchbruchspannung des Kollektor-Basisüberganges zu steigern und so für die elektrischen Eigen schaften eines Transistors vorteilhaft zu sein. Weiter läßt sich die Breite einer solchen geätzten Nut sehr ge ring halten, so daß eine Halbleiterwaffel mit sehr hohen Wirkungsgrad ausnutzbar ist. Besonders im Fall eines Transistors kann man die Fläche des Kollektors wirkungsvoll groß machen.
  • (b) Das Ritzen zum Trennen wird mit geringem Druck vorgenommen, so daß es nur einen geringen Grad von mechanischer Verspannung verursacht, wodurch die Notwendigkeit einer zusätzlichen Behandlung zur Entfernung der niechanischen Verspannung erübrigt wird.
  • (c) Da die Kollektorelektroden notwendigenfalls als Ätzmaske verwendet werden können, ist eine besondere Maske überflüssig, und so sinkt die Zahl der Herstellungsschritte.
  • Die vorstehende Beschreibung zeigt, daß sich die Erfindung grundsätzlich auf die Trennung Jeder Art von Halbleiterwaffel anwenden läßt und für die Herstellung eines Transistors mit einer NPN-N+ - oder PNP-P+ - Verunreinigungs verteilung zur Erzielung einer hohen Gegendurchbruchspannung besonders vorteilhaft ist0

Claims (5)

  1. Patentansprüche Verfahren zur Herstellung von Halbleitervorrichtungen, bei dem man in einer ersten Hauptoberfläche einer Halbleiterwaffel (10) eine Mehrzahl isolierter Halbleiterzonen (3) erzeugt, die einen dem des angrenzenden Halbleiterwerkstoffes entgegengesetzten Leitfähigkeitstyp aufweisen, in einer der ersten Hauptoberflache gegenüberliegenden zweiten Hauptoberflache der Waffel eine Mehrzahl von isolierten leitenden Schichtell (7) erzeugt, die zu den isolierten Halbleiterzonen ausgerichtet angeordnet sind, und dann die Waffel in eine Mehrzahl von Blementen trennt, d a d u r c h g e k e n n z e i c h -n e t t daß man innere Spannungen enthaltende Zonen (8) in der ersten Hauptoberfläche erzeugt, die die einzelnen isolierten Halbleiterzonen umgeben, mindestens die isolierten Halbleiterzonen mit korrosionsbeständigem Werkstoff (9) bedeckt und die so vorbereitete Waffel in ein Ätzmittel taucht, mit dem die freiliegenden Teile der Waffel mindestens soweit entfernt werden, bis von der zweiten Hauptoberfläche zu den innere Spannungen enthaltenden Zonen reichende Nuten gebildet sind.
  2. 2. Verfahren nach Aiisprucb 1, dadurch gekennzeichnet, daß man die Waffel (10) behandelt, indigo man eine Brstleitfähigkeitsverunreinigung in die erste Hauptoberfläche einer Halbleiterwaffel (10) eines Zweitleitfähigkeitstyps einführt und so darin eine Erstleitfähigkeitszone (2) erzeugt, in die man eine Zweitleitfähigkeitsverunreinigung einführt, ui die Mehrzahl von isolierten Halbleiterzonen (3) zu erzeugen.
  3. 30 Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß leitende Elektroden (6, 5) an den isolierten Halbleiterzonen (3) und an den diese umgebenden Oberflächenteilen der Waffel (10) angebracht erden,
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die leitenden Schichten (7) und die leitenden Elektroden (6, 5) aus Blei-Zinn-Lötwerkstoff mit mindestens 80 % Blei bestehen.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß. das Ätzmittel Fluorwasserstoffsäure, Salpetersäure und Essigsäure in einem Verhältnis von 1 . 2 ç 1 enthält.
DE19691964546 1968-12-25 1969-12-23 Verfahren zur Herstellung von Halbleitervorrichtungen Pending DE1964546A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9453968 1968-12-25

Publications (1)

Publication Number Publication Date
DE1964546A1 true DE1964546A1 (de) 1970-07-23

Family

ID=14113107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691964546 Pending DE1964546A1 (de) 1968-12-25 1969-12-23 Verfahren zur Herstellung von Halbleitervorrichtungen

Country Status (1)

Country Link
DE (1) DE1964546A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2423516A1 (de) * 1974-05-15 1975-11-27 Bosch Gmbh Robert Stellglied, insbesondere fuer regelungseinrichtungen
DE2528873A1 (de) * 1974-06-28 1976-01-15 Gen Signal Corp Schnellansprechendes ventil
DE3027514A1 (de) * 1980-07-19 1982-02-25 Wabco Steuerungstechnik GmbH & Co, 3000 Hannover Wegventil
DE3044947A1 (de) * 1980-11-28 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung sehr duenner halbleiterchips
FR2522384A1 (fr) * 1982-03-01 1983-09-02 Koomey Inc Valve a tiroir a commande pilote

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2423516A1 (de) * 1974-05-15 1975-11-27 Bosch Gmbh Robert Stellglied, insbesondere fuer regelungseinrichtungen
DE2528873A1 (de) * 1974-06-28 1976-01-15 Gen Signal Corp Schnellansprechendes ventil
DE3027514A1 (de) * 1980-07-19 1982-02-25 Wabco Steuerungstechnik GmbH & Co, 3000 Hannover Wegventil
DE3044947A1 (de) * 1980-11-28 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung sehr duenner halbleiterchips
FR2522384A1 (fr) * 1982-03-01 1983-09-02 Koomey Inc Valve a tiroir a commande pilote

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1929093A1 (de) Halbleiteranordnung
DE4320780B4 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE1964546A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
DE2653311A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2325351A1 (de) Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
EP0075103A2 (de) Thyristor mit einem Mehrschichten-Halbleiterkörper und Verfahren zu seiner Herstellung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1275208B (de) Steuerbarer Halbleitergleichrichter
DE2855972A1 (de) Halbleiteranordnung
DE3029836A1 (de) Thyristor
DE1285625B (de) Verfahren zur Herstellung eines Halbleiterbauelements