DE3044947A1 - Verfahren zur herstellung sehr duenner halbleiterchips - Google Patents
Verfahren zur herstellung sehr duenner halbleiterchipsInfo
- Publication number
- DE3044947A1 DE3044947A1 DE19803044947 DE3044947A DE3044947A1 DE 3044947 A1 DE3044947 A1 DE 3044947A1 DE 19803044947 DE19803044947 DE 19803044947 DE 3044947 A DE3044947 A DE 3044947A DE 3044947 A1 DE3044947 A1 DE 3044947A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate body
- chips
- semiconductor material
- semiconductor
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 75
- 238000005530 etching Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000003776 cleavage reaction Methods 0.000 claims description 5
- 230000007017 scission Effects 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000006748 scratching Methods 0.000 description 12
- 230000002393 scratching effect Effects 0.000 description 12
- 239000011521 glass Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 208000031872 Body Remains Diseases 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 235000013550 pizza Nutrition 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Dicing (AREA)
- Weting (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin.und München YPA 80.P 72 00 DE
Die vorliegende Erfindung "bezieht sich auf ein Verfahren
zur Herstellung sehr dünner Halbleiterchips, wie es im Oberbegriff des Patentanspruchs 1 angegeben ist.
PUr Hochfrequenz- und Leistungs-Bauelemente, wie z.B.
Varaktoren und Galliumarsenid-Leistungs-Feldeffekttransistoren, ist es wünschenswert, sehr dünne HaIbleiterchips
zur Verfügung zu haben. Bei diesen dünnen Chips ist die Wärme-Ableitung aus dem auf dem Halbleiterchip
aufgebauten Bauelement günstiger und/oder der elektrische Serienwiderstand kleiner als bei vergleichsweise
dickerem Substratkörper. Dünne Halbleiterchips wurden dem· Stand der Technik na'ch bisher dadurch gewonnen,
indem man dickere Substratkörper durch Polieren oder Polier-Ätzen der Rückseite derselben bis auf eine
Restdicke von ca. 50/um abgetragen hat. Der nur noch
sehr dünne Substratkörper wurde dann auf einer dafür vorgesehenen Unterlage liegend mit Hilfe eines Diamanten
derart (kreuzweise) geritzt, daß durch nachträgliches Brechen — wie beim Zuschneiden einer Glasscheibe
— die einzelnen Chips gewonnen werden konnten.
Für dieses bekannte Verfahren wird ein Substratkörper einer solchen Orientierung verwendet, bei dem die Richtung
des vom Diamanten auf das Halbleitermaterial beim Ritzen ausgeübten Drucks in eine der Spaltebenen des
Halbleitermaterials fällt.
Obwohl dieses Verfahren eine sehr breite Anwendung ge-
Bts 1 BIa / 25.11.1980
~*~ 80 P 7 2 0 0 DE
funden hat, ist es wegen der hohen Ausschußrate nicht
als optimal anzusehen. Auch kann der Fall eintreten,
daß die Vorderseite des Substratkörpers, auf der die Ritzspur ausgeführt ist, beim anschließenden Brechen
zerkratzt wird, was insbesondere dann zu großem Schaden führt, wenn auf dieser Seite des Substratkörpers bereits
Einzelheiten des Halbleiter-Bauelements realisiert sind.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung sehr dünner Halbleiterchips anzugeben,
das frei von den Nachteilen des Standes der Technik ist, hohe Ausbeute liefert und bei dem Beschädigungen
der Substratkörper-Vorderseite ausgeschlossen sind.
Diese Aufgabe wird für ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 bzw. 2 mit den Merkmalen
des Kennzeichens des Patentanspruchs 1 bzw. 2 gelöst.
Der Erfindung liegt gemäß der einen Variante des Erfindungsprinzips
wie beim Stand der Technik der Umstand zugrunde, daß durch das Ritzen bzw. durch den beim
Ritzen ausgeübten Druck eine bleibende Zerstörung des Kristallgefüges, d.h. ein mechanisch verspannter Bereich,
an dieser Stelle zurückbleibt. Für die zweite Variante wird der Umstand genutzt, daß eine mechanische Spannung
im Oberflächenbereich des Halbleiterkörpers auch mit Hilfe einer fleckenweise aufgebrachten Schicht erzeugt
werden kann. Bei der Erfindung wird dieser Umstand in vergleichsweise zum Stand der Technik neuartiger
Weise, nämlich für stellenweise anisotrop werdendes Ätzen des sonst isotrop geätzten Halbleiterkörpers, ausgenutzt.
Für die erste Variante bietet sich damit außerdem der Vorteil, daß der Vorgang des mechanischen
Ritzens des Substratkörpers bei der Erfindung an solchen Substratkörpern ausgeführt werden kann, die noch
"*~ 80 P 7 2 Q 0 DE ·
vergleichsweise zum Stand der Technik relativ große Dicke von beispielsweise 300/um haben (wohingegen nach
dem Stand der Technik die Substratkörper Dicken von 50 bis höchstens 100/um haben dürfen, um diese nachträglich
noch handhaben zu können. Bei der erfindungsgemäß verwendeten dickeren Substratscheibe reicht die
durch das Ritzen erzeugte mechanische Yerspannung des Halbleitermaterials nur bis zu einer Tiefe von 1OO/um
in das Kristallinnere.
Der zunächst mit der Ritzstruktur versehene Substratkörper wird dann mit der geritzten Oberfläche auf
einen Glasträger oder auf eine Kunststoff-Folie aufgebracht, z.B. mittels Wachs oder Pizein aufgeklebt.
Daraufhin wird von der Rückseite her das Halbleitermaterial des Substratkörpers weggeätzt, wie dies dem
Prinzip nach in anderem Zusammenhang unter dem Begriff Dünnätzen bekannt ist. Zunächst erfolgt ein isotroper
Ätzangriff auf das Halbleitermaterial. Sobald aber die Abtragung von Halbleitermaterial soweit fortgeschritten
ist, daß der Substratkörper nur noch so geringe Dicke" hat, daß der Ätzangriff auf Bereiche des Halbleitermaterials
trifft, in denen durch das Ritzen gestörte Kristallstruktur vorliegt, tritt dort im gestörten
Bereich örtlich anisotropes Ätzen mit erheblich erhöhter Ätzrate auf. Dies führt sogar bis zu Ätzvertiefungen
in der Ätzfläche. Auf jeden Fall erzeugt dieser anisotrope Ätzangriff aber eine erhebliche Schwächung
der mechanischen Stabilität des Substratkörpers an Stellen,
an denen er. auf der Vorderseite geritzt ist. Bei einer Restdicke des Substratkörpers von etwa 50/um
(z.B. für Galliumarsenid) ist mit dem erfindungsgemäß angewendeten Ätzen des auf der Vorderseite geritzten
Substratkörpers der Zustand erreicht, in dem der Sub-
35. stratkörper von allein entlang den Ritzlinien in die
-K-
80 P 7 2 0 0 DE
einzelnen Halbleiterchips zerbricht. Die einzelnen Chips werden aber vorteilhafterweise noch durch Abdekkung
der Vorderseite des Substratkörpers zusammengehalten, die in diesem Fall als eine Art Trägerfolie zusätzliche
Bedeutung hat.
Sofern der Glasträger bzw. die Trägerfolie entsprechend durchsichtig ist, läßt sich in relativ einfacher
Weise optisch der Zeitpunkt feststellen, wann während des Ätzprozesses das Zerbrechen des Substratkörpers in'
die einzelnen Halbleiterchips eintritt. Dieser Umstand kann vorteilhafterweise dazu benutzt werden, die Beendigung
des Ätzprozesses von der Feststellung dieses Zerbrechens des Substratkörpers abhängig zu machen bzw.
dadurch zu steuern. Den Trägerkörper und den Substratkörper durchdringende optische Strahlung, die diesen
Umstand feststellt, kann in entsprechender Weise von einem Detektor aufgefangen und ausgewertet werden. Es
läßt sich damit erreichen, daß bei vorgegebener mechanischer Verspannung im Substratkörper durch das Ritzen
bzw. durch die fleckenweise aufgebrachte Beschichtung der Ätzprozeß bei stets gleicher vorgegebener Restdick-e
des Substratkörpers beendet wird.
Es sei im übrigen darauf hingewiesen, daß das Dünnätzen des Substratkörpers bzw. der Halbleiterchips auch über
das Dickenmaß hinweg fortgesetzt werden kann, das für die Zerteilung der Chips bereits ausreichend ist. Der
• Ätzprozeß kann ohne Unterbrechung fortgeführt werden und nach einer Zeit abgebrochen werden, die durch die
.Ätzrate und die gewünschte Chipdicke gegeben ist. Ein mechanisches Brechen des Substratkörpers, wie dies beim
Stand der Technik notwendig ist, entfällt bei der Erfindung.
-*- 80 P 7 2 0 0 DE
Die voranstehenden weiteren Erläuterungen zur anspruchsgemäß angegebenen Erfindung bezogen sich darauf, daß
durchgehende Ritzlinien auf der Substratoberfläche angebracht worden sind. In vielen Fällen genügt es aber
auch, den Substratkörper nur im Randbereich desselben an den Stellen zu ritzen,, an denen durchgehende Ritzlinien
auf den Rand treffen würden. Der beim erfindungsgemäßen Verfahren eintretende Bruch des Substratkörpers
in die einzelnen Chips geht dann von der am Rand des Substratkörpers durch das Ritzen und das nachfolgende
Ätzen eingeprägten Störung des Kristallgefüges aus. Dadurch entsteht eine besonders saubere Spaltfläche,
die z.B. für Chips für Laserdioden genutzt werden kann.
Eine zweite, bereits erwähnte Variante des Erfindungsprinzips besteht darin, anstelle des Ritzens der Oberseite
des Halbleitersubstratkörpers diese mit einer z.B. 0,5/um dicken Siliziumdioxid-Schicht zu versehen,
wobei jedoch diejenigen streifenförmigen Flächenanteile
des Substratkörpers freigelassen bleiben, in denen der Substratkörper anderenfalls geritzt wird. Die Oberfläche
des Substratkörpers bleibt dabei somit in ein Gitter bildendenden Flächenanteilen frei von der Siliziumdioxid-Schicht.
Das aufgebrachte Siliziumdioxid erzeugt im Kristallgefüge des Substratkörpers oberflächennahe
Spannungen, die sich in praktisch gleicher Weise wie das voranstehend beschriebene Ritzen für das
erfindungsgemäß vorgesehene, örtlich anisotrop gewordene Ätzen des Substratkörpers von der Rückseite her
auswirken.
Voranstehend ist der Fall beschrieben worden, daß mit dem Zerbrechen des Substratkörpers in die Halbleiterchips
der Ätzprozeß beendet wird. Es kann aber auch der Ätzprozeß noch fortgesetzt werden und wegen des
80 P 7 2 0 0 DE
anisotropen, stärkeren Ätzangriffs im Bereich der mechanischen Verspannungen des Substratkörpers erfolgt dort
ein so starkes Ätzen, daß streifenweise Abstände bzw. Spalte zwischen den einzelnen benachbarten Chips entstehen,
wobei diese Chips noch weiterhin auf dem Glasträger bzw. der Trägerfolie festgehalten sind.
Weitere Erläuterungen der Erfindung gehen aus der nachfolgenden
Beschreibung von Ausführungsbeispielen der Erfindung hervor.
Fig.1 zeigt eine durch Ritzen erzeugte mechanische Verspannung in einem Halbleiter-Substratkörper.
Fig.2 zeigen fortlaufende Verfahrensschritte,
und 3
Fig.3 zeigt zusätzlich das Prinzip der optischen Überwachung
der Restdicke des Substratkörpers.
Fig.4 zeigt einen der Fig.1 entsprechenden Verfahrensschritt der zweiten Variante der Erfindung.
Fig.5 zeigt das Ergebnis eines über den Zeitpunkt des
Brechens des Substratkörpers hinaus erfolgenden Ätzens.
In Fig.1 ist mit 1 ein Anteil eines Substratkörpers aus Halbleitermaterial bezeichnet. Auf dessen einer Oberfläche
2 sind beispielsweise bereits Elektroden-Metallisierungen
3 vorhanden. Für die erste Variante des Erfindungsprinzips ist vorgesehen, die Oberfläche 2
des Substratkörpers 1 mit einem Stift 4 mit Diamantspitze zu ritzen. Das mit dem Stift 4 auf der Ober-,
fläche 2 zu erzeugende Ritzmuster entsprich^ der vorgegebenen gewünschten Aufteilung des Substratkörpers 1
-V-
80 P 7 2 0 0 DE
in die einzelnen Chips. Mit 4' ist eine weitere Lage
des Stifts 4 angedeutet, die einer "benachbarten Ritzlinie des Ritzmusters der Oberfläche 2 des Substratkörpers
1 entspricht. Mit 5 und 5' sind die durch das Ritzen erzeugten kristallografischen Verspannungen
des Halbleitermaterials des Substratkörpers 1 angedeutet, die durch den auf der Oberfläche 2 des Substratkörpers
1 lastenden Druck des Stifts 4, 4f bleibend hervorgerufen
werden. Die Druckrichtung 41 des Stifts 4 ist dabei vorzugsweise parallel zur natürlichen Spal-'
tungsrichtung des Halbleitermaterials des Substratkörpers 1 ausgerichtet, d.h. für den Substratkörper 1 wird
eine entsprechende Kristallfläche als Oberfläche 2 gewählt.
.
Fig.2 zeigt ein fortgeschrittenes Stadium des erfindungsgemäßen
Herstellungsverfahrens. Zwischen den Stadien der Fig.1 und 2 ist zunächst mit Hilfe einer Klebschicht
11 auf der Oberfläche 2 eine Glasplatte 12 als Träger für den Substratkörper aufgebracht worden. In dem in
Fig.2 dargestellten Stadium ist außerdem bereits vom Substratkörper 1 der Fig.1 ein erheblicher Anteil Halbleitermaterial
abgeätzt worden, und zwar auf der der Oberfläche 2 gegenüberliegenden Oberfläche 21 des ursprünglichen
Substratkörpers 1 (Fig.1). Der in Fig.2 dargestellte Substratkörper 1' ist bereits so dünn abgeätzt,
daß der Ätzangriff auf der Oberfläche 2" des Substratkörpers
1' in den Bereich 5 des Substratkörpers gelangt, in dem die oben beschriebene kristallografische
Terspannung des Halbleitermaterials vorliegt. Im Regele
fall genügt es bereits, in dem in Fig.2 dargestellten Stadium das Ätzen zu beenden, weil in diesem Stadium
bereits von allein und insbesondere durch im Substratkörper 1' großflächig vorhandene, wenn auch geringe
Spannungen ein Bruch des Substratkörpers 1· im Bereich
_ar_ 80 P 7 2 0 0
der Verspannung 5 auftritt.
Ein eventuelles Fortsetzen des Ätzens über das Stadium der Fig.2 hinweg führt zu einer verstärkten Ätzung im
Bereich der Verspannung 5, wodurch die Soll-Bruchstelle noch ausgeprägter wird und ebenfalls von selbst ein
Bruchriß entsteht.
Fig.3 zeigt mit 30 einen solchen Bruchriß, der dann die
jeweilige Bruchkante der fertigen Halbleiterchips 31
ist. Die einzelnen Halbleiterchips 31 erhält man dann nach Ablösen von dem Glasträger 12. In Fig.3 ist das
zur optischen Feststellung des Fortschritts des Ätzens eingestrahlte Licht mit 33 und der Detektor mit 34 bezeichnet.
Die zur vorliegenden Erfindung beschriebene zweite Variante wird anhand der Fig.4 ,2 u.3 erläutert. Wiederum
ist mit 1 ein Anteil eines Substratkörpers bezeichnet, dessen Oberfläche mit einer Schicht 42 bedeckt
ist, die Unterbrechungen 43 aufweist, und zwar genau an den Stellen,bzw. in den Bereichen, in denen später
die Bruchkante der Halbleiterchips (siehe Fig.3) entstehen soll, und an denen vergleichsweise in Fig.1
das Ritzen mit dem Stift 4 zur Ausführung der ersten Variante durchgeführt werden würde. Mit 5 ist in
Fig.4 wiederum die zur Fig.1 bereits beschriebene Zone kristallografischer Verspannung des Halbleitermaterials
bezeichnet, die durch die Unterbrechung 43 der Schicht 42 entsteht, und die wie bei der Variante nach Fig.1
ebenfalls von der Oberfläche 2 des Substratkörpers 1 in dessen Halbleitermaterial hinein sich ausdehnt. Für
die weiteren Verfahrensschritte der zweiten Variante
wird wie zur Fig.2 beschrieben ebenfalls eine Trägerplatte 12 auf der Oberfläche 2 des Substratkörpers auf-
30449A7 · ΛΑ
P 7 2 O O OE
geklebt und das Ätzen des Substratkörpers 1 von der Oberfläche 2' her solange durchgeführt, bis der Substratkörper
1 so dünn geworden ist, daß der Ätzangriff (wie bei Fig.2) in die Zone 5 vorgedrungen ist. Es
entsteht dann die wie in Fig.3 mit 30 bezeichnete (Soll-)Bruchkante der einzelnen Halbleiterchips 31.
Diese einzelnen Halbleiterchips stehen dann nach Ablösen
vom Träger 12 als Einzelchips zur Weiterverarbeitung zur Terfügung. Mit Hilfe an sich üblicher Maßnahmen
kann der auf den Einzelchips verbliebene Rest der im ersten Verfahrensschritt aufgebrachten Beschichtung 42
entfernt werden oder als Passivierung verbleiben.
Bei einem Substratkörper aus Galliumarsenid eignet sich als Ätzmittel z.B. die an sich bekannte Mischung
aus Phosphorsäure, Wasserstoffsuperoxid und Wasser.
Fig.5 zeigt eine bereits oben erwähnte Variante der Erfindung,
bei der der Ätzangriff über den Zeitpunkt des Entstehens der Bruchkante 30 (siehe Fig.3) hinaus fortgesetzt
wird. Der erhöhte Ätzangriff im Bereich der mechanischen Verspannung 5 des Substratmaterials (hervorgerufen
durch das Ritzen nach Fig.1 oder durch eine fleckenweise Beschichtung nach Fig.4) kann man soweit
voranschreiten lassen, daß ein wie in Fig.5 dargestellter Spalt 51 zwischen benachbarten Chips 31 entsteht
und dennoch für die Chips 31 eine genügend große Restdicke des ursprünglichen Substratkörpers verbleibt.
Der Ätzangriff im Spalt 51 kann ohne weiteres vollständig bis auf die Schicht 11 durchdringen, mit der die
ursprüngliche Substratscheibe 1 und nunmehr die Chips 31 auf dem Glasträger 12 (weiterhin) festgehalten werden.
Solche wie nach Fig.5 hergestellte Chips können für ein Verfahren nach Patentanmeldung P 30 43 903.3 verwendet
werden.
6 Patentansprüche
5 Figuren
5 Figuren
4t
Leerseite
Claims (6)
- ~**~ 80 P 7 2 0 0 DEPatentansprüche:(1. ^Verfahren zur Herstellung sehr dünner Chips aus einem Halbleitermaterial mit wenigstens einer bevorzug-": ten Spaltrichtung, wobei die einzelnen Chips durch Zerteilen aus einem größeren Substratkörper gewonnen werden, wozu der Substratkörper oberflächlich mit im Halbleitermaterial auftretendem Druck in Richtung der Spaltrichtung zur Teilung veranlaßt wird, gekennzeichnet dadurch, daß der auf der Vorderseite(2) in vorgegebenem Muster"geritzte Substratkörper (1) von der Rückseite (21) her bei abgedeckter Vorderseite (2) soweit abgeätzt wird, bis der Ätzangriff in solches Material des Substratkörpers eindringt, in dem durch das von der anderen Seite her erfolgte Ritzen kristallografische Verspannung (5) des Halbleitermaterials vorliegt, so daß dann eine Zerteilung in die einzelnen Chips (31) eintritt.
- 2. Verfahren zur Herstellung sehr dünner Chips aus einem Halbleitermaterial mit wenigstens einer bevorzugten Spaltrichtung, wobei die einzelnen Chips durch Zerteilen aus einem größeren Substratkörper gewonnen werden, wozu der Substratkörper oberflächlich mit im Halbleitermaterial auftretendem Druck in Richtung der SpaItrichtung zur Teilung veranlaßt wird, gekennzeichnet dadurch, daß die Vorderseite (2) des Substratkörpers (1) mit einer Schicht (42) aus einem Material bedeckt wird, dessen Wärmeausdehnungskoeffizient sich wesentlich vom Wärmeausdehnungskoeffizienten des Halbleiter-Substratkörpers (1) unterscheidet, daß diese Schicht (42) entsprechend den Außenrändern bzw. den Bruchkanten der herzustellenden Chips streifenförmige Unterbrechungen (43) hat und daß dieser Halbleiter-Substratkörper (1) von der Rückseite (2') her bei abgedeckter Vorderseite soweit abgeätzt wird, bis derP 7 2 OQOEÄtzangriff in solches Material des Substratkörpers eindringt, in dem durch die einzelnen streifenweisen Unterbrechungen (43) der Schicht (42) auf der Vorderseite (2) des Substratkörpers (1) kristallografische Verspannungen (5) im Halbleitermaterial erzeugt sind, so daß dann eine Zerteilung in die einzelnen Chips (31) eintritt.
- 3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet dadurch, daß die Abdeckung der Vorderseite (2) als Träger (12) für die durch Zerteilung (30) entstandenen Chips (31) verwendet ist.
- 4. Verfahren nach Anspruch 3, gekennzeichnet dadurch, daß der Träger (12) durchsichtig ist.
- 5. Verfahren nach Anspruch 2, gekennzeichnet dadurch, daß eine Schicht (42) aus Siliziumdioxid oder Siliziumnitrid verwendet wird.
- 6. Verfahren nach Anspruch 1, 3 oder 4, gekennzeichnet dadurch, daß die Oberfläche (2) des Substratkörpers (1) nur an ihrem Rande geritzt wird.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803044947 DE3044947A1 (de) | 1980-11-28 | 1980-11-28 | Verfahren zur herstellung sehr duenner halbleiterchips |
| JP19044581A JPS57117244A (en) | 1980-11-28 | 1981-11-27 | Method of producing extremely thin semiconductor chip |
| US06/325,316 US4389280A (en) | 1980-11-28 | 1981-11-27 | Method of manufacturing very thin semiconductor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803044947 DE3044947A1 (de) | 1980-11-28 | 1980-11-28 | Verfahren zur herstellung sehr duenner halbleiterchips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3044947A1 true DE3044947A1 (de) | 1982-07-01 |
Family
ID=6117863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803044947 Withdrawn DE3044947A1 (de) | 1980-11-28 | 1980-11-28 | Verfahren zur herstellung sehr duenner halbleiterchips |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4389280A (de) |
| JP (1) | JPS57117244A (de) |
| DE (1) | DE3044947A1 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4624741A (en) * | 1985-12-13 | 1986-11-25 | Xerox Corporation | Method of fabricating electro-mechanical modulator arrays |
| US6042736A (en) * | 1997-11-17 | 2000-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for preparing samples for microscopic examination |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1964546A1 (de) * | 1968-12-25 | 1970-07-23 | Hitachi Ltd | Verfahren zur Herstellung von Halbleitervorrichtungen |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB852003A (en) * | 1958-06-10 | 1960-10-19 | Siemens Edison Swan Ltd | Improvements relating to the production of wafers of semi-conductor material |
| US3623219A (en) * | 1969-10-22 | 1971-11-30 | Rca Corp | Method for isolating semiconductor devices from a wafer of semiconducting material |
| GB1487201A (en) * | 1974-12-20 | 1977-09-28 | Lucas Electrical Ltd | Method of manufacturing semi-conductor devices |
-
1980
- 1980-11-28 DE DE19803044947 patent/DE3044947A1/de not_active Withdrawn
-
1981
- 1981-11-27 US US06/325,316 patent/US4389280A/en not_active Expired - Fee Related
- 1981-11-27 JP JP19044581A patent/JPS57117244A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1964546A1 (de) * | 1968-12-25 | 1970-07-23 | Hitachi Ltd | Verfahren zur Herstellung von Halbleitervorrichtungen |
Also Published As
| Publication number | Publication date |
|---|---|
| US4389280A (en) | 1983-06-21 |
| JPS57117244A (en) | 1982-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1924392B1 (de) | Verfahren zum durchtrennen von spröden flachmaterialien mittels laser entlang einer zuvor erzeugten spur | |
| DE102004024643B4 (de) | Werkstückteilungsverfahren unter Verwendung eines Laserstrahls | |
| EP1192657B1 (de) | Verfahren zum vereinzeln eines wafers | |
| DE69430457T2 (de) | Verfahren zum teilweisen Sägen von intergrierter Schaltkreise | |
| DE19623070C2 (de) | Verfahren zum Herstellen einer Substratsanordnung für eine Flüssigkristallanzeigevorrichtung | |
| DE602004011343T2 (de) | Chipbefestigung | |
| DE102006028718B4 (de) | Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips | |
| DE112007001278T5 (de) | Infrarotlaser-Waferritzen unter Verwendung von kurzen Impulsen | |
| DE10016628A1 (de) | Verfahren zum Herstellen von kleinen Dünnglasscheiben und größere Dünnglasscheibe als Halbfabrikat für dieses Herstellen | |
| DE69837308T2 (de) | Verfahren zur Herstellung eines Durchgangslochs und Siliziumsubstrat mit einem solchen Durchgangsloch | |
| DE102013221822B4 (de) | Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall | |
| DE2730130A1 (de) | Verfahren fuer die herstellung von halbleitervorrichtungen | |
| DE102015204698B4 (de) | Verfahren zum Teilen eines Wafers | |
| DE102015008034A1 (de) | Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats | |
| DE112004001787T5 (de) | Schutzschicht während des Einritzens | |
| DE102012112531A1 (de) | Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement | |
| DE112004002374T5 (de) | Verfahren und Vorrichtung zum Laser-Dicing | |
| DE19753492A1 (de) | Verbessertes Ritzen und Brechen von schwer zu ritzenden Materialien | |
| EP0279949A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
| DE69621107T2 (de) | Verbesserungen in oder in Bezug auf Halbleiterchiptrennung | |
| DE3044947A1 (de) | Verfahren zur herstellung sehr duenner halbleiterchips | |
| DE60305856T2 (de) | Verfahren zum Schneiden von Halbleiterwafern | |
| EP0970024B1 (de) | Verfahren zum herstellen eines glaskörpers mit mindestens einer ausnehmung | |
| EP0774165B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
| DE112018003841T5 (de) | Schichtelement-herstellungsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8141 | Disposal/no request for examination |