DE1954265A1 - Halbleiter-Bauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiter-Bauelement und Verfahren zur Herstellung desselben

Info

Publication number
DE1954265A1
DE1954265A1 DE19691954265 DE1954265A DE1954265A1 DE 1954265 A1 DE1954265 A1 DE 1954265A1 DE 19691954265 DE19691954265 DE 19691954265 DE 1954265 A DE1954265 A DE 1954265A DE 1954265 A1 DE1954265 A1 DE 1954265A1
Authority
DE
Germany
Prior art keywords
channels
zone
connections
platelet
wax
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691954265
Other languages
English (en)
Inventor
Goodman Dennis George
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF International UK Ltd
Original Assignee
Lucas Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucas Industries Ltd filed Critical Lucas Industries Ltd
Publication of DE1954265A1 publication Critical patent/DE1954265A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Weting (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Halbleiter-Baue1ement
und
Verfahren zur Herstellung desselben
Die Erfindung betrifft ein Halbleiter-Bauteil und Verfahren zur Herstellung desselben.
Sie verschiedenen Merkmale der Erfindung sind in den Ansprüchen enthalten.
Sie Erfindung ist anhand einiger Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen näher erläutert. In den Zeichnungen sindt
Fig. 1-5 die Sarstellung fünf verschiedener Phasen
An der Herstellung von Sioden gemäB einem Ausführungsbeispiel der Erfindung, wobei Pig. 5 ia vergrößertem Maßstab dargestellt ist,
Fig. 6 eine Braufsieht auf die Darstellung der Fig. 3,
0Q9822/U33
Fig. 7-12 Darstellungen von sechs verschiedenen Phasen in der Herstellung von Dioden gemäß einem zweiten AusfUhrungsbeispiel der Erfindung und
Fig. 13 eine Draufsicht auf die Darstellung der Fig. 9·
In Fig. 1-6 ist ein Siliziumplättchen 10 aus p- oder n-Material gezeigt, das mit Hilfe bekannter Diffusionsverfahren zur Herstellung einer p-n-Terbindung (Fig. 2) behandelt wird. Nach Herstellung der p-n-Yerbindung werden geeignete Metallschichten (nicht dargestellt) auf die Oberfläche des Plättchens abgelagert, um die Herstellung anschließender elektrischer Verbindungen mit den herzustellenden Dioden zu erleichtern. Das Plättchen 10 wird dann durch eine dünne Wachsschicht 12 mit einer Glas- oder Keramikscheibe 11 verbunden. Eine Stahlabdeckung (nicht dargestellt), die eine Vielzahl rechteckiger Löcher enthält, wird dann oben auf das Plättchen aufgelegt, und eine Wachslösung wird durch die Abdeckung auf das Plättchen aufgespritzt. Das Wachs haftet am Plättchen derart, daß bei Entfernen der Abdeckung die Oberfläche des Plättchens eine Vielzahl rechteckiger Bereiche I3 enthält, die mit Wachs beschichtet sind( Fig. 3). Die Scheibe 11, die das Plättchen trägt, wird dann in ein Ätzmittel eingetaucht, das die Gebiete des Plättchens zwischen den Bereichen 13 entfernt (Fig. 4)· Dabei versteht es sich, daß das Wachs, das zum Befestigen des Plättchena an der Scheibe verwendet wird, und daß das Wachs, das die Bereiche 13 des Plättchens abdeckt, so gewählt sind, daß sie durch das Ätzmittel nicht angegriffen werden. Es können natürlich auch andere Substanzen außer Wachs benutzt werden, die dem Ätzmittel widerstehen.
Nachdem die freiliegenden Flächen des Plättchen« weggeätzt worden sind, wird die Scheibe 11 aus dem Ätzmittel herausgenommen, ge-
009822/1433
waschen und getrocknet. In dieser Phase trägt die Scheite eine Vielzahl rechteckiger p-n-Dioden 15, die durch Kanäle 14 voneinander getrennt sind. In jedem davon liegt eine p-n-Verbindung frei. Dabei sind die Dioden immer noch über die Scheibe miteinander verbunden.
Eine Lösung, die aus ca. 5 % Silikonharz, einem Katalysator (Beispielsweise Zinkazetat) und einem Flüchtigstoff-Träger besteht, wird dann auf die Scheibe 11 gegossen und zum Einfließen in die Kanäle 14 zwischen den Dioden 15 gebracht (Fig. 5). Wenn die freiliegenden geätzten Ränder 16 der Dioden 15 mit der Lösung beschichtet sind, wird die Scheibe einem Warmluftstrom ausgesetzt, der bewirkt, daß der Flüchtigstoff-Träger verdampft, so daß der Lack und dessen Katalysator an den freiliegenden geätzten Rändern der Dioden verbleiben. Die Scheibe wird dann in einen Ofen bei einer Temperatur zwischen 105 und 115 °C 48 Stunden lang gelegt, und während dieser Zeit härtet das Silikonharz aus und bildet einen dünnen haftenden Schutzfilm 17 an den zuvor freiliegenden Rändern 16 der Dioden 15·
Nach dem Aushärten des Films 17 an den Rändern 16 der Dioden wird die Scheibe 11 aus dem Ofen herausgenommen und in einem Lösungsmittel gewaschen, beispielsweise Trichlorethylen, das das Wachs auflöst, das die obere und untere Seite des Plättchens 15 beschichtet, das aber den Film 17 nicht angreift. Die Dioden 15 werden von der Scheibe 11 abgenommen, wenn sich das Wachs auflöst, und sie werden dann erneut in einen Ofen gelegt, um sicherzustellen, daß der Film an den Rändern 16 voll ausgehärtet J&t. Danach sind die Dioden zur Prüfung fertig. Nach der Prüfung werden durch Löten mit den Dioden die Kontakte hergestellt, und die Dioden werden in jeder beliebigen Weise gelagert.
009822/1433
Der Flüchtigstoff-Träger kann in den verschiedensten Formen vorgesehen sein» vorzugsweise ist jedoch ein Alkohol oder Keton vorzuziehen. Sas in dem bevorzugten Aueführungebeispiel verwendete Harz hat die folgende Fora:
-O-Si-C-
6
>
Dabei ist E die Methylgruppe, und dieses Harz erbringt in dem betreffenden Ausführungsbeispiel die besten Ergebnisse, das hier beschrieben wird, weil es nach dem Aushärten durch das Lösungsmittel nicht beeinflußt wird, das zum Entfernen des Wachses verwendet wird, die beim Löten auf tretenden Temperatur Widerstehen kann und nicht durch die mechanische Handhabung der Dioden beschädigt wird. Die Anforderungen an äas Harz ändern sich jedoch mit dem betreffenden Anwendungsfall. Beispielsweise können die Dioden 15 auf einem federnden Träger angeordnet sein und dann gezeichnet werden. Danach wird der Träger gestreckt, um die Dioden zu trennen, die sich immer noch auf dem Träger befinden, wobei Kanäle zwischen ihnen liegen. Das Harz kann gemäß der vorangegangenen Beschreibung verwendet werden, es braucht aber jetzt nicht gegen das Lösungsmittel widerstandsfähig zu sein, da kein Wachs entfernt werden muß. In bestimmten Anwendungsfällen kann ein Löten bei einer tieferen Temperatur durchgeführt werden,und in diesem Fall spielt die Fähigkeit des Harzes eine untergeordnete Bolle, hohen Temperaturen widerstehen zu können. Ferner kann in bestimmten Fällen die Diode eingebettet werden, nachdem die Kontakte hergestellt worden sind, und dann spielt es keine Bolle, wenn beim Löten der Schutzfilm entfernt wird, weil der Film durch das Einbettungematerial ersetzt wird. Es ist festgestellt worden, daß man die besten Ergebnisse mit Silikonharzen der folgenden
009822/U33
forn erhältt
-O-Sl-Οι
O
I
oder ^
- O - S» - R
I
O
1
oder Gemischen davon, wobei R eine Aryl- oder Alkylgruppierung ist. Im falle einer Arylgruppierung wird Phenyl bevorzugt, und im Falle einer Alkylgruppierung CH. .., wobei η vorzugsweise 1-6 ist» wobei Methyl vorzuziehen ist.
In einer Abwandlung des beschriebenen Ausführungsbeispiele wird das Diffusionsverfahren in der in Fig. 2 gezeigten Phase nur teilweise abgeschlossen» und das erforderliche Eintreiben erfolgt während des Aushärtens.
In einer anderen Abwandlung hört man mit dem Ätzen in der in Fig. 4 gezeigten Phase auf, nachdem die p-n-Verbindungen freiliegen, jedoch bevor die η-Lage vollkommen durohgeätzt worden ist. Das Verfahren geht weiter, wie das beschrieben worden ist, wobei jedoch alle Dioden miteinander verbunden sind. Die Dioden werden nach Bedarf durch Reißen und Brechen getrennt*
In einem weiteren Ausführungsbeispiel werden die freiliegenden Verbindungen jeweils an einem einzelnen Bauelement, das in jeder beliebigen bekannten Weise hergestellt ist, dadurch geschützt, daß man die jeweils freiliegende Verbindung mit einem haftenden Film oder einem Ettgehärteten Silikonharz beschichtet, vorzugsweise das Harz, da* in i«m in I7Ig. 1-6 gezeigten Beispiel verwendet wird.
009822/U33
In Fig. 7-13 ist ein Siliziumplättchen 20 aus p- oder »-Material gezeigt, das mit Hilfe bekannter Diffusionsverfahren behandelt wird, um eine p-n-Yerbindung herzustellen (Fig. 8). Nachdem die p-n-Verbindung hergestellt worden ist, werden geeignete Metallschichten (nicht dargestellt) auf die Oberflächen des Flättchens galvanisch aufgetragen, um die Herstellung anschließender elektrischer Verbindungen mit den herzustellenden Dioden zu erleichtern. Das die p-n-Terbindungen enthaltende Plättchen wird dann mit einer Glas- «der Eeramikscheibe 21 mit Hilfe einer dünnen Wachsschicht 22 verbunden. Eine Stahlabdeckung (nicht dargestellt), die eine Anzahl rechteckiger Löcher enthält, wird auf die Oberseite des Plättchens gelegt, und auf die Abdeckung wird eine Wachslöeung aufgespritzt. Das Wachs dringt in die Löcher in der Abdeckung ein und haftet an dem Plättchen an, so daß bei Entfernen der Abdeckung die Oberfläche des Platt« chens eine Anzahl rechteckiger Bereiche 23 enthält, die mit Wachs beschichtet sind (Fig. 9). Die Scheibe 21, die das Plättchen trägt, wird dann in ein Ätzmittel eingetaucht, das die Gebiete des Plättchens entfernt, die zwischen den abgedeckten Bereichen 23 liegen (Fig. 10). Dabei versteht es sich, daß das Wachs, das zum Befestigen des Plattohens an der Seheibe verwendet wird, und daS das Wachs, das die Bereiche 23 des Plättehens abdeckt, so gewählt sind, daß sie nicht von dem Ätzmittel beeinflußt werden. Fachdem die freiliegenden Flächen des Plattohens weggeätzt worden sind, wird die Scheibe 21 aus dem Ätzmittel herausgenommen, gespült und getrocknet. In dieser Phase trägt die Scheibe eine Vielzahl kleiner rechteokiger p-n-Dioden 25» die voneinander getrennt sind und die auf beiden Seiten mit Wachs beschichtet sind, wobei bloß die geätzten Händer 26 ter Dioden 25 freiliegen. Ss können natürlich auch andere Substanzen als Wachs benutzt werden, die gegen Ätzmittel widerstandsfähig sind.
009822/U33
Ein querverbundener Kunstgummi auf Silikonbasis wird in flüssiger Form dann auf die Scheibe gegossen und dazu gebracht, in die Räume 24 zwischen den Dioden zu fließen (Fig. 11). Wenn die Räume 24 mit flüssigem Gummi gefüllt sind, wird die Oberfläche des geätzten Plättchens abgewischt, um überschüssiges Gummi zu entfernen. Es bleibt ein Netz 27 aus flüssigem Gummi in den Räumen 24· Das flüssige Gummi wird dann gehärtet, und die Scheibe wird dann in ein Flüssigkeitsbad gelegt, in dem das Wachs löslich ist. Das die Dioden 25 bedeckende Wachs und das die Dioden mit der Scheibe 22 verbindende Wachs löst sich auf, und es verbleiben die Dioden 25, die durch eine Gummimembrane 27 miteinander verbunden sind (Fig. 12). Damit sind beide Seiten der Dioden 25 sauber, und die Ränder der Dioden 25 sind durch die Membrane 27 geschützt.
Wenn eine der Dioden 25 gebraucht wird, wird der feil der Memebrane 27 getrennt, der diese Diode mit den verbleibenden Dioden verbindet, so daß man eine getrennte Diode erhält, deren Ränder durch die abgetrennten Teile der Membrane geschützt sind.
Wenn durch ein Lötverfahren, das mit hoher Temperatur arbeitet, Verbindungen mit der Diode hergestellt werden, kann die Löttemperatur so gewählt werden, daß das Gummi zersetzt wird, das die Ränder der Diode schützt, um damit die Ränder der Diode sauber zu lassen, die sich im fertigen Zustand zur Einbettung befinden. Das Gummi kann jedoch über die ganze Lebensdauer der Diode hinweg auch die eingenommene Lage beibehalten. Ferner kann in diesem Ausführungebeispiel das Gummi dazu verwendet werden, eine Handhabung zu erleichtern, ohne daß irgendein Schutz der p-n-Verbindungen erforderlich ist.
Q09822/U33
Es ist nicht erforderlich» daß der Membranwerkstoff flexibel ist. Werkstoffe, die zu einer spröden Membrane führen, können verwendet werden. In diesem Fall werden die Dioden durch Brechen, anstatt durch Trennen der Membrane voneinander getrennt.
Obgleich beide beschriebenen Ausführungsbeispiele sich auf Dioden beziehen, versteht es sich natürlich, daß man die Erfindung zur Herstellung von !Transistoren, Thyristoren und allgemein Halbleiter-Bauelementen verwenden kann.
Es versteht sich ferner, daß der Begriff "Silikonharz" in der Besohreibung und in den Ansprüchen in seinem weitesten Sinn verwendet wird, u.a. also auch Silikongummi einschließt.
Patentansprüche:
009822/U33

Claims (1)

  1. Patentansprüche
    ί1· Halbleiter-Bauelement mit mindestens einer p-Zone und mindestens einer η-Zone, wobei die p-n-Verbindung am Rand des Bauelementes freiliegt, dadurch gekennzeichnety daß die Verbindung durch einen haftenden Film aus einem gehärteten Silikonharz geschützt ist.
    2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Harz die Form „
    - O - S\ - R
    O
    ι
    hat, wobei E eine Aryl- oder Alkylgruppierung ist.
    3· Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Harz die Form o
    O
    I
    hat, wobei B eine Aryl- oder Alkylgruppierung ist.
    4. Bauelement nach Anspruch 3» dadurch gekennzeichnet, daß E eine Methylgruppferung ist.
    5· Baulement nach Anspruch 3» dadurch gekennzeichnet, daß E eine Phenylgruppierung ist.
    6. Verfahren zur Herstellung von Halbleiter-Bauelementen, dadurch gekennzeichnet, daß ein Plättchen mit mindestens einer p-Zone und mindestens einer η-Zone hergestellt wird, wobei das Plättchen auf einem Träger sitzt, daß das Plättehen in einer Vielzahl von feilen geteilt wird, von denen jeder feil ein Bauelement bilden soll,
    009822/1433
    -Jl-
    10
    daß Kanäle zwischen den Bauelementen gebildet werden, wobei p-n-Verbindungen in den Kanälen freiliegen, daß eine härtbare Masse in die Kanäle gegossen wird, das die p-n-Verbindungen schützen kann, und daß die Masse ausgehärtet wird, derart, daß über den Verbindungen ein Schutzfilm liegt*
    7· Verfahren zur Herstellung von Halbleiter-Bauelementen, dadurch gekennzeichnet, daß ein Plättchen mit mindestens einer p-Zone und mindestens einer η-Zone gebildet wird, daß das Plättchen an einer Scheibe durch eine Wachsschicht oder durch eine Schicht aus einer anderen Atzmittelbeständigen Substanz befestigt wird, und daß die freiliegende Fläche des Plättchens mit isolierten Bereichen aus Wachs oder einer anderen Substanz beschichtet wird, daß das Plättchen mit einem Ätzmittel behandelt wird, das das Wachs oder die andere Substanz nicht angreift, wobei das Ätzmittel in den Bereichen des Plättchens zwischen dem Wachs oder der anderen Substanz Kanäle bildet, in denen jeweils eine p-n-Verbindung freiliegt, wobei die Kanäle das Plättchen in eine Vielzahl getrennter Bauelemente unterteilen, die mit der Scheibe verbunden bleiben, daß eine aushärtbare Masse in die Kanäle gegossen wird, die die p-n-Verbindungen schützen kann, daß die Masse ausgehärtet wird, derart, daß ein Schutzfilm über den Verbindungen liegt und daß das Wachs oder die andere Substanz entfernt wird.
    8. Verfahren nach Anspruch 6 oder 7» dadurch gekennzeichnet, daß als auehärtbare Masse ein quervarbundenes Kunstgummi verwendet, wird, das eine Membrane bildet, die die Bauelemente miteinander verbindet und die p-n-Verbindungen schützt.
    0Q9822/U33
    /f/l
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet» daß durch Löten Verbindungen mit den Bauelementen hergestellt werden, wo· bei beim Löten die Membrane zersetzt wird.
    10· Verfahren nach Anspruch 8, dadurch gekennzeichnet} daß durch Löten Verbindungen mit den Sauelementen hergestellt werden, wobei beim Löten die Membrane intakt bleibt.
    11. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß als auehärtbare Masse ein Silikonharz verwendet wird.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Masse die Form j^
    O i
    hat, wobei B eine Aryl- oder Alky!gruppierung ist.
    1?· Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die
    Masse die Form
    R I
    - C - f>i - O C
    hat, wobei B* eine Aryl- oder Alkylgruppierung ist.
    14· Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß als B eine Methylgruppierung vorgesehen wird.
    15. Verfahren nach Anspruch I3, dadurch gekennzeichnet, daß als B eine Phenylgruppierung vorgesehen wird,
    - 4 009822/U33
    16. Verfahren nach einem der Ansprüche 6-15» dadurch gekennzeichnet, daß die Kanäle sich an den p-n-Verbindungen vorbei erstrecken, jedoch nicht vollständig durch das Plättchen hindurchgehen, so daß die Verbindungen geschützt werden, die Bauelemente aber noch miteinander verbunden bleiben.
    17· Verfahren nach einem der Ansprüche 6 - 16, dadurch gekennzeichnet, daß das p-n-Plättchen durch Diffusion jeweils während der Herstellung der p-Zone und der η-Zone nur teilweise hergestellt wird und daß die Diffusion während des Aushärtens abgeschlossen wird.
    18. Verfahren zur Herstellung von Halbleiter-Bauelementen, dadurch gekennzeichnet, daß ein Plättchen mit mindestens einer p-Zone und mindestens einer η-Zone hergestellt wird, wobei das Plättchen auf einem Träger sitzt, daß das Plättchen in eine Vielzahl von Teilen geteilt wird, von denen jeder Teil ein Bauelement bilden soll, daß Kanäle zwischen den Bauelementen geformt werden, wobei p-n-Verbindungen in den Kanälen freiliegen, daß eine aushärtbare Hasse in die Kanäle gegossen wird und daß die Masse zum Aushärten gebracht wird, derart, daß eine Membrane gebildet wird, die die Bauelemente miteinander zum Erleichtern der Handhabung derselben verbindet.
    009822/U33
    Leerseite
DE19691954265 1968-10-28 1969-10-28 Halbleiter-Bauelement und Verfahren zur Herstellung desselben Pending DE1954265A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB5103568 1968-10-28
GB24991/69A GB1285708A (en) 1968-10-28 1968-10-28 Semi-conductor devices

Publications (1)

Publication Number Publication Date
DE1954265A1 true DE1954265A1 (de) 1970-05-27

Family

ID=26257416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691954265 Pending DE1954265A1 (de) 1968-10-28 1969-10-28 Halbleiter-Bauelement und Verfahren zur Herstellung desselben

Country Status (12)

Country Link
US (1) US3756872A (de)
AT (1) AT310253B (de)
BE (1) BE740836A (de)
CH (1) CH522955A (de)
CS (1) CS168552B2 (de)
DE (1) DE1954265A1 (de)
DK (1) DK135071B (de)
ES (2) ES373341A1 (de)
FR (1) FR2021690B1 (de)
GB (1) GB1285708A (de)
NL (1) NL154868B (de)
SE (2) SE376684B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325704A2 (de) * 1988-01-27 1989-08-02 General Instrument Corporation Prozess zur gleichzeitigen Herstellung einer Mehrzahl von Halbleiterbauelementen aus einer einzigen Scheibe

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1335201A (en) * 1970-05-21 1973-10-24 Lucas Industries Ltd Method of manufacturing semi-conductor devices
FR2100997B1 (de) * 1970-08-04 1973-12-21 Silec Semi Conducteurs
JPS5527463B2 (de) * 1973-02-28 1980-07-21
IT1059086B (it) * 1976-04-14 1982-05-31 Ates Componenti Elettron Procedimento per la passivazione di dispositivi a semiconduttore di potenza ad alta tensione inversa
DE2929339A1 (de) * 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung
US4624724A (en) * 1985-01-17 1986-11-25 General Electric Company Method of making integrated circuit silicon die composite having hot melt adhesive on its silicon base
DE3621796A1 (de) * 1986-06-30 1988-01-07 Siemens Ag Verfahren zur verbesserung der nebensprechdaempfung bei einer optisch-elektronischen sensoranordnung
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
DE19604405C2 (de) * 1996-02-07 2002-10-10 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
FR2782843B1 (fr) * 1998-08-25 2000-09-29 Commissariat Energie Atomique Procede d'isolation physique de regions d'une plaque de substrat
DE10055763A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
DE10158307A1 (de) * 2001-11-28 2003-02-20 Infineon Technologies Ag Verfahren zum Anschließen von Schaltungseinheiten auf Wafer-Skale-Ebene durch Dehnen einer Folie
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3260634A (en) * 1961-02-17 1966-07-12 Motorola Inc Method of etching a semiconductor wafer to provide tapered dice
FR1486041A (fr) * 1965-07-07 1967-06-23 Westinghouse Electric Corp Dispositif de protection des jonctions d'un dispositif semi-conducteur
GB1118536A (en) * 1966-09-30 1968-07-03 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325704A2 (de) * 1988-01-27 1989-08-02 General Instrument Corporation Prozess zur gleichzeitigen Herstellung einer Mehrzahl von Halbleiterbauelementen aus einer einzigen Scheibe
EP0325704A3 (de) * 1988-01-27 1990-03-21 General Instrument Corporation Prozess zur gleichzeitigen Herstellung einer Mehrzahl von Halbleiterbauelementen aus einer einzigen Scheibe

Also Published As

Publication number Publication date
NL154868B (nl) 1977-10-17
ES373341A1 (es) 1972-05-16
ES399979A1 (es) 1975-06-16
DK135071C (de) 1977-08-01
DK135071B (da) 1977-02-28
BE740836A (de) 1970-04-01
SE363930B (de) 1974-02-04
CH522955A (de) 1972-05-15
GB1285708A (en) 1972-08-16
CS168552B2 (de) 1976-06-29
SE376684B (de) 1975-06-02
NL6916239A (de) 1970-05-01
AT310253B (de) 1973-09-25
FR2021690B1 (de) 1974-05-03
FR2021690A1 (de) 1970-07-24
US3756872A (en) 1973-09-04

Similar Documents

Publication Publication Date Title
DE1954265A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE1080697B (de) Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung
DE2101028A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2239145C3 (de) Verfahren zur Vorbehandlung einer Halbleiterplatte aus Galliumarsenid
DE2124772C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
EP0068414A3 (de) Verfahren zum Herstellen von Bauelementen aus Halbleiterscheiben
CH557091A (de) Verfahren zur herstellung von halbleitervorrichtungen.
DE2259182A1 (de) Verfahren zum herstellen einer matrix zur verwendung in der galvanoformung
DE1964546A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2105550A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
AT324435B (de) Verfahren zur herstellung von halbleiterbauelementen
DE1789038A1 (de) Verfahren zum Anbringen eines Halbleiterkoerpers an einem Montierungsteil
DE1789065B1 (de) Verfahren zur herstellung einer elektrischen vorric htung
DE102014114188B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE1639068A1 (de) Halbleiterelement und Verfahren zu seiner Herstellung
DE2440080A1 (de) Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens
DE3138362C2 (de)
DE818380C (de) Verfahren zur Herstellung von Trockengleichrichtern geringer Eigenkapazitaet bzw. Groesse
DE2707931A1 (de) Verfahren zum aufbringen einer schutzschicht auf halbleiterbauelementen
DE1771131C (de) Verfahren zum Aufbringen einer Schutz schicht aus Glas mit Offnungen
DE1008415B (de) Verfahren zur Herstellung von Trockengleichrichterscheiben, insbesondere fuer Selengleichrichter
DE1151820B (de) Verfahren zur Herstellung einer Peltiervorrichtung
DE2164238A1 (de) Verfahren zur herstellung von elektrischen schaltungsbauteilen mit einer schutzschicht