DE2124772C3 - Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen

Info

Publication number
DE2124772C3
DE2124772C3 DE2124772A DE2124772A DE2124772C3 DE 2124772 C3 DE2124772 C3 DE 2124772C3 DE 2124772 A DE2124772 A DE 2124772A DE 2124772 A DE2124772 A DE 2124772A DE 2124772 C3 DE2124772 C3 DE 2124772C3
Authority
DE
Germany
Prior art keywords
network
semiconductor components
semiconductor
components
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2124772A
Other languages
English (en)
Other versions
DE2124772B2 (de
DE2124772A1 (de
Inventor
Dennis George Handsworth Wood Birmingham Goodman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF International UK Ltd
Original Assignee
Joseph Lucas Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joseph Lucas Industries Ltd filed Critical Joseph Lucas Industries Ltd
Publication of DE2124772A1 publication Critical patent/DE2124772A1/de
Publication of DE2124772B2 publication Critical patent/DE2124772B2/de
Application granted granted Critical
Publication of DE2124772C3 publication Critical patent/DE2124772C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen, bei dem eine Halbleiterscheibe mit mindestens einer p-Zone und mindestens einer η-Zone gebildet, auf einer Unterlage in einer Anzahl Teile, von denen jedes Teil ein Halbleiterbauelement bildet, unterteilt wird und zwischen den Halbleiterbauelementen Kanäle gebildet werden, in denen die pn-Übergänge der Halbleiterbauelemente frei liegen, und bei dem die Kanäle mit einer die pn-Übergänge schützenden härtbaren oder vulkanisierbaren Masse ausgegossen werden, die nach dem Aushärten bzw. Vulkanisieren ein Netz bildet.
Bei der Verwendung von Halbleiterbauelementen zum Aufbau gedruckter Schaltungen ist es wesentlich, daß die Seitenflächen der Halbleiterbauelemente, die keine Funktion in den herzustellenden Schaltungen ausüben, gegenüber der Schaltung elektrisch isoliert sind. Zu diesem Zweck ist schon vorgeschlagen worden, diese Flächen mit einem Überzug aus Siliziumdioxid zu versehen. Ein geeignetes Verfahren hierfür wird beispielsweise in der US-PS 33 13 661 beschrieben.
Bei einem aus der AT-PS 2 63 083 bekannten Verfahren zur Herstellung von Halbleiterschaltungen werden die ausgeätzten Bereiche zwischen den Halbleiterscheiben, die keine Funktion in den Halbleiterschaltungen erfüllen, mit einem elektrisch isolierenden Stoff — z. B. einem Epoxid-Gießharz — ausgefüllt
Sodann ist aus der FR-PS 14 00 084 noch ein Verfahren zur Behandlung von Halbleiterbauelementen bekannt, bei dem eine Halbleiterscheibe auf einer Unterlage in eine Anzahl Blöckchen unterteilt wird, von denen jedes ein Halbleiterbauelement bildet Zwischen den Halbleiterblöckchen befinden sich Kanäle, in denen die pn-Übergänge frei liegen. In diese Kanäle wird mit Hilfe eines elektrophoretischen Verfahrens eine elektrisch isolierende amorphe Glasmasse eingetragen.
Schließlich ist aus der NL-PS 69 16 239 noch ein Verfahren bekannt, bei dem ebenfalls eine Halbleiterscheibe auf einer Unterlage in eine Anzahl Teile unterteilt wird, von denen jedes Teil ein Halbleiterbauelement bildet. Die zwischen den Halbleiterbauelementen gebildeten Kanäle, in denen die pn-Übergänge der Halbleiterbauelemente frei liegen, werden mit einem synthetischen Kautschuk auf Silikon-Basis ausgegossen, der nach dem Vulkanisieren ein Netz bildet. Das Trennen der einzelnen Halbleiterbauelemente muß jedoch sehr sorgfältig in der Weise geschehen, daß ein Schnitt im wesentlichen genau durch die Mitte der Kautschukfüllung geführt wird, so daß die Seitenflächen der Halbleiterbauelemente mit einer Kautschukschicht bedeckt bleiben. Das Verfahren erfordert also eine außerordentlich hohe Sorgfalt beim Trennen der einzelnen Elemente und ist dementsprechend zeitraubend.
Die bekannten Verfahren haben also den Nachteil, daß die einzelnen Halbleiterbauelemente nicht voneinander getrennt werden können, ohne daß die Isolierschicht beschädigt und mindestens ein Teil der pn-Übergänge freigelegt wird. Wo, wie bei dem Verfahren der niederländischen Patentschrift, eine Trennung ohne Freilegung der pn-Übergänge zwar möglich ist, ist sie wegen der erforderlichen großen Sorgfalt mit einem hohen Zeitaufwand verbunden, der das Verfahren kostspielig macht.
Aufgabe der Erfindung ist es, ein Verfahren
so anzugeben, das bei der Herstellung von Halbleiterbauelementen eine Isolierung der pn-Übergänge ermöglicht, die so beschaffen ist, daß sich die einzelnen Halbleiterbauelemente leicht trennen lassen, die pn-Übergänge der einzelnen Halbleiterbauelemente aber von einer Isolierschicht bedeckt bleiben.
Erfindungsgemäß wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß eine Masse verwendet wird, bei der nach dem Aushärten bzw. Vulkanisieren die Adhäsion an den Halbleiterbauelementen wesentlich größer als ihre Kohäsion ist, und daß die Halbleiterbauelemente durch Abschälen des Netzes getrennt werden, wobei ein Teil des Netzes an den frei liegenden pn-Übergängen als Schutzüberzug haften bleibt.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Wie leicht ersichtlich, wird durch die Erfindung die Trennung der einzelnen Halbleiterbauelemente wesent-
Hch erleichtert
An Hand der Zeichnung wird die Erfindung näher beschrieben. Es zeigen
F i g. 1 bis 6 Querschnitte, die fünf Stufen bei der Herstellung von Dioden nach einen. Beispiel der Erfindung veranschaulichen, und
Fig.7 eine Draufsicht auf den Gegenstand von Fig. 3.
In den Zeichnungen ist eine Siliziumscheibe 10 vom p- oder η-Typ dargestellt, bei der in bekannter Weise iu durch Diffusionsbehandlung ein pn-Übtxgang hergestellt wird (F i g. 2). Nach Herstellung der pn-Obergänge werden geeignete Metallschichten (nicht dargestellt) auf den Oberflächen der Scheibe abgeschieden, um die nachfolgende Anbringung elektrischer Anschlüsse an die herzustellenGen Dioden zu erleichtern. Die pn-Obergänge enthaltende Scheibe wird dann mit Hilfe einer dünnen Wachsschicht 12 auf einem Glas- oder Keramikschieber 11 befestigt Eine Stahlmaske (nicht dargestellt), die eine Anzahl rechteckiger Löcher enthält, wird auf der Oberseite der Scheibe angeordnet und eine Wachslösung auf die Maske gespritzt. Das Wachs gelangt durch die öffnungen in der Maske auf die Oberfläche der Scheibe und bleibt dort haften, so daß nach dem Entfernen der Maske die Oberfläche der Scheibe eine Anzahl rechteckiger Flächen 13 aufweist, die mit Wachs überzogen sind (F i g. 3). Der die Scheibe tragende Schieber wird dann in ein Ätzmittel eingetaucht, das das Scheibenmaterial in den Gebieten zwischen den maskierten Flächen 13 abträgt (F i g. 4).
Es ist selbstverständlich, daß das Wachs, das zur Befestigung der Scheibe an dem Schieber, und das Wachs, das zum Maskieren der Flächen 13 der Scheibe verwendet wird, so gewählt wird, daß es von dem Ätzmittel nicht beeinflußt wird. Wenn die frei liegenden Flächen der Scheibe abgeätzt sind, wird der Schieber 11 aus dem Ätzmittel herausgenommen, gewaschen und getrocknet. In diesem Stadium trägt der Schieber eine Anzahl kleiner rechteckiger pn-Dioden 15, die voneinander durch die Kanäle 14 getrennt und auf beiden Seiten mit Wachs überzogen sind, so daß nur die geätzten Kanten 16 der Dioden 15 frei liegen. Natürlich können auch andere gegen Ätzmittel beständige Stoffe als Wachse für die Ausführung des Verfahrens verwendet werden.
Ein bei Raumtemperatur vulkanisierendes Silikon-Elastomer, das aus einem Gemisch von Λ,ω-Dihydroxypolydimethylsiloxan, einem Polydimethylsiloxan, einem Acetoxysilan und einem Silikatfüller besteht, wird in flüssiger Form auf den Schieber 11 gegossen und fließt in die Kanäle 14 zwischen den Dioden (F i g. 5). Wenn die Kanäle 14 mit dem flüssigen Elastomer gefüllt sind, wird die Oberfläche der geätzten Scheibe zur Entfernung überschüssigen Elastomers abgewischt, und es verbleibt ein Netz 17 von flüssigem Elastomer in den Kanälen 14. Das flüssige Elastomer wird dann bei Zimmertemperatur vulkanieren gelassen und bildet ein Elastomer-Netz 17, das die Dioden auf dem Schieber verbindet, wobei die Adhäsion des Netzes an den Dioden 15 größer als seine Kohäsion und damit die Reißfestigkeit des Netzes ist. Wenn daher die Dioden 15 zum Gebrauch von dem Elastomer-Netz 17 getrennt werden müssen, kann das Netz von den Dioden abgeschält werden, wobei die Trennlinie durch das Netz 17 und nicht durch die Grenzfläche zwischen dem Netz und den Dioden verläurt Die getrennten Dioden, die in diesem Stadium noch auf dem Schieber 11 befestigt sind, behalten daher an ihren Kanten einen Überzug des gehärteten Elastomeren, der die an den Kanten befindlichen Teile der pn-Obergänge schützt
Vorzugsweise wird zur Erleichterung der Trennung der Dioden 15 von dem Elastomer-Netz 17 das Netz 17 mit einer weiteren hart- bzw. vulkanisierbaren Masse beschichtet, die dann aushärten bzw. vulkanisieren gelassen wird und eine an dem Netz haftende Gummischicht 18 (F i g. 6) bildet Als weitere hart- bzw. vulkanisierbare Masse kann jede gebräuchliche Gummilösung verwendet werden, vorausgesetzt daß die Adhäsion des Gummis an dem Netz nach dem Vulkanisieren und die Reißfestigkeit des Gummis größer als die Reißfestigkeit des Netzes sind. Wenn daher die Dioden 15 von dem Elastomer-Netz 17 getrennt werden sollen, wird die Gummischicht von dem Netz 17 und damit das Netz 17 von den Dioden abgeschält wobei wie zuvor die Trennlinie durch das Netz und nicht durch die Grenzfläche zwischen Netz und den Dioden verläuft. Beim Beschichten des Elastomer-Netzes 17 mit einer weiteren hart- bzw. vulkanisierbaren Masse ist es ferner zweckmäßig, daß die Beschichtung sich mindestens über eine Kante des Netzes 17 erstreckt, so daß beim Vulkanisieren der Masse die Gummischicht 18 eine Zunge 19 bildet, die über die Kante des Netzes und vorzugsweise auch über die Kante des Schiebers vorsteht An dieser Zunge 19 greift man an, wenn die Gummischicht 18 von dem Elastomer-Netz 17 entfernt werden soll.
Nach dem Trennen der Dioden 15 von dem Netz 17 sind die Dioden noch an dem Schieber 11 befestigt. Zur Ablösung der Dioden wird der Schieber 11 in ein Flüssigkeitsbad gebracht, in dem das Wachs, das die Dioden bedeckt und mit dem Schieber verbindet, löslich ist. Das Wachs wird somit aufgelöst, und es bleiben einzelne Dioden 15 zurück, deren beide Seiten sauber und deren pn-Übergänge an den Kanten durch die haftengebliebenen Teile des Netzes 17 geschützt sind. Es ist selbstverständlich, daß das Lösungsmittel für das Wachs mit dem Material des Netzes 17 nicht reagieren darf.
Bei einem Beispiel wurde zur Bildung des Netzes 17 ein Silikon-Elastomer verwendet, das von der Firma ICI unter dem Warenzeichen »EP 6 283« vertrieben wird. Dieses Elastomer besteht aus dem oben beschriebenen Gemisch und ergibt die erforderlichen Kohäsions- und Adhäsionseigenschaften des Netzes 17. Diese Eigenschaften des Netzes sind:
Härte
Zugfestigkeit
Bruchdehnung
27°
147 N/cm*
350%
Reißfestigkeit 6,28 N
(British Standard 903,
Teil A 26)
(British Standard 903,
Teil A 3)
Es versteht sich, daß an Stelle des beschriebenen Silikon-Elastomeren auch andere härtbaren Massen zur Bildung des Netzes 17 verwendet werden können, vorausgesetzt, daß sie die erforderlichen Kohäsions- und Adhäsionseigenschaften aufweisen.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiterbauelementen, bei dem eine Halbleiterscheibe mit mindestens einer p-Zone und mindestens einer η-Zone gebildet, auf einer Unterlage in eine Anzahl Teile, von denen jedes Teil ein Halbleiterbauelement bildet, unterteilt wird und zwischen den Halbleiterbauelementen Kanäle gebildet werden, in denen die pn-Übergänge der Halbleiterbauelemente frei liegen, und bei dem die Kanäle mit einer die pn-Übergänge schützenden härtbaren oder vulkanisierbaren Masse ausgegossen werden, die nach dem Aushärten bzw. Vulkanisieren ein Netz bildet, dadurch gekennzeichnet, daß eine Masse verwendet wird, bei der nach dem Aushärten bzw. Vulkanisieren die Adhäsion an den Halbleiterbauelementen (15) wesentlich größer als ihre Kohäsion ist, und daß die Halbleiterbauelemente (15) durch Abschälen des Netzes (17) getrennt werden, wobei ein Teil des Netzes (17) an den frei liegenden pn-Übergängen als Schutzüberzug haften bleibt
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als aushärtbare bzw. vulkanisier bare Masse ein Silikon-Elastomer verwendet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Netz (17) mit einer weiteren härtbaren bzw. vulkanisierbaren Masse beschichtet und diese zur Bildung einer Schicht (18) auf dem Netz (17) so ausgehärtet bzw. vulkanisiert wird, daß ihre Adhäsion an dem Netz (17) und ihre Kohäsion wesentlich größer als die Kohäsion des Netzes (17) sind, so daß beim Abschälen der Schicht (18) von dem Netz (17) letzteres von den Bauelementen (15) abgeschält wird und diese getrennt werden, wobei Teile des Netzes (17) an den frei liegenden pn-Verbindungen der Bauelemente (15) haften bleiben und diese Fchützen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß beim Beschichten des Netzes (17) mit der weiteren härtbaren bzw. vulkanisierbaren Masse eine Zunge (19) gebildet wird, die mit der Schicht (18) aus einem Stück besteht und über dem Netz (17) vorsteht, so daß zum Ablösen der Schicht (18) und zur Trennung der Bauelemente (15) von dem Netz (17) an ihr angegriffen werden kann.
DE2124772A 1970-05-21 1971-05-19 Verfahren zur Herstellung von Halbleiterbauelementen Expired DE2124772C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2455070 1970-05-21

Publications (3)

Publication Number Publication Date
DE2124772A1 DE2124772A1 (de) 1971-12-02
DE2124772B2 DE2124772B2 (de) 1975-08-28
DE2124772C3 true DE2124772C3 (de) 1981-10-22

Family

ID=10213386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2124772A Expired DE2124772C3 (de) 1970-05-21 1971-05-19 Verfahren zur Herstellung von Halbleiterbauelementen

Country Status (7)

Country Link
US (1) US3708870A (de)
JP (1) JPS5131072B1 (de)
DE (1) DE2124772C3 (de)
FR (1) FR2090182B1 (de)
GB (1) GB1335201A (de)
NL (1) NL7106948A (de)
ZA (1) ZA712698B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US5306370A (en) * 1992-11-02 1994-04-26 Xerox Corporation Method of reducing chipping and contamination of reservoirs and channels in thermal ink printheads during dicing by vacuum impregnation with protective filler material
FR2877142B1 (fr) * 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3313013A (en) * 1960-08-15 1967-04-11 Fairchild Camera Instr Co Method of making solid-state circuitry
FR1400084A (fr) * 1963-07-03 1965-05-21 Ibm Procédé de revêtement de semiconducteurs
DE1514453A1 (de) * 1965-04-26 1969-08-14 Siemens Ag Verfahren zum Herstellen von Halbleiterschaltungen
US3313661A (en) * 1965-05-14 1967-04-11 Dickson Electronics Corp Treating of surfaces of semiconductor elements
US3355636A (en) * 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3633269A (en) * 1969-06-24 1972-01-11 Telefunken Patent Method of making contact to semiconductor devices

Also Published As

Publication number Publication date
JPS5131072B1 (de) 1976-09-04
FR2090182A1 (de) 1972-01-14
DE2124772B2 (de) 1975-08-28
US3708870A (en) 1973-01-09
DE2124772A1 (de) 1971-12-02
ZA712698B (en) 1972-01-26
FR2090182B1 (de) 1974-04-05
GB1335201A (en) 1973-10-24
NL7106948A (de) 1971-11-23

Similar Documents

Publication Publication Date Title
DE1954265A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE1296987B (de) Streifen zur Befestigung einer Glasscheibe an einer Fahrzeugkarosserie
DE1287009B (de) Verfahren zur herstellung von halbleiterkoerpern
DE1439570A1 (de) Flaechentransistor
DE3524301C2 (de)
DE2124772C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2843133A1 (de) Integriertes schaltungsplaettchen und verbindungssubstrat fuer solche plaettchen sowie verfahren zu deren herstellung
DE2336511A1 (de) Verfahren zum selektiven entfernen eines anteils eines polyimidsubstrats
DE2101028A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
DE102006004845A1 (de) Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
CH557091A (de) Verfahren zur herstellung von halbleitervorrichtungen.
DE2259182A1 (de) Verfahren zum herstellen einer matrix zur verwendung in der galvanoformung
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE3335395A1 (de) Verfahren zur verarbeitung von halbleiterbauelementen
DE112018007677B4 (de) Verfahren zur Herstellung eines Halbleitergerätes
DE2911976A1 (de) Struktur fuer lichtschutzschichten, besonders geeignet fuer photolithographische auflage paralleler metallischer streifen auf ein basis-substrat und verfahren zu deren verwirklichung
DE2323542A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
DE112018001713T5 (de) Reinigungsverfahren und -system
DE1952216A1 (de) Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips
DE1789038A1 (de) Verfahren zum Anbringen eines Halbleiterkoerpers an einem Montierungsteil
DE2707931A1 (de) Verfahren zum aufbringen einer schutzschicht auf halbleiterbauelementen
AT324435B (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee