DE1952216A1 - Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips - Google Patents

Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips

Info

Publication number
DE1952216A1
DE1952216A1 DE19691952216 DE1952216A DE1952216A1 DE 1952216 A1 DE1952216 A1 DE 1952216A1 DE 19691952216 DE19691952216 DE 19691952216 DE 1952216 A DE1952216 A DE 1952216A DE 1952216 A1 DE1952216 A1 DE 1952216A1
Authority
DE
Germany
Prior art keywords
interconnects
film
semiconductor
base body
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691952216
Other languages
English (en)
Inventor
Helmut Dipl-Phys Eger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691952216 priority Critical patent/DE1952216A1/de
Priority to CH1504270A priority patent/CH514936A/de
Priority to US80400A priority patent/US3668774A/en
Priority to AT928570A priority patent/AT311421B/de
Priority to GB1265458D priority patent/GB1265458A/en
Priority to FR7037301A priority patent/FR2064378B1/fr
Priority to SE14033/70A priority patent/SE358511B/xx
Priority to JP9062670A priority patent/JPS4926741B1/ja
Priority to NL7015236A priority patent/NL7015236A/xx
Publication of DE1952216A1 publication Critical patent/DE1952216A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Description

Verfahren zum Trennen von aus einem Halblextergrundkörper herzustellenden Halbleiterchips t
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Trennen von aus einem Halbleitergrundkörper herzustellenden Halbleiterchips mit in diesen angeordneten mit Elektroden oder Leitbahnen versehenen Bauelementen.
Bei einem bekannten Verfahren v/erden aus einer Halbleiterscheibe verschiedene Bauelemente oder Halbleiterchips hergestellt. Dabei wird so vorgegangen, daß in die Halbleiterscheibe mehrere Bauelemente eindiffundiert oder mit einem anderen gebräuchlichen Verfahren in der Halbleiterscheibe hergestellt werden. Daran anschließend v/erden die Kontakte und die Leitbahnen an den einzelnen Bauelementen angebracht.
Die Trennung der einzelnen auf der Scheibe angeordneten Bauelemente wird durch Dünnläppen, Rückseitenfototechnik und Trennätzen vorgenommen. Dieser verhältnismäßig aufwendige Trennprozeß ist beispielsweise in "The Western Electric Engineer", Dez. 1967, Seite 14 ausführlich beschrieben. Y/esentlich an diesem bekannten Verfahren ist, daß die Leitbahnen eines einzelnen Bauelements auf demselben abzutrennenden Chip angeordnet sein müssen. Es ist also nicht möglich, die äußeren freien Enden von Leitbahnen eines ersten Chips auf einem Nachbarchip verlaufen zu lassen, und die Halbleiterscheibe so zu trennen, daß der erste Chip mit über diesen hinausragenden, vom Nachbarohip abgetrennten Leitbahnen versehen ist. Daher ist der Platzbedarf der auf einer Halbleiterscheibe angeordneten Bauelemente oder Halbleiterchips groß.
Aufgabe der vorliegenden Erfindung ist es daher, ein einfaches Trennverfahren anzugeben, das eine Einsparung des auf der
VPA 9/493/982 b Kot/D* 0 9 8 1 8 / 0 Ö 6 A BA0 ORiGlNAL
- 2
Scheite für die Leitbahnen oder Beam-Leads vorgesehenen Platzes ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch folgende, aufeinanderfolgende Yerfahrensschritte gelöst:
a) Aufkleben des Halbleitergrundkörpers mit seiner nicht mit % Elektroden versehenen Rückseite auf eine Glasscheibe und Ritzen des Halbleitergrundkörpers in Ritzbahnen entsprechend der zu trennenden Halbleiterchips,
b) Beschichten der mit den Elektroden versehenen Seite des Halbleitergrundkörpers mit einem derart ätzbaren PiIm, daß bei dessen Ätzung die übrigen auf dem Halbleitergrundkörper angeordneten Materialien nicht angegriffen werden,
c) Freilegen mittels Fototechnik und chemischer Ätzung von Kontaktlöchern durch den ätzbaren Film zu den Leitbahnen oc?er Elektroden,
d) Aufwachsen von weiteren Leitbahnen auf die freigelegten Leitbahnen oder Elektroden derart, daß diese weiteren Leitbahnen teilweise den ätzbaren Film überdecken und daß diese v/eiteren Leitbahnen in benachbarte Halbleiterchips hinüberragen,
e) Abätzen des ätzbaren Films, derart, daß die in benachbarte Halbleiterchips ragenden weiteren Leitbahnen freigelegt werden,
f) Ablösen des Halbleitergrundkörpers von der Glasplatte und Aufkleben der nicht mit Elektroden oder Leitbahnen und weiteren Leitbahnen versehenen Seite des Halbleitergrundkörpers auf eine elastische Folie,
g) Dehnen und Brechen des auf die elastische Folie aufgeklebten Halbleitergrundkörpers in seinen Ritzbahnen, derart, daß die Halbleiterchips mit den auf ihnen angeordneten und über ihre Oberfläche hinausragenden Leitbahnen freiliegen,
VPA 9/493/982 b - 3 -
109818/0864
BAD
h) Ablösen der einzelnen Halbleiterchips von der elastischen Polic.
Weiterhin ist es auch möglich, in einer einfacheren Ausführungsform der vorliegenden Erfindung folgende aufeinanderfolgende Verfahrensschritte vorzunehmen:
a) Beschichten der mit den Elektroden oder Leitbahnen versehenen Seite des Halbleitergrundkörpers mit einem derart ätzbaren Film, daß bei dessen Ätzung die übrigen auf dem Halbleitergrundkörper angeordneten Materialien nicht angegriffen werden,
b) Freilegen mittels Fototechnik und chemischer Ätzung von Kontaktlöchern durch den ätzbaren Film zu den Leitbahnen oder Elektroden,
c) Aufwachsen von weiteren Leitbahnen auf die freigelegten Leitbahnen oder Elektroden derart, daß diese weiteren Leitbahnen teilweise den ätzbaren Film überdecken und daß diese weiteren Leitbahnen in benachbarte Halbleiterchips hinüberragen,
d) Abätzen des ätzbaren Films, derart, daß die in benachbarte Halbleiterchips ragenden v/eiteren Leitbahnen freigelegt v/erden,
e) Aufkleben der mit Elektroden oder Leitbahnen und weiteren Leitbahnen versehenen Seite des Halbleitergrundkörpers auf eine elastische Folie,
f) Ritzen der nicht aufgeklebten Seite des Halbleitergrundkörpers in Bahnen entsprechend den zu trennenden Halbleiterchips in einer Justierapparatur,
g) Brechen und Dehnen des auf die elastische Folie aufgeklebten Halbleitergrundkörpers in seinen Ritzbahnen, derart, daß die Halbleiterchips mit den auf ihnen angeordneten und über ihre Oberfläche hinausragenden Leitbahnen freiliegen.
h) Ablösen der einzelnen Halbleiterchips von der elastischen Folie,
Die beiden oben angegebenen Ausführungsformen erlauben es, das einfache und erprobte Ritz- und Brechverfahren auch auf mit
VPA 9/493/982 b - 4 -
109818/0884 bad original
Beam-Leads versehene Halbleiterbauelemente, die aus einer Scheibe herauszutrennen sind, anzuwenden. Da bei vorliegender Erfindung sich die über ein Chip überstehenden Leitbahnen oder Beam-Leads über benachbarte Systeme oder Chips erstrecken, kann der bei dem-bekannten "Verfahren für diese Beam-Leads vorgesehene Platz auf der Scheibe eingespart werden.
Wesentlich ist, daß für den Metallfilm ein Material verwendet 'wird, das leicht ätzbar ist. Bei dieser Ätzung dürfen aber die übrigen auf dem Halbleitergrundkörper vorhandenen Materialien nicht angegriffen werden. Als besonders zweckmäßig hat sich die Verwendung von Kupfer oder Nickel, erwiesen. Diese Metalle können leicht geätzt werden, beispielsweise mit einer HNO7-Losung, ohne daß etwa Gold-Platin- Titan--Leitbahnen angegriffen werden.
Weitere Merkmale und Einzelheiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von zwei Ausführungsbeispielen anhand der Figuren 1 -3, in denen die erfindungsgemäßen Verfahrensschritte am Beispiel einer Transistorstruktur schematisch dargestellt sind.
Ein Halbleitergrundkörper 1 (Pig. 1) mit in diesem angeordneten Chips oder Bauelementen 2,3 mit in der Figur schraffiert dargestellten metallischen Elektroden 4 wird auf eine Glasscheibe 10 so aufgeklebt, daß sich die nichtmetallische Rückseite des Halbleitergrundkörpers auf der Glasscheibe befindet. Sodann wird der Halbleitergrundkörper mit einem Diamant für das nachfolgende Trennen und Brechen in Ritzbahnen 11 geritzt. Die Ritzbahnen werden zweckmäßigerweise zuvor in den Halbleitergrund- körper eingebracht.
Daran anschließend (Fig. 2) wird der Halbleitergrundkörper ganzflächig auf seiner mit metallischen Elektroden versehenen Seite mit einem Kupferfilm 12 etwa 2/u dick bedampft. Der Kupferfilm 1'2 ist in den Figuren 2 und 3 sur besseren Kenntlichmachung schraffiert dargestellt. Es hat sich gezeigt, daß in vorteilhafter V/eise auch ein Wickelfilm anstelle deo Kupferfilms 12 verwendet werden kann. Kittels Fototechnik und chemischer Ätzung werden Bereiche 20, der Elektroden oder Leitbahnen, die bei-
VPA 9/493/982 b 10 9 818/(1864
spielsv/eise aus einer Schichtfolge Gold-Platin-Titan besteher, freigeätzt, um ein Aufwachsen von weiteren Leitbahnen 26, 27, 28, die beispielsweise aus Gold bestehen, bei der nachfolgenden Galvanik zu ermöglichen (Figur 3). Die weiteren Leitbahnen 26, 27, 28 sind schraffiert dargestellt. Die darauf folgende Pototechnik für die Beam-Leads und die galvanische Abscheidung werden auf bekannte Art und Weise vorgenommen.
Der auf dem Halbleitergrundkorper angeordnete Kupferfilm 12 wird mit einer Salpetersäurelösung abgeätzt. Dadurch verliert beispielsweise die v/eitere Leitbahn 26 ihre mechanische Befestigung auf dem benachbarten Chip 3 und die weitere Leitbahn auf dem Chip 2. Sämtliche unerwünschte elektrischen Schlüsse ■werden so beseitigt. Hierauf wird der Halbleitergrundkorper von der Glasscheibe abgelöst und mit einem geeigneten Kleber, der plastisch und aushärtbar sein sollte, auf eine hochelastische Folie aufgeklebt. Die Folie kann beispielsweise aus Gummi bestehen.
Der bereits geritzte Halbleitergrundkorper wird dann gebrochen und soweit gedehnt, daß die einzelnen Bauelemente oder Chips 2,3 freiliegen. Hierfür muß der Kleber eine geeignete Plastizität besitzen. Schließlich kann man zur bequemen Weiterverarbeitung die gedehnte Folie mit den voneinander getrennten Bauelementen oder Chips auf eine Platte aufspannen und den Kleber härten. Hierfür hat sich besonders Thermoplast als geeignet erwiesen.
In einer anderen, einfacheren Ausführungsform der Erfindung ist es möglich, das Aufkleben des Halbleitergrundkörpers auf eine Glasscheibe 10 zum Ritzen zu unterlassen (Verfahrensschritt a des ersten Ausführungsbeispiels). Dafür wird der Halbleitergrundkorper zum Trennen der Chips oder Bauelemente vor dem Brechen nach dem Abätzen des Kupferfilms (Fig. 3 ohne die in dieser Figur dargestellte Glasscheibe 10 des ersten Ausführungsbeispiels) mit seiner metallischen Seite auf eine elastische FciKie geklebt. Im Anschluß daran wird er in einer geeigneten Justierapparatur, vorzugsweise einem Infrarotdurchsichtgerät, auf seiner Rückseite geätzt und dann gebrochen.
VPA 9/493/982 b 10 9818/0864 6 - BAD ORIGINAL
Die Erfindung ermöglicht es, den in dem bekannten Verfahren zur Herstellung von Beam-Lead-Schaltkreisen bisher angewendeten aufwendigen Trennprozeß, der au's Dünnläppen, Rückseitenfototechnik und Trennätzen besteht, durch das einfachere Ritz- und Brechverfahren zu ersetzen.
Ein weiterer Vorteil der Erfindung besteht darin, daß sich die überstehe:....en weiteren Leitbahnen oder Beam-Leads über benach- ^-"■■"te Systeme erntrecke-:·. dadurch kann der in dein bekannten ■"e:"-'-.I;r3u für diese Beam-Leads vorgesehene Platz auf dem. Halbleitirgrundkörper eingespai*t werden.
7 Patentansprüche
3 Figuren
VPA 9/493/982 b - 7 -
--109818/0864 bad original

Claims (7)

  1. Verfahren zum Trennen von aus einem Halbleitergrundkörper herzustellenden Harbleiterchips mit in diesen angeordneten mit Elektroden oder leifbahnen versehenen Bauelementen, gekennzeichnet durch folgende aufeinanderfolgende Verfahrensschritte:
    a) Aufkleben des Halbleitergrundkörpers mit seiner nicht mit Elektroden versehenen Rückseite auf eine Glasscheibe und litzen des Halbleitergrundkörpers in Ritzbahnen entsprechend der zu trennenden Halbleiterchips,
    b) Beschichten der mit den Elektroden versehenen Seite der Halbleitergrundkörpers mit einem derart ätzbaren Film, daß bei dessen Atzung die übrigen auf dem Halbleitergrunc'-körper angeordneten Materialien nicht angegriffen werden,
    cj)) freilegen mittels Fototechnik und chemischer Ätzung von Kontaktlöchern durch den ätzbaren Film zu den Leitbahnen oder Elektroden,
    d) Aufwachsen von weiteren Leitbahnen auf die freigelegten Leitbahnen oder Elektroden derart, daß diese weiteren Leitbahnen teilweise den ätzbaren Film überdecken und daß diese weiteren Leitbahnen in benachbarte Halbleiterchips hinüberragen,
    e) Abätzen des ätzbaren Films, derart, daß die in benachbarte Halbleiterchips ragenden weiteren Leitbahnen freigelegt werden,
    f) Ablösen des Halbleitergrundkörpers von der Glasplatte und Aufkleben der nicht mit Elektroden oder Leitbahnen und weiteren Leitbahnen versehenen Seite des HalbleitergFunc1-kb'rpers auf eine elastische Fcilie,
    g) Dehnen und Brechen des auf die elastische Folie aufgeklebten Halbleitergrundkörpers in seinen Ritzbahnen,
    VPA 9/493/982 Μθ9818/Π86
    BAD ORIGINAL
    1952218
    derart, daß die Halbleiterchips mit den auf ihnen angeordneten und über ihre Oberfläche hinausragenden Leitbahnen . freiliegen,
    h) Ablösen der einzelnen Halbleiterchips von'der elastischen
    Folie. ' ' ·"
  2. 2. Verfahren zum !rennen von aus einem Halbleitergrundkörper herzustellenden Halbleiterchips mit in diesen angeordneten mit Elektroden oder leitbahnen versehenen Baue lernen teir,g e k e. η η zeichnet durch folgende aufeinanderfolgende Verfahrensschritte:
    Jk a) Beschichten der-mit den; Elektroden oder Leitbahnen versehenen Seite des Halbleitergrundkörpers mit einem derart ätzbaren Film, daß bei dessen Ätzung die übrigen auf dem Halbleitergrundkörper angeordneten Materialien nicht angegriffen werden,
    b) Freilegen mittels Fototechnik und chemischer Ätzung von Kortaktlöchern durch den ^tzbaren Film zu den Leitbahnen oder Elektroden, ■
    c) Aufwachsen von weiteren Leitbahnen auf die freigelegten Leitbahnen oder Elektroden derart, daß diese weiteren Leitbahnen teilweise den ätzbaren Film überdecken und daß diese weiteren Leitbahnen in benachbarte Halbleiterchips hinüberragen,
    d) Abätzen des ätzbaren Films, derart, daß die in benachbarter.
    * Halbleiterchips ragenden weiteren Leitbahnen freigelegt v/erden,
    e) Aufkleben der mit Elektroden oder Leitbahnen und weiteren Leitbahnen versehenen Seite des Halbleitergrundkörpers auf eine elastische Folie,
    f) Ritzen der nicht aufgeklebten Seite des Halbleitergrundkörpers in Bahnen entsprechend den zu trennenden Halbleiterchips in einer Justierapparatur, ... ;
    g) Brechen und Dehnen des auf die elastische Folie aufgeklebten Halbleitergrundkörpers in seinen Ritzbahnen, derart, daß die Halbleiterchips mit den auf'ihnen angeordneten und über ihre Oberfläche hinausragenden Leitbahnen freiliegen.
    VPA 9/493/982 b _ 9 _
    109818/086?:
    BAD ORIGINAL
    h) Ablösen der einzelnen Halbleiterchips von der elastischen Folie.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß für den ätzbaren Film Kupfer oder Nickel verwendet wird.
  4. 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß als elastische Folie Gummi verwendet wird.
  5. 5. Verfahren nach Anspruch 1 oder 2 und nach Anspruch 3, dadurch gekennzeichnet, daß der Kupfer oder Nickelfilm etwa 2/u dick durch Bedampfen aufgebracht wird.
  6. 6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß zum Aufkleben des Halbleitergrundkörpers auf die Folie ein plastischer, aushärtbarer Kleber verwendet wird.
  7. 7. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß als Justierapparatur ein Infrarotdurchsichtgerät verwendet wird.
    VPA 9/493/982 b
    ftAD 1098t8/n864
    L e e r s e i t e
DE19691952216 1969-10-16 1969-10-16 Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips Pending DE1952216A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19691952216 DE1952216A1 (de) 1969-10-16 1969-10-16 Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips
CH1504270A CH514936A (de) 1969-10-16 1970-10-12 Verfahren zur Herstellung einer Vielzahl von Halbleitervorrichtungen aus einem mit Elektroden oder Leitbahnen versehene Bauelemente aufweisenden Halbleiterkörper
US80400A US3668774A (en) 1969-10-16 1970-10-13 Method of separating semiconductor chips from a semiconductor substrate
AT928570A AT311421B (de) 1969-10-16 1970-10-14 Verfahren zum Trennen von aus einem Halbleitergrundkörper herzustellenden Halbleiterscheiben
GB1265458D GB1265458A (de) 1969-10-16 1970-10-15
FR7037301A FR2064378B1 (de) 1969-10-16 1970-10-15
SE14033/70A SE358511B (de) 1969-10-16 1970-10-16
JP9062670A JPS4926741B1 (de) 1969-10-16 1970-10-16
NL7015236A NL7015236A (de) 1969-10-16 1970-10-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691952216 DE1952216A1 (de) 1969-10-16 1969-10-16 Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips

Publications (1)

Publication Number Publication Date
DE1952216A1 true DE1952216A1 (de) 1971-04-29

Family

ID=5748393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691952216 Pending DE1952216A1 (de) 1969-10-16 1969-10-16 Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips

Country Status (9)

Country Link
US (1) US3668774A (de)
JP (1) JPS4926741B1 (de)
AT (1) AT311421B (de)
CH (1) CH514936A (de)
DE (1) DE1952216A1 (de)
FR (1) FR2064378B1 (de)
GB (1) GB1265458A (de)
NL (1) NL7015236A (de)
SE (1) SE358511B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5463970A (en) * 1977-10-31 1979-05-23 Nakamasa Ezawa Soap box for washing and arranging hair
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3513022A (en) * 1967-04-26 1970-05-19 Rca Corp Method of fabricating semiconductor devices
USB355026I5 (de) * 1967-11-13
US3590478A (en) * 1968-05-20 1971-07-06 Sony Corp Method of forming electrical leads for semiconductor device

Also Published As

Publication number Publication date
SE358511B (de) 1973-07-30
FR2064378A1 (de) 1971-07-23
FR2064378B1 (de) 1974-09-06
CH514936A (de) 1971-10-31
GB1265458A (de) 1972-03-01
US3668774A (en) 1972-06-13
AT311421B (de) 1973-11-12
NL7015236A (de) 1971-04-20
JPS4926741B1 (de) 1974-07-11

Similar Documents

Publication Publication Date Title
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE2801419A1 (de) Abbildungsvorrichtung
DE1665243A1 (de) Verfahren zur Herstellung elektrischer Verbindungen
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE1231775B (de) Wiederholt verwendbare Matrize zur Herstellung gedruckter Stromkreise
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1100741B (de) Verfahren zur Herstellung eines mit einem Metallmuster versehenen isolierenden Traegers
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE1180067C2 (de) Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1302727C2 (de) Verfahren zum herstellen einer mit wenigstens einer elektrode versehenen kornschicht, vorzugsweise fuer halbleiterbauelemente
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE1952216A1 (de) Verfahren zum Trennen von aus einem Halbleitergrundkoerper herzustellenden Halbleiterchips
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE4129964A1 (de) Verfahren zur herstellung einer elektrisch leitenden befestigung einer integrierten schaltung auf einer gedruckten schaltung
DE2002404C3 (de) Spannungsabhängiger Widerstand aus einer Isolierfolie mit darin eingebetteten Körnern aus Halbleitermaterial
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE3834396A1 (de) Verfahren zum entfernen von oberflaechenschichten
DE1947026B2 (de) Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen
DE1439601A1 (de) Verfahren zur Kennzeichnung von Halbleiterkristallen
DE112017004155T5 (de) Leiterplatte und Verfahren zur Herstellung derselben
DE2548528C3 (de) Verfahren zum Passivieren von mit Metallkontaktbergen versehenen Halbleiteranordnungen
DE2207012A1 (de) Verfahren zur kontaktierung von halbleiterbauelementen
DE102017111618A1 (de) Vorrichtung, System und Verfahren zur Trocknung einer Halbleiterscheibe
DE2124772B2 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
AH Division in

Ref country code: DE

Ref document number: 19549384

Format of ref document f/p: P