DE2440080A1 - Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens - Google Patents

Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens

Info

Publication number
DE2440080A1
DE2440080A1 DE2440080A DE2440080A DE2440080A1 DE 2440080 A1 DE2440080 A1 DE 2440080A1 DE 2440080 A DE2440080 A DE 2440080A DE 2440080 A DE2440080 A DE 2440080A DE 2440080 A1 DE2440080 A1 DE 2440080A1
Authority
DE
Germany
Prior art keywords
template
spacers
pressure
etching
active parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2440080A
Other languages
English (en)
Inventor
Tibor Pakoczy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of DE2440080A1 publication Critical patent/DE2440080A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Detergent Compositions (AREA)

Description

  • Verfahren zur Aetzung von Haibleiteraktivteiien und Vorrichtung zur Ausführung des Verfahrens.
  • Bei dem bekannten Aetzverfahren (M.F. Bogenschütz: Oberflächentechnik und Galvanotechnik in der Elektronik, Saulgau/Württemberg 1971) werden die nicht zu ätzenden Stellen der Halbleiteraktivteile häufig mit einer ätzmittelbeständigen Schutzschicht versehen. Diese Schutzschicht wird entweder durch Besprühen, Tauchen, Aufschütten, Schleudern oder auf ähnliche Weise auf die Aktivteile aufgebracht und dann getrocknet. Die freie bliebenen Oberflächenbereiche der Aktivteile werden dann anschliessend, beispielsweise im Tauchverfahren, mit fluorwasserstoffhaltiger Aetzflüssigkeit geätzt, wobei die jeweils verwendete Schutzschicht und die Aetzflüssigkeit aufeinander abgestimmt sein müssen. Nach Entfernung der auf den geätzten Oberflächenbereichen eventuell noch vorhandene Aetzflüssigkeit, beispielsweise durch mehrfaches Spülen mit entionisiertem Wasser, wird die Schutzschicht wieder entfernt und die Aktivteile nach weiteren Spülungen abschliessend einem Trocknungsprozess unterzogen.
  • Der Erfindung liegt nun die Aufgabe zugrunde, ein einfaches, sauberes und genau arbeitendes Aetzverfahren anzugeben, das nur wenig Prozessschritte erfordert und bei dem das übliche Abdecken der nicht zu ätzenden Flächen mit Stzbeständigez Schutzlack und die nachträgliche Verschmutzung der geätzten Flächen beim Ablösen des Schutzlackes vermieden wird.
  • Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass die Aktivteile zwischen in einer Zentrierschablone vertikal geführten Distanzscheiben zentrisch angeordnet und in einer Halterung eingespannt werden, wobei ausgewählte Oberflächenbereiche der Aktivteile von den Distanzscheiben abgedeckt und nach Entfernung der Zentrierschablone die freibleibenden Oberflächenbereiche der Aktivteile geätzt, gespült und getrocknet werden.
  • Die Vorrichtung zur Ausführung des Verfahrens ist erfindungsgemäss gekennzeichnet durch Distanzscheiben aus PolytetrafluorEthylen und einem Spannrahmen, dessen Grundplatte eine untere Druckplatte aufnimmt und in dessen Deckplatte eine Druckschraube angeordnet ist, die mit einer oberen Druckplatte in Wirkverbindung steht.
  • Als besonders vorteilhaft haben sich DistanzsCheiben mit einer Rauhigkeit c 10 jim und einer Planparallelität von ebenfalls c 10 pm erwiesen. Der auf die Aktivteile in der Halterung durch eine Druckschraube ausgeübte Druck sollte mindestens 18 kp/cm­ betragen.
  • Das neue Verfahren hat sich besonders gut bei der Herstellung von Halbleiteraktivteilen mit einseitig oder doppelseitig abgeschrägten Seitenwänden, wie sie beispielsweise bei Dioden und Thyristoren zur Erhöhung der Durchbruchspannung - die ihrerseits die Sperrspannung der PN-Uebergänge bestimmt (DT-PS 1 297 234) - verwendet werden, bewährt.
  • Anhand der nachstehenden Figuren wird die Erfindung b#eispielsweise erläutert.
  • Es zeigt: Fig. 1 eine perspektivische Darstellung einer Haltevorrichtung zur Zentrierung und Fixierung von Halbleiteraktivteilen und zwischengelegten Distanzscheiben in auseinandergezogener Anordnung; Fig. 2 Querschnitte durch zwischen Distanzscheiben gelagerte und zu ätzende Halbleiteraktivteile mit verschiedenartig abeschrägten Seitenwänden in vergrössertem Massstab.
  • In Fig. 1 ist mit 1 ein Spannrahmen bezeichnet, dessen Deckplatte 2 ein Gewinde 3 zur Führung einer Druckschraube 4 aufweist, welche mit einer oberen Druckplatte 5 in Verbindung steht. Mit 6 ist eine Zentrierschablone bezeichnet, die eine halbkreisförmige Aussparung 7 aufweist. Die Bezugszeichen 8 und 9 beziehen sich auf Distanzscheiben und Halbleiteraktivteile. Die unterste Distanzscheibe liegt auf einer unteren Druckplatte 10, die ihrerseits auf der Grundplatte 11 des Spannrahmens liegt.
  • Die Halbleiteraktivteile 9 werden in der Haltevorrichtung gemäss Fig. 1 zwischen auswechselbaren Distanzscheiben 8 aufeinander gestapelt, beginnend mit der auf der unteren Druckplatte 10 lagernden und seitlich durch die halbkreisförmige Schablone 6 geführten Distanzscheibe und anschliessend in der Haltevorrichtung fixiert.
  • Dabei trennen die Distanzscheiben 8 nicht nur die Halbleiteraktivteile voneinander, sondern haben auch die Aufgabe, die nicht zu ätzenden Oberflächenbereiche der Aktivteile abzudecken und zwischen sich und den Halbleiteraktivteilen einen Zwischenraum zu bilden, in dem das Aetzmittel eindringen kann, um die freibleibenden Oberflächenbereiche der Aktivteile zu ätzen.
  • Ein aus Distanzscheiben und Halbleiteraktivteilen aufgebauter Stapel wird an der Oberseite mit einer Distanzscheibe 8 abgeschlossen und durch Anziehen der Druckschraube 4 zwischen deroberen und der unteren Druckplatte fixiert. Damit keine Aetzflüssigkeit an die durch die Distanzscheiben abgedeckten Oberflächenbereiche der Aktivteile gelangt, muss der Druck mindestens 18 kp/cm2 betragen. Vorzugsweise sollten die Distanzscheiben an den Stellen, die zur Abdeckung der Aktivteile dienen, eine Rauhigkeit von S 10 pm und eine Planparalleiftät von ebenfalls i;10 pm besitzen.
  • Nach Entfernung der Zentrierschablone 6 werden die eingespannten Halbleiterscheiben 9 an den freibleibenden Oberflächenbereichen, beispielsweise im Tauch- oder Sprühverfahren mit fluorwasserstoffhaltiger Aetzflüssigkeit, geätzt und dann einer Wasserspü#lung und Trocknung unterzogen.
  • Fig. 2a zeigt einen Querschnitt durch ein zwischen Distanzscheiben 8 gelagertes PNP Halbleiterelement 9 mit zu ätzenden doppelseitig angeschrägten Seitenwänden 12, wobei die strichlierten Linien die offenliegenden PN-Uebergänge andeuten. Zur gleichmässigen Aetzung sowohl der Ober- als auch der Unterseite dieses PNP - Elementes ist es zweckmässig, den aus Distanzscheiben 8 und PNP-Elementen 9 aufgebauten Stapel in einer schrägen, etwas geneigten Position zu halten, um die Gasblasenentwicklung zu beschleunigen.
  • Das angegebene Verfahren ist aber nicht nur auf Halbleiterscheiben mit doppelt negativ angeschrägtem Winkel beschränkt.
  • Es ist wie den Figuren 2b und 2c zu entnehmen ist, ebenfalls zur Aetzung der freiliegenden PN-Uebergänge von Halbleiterscheiben mit einfach negativ - einfach positiv (Fig. 2b) und doppelt positiv (Fig. 2c) angeschrägtem Winkel anwendbar.
  • Als Werkstoffe für sämtliche Bauteile, die mit den Aetzmitteln in Berührung kommen, haben sich besonders Polyvinylchlorid und Polytetrafluoräthylen bewährt. Für die Distanzscheiben würde vorzugsweise Polytetrafluoräthylen wegen seiner chemischen Beständigkeit, seiner antiadhäsiven und seiner Eigenschaft keine Feuchtigkeit aufzunehmen, verwendet.
  • Die geometrischen Abmessungen und Gestaltungen der Halbleiterscheiben sind für die Durchführung des Verfahrens ohne Bedeutung.

Claims (7)

  1. Patentansprüche
    C Verfahren zur Aetzung von Halbleiteraktivteilen, dadurch gekennzeichnet, dass die Aktivteile (9) zwischen in einer Zentrierschablone (6) vertikal geführten Distanzscheiben (8) zentrisch angeordnet und in einer Halterung (1-,2,3,4,5,10,11) eingespannt werden, wobei ausgewählte Oberflächenbereiche der Aktivteile (9) von den Distanzscheiben (8) abgedeckt und nach Entfernung der Zentrierschablone (6) die freibleibenden"Oberflächenbereiche (12) der Aktivteile (9) geätzt, gespült und getrocknet werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die freibleibenden Oberflächenbereiche (12) im Tauch- oder Sprühverfahren geätzt werden.
  3. 3. Vorrichtung zur Ausführung des Verfahrens nach Anspruch 1, gekennzeichnet durch Distanzscheiben (8) aus Polytetrafluoräthylen und einem Spannrahmen (1), dessen Grundplatte (11) eine untere Druckplatte (10) aufnimmt und in dessen Deckplatte (2) eine Druckschraube (4) angeordnet ist, die mit einer oberen Druckplatte (5) in Wirkverbindung steht.
  4. 4. Vorrichtung nach Anspruch 3, gekennzeitchnet durch--eine- an den Spannrahmen (1) ansetzbare Zentrierschablone (6).
  5. 5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass Spannrahmen (1), Druckschraube (4) und Druckplatten (5,10) aus Polytetrafluoräthylen oder Polyvinylohlorid bestehen.
  6. 6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der über die Druckplatten (5,10) und Distanzscheiben (8) von der Druckschraube (4) auf die Halbleiteraktivteile (9) ausgeübte Druck mindestens 18 kp/cm2 beträgt.
  7. 7. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Distanzscheiben eine Rauhigkeit-von#lO#m und eine Planparallelität von ebenfalls 5 10 Fm aufweisen.
    L e e r s e i t e
DE2440080A 1974-07-02 1974-08-21 Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens Withdrawn DE2440080A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH903374A CH573663A5 (de) 1974-07-02 1974-07-02

Publications (1)

Publication Number Publication Date
DE2440080A1 true DE2440080A1 (de) 1976-01-22

Family

ID=4347579

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2440080A Withdrawn DE2440080A1 (de) 1974-07-02 1974-08-21 Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens
DE19747428330 Expired DE7428330U (de) 1974-07-02 1974-08-21 Vorrichtung zur aetzung von halbleiteraktivteilen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19747428330 Expired DE7428330U (de) 1974-07-02 1974-08-21 Vorrichtung zur aetzung von halbleiteraktivteilen

Country Status (2)

Country Link
CH (1) CH573663A5 (de)
DE (2) DE2440080A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589886A1 (fr) * 1985-09-26 1987-05-15 Nat Semiconductor Corp Systeme pour la galvanoplastie de dispositifs semi-conducteurs moules

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743044A1 (de) * 1987-12-18 1989-06-29 Semikron Elektronik Gmbh Verfahren zum herstellen von halbleiterbauelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589886A1 (fr) * 1985-09-26 1987-05-15 Nat Semiconductor Corp Systeme pour la galvanoplastie de dispositifs semi-conducteurs moules

Also Published As

Publication number Publication date
DE7428330U (de) 1976-05-06
CH573663A5 (de) 1976-03-15

Similar Documents

Publication Publication Date Title
DE2618022A1 (de) Verfahren zur fluessigkeitsbehandlung im rahmen der herstellung von integrierten halbleiterschaltungen
DE1954265A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE2736000C2 (de) Verfahren und Vorrichtung zur chemischen Behandlung einer Oberfläche auf einer Seite eines Werkstückes
DE2643750C2 (de)
DE2440080A1 (de) Verfahren zur aetzung von halbleiteraktivteilen und vorrichtung zur ausfuehrung des verfahrens
DE19531031A1 (de) Verfahren zum Trocknen von Silizium
DE2139017A1 (de) Verfahren und Vorrichtung zum chemischen Atzen von Oberflachen
DE3201880A1 (de) Verfahren zum rueckstandsfreien entschichten von leiterplatten und vorrichtung zur durchfuehrung des verfahrens
DE804890C (de) Vorrichtung zum Entwickeln und Fixieren von Reproduktionen
DE1071846B (de)
DE2610032C3 (de) Einrichtung zum Reinigen der Oberfläche von kupferkaschierten Lagen von Leiterplatten
EP0381082B1 (de) Verfahren zum Lackieren einer Baugruppe in einem Gehäuse
DE2455363A1 (de) Verfahren zur herstellung duenner schichten aus halbleitermaterial
DE3138362C2 (de)
DE1040134B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Halbleiterkoerpern mit p-n-UEbergang
DE1464296C (de) Verfahren zum Atzen eines Halbleiter bauelementes
AT234152B (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2703738A1 (de) Verfahren zum strukturierten aetzen einer halbleiteranordnung
EP0064745A3 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2431647C3 (de) Verfahren zum Entfernen von Vorsprüngen an der Oberfläche einer epitaktischen Halbleiterschicht
DE1213926B (de) Verfahren und Vorrichtung zum Herstellen von AEtz- oder Poliermasken fuer das Bearbeiten der Halbleiterkoerper von Halbleiterbauelementen
DE1197723B (de) Verfahren zur Herstellung von Masken fuer die Massenherstellung von Halbleiter-bauelementen
DE886171C (de) Verfahren zum Reinigen von blanken Draehten, insbesondere elektrischen Leitern, vor ihrer Lackierung
DE1120602B (de) Vorrichtung zur Durchfuehrung des anodischen Behandlungsverfahrens von Halbleiterkoerpern zur Herstellung einer elektrischen Halbleiteranordnung
DE1451230A1 (de) Verfahren zur Oberflaechenbehandlung von Waermeuebertragungsflaechen an hochsiedenden Filmen zur Erzielung eines grossen Waermeuebertragungskoeffizienten und hierdurch erhaltenes Produkt

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
8141 Disposal/no request for examination