KR101096142B1 - 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법 - Google Patents

캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법 Download PDF

Info

Publication number
KR101096142B1
KR101096142B1 KR1020107015973A KR20107015973A KR101096142B1 KR 101096142 B1 KR101096142 B1 KR 101096142B1 KR 1020107015973 A KR1020107015973 A KR 1020107015973A KR 20107015973 A KR20107015973 A KR 20107015973A KR 101096142 B1 KR101096142 B1 KR 101096142B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
group
substrate
edge
Prior art date
Application number
KR1020107015973A
Other languages
English (en)
Other versions
KR20100095021A (ko
Inventor
토니 디. 플레임
제레미 맥커천
Original Assignee
브레우어 사이언스 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브레우어 사이언스 인코포레이션 filed Critical 브레우어 사이언스 인코포레이션
Publication of KR20100095021A publication Critical patent/KR20100095021A/ko
Application granted granted Critical
Publication of KR101096142B1 publication Critical patent/KR101096142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

신규한 임시 결합 방법들 및 이러한 방법들로 형성된 임시 웨이퍼 결합 구조체가 제공된다. 상기 방법은 후속 처리 및 핸들링 동안에 디바이스 웨이퍼 및 그 디바이스 위치를 보호하는 것을 돕기 위해 캐리어 웨이퍼 또는 기판에 디바이스 웨이퍼를 그 외측 주변부들에만 결합시키는 단계를 포함한다. 이 방법에 의해 형성된 에지 결합부들은 화학적으로 열적으로 저항적이지만, 제조 공정의 적절한 단계에서 실온 또는 거의 실온에서 그리고 매우 낮은 힘으로 웨이퍼들이 쉽게 분리될 수 있도록, 연성화되거나, 용해되거나 또는 기계적으로 분열될 수 있다.

Description

캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법{METHOD FOR REVERSIBLY MOUNTING A DEVICE WAFER TO A CARRIER SUBSTRATE}
본 발명은 "METHOD FOR REVERSIBLY MOUNTING A DEVICE WAFER TO A CARRIER SUBSTRATE"이라는 제목으로 2008년 1월 24일에 출원된 미국 가출원 61/023,379호의 이익을 주장하며, 본 명세서에서 인용 참조된다.
본 발명은 광범위하게 웨이퍼 박막화(wafer thining) 및 다른 후면 처리(backside processing) 동안에 캐리어 기판 상에 디바이스 웨이퍼를 지지할 수 있는 신규한 임시 웨이퍼 결합 방법들에 관한 것이다.
집적 회로, 전력 반도체(power semiconductor), 발광 다이오드, 광자 회로(photonic circuit), 마이크로-전자기계 시스템(microelectromechanical systems: MEMS), 임베디드 패시브 어레이(embedded passive arrays), 패키징 인터포저(packaging interposer), 및 다른 실리콘- 및 화합물 반도체-기반 마이크로디바이스들의 호스트는 직경이 1 내지 12 인치 범위의 웨이퍼 기판들 상에 어레이들로 집합적으로(collectively) 생성된다. 그 후, 이러한 디바이스들은, 예를 들어 인쇄 배선 기판(printed wiring board: PWB)과의 상호연결(interconnection)에 의해 거시적인 환경(macroscopic environment)과 실제적인 인터페이싱(practical interfacing)을 허용하도록 패키징된 개별 디바이스들 또는 다이들로 분리된다. 다이가 웨이퍼 어레이의 일부분이면서 다이 상에 또는 주변에 디바이스 패키지를 구축하는 방식이 점점 인기를 얻게 되었다. 웨이퍼-레벨 패키징(wafer-level packaging)이라고도 칭해지는 이 구현방식(practice)은 전체 패키징 비용을 감소시키며, 통상적으로 실제 디바이스보다 몇 배나 더 큰 외부 치수를 갖는 종래의 패키지들이 갖는 것보다 더 높은 상호연결 밀도(interconnection density)가 디바이스와 그 마이크로전자 환경(microelectronic environment) 사이에서 달성되게 한다.
최근까지, 상호연결 방식들은 일반적으로 2-차원으로 한정되었으며, 이는 디바이스, 및 상기 디바이스가 장착된 대응하는 보드 또는 패키징 표면 사이의 전기 연결들이 모두 수평, 또는 x-y 평면에 배치되었다는 것을 의미한다. 이제, 마이크로전자 산업은, 디바이스들을 수직으로, 즉 z-방향으로 적층하고(stacking) 상호연결시킴으로써, 디바이스 상호연결 밀도의 상당한 증가와, 이에 대응하여 신호 지연의 감소(이는 전기 연결 지점들 간의 거리를 단축시킨 결과임)가 달성될 수 있다는 것을 인식하고 있다. 디바이스 적층에 요구되는 두 가지 공통적인 요건들은: (1) 후면으로부터 관통-웨이퍼 방향(through-wafer direction)으로 디바이스를 박막화(thinning)하고; (2) 후속하여, 상기 디바이스의 후면 상에서 종결(terminate)되는, 통상적으로 관통전극형(through-silicon-via 또는 "TSV")이라고 칭해지는 관통-웨이퍼 전기 연결들을 형성하는 것이다. 그 점에 대해서, 반도체 디바이스 박막화는 이제 디바이스들이 적층된 구성으로 패키징되지 않을 때조차 표준 구현방식이 되었으며, 이는 열 분산(heat dissipation)을 용이하게 하고 훨씬 더 작은 폼 팩터(form factor)가 휴대폰과 같은 소형 전자 제품들로 달성될 수 있기 때문이다.
특히, 반도체 디바이스들 또는 상기 디바이스가 속해 있는 대응하는 패키지들이 적층될 때에 반도체 디바이스들의 프로파일들을 감소시키고, 상기 디바이스들 상에 후면 전기 연결들의 형성을 단순화하기 위해, 반도체 디바이스들을 100 미크론 아래로 박막화하는 것에 관심이 증가되고 있다. 하이-볼륨(high-volume) 집적 회로 생산에 사용되는 실리콘 웨이퍼들은 전형적으로 직경이 200 또는 300 mm이고, 약 750 미크론의 관통-웨이퍼 두께를 갖는다. 박막화하지 않으면, 웨이퍼를 통해 연결부들을 통과시킴으로써 앞면 회로와 연결된 후면 전기 접촉부들을 형성하는 것이 거의 불가능할 것이다. 화학적 에칭 뿐만 아니라 기계적인 연마[백-그라인딩(back-grinding)] 및 폴리싱에 기초한 반도체-급 실리콘(semiconductor-grade silicon) 및 화합물 반도체들을 위한 고효율 박막화 공정들은 이제 상용화(commercial use)되고 있다. 이러한 공정들은 크로스-웨이퍼(cross-wafer) 두께 균일성에 걸쳐 정밀한 제어를 유지하면서 디바이스 웨이퍼 두께가 몇 분 안에 100 미크론 미만으로 감소되게 한다.
100 미크론 미만으로 박막화된, 특히 60 미크론 미만으로 박막화된 디바이스 웨이퍼들은 극도로 깨지기 쉬우며, 균열(cracking) 및 파손(breakage)을 방지하기 위해 이들의 전체 치수에 걸쳐 지지되어야 한다. 초-박막 디바이스 웨이퍼들을 이송시키기 위해 다양한 웨이퍼 완드(wafer wand)들 및 척(chuck)들이 개발되었지만, 화학적 기계적 폴리싱(CMP), 리소그래피, 에칭, 증착, 어닐링 및 세정과 같은 단계들을 포함하는 백-그라인딩 및 TSV-형성 공정들 동안에 웨이퍼들을 어떻게 지지할 것인지에 관한 문제점은 여전히 존재하는데, 이는 박막화되고 있는 때에 또는 박막화 이후에 이러한 단계들이 디바이스 웨이퍼 상에 높은 열적 및 기계적 응력들을 부과하기 때문이다. 초-박막 웨이퍼 핸들링에 대한 더 대중적인 접근법은 전체-두께(full-thickness) 디바이스 웨이퍼를 아래로 향하게 하여(face down) 중합 접착제(polymeric adhesive)로 강성의 캐리어(rigid carrier)에 장착시키는 것을 수반한다. 그 후, 이는 박막화되고 후면으로부터 처리된다. 그 후, 후면 처리가 완료된 후에, 열적, 열기계적(thermomechanical), 또는 화학적 공정들에 의해 완전히 처리된, 초-박막 웨이퍼가 캐리어로부터 제거되거나 탈착(debond)된다.
통상적인 캐리어 재료들은 실리콘[예를 들어, 블랭크 디바이스 웨이퍼(blank device wafer)], 소다 석회 유리(soda lime glass), 보로실리케이트 유리(borosilicate glass), 사파이어, 및 다양한 금속들 및 세라믹들을 포함한다. 캐리어들은 정사각형 또는 직사각형일 수 있지만, 보다 통상적으로 원형이며, 상기 디바이스 웨이퍼와 맞도록(match) 크기가 설정되어, 결합된 조립체가 종래의 처리 툴들 및 카세트들에서 처리될 수 있다. 때로는, 해제(release)를 위한 수단으로서, 중합 접착제를 용해하거나 또는 분해하는데 액체 화학제가 사용될 때, 탈착 공정(debonding process)을 가속화하기 위해 캐리어들에 다공이 형성된다(perforate).
임시 웨이퍼 결합에 사용되는 중합 접착제는 전형적으로 스핀 코팅 또는 용액으로부터의 스프레이 코팅에 의해 도포되거나, 또는 드라이-필름 테이프(dry-film tape)들로 라미네이팅(laminating)된다. 스핀- 및 스프레이-도포된 접착제들이 더 바람직한데, 이는 테이프가 제공할 수 있는 것보다 더 높은 두께 균일성을 갖는 코팅부들을 형성하기 때문이다. 더 높은 두께 균일성은 박막화 이후에 크로스-웨이퍼 두께 균일성에 걸쳐 더 양호한 제어를 유도한다. 중합 접착제는 디바이스 웨이퍼 및 캐리어에 대해 높은 결합 강도를 보인다.
중합 접착제는 요구되는 두께 및 코팅 평면도(평탄도)에 의존하여, 디바이스 웨이퍼, 캐리어, 또는 둘 모두 상에 스핀-도포될 수 있다. 코팅된 웨이퍼는 중합 접착 층으로부터 코팅 용매를 전부 제거하기 위해 베이킹(bake)될 수 있다. 그 후, 코팅된 웨이퍼 및 캐리어는 결합을 위해 가열된 기계적 프레스(heated mechanical press)로 접촉하게 된다. 접착제가 유동하여 디바이스 웨이퍼의 구조적 피처(structural feature)들 안에 채워지고, 디바이스 웨이퍼 및 캐리어 표면들의 모든 영역들과 긴밀한 접촉을 달성하기 위해, 충분한 온도 및 압력이 인가된다.
후면 처리 후에 캐리어로부터 디바이스 웨이퍼의 탈착은 전형적으로 네 가지 방식들 중 하나로 수행된다:
(1) 화학적 - 결합된 웨이퍼 스택(stack)이 중합 접착제를 용해하거나 분해하는 용매 또는 화학제 내에 침지(immerse)되거나, 용매 또는 화학제가 분사된다.
(2) 광-분해 - 캐리어에 인접한 접착 경계 층을 광-분해하기 위해, 결합된 웨이퍼 스택이 투명한 캐리어를 통해 광원으로 조명된다. 그 후, 캐리어는 스택으로부터 분리될 수 있으며, 디바이스 웨이퍼가 척 상에 유지되면서, 중합 접착제의 잔해물(balance)이 디바이스 웨이퍼로부터 벗겨질 수 있다.
(3) 열-기계적 - 결합된 웨이퍼 스택은 중합 접착제의 연성화 온도(softening temperature) 이상으로 가열되고, 그 후 디바이스 웨이퍼가 전체-웨이퍼 유지 척(full-wafer holding chuck)으로 지지되면서, 디바이스 웨이퍼가 캐리어로부터 슬라이딩되거나 빼내어진다.
(4) 열 분해 - 결합된 웨이퍼 스택은 중합 접착제의 분해 온도 이상으로 가열되어, 중합 접착제가 휘발(volatilize)하여, 디바이스 웨이퍼 및 캐리어에 대한 접착력을 상실하게 된다.
이러한 탈착 방법들 각각은 생산 환경에서 그 사용을 심각하게 제한하는 단점들을 갖는다. 예를 들어, 중합 접착제를 용해하는 화학적 탈착은 느린 공정인데, 이는 해제를 위해서 용매가 점성의 폴리머 매질을 통해 긴 거리에 걸쳐 확산되어야 하기 때문이다. 즉, 용매는 결합된 기판들의 에지로부터, 또는 캐리어 내의 관통부로부터, 접착제의 국부적인 영역 안으로 확산되어야 한다. 어느 경우에서도, 용매 확산 및 침투에 요구되는 최소 거리는 적어도 3 내지 5 mm 이상이며, 접착제 층과 용매 접촉을 증가시키기 위해 더 많은 관통부를 갖는 경우라도 이보다 훨씬 이상일 수 있다. 탈착이 일어나게 하기 위해서는, 상승된 온도(> 60 ℃)에서도, 통상적으로 몇 시간의 처리 시간이 소요되며, 이는 웨이퍼 스루풋(wafer throughput)이 낮아질 것이라는 것을 의미한다.
마찬가지로, 광-분해 또한 느린 공정이며, 이는 전체 결합된 기판이 한번에 노출될 수 없기 때문이다. 대신에, 노출 광원 - 이는, 통상적으로 수 밀리미터의 빔 단면만을 갖는 레이저임 - 은 접착제 결합 라인의 분해가 일어나기에 충분한 에너지를 전달하기 위해서 작은 영역 상에 한번에 포커스되어야 한다. 그 후, 상기 빔은 전체 표면을 탈착하기 위해 일련의 방식으로 기판을 가로질러 스캐닝[또는 래스터(raster)]되고, 이는 긴 탈착 시간을 유도한다.
열-기계적(thermo-mechanical: TM) 탈착은 전형적으로 몇 분 안에 수행될 수 있지만, 이는 디바이스 수율을 감소시킬 수 있는 다른 한계점들을 갖는다. 임시로 결합된 디바이스 웨이퍼들에 대한 후면 공정들은 흔히 200 ℃ 또는 심지어는 300 ℃보다 더 높은 작동 온도를 수반한다. TM 탈착에 사용되는 중합 접착제는 이 작업 온도에서 또는 이 온도 부근에서 분해되지도 않고 또한 과도하게 연성화되지도 않아야 하는데, 그렇지 않으면, 탈착이 너무 조급하게 일어날 것이다. 그 결과로, 탈착이 일어나게 하기 위해서, 통상적으로 작업 온도보다 20 내지 50 ℃ 이상에서 접착제가 충분히 연성화되도록 설계된다. 탈착에 요구되는 높은 온도는 열 팽창의 결과로, 결합된 쌍 위에 상당한 응력을 부과한다. 동시에, 슬라이딩, 리프팅(lifting), 또는 트위스팅(twisting) 동작에 의해 캐리어로부터 디바이스 웨이퍼를 격리시키는데 요구되는 높은 기계적 힘은, 디바이스 웨이퍼가 파손되게 할 수 있거나 개별 디바이스들의 미세 회로(microscopic circuitry) 내에 손상을 유발하는 추가적인 응력을 생성하는데, 이는 디바이스 불량(device failure) 또는 수율 손실을 야기한다.
또한, 열 분해(thermal decomposition: TD) 탈착은 웨이퍼 파손을 쉽게 야기한다. 중합 접착제가 분해될 때에 가스들이 생성되며, 접착제 덩어리(bulk)가 제거되기 이전에 디바이스 웨이퍼와 캐리어 사이에 이러한 가스들이 포획될 수 있다. 포획된 가스들의 축적은 박막의 디바이스 웨이퍼가 부풀어 오르게(blister) 하고 균열되게 하거나, 심지어는 파열되게 할 수 있다. TD 탈착이 갖는 또 다른 문제점은, 폴리머 분해가, 보편적인 세정 절차들에 의해 디바이스 웨이퍼로부터 제거될 수 없는 가공하기 힘든(intractable) 탄화 잔류물(carbonized residue)들의 형성을 흔히 수반한다는 점이다.
이러한 종래 기술의 중합 접착제 탈착 방법들의 한계점들은, 높은 웨이퍼 스루풋을 제공하고, 디바이스 웨이퍼 파손 및 내부 디바이스 손상 확률을 감소시키거나 없앤 새로운 방식의 캐리어-보조(carrier-assisted) 박막 웨이퍼 핸들링에 대한 요구를 불러일으켰다.
본 발명은 광범위하게, 새로운 임시 결합 방법을 제공한다. 일 실시예에서, 상기 방법은 뒷면 및 디바이스 표면을 갖는 제 1 기판을 포함하는 스택을 제공하는 단계를 포함하고, 상기 디바이스 표면은 주변 영역 및 중심 영역을 갖는다. 상기 스택은 캐리어 표면을 갖는 제 2 기판, 및 상기 주변 영역에 그리고 상기 캐리어 표면에 결합된 에지 결합부(edge bond)를 더 포함한다. 상기 에지 결합부는 상기 중심 영역의 적어도 일부(at least some)에 존재하지 않고, 따라서 충전 구역을 형성하며, 상기 충전 구역 내에 충전 재료가 존재한다. 상기 방법은 상기 제 1 및 제 2 기판들을 분리하는 단계를 더 포함한다.
또 다른 실시예에서, 상기 방법은 앞면 및 뒷면을 갖는 제 1 기판을 제공하는 단계를 포함하고, 상기 앞면은 주변 영역 및 중심 영역을 갖는다. 상기 주변 영역 상에 에지 결합부가 형성되고, 상기 에지 결합부는 상기 중심 영역의 적어도 일부에 존재하지 않는다. 상기 중심 영역 내에 충전 재료가 증착된다.
또 다른 실시예에서, 본 발명은 앞면 및 뒷면을 갖는 제 1 기판을 포함하는 가공물(article)을 제공한다. 상기 제 1 기판의 앞면은 주변 영역 및 중심 영역을 갖는다. 상기 가공물은 상기 주변 영역에 결합된 에지 결합부를 더 포함하고, 상기 에지 결합부는 그 안에 충전 재료를 수용하는 충전 구역을 형성하도록 상기 중심 영역의 적어도 일부에 존재하지 않는다.
또 다른 실시예에서, 본 발명은 앞면 및 뒷면을 갖는 기판을 포함하는 가공물에 관한 것이다. 상기 기판의 앞면은 주변 영역 및 중심 영역을 포함하고, 재료 층이 상기 중심 영역에서 상기 앞면 상에 존재한다. 상기 층은 상기 주변 영역에 존재하지 않으며, 낮은 접착 강도 층 및 상기 앞면의 표면 변형으로 구성된 그룹으로부터 선택된다.
도 1은 본 발명에 따른 기판들을 결합시키는 일 실시예를 나타낸 개략도;
도 2는 2 개의 공정 단계들이 반전된, 본 발명의 대안적인 실시예를 나타낸 개략도;
도 3은 충전 층으로서 라미네이트(laminate)가 사용될 수 있는, 본 발명의 대안적인 실시예를 도시한 개략도;
도 4는 제 2 층이 충전 층에 인접하여 사용된, 본 발명의 또 다른 대안적인 실시예를 도시한 개략도;
도 5는 도 4의 실시예의 가능한 상업적 변형예(commercial variation)를 나타낸 개략도; 및
도 6은 본 발명의 또 다른 변형예를 나타낸 개략도이다.
도 1은 본 발명의 주변 결합이 수행될 수 있는 하나의 공정을 도시한다. 도 1의 단계 (a)를 참조하면, 전구체 구조체(precursor structure: 10)가 개략적인 단면도로 도시되어 있다. 구조체(10)는 제 1 기판(12)을 포함한다. 이 실시예에서, 제 1 기판(12)은 디바이스 웨이퍼이다. 즉, 기판(12)은 앞면 또는 디바이스 표면(14), 뒷면(16) 및 최외각 에지(17)를 갖는다. 기판(12)은 여하한의 형상으로 되어 있을 수 있지만, 전형적으로는 원형일 것이다. 형상과 무관하게, 정면 또는 디바이스 표면(14)은 주변 영역(18) 및 중심 영역(20)을 갖는다.
바람직한 제 1 기판들(12)은 디바이스 웨이퍼들을 포함하며, 디바이스 웨이퍼들의 디바이스 표면들은 집적 회로, MEMS, 마이크로센서, 전력 반도체, 발광 다이오드, 광자 회로, 인터포저, 임베디드 패시브 디바이스, 및 실리콘-게르마늄, 갈륨 아세나이드(gallium arsenide), 및 갈륨 나이트라이드(gallium nitride)와 같은 다른 반도체 재료들 및 실리콘 상에 또는 이로부터 제조된 다른 마이크로디바이스로 구성된 그룹으로부터 선택된 디바이스들의 어레이들을 포함한다. 이러한 디바이스들의 표면들은 통상적으로 다음의 재료들: 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)나이트라이드, 금속들(예를 들어, 구리, 알루미늄, 금, 텅스텐, 탄탈), 낮은 k 유전체, 폴리머 유전체, 및 다양한 금속 질화물 및 실리사이드(silicide) 중 1 이상으로 형성된 구조체들을 포함한다. 또한, 디바이스 표면(14)은 솔더 범프(solder bump) 및 메탈 포스트(metal post) 및 필러(pillar)와 같이 돌출된 구조체들을 포함할 수 있다.
충전 층(22)을 형성하기 위해, 기판(12)의 디바이스 표면(14)에 충전 재료가 도포된다. 충전 층(22)은 최외각 부분(28) 뿐만 아니라 제 1 및 제 2 표면들(24, 26)을 갖는다. 상기 충전 층(22)이 약 5 ㎛ 내지 약 100 ㎛, 더 바람직하게는 약 5 ㎛ 내지 약 50 ㎛, 더더욱 바람직하게는 약 10 ㎛ 내지 약 30 ㎛의 두께(가장 두꺼운 지점에서 측정된 두께)를 갖도록 도포되는 것이 바람직하다.
충전 재료의 도포는 스핀 코팅, 용액으로부터의 주조(casting)[예를 들어, 메니스커스 코팅(meniscus coating) 또는 롤러 코팅], 잉크 분사(ink jetting), 및 스프레이 코팅을 포함하는 여하한의 종래의 수단들을 통해 수행될 수 있다. 스핀 코팅을 통해 도포될 때, 충전 층(22)을 형성하는 재료는 전형적으로 약 60 초 내지 약 120 초의 시간 주기 동안 약 500 rpm 내지 약 5,000 rpm의 속도로 스핀 코팅될 것이다. 그 후, 충전 층(22) 내의 잔류 용매 함량을 약 1 중량% 미만으로 감소시키기 위해, 약 1 분 내지 약 15 분의 시간 주기 동안, 충전 층(22)에 존재하는 용매(들)의 끓는점(예를 들어, 약 80 ℃ 내지 약 250 ℃) 근처 또는 이 이상으로 상기 층이 베이킹될 것이다.
충전 층(22)은 전형적으로 용매계에서 분산되거나 용해되는 폴리머, 올리고머(oligomer) 및/또는 모노머(monomer)를 포함하는 재료로 형성된다. 스핀 코팅을 통해 충전 층이 도포될 경우, 이 재료의 고형 함량(solids content)은 약 1 중량% 내지 50 중량%, 더 바람직하게는 약 5 중량% 내지 40 중량%, 더더욱 바람직하게는 약 10 중량% 내지 30 중량%인 것이 바람직하다. 적합한 모노머, 올리고머, 및/또는 폴리머의 예시로는, 시클릭 올레핀 폴리머 및 코폴리머, 및 플루오르화된 실록산 폴리머, 플루오르화된 에틸렌-프로필렌 코폴리머와 같은 (약 30 중량% 보다 큰) 높은 원자 플루오린 함량을 갖는 비정질 플루오로폴리머, 펜던트 퍼플루오로알콕시기(pendant perfluoroalkoxy group)를 갖는 폴리머, 및 테트라플루오로에틸렌 - 2,2-비스-트리플루오로메틸-4,5-디플로로-l,3-디옥솔이 특히 바람직함 - 의 코폴리머로 구성된 그룹으로부터 선택된 것들을 포함한다. 이러한 재료들의 결합 강도는 이들의 특정한 화학적 구조들, 및 이들을 도포하는데 사용되는 코팅 및 베이킹 조건들에 의존할 것이라는 것이 인식될 것이다.
시클릭 올레핀 폴리머 및 코폴리머에 적합한 용매계의 예시로는 헥산, 데칸, 도데칸 및 도데센(dodecene)과 같은 지방족 용매; 메시틸렌과 같은 알킬-치환된 방향족 용매; 및 이들의 혼합물로 구성된 그룹으로부터 선택된 용매들을 포함한다. 비정질 플루오로폴리머에 적합한 용매계는, 예를 들어 3M 사(3M Corporation)가 FLUORINERT® 라벨로 판매하는 플루오로카본 용매를 포함한다.
또 다른 실시예에서, 충전 층(22)은 분산된 나노입자들을 함유한 중합 재료로 형성될 수도 있을 것이다. 적절한 나노입자 재료들은 알루미나, 세리나, 티타니아, 실리카, 지르코니아, 그라파이트, 및 이의 혼합물로 구성된 그룹으로부터 선택된 것들을 포함한다.
충전 층(22)을 형성하는 재료는 약 150 ℃ 내지 약 350 ℃, 바람직하게는 약 200 ℃ 내지 약 300 ℃의 온도에서 안정하게 유지되어야 한다. 더욱이, 이 재료는 거치게 될 특정한 후면 공정들에서 겪게 되는 화학 노출 조건들 하에서 안정해야 한다. 충전 층(22)은 분해되지 않아야 하며(즉, 약 1 중량% 미만의 손실), 그렇지 않으면 이러한 조건들 하에서, 예를 들어 용융에 의해 그 기계적 무결성(mechanical integrity)을 잃게 된다. 또한, 특히 CVD 유전 층들을 증착할 때와 같이 고-진공 공정들을 거칠 때에, 충전 층(22)은 박막의 디바이스 웨이퍼들이 부풀어 오르거나 또는 변형되게 할 수 있는 기체방출(outgassing)을 나타내지 않아야 한다.
이 실시예에서, 충전 층(22)은 바람직하게는 강한 접착 결합을 형성하지 않고, 따라서 이후에 쉽게 분리된다. 일반적으로 말하면, (1) 낮은 표면 자유 에너지(surface free energy)를 갖고; (2) 비점착성(tack-free)이고, 유리, 실리콘 및 금속 표면들에 강하게 결합되지 않는 것으로 알려져 있으며(즉, 전형적으로 하이드록실 또는 카르복시산기의 매우 낮은 농도를 가질 것이며, 이러한 기들을 갖지 않는 것이 바람직함); (3) 용액으로부터 주조될 수 있거나, 라미네이션을 위해 박막의 필름 안에 형성될 수 있고; (4) 디바이스 웨이퍼 표면 토포그래피를 채우기 위해, 전형적인 결합 조건들 하에서 유동할 것이며, 기판들 사이에 무공극(void-free) 결합 라인을 형성할 것이며; 그리고 (5) 높은 온도에서 또는 고진공 조건들 하에서 수행될 때조차, 후면 처리 동안에 겪게 되는 기계적 응력들 하에서 균열, 유동, 또는 재분포(redistribute)되지 않을 것인; 비정질 중합 재료들이 바람직하다. 여기에서 사용되는 바와 같이, 낮은 표면 자유 에너지는 물과 적어도 약 90°이상의 접촉 각도를 나타내고, 접촉 각도 측정치들에 의해 결정된 바와 같이, 약 40 dyne/cm 미만, 바람직하게는 약 30 dyne/cm 미만, 더 바람직하게는 약 12 dyne/cm 내지 약 25 dyne/cm의 임계 표면 장력을 나타내는 중합 재료로서 정의된다.
낮은 결합 강도는 달라붙지 않거나, 아마 접착식 노트 페이퍼(adhesive note paper)를 탈착하기 위해 가벼운 손의 압력(hand pressure)만으로 기판으로부터 벗겨질 수 있는 중합 재료들을 일컫는다. 따라서, 약 50 psig 미만, 바람직하게는 약 35 psig 미만, 더 바람직하게는 약 1 psig 내지 약 30 psig 사이의 접착 강도를 갖는 어떠한 것도 충전 층(22)으로서 사용하기에 바람직할 수 있다. 여기에 사용된 바와 같이, 접착 강도는 ASTM D4541/D7234에 의해 결정된다. 이러한 특성들을 나타내는 적합한 중합 재료들의 예시로는 Mitsui사의 APEL®, Ticona사의 TOPAS®, 및 Zeon brands사의 ZEONOR®로 판매되는 몇몇 시클릭 올레핀 폴리머들 및 코폴리머들 및 Asahi Glass사가 판매하는 CYTOP® 폴리머 및 DuPont사가 판매하는 TEFLON® AF 폴리머와 같은 용매-가용(solvent-soluble) 플루오로폴리머들을 포함한다. 이러한 재료들의 결합 강도는 이들을 도포하는데 사용되는 코팅 및 베이킹 조건들에 의존할 것이다.
다음, 도 1의 단계 (b)를 참조하면, 충전 층(22)의 최외각 부분(28)이 제거된다. 이는, 충전 층(22)을 형성하는 재료에 대해 양호한 용매로 알려진 용매로 최외각 부분(28)을 용해하는 것을 포함하여, 제 1 기판(12)을 손상시키지 않고 원하는 양의 제거를 허용할 어떠한 수단을 수반할 수 있다. 이러한 용매들의 예시로는 지방족 용매(예를 들어, 헥산, 데칸, 도데칸 및 도데센), 플루오로카본 용매, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 것들을 포함한다. 에지 제거 후에, 충전 층(22)은 최외각 에지(30)를 가지며, 이는 외측 에지(17)로부터 거리 "D"만큼 이격된다. "D"는 전형적으로 약 2 mm 내지 약 15 mm이고, 바람직하게는 약 2 mm 내지 약 10 mm이며, 더 바람직하게는 약 2 mm 내지 약 5 mm이다. 에지 제거 용매와의 접촉은 충전 층(22)을 원하는 양만큼 용해시켜, 원하는 거리 "D"를 얻기에 충분한 시간 동안 유지될 수 있지만, 전형적인 접촉 시간은 약 5 초 내지 약 60 초 사이일 것이다.
도 1의 단계 (c)를 참조하면, 제 2 기판(32)이 도시된다. 이 특정한 실시예에서, 제 2 기판(32)은 캐리어 기판이다. 제 2 기판(32)은 캐리어 표면(34), 뒷면(36) 및 외측 에지(38)를 포함한다. 제 1 기판(12)의 경우와 마찬가지로, 전형적으로는 원형일 것이지만, 제 2 기판(32)은 여하한의 형상으로 구성될 수 있다. 또한, 제 2 기판(32)의 외측 에지(38)가 제 1 기판(12)의 외측 에지(17)와 실질적으로 동일한 평면을 따라 놓이도록, 제 2 기판(32)은 제 1 기판(12)과 거의 같은 크기로 설정되는 것이 바람직하다. 형상과 무관하게, 캐리어 표면(34)은 주변 영역(40) 및 중심 영역(42)을 갖는다.
바람직한 기판들(32)은 실리콘, 사파이어, 석영, 금속(예를 들어, 알루미늄, 구리, 강), 및 다양한 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함한다. 또한, 기판(32)은 그 표면(34) 상에 증착된 다른 재료들을 포함할 수도 있다. 예를 들어, 충전 층(22)의 결합 특성들을 변화시키기 위해 실리콘 질화물이 실리콘 웨이퍼 상에 증착될 수 있다.
제 2 기판(32)은 충전 층(22)과 접촉하며, 제 1 기판(12)의 주변 영역(18)과 제 2 기판(32)의 주변 영역(40) 사이에 공극(44)을 남긴다. 충전 층(22)을 형성하는 재료가 제 2 기판(32)의 캐리어 표면(34)뿐만 아니라 제 1 기판(12)의 앞면(14)을 따라 실질적으로 균일하게 분포되기 위해서, 이 접촉은 열 및 압력 하에서 수행되는 것이 바람직하다. 압력 및 열은 충전 층(22)의 화학적 형성에 기초하여 조정되며, 제 1 기판(12)에 대해 제 2 기판(32)을 가압한 후에도 이러한 서로에 대해 가압하기 이전과 같이, 거리 "D"가 실질적으로 동일하게 유지되도록 선택될 것이다. 즉, 충전 층(22)이 공극(44)으로 거의 유동하지 않을 것이며, 서로에 대해 가압한 이후의 거리 "D"는 서로에 대해 가압하기 이전의 거리 "D"의 약 10 % 이내로 변화될 것이다. 이 단계 동안에 전형적인 온도는 약 150 ℃ 내지 약 375 ℃, 바람직하게는 약 160 ℃ 내지 약 350 ℃ 일 것이며, 전형적인 압력은 약 1,000 N 내지 약 5,000 N, 바람직하게는 약 2,000 N 내지 약 4,000 N이다.
다음, 에지 결합부(46)를 형성하기 위해 결합 재료가 공극(44) 내에 도입되며(도 1의 단계 (d) 참조), 이는 충전 층(22)에 대해 앞서 설명된 두께에 대응하는 두께를 가질 것이다. 공극(44)이 기판들(12 및 32)의 외측 주변부로 제한되었기 때문에, 에지 결합부(46) 또한 제한될 것이다. 기판들(12 또는 32)이 원형인 경우, 에지 결합부(46)는 링-형상일 것이다. 따라서, 2 개의 기판들(12, 32) 사이에 또한 이를 가로질러 동일한 재료의 균일한 층을 갖는 종래 기술의 접착과 달리, 기판들(12 및 32)을 가로질러 비-균일한 재료 분포가 존재한다.
에지 결합 재료는 여러 가지 수단들에 의해 도입될 수 있으며, 한가지 적합한 메커니즘은 공극(44)이 결합 재료로 채워짐에 따라 에지 결합부(46)를 형성할 때까지, 상기 구조체(10)가 서서히 회전되면서 공극(44) 내에 재료를 주입하는 바늘, 주사기(syringe) 또는 단부 주입 기구(tip dispense instrument)의 사용이다. 또한, 에지 결합부(46)는 공극(44)의 모세관 충전(capillary filling)을 통해, 또는 화학 기상 증착을 통해 도포될 수도 있다. 또 다른 도포 공정에서는, 기판들(12 및 32)에 접촉하기 이전에, 에지-랩핑 배플 시스템(edge-wrapping baffle system)을 이용하여, 액상의(100 % 고형 또는 용액) 에지 결합 재료가 캐리어 또는 디바이스 웨이퍼의 에지 상에 스핀-도포될 수 있다. 이러한 시스템은, Dalvi-Malhotra 외 다수의, "Use of silane-based primer on silicon wafers to enhance adhesion of edge-protective coatings during wet etching: Application of the TALON WrapTM process(Proceedings of SPIE, vol. 6462, 2007, pp. 64620B-1 - 64620B-7)"에 개시되어 있으며, 여기에서 인용 참조된다. 그 후, 에지 결합부(46)는 적절한 경화(curing) 또는 고화(hardening) 공정(예를 들어, UV 경화)을 거친다.
에지 결합부(46)를 형성하는 재료들은 기판들(12 및 32)과 강한 접착 결합을 형성할 수 있어야 한다. 약 50 psig보다 큰, 바람직하게는 약 80 내지 약 250 psig의, 더 바람직하게는 약 100 내지 약 150 psig의 접착 강도를 갖는 어떠한 것이라도 에지 결합부(46)로서 사용하기에 바람직할 것이다. 또한, 에지 결합부(46)의 접착 강도는 적어도 약 0.5 psig 이상, 바람직하게는 적어도 약 20 psig 이상, 더 바람직하게는 충전 층(22)의 접착보다 큰 약 50 psig 내지 약 250 psig 사이이다. 더욱이, 에지 결합부(46)를 형성하는 재료는 후면 처리의 열적 및 화학적 안정성 요건들을 충족해야만 한다. 에지 결합부(46)는 약 150 ℃ 내지 약 350 ℃, 바람직하게는 약 200 ℃ 내지 약 300 ℃의 온도에서 안정하게 유지되어야 한다. 또한, 이 재료는 결합된 스택이 거치게 될 후면 공정들에서 겪게 되는 화학적 노출 조건들 하에서 안정해야 한다. 에지 결합부(46)는 분해되지 않아야 하며(즉, 약 1 중량% 미만의 손실), 그렇지 않으면 앞서 설명된 후면 처리 온도에서 그 기계적 무결성을 잃게 된다. 또한, 이러한 재료들은 특히 CVD 유전체 증착과 같은 고진공 공정들을 거칠 때에, 박막의 디바이스 웨이퍼들을 부풀어 오르게 할 수 있는 휘발성 화합물들을 방출하지 않아야 한다.
바람직한 에지-밀봉(edge-sealing) 또는 에지-결합 재료들은, 반도체 재료, 유리 및 금속에 대해 높은 접착 강도를 보이는 수지 및 폴리머와 함께, WaferBOND® 재료[Brewer Science Inc.(Rolla, MO) 사가 판매]와 같은 시판중인(commercial) 임시 웨이퍼 결합 조성물들을 포함한다. (1) 반응성 에폭시 및 아크릴과 같은 하이솔리드(high solids) UV-경화가능한 수지계; (2) 2-부분 에폭시 및 실리콘 접착제와 같은 연관된 열경화성 수지계; (3) 건조를 위해, 또한 주변 영역들(18 및 40)을 더 조밀(dense)하게 하기 위해, 용융으로부터, 또는 도포 후에 베이킹되는 용액 코팅으로서 도포되는 폴리우레탄, 폴리아미드, 폴리이미드, 폴리술폰, 폴리에테르술폰과 함께, 열가소성 아크릴, 스티렌, 비닐 할라이드(플루오로-비함유), 및 비닐 에스테르 폴리머 및 코폴리머; (4) 시클릭 올레핀, 폴리올리핀 고무(예를 들어, 폴리이소부틸렌) 및 하이드로카본계 점착제 수지(tackifier resins);가 특히 바람직하다. 충전 층(22)을 형성하는데 사용된 재료들의 경우와 마찬가지로, 에지 결합부 재료들의 결합 강도는 그 특정한 화학적 구조와, 이들을 도포하는데 사용된 코팅 및 베이킹 조건들에 의존할 것이라는 것이 인식될 것이다.
이 단계에서, 제 1 기판(12)이 안전하게 핸들링될 수 있으며, 또 다른 공정들 - 그렇지 않으면, 제 2 기판(32)에 결합되지 않고 제 1 기판(12)을 손상시킬 수 있음 - 을 거칠 수 있다. 따라서, 기판들(12 및 32)의 분리가 일어나지 않고, 그리고 이러한 후속 처리 단계들 동안에 겪게 되는 기판들(12 및 32) 사이의 중심 영역들(20 및 42) 안으로 여하한의 화학제의 침투(infiltration) 없이, 상기 구조체는 백-그라인딩, CMP, 에칭, 금속 및 유전 증착, 패터닝(예를 들어, 포토리소그래피, 비아 에칭), 패시베이션(passivation), 어닐링, 및 이의 조합과 같은 후면 처리를 안전하게 거칠 수 있다.
유익하게, 상기 및 모든 실시예들의 적층된 구조체의 건조된 또는 경화된 층들은 매우 바람직한 다수의 특성들을 가질 것이다. 예를 들어, 상기 층들은 가열 및/또는 진공 증착 공정들 동안에 낮은 가스방출을 나타낼 것이다. 즉, 최대 약 60 분 동안 약 150 내지 300 ℃에서의 베이킹은, 약 5 % 미만, 바람직하게는 약 2 % 미만, 더더욱 바람직하게는 약 1.0 % 미만의 에지 결합부(46) 및 충전 층(22)의 필름 두께 변화를 유도한다. 따라서, 건조된 층들은 상기 층 내에서 화학 작용이 일어나지 않으면서, 최대 약 350 ℃, 바람직하게는 최대 약 320 ℃, 더 바람직하게는 최대 약 300 ℃의 온도로 가열될 수도 있다. 몇몇 실시예들에서는, 결합된 스택 내의 층들이 약 80 ℃의 온도에서 약 15 분 동안 반응되거나 용해되지 않고 극성 용매(polar solvent)(예를 들어, N-메틸-2-피롤리돈)에 노출될 수도 있다.
에지 결합부(46)의 결합 무결성은 산 또는 염기에 노출될 때에도 유지될 수 있다. 즉, 약 15 ㎛의 두께를 갖는 건조된 에지 결합부(46)는 결합 무결성을 유지하면서, 실온에서 약 10 분 동안 산성 매질(예를 들어, 농축된 술폰산) 내에, 또는 약 85 ℃에서 약 45 분 동안 염기성 매질(예를 들어, 30 중량% KOH) 내에 담가질 수 있다. 유리 캐리어 기판을 이용하고, 기포, 공극 등을 검사하기 위해 유리 캐리어 기판을 통해 에지 결합부(46)를 가시적으로(visually) 관찰함으로써, 결합 무결성이 평가(evaluate)될 수 있다.
일단 원하는 처리가 완료되면, 제 1 기판(12) 및 제 2 기판(32)이 쉽게 분리될 수 있다. 한 가지 분리 방법에서, 용매 또는 다른 화학제의 도움으로, 에지 결합부(46)가 먼저 용해된다. 이는 용매 내로의 침지에 의해 수행하거나, 용해를 위해 에지 결합부(46) 상에 용매의 스프레이 분사에 의해 수행될 수 있다. 에지 결합부(46)를 분해하는데 용매 용해가 사용되어야 한다면, 열가소성 재료들의 사용이 특히 바람직하다. 이 제거 공정 동안에 전형적으로 사용될 수 있는 용매들은 에틸 락테이트, 시클로헥사논, N-메틸 피롤리돈, 지방족 용매들(예를 들어, 헥산, 데칸, 도데칸, 도데센), 및 이의 조합들로 구성된 그룹으로부터 선택된 것들을 포함한다.
또한, 기판들(12, 32)은 레이저 삭마(laser ablation), 플라즈마 에칭, 물 분사(water jetting), 또는 에지 결합부(46)를 효과적으로 에칭 또는 분해하는 다른 고에너지 기술들을 이용하여, 먼저 에지 결합부(46)의 연속성을 기계적으로 분열(disrupt)시키거나 절단함으로써 분리될 수 있다. 또한, 먼저 에지 결합부(46)를 소잉(sawing) 또는 절단하거나, 몇몇 등가의 수단들로 에지 결합부(46)를 잘라내는(cleave) 것이 적합하다.
그 후, 상기의 수단들 중 어느 것이 사용되는지에 관계없이, 기판들(12 및 32)을 완전히 분리하기 위해, 낮은 기계적 힘[예를 들어, 지압, 젠틀 웨징(gentle wedging)]이 인가될 수 있다. 유익하게, 종래 기술의 결합 방법들과는 달리, 분리가 충전 층(22)과 기판들(12 또는 32) 간의 강한 접착 결합을 극복하여야 한다는 점을 요구하지 않는다. 대신, 분리가 일어나게 하기 위해서는, 주변 영역들(18 및 40) 내의 에지 결합부(46)에서 접착 결합을 해제하는 것만이 필요하다. 그 후, 기판들(12 및/또는 32)의 표면들은 여하한의 잔해 물질을 제거하기 위해, 필요하다면, 적합한 용매들로 세정되고 헹궈질 수 있다.
이상, 본 발명을 실행하는 주요 방법을 설명하였지만, 본 발명의 몇 가지 대안적인 실시예들이 존재한다. 예를 들어, 상기의 실시예는 제 1 기판(12)을 디바이스 웨이퍼로, 그리고 제 2 기판(32)을 캐리어 기판으로서 설명하였다. 또한, 제 1 기판(12)이 캐리어 기판이고, 제 2 기판(32)이 디바이스 웨이퍼인 것도 허용될 수 있다. 이 경우, 제 1 기판(12)의 앞면(14)은 디바이스 표면이 아니라, 오히려 캐리어 표면일 것이다. 또한, 제 2 기판(32)의 표면(34)은 캐리어 표면이 아니라, 대신 디바이스 표면일 것이다. 다시 말해, 디바이스 웨이퍼가 아닌 캐리어에 충전 층이 도포될 수 있으며, 적층된 구조체의 동일한 품질이 후속하는 결합 단계 동안에 형성된다.
또한, 상기의 실시예는 동일한 기판(12)에 충전 층(22)과 에지 결합부(46)를 순차적으로 도포하는 것으로 설명하였다. 또한, 제 1 기판(12)에 충전 층(22) 및 에지 결합부(46) 중 하나를 도포하고, 제 2 기판(32)에 충전 층(22) 및 에지 결합부(46)의 다른 하나를 도포하는 것이 적합하다. 그 후, 제 1 및 제 2 기판들은 이 둘을 결합하기 위해 앞서 언급된 바와 같은 열 및/또는 압력 하에서 면-대-면(face-to-face) 방식으로 함께 가압될 수 있다.
마지막으로, 몇몇 실시예들에서는 충전 층(22)이 디바이스 표면(14) 또는 캐리어 표면(34) 중 어느 하나와 강한 접착 결합을 형성하지 않는 것이 바람직하지만, 다른 실시예들에서는 충전 층(22)을 고안하여 디바이스 표면(14) 또는 캐리어 표면(34) 중 하나와만 강한 접착 결합을 형성하지 않는 것이 바람직할 수도 있다.
도 2를 참조하면, 도 1에서와 동일한 부분들의 참조번호를 나타낸 본 발명의 또 다른 대안적인 실시예가 도시된다. 이 도면에 예시된 바와 같이, 공정 순서가 바뀐 것을 제외하고는, 도 1을 참조하여 상기에 언급된 것과 동일한 재료들로 기판들(12 및 32), 충전 층(22), 및 에지 결합부(46)가 형성된다. 즉, 도 2의 단계 (c')를 참조하면, 충전 층(22)을 도포한 후에, 하지만 충전 층(22)과 제 2 기판(32)을 접촉시키는 공정[단계 (d')에 도시됨] 이전에, 에지 결합부(46)를 형성하는데 사용된 결합 또는 밀봉이 공극(44)에 적용된다.
도 1의 실시예의 경우에서와 같이, 제 1 기판(12)은 캐리어 기판일 수 있으며, 제 2 기판(32)은 디바이스 웨이퍼일 수 있다. 또한, 이 경우, 제 1 기판(12)의 앞면(14)은 디바이스 표면이 아니라, 오히려 캐리어 표면일 것이다. 또한, 제 2 기판(32)의 표면(34)은 캐리어 표면이 아니라, 대신 디바이스 표면일 것이다. 이 대안적인 구성은, 도 2의 단계 (c')에 나타낸 구조체(10)가 캐리어 웨이퍼로서 제공되는 제 1 기판(12)으로 제조될 수 있기 때문에 특히 유익하다. 그 후, 이 구조체는 상기 구조체에 디바이스 웨이퍼를 결합하고 이러한 스택이 추가적인 처리를 거치게 하는 최종 사용자(end user)에게 제공될 수 있다. 따라서, 접착이 준비된 캐리어(adhesive-ready carrier)는 최종 사용자에게 증가된 편리함으로 이용될 수 있을 것이며, 최종 사용자를 위해 처리 단계들을 생략할 수 있다.
도 3은 상기와 마찬가지로 동일한 부분들에 대해 동일한 참조번호가 사용되는 본 발명의 또 다른 실시예를 도시한다. 이 예시에서는, 충전 층(22)과 앞면(14) 사이에 공극들이 존재하지 않는 것을 보장하기 위해, 특정한 재료에 대해, 필요하다면, 열, 압력, 및/또는 진공 하에서, 제 1 기판(12)에 접착된 라미네이트로서 충전 층(22)이 제공된다[도 3의 단계 (A)를 참조]. 상기에 설명된 바와 같이, 적절히 크기화된 공극(44)이 생성되도록, 라미네이트는 적절한 형상(예를 들어, 원형)으로 사전-절단(pre-cut)되거나, 도포 후 기계적으로 트리밍된다(trimmed). 에지 결합부(46)를 형성하는데 사용된 결합 또는 밀봉 재료는, 충전 층(22)을 형성하는데 사용된 라미네이트를 도포한 후에, 그리고 충전 층(22)과 제 2 기판(32)을 접촉시키는 공정[단계 (C)에 도시됨] 이전에, 공극(44)에 도포된다.
또한, 도 1 및 도 2의 실시예들의 경우에서와 같이, 제 1 기판(12)은 캐리어 웨이퍼일 수 있으며, 제 2 기판(32)은 디바이스 웨이퍼일 수 있다. 또한, 이 경우, 제 1 기판(12)의 앞면(14)은 디바이스 표면이 아니라, 오히려 캐리어 표면일 것이다. 또한, 제 2 기판(32)의 표면(34)은 캐리어 표면이 아닐 것이며, 대신 디바이스 표면일 것이다. 도 2의 실시예의 경우에서와 같이, 이 대안적인 구성은, 도 3의 단계 (B)에 나타낸 구조체(10)가 캐리어 기판으로서 제공되는 제 1 기판(12)으로 제조될 수 있기 때문에 특히 유익하다. 그 후, 이 구조체는 상기 구조체에 디바이스 웨이퍼를 결합하고 상기 스택에 추가적인 처리를 가하는 최종 사용자에게 제공될 수 있을 것이다.
또 다른 대안적인 실시예가 도 4에 도시되며, 동일한 부분들을 나타내기 위해 동일한 참조번호가 사용된다. 구조체(48)가 도시된다. 구조체(48)가 제 2 층(50)을 더 포함한다는 것을 제외하고는, 구조체(48)는 도 1의 단계 (d)에 도시된 구조체(10)와 유사하다(또한, 유사하게 형성된다). 상기 층(50)은 후면 또는 다른 처리 후에 쉽게 분리하기 위해 도포된 비-점착성 코팅(anti-stick coating)[예를 들어, 이형제(mold release agent)]과 같이 낮은 접착 강도 층일 수 있다. 비-점착성 코팅의 사용은, 제 1 또는 제 2 기판들(12 또는 32)과 비-점착성의 또는 낮은 접착 강도 계면을 형성하여, 충전 층(22)에 대한 요건을 완화한다.
낮은 접착 강도 층을 형성하는 대신에, 상기 층(50)(축척대로 되어 있지 않음)은 영구적인 비-점착성 표면 층, 또는 충전 재료가 강하게 결합할 수 없는 표면 층을 얻기 위해 화학적으로 변형된 제 1 기판(12)의 앞면(14) 상의 영역을 나타낼 수 있다. 이러한 변형들은, 예를 들어: (a) 이들의 표면 자유 에너지를 감소시키기 위해, (플루오로)알킬 실란(예를 들어, 퍼플루오로알킬트리클로로실란) 또는 (플루오로)알킬 포스포네이트와 같은 소수성 오가노실란을 갖는 실리콘 표면의 화학적 처리; 또는 (b) 영구적인 비-점착성 표면을 생성하기 위해, 캐리어 상에 낮은 표면 자유 에너지 코팅(예를 들어, 플루오르화 파릴렌 또는 파릴렌 AF4)의 화학적 기상 증착을 포함할 수 있다. 이러한 접근법의 장점은, 충전 층(들)이 기판과 비-점착성의 또는 낮은 접착 각도 계면을 제공하는 것 이외에도, 특성들(예를 들어, 두께, 용해도, 열 안정성)의 여하한의 조합에 대해 선택될 수 있다는 점이다. 표면 변형이 수행될 때, 상기 층(50)의 두께는 일반적으로 약 1 nm 내지 약 5 nm의 범위 내에 있을 것이다.
마지막으로, 낮은 접착 강도 층 또는 표면 변형 대신에, 상기 층(50)은 제 2 중합 층도 나타낼 수 있을 것이다. 상기 층(50)은 폴리머 코팅이 도포된 기판(12 또는 32)에 대해, 또는 폴리머 코팅이 접착된 충전 층(22)에 대해 낮은 접착 강도를 갖는 시클릭 올레핀 폴리머 및 코폴리머로 구성된 그룹으로부터 선택된 폴리머 코팅일 수 있거나, 또는 상기 층(50)은 플루오로폴리머 코팅(Dupont 사가 Teflon®이라는 이름으로 판매하는 것)과 같은 영구적인 비-점착성 층일 수도 있다. 상기 층(50)이 낮은 접착 강도 폴리머 층인 경우, 적어도 약 0.5 ㎛ 이상, 더 바람직하게는 약 1 ㎛ 내지 약 10 ㎛의 두께로 (예를 들어, 스핀 코팅을 통해) 도포되는 것이 바람직하다.
상기 층(50)으로서 폴리머 코팅의 사용은 최종 사용자에게 맞춤형 제조에 대한 이점(customization benefit)들을 제공한다. 예를 들어, 상기 층(50)은 제 1 기판을 쉽게 분리 - 충전 층(22)이 제 2 기판(32)에 견고하게(firmly) 결합되는 반면, 일단 에지 결합부(46)가 파괴 또는 제거됨 - 시키기 위해 제 1 기판(12)과 비-점착성의 또는 낮은 접착 강도 계면을 형성할 수 있을 것이다. 이러한 구성의 장점은, 충전 층(22)이 매우 두꺼울 수 있고(최대 수백 미크론), 세정 용매에서의 신속한 용해를 위해 선택될 수 있으나, 제 1 기판(12)과 비-점착성의 또는 낮은 접착 강도 계면을 형성해야 할 필요 없다는 점이며, 또는 상기 층들의 역할이 반전될 수 있다는 점이다. 상기 층(50) 및 충전 층(22)의 도포는 제 1 기판(12) 상에 순차적으로 일어날 수 있거나, 대안적으로는 따로 코팅될 수 있는데, 이는 층들(50 또는 22) 중 하나를 각각의 기판 상에 먼저 배치시킨 후에, 서로 접촉시키는 것이다.
사용되는 층(50)과 관계없이, 이는 충전 층(22)과 혼합, 용해, 또는 반응하지 않아야 한다. 또한, 이는 공극 또는 다른 결함 없이 균일하게 코팅하도록 선택되어야 한다.
또한, 이전에 설명된 실시예들의 경우에서와 같이, 제 1 기판(12)이 캐리어 기판이 되고 제 2 기판(32)이 디바이스 웨이퍼가 되도록, 기판들(12 및 32)이 반전될 수 있다. 또한, 이 경우, 제 1 기판(12)의 앞면(14)은 디바이스 표면이 아니라, 오히려 캐리어 표면일 것이다. 또한, 제 2 기판(32)의 표면(34)은 캐리어 표면이 아니라, 대신 디바이스 표면일 것이다. 이 대안적인 구성은, 도 5에 도시된 구조체(48')가 캐리어 웨이퍼로서 제공되는 제 1 기판(12)으로 제조될 수 있기 때문에 특히 유익할 것이다. 그 후, 이 구조체는 상기 구조체에 디바이스 웨이퍼를 결합하고 이러한 스택에 추가적인 처리를 가하는 최종 사용자에게 제공될 수 있을 것이다. 따라서, 이전의 실시예들과 마찬가지로, 접착이 준비된 캐리어는 최종 사용자에게 증가된 편리함으로 이용될 수 있을 것이며, 최종 사용자는 처리 단계들을 생략할 수 있다.
본 발명의 또 다른 실시예가 도 6에 도시된다. 이 실시예에서는, 구조체(52)가 기판(12) 및 층(50)만을 포함한다는 것을 제외하면, 구조체(52)는 도 5에 도시된 구조체(48')와 유사하다. 이 실시예에서, 기판(12)은 앞서 설명된 것과 같은 캐리어 기판인 것이 바람직할 것이다. 이 구조체는, 처리 동안에 디바이스 웨이퍼를 지지하기 위해 캐리어 기판으로서 이를 사용하는 최종 사용자에게 제공될 수 있을 것이다.
마지막으로, 충전 층(22), 에지 결합부(46), 층(50)을 형성하는데 사용되는 재료들이 앞서 설명되었다. 이러한 재료들을 고화 또는 경화하는 메커니즘은 당업자에 의해 쉽게 선택되고 조정될 수 있다는 것이 인식될 것이다. 예를 들어, 몇몇 실시예들에서, 이후의 제거 및 세정 공정들에서 더 쉽게 용해되는 비-경화성 조성을 사용하는 것이 바람직할 수 있다. 이러한 재료들 각각에 대해, 열가소성 또는 고무-형 조성물들[전형적으로, 적어도 약 5000 달톤(Dalton) 이상의 가중 평균 분자 중량(weight average molecular weight)을 가짐], 레진- 또는 로진-조성물들[통상적으로, 약 5000 달톤 미만의 가중 평균 분자 중량을 가짐], 및 이들의 혼합물이 적합할 것이다.
다른 실시예들에서는, 열경화성 재료가 더 적합할 수 있으며, 따라서 가열 시 경화 또는 교차결합(crosslink)하는 조성물이 선택될 수 있을 것이다. 이는 교차결합을 도입하기 위한 단계뿐만 아니라, 가교제(crosslink agent), 및 잠재적으로는 시스템 내에 촉매의 사용을 요구할 것이다.
또 다른 실시예에서는, 광경화가능한 시스템(photocurable system)이 바람직할 수 있다. 이는 경화를 유도하는 단계(예를 들어, UV 광에 노출함) 뿐만 아니라, 유리기 광개시제(free-radical photoinitiator) 또는 시스템 내에 광발생된 촉매의 사용을 요구할 수 있다. 이 시스템은 몇몇 경우에, 필요하다면, 100 % 고형 조성물로서 적용될 수 있다는 점에서 장점을 제공한다.
이는, 실리콘-계 반도체 디바이스, 화합물 반도체-계 디바이스, 임베디드 패시브 디바이스(예를 들어, 레지스터, 캐패시터, 인덕터)의 어레이, MEMS 디바이스, 마이크로센서, 광자 회로 디바이스, 발광 다이오드, 열 관리 디바이스(heat management device), 및 - 상기의 디바이스들 중 1 이상이 부착되었거나 또는 부착될 - 평면 패키징 기판(planar packaging substrate)(예를 들어, 인터포저)으로 구성된 그룹으로부터 선택된 것을 포함하는, 다수의 집적 회로를 제조하는데 사용될 수 있다는 것을 이해할 것이다.
예시들
다음의 예시들은 본 발명에 따른 바람직한 방법들을 설명한다. 하지만, 이러한 예시들은 예시의 방식으로 제공되며, 이 중 어느 것도 본 발명의 전체 범위를 제한하는 것으로 여겨서는 안 된다는 것을 이해하여야 한다.
예시 1
접착 결합된 에지 표면 및
화학적으로 변형된 중심 표면
폭이 약 3 내지 5 mm인 웨이퍼 표면의 섹션을 코팅하기 위해, 외측 에지에서 에폭시-계 포토레지스트(SU-8 2002, Microchem, Newton, MA)가 100-mm 실리콘 웨이퍼(웨이퍼 1)의 표면 상에 분배되었다. FC-40 용매(3M 사가 'Fluorinert'이라는 이름으로 판매하는, 주로 C12를 갖는 퍼플루오로 화합물)를 이용하여, 플루오르화 실란((헵타데카플루오로-1,1,2,2-테트라하이드라데실)트리클로로실란)이 1 % 용액으로 희석되었다. 상기 용액이 웨이퍼 1의 표면 상에 스핀-코팅되었다. 상기 웨이퍼 1가 핫플레이트(hotplate) 상에서 100 ℃로 1 분 동안 베이킹되었다. 이를 스핀 코터에서 FC-40 용매로 헹궜으며, 100 ℃에서 추가 1 분 동안 베이킹하였다. 플루오르화된 실란 용액으로 처리되지 않은 에지를 남기고, 스핀 코터에서 아세톤을 이용하여 에폭시-계 포토레지스트가 제거되었다.
또 다른 100-mm 실리콘 웨이퍼(웨이퍼 2)의 표면이 스핀 코팅을 통해 결합 조성물[WaferBOND® HTlO.10, Brewer Science Inc.(Rolla, MO)로부터 이용가능함]로 코팅되었다. 이 웨이퍼가 110 ℃에서 2 분 동안 베이킹된 후, 160 ℃에서 2 분 동안 베이킹되었다. 상기 코팅된 웨이퍼들이 가열된 진공 및 압력 챔버에서 220 ℃에서 3 분 동안 진공 하에서 면-대-면 방식으로 결합되었다. 두 웨이퍼들 사이의 에지에 레이저 블레이드(razor blade)를 삽입하여, 웨이퍼들이 탈착되었다. 분리 후, 결합 조성 코팅의 3 내지 5 mm의 폭을 갖는 링만이 웨이퍼 1의 에지로 전이된 반면, 상기 코팅의 나머지는 웨이퍼 2 상에 남아 있었다. 이 예시에서는 어느 한 웨이퍼가 디바이스 웨이퍼 또는 캐리어 웨이퍼인 것으로 고려될 수 있을 것이다.
예시 2
접착 결합된 에지 표면
화학적으로 변형된 중심 표면 및
에지에서의 용매 분사와 웨지를 이용한 탈착
폭이 약 3 내지 5 mm인 웨이퍼 표면의 섹션을 코팅하기 위해, 외측 에지에서 에폭시-계 포토레지스트가 200-mm 실리콘 웨이퍼(웨이퍼 1)의 표면 상에 분배되었다. FC-40 용매를 이용하여, 플루오르화 실란((헵타데카플루오로-1,1,2,2-테트라하이드라데실)트리클로로실란)이 1 % 용액으로 희석되었다. 상기 용액이 웨이퍼 1의 표면 상에 스핀-코팅되었다. 상기 웨이퍼 1이 핫플레이트 상에서 100 ℃로 1 분 동안 베이킹되었다. 상기 웨이퍼 1을 스핀 코터에서 FC-40 용매로 헹궜으며, 100 ℃에서 추가 1 분 동안 베이킹하였다. 플루오르화된 실란 용액으로 처리되지 않은 에지를 남기고, 스핀 코터에서 아세톤을 이용하여 에폭시-계 포토레지스트가 제거되었다.
또 다른 200-mm 실리콘 웨이퍼(웨이퍼 2)의 표면이 스핀 코팅을 통해 WaferBOND® HTlO.10 결합 조성물로 코팅되었다. 이 웨이퍼가 110 ℃에서 2 분 동안 베이킹된 후, 160 ℃에서 2 분 동안 베이킹되었다. 상기 코팅된 웨이퍼들이 가열된 진공 및 압력 챔버에서 220 ℃에서 2 분 동안 진공 하에서 서로에 대해 면-대-면 방식으로 결합되었다. 결합된 웨이퍼들의 에지를 용매에 노출시키기 위해 웨이퍼들을 스피닝(spinning)하면서, 결합 조성물을 용해시키기 위해 결합된 웨이퍼들의 에지에 직접적으로 도데센 - WaferBOND® HTlO.10의 용매 - 을 분배함으로써, 상기 웨이퍼들이 탈착되었다. 상기 용매가 상기 에지로부터 약 0.5 내지 1 mm 상기 재료를 용해한 후, 웨이퍼들이 계속 스피닝되면서, 웨이퍼들 사이의 에지에 날카로운 둥근 디스크(sharpened round disk)이 삽입되었다. 이로 인해, 상기 에지에서 결합 조성물이 절단됨에 따라, 웨이퍼들이 분리되었다. 분리 후, HTlO.10 코팅의 3 내지 5 mm의 폭을 갖는 링만이 웨이퍼 1의 에지에 전이된 반면, 상기 코팅의 나머지는 웨이퍼 2 상에 남아 있었다. 이 예시에서는 어느 하나의 웨이퍼가 디바이스 웨이퍼 또는 캐리어 웨이퍼인 것으로 고려될 수 있을 것이다.
예시 3
접착 결합된 에지 표면 및
해제 재료(Release Material)로 코팅된 중심 표면
네거티브(negative) 에폭시-계 포토레지스트(MicroChem 사가 SU-8 2010이라는 이름으로 판매)가 100-mm 유리 웨이퍼의 표면 상에 스핀 코팅되었다. 상기 웨이퍼가 110 ℃에서 2 분 동안 베이킹되었다. Teflon® AF 용액(DuPont 사의, FC-40 내의 Teflon® AF2400)이 SU-8 2010 위에 스핀 코팅되었다. 그 후, 웨이퍼 표면으로부터 Teflon® AF 코팅의 약 3 내지 5 mm 폭을 갖는 섹션을 제거하기 위해, 외측 에지에서 웨이퍼의 표면 상에 FC-용매가 분배되었다. 상기 웨이퍼가 110 ℃에서 2 분 동안 베이킹되었다. 상기 웨이퍼가 가열된 진공 및 압력 챔버에서 120 ℃에서 3 분 동안 진공 하에서 블랭크(blank), 100-mm 실리콘 웨이퍼와 면-대-면 방식으로 결합되었다. 결합된 웨이퍼들이 유리 웨이퍼의 외측 측면으로부터 광대역 UV 광에 노출되었다. SU-8 2010 코팅을 가교결합하기 위해, 상기 노출된 웨이퍼가 120 ℃에서 2 분 동안 베이킹되었다. 두 웨이퍼들 사이의 에지에 레이저 블레이드를 삽입함으로써, 상기 웨이퍼들이 탈착되었다. 분리 후, 실리콘 웨이퍼는 외측에서 3 내지 5 mm 재료의 링만을 가진 반면, 그 중심에서는 재료 전이가 존재하지 않았다. 이 실시예에서는, 어느 하나의 웨이퍼가 디바이스 웨이퍼 또는 캐리어 웨이퍼인 것으로 고려될 수 있을 것이다.
예시 4
접착 결합된 에지 표면 및
접착 촉진제로 코팅된 중심 표면
모노머 용액을 준비하기 위해, 다음의: 624 g의 메타크릴옥시프로필 트리스(트리스-메틸실옥시)실란; 336 g의 글리시딜 메타크릴레이트; 및 9.6 g의 디큐밀 퍼록사이드를 먼저 혼합함으로써, 실리콘 아크릴레이트 코폴리머가 준비되었다. 다음, 1430.4 g의 1-부탄올이 반응기에 첨가되었고, 한 시간 동안 116 ℃로 가열되었다. 4 시간에 걸쳐 모노머 용액이 한 방울씩 첨가되었고(drop-add), 40.4 %의 퍼센트 고형을 갖는 실리콘 아크릴레이트 코폴리머 용액을 산출하기 위해 116 ℃에서 20 시간 동안 중합(polymeriztion)이 수행되었다.
상기 코폴리머 용액이 100-mm 실리콘 웨이퍼(웨이퍼 1)의 표면 상에 스핀 코팅되었다. 그 후, 웨이퍼 표면으로부터 실리콘 아크릴레이트 코폴리머 코팅의 약 3 내지 5 mm 폭을 갖는 섹션을 제거하기 위해, 외측 에지에서 웨이퍼의 표면 상에 1-부탄올이 분배되었다. 상기 웨이퍼가 핫플레이트 상에서 110 ℃에서 2 분 동안 베이킹되었다. 또 다른 100-mm 실리콘 웨이퍼(웨이퍼 2)의 표면이 스핀 코팅을 통해 Brewer Science의 WaferBOND® HT10.10 웨이퍼 결합 조성물로 코팅되었다. 그 후, 이 웨이퍼를 110 ℃에서 2 분 동안, 그리고 160 ℃에서 2 분 동안 베이킹되었다. 상기 코팅된 웨이퍼들이 가열된 진공 및 압력 챔버에서 220 ℃에서 3 분 동안 진공 하에서 서로에 대해 면-대-면 방식으로 결합되었다. 두 개의 웨이퍼들 사이의 에지에 레이저 블레이드를 삽입함으로써 상기 웨이퍼들이 탈착되었다. 분리 후, HTlO.10 코팅의 3 내지 5 mm의 폭을 갖는 링만이 웨이퍼 2의 에지 상에 남아 있는 반면, 상기 코팅의 나머지는 웨이퍼 1로 깨끗이 전이되었다. 이 예시에서는 어느 하나의 웨이퍼가 디바이스 웨이퍼 또는 캐리어 웨이퍼인 것으로 고려될 수 있을 것이다.
예시 5
접착 결합된 에지 표면 및
어느 하나의 기판에 대해 낮은 접착성을 갖는
재료로 채워진 중심 표면
예시 3에서 사용된 Teflon® AF 용액이 100-mm 실리콘 웨이퍼(웨이퍼 1)의 표면 상에 스핀 코팅되었다. 다음, 웨이퍼 표면으로부터 Teflon® AF 코팅의 약 3 내지 5 mm 폭을 갖는 섹션을 제거하기 위해, 외측 에지에서 웨이퍼의 표면 상에 FC-용매가 분배되었다. 상기 웨이퍼가 110 ℃에서 2 분 동안 베이킹되었다. 웨이퍼의 에지가 스핀 코팅을 통해 WaferBOND® HT 10.10 웨이퍼 결합 조성물로 코팅되었고, 상기 재료는 에지에만 분배되었다. 상기 웨이퍼가 가열된 진공 및 압력 챔버에서 220 ℃에서 2 분 동안 진공 하에서 블랭크, 100-mm 실리콘 웨이퍼(웨이퍼 2)와 면-대-면 방식으로 결합되었다. 두 개의 웨이퍼들 사이의 에지에 레이저 블레이드를 삽입함으로써 상기 웨이퍼들이 탈착되었다. 분리 후, 외측 상에 결합 재료의 3 내지 5 mm의 링만을 가진 반면, 그 중심에서는 재료 전이가 존재하지 않았다. 이 실시예에서는, 어느 하나의 웨이퍼가 디바이스 웨이퍼 또는 캐리어 웨이퍼인 것으로 고려될 수 있을 것이다.

Claims (45)

  1. 임시 웨이퍼 결합 방법(temporary wafer bonding method)에 있어서,
    스택을 제공하는 단계 - 상기 스택은:
    뒷면 및 디바이스 표면을 갖는 제 1 기판 - 상기 디바이스 표면은 주변 영역 및 중심 영역을 가짐 - ;
    캐리어 표면을 갖는 제 2 기판;
    상기 주변 영역에 그리고 상기 캐리어 표면에 결합된 에지 결합부(edge bond) - 상기 에지 결합부는 충전 구역을 형성하도록 상기 중심 영역에 존재하지 않음 - ; 및
    상기 충전 구역 내의 충전 재료 - 상기 충전 재료는 50 psig 보다 작은 접착 강도를 갖음 - ;
    를 포함함 -;
    및
    상기 제 1 및 제 2 기판들을 분리하는 단계를 포함하는 임시 웨이퍼 결합 방법.
  2. 제 1 항에 있어서,
    상기 디바이스 표면은: 집적 회로; MEMS; 마이크로센서; 전력 반도체(power semiconductor); 발광 다이오드; 광자 회로(photonic circuit); 인터포저(interposer); 임베디드 패시브 디바이스(embedded passive device); 및 실리콘, 실리콘-게르마늄, 갈륨 아세나이드, 및 갈륨 나이트라이드 상에 또는 이로부터 제조된 마이크로디바이스;로 구성된 그룹으로부터 선택된 디바이스들의 어레이를 포함하는 임시 웨이퍼 결합 방법.
  3. 제 1 항에 있어서,
    상기 제 2 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 임시 웨이퍼 결합 방법.
  4. 제 1 항에 있어서,
    상기 디바이스 표면은: 솔더 범프(solder bump); 메탈 포스트(metal post); 메탈 필러(metal pillar); 및 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)나이트라이드, 금속, 낮은 k 유전체, 폴리머 유전체, 및 금속 질화물 및 금속 실리사이드로 구성된 그룹으로부터 선택된 재료로 형성된 구조체들;로 구성된 그룹으로부터 선택된 적어도 하나의 구조체를 포함하는 임시 웨이퍼 결합 방법.
  5. 제 1 항에 있어서,
    상기 충전 재료는 상기 캐리어 표면과 접촉하는 제 1 표면, 및 상기 디바이스 표면과 접촉하는 제 2 표면을 제공하며(present), 상기 충전 재료는 상기 제 1 표면으로부터 상기 제 2 표면까지 균일한 재료인 임시 웨이퍼 결합 방법.
  6. 제 1 항에 있어서,
    상기 충전 재료는 제 1 표면 및 제 2 표면을 제공하고, 상기 스택은 상기 제 1 및 제 2 표면들 중 하나와 접촉하는 제 2 층을 더 포함하며, 상기 제 1 및 제 2 표면들 중 다른 하나는 상기 캐리어 표면 및 상기 디바이스 표면 중 하나와 접촉하는 임시 웨이퍼 결합 방법.
  7. 제 6 항에 있어서,
    상기 제 2 층은 낮은 접착 강도 층, 중합 층, 및 상기 캐리어 표면 또는 상기 디바이스 표면의 표면 변형으로 구성된 그룹으로부터 선택되는 임시 웨이퍼 결합 방법.
  8. 제 7 항에 있어서,
    상기 제 2 층은 상기 캐리어 표면과 접촉하는 임시 웨이퍼 결합 방법.
  9. 제 1 항에 있어서,
    상기 에지 결합부는 2 mm 내지 15 mm의 폭을 갖는 임시 웨이퍼 결합 방법.
  10. 제 1 항에 있어서,
    상기 에지 결합부는: 에폭시, 아크릴, 실리콘, 스티렌, 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리술폰, 폴리에테르술폰, 시클릭 올레핀, 폴리올레핀 고무, 및 폴리우레탄으로 구성된 그룹으로부터 선택된 모노머, 올리고머 또는 폴리머를 포함하는 재료로 형성되는 임시 웨이퍼 결합 방법.
  11. 제 1 항에 있어서,
    상기 충전 재료는 시클릭 올레핀 및 비정질 플루오로폴리머로 구성된 그룹으로부터 선택되는 모노머, 올리고머, 및 폴리머 중 1 이상을 포함하는 임시 웨이퍼 결합 방법.
  12. 제 1 항에 있어서,
    상기 스택은, 상기 제 1 및 제 2 기판들을 분리하는 단계 이전에, 백-그라인딩(back-grinding), 화학적-기계적 폴리싱, 에칭, 금속 및 유전 증착, 패터닝, 패시베이션(passivation), 어닐링, 및 이의 조합으로 구성된 그룹으로부터 선택된 처리를 거치는 단계를 더 포함하는 임시 웨이퍼 결합 방법.
  13. 제 1 항에 있어서,
    상기 분리하는 단계 이전에, 상기 에지 결합부를 용해하기 위해, 상기 에지 결합부를 용매에 노출시키는 단계를 더 포함하는 임시 웨이퍼 결합 방법.
  14. 제 1 항에 있어서,
    상기 분리하는 단계 이전에, 상기 에지 결합부를 기계적으로 분열시키는(disrupting) 단계를 더 포함하는 임시 웨이퍼 결합 방법.
  15. 제 1 항에 있어서,
    상기 분리하는 단계는, 상기 기판들을 떼어내기 위해 상기 제 1 및 제 2 기판들 중 적어도 하나에 낮은 힘을 인가하는 단계를 포함하는 임시 웨이퍼 결합 방법.
  16. 임시 웨이퍼 결합 구조체에 있어서,
    앞면 및 뒷면을 갖는 제 1 기판 - 상기 앞면은 주변 영역 및 중심 영역을 가짐 - ;
    제 1 표면 및 제 2 표면을 제공하는 에지 결합부 - 상기 제 1 표면은 상기 주변 영역에 결합되고, 상기 제 2 표면은 상기 주변 영역으로부터 떨어져 있고, 상기 에지 결합부는 충전 구역을 형성하도록 상기 중심 영역에 존재하지 않고, 상기 에지 결합부는 에폭시, 아크릴, 실리콘, 스티렌, 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리술폰, 폴리에테르술폰, 시클릭 올레핀, 폴리올레핀 고무, 및 폴리우레탄으로 구성된 그룹으로부터 선택된 모노머, 올리고머 또는 폴리머를 포함하는 재료로 형성됨 - ; 및
    상기 충전 구역 내의 충전 재료 - 상기 충전 재료는 50 psig 보다 작은 접착 강도를 갖고 상기 제 1 표면 및 상기 제 2 표면에 존재하지 않음 -
    를 포함하는 임시 웨이퍼 결합 구조체.
  17. 제 16 항에 있어서,
    상기 제 1 기판은: 집적 회로; MEMS; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 임베디드 패시브 디바이스; 및 실리콘, 실리콘-게르마늄, 갈륨 아세나이드, 및 갈륨 나이트라이드 상에 또는 이로부터 제조된 마이크로디바이스;로 구성된 그룹으로부터 선택된 디바이스들의 어레이를 포함하는 디바이스 표면을 갖는 디바이스 웨이퍼를 포함하는 임시 웨이퍼 결합 구조체.
  18. 제 16 항에 있어서,
    상기 제 1 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 임시 웨이퍼 결합 구조체.
  19. 제 16 항에 있어서,
    캐리어 표면을 갖는 제 2 기판을 더 포함하고, 또한 상기 에지 결합부는 상기 캐리어 표면에 결합되는 임시 웨이퍼 결합 구조체.
  20. 제 19 항에 있어서,
    상기 제 2 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 임시 웨이퍼 결합 구조체.
  21. 제 17 항에 있어서,
    상기 디바이스 표면은: 솔더 범프; 메탈 포스트; 메탈 필러; 및 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)나이트라이드, 금속, 낮은 k 유전체, 폴리머 유전체, 금속 질화물 및 금속 실리사이드로 구성된 그룹으로부터 선택된 재료로 형성된 구조체들;로 구성된 그룹으로부터 선택된 적어도 하나의 구조체를 포함하는 임시 웨이퍼 결합 구조체.
  22. 제 16 항에 있어서,
    상기 충전 재료는 제 1 표면 및 제 2 표면을 제공하고, 상기 임시 웨이퍼 결합 구조체는 상기 제 1 및 제 2 표면들 중 하나와 접촉하는 제 2 층을 더 포함하는 임시 웨이퍼 결합 구조체.
  23. 제 19 항에 있어서,
    상기 임시 웨이퍼 결합 구조체는 제 2 층을 더 포함하고, 상기 제 2 층은 낮은 접착 강도 층, 중합 층, 및 상기 캐리어 표면 또는 상기 앞면의 표면 변형으로 구성된 그룹으로부터 선택된 임시 웨이퍼 결합 구조체.
  24. 제 23 항에 있어서,
    상기 제 2 층은 상기 캐리어 표면과 접촉하는 임시 웨이퍼 결합 구조체.
  25. 제 16 항에 있어서,
    상기 에지 결합부는 2 mm 내지 15 mm의 폭을 갖는 임시 웨이퍼 결합 구조체.
  26. 삭제
  27. 제 16 항에 있어서,
    상기 충전 재료는 시클릭 올레핀 및 비정질 플루오로폴리머로 구성된 그룹으로부터 선택되는 모노머, 올리고머, 및 폴리머 중 1 이상을 포함하는 임시 웨이퍼 결합 구조체.
  28. 임시 웨이퍼 결합 구조체를 형성하는 방법에 있어서,
    앞면 및 뒷면을 갖는 제 1 기판을 제공하는 단계 - 상기 앞면은 주변 영역 및 중심 영역을 가짐 - ;
    상기 주변 영역 상에 에지 결합부를 형성하는 단계 - 상기 에지 결합부는 상기 중심 영역에 존재하지 않고, 에폭시, 아크릴, 실리콘, 스티렌, 비닐 할라이드, 비닐 에스테르, 폴리아미드, 폴리이미드, 폴리술폰, 폴리에테르술폰, 시클릭 올레핀, 폴리올레핀 고무, 및 폴리우레탄으로 구성된 그룹으로부터 선택된 모노머, 올리고머 또는 폴리머를 포함하는 재료로 형성됨 - ; 및
    상기 중심 영역 내에 충전 재료를 증착하는 단계 - 상기 충전 재료는 50 psig 보다 작은 접착 강도를 갖음 -
    를 포함하는 구조체 형성 방법.
  29. 제 28 항에 있어서,
    상기 충전 재료를 증착하는 단계는, 상기 에지 결합부를 형성하는 단계 이전에 수행되는 구조체 형성 방법.
  30. 제 28 항에 있어서,
    상기 제 1 기판은: 집적 회로; MEMS; 마이크로센서; 전력 반도체; 발광 다이오드; 광자 회로; 인터포저; 임베디드 패시브 디바이스; 및 실리콘, 실리콘-게르마늄, 갈륨 아세나이드, 및 갈륨 나이트라이드 상에 또는 이로부터 제조된 마이크로디바이스로 구성된 그룹으로부터 선택된 디바이스들의 어레이들을 포함하는 디바이스 표면을 갖는 디바이스 웨이퍼를 포함하는 구조체 형성 방법.
  31. 제 28 항에 있어서,
    상기 제 1 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 구조체 형성 방법.
  32. 제 28 항에 있어서,
    상기 에지 결합부에 캐리어 표면을 갖는 제 2 기판을 결합시키는 단계를 더 포함하는 구조체 형성 방법.
  33. 제 32 항에 있어서,
    상기 제 2 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 구조체 형성 방법.
  34. 제 28 항에 있어서,
    상기 디바이스 표면은: 솔더 범프; 메탈 포스트; 메탈 필러; 및 실리콘, 폴리실리콘, 실리콘 이산화물, 실리콘 (옥시)나이트라이드, 금속, 낮은 k 유전체, 폴리머 유전체, 금속 질화물 및 금속 실리사이드로 구성된 그룹으로부터 선택된 재료로 형성된 구조체들;로 구성된 그룹으로부터 선택된 적어도 하나의 구조체를 포함하는 구조체 형성 방법.
  35. 제 28 항에 있어서,
    상기 충전 재료는 제 1 표면 및 제 2 표면을 제공하고, 상기 임시 웨이퍼 결합 구조체는 상기 제 1 및 제 2 표면들 중 하나와 접촉하는 제 2 층을 더 포함하는 구조체 형성 방법.
  36. 제 32 항에 있어서,
    상기 임시 웨이퍼 결합 구조체는 제 2 층을 더 포함하고, 상기 제 2 층은 낮은 접착 강도 층, 중합 층, 및 상기 캐리어 표면 또는 상기 앞면의 표면 변형으로 구성된 그룹으로부터 선택된 구조체 형성 방법.
  37. 제 36 항에 있어서,
    상기 제 2 층은 상기 캐리어 표면과 접촉하는 구조체 형성 방법.
  38. 제 28 항에 있어서,
    상기 에지 결합부는 2 mm 내지 15 mm의 폭을 갖는 구조체 형성 방법.
  39. 삭제
  40. 제 28 항에 있어서,
    상기 충전 재료는 시클릭 올레핀 및 비정질 플루오로폴리머로 구성된 그룹으로부터 선택되는 모노머, 올리고머, 및 폴리머 중 1 이상을 포함하는 구조체 형성 방법.
  41. 임시 웨이퍼 결합 구조체에 있어서,
    앞면 및 뒷면을 갖는 기판 - 상기 앞면은 주변 영역 및 중심 영역을 가짐 - ; 및
    상기 중심 영역에서 상기 앞면 상의 재료 층 - 상기 층은 상기 주변 영역에 존재하지 않으며, 낮은 접착 강도 층 및 상기 앞면의 표면 변형으로 구성된 그룹으로부터 선택되며, 상기 주변 영역은 에지 결합부로부터 자유로움 - 을 포함하는 임시 웨이퍼 결합 구조체.
  42. 제 41 항에 있어서,
    상기 기판은 실리콘, 사파이어, 석영, 금속, 유리 및 세라믹으로 구성된 그룹으로부터 선택된 재료를 포함하는 임시 웨이퍼 결합 구조체.
  43. 제 42 항에 있어서,
    상기 기판은 실리콘을 포함하는 임시 웨이퍼 결합 구조체.
  44. 제 41 항에 있어서,
    상기 주변 영역은 2 mm 내지 15 mm의 폭을 갖는 임시 웨이퍼 결합 구조체.
  45. 제 41 항에 있어서,
    상기 층은 1 nm 내지 5 nm의 두께를 갖는 임시 웨이퍼 결합 구조체.
KR1020107015973A 2008-01-24 2009-01-23 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법 KR101096142B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2337908P 2008-01-24 2008-01-24
US61/023,379 2008-01-24
PCT/US2009/031862 WO2009094558A2 (en) 2008-01-24 2009-01-23 Method for reversibly mounting a device wafer to a carrier substrate

Publications (2)

Publication Number Publication Date
KR20100095021A KR20100095021A (ko) 2010-08-27
KR101096142B1 true KR101096142B1 (ko) 2011-12-19

Family

ID=40901639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015973A KR101096142B1 (ko) 2008-01-24 2009-01-23 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법

Country Status (13)

Country Link
US (2) US9111981B2 (ko)
EP (1) EP2238618B1 (ko)
JP (2) JP5111620B2 (ko)
KR (1) KR101096142B1 (ko)
CN (1) CN101925996B (ko)
AT (2) AT12755U1 (ko)
CA (1) CA2711266A1 (ko)
DE (2) DE112009000140B4 (ko)
IL (1) IL206872A (ko)
PT (1) PT2238618E (ko)
RU (1) RU2010129076A (ko)
TW (1) TWI439526B (ko)
WO (1) WO2009094558A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617316B1 (ko) 2013-08-14 2016-05-02 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4746003B2 (ja) * 2007-05-07 2011-08-10 リンテック株式会社 移載装置及び移載方法
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
US8092628B2 (en) 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8950459B2 (en) * 2009-04-16 2015-02-10 Suss Microtec Lithography Gmbh Debonding temporarily bonded semiconductor wafers
US8181688B2 (en) 2009-04-16 2012-05-22 Suss Microtec Lithography, Gmbh Apparatus for temporary wafer bonding and debonding
US8366873B2 (en) 2010-04-15 2013-02-05 Suss Microtec Lithography, Gmbh Debonding equipment and methods for debonding temporary bonded wafers
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
EP2667407B1 (de) * 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
DE102009050568A1 (de) * 2009-10-23 2011-04-28 Schott Ag Einrichtung mit verminderten Reibeigenschaften
KR101105918B1 (ko) * 2009-11-30 2012-01-17 주식회사 엘지실트론 질화물 반도체 소자의 제조방법
TWI412096B (zh) * 2009-12-15 2013-10-11 Hiwin Tech Corp 晶圓防護裝置及其操作流程
JP5535670B2 (ja) * 2010-01-28 2014-07-02 富士フイルム株式会社 放射線画像検出器の製造方法
US9159595B2 (en) * 2010-02-09 2015-10-13 Suss Microtec Lithography Gmbh Thin wafer carrier
CN102753636B (zh) 2010-02-12 2014-02-12 道康宁公司 用于半导体加工的暂时晶片粘结方法
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
CN102812546B (zh) * 2010-03-31 2015-08-26 Ev集团E·索尔纳有限责任公司 制造双面装备有芯片的晶片的方法
JP5728163B2 (ja) * 2010-04-02 2015-06-03 東京応化工業株式会社 剥離方法、および剥離液
US9837295B2 (en) 2010-04-15 2017-12-05 Suss Microtec Lithography Gmbh Apparatus and method for semiconductor wafer leveling, force balancing and contact sensing
US9064686B2 (en) 2010-04-15 2015-06-23 Suss Microtec Lithography, Gmbh Method and apparatus for temporary bonding of ultra thin wafers
US9859141B2 (en) 2010-04-15 2018-01-02 Suss Microtec Lithography Gmbh Apparatus and method for aligning and centering wafers
CN103155146B (zh) * 2010-05-20 2016-06-08 Ev集团E·索尔纳有限责任公司 用于制造芯片堆的方法以及用于执行该方法的载体
US8742009B2 (en) * 2010-06-04 2014-06-03 Shin-Etsu Chemical Co., Ltd. Temporary adhesive composition, and method of producing thin wafer
JP5671265B2 (ja) * 2010-06-10 2015-02-18 東京応化工業株式会社 基板の加工方法
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
CN102315311A (zh) * 2010-07-06 2012-01-11 杜邦太阳能有限公司 太阳能模块装置及其封边涂布方法
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
KR101735571B1 (ko) 2010-08-20 2017-05-16 삼성전자주식회사 방열 재료, 상기 방열 재료로 만들어진 접합부를 포함하는 발광 다이오드 패키지
JP5714859B2 (ja) * 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
EP3514529B1 (de) 2010-11-12 2023-03-15 EV Group E. Thallner GmbH Messeinrichtung zur messung von schichtdicken und fehlstellen eines waferstapels
US8415183B2 (en) * 2010-11-22 2013-04-09 Tsmc Solid State Lighting Ltd. Wafer level conformal coating for LED devices
US8753460B2 (en) * 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
CN102637575B (zh) * 2011-02-09 2015-07-01 群康科技(深圳)有限公司 元件基板的制造方法
JP5882364B2 (ja) 2011-02-18 2016-03-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウエハレベルのシンギュレーションのための方法
KR20170078858A (ko) 2011-04-11 2017-07-07 에베 그룹 에. 탈너 게엠베하 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법
EP2718094B9 (de) 2011-06-06 2018-04-25 Ev Group E. Thallner GmbH Verfahren und vorrichtung zur ermittlung der druckverteilung zum bonden
WO2013006865A2 (en) 2011-07-07 2013-01-10 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
DE102011079687A1 (de) 2011-07-22 2013-01-24 Wacker Chemie Ag Temporäre Verklebung von chemisch ähnlichen Substraten
JP2013026546A (ja) * 2011-07-25 2013-02-04 Dainippon Printing Co Ltd 薄膜デバイス用基板、及び薄膜デバイスの製造方法
US8940104B2 (en) 2011-08-02 2015-01-27 Brewer Science Inc. Cleaning composition for temporary wafer bonding materials
US20130061869A1 (en) * 2011-09-06 2013-03-14 Brewer Science Inc. Use of megasonic energy to assist edge bond removal in a zonal temporary bonding process
WO2013041129A1 (de) 2011-09-20 2013-03-28 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zur beschichtung eines trägerwafers
JP5962395B2 (ja) * 2011-09-28 2016-08-03 Jsr株式会社 基材の仮固定方法、半導体装置および仮固定用組成物
JP5913053B2 (ja) * 2011-12-08 2016-04-27 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
EP2795669B1 (de) 2011-12-22 2020-06-17 EV Group E. Thallner GmbH Biegsame substrathalterung, vorrichtung und verfahren zum lösen eines ersten substrats
US8696864B2 (en) 2012-01-26 2014-04-15 Promerus, Llc Room temperature debonding composition, method and stack
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US20130201635A1 (en) * 2012-02-08 2013-08-08 Brewer Science Inc. Fluorinated silane coating compositions for thin wafer bonding and handling
JP6055597B2 (ja) * 2012-02-09 2016-12-27 東京応化工業株式会社 貼付方法及び貼付装置
US8697542B2 (en) 2012-04-12 2014-04-15 The Research Foundation Of State University Of New York Method for thin die-to-wafer bonding
JP5348341B1 (ja) * 2012-04-27 2013-11-20 Ｊｓｒ株式会社 基材の処理方法、仮固定用組成物および半導体装置
US9127126B2 (en) 2012-04-30 2015-09-08 Brewer Science Inc. Development of high-viscosity bonding layer through in-situ polymer chain extension
JP5360260B2 (ja) * 2012-05-08 2013-12-04 Ｊｓｒ株式会社 基材の処理方法、積層体および半導体装置
JP5901422B2 (ja) 2012-05-15 2016-04-13 古河電気工業株式会社 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
JP6063641B2 (ja) * 2012-05-16 2017-01-18 株式会社ディスコ ウエーハ保護部材
JP5752639B2 (ja) * 2012-05-28 2015-07-22 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
CN103035580B (zh) * 2012-07-24 2015-06-03 上海华虹宏力半导体制造有限公司 应用于薄硅片的临时键合和解离工艺方法
DE112012006750A5 (de) * 2012-07-30 2015-08-20 Erich Thallner Substratverbund, Verfahren und Vorrichtung zum Bonden von Substraten
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101970291B1 (ko) 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
KR101276487B1 (ko) * 2012-10-05 2013-06-18 주식회사 이녹스 웨이퍼 적층체 및 디바이스 웨이퍼 및 캐리어 웨이퍼의 본딩 및 디본딩 처리 방법
US9029238B2 (en) * 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
US9269623B2 (en) 2012-10-25 2016-02-23 Rohm And Haas Electronic Materials Llc Ephemeral bonding
US20140117509A1 (en) * 2012-10-26 2014-05-01 Infineon Technologies Ag Metal Deposition with Reduced Stress
DE102012220954A1 (de) 2012-11-16 2014-05-22 Wacker Chemie Ag Schleifbare Siliconelastomerzusammensetzung und deren Verwendung
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
EP2932496A4 (en) * 2012-12-13 2016-11-02 Corning Inc GLASS AND METHOD FOR PRODUCING GLASS ARTICLES
TWI617437B (zh) * 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
EP2747130B1 (en) 2012-12-21 2017-10-11 ams AG Method of producing a removable wafer connection and a wafer-carrier assembly
JP6170672B2 (ja) * 2012-12-27 2017-07-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法
EP2752871B1 (en) 2013-01-08 2015-09-16 ams AG Method of application of a carrier to a device wafer
JP6162976B2 (ja) * 2013-02-26 2017-07-12 東京応化工業株式会社 基板の処理方法
EP2772939B1 (en) 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
WO2014137801A1 (en) * 2013-03-03 2014-09-12 John Moore Temporary adhesive with tunable adhesion force sufficient for processing thin solid materials
CN104981889B (zh) * 2013-03-14 2017-03-08 富士电机株式会社 半导体器件的制造方法
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9093489B2 (en) * 2013-03-15 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Selective curing method of adhesive on substrate
CN105658594B (zh) * 2013-03-15 2019-01-04 康宁股份有限公司 玻璃片的整体退火
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
JP6114596B2 (ja) 2013-03-26 2017-04-12 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP5975918B2 (ja) 2013-03-27 2016-08-23 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP6050170B2 (ja) 2013-03-27 2016-12-21 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
CN104103731A (zh) * 2013-04-03 2014-10-15 新世纪光电股份有限公司 发光二极管结构及其制作方法
CN103259070B (zh) * 2013-04-12 2016-08-03 上海安费诺永亿通讯电子有限公司 一种降低损耗的传输线
CN103259069B (zh) * 2013-04-12 2015-06-24 上海安费诺永亿通讯电子有限公司 一种改进损耗的传输线
CN103280423A (zh) * 2013-05-29 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺及系统
US9058974B2 (en) 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
CN103441083B (zh) * 2013-06-27 2016-03-30 清华大学 一种用于三维集成的临时键合方法
US9508659B2 (en) * 2013-07-01 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to protect a wafer edge
KR20150011072A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
CN103367221A (zh) * 2013-07-23 2013-10-23 华进半导体封装先导技术研发中心有限公司 一种晶圆拆键合工艺及系统
US8962449B1 (en) 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
US10103048B2 (en) 2013-08-28 2018-10-16 Brewer Science, Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
JP6182491B2 (ja) 2013-08-30 2017-08-16 富士フイルム株式会社 積層体およびその応用
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN103633004B (zh) * 2013-11-20 2016-05-25 中国电子科技集团公司第四十一研究所 30μm-50μm超薄石英基片上光刻刻蚀薄膜电路图形的方法
JP5607847B1 (ja) 2013-11-29 2014-10-15 古河電気工業株式会社 半導体加工用粘着テープ
US9224696B2 (en) 2013-12-03 2015-12-29 United Microelectronics Corporation Integrated semiconductor device and method for fabricating the same
FR3015110B1 (fr) * 2013-12-17 2017-03-24 Commissariat Energie Atomique Procede de fabrication d’un substrat-poignee destine au collage temporaire d’un substrat
US9761474B2 (en) 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
US9865490B2 (en) 2014-01-07 2018-01-09 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
EP3092658A4 (en) 2014-01-07 2017-07-05 Brewer Science, Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015175353A1 (en) * 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
EP2899760B1 (en) 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
CN103839862A (zh) * 2014-02-28 2014-06-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺方法
KR101886939B1 (ko) 2014-03-03 2018-08-08 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 점착 테이프
JP6151204B2 (ja) * 2014-03-04 2017-06-21 東京エレクトロン株式会社 接合方法および接合システム
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
CN103956327A (zh) * 2014-04-28 2014-07-30 华进半导体封装先导技术研发中心有限公司 一种激光拆键合工艺方法及系统
JP6344971B2 (ja) * 2014-05-16 2018-06-20 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
JP6385133B2 (ja) * 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
TWI663058B (zh) 2014-07-22 2019-06-21 美商布魯爾科技公司 作爲三維積體電路應用的雷射釋放材料的聚醯亞胺
CN105336682A (zh) * 2014-08-06 2016-02-17 上海和辉光电有限公司 一种柔性基板的制作方法、固定方法以及固定结构
US10978334B2 (en) * 2014-09-02 2021-04-13 Applied Materials, Inc. Sealing structure for workpiece to substrate bonding in a processing chamber
US10141216B2 (en) 2014-10-22 2018-11-27 Promerus, Llc Room temperature debondable and thermally curable compositions
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
EP3245263A1 (de) * 2015-01-14 2017-11-22 EV Group E. Thallner GmbH Verfahren und vorrichtung zum lösen eines substrats von einem substratstapel
DE102015100863B4 (de) 2015-01-21 2022-03-03 Infineon Technologies Ag Verfahren zur Handhabung eines Produktsubstrats und ein verklebtes Substratsystem
US20180022257A1 (en) * 2015-02-06 2018-01-25 Adient Luxembourg Holding S.à.r.l. Method for connecting components of a vehicle seat and vehicle seat
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
US9644118B2 (en) 2015-03-03 2017-05-09 Dow Global Technologies Llc Method of releasably attaching a semiconductor substrate to a carrier
US10522383B2 (en) 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
CN104916550A (zh) * 2015-06-09 2015-09-16 深圳市华星光电技术有限公司 用于制造柔性基板的方法以及基板结构
US9799625B2 (en) * 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
CN105280541A (zh) * 2015-09-16 2016-01-27 中国电子科技集团公司第五十五研究所 一种用于超薄半导体圆片的临时键合方法及去键合方法
RU2612879C1 (ru) * 2015-10-15 2017-03-13 Акционерное общество "Концерн радиостроения "Вега" Способ временного закрепления подложек на технологическом основании
DE102015118742A1 (de) 2015-11-02 2017-05-04 Ev Group E. Thallner Gmbh Verfahren zum Bonden und Lösen von Substraten
US10050012B2 (en) * 2015-11-25 2018-08-14 International Business Machines Corporation Method for semiconductor die removal rework
DE102016106351A1 (de) * 2016-04-07 2017-10-12 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum Bonden zweier Substrate
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US20180068843A1 (en) * 2016-09-07 2018-03-08 Raytheon Company Wafer stacking to form a multi-wafer-bonded structure
CN106847718A (zh) * 2017-03-28 2017-06-13 深圳市化讯半导体材料有限公司 一种器件晶圆的临时键合与拆键合工艺
US10403598B2 (en) 2017-08-11 2019-09-03 Micron Technology, Inc. Methods and system for processing semiconductor device structures
US10326044B2 (en) * 2017-08-18 2019-06-18 Micron Technology, Inc. Method and apparatus for processing semiconductor device structures
US10300649B2 (en) 2017-08-29 2019-05-28 Raytheon Company Enhancing die flatness
EP3682470A1 (de) 2017-09-12 2020-07-22 EV Group E. Thallner GmbH Vorrichtung und verfahren zum trennen eines temporär gebondeten substratstapels
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
SG11202005465SA (en) 2017-12-22 2020-07-29 Brewer Science Inc Laser-releasable bonding materials for 3-d ic applications
US10446431B2 (en) * 2017-12-27 2019-10-15 Micron Technology, Inc. Temporary carrier debond initiation, and associated systems and methods
WO2019227955A1 (zh) * 2018-05-31 2019-12-05 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件的制作方法
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
WO2020154225A1 (en) 2019-01-22 2020-07-30 Brewer Science, Inc. Laser-releasable bonding materials for 3-d ic applications
US10847569B2 (en) 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
FR3103313B1 (fr) * 2019-11-14 2021-11-12 Commissariat Energie Atomique Procédé de démontage d’un empilement d’au moins trois substrats
DE102022000425A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh III-N-Silizium Halbleiterscheibe
WO2023179868A1 (de) 2022-03-25 2023-09-28 Ev Group E. Thallner Gmbh Verfahren und substratsystem zum trennen von trägersubstraten
CN117219502B (zh) * 2023-11-07 2024-01-12 天通控股股份有限公司 一种键合晶片的单面减薄方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186256A (ja) * 2002-11-29 2004-07-02 Furukawa Electric Co Ltd:The 半導体ウエハー固定用粘着テープ
JP2004253612A (ja) * 2003-02-20 2004-09-09 Nitto Denko Corp 半導体ウエハの仮固定方法及び電子部品、回路基板

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970494A (en) * 1975-04-18 1976-07-20 Western Electric Co., Inc. Method for adhering one surface to another
US4474942A (en) * 1982-06-28 1984-10-02 Takeda Chemical Industries, Ltd. Cross-linked polyesteramide from bis(2-oxazoline)
GB8320270D0 (en) 1983-07-27 1983-09-01 Raychem Ltd Polymer composition
JPS61144839A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 半導体ウエハの接着方法
US4558114A (en) * 1985-01-23 1985-12-10 Ashland Oil, Inc. Polymers derived from polyisocyanates, bicyclic amide acetals and oxazolines
US4710542A (en) * 1986-05-16 1987-12-01 American Cyanamid Company Alkylcarbamylmethylated amino-triazine crosslinking agents and curable compositions containing the same
US4855170A (en) * 1986-08-21 1989-08-08 Minnesota Mining And Manufacturing Company Pressure-sensitive tape construction incorporating resilient polymeric microspheres
JPH0266933A (ja) * 1988-09-01 1990-03-07 Fujitsu Ltd 半導体装置の製造方法
NL8902683A (nl) 1989-10-31 1991-05-16 Stamicarbon Meerkomponentensysteem op basis van een oxazoline en een fosfor bevattende verbinding.
US5043250A (en) * 1990-07-17 1991-08-27 Eastman Kodak Company Radiation-sensitive composition containing a poly (N-acyl-alkyleneimine) and use thereof in lithographic printing plates
US5195729A (en) * 1991-05-17 1993-03-23 National Semiconductor Corporation Wafer carrier
JPH0645436A (ja) 1992-07-22 1994-02-18 Nec Corp 半導体基板の貼付方法
JP3656254B2 (ja) 1994-02-28 2005-06-08 三菱住友シリコン株式会社 接着ウエーハの剥離方法及び剥離装置
US5654226A (en) 1994-09-07 1997-08-05 Harris Corporation Wafer bonding for power devices
JP2004119975A (ja) * 1995-12-04 2004-04-15 Renesas Technology Corp Ｉｃカードの製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH09263500A (ja) * 1996-01-22 1997-10-07 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉウェーハの剥がし治具
DE19628393A1 (de) 1996-07-13 1998-01-15 Bosch Gmbh Robert Vorrichtung zum Schutz des Rands eines Wafers vor einer ätzenden Flüssigkeit und Verfahren zur Montage der Vorrichtung
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US6235818B1 (en) * 1997-01-30 2001-05-22 Mitsui Chemicals Hot melt adhesive composition containing α-olefin/aromatic vinyl compound random copolymer
EP1029346A4 (en) 1997-08-22 2006-01-18 Vertical Circuits Inc PROCESS FOR VERTICAL INTERCONNECTION OF SILICON SEGMENTS AND EPOXY THERMOCONDUCTIVE GLUE PREFORM
US6110999A (en) * 1998-03-06 2000-08-29 Denovus Llc Reusable adhesive composition and method of making the same
KR100304197B1 (ko) * 1998-03-30 2001-11-30 윤종용 소이제조방법
US6068727A (en) * 1998-05-13 2000-05-30 Lsi Logic Corporation Apparatus and method for separating a stiffener member from a flip chip integrated circuit package substrate
KR100509059B1 (ko) 1998-09-12 2005-11-22 엘지전자 주식회사 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
FR2783970B1 (fr) * 1998-09-25 2000-11-03 Commissariat Energie Atomique Dispositif autorisant le traitement d'un substrat dans une machine prevue pour traiter de plus grands substrats et systeme de montage d'un substrat dans ce dispositif
FR2785217B1 (fr) * 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
JP2000138193A (ja) * 1998-11-02 2000-05-16 Enya System:Kk マウント板への堆積物の付着防止方法
US6453214B1 (en) 1998-12-02 2002-09-17 Newport Corporation Method of using a specimen sensing end effector to align a robot arm with a specimen stored on or in a container
JP2000208252A (ja) 1999-01-14 2000-07-28 Tdk Corp 有機ｅｌ素子
FR2796491B1 (fr) * 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001079304A1 (fr) * 2000-04-13 2001-10-25 Idemitsu Petrochemical Co., Ltd. Procede de production de copolymere de vinyle $g(a)-olefinique/aromatique
KR20030042454A (ko) * 2000-08-22 2003-05-28 제온 코포레이션 필름 적층 방법
JP2002237516A (ja) 2001-02-07 2002-08-23 Seiko Epson Corp ウェハ保護ケース
US20020115263A1 (en) * 2001-02-16 2002-08-22 Worth Thomas Michael Method and related apparatus of processing a substrate
US6660330B2 (en) * 2001-04-10 2003-12-09 International Business Machines Corporation Method for depositing metal films onto substrate surfaces utilizing a chamfered ring support
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
DE10121115A1 (de) * 2001-04-28 2002-10-31 Leica Microsystems Haltevorrichtung für Wafer
US6811916B2 (en) * 2001-05-15 2004-11-02 Neah Power Systems, Inc. Fuel cell electrode pair assemblies and related methods
US6543808B1 (en) * 2001-07-05 2003-04-08 Translucent Technologies, Llc Direct thermal printable pull tabs
DE10137375A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Verwendung von Polybenzoxazolen (PBO) zum Kleben
EP1295926A1 (en) * 2001-09-19 2003-03-26 ExxonMobil Chemical Patents Inc. Components for adhesive compositions and process for manufacture
JP3957506B2 (ja) * 2001-12-26 2007-08-15 Ｎｅｃエレクトロニクス株式会社 基板表面保護シート貼り付け装置および貼り付け方法
EP1522567A4 (en) * 2002-05-13 2005-11-16 Jsr Corp COMPOSITION AND METHOD FOR THE TEMPORARY MOUNTING OF A SOLID BODY
EP1507292B1 (en) * 2002-05-20 2012-05-02 Sumco Corporation Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP4074794B2 (ja) 2002-08-30 2008-04-09 ソタジャパン有限会社 ゲルマニウム合金−シリカ複合体を用いた装身具
US7608336B2 (en) * 2002-11-28 2009-10-27 Nippon Kayaku Kabushiki Kaisha Flame-retardant epoxy resin composition and cured product obtained therefrom
US7187162B2 (en) * 2002-12-16 2007-03-06 S.O.I.Tec Silicon On Insulator Technologies S.A. Tools and methods for disuniting semiconductor wafers
US6869894B2 (en) * 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
DE10320375B3 (de) * 2003-05-07 2004-12-16 Süss Micro Tec Laboratory Equipment GmbH Verfahren zum temporären Fixieren zweier flächiger Werksücke
WO2004102654A1 (ja) * 2003-05-13 2004-11-25 Mimasu Semiconductor Industry Co.,Ltd. ウェハ単離方法、ウェハ単離装置及びウェハ単離移載機
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP4170839B2 (ja) 2003-07-11 2008-10-22 日東電工株式会社 積層シート
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
US7084201B2 (en) * 2003-11-14 2006-08-01 Wall-Guard Corporation Of Ohio Non-flammable waterproofing composition
KR20060126674A (ko) 2003-11-27 2006-12-08 제이에스알 가부시끼가이샤 핫멜트형 접착제 조성물
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
US20050150597A1 (en) * 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7279063B2 (en) * 2004-01-16 2007-10-09 Eastman Kodak Company Method of making an OLED display device with enhanced optical and mechanical properties
KR100696287B1 (ko) * 2004-01-28 2007-03-19 미쓰이 가가쿠 가부시키가이샤 반도체 웨이퍼의 보호방법
RU2273075C2 (ru) 2004-01-28 2006-03-27 Открытое акционерное общество "Научно-исследовательский институт полупроводникового машиностроения" (ОАО "НИИПМ") Устройство для обработки полупроводниковых пластин
DE102004007060B3 (de) * 2004-02-13 2005-07-07 Thallner, Erich, Dipl.-Ing. Vorrichtung und Verfahren zum Verbinden von Wafern
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
JP2005268690A (ja) 2004-03-22 2005-09-29 Sumitomo Bakelite Co Ltd 多層回路基板の製造方法
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
DE102004018249B3 (de) 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP4539368B2 (ja) * 2005-02-24 2010-09-08 ソニー株式会社 表示装置の製造方法
EP1854136A1 (en) 2005-03-01 2007-11-14 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP4721828B2 (ja) * 2005-08-31 2011-07-13 東京応化工業株式会社 サポートプレートの剥離方法
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US8268449B2 (en) * 2006-02-06 2012-09-18 Brewer Science Inc. Thermal- and chemical-resistant acid protection coating material and spin-on thermoplastic adhesive
JP4682883B2 (ja) 2006-03-10 2011-05-11 株式会社豊田自動織機 貼り合わせ基板の分断方法
US20070267972A1 (en) * 2006-05-22 2007-11-22 Menegus Harry E Method for forming a temporary hermetic seal for an OLED display device
US20070274871A1 (en) * 2006-05-23 2007-11-29 Genetix Limited Well plate
WO2008003502A1 (de) 2006-07-06 2008-01-10 Rena Sondermaschinen Gmbh Vorrichtung und verfahren zum vereinzeln und transportieren von substraten
JP2008021929A (ja) * 2006-07-14 2008-01-31 Tokyo Ohka Kogyo Co Ltd サポートプレート、搬送装置、剥離装置及び剥離方法
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
US7713835B2 (en) * 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
JP2008171934A (ja) 2007-01-10 2008-07-24 Lintec Corp 脆質部材の保護構造および脆質部材の処理方法
CN101379606B (zh) 2007-01-31 2012-04-18 信越工程株式会社 粘接卡盘装置
JP4729003B2 (ja) * 2007-06-08 2011-07-20 リンテック株式会社 脆質部材の処理方法
EP2212393A1 (en) * 2007-10-19 2010-08-04 Nitto Europe N.V An adhesive tape
JP2009154407A (ja) * 2007-12-27 2009-07-16 Tdk Corp 剥離装置、剥離方法および情報記録媒体製造方法
KR101096142B1 (ko) 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
JP2010010207A (ja) * 2008-06-24 2010-01-14 Tokyo Ohka Kogyo Co Ltd 剥離装置および剥離方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186256A (ja) * 2002-11-29 2004-07-02 Furukawa Electric Co Ltd:The 半導体ウエハー固定用粘着テープ
JP2004253612A (ja) * 2003-02-20 2004-09-09 Nitto Denko Corp 半導体ウエハの仮固定方法及び電子部品、回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617316B1 (ko) 2013-08-14 2016-05-02 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩/디본딩 방법 및 본딩/디본딩 장치

Also Published As

Publication number Publication date
AT508318A2 (de) 2010-12-15
KR20100095021A (ko) 2010-08-27
WO2009094558A3 (en) 2009-09-24
EP2238618A2 (en) 2010-10-13
US9099512B2 (en) 2015-08-04
AT508318A3 (de) 2015-12-15
IL206872A0 (en) 2010-12-30
JP2011510518A (ja) 2011-03-31
CN101925996A (zh) 2010-12-22
US9111981B2 (en) 2015-08-18
AT12755U1 (de) 2012-11-15
CA2711266A1 (en) 2009-07-30
AT508318B1 (de) 2022-07-15
IL206872A (en) 2015-07-30
TW200946628A (en) 2009-11-16
DE112009000140B4 (de) 2022-06-15
JP5558531B2 (ja) 2014-07-23
US20110069467A1 (en) 2011-03-24
JP5111620B2 (ja) 2013-01-09
DE112009000140T5 (de) 2010-11-18
EP2238618A4 (en) 2011-03-09
TWI439526B (zh) 2014-06-01
EP2238618B1 (en) 2015-07-29
DE202009018064U1 (de) 2010-12-02
JP2012253367A (ja) 2012-12-20
WO2009094558A2 (en) 2009-07-30
CN101925996B (zh) 2013-03-20
PT2238618E (pt) 2015-09-03
US20090218560A1 (en) 2009-09-03
RU2010129076A (ru) 2012-01-20

Similar Documents

Publication Publication Date Title
KR101096142B1 (ko) 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
KR101239282B1 (ko) 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법
TWI505347B (zh) 用於薄晶圓處理之多重接合層

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 8