JPH0645436A - 半導体基板の貼付方法 - Google Patents
半導体基板の貼付方法Info
- Publication number
- JPH0645436A JPH0645436A JP19442492A JP19442492A JPH0645436A JP H0645436 A JPH0645436 A JP H0645436A JP 19442492 A JP19442492 A JP 19442492A JP 19442492 A JP19442492 A JP 19442492A JP H0645436 A JPH0645436 A JP H0645436A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- adhesive
- semiconductor element
- negative resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】半導体基板の表面を平板に貼り付けるための接
着剤の硬化状残りによる歩留低下を防止し、かつ分割し
て得られた半導体装置の剥離を容易にする。 【構成】硬化性の接着剤、例えばネガレジスト７を半導
体素子領域２上には付着させず、分割領域３上のみ、も
しくは分割領域３上および半導体基板１の外周部８上の
みに付着させる。 【効果】接着剤の熱硬化により半導体素子領域上に溶剤
で溶解し難い硬化物を残さない。したがって、半導体装
置表面の外観歩留を向上させることができる。また、半
導体装置（半導体ペレット）をガラス板や石英板等の平
板から剥離する際に溶剤はこの半導体装置の面積の大き
さにかかわらず短かい時間で容易に進入することができ
るから、各種の半導体装置に対して、剥離のための条件
を特に変更しないで、容易に溶解、分離することが可能
である。
着剤の硬化状残りによる歩留低下を防止し、かつ分割し
て得られた半導体装置の剥離を容易にする。 【構成】硬化性の接着剤、例えばネガレジスト７を半導
体素子領域２上には付着させず、分割領域３上のみ、も
しくは分割領域３上および半導体基板１の外周部８上の
みに付着させる。 【効果】接着剤の熱硬化により半導体素子領域上に溶剤
で溶解し難い硬化物を残さない。したがって、半導体装
置表面の外観歩留を向上させることができる。また、半
導体装置（半導体ペレット）をガラス板や石英板等の平
板から剥離する際に溶剤はこの半導体装置の面積の大き
さにかかわらず短かい時間で容易に進入することができ
るから、各種の半導体装置に対して、剥離のための条件
を特に変更しないで、容易に溶解、分離することが可能
である。
Description
【０００１】
【産業上の利用分野】本発明は半導体基板の貼付方法に
係わり、特に基板厚の薄い半導体装置を作製するための
製造方法に関する。
係わり、特に基板厚の薄い半導体装置を作製するための
製造方法に関する。
【０００２】
【従来の技術】半導体装置は図４の平面図（Ａ）に示す
様に、半導体基板（半導体ウェーハ）１の表面（一主表
面）に複数個の半導体素子領域２とこの半導体素子領域
２を分割分離する分割領域３を形成した後、この分割領
域３を切断あるいは溶解して半導体素子領域２を含む半
導体装置を製造する。
様に、半導体基板（半導体ウェーハ）１の表面（一主表
面）に複数個の半導体素子領域２とこの半導体素子領域
２を分割分離する分割領域３を形成した後、この分割領
域３を切断あるいは溶解して半導体素子領域２を含む半
導体装置を製造する。
【０００３】しかしながら、半導体装置の高性能化が進
むに従って、半導体装置の基板厚を薄くして半導体素子
の発熱による温度上昇を防ぐ必要が高まってきた。ま
た、半導体素子の接地インダクタンスを小さくするため
に、半導体装置の基板厚を薄くしてこの基板に表面から
裏面に貫通する孔をあけること等の必要が生じてきた。
例えば、高出力を要求されるＧａＡｓ高出力ＦＥＴで
は、基板厚を３０−５０μｍまで薄くしている。
むに従って、半導体装置の基板厚を薄くして半導体素子
の発熱による温度上昇を防ぐ必要が高まってきた。ま
た、半導体素子の接地インダクタンスを小さくするため
に、半導体装置の基板厚を薄くしてこの基板に表面から
裏面に貫通する孔をあけること等の必要が生じてきた。
例えば、高出力を要求されるＧａＡｓ高出力ＦＥＴで
は、基板厚を３０−５０μｍまで薄くしている。
【０００４】従来、上述した薄い基板を作製するには、
図４（Ａ）の半導体基板１の半導体素子領域２が形成さ
れた面（以下、表面、と称す）１２に、例えばワックス
あるいは有機質の熱硬化性の接着剤５等を全面に塗布し
て、例えば図４（Ｂ）に示す様に、ガラス基板４のよう
な平板の平坦表面に貼り付けた後、半導体基板１の半導
体素子２が形成されていない面（以下、裏面、と称す）
１３に研磨あるいは化学エッチング等を行ない所望の基
板厚さまで薄くしていた。このとき、ガラス基板４に貼
り付けられた半導体基板１の表面は、研磨あるいは化学
エッチング等による損傷から保護されている。
図４（Ａ）の半導体基板１の半導体素子領域２が形成さ
れた面（以下、表面、と称す）１２に、例えばワックス
あるいは有機質の熱硬化性の接着剤５等を全面に塗布し
て、例えば図４（Ｂ）に示す様に、ガラス基板４のよう
な平板の平坦表面に貼り付けた後、半導体基板１の半導
体素子２が形成されていない面（以下、裏面、と称す）
１３に研磨あるいは化学エッチング等を行ない所望の基
板厚さまで薄くしていた。このとき、ガラス基板４に貼
り付けられた半導体基板１の表面は、研磨あるいは化学
エッチング等による損傷から保護されている。
【０００５】この裏面研磨あるいは化学エッチングで所
望の基板厚さとした後、薄くなった半導体基板の半導体
素子領域２の裏面１３に放熱金属層を形成してＰＨＳ
（プレーテッド・ヒートシンク）構造としたり、あるい
は通常の裏面電極を形成する等の必要な裏面処理を行な
い、しかる後に、図４（Ｃ）に示す様に、分割領域３を
裏面１３より除去して半導体素子領域２をたがいに分割
分離して半導体装置（半導体ペレット）６を得て、有機
溶剤等により接着剤５を溶解して、半導体装置６をガラ
ス基板４から剥離する。
望の基板厚さとした後、薄くなった半導体基板の半導体
素子領域２の裏面１３に放熱金属層を形成してＰＨＳ
（プレーテッド・ヒートシンク）構造としたり、あるい
は通常の裏面電極を形成する等の必要な裏面処理を行な
い、しかる後に、図４（Ｃ）に示す様に、分割領域３を
裏面１３より除去して半導体素子領域２をたがいに分割
分離して半導体装置（半導体ペレット）６を得て、有機
溶剤等により接着剤５を溶解して、半導体装置６をガラ
ス基板４から剥離する。
【０００６】
【発明が解決しようとする課題】この従来の貼り付け方
法では、半導体基板１の表面全体をワックス等の熱硬化
性の接着剤５で被覆してしまうので、半導体素子領域２
の表面にもこの接着剤５が付着してしまう。この接着剤
５はガラス板４から半導体装置２を剥離する際に溶解す
るようなものが使用されているが、貼り付け時の熱処理
等により半導体素子領域２の表面に硬化したものは剥離
後も固形物として残る場合が多く、半導体装置６の表面
の外観歩留を低下させることが多発している。
法では、半導体基板１の表面全体をワックス等の熱硬化
性の接着剤５で被覆してしまうので、半導体素子領域２
の表面にもこの接着剤５が付着してしまう。この接着剤
５はガラス板４から半導体装置２を剥離する際に溶解す
るようなものが使用されているが、貼り付け時の熱処理
等により半導体素子領域２の表面に硬化したものは剥離
後も固形物として残る場合が多く、半導体装置６の表面
の外観歩留を低下させることが多発している。
【０００７】また、半導体素子領域２（半導体装置、半
導体ペレット６）の面積が大きくなるに従って、このワ
ックス等の接着剤５を溶してガラス板４から剥すとき
に、溶剤がガラス板４と半導体装置６のすき間に入りに
くくなり、容易に半導体装置６をガラス板４より剥すこ
とが困難になり、特に半導体装置６が３−５ｍｍ平方
（一辺が３−５ｍｍの四角形状）より大きくなると、通
常の方法では剥すことは不可能になってきた。
導体ペレット６）の面積が大きくなるに従って、このワ
ックス等の接着剤５を溶してガラス板４から剥すとき
に、溶剤がガラス板４と半導体装置６のすき間に入りに
くくなり、容易に半導体装置６をガラス板４より剥すこ
とが困難になり、特に半導体装置６が３−５ｍｍ平方
（一辺が３−５ｍｍの四角形状）より大きくなると、通
常の方法では剥すことは不可能になってきた。
【０００８】
【課題を解決するための手段】本発明の特徴は、半導体
基板の一主表面に複数個の半導体素子領域と該半導体素
子領域を取り囲みかつ該半導体素子領域を分割する分割
領域とを形成し、接着剤により前記一主表面側を、例え
ばガラス板、石英板等の平板に貼り付ける半導体基板の
貼付方法において、前記接着剤は少なくとも前記半導体
素子領域を除く前記分割領域に選択的に付着させて前記
平板に貼り付ける半導体基板の貼付方法にある。前記接
着剤はネガレジストであることが好ましい。また接着剤
としてのネガレジストを前記分割領域および前記半導体
基板の一主表面の外周部の両方に選択的に付着すること
ができる。また前記平板の表面にも接着剤としてのネガ
レジストを全面に付着することができる。この場合は、
前記半導体基板の前記半導体素子領域にはポジレジスト
を付着することが好ましい。
基板の一主表面に複数個の半導体素子領域と該半導体素
子領域を取り囲みかつ該半導体素子領域を分割する分割
領域とを形成し、接着剤により前記一主表面側を、例え
ばガラス板、石英板等の平板に貼り付ける半導体基板の
貼付方法において、前記接着剤は少なくとも前記半導体
素子領域を除く前記分割領域に選択的に付着させて前記
平板に貼り付ける半導体基板の貼付方法にある。前記接
着剤はネガレジストであることが好ましい。また接着剤
としてのネガレジストを前記分割領域および前記半導体
基板の一主表面の外周部の両方に選択的に付着すること
ができる。また前記平板の表面にも接着剤としてのネガ
レジストを全面に付着することができる。この場合は、
前記半導体基板の前記半導体素子領域にはポジレジスト
を付着することが好ましい。
【０００９】
【実施例】次に、図面を参照して本発明を説明する。
【００１０】図１は本発明の第１の実施例を示す図であ
り、熱硬化性のネガレジストを接着剤として用いたもの
である。図１（Ａ）の平面図に示すように、半導体基板
（半導体ウェーハ）１の表面１２にフォトリソグラフィ
ーに使用するネガレジスト７を約２μｍの厚さに塗布し
た後、分割領域（スクライブ線領域）３上のみにネガレ
ジスト７が残るように分割領域３を露光し、現像してネ
ガレジストパターン７を形成する。具体的には、半導体
素子領域２上にネガレジスト７が残らないように、分割
領域３内で半導体素子領域２の縁より２μｍ外側の領域
を露光領域とする。これにより多少のマスクズレがあっ
ても半導体素子領域２上にネガレジスト７を付着させな
いようにすることができる。一方、透明ガラス板４にも
接着剤としてネガレジスト１７を約２μｍの厚さに塗布
し後からの接着処理の際にその特性が変化しないように
全面を露光しておく。
り、熱硬化性のネガレジストを接着剤として用いたもの
である。図１（Ａ）の平面図に示すように、半導体基板
（半導体ウェーハ）１の表面１２にフォトリソグラフィ
ーに使用するネガレジスト７を約２μｍの厚さに塗布し
た後、分割領域（スクライブ線領域）３上のみにネガレ
ジスト７が残るように分割領域３を露光し、現像してネ
ガレジストパターン７を形成する。具体的には、半導体
素子領域２上にネガレジスト７が残らないように、分割
領域３内で半導体素子領域２の縁より２μｍ外側の領域
を露光領域とする。これにより多少のマスクズレがあっ
ても半導体素子領域２上にネガレジスト７を付着させな
いようにすることができる。一方、透明ガラス板４にも
接着剤としてネガレジスト１７を約２μｍの厚さに塗布
し後からの接着処理の際にその特性が変化しないように
全面を露光しておく。
【００１１】次に、図１（Ｂ）の断面図に示すように、
半導体基板１のレジスト塗布面１２とガラス板４レジス
ト塗布面が向い合うようにして重ね合せ密着させた後、
ネガレジストの軟化点付近の温度１３０℃で３０分間の
ベークを行ないガラス板４に半導体基板１を貼り付け
る。ここで、半導体素子領域２上には僅かの空洞１１が
形成されてガラス板４上のネガレジスト１７との直接接
触を回避するようになる。この状態で半導体基板１の裏
面１３を研磨および化学エッチングし、半導体基板厚さ
を４０μｍまで薄くした後、裏面処理として裏面１３に
裏面電極のＴｉ／Ａｕ層９を形成する。
半導体基板１のレジスト塗布面１２とガラス板４レジス
ト塗布面が向い合うようにして重ね合せ密着させた後、
ネガレジストの軟化点付近の温度１３０℃で３０分間の
ベークを行ないガラス板４に半導体基板１を貼り付け
る。ここで、半導体素子領域２上には僅かの空洞１１が
形成されてガラス板４上のネガレジスト１７との直接接
触を回避するようになる。この状態で半導体基板１の裏
面１３を研磨および化学エッチングし、半導体基板厚さ
を４０μｍまで薄くした後、裏面処理として裏面１３に
裏面電極のＴｉ／Ａｕ層９を形成する。
【００１２】次に、図１（Ｃ）の断面図に示すように、
分離領域３を裏面１３側から、そこに位置しているＴｉ
／Ａｕ層９および半導体基板１の部分をエッチング除去
し、ガラス板４上に密着したまま半導体素子領域２をた
がいに分割分離して半導体装置（半導体ペレット）６を
得る。その後、有機溶剤により接着剤として使用したネ
ガレジストを溶解して、半導体装置６をガラス基板４か
ら剥がす。
分離領域３を裏面１３側から、そこに位置しているＴｉ
／Ａｕ層９および半導体基板１の部分をエッチング除去
し、ガラス板４上に密着したまま半導体素子領域２をた
がいに分割分離して半導体装置（半導体ペレット）６を
得る。その後、有機溶剤により接着剤として使用したネ
ガレジストを溶解して、半導体装置６をガラス基板４か
ら剥がす。
【００１３】この第１の実施例では、格子状にネガレジ
スト７が形成されているから、ガラス板４から剥すとき
に、溶剤がガラス板４と半導体装置６（半導体基板１の
半導体素子領域２から得られた半導体ペレット）のすき
間に入りやすくなり、容易に半導体装置６をガラス板４
より剥すことができる。また、半導体素子領域は熱硬化
性のネガレジストに直接接触していないから、ネガレジ
ストが変質して残り外観歩留を低下させることもない。
スト７が形成されているから、ガラス板４から剥すとき
に、溶剤がガラス板４と半導体装置６（半導体基板１の
半導体素子領域２から得られた半導体ペレット）のすき
間に入りやすくなり、容易に半導体装置６をガラス板４
より剥すことができる。また、半導体素子領域は熱硬化
性のネガレジストに直接接触していないから、ネガレジ
ストが変質して残り外観歩留を低下させることもない。
【００１４】図２は本発明の第２の実施例を示す図であ
り、先の第１の実施例と同様に熱硬化性のネガレジスト
を接着剤として用いたものである。図２（Ａ）の平面図
において、半導体基板１の表面１２にネガレジスト７を
塗布する前に、耐熱性のポジレジスト１０を塗布し、こ
のポジレジスト１０を露光、現像して半導体素子領域２
上にポジレジスト１０を残し分離領域３上から除去す
る。その後、ネガレジスト７を塗布し図１に示す第１の
実施例と同様にして分離領域３上のみにネガレジスト７
を形成する。
り、先の第１の実施例と同様に熱硬化性のネガレジスト
を接着剤として用いたものである。図２（Ａ）の平面図
において、半導体基板１の表面１２にネガレジスト７を
塗布する前に、耐熱性のポジレジスト１０を塗布し、こ
のポジレジスト１０を露光、現像して半導体素子領域２
上にポジレジスト１０を残し分離領域３上から除去す
る。その後、ネガレジスト７を塗布し図１に示す第１の
実施例と同様にして分離領域３上のみにネガレジスト７
を形成する。
【００１５】次に、図２（Ｂ）の断面図に示すように、
ネガレジスト１７を塗布したガラス板４と半導体基板１
とを密着させた後、１３０℃で３０分間のベークを行な
いガラス板４に半導体基板１を貼り付ける。後の工程は
図１に示す第１の実施例と同様である。
ネガレジスト１７を塗布したガラス板４と半導体基板１
とを密着させた後、１３０℃で３０分間のベークを行な
いガラス板４に半導体基板１を貼り付ける。後の工程は
図１に示す第１の実施例と同様である。
【００１６】この第２の実施例では、半導体素子領域２
上にポジレジスト１０が形成されているから、同領域２
とガラス板上のネガレジスト１７とが接触してそのネガ
レジストの変質による不都合を生ずるようなことはな
い。すなわちこのポジレジストはガラス板上のネガレジ
ストに対する遮蔽膜としての作用を行なう。一方、耐熱
性のレジストであるポジレジストは接着剤としての機能
は劣るが、ネガレジストと比較してポジレジストは剥離
溶剤によく溶けるから、ポジレジストを半導体素子領域
上に形成したことにより剥離作用に支障を生じることは
なく、かつ同領域上に硬化変質レジストが残存すること
もない。
上にポジレジスト１０が形成されているから、同領域２
とガラス板上のネガレジスト１７とが接触してそのネガ
レジストの変質による不都合を生ずるようなことはな
い。すなわちこのポジレジストはガラス板上のネガレジ
ストに対する遮蔽膜としての作用を行なう。一方、耐熱
性のレジストであるポジレジストは接着剤としての機能
は劣るが、ネガレジストと比較してポジレジストは剥離
溶剤によく溶けるから、ポジレジストを半導体素子領域
上に形成したことにより剥離作用に支障を生じることは
なく、かつ同領域上に硬化変質レジストが残存すること
もない。
【００１７】図３は本発明の第３の実施例を示す図であ
り、先の第１および第２の実施例と同様に熱硬化性のネ
ガレジストを接着剤として用いたものである。まず平面
図の図３（Ａ）に示すように、半導体基板（半導体ウェ
ーハ）１の表面１２側に半導体素子領域２を形成した
後、約０．１ｍｍ幅の分割領域（スクライブ領域）３お
よび基板の外周部８の約５ｍｍの幅部分に接着剤として
の膜厚１μｍのネガレジストパターン７をリソグラフィ
により形成する。その後、半導体素子領域２上に膜厚
０．５μｍのポジレジスト１０を形成する。
り、先の第１および第２の実施例と同様に熱硬化性のネ
ガレジストを接着剤として用いたものである。まず平面
図の図３（Ａ）に示すように、半導体基板（半導体ウェ
ーハ）１の表面１２側に半導体素子領域２を形成した
後、約０．１ｍｍ幅の分割領域（スクライブ領域）３お
よび基板の外周部８の約５ｍｍの幅部分に接着剤として
の膜厚１μｍのネガレジストパターン７をリソグラフィ
により形成する。その後、半導体素子領域２上に膜厚
０．５μｍのポジレジスト１０を形成する。
【００１８】次に、断面図の図３（Ｂ）に示すように、
半導体基板１より大きな石英板１４の一表面にネガレジ
ストを塗布、全面露光して接着剤としての膜厚１μｍの
ネガレジスト１７を形成し、両ネガレジスト７，１７ど
うしを当接し１００℃−１４０℃間の所定の温度で加熱
して半導体基板と石英板とを貼り付け圧着する。その状
態で半導体基板１の裏面１３を研磨、化学エッチング
し、ＰＨＳ構造形成等の裏面処理を行ない、分割領域３
の裏面１３側から分割して、各半導体素子領域２から半
導体装置（半導体ペレット）を得て、剥離剤により各半
導体装置を石英板から剥離する。
半導体基板１より大きな石英板１４の一表面にネガレジ
ストを塗布、全面露光して接着剤としての膜厚１μｍの
ネガレジスト１７を形成し、両ネガレジスト７，１７ど
うしを当接し１００℃−１４０℃間の所定の温度で加熱
して半導体基板と石英板とを貼り付け圧着する。その状
態で半導体基板１の裏面１３を研磨、化学エッチング
し、ＰＨＳ構造形成等の裏面処理を行ない、分割領域３
の裏面１３側から分割して、各半導体素子領域２から半
導体装置（半導体ペレット）を得て、剥離剤により各半
導体装置を石英板から剥離する。
【００１９】この第３の実施例も第２の実施例と同様に
ポジレジストを配置しネガレジストが半導体素子領域に
接することを防止しているので、半導体ペレットサイズ
に関係なく容易に剥離でき、しかもペレット表面にネガ
レジスト付着による外観異常を生じることがない。剥離
に関しては、例えば長辺３ｍｍ以上のペレットにおい
て、もし半導体素子領域を含む全面にネガレジストを付
着しておくと剥離液に９０分以上の浸漬を必要とする
が、本発明の方法ではペレットサイズに関係なく１０分
以内の浸漬で完全に半導体装置（ペレット）を剥離する
ことができる。
ポジレジストを配置しネガレジストが半導体素子領域に
接することを防止しているので、半導体ペレットサイズ
に関係なく容易に剥離でき、しかもペレット表面にネガ
レジスト付着による外観異常を生じることがない。剥離
に関しては、例えば長辺３ｍｍ以上のペレットにおい
て、もし半導体素子領域を含む全面にネガレジストを付
着しておくと剥離液に９０分以上の浸漬を必要とする
が、本発明の方法ではペレットサイズに関係なく１０分
以内の浸漬で完全に半導体装置（ペレット）を剥離する
ことができる。
【００２０】しかもこの第３の実施例では、半導体基板
（ウェーハ）の外周部にも接着剤としてネガレジスト７
を形成しているから接着強度がそれだけ強くなり裏面研
磨や裏面処理中に半導体基板が剥れ落ちることもなく、
また半導体装置の剥離時に外周のパターン形成異常の不
良ペレットを剥離しないようにすることができるから、
良品ペレットの選別作業の能率が向上するという効果も
有する。
（ウェーハ）の外周部にも接着剤としてネガレジスト７
を形成しているから接着強度がそれだけ強くなり裏面研
磨や裏面処理中に半導体基板が剥れ落ちることもなく、
また半導体装置の剥離時に外周のパターン形成異常の不
良ペレットを剥離しないようにすることができるから、
良品ペレットの選別作業の能率が向上するという効果も
有する。
【００２１】
【発明の効果】以上説明したように本発明は、熱硬化性
の接着剤を半導体素子領域上を除いて格子形状の分割領
域上に形成したものであるから、この接着剤の熱硬化に
より半導体素子領域上に溶剤で溶解し難い硬化固形物を
残さない。したがって、半導体装置表面の外観歩留を向
上させることができる。
の接着剤を半導体素子領域上を除いて格子形状の分割領
域上に形成したものであるから、この接着剤の熱硬化に
より半導体素子領域上に溶剤で溶解し難い硬化固形物を
残さない。したがって、半導体装置表面の外観歩留を向
上させることができる。
【００２２】また、硬化性の接着剤は半導体素子領域上
には付着せず、分割領域上のみ、もしくは分割領域上お
よび半導体基板の外周部上のみに付着しているため、半
導体装置をガラス板や石英板等の平板から剥離する際に
溶剤の進入時間、進入の容易性はこの半導体装置（半導
体ペレット）の面積に実質的に依存しないで、面積の大
きさにかかわらず短かい時間で容易に進入することがで
きるから、各種の半導体装置に対して、剥離のための条
件を特に変更しないで、容易に溶解、分離することが可
能である。
には付着せず、分割領域上のみ、もしくは分割領域上お
よび半導体基板の外周部上のみに付着しているため、半
導体装置をガラス板や石英板等の平板から剥離する際に
溶剤の進入時間、進入の容易性はこの半導体装置（半導
体ペレット）の面積に実質的に依存しないで、面積の大
きさにかかわらず短かい時間で容易に進入することがで
きるから、各種の半導体装置に対して、剥離のための条
件を特に変更しないで、容易に溶解、分離することが可
能である。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
【図４】従来技術を示す図である。
１ 半導体基板（半導体ウェーハ） ２ 半導体素子領域 ３ 分割領域（スクライブ領域） ４ ガラス板 ５ 接着剤 ６ 半導体装置（半導体ペレット） ７，１７ ネガレジスト ８ 半導体基板の外周部 ９ Ｔｉ／Ａｕ層 １０ ポジレジスト １１ 空洞 １２ 半導体基板の表面 １３ 半導体基板の裏面 １４ 石英板
Claims (5)
- 【請求項１】 半導体基板の一主表面に複数個の半導体
素子領域と該半導体素子領域を取り囲みかつ該半導体素
子領域を分割する分割領域とを形成し、接着剤により前
記一主表面側を平板の表面に貼り付ける半導体基板の貼
付方法において、前記接着剤は少なくとも前記半導体素
子領域を除く前記分割領域に選択的に付着させて前記平
板に貼り付けることを特徴とする半導体基板の貼付方
法。 - 【請求項２】 前記分割領域に選択的に付着する前記接
着剤はネガレジストであることを特徴とする請求項１に
記載の半導体基板の貼付方法。 - 【請求項３】 前記分割領域および前記半導体基板の一
主表面の外周部に前記接着剤としてネガレジストを選択
的に付着することを特徴とする請求項１に記載の半導体
基板の貼付方法。 - 【請求項４】 前記半導体素子領域にポジレジストを付
着することを特徴とする請求項２もしくは請求項３に記
載の半導体基板の貼付方法。 - 【請求項５】 前記平板の表面にも接着剤としてのネガ
レジストを形成することを特徴とする請求項２，請求項
３もしくは請求項４に記載の半導体基板の貼付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19442492A JPH0645436A (ja) | 1992-07-22 | 1992-07-22 | 半導体基板の貼付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19442492A JPH0645436A (ja) | 1992-07-22 | 1992-07-22 | 半導体基板の貼付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645436A true JPH0645436A (ja) | 1994-02-18 |
Family
ID=16324381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19442492A Withdrawn JPH0645436A (ja) | 1992-07-22 | 1992-07-22 | 半導体基板の貼付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645436A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171163B1 (en) | 1997-10-02 | 2001-01-09 | Nec Corporation | Process for production of field-emission cold cathode |
| JP2011510518A (ja) * | 2008-01-24 | 2011-03-31 | ブルーワー サイエンス アイ エヌ シー． | デバイスウェーハーをキャリヤー基板に逆に装着する方法 |
| JP2011249830A (ja) * | 2004-11-20 | 2011-12-08 | International Business Maschines Corporation | マルチチップ・ウェハレベル・パッケージを形成する方法 |
| WO2011162778A1 (en) * | 2010-06-21 | 2011-12-29 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
| JP2013084794A (ja) * | 2011-10-11 | 2013-05-09 | Tdk Corp | チップ部品支持装置及びその製造方法 |
| US9263314B2 (en) | 2010-08-06 | 2016-02-16 | Brewer Science Inc. | Multiple bonding layers for thin-wafer handling |
-
1992
- 1992-07-22 JP JP19442492A patent/JPH0645436A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171163B1 (en) | 1997-10-02 | 2001-01-09 | Nec Corporation | Process for production of field-emission cold cathode |
| JP2011249830A (ja) * | 2004-11-20 | 2011-12-08 | International Business Maschines Corporation | マルチチップ・ウェハレベル・パッケージを形成する方法 |
| JP2011510518A (ja) * | 2008-01-24 | 2011-03-31 | ブルーワー サイエンス アイ エヌ シー． | デバイスウェーハーをキャリヤー基板に逆に装着する方法 |
| US9099512B2 (en) | 2008-01-24 | 2015-08-04 | Brewer Science Inc. | Article including a device wafer reversibly mountable to a carrier substrate |
| US9111981B2 (en) | 2008-01-24 | 2015-08-18 | Brewer Science Inc. | Method for reversibly mounting a device wafer to a carrier substrate |
| WO2011162778A1 (en) * | 2010-06-21 | 2011-12-29 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
| US8852391B2 (en) | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
| US9263314B2 (en) | 2010-08-06 | 2016-02-16 | Brewer Science Inc. | Multiple bonding layers for thin-wafer handling |
| JP2013084794A (ja) * | 2011-10-11 | 2013-05-09 | Tdk Corp | チップ部品支持装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI258184B (en) | Device transfer method, and device array method and image display unit production method using the same | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| US6214639B1 (en) | Method of producing a semiconductor device | |
| JPH0737840A (ja) | 半導体装置及びその製造方法 | |
| JPH0774131A (ja) | ダイシング装置及び半導体チップの加工方法 | |
| JP2004281526A (ja) | 半導体装置の製造方法 | |
| JPH05335292A (ja) | 半導体装置の製造方法 | |
| CN106505028A (zh) | 掩模图案的形成方法、基板的加工方法及元件芯片的制法 | |
| JPS6251228A (ja) | ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法 | |
| US6878642B1 (en) | Method to improve passivation openings by reflow of photoresist to eliminate tape residue | |
| JPH08264490A (ja) | 半導体装置の製造方法 | |
| JPH06112236A (ja) | 半導体装置およびその製造方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JP3028799B2 (ja) | 半導体装置の製造方法 | |
| JP3178132B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| JP4291589B2 (ja) | 半導体装置の製造方法 | |
| JP2000182997A (ja) | 半導体装置の製造方法 | |
| JP2008130705A (ja) | 半導体装置の製造方法 | |
| JP2001267342A (ja) | 半導体装置の製造方法 | |
| JP2782662B2 (ja) | ダイシング方法 | |
| JP2564045B2 (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |