KR100696287B1 - 반도체 웨이퍼의 보호방법 - Google Patents

반도체 웨이퍼의 보호방법 Download PDF

Info

Publication number
KR100696287B1
KR100696287B1 KR1020050004548A KR20050004548A KR100696287B1 KR 100696287 B1 KR100696287 B1 KR 100696287B1 KR 1020050004548 A KR1020050004548 A KR 1020050004548A KR 20050004548 A KR20050004548 A KR 20050004548A KR 100696287 B1 KR100696287 B1 KR 100696287B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
film
adhesive film
adhesive
wafer
Prior art date
Application number
KR1020050004548A
Other languages
English (en)
Other versions
KR20050077476A (ko
Inventor
코시미즈타카노부
카타오카마코토
미야카와마사후미
후쿠모토히데키
사이모토요시히사
Original Assignee
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 가부시키가이샤 filed Critical 미쓰이 가가쿠 가부시키가이샤
Publication of KR20050077476A publication Critical patent/KR20050077476A/ko
Application granted granted Critical
Publication of KR100696287B1 publication Critical patent/KR100696287B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 웨이퍼가 두께 150 ㎛ 이하 정도로 박층화된 경우라도, 반도체 웨이퍼의 휨을 교정하여 웨이퍼 반송시의 파손을 방지할 수 있는 반도체 웨이퍼의 보호방법을 제공하는 것이다.
본 발명은 반도체 웨이퍼의 회로형성면에 기재필름의 한쪽 표면에 점착제층이 형성되어 있는 반도체 웨이퍼 보호용 점착필름을 접착하는 제1공정, 상기 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 가열하는 제2공정, 상기 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 연삭기 또는 연마기에 고정하여 반도체 웨이퍼 회로비형성면을 가공하는 제3공정 및 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼로부터 박리하는 제4공정을 포함하는 반도체 웨이퍼의 가공공정에 있어서의 반도체 웨이퍼 보호방법을 제공한다.
반도체 웨이퍼, 제조공정, 보호방법

Description

반도체 웨이퍼의 보호방법{METHOD OF PROTECTING SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼 보호용 점착필름을 사용하는 반도체 웨이퍼의 보호방법 및 그것에 사용되는 반도체 웨이퍼 보호용 점착필름에 관한 것이다. 상세하게는, 실리콘, 갈륨-비소 등의 반도체 웨이퍼의 집적회로가 형성된 측의 면(회로형성면 또는 표면)에 점착필름을 접착하여 이 웨이퍼의 다른 면(회로비형성면 또는 이면)을 가공하고, 이어서 이 웨이퍼로부터 점착필름을 박리하는 반도체 웨이퍼 보호방법 및 그것에 사용되는 점착필름에 관한 것이다. 더욱 상세하게는, 박층화한 반도체칩의 제조공정, 특히 이면가공공정, 점착필름 박리공정 등에서의, 반송도중 반도체 웨이퍼의 파손방지를 도모하여, 생산성을 향상하는 반도체 웨이퍼의 보호방법 및 그것에 사용되는 점착필름에 관한 것이다.
최근, IC 카드, 휴대통신기기 등의 보급, 또는 전자기기의 소형화, 박층화의 요구가 높아져 감에 따라, 반도체칩의 더 한층의 박층화가 요망되고 있다. 종래, 반도체칩의 두께는 300 ㎛ 정도 였지만, 용도에 따라서는 150 ㎛ 이하의 박층화가 요구되고 있다.
반도체칩의 제조방법은 집적회로가 형성된 반도체 웨이퍼의 표면에 반도체 웨이퍼 보호용 점착필름을 접착하는 공정, 반도체 웨이퍼의 이면을 가공하여 박층화하는 공정, 반도체 웨이퍼 보호용 점착필름을 박리하는 공정 및 반도체 웨이퍼를 다이싱 가공하는 공정을 거치는 것이 일반적이다. 특히, 두께를 150 ㎛ 이하로 박층화하는 경우는, 우선 종래 행하여지고 있는 연삭가공에 의해 200 ㎛ ∼ 150 ㎛ 정도까지 박층화하고, 곧 이어서 연마가공, 화학에칭 가공 등에 의해 더욱 박층화하는 경우도 있다.
그러나, 박층화한 반도체 웨이퍼는 강성이 저하되어, 반도체 웨이퍼의 휨 변형이 현저하게 커지는 경향이 있어 제조상 문제가 되고 있다. 통상, 반도체칩을 박층화하는 공정에서는, 반도체 웨이퍼는 로보트에 의해서 전용 케이스로부터 1매씩 꺼내어져 가공기계내의 척테이블이라 불리우는 지그에 고정되어, 이면가공이 실시된다. 이면가공후의 웨이퍼는 다시 로보트에 의해서 전용 케이스로 수납, 또는 다음 공정으로 반송된다. 이 때, 웨이퍼의 휨이 크면, 웨이퍼가 파손되고, 또한 로보트에 의한 반송을 할 수 없는 점 등에 의해 공정이 정지되는 경우가 있다. 또한, 반도체 웨이퍼 보호용 점착필름의 박리공정에서는, 박리기계내의 척테이블에 웨이퍼를 고정시킬 때, 무리한 평탄화에 의해 웨이퍼의 파손이 발생하는 등의 중대한 문제가 생기는 경우가 있다.
이와 같은 휨은 웨이퍼의 표면에 접착되어 있는 반도체 웨이퍼 보호용 점착필름의 잔류응력과 웨이퍼 표면에 부착 설치되어 있는 집적회로 보호막의 잔류응력 에 의해 발생된다고 생각된다. 반도체 웨이퍼 보호용 점착필름의 잔류응력은 반도체 웨이퍼의 표면에 점착필름을 접착할 때에, 이 점착필름에 걸리는 장력에 의해 발생한다. 일반적으로, 쉽게 늘어나는 연질의 기재필름을 사용한 반도체 웨이퍼 보호용 점착필름은 잔류응력이 커서 반도체 웨이퍼의 휨이 발생하기 쉽다.
한편, 회로 보호막의 잔류응력은 폴리이미드계 보호막에서 현저하다. 특히, 폴리이미드계 보호막이 두꺼운 경우에는 반도체 웨이퍼를 박층화한 때, 이 폴리이미드계 보호막의 잔류응력에 의해 웨이퍼의 휨이 크게 된다. 그 결과, 웨이퍼가 파손되고, 또한 로보트에 의한 반송을 할 수 없는 경우 등이 일어나서 공정이 정지하는 등의 중대한 지장이 발생한다.
본 발명의 목적은 상기 문제를 감안하여, 반도체 웨이퍼가 두께 150 ㎛ 이하 정도로 박층화된 경우라도, 반도체 웨이퍼의 휨을 교정하여 웨이퍼 반송시의 파손을 방지할 수 있는 반도체 웨이퍼의 보호방법 및 그것에 사용되는 점착필름을 제공하는 것에 있다.
본 발명자들은 예의 검토한 결과, 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 가열함으로써, 상기 과제를 해결할 수 있음을 알아내어 본 발명에 이르렀다.
즉, 본 발명은, 제 1 로는
반도체 웨이퍼의 가공공정에 있어서의 반도체 웨이퍼의 보호방법으로서, 기 재 필름의 한쪽 면에 점착제층을 형성한 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼의 회로형성면에 접착하는 제1공정, 이 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 가열하는 제2공정, 이 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 연삭기 또는 연마기에 고정하여 반도체 웨이퍼 회로비형성면을 가공하는 제3공정 및 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼로부터 박리하는 제4공정을 포함하는 반도체 웨이퍼의 가공공정에 있어서의 반도체 웨이퍼 보호방법이다.
상기 기재필름이 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층을 적어도 1층 포함하는 것은 반도체 웨이퍼 보호용 점착필름 접착시의 응력을 완화하는 점에서 바람직한 태양이다. 또한, 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층의 JIS K6730에 규정되는 190℃에서의 멜트플로우레이트(MFR)의 값이 15 g/10분 ∼ 200 g/10분인 것도 반도체 웨이퍼 보호용 점착필름 접착시의 응력을 완화하는 점에서 바람직한 태양이다.
또한, 상기 기재필름이 23℃ ∼ 200℃에서의 저장탄성률이 1 ×107 Pa ∼ 1 ×1010 Pa의 범위에 있는 지지수지층을 포함하는 것은, 두께를 150 ㎛ 이하까지 박층화한 웨이퍼를 평탄하게 지지할 수 있으므로 바람직한 태양이다.
본 발명의 반도체 웨이퍼 보호방법에 의해, 집적회로가 보호막에 의해서 보호된 웨이퍼를 두께 150 ㎛ 이하까지 연삭한 경우에도, 반도체 웨이퍼의 집적회로 형성면에 반도체 웨이퍼 보호용 점착필름을 접착할 때의 기재필름의 연신에 의한 응력을 완화할 수 있고, 또한 반도체 웨이퍼의 회로보호막의 잔류응력에 의한 웨이퍼의 휨을 교정, 방지할 수 있으므로 웨이퍼의 파손을 방지할 수 있다.
제 2의 발명은,
기재필름의 한쪽 면에 점착제층을 형성한 반도체 웨이퍼 보호용 점착필름으로서, 이 기재필름이 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층을 적어도 1층 포함하는 것을 특징으로 하는 반도체 웨이퍼 보호용 점착필름이다.
상기 기재필름의 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층의 JIS K6730에 규정되는 190℃에서의 멜트플로우레이트(MFR)의 값이 15 g/10분 ∼ 200 g/10분인 것은 반도체 웨이퍼 보호용 점착필름 접착시의 응력을 완화하는 점에서 바람직한 태양이다.
상기 기재필름이 23℃ ∼ 200℃에서의 저장탄성률이 1 ×107 ∼ 1 ×1010 Pa의 범위에 있는 지지수지층을 포함하는 것은 두께를 150 ㎛ 이하까지 박층화한 웨이퍼를 평탄하게 지지하는 효과를 가지므로 바람직한 태양이다.
이하, 본 발명에 관하여 상세하게 설명한다.
우선, 본 발명에 관한 반도체 웨이퍼의 보호방법에 사용하는 반도체 웨이퍼 보호용 점착필름에 대해서 설명한다. 본 발명에 관한 반도체 웨이퍼 보호용 점착필름은 기재필름의 한쪽 표면에 점착제층을 형성함으로써 제조된다. 통상, 점착제층을 보호하기 위해서, 점착제층의 표면에 박리필름이 접착된다. 박리필름을 박리 한 때에 노출되는 점착제층의 표면을 개재하여 반도체 웨이퍼 표면에 접착하는 것을 고려하여, 점착제층에 의한 반도체 웨이퍼 표면의 오염방지를 도모하기 위해서는 박리필름의 한쪽 면에 점착제 도포액을 도포, 건조하여 점착제층을 형성한 후, 얻어진 점착제층을 기재필름의 한쪽 면에 전사하는 방법이 바람직하다.
기재필름은 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하, 더욱 바람직하게는 0.1% 이하인 수지층을 적어도 1층 포함하는 것이 바람직하다.
본 특허의 요점은, 제1공정의 점착테이프 접착시에 점착테이프와 반도체 웨이퍼에서 발생하는 응력을, 가열공정에서 점착테이프와 반도체 웨이퍼를 가열하여, 응력의 완화를 도모하는데 있다. 수지층의 잔류응력률이 지나치게 큰 경우에는, 반도체 웨이퍼의 회로 보호막의 잔류응력에 의해서 발생하는 웨이퍼 휨을 충분하게 교정할 수 없는 경우가 있다.
120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층은 JIS K6730에 규정되는 190℃에서의 멜트플로우레이트 (MFR) 가 15 g/10 분 ∼ 200 g/10 분인 것이 바람직하고, 더욱 바람직하게는 30 g/10 분 ∼ 100 g/10 분이다. 높은 멜트플로우레이트의 수지를 용융 혼합 형성하여, 외견상의 멜트플로우레이트가 상기 범위를 만족하는 수지라도 좋다. 수지의 멜트플로우레이트가 지나치게 적은 경우에는, 반도체 웨이퍼의 회로 보호막의 잔류응력에 의해서 발생하는 웨이퍼 휨의 교정이 불충분하게 되는 경우가 있다. 한편, 멜트플로우레이트가 지나치게 큰 경우에는, 가열공정에서 반도체 웨이퍼가 가열된 경우, 수지층의 측면으로부터 용융된 수지가 유출되어, 반도체 웨이퍼와 가열지그가 고착될 우려가 있다.
120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층은 이면 가공시의 웨이퍼 파손을 방지하는 역할도 갖기 때문에 웨이퍼의 표면단차, 뱀프 전극의 유무 등에 의해, 적절한 두께를 선택하는 것이 바람직하다. 이 수지층의 두께는 20 ㎛ ∼ 300 ㎛ 정도가 바람직하다. 더욱 바람직하게는 50 ㎛ ∼ 300 ㎛ 이다. 두께가 지나치게 얇아지면, 웨이퍼 표면 위의 돌기상 물체에 대해서 점착필름이 충분하게 추종할 수 없어 돌기상 물체에 대한 밀착성이 불충분하게 되어, 웨이퍼의 이면을 연삭할 때에 돌기상 물체에 대응하는 웨이퍼의 이면에 딤플이 발생하는 경우가 있다. 두께가 지나치게 두꺼우면, 점착필름의 제조가 곤란하게 되어, 생산성에 영향을 주어 제조 비용의 증가로 이어지는 경우가 있다.
120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지로서는 에틸렌-초산비닐 공중합체, 에틸렌-알킬아크릴레이트 공중합체(알킬기의 탄소수는 1 ∼ 4임), 에틸렌-α-올레핀 공중합체, 프로필렌-α-올레핀 공중합체를 들 수 있다.
에틸렌-초산비닐 공중합체로서는 미쓰이듀퐁(주) 제품인 에바플렉스 (EVAFLEX, 등록상표) E420, 동 EV150, 동 V5773W, 에틸렌-알킬아크릴레이트 공중합체로서는 미쓰이듀퐁(주) 제품인 에바플렉스-이이에이(EVAFLEX-EEA, 등록상표), 에틸렌-α-올레핀 공중합체로서는 미쓰이카가꾸(주) 제품인 타프머(TAFMER, 등록상표)등을 시판품으로서 예시할 수 있다.
이들 수지층은 T 다이 압출성형, 인플레이션 압출성형 등을 사용하여 제막할 수 있다. 멜트플로우레이트가 높은 경우 수지와 압출장치의 특성으로부터, 압출성형할 때의 온도를 최적화 한다. 즉, 수지의 멜트플로우레이트의 온도 의존성을 파 악하여, 장치에 알맞은 압출온도를 선택하면 좋다.
기재필름으로는 23℃ ∼ 200℃ 에서의 저장탄성률이 1 ×107 Pa ∼ 1 ×1010 Pa, 더욱 바람직하게는 1 ×108 Pa ∼ 1 ×1010 Pa의 지지수지층을 갖는 것이 바람직하다.
이 지지수지층의 두께는 10 ㎛ ∼ 200 ㎛가 바람직하고, 10 ㎛ ∼ 100 ㎛가 더욱 바람직하다. 지지수지층의 두께가 지나치게 얇아지면, 반도체 웨이퍼 연삭후의 점착필름에 의한 지지가 충분하지 않아, 반도체 웨이퍼의 휨, 유연성이 커지게 된다. 따라서, 반도체 웨이퍼 반송시에 흡착 불량 등이 발생하여, 웨이퍼의 균열의 원인이 되는 경우가 있다. 두께가 지나치게 두꺼우면, 점착필름의 반도체 웨이퍼로의 접착시의 컷트 및 반도체 웨이퍼로부터 점착필름의 박리가 곤란하게 되어, 생산성에 영향을 미쳐 제조비용의 증가로 이어지는 경우가 있다.
지지수지층으로서, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리이미드, 폴리에테르에테르케톤, 폴리에테르설폰, 폴리에틸렌, 폴리프로필렌이나 이들의 혼합수지로 성형된 수지층을 예시할 수 있다. 대표적인 시판품으로서 폴리에틸렌나프탈레이트 [테이진(주) 제품, 상품명: 테오넥스 (Teonex)], 폴리이미드 [카네카후치카가꾸(주) 제품, 상품명: 아피칼 (Apical)]등의 필름을 들 수 있다.
반도체 웨이퍼 보호용 점착필름의 점착제층을 형성하는 점착제는, 반도체 웨이퍼의 회로형성면에 반도체 웨이퍼 보호용 점착필름을 접착하는 제1공정 후에 반 도체 웨이퍼를 가열하므로, 예를 들어 120℃ 정도의 가열온도에서도 점착제로서 충분히 기능하는 것이 바람직하다. 구체적으로는, 아크릴계 점착제, 실리콘계 점착제 등을 예시할 수 있다. 점착제층의 두께는 3 ㎛ ∼ 100 ㎛인 것이 바람직하다. 점착제층은 반도체 웨이퍼 보호용 점착필름을 웨이퍼의 회로형성면(이하, 표면이라고 한다)으로부터 박리한 후, 반도체 웨이퍼의 표면에 풀 잔사 등에 의한 오염이 발생하지 않는 것이 바람직하다.
점착제층은, 특히 반도체 웨이퍼의 회로형성면에 반도체 웨이퍼 보호용 점착필름을 접착한 후의 가열공정을 거쳐도, 점착력이 지나치게 커지지 않도록, 또한 반도체 웨이퍼 표면의 오염이 증가하지 않도록, 반응성 관능기를 갖는 가교제, 과산화물, 방사선 등에 의해서 고밀도로 가교된 것이 바람직하다. 또한, 반도체 웨이퍼의 회로형성면에 반도체 웨이퍼 보호용 점착필름을 접착한 후, 온도 150℃ 이상에서 가열처리된 경우라도, 점착력이 상승하여 박리불량을 일으키지 않고 또한 풀 잔사가 발생하지 않는 것이 바람직하다. 그 때문에, 점착제층은 150℃에서의 저장탄성률이 적어도 1 ×105 Pa 인 것이 바람직하다. 저장탄성률은 높으면 높을수록 좋지만, 통상 그 상한은 1 × 108 Pa정도이다.
상기 특성을 갖는 점착제층을 형성하는 방법으로, 아크릴계 점착제를 사용하는 방법을 예시한다. 점착제층은 (메타)아크릴산알킬에스테르 모노머 단위, 가교제와 반응할 수 있는 관능기를 갖는 모노머 단위, 2 관능성 모노머 단위를 각각 특정량 함유하는 유화중합 공중합체인 아크릴계 점착제 및 응집력을 높이거나 점착력 을 조정하기 위해서, 관능기를 1분자 중에 2개 이상 갖는 가교제를 함유하는 용액 또는 에멀젼액을 사용함으로써 형성된다. 용액으로 사용하는 경우에는, 유화중합으로 얻은 에멀젼액으로부터 아크릴계 점착제를 염절(鹽折) 등으로 분리한 후, 용제 등으로 재용해하여 사용한다. 아크릴계 점착제는 분자량이 충분히 크고, 용제로의 용해성이 낮고, 혹은 용해되지 않는 경우가 많으므로, 비용적인 관점을 감안하더라도, 에멀젼액 그대로 사용하는 것이 바람직하다.
본 발명에 사용하는 아크릴계 점착제로서는 아크릴산알킬에스테르, 메타크릴산알킬에스테르 또는 이들의 혼합물을 주모노머[이하, 모노머(A)]로 하여, 가교제와 반응할 수 있는 관능기를 갖는 코모노머를 함유하는 모노머 혼합물을 공중합하여 얻은 것을 들 수 있다.
모노머 (A)로서는 탄소수 1 ∼ 12 정도의 알킬기를 갖는 아크릴산알킬에스테르 또는 메타크릴산알킬에스테르 [이하, 이들을 총칭하여 (메타)아크릴산알킬에스테르라고 함]를 들 수 있다. 바람직하게는 탄소수 1 ∼ 8의 알킬기를 갖는 (메타)아크릴산알킬에스테르이다. 구체적으로는 아크릴산메틸, 메타크릴산메틸, 아크릴산에틸, 메타크릴산에틸, 아크릴산부틸, 메타크릴산부틸, 아크릴산-2-에틸헥실 등을 들 수 있다. 이들은 단독으로 사용하거나 2종 이상을 혼합하여 사용해도 좋다. 모노머 (A)의 사용량은 점착제의 원료가 되는 전체 모노머의 총량 중에 통상 10 중량% ∼ 98.9 중량%의 범위로 포함시키는 것이 바람직하다. 더욱 바람직하게는 85 중량% ∼ 95 중량%이다. 모노머(A)의 사용량을 이러한 범위로 함으로써(메타)아크릴산알킬에스테르 모노머 단위 (A) 10 중량% ∼ 98.9 중량%, 바람직하게는 85 중량% ∼ 95 중량%를 포함하는 폴리머가 얻어진다.
가교제와 반응할 수 있는 관능기를 갖는 모노머 단위 (B)를 형성하는 모노머(B)로서는 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레인산, 이타콘산모노알킬에스테르, 메사콘산모노알킬에스테르, 시트라콘산모노알킬에스테르, 푸마르산모노알킬에스테르, 말레인산모노알킬에스테르, 아크릴산글리시딜, 메타크릴산글리시딜, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드, tert-부틸아미노에틸아크릴레이트, tert-부틸아미노에틸메타크릴레이트 등을 들 수 있다. 바람직하게는, 아크릴산, 메타크릴산, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드 등이다. 이들의 1종을 상기 주모노머와 공중합시켜도 좋고, 또 2종 이상을 공중합시켜도 좋다. 가교제와 반응할 수 있는 관능기를 갖는 모노머(B)의 사용량은 점착제의 원료가 되는 전체 모노머의 총량 중에 통상 1 중량% ∼ 40 중량%의 범위로 포함되어 있는 것이 바람직하다. 더욱 바람직하게는 1 중량% ∼ 10 중량%이다. 그리하여, 모노머 조성과 거의 동등한 조성의 구성단위(B)를 갖는 폴리머가 얻어진다.
또한, 점착제층은 반도체 웨이퍼의 이면가공 및 반도체 웨이퍼의 회로형성면에 반도체 웨이퍼 보호용 점착필름을 접착한 후의 가열공정시 등에서의 온도 조건하에서도 점착제로서 충분히 기능하도록, 점착력과 박리성을 조정하는 것이 바람직하다. 그 방법으로서 에멀젼 입자의 응집력을 유지하기 위해 입자 벌크의 가교방식도 고려하는 것이 바람직하다.
에멀젼 입자는 150℃ ∼ 200 ℃의 온도조건하에서도 저장탄성률이 1 × 105 Pa 이상을 갖도록, 2관능 모노머 (C)를 공중합함으로써 응집력을 유지하도록 가교방식을 개량함이 바람직하다. 양호하게 공중합하는 모노머로서, 메타크릴산알릴, 아크릴산알릴, 디비닐벤젠, 메타크릴산비닐, 아크릴산비닐과, 예를 들어 양말단이 디아크릴레이트 또는 디메타크릴레이트로 주쇄의 구조가 프로필렌글리콜형 [니뽄유시(주) 제품, 상품명: PDP-200, 동 PDP-400, 동 ADP-200, 동 ADP-400], 테트라메틸렌글리콜형 [니뽄유시(주) 제품, 상품명: ADT-250, 동 ADT-850)] 및 이들의 혼합형 [니뽄유시(주) 제품, 상품명: ADET-1800, 동 ADPT-4000]인 것 등을 들 수 있다.
2관능 모노머(C)를 유화 공중합하는 경우, 그 사용량은 전체 모노머 중에 0.1 중량% ∼ 30 중량% 포함하는 것이 바람직하다. 더욱 바람직하게는 0.1 중량% ∼ 5 중량%이다. 따라서, 모노머 조성과 거의 동등한 조성의 구성단위 (C)를 갖는 폴리머가 얻어진다.
상기 점착제를 구성하는 주모노머 및 가교제와 반응할 수 있는 관능기를 갖는 코모노머 외에, 계면활성제로서의 성질을 갖는 특정의 코모노머(이하, 중합성 계면활성제라 함)를 공중합하여도 좋다. 중합성 계면활성제는 주모노머 및 코모노머와 공중합하는 성질을 갖는 동시에 유화중합하는 경우에는 유화제로서의 작용을 갖는다. 중합성 계면활성제를 사용하여 유화중합한 아크릴계 점착제를 사용하는 경우에는, 통상 계면활성제에 의한 반도체 웨이퍼 표면에 대한 오염이 발생하지 않 는다. 또, 점착제층에 기인하는 약간의 오염이 발생한 경우에도 반도체 웨이퍼 표면을 수세함으로써 용이하게 제거할 수 있게 된다.
이와 같은 중합성 계면활성제의 예로서는, 예를 들어 폴리옥시에틸렌노닐페닐에테르의 벤젠환에 중합성의 1-프로페닐기를 도입한 것 [다이이찌코교세이야꾸(주) 제품, 상품명: 아쿠아론 (Aquaron) RN-10, 동 RN-20, 동 RN-30, 동 RN-50 등], 폴리옥시에틸렌노닐페닐에테르의 황산에스테르의 암모늄염의 벤젠환에 중합성의 1-프로페닐기를 도입한 것 [다이이찌코교세이야꾸(주) 제품, 상품명: 아쿠아론 (Aquaron) HS-10, 동 HS-20 등] 및 분자내에 중합성 2중결합을 갖는 설포숙신산디에스테르계 [카오(주)제품, 상품명, 라테물 (Latemul) S-120A, 동 S-180A 등] 등을 들 수 있다. 또한 필요에 따라서 초산비닐, 아크릴로니트릴, 스티렌등의 중합성 2중 결합을 갖는 모노머를 공중합해도 좋다.
아크릴계 점착제의 중합반응기구로서는 라디칼 중합, 음이온 중합, 양이온 중합 등을 들 수 있다. 점착제의 제조비용, 모노머의 관능기의 영향 및 반도체 웨이퍼 표면으로의 이온의 영향등을 고려하면 라디칼 중합으로 중합하는 것이 바람직하다. 라디칼 중합 반응으로 중합할 때, 라디칼 중합 개시제로서, 벤조일퍼옥사이드, 아세틸퍼옥사이드, 이소부틸퍼옥사이드, 옥타노일퍼옥사이드, 디-tert-부틸퍼옥사이드, 디-tert-아밀퍼옥사이드 등의 유기과산화물, 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기과산화물, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-2-메틸부티로니트릴, 4,4'-아조비스-4-시아노발레릭산 등의 아조화합물을 들 수 있다.
유화중합법에 의해 중합하는 경우에는, 이들 라디칼 중합 개시제 중에서 수용성의 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기과산화물, 마찬가지로 수용성의 4,4'-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 바람직하다. 반도체 웨이퍼 표면으로의 이온의 영향을 고려하면, 과황산암모늄, 4,4'-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 더욱 바람직하다. 4,4'-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 특히 바람직하다.
본 발명에 사용되는 가교성의 관능기를 1분자중에 2개 이상 갖는 가교제는, 아크릴계 점착제가 갖는 관능기와 반응시켜, 점착력 및 응집력을 조정하기 위해 사용된다. 가교제로서는 솔비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 레졸신디글리시딜에테르 등의 에폭시계 화합물, 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸올프로판의 톨루엔디이소시아네이트3부가물, 폴리이소시아네이트 등의 이소시아네이트계 화합물, 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드), N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-(2-메틸아지리딘)프로피오네이트 등의 아지리딘계 화합물, N,N,N',N'-테트라글리시딜-m-크실렌디아민, 1,3-비스(N,N'-디글리시딜아미노메틸)시글로헥산의 4관능성 에폭 시계 화합물 및 헥사메톡시메틸올멜라민 등의 멜라민계 화합물을 들 수 있다. 이들은 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
가교제의 함유량은, 통상 가교제중의 관능기 수가 아크릴계 점착제중의 관능기 수보다도 많아지지 않을 정도의 범위가 바람직하다. 그러나, 가교반응으로 새롭게 관능기가 생기는 경우나 가교반응이 늦은 경우 등, 필요에 따라 과잉으로 함유해도 좋다. 바람직한 함유량은, 아크릴계 점착제 100 중량부에 대해 가교제 0.1 중량부 ∼ 15 중량부이다. 함유량이 지나치게 적으면, 점착제층의 응집력이 불충분하게 되고, 150℃ ∼ 200℃ 에서의 탄성률이 1 × 105 Pa 미만으로 되고, 내열특성이 저하되는 경우가 있다. 따라서, 점착제층에 기인하는 풀 잔사를 쉽게 발생시키게 되거나, 점착력이 높아져서 보호용 점착필름을 반도체 웨이퍼 표면으로부터 박리할 시에 자동 박리기에서 박리 트러블이 발생하거나, 반도체 웨이퍼가 파손되는 경우가 있다. 함유량이 지나치게 많으면, 점착제층과 반도체 웨이퍼 표면과의 밀착력이 약하게 되어, 반도체 웨이퍼 이면 연삭공정에 있어서, 반도체 웨이퍼 표면과 점착제층 간에 연마 부스러기가 침입하여 반도체 웨이퍼를 파손하거나, 반도체 웨이퍼 표면을 오염시키는 경우가 있다.
본 발명에 사용되는 점착제 도포액에는 상기의 특정 2관능 모노머를 공중합한 아크릴계 점착제 및 가교제 외에, 점착특성을 조정하기 위한 로진계, 테르펜 수지계등의 점착 부여제, 각종 계면활성제 등을 본 발명의 목적에 영향을 미치지 않는 정도로 적절하게 함유해도 좋다. 또한, 도포액이 에멀젼액인 경우는, 디에틸렌 글리콜모노알킬에테르 등의 제막조제(造膜助劑)를 본 발명의 목적에 영향을 미치지 않는 정도로 적절하게 첨가해도 좋다. 제막조제(造膜助劑)로서 사용되는 디에틸렌글리콜모노알킬에테르 및 그 유도체는 점착제층 중에 다량으로 존재하는 경우, 세정이 불가능하게 될 정도로 반도체 웨이퍼 표면을 오염시키는 경우가 있다. 그 때문에, 점착제 도포액의 건조온도에서 휘발하는 성질을 갖는 것을 사용하여 점착제층 중의 잔존량을 최소로 낮게 하는 것이 바람직하다.
본 발명의 반도체 웨이퍼 보호용 점착필름의 점착력은 반도체 웨이퍼의 가공조건, 반도체 웨이퍼의 직경, 이면연삭후의 반도체 웨이퍼의 두께 등을 감안하여 적절하게 조정할 수 있다. 점착력이 지나치게 낮으면, 반도체 웨이퍼 표면으로의 보호용 점착필름의 접착이 곤란하게 되거나, 보호용 점착필름에 의한 보호성능이 불충분하게 되어, 반도체 웨이퍼가 파손되거나, 반도체 웨이퍼 표면에 연삭 부스러기 등에 의한 오염이 생기는 경우가 있다. 또, 점착력이 지나치게 높으면, 반도체 웨이퍼의 이면가공을 실시한 후, 보호용 점착필름을 반도체 웨이퍼 표면으로부터 박리할 때에, 자동박리기에서 박리 트러블이 발생하는 등, 박리작업성이 저하되거나, 반도체 웨이퍼가 파손되는 경우가 있다. 통상, SUS304-BA판에 대한 점착력으로 환산하여 5 g/25 mm ∼ 500 g/25 mm가 바람직하고, 더욱 바람직하게는 10 g/25 mm ∼ 300 g/25 mm이다.
기재필름 또는 박리필름의 한쪽 표면에 점착제 도포액을 도포하는 방법으로서는 종래 공지의 도포방법, 예를 들어, 롤코터법, 리버스 롤코터법, 그라비아롤법, 바코팅법, 콤마코터법, 다이코터법 등을 채용할 수 있다. 도포된 점착제의 건 조조건에는 특별한 제한은 없지만, 일반적으로는 80℃ ∼ 200℃ 의 온도범위에서 10초 ∼ 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는 80℃ ∼ 170℃ 에서 15초 ∼ 5분간 건조한다. 가교제와 점착제의 가교반응을 충분하게 촉진시키기 위해서는, 점착제 도포액의 건조가 종료한 후, 보호점착필름을 40℃ ∼ 80℃ 에서 5시간 ∼ 300시간 정도 가열해도 좋다.
본 발명의 반도체 웨이퍼 보호용 점착필름의 제조방법은 상기와 같지만, 반도체 웨이퍼 표면의 오염방지의 관점에서, 기재필름, 박리필름, 점착제 주제(主劑) 등 모든 원료재료의 제조환경, 점착제 도포액의 제조, 보존, 도포 및 건조환경은 미국 연방규격 209b에 규정되는 클래스 1,000 이하의 크린도로 유지되어 있는 것이 바람직하다.
본 발명에 관한 반도체 웨이퍼 보호방법이 적용 가능한 반도체 웨이퍼의 가공방법은, 반도체 웨이퍼의 표면에 반도체 웨이퍼 보호용 점착필름을 접착하는 공정 및 반도체 웨이퍼의 회로비형성면을 가공하는 공정을 순차 실시하고, 이어서, 이 보호용 점착필름을 박리하는 공정을 포함한다. 이후의 공정에는 특변한 제한은 없지만, 예를 들어, 반도체 웨이퍼 보호용 점착필름을 박리하는 공정, 반도체 웨이퍼를 분할 절단하는 다이싱 공정, 반도체 칩을 외부보호를 위해 수지로 봉지하는 몰드공정 등을 순차 실시할 수 있다.
본 발명의 반도체 웨이퍼 보호방법은, 반도체 웨이퍼의 표면에 반도체 웨이퍼 보호용 점착필름을 접착하는 제1공정 후, 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 가열하는 제2공정을 실시한다. 가열온도는 70℃ ∼ 200℃가 바람직하고, 보다 바람직하게는 100℃ ∼ 180℃이다. 가열시간은 5초 이상이 바람직하고, 보다 바람직하게는 10초 이상이다. 이어서, 반도체 웨이퍼의 이면을 가공하는 제3공정을 실시하고, 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼로부터 박리하는 제4공정을 실시한다. 제1공정의 반도체 웨이퍼의 회로형성면에 접착하는 반도체 웨이퍼 보호용 점착필름으로는 상기 반도체 웨이퍼 보호용 점착필름이 바람직하게 사용된다.
본 발명의 반도체 웨이퍼 보호방법의 바람직한 태양은, 우선, 반도체 웨이퍼 보호용 점착필름 (이하, 보호용 점착필름이라고 약칭함)의 점착제층 측으로부터 박리필름을 박리하여 점착제층 표면을 노출시키고, 그 점착제층을 개재하여 반도체 웨이퍼의 표면에 보호용 점착필름을 접착한다 (제1공정). 이 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 70℃ ∼ 200℃의 온도에서 적어도 5초 이상 가열한다 (제2공정). 이어서, 이면가공기의 척테이블 등에 보호용 점착필름의 기재필름층을 개재하여 반도체 웨이퍼를 고정하여 반도체 웨이퍼의 이면을 가공한다 (제3공정). 제3공정은 반도체 웨이퍼의 이면연삭공정, 웨트 에칭 공정 및 폴리싱 공정을 모두 실시해도 좋고, 또는 이들 공정중 어느 하나의 공정을 실시해도 좋다. 이어서, 보호용 점착필름이 박리된다 (제4공정). 또한, 필요에 따라 보호용 점착필름을 박리한 후에, 반도체 웨이퍼 표면에 대해서 수세, 플라즈마 세정 등의 처리가 실시된다.
가열공정에서 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 가열하는 방법으로는, 가열수단을 구비한 평판 위에서 웨이퍼를 가열하는 방법, 가열 수단을 구비한 압착롤에 의해 압압하면서 가열하는 방법, 온풍 스프레이 장치에 의해 발생된 온풍을 불어 접촉시켜 가열하는 방법, 적외선 램프에 의해 적외선을 조사하여 가열하는 방법 등을 들 수 있다.
종래, 이면가공공정에서, 반도체 웨이퍼는 연삭전의 두께가 500 ㎛ ∼ 1000 ㎛ 였지만, 반도체칩의 종류 등에 따라 200 ㎛ ∼ 600 ㎛ 정도까지 연삭, 박층화된다. 한편, 본 발명의 보호방법을 적용함으로써, 두께가 150 ㎛ 이하까지 박층화 할 수 있다. 그 경우, 반도체 웨이퍼의 최저 두께는 20 ㎛ 정도이다. 150 ㎛ 이하까지 얇게 하는 경우는, 이면 연삭에 이어서 웨트 에칭 공정이나 폴리싱 공정을 실시할 수도 있다. 이면을 연삭하기 전의 반도체 웨이퍼 두께는 반도체 웨이퍼의 직경, 종류 등에 따라 적절하게 결정되고, 이면 연삭후의 반도체 웨이퍼의 두께는 얻어진 칩의 사이즈, 회로의 종류 등에 따라 적절하게 결정된다.
보호용 점착필름을 반도체 웨이퍼의 표면에 접착하는 조작은 수작업으로 행해지는 경우도 있지만, 일반적으로 롤상의 보호용 점착필름을 설치한 자동 테이핑기라 불리는 장치에 의해 행하여진다. 이와 같은 자동 테이핑기로서, 예를 들어 다카도리(주)에서 제조한, 형식:ATM-1000B, 동 ATM-1100, 동 TEAM-100, 테이코쿠세이끼(주)에서 제조한, 형식:STL 시리즈 등을 들 수 있다.
이면 연삭방식으로서는 스루우피드 방식, 인피드 방식 등의 공지의 연삭방식이 채용된다. 통상, 어느 방법에서도, 반도체 웨이퍼와 지석(砥石)에 물을 공급하여 냉각하면서 이면 연삭이 행해진다. 웨이퍼 이면을 연삭 가공하는 연삭기로서는, 예를 들어, (주)디스코에서 제조한, 형식:DFG-841, 동 DFG-850, 동 DFG-860이 있으며, (주)오카모토코사쿠끼세이사쿠쇼에서 제조한, 형식:SVG-502MKII 등을 들 수 있다.
이면 연삭 종료후, 필요에 따라, 웨트 에칭, 폴리싱이 행해진다. 웨트 에칭 공정 및 폴리싱 공정은 반도체 웨이퍼 이면에 생긴 변형의 제거, 반도체 웨이퍼의 더 한층의 박층화, 산화막 등의 제거, 전극을 이면에 형성할 때의 전처리 등을 목적으로 행해진다. 에칭액은 상기 목적에 따라 적절하게 선택된다.
웨이퍼 이면의 연삭 가공, 약액 처리등이 종료된 후, 점착필름은 웨이퍼 표면으로부터 박리된다. 점착필름을 웨이퍼 표면으로부터 박리하는 조작은 수작업으로 행해지는 경우도 있지만, 일반적으로 자동박리기라 불리는 장치에 의해 실시된다. 자동박리기에서는 얇게 가공된 웨이퍼가 진공 척테이블에 고정되어 점착필름이 박리된다. 점착필름을 박리할 때에는 척테이블을 통해서 점착필름을 가열하는 것이 바람직하다. 가열온도는 50℃ ∼ 90℃의 온도 범위에서, 사용하는 수지에 따라 적절한 온도를 선택할 수 있다. 또, 점착필름의 박리는 다이싱 테이프 등에 고정된 상태에서 실시해도 좋다.
자동 박리기로서는 다카도리(주)에서 제조한 ATRM-2000B, 동 ATRM-2100, 니또 세이끼(주)에서 제조한 HR-8500II, 테이코꾸 세이키(주)에서 제조한 STP 시리즈 등을 들 수 있다.
보호용 점착필름을 박리한 후의 반도체 웨이퍼 표면은, 필요에 따라 세정된다. 세정 방법으로는 수세정, 용제 세정 등의 습식세정, 플라즈마 세정 등의 건식세정 등을 들 수 있다. 습식세정의 경우, 초음파 세정을 병용해도 좋다. 이들 세 정 방법은 반도체 웨이퍼 표면의 오염상태에 따라 적절하게 선택된다.
본 발명의 반도체 웨이퍼 보호방법을 적용할 수 있는 반도체 웨이퍼로서 실리콘 웨이퍼에 한정되지 않고, 게르마늄, 갈륨-비소, 갈륨-인, 갈륨-비소-알루미늄 등의 웨이퍼를 들 수 있다.
실시예
이하, 실시예를 나타내어 본 발명에 대해 더 상세하게 설명한다. 이하에 나타낸 모든 실시예 및 비교예에 있어서, 미국연방규격 209b에 규정되는 클래스 1,000 이하의 크린도로 유지된 환경에서 점착제 도포액의 제조 및 도포, 점착필름의 접착, 반도체 실리콘 웨이퍼의 이면연삭 및 점착필름의 박리등을 실시했다. 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 실시예에 나타낸 각종 특성치는 하기의 방법으로 측정했다.
1. 각종 특성의 측정방법
1-1. 점착력 측정 (g/25mm)
하기에 규정한 조건 이외는 모두 JIS Z0237-1991에 규정된 방법에 준하여 측정한다. 23℃의 분위기 하에서, 실시예 또는 비교예에서 얻은 점착필름을 그 점착제층을 개재하여 20cm x 5cm의 장방형의 SUS304-BA 판(JIS G4305-1991 규정)의 표면에 접착하고, 동일 사이즈로 점착필름을 커팅하여 60분간 방치한다. 단, 점착필름은 기계방향(이하, MD 방향이라 함)이 SUS304-BA 판의 20cm 근방으로, 기계방향과 직교하는 방향(이하, TD 방향이라 함)이 SUS304-BA 판의 5cm 근방으로 향하도록 점착필름을 접착한다. 시료의 MD 방향의 일단을 협지(狹持)하고, 박리각도 180도, 박리속도 300mm/분으로 SUS304-BA판의 표면으로부터 시료를 박리할 때의 응력을 측정하고, 25mm 폭으로 환산한다.
1-2. 저장탄성률 (Pa)
지지수지층
반도체 웨이퍼 보호용 점착필름의 기재필름층 부분을 절단하여 장방형 (MD 방향: 30 mm, TD 방향: 10 mm)의 시료를 제조한다. 동적 점탄성 측정장치 (레오메트릭스사 제품, 형식:RSA-II)을 사용하여 0℃ ∼ 300℃까지의 저장탄성률 (기계 방향)을 측정한다. 측정 주파수는 1 Hz로 하고, 변형은 0.01% ∼ 0.1%로 한다.
1-3. 잔류응력
정방형 (MD 방향: 20 mm, TD 방향: 20 mm)의 시료를 제조하고, 동적점탄성 측정장치 (레오메트릭스사 제품, 형식: RMS-800, 컴플릿 (Complete))를 사용하여 120℃에서의 하중후의 응력 완화를 측정한다. 30초후의 잔류응력률 (%)을 구한다.
1-4. 멜트플로우레이트 (g/10 분)
JIS K6730에 규정된 방법에 준거했다. 측정온도는 190℃이었다.
1-5. 반도체 웨이퍼 휨 양의 평가
반도체 웨이퍼의 표면에 막 등이 아무것도 부설되어 있지 않은 8인치 실리콘 미러 웨이퍼 (이하 웨이퍼라고 약칭함, 직경: 약 200 mm, 두께: 740 ㎛)의 표면에 보호용 점착필름을 그 점착제층을 개재하여 핸드 롤러를 사용하여 접착한 후, 웨이퍼를 핫 플레이트 (어드밴테크사 제품, 형식: TP-320)를 사용하여 가열한다. 냉각후, 이면연삭기 ((주)디스코 제품, 형식: DFG860)을 사용하여 두께가 50 ㎛로 될 때까지 웨이퍼 이면을 연삭하여 박층화한다. 박층화후, 웨이퍼의 표면에 보호용 점착필름이 접착되어 있는 상태에서, 보호용 점착필름이 접착된 면을 위쪽으로 하여 웨이퍼를 정판 위에 놓고, 정판과 웨이퍼 이면과의 최대 거리를 측정하여 웨이퍼 휨 양으로 한다. 10매의 웨이퍼에 대하여 평가하고, 그 평균치로 나타낸다.
1-6. 반도체 웨이퍼의 파손 (매수)
반도체 웨이퍼 이면 연삭공정 및 보호용 점착필름 박리공정에서의 반도체 웨이퍼의 파손 매수를 나타낸다. 10매의 웨이퍼에 대하여 평가하고, 파손된 매수를 나타낸다.
2. 보호용 점착필름의 제조예
2-1. 기재 필름의 제조예 1
내열필름층으로 50 ㎛의 폴리에틸렌나프탈레이트 필름 (테이징듀퐁(주) 제품, TEONEX)을 선정하여, 이것과 190℃에서의 멜트플로우레이트가 150 g/10분인 에틸렌-초산비닐 공중합체 (미쓰이듀퐁(주) 제품, EV150) 필름 (두께 195 ㎛)을 코로나 방전처리를 실시함으로써 적층했다. 점착제층을 형성하는 에틸렌-초산비닐 공중합체 측에도 코로나 방전처리를 실시했다. 기재필름 전체의 두께가 245 ㎛인 필름 1을 제작했다. 멜트플로우레이트가 150 g/10 분인 EVA의 잔류응력률은 0.02% 이었다.
2-2. 기재필름의 제조예 2
내열필름층으로 50 ㎛의 폴리에틸렌나프탈레이트 필름 (테이징듀퐁(주) 제품, TEONEX)을 선정하여, 이것과 190℃에서의 멜트플로우레이트가 150 g/10분인 에 틸렌-초산비닐 공중합체 (미쓰이듀퐁(주) 제품, EV150) 필름 (두께 50 ㎛)을 코로나 방전처리를 실시함으로써 적층했다. 점착제층을 형성하는 에틸렌-초산비닐 공중합체 측에도 코로나 방전처리를 실시했다. 기재필름 전체의 두께가 100 ㎛인 필름 2를 제작했다. 멜트플로우레이트가 150 g/10 분인 EVA의 잔류응력률은 0.02% 이었다.
2-3. 기재필름의 제조예 3
내열필름층으로 50 ㎛의 폴리에틸렌나프탈레이트 필름 (테이징듀퐁(주) 제품, TEONEX)을 선정하여, 이것과 190℃에서의 멜트플로우레이트가 15 g/10분인 에틸렌-초산비닐 공중합체 (미쓰이듀퐁(주) 제품, EV250) 필름 (두께 195㎛)을 코로나 방전처리를 실시함으로써 적층했다. 점착제층을 형성하는 에틸렌-초산비닐 공중합체 측에도 코로나 방전처리를 실시했다. 기재필름 전체의 두께가 245㎛인 필름 3을 제작했다. 멜트플로우레이트가 15 g/10 분인 EVA의 잔류응력률은 0.22% 이었다.
2-4. 기재필름의 제조예 4
내열필름층으로 50 ㎛의 폴리에틸렌나프탈레이트 필름 (테이징듀퐁(주) 제품, TEONEX)을 선정하여, 이것과 190℃에서의 멜트플로우레이트가 3 g/10분인 에틸렌-α-올레핀 공중합체 (미쓰이카가꾸(주), 타프머 (Tafmer, 등록상표) A-4070) 필름 (두께 195㎛)을 코로나 방전처리를 실시함으로써 적층했다. 점착제층을 형성하는 에틸렌-α-올레핀 공중합체 측에도 코로나 방전처리를 실시했다. 기재필름 전체의 두께가 245㎛인 필름 4를 제작했다. 멜트플로우레이트가 3 g/10 분인 에틸렌 -α-올레핀 공중합체의 잔류응력률은 0.02% 이었다.
2-5. 기재필름의 비교 제조예 1
내열필름층으로 50 ㎛의 폴리에틸렌나프탈레이트 필름 (테이징듀퐁(주) 제품, TEONEX)을 선정하여, 이것과 190℃에서의 멜트플로우레이트가 2.5 g/10분인 에틸렌-초산비닐 공중합체 (미쓰이듀퐁(주) 제품, EV460) 필름 (두께 195㎛)을 코로나 방전처리를 실시함으로써 적층했다. 점착제층을 형성하는 에틸렌-초산비닐 공중합체 측에도 코로나 방전처리를 실시했다. 기재필름 전체의 두께가 245㎛인 필름 5를 제작했다. 멜트플로우레이트가 2.5 g/10 분인 EVA의 잔류응력률은 8% 이었다.
2-6. 점착제 주제(主劑)의 제조예
중합반응기에 탈이온수 150 중량부, 중합개시제로서 4,4'-아조비스-4-시아노발레릭산 (오츠카카가꾸(주) 제품, 상품명: ACVA)를 0.625 중량부, 모노머(A)로서 아크릴산-2-에틸헥실 62.25 중량부, 아크릴산-n-부틸 18 중량부 및 메타크릴산메틸 12 중량부, 모노머(B)로서 메타크릴산-2-히드록시에틸 3 중량부, 메타크릴산 2 중량부 및 아크릴아미드 1 중량부, 모노머 (C)로서 폴리테트라메틸렌글리콜디아크릴레이트 (니폰유시(주) 제품, 상품명: ADT-250) 1 중량부, 수용성 코모노머로서 폴리옥시에틸렌노닐페닐에테르 (에틸렌옥사이드의 부가몰수의 평균치: 약 20)의 황산에스테르의 암모늄염의 벤젠환에 중합성의 1-프로페닐기를 도입한 것 (타이이치코교세이야꾸(주)제품, 상품명: 아쿠아론(Aquaron) HS-10) 0.75 중량부를 장입하고, 교반하에 70℃ ∼ 72℃ 에서 8시간 유화중합을 실시하여 아크릴계 수지 에멀젼을 얻었다. 이것을 9 중량% 암모니아수로 중화 (pH = 7.0)하여 고형분 42.5 중량%의 아크릴계 점착제 (점착제주제 1)로 하였다.
점착제 도포액 1의 제조방법
얻어진 점착제 주제(主劑) 에멀젼 100 중량부를 채취하고 또한 9 중량% 암모니아수를 더 첨가하여 pH 9.5로 조정했다. 다음, 아지리딘계 가교제 [니뽄쇼쿠바이카가꾸코교(주) 제품, 상품명: 케미타이트 (Chemitight) PZ-33] 1.6 중량부를 첨가하여 점착제층을 구성하는 점착제 도포액 1을 얻었다.
2-7. 점착필름의 제조실시예 1
점착제 도포액 1을 롤코터를 사용하여 폴리프로필렌필름 (박리필름, 두께: 50 ㎛)에 도포하고, 120℃에서 2분간 건조하여 두께 10 ㎛의 점착제층을 설치했다. 이것에 상기 기재필름 1의 코로나 방전처리면을 접합하고 압압하여, 점착제층을 전사시켰다. 전사후, 60℃에서 48시간 가열한 후, 실온까지 냉각함으로써 반도체 웨이퍼 보호용 점착필름 1을 제조하였다. 점착력은 100 g/25 mm이었다.
2-8. 점착필름의 제조실시예 2
점착제 도포액 1을 롤코터를 사용하여 폴리프로필렌필름 (박리필름, 두께: 50 ㎛)에 도포하고, 120℃에서 2분간 건조하여 두께 10 ㎛의 점착제층을 설치했다. 이것에 상기 기재필름 2의 코로나 방전처리면을 접합하고 압압하여, 점착제층을 전사시켰다. 전사후, 60℃에서 48시간 가열한 후, 실온까지 냉각함으로써 반도체 웨이퍼 보호용 점착필름 2를 제조하였다. 점착력은 90 g/25 mm이었다.
2-9. 점착필름의 제조실시예 3
점착제 도포액 1을 롤코터를 사용하여 폴리프로필렌필름 (박리필름, 두께: 50 ㎛)에 도포하고, 120℃에서 2분간 건조하여 두께 10 ㎛의 점착제층을 설치했다. 이것에 상기 기재필름 3의 코로나 방전처리면을 접합하고 압압하여, 점착제층을 전사하였다. 전사후, 60℃에서 48시간 가열한 후, 실온까지 냉각함으로써 반도체 웨이퍼 보호용 점착필름 3을 제조하였다. 점착력은 105 g/25 mm이었다.
2-10. 점착필름의 제조실시예 4
점착제 도포액 1을 롤코터를 사용하여 폴리프로필렌필름 (박리필름, 두께: 50 ㎛)에 도포하고, 120℃에서 2분간 건조하여 두께 10 ㎛의 점착제층을 설치했다. 이것에 상기 기재필름 4의 코로나 방전처리면을 접합하고 압압하여, 점착제층을 전사시켰다. 전사후, 60℃에서 48시간 가열한 후, 실온까지 냉각함으로써 반도체 웨이퍼 보호용 점착필름 4를 제조하였다. 점착력은 100 g/25 mm이었다.
2-11. 점착필름의 비교 제조실시예
점착제 도포액 1을 롤코터를 사용하여 폴리프로필렌필름 (박리필름, 두께: 50 ㎛)에 도포하고, 120℃에서 2분간 건조하여 두께 10 ㎛의 점착제층을 설치했다. 이것에 상기 기재필름 5의 코로나 방전처리면을 접합하고 압압하여, 점착제층을 전사시켰다. 전사후, 60℃에서 48시간 가열한 후, 실온까지 냉각함으로써 반도체 웨이퍼 보호용 점착필름 5를 제조하였다. 점착력은 100 g/25 mm이었다
3-1. 실시예 1
반도체 웨이퍼 보호용 점착필름 1을 10매의 반도체 웨이퍼 (미러 웨이퍼, 직경: 8인치, 두께: 750 ㎛)의 전체 표면에 접착한 상태에서 웨이퍼 이면으로부터 70 ℃로 설정한 핫플레이트에서 10초간 가열했다. 이어서, 이면연삭기 ((주)디스코 제품, 형식: DFG860)를 사용하여 두께가 50 ㎛로 될 때까지 웨이퍼 이면을 연삭했다. 연삭후, 25매의 웨이퍼 수납이 가능한 카세트에 연삭을 마친 반도체 웨이퍼를 로보트 암에 의해 수납했다. 그 때의 반도체 웨이퍼의 휨에 기인하는 반도체 웨이퍼와 카세트의 간섭에 의한 웨이퍼 파손 및 반송시의 웨이퍼와 로버트 암과의 흡착불량은 발생하지 않았다. 표1에서는 이 상태를 OK라고 기재하였다.
또한, 연삭후의 반도체 웨이퍼 휨 양을 측정한 결과, 웨이퍼의 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 1.9 mm이었다. 얻어진 결과를 표1에 나타낸다.
3-2. 실시예 2
웨이퍼 이면으로부터 180℃에서 300초간 가열한 이외에는, 실시예 1과 동일하게 실시했다. 카세트 수납시의 웨이퍼 파손 및 반송 불량은 발생하지 않았다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 1.1 mm이었다. 얻어진 결과를 표 1에 나타낸다.
3-3. 실시예 3
반도체 웨이퍼 보호용 점착필름 2를 사용하여 웨이퍼 이면으로부터 100℃에서 30초간 가열한 이외에는, 실시예 1과 동일하게 실시했다. 카세트 수납시의 웨이퍼 파손 및 반송 불량은 발생하지 않았다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 4.6 mm이었다. 얻어진 결과를 표 1에 나타낸다.
3-4. 실시예 4
반도체 웨이퍼 보호용 점착필름 3을 사용한 이외에는 실시예 3과 동일하게 실시했다. 카세트 수납시의 웨이퍼 파손 및 반송 불량은 발생하지 않았다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 4.5 mm이었다. 얻어진 결과를 표 1에 나타낸다.
3-5. 실시예 5
반도체 웨이퍼 보호용 점착필름 4를 사용한 이외에는 실시예 3과 동일하게 실시했다. 카세트 수납시의 웨이퍼 파손 및 반송 불량은 발생하지 않았다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 1.5 mm이었다. 얻어진 결과를 표 1에 나타낸다.
3-6. 비교예 1
반도체 웨이퍼 보호용 점착필름 5를 사용한 이외에는 실시예 3과 동일하게 실시했다. 그 결과, 카세트 수납시에 10매중 5매에서 웨이퍼 휨 때문에 웨이퍼와 카세트가 간섭하여 파손이 발생했다. 또한, 웨이퍼 연삭후, 카세트로의 반송 중에 10매중 3매에서 로보트 암으로의 웨이퍼의 흡착불량이 발생했다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 12.1 mm이었다. 얻어진 결과를 표 1에 나타낸다.
3-7. 비교예 2
반도체 웨이퍼 보호용 점착필름 5를 사용하여 웨이퍼 이면으로부터의 가열을 생략한 이외에는 실시예 3과 동일하게 실시했다. 그 결과, 카세트 수납시에 10매 중 5매에서 웨이퍼 휨 때문에 웨이퍼와 카세트가 간섭하여 파손이 발생했다. 또한, 웨이퍼 연삭후, 카세트로의 반송중에 10매중 4매가 로버트 암으로의 웨이퍼의 흡착불량이 발생했다. 이면 연삭후의 웨이퍼 휨 양은 반도체 웨이퍼 보호용 점착필름 접착면 방향으로 13.0 mm이었다. 얻어진 결과를 표 1에 나타낸다.
[표1]
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예 1 비교예 2
기재필름 번호 1 1 2 3 4 5 5
기재필름 두께 [㎛] 245 245 100 245 245 245 245
지지수지층 PEN PEN PEN PEN PEN PEN PEN
지지수지층 두께 [㎛] 50 50 50 50 50 50 50
지지층의 저장탄성률 Gpa (23℃, 200℃) 5.3, 0.19 5.3, 0.19 5.3, 0.19 5.3, 0.19 5.3, 0.19 5.3, 0.19 5.3, 0.19
수지층 EVA EVA EVA EVA 타프머 (TAFMER) EVA EVA
수지층 두께 [㎛] 195 195 50 195 195 195 195
수지층의 MFR [g/10min] 150 150 150 15 3 2.5 2.5
수지층의 30초후의 잔류응력 [%] 0.02 0.02 0.02 0.22 0.02 8 8
웨이퍼 연삭전의 가열온도 [℃] × 가열시간 [s] 70 × 10 180 × 300 100 × 30 100 × 30 100 × 30 100 × 30 -
연삭공정 종료후의 웨이퍼휨 양 [mm] 1.9 1.1 4.6 4.5 1.5 12.1 13.0
카세트수납시의 파손 OK OK OK OK OK 5매 파손 5매 파손
반송시의 흡착불량 OK OK OK OK OK 3매 불량 4매 불량
PEN: 폴리에틸렌나프탈레이트, EVA: 에틸렌-초산비닐 공중합체
본 발명에 의하면, 반도체 웨이퍼가 두께 150 ㎛ 이하 정도로 박층화된 경우라도, 반도체 웨이퍼의 휨을 교정하여 웨이퍼 반송시의 파손을 방지할 수 있는 반도체 웨이퍼의 보호방법 및 그것에 사용되는 점착필름이 제공된다.

Claims (8)

  1. 반도체 웨이퍼의 가공공정에 있어서의 반도체 웨이퍼의 보호방법으로서,
    120℃에서의 하중후 30초후의 잔류응력률이 0.5％ 이하인 수지층을 적어도 1층 포함하는 기재 필름의 한쪽 면에 점착제층을 형성한 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼의 회로형성면에 접착하는 제1공정, 상기 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 70℃~200℃의 온도에서 5-300초 가열하는 제2공정, 상기 반도체 웨이퍼 보호용 점착필름이 접착된 반도체 웨이퍼를 연삭기 또는 연마기에 고정하여 반도체 웨이퍼 회로비형성면을 가공하는 제3공정 및 반도체 웨이퍼 보호용 점착필름을 반도체 웨이퍼로부터 박리하는 제4공정을 포함하는 반도체 웨이퍼의 가공공정에 있어서의 반도체 웨이퍼 보호방법.
  2. 삭제
  3. 제 2 항에 있어서, 상기 120℃에서의 하중후 30초후의 잔류응력률이 0.5% 이하인 수지층의 JIS K6730에 규정되는 190℃에서의 멜트플로우레이트의 값이 15 g/10분 ∼ 200 g/10분 인 것을 특징으로 하는 반도체 웨이퍼 보호방법.
  4. 제 1 항에 있어서, 상기 기재필름이 23℃ ∼ 200℃에서의 저장탄성률이 1 × 107 ∼ 1 × 1010 Pa의 범위에 있는 지지수지층을 포함하는 것을 특징으로 하는 반도체 웨이퍼 보호방법.
  5. 제 1 항에 있어서, 상기 제3공정을 거친 후의 반도체 웨이퍼의 두께가 150 ㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼 보호방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020050004548A 2004-01-28 2005-01-18 반도체 웨이퍼의 보호방법 KR100696287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00019431 2004-01-28
JP2004019431 2004-01-28

Publications (2)

Publication Number Publication Date
KR20050077476A KR20050077476A (ko) 2005-08-02
KR100696287B1 true KR100696287B1 (ko) 2007-03-19

Family

ID=34792572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004548A KR100696287B1 (ko) 2004-01-28 2005-01-18 반도체 웨이퍼의 보호방법

Country Status (7)

Country Link
US (1) US7501312B2 (ko)
KR (1) KR100696287B1 (ko)
CN (1) CN100477100C (ko)
DE (1) DE102005003872A1 (ko)
MY (1) MY138427A (ko)
SG (1) SG113584A1 (ko)
TW (1) TWI299891B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603578B2 (ja) * 2005-02-18 2010-12-22 三井化学株式会社 半導体ウェハ表面保護シート及び該保護シートを用いる半導体ウェハの保護方法
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
JP2007109927A (ja) * 2005-10-14 2007-04-26 Tokyo Seimitsu Co Ltd 表面保護フィルム剥離方法および表面保護フィルム剥離装置
US8268449B2 (en) 2006-02-06 2012-09-18 Brewer Science Inc. Thermal- and chemical-resistant acid protection coating material and spin-on thermoplastic adhesive
US7713835B2 (en) * 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
US20080200011A1 (en) * 2006-10-06 2008-08-21 Pillalamarri Sunil K High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach
US7935780B2 (en) * 2007-06-25 2011-05-03 Brewer Science Inc. High-temperature spin-on temporary bonding compositions
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
CN102015937B (zh) * 2008-04-21 2014-11-12 Lg化学株式会社 压敏粘合剂膜和使用该压敏粘合剂膜的背磨方法
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
US8771927B2 (en) * 2009-04-15 2014-07-08 Brewer Science Inc. Acid-etch resistant, protective coatings
JP2011018669A (ja) * 2009-07-07 2011-01-27 Nitto Denko Corp 半導体ウェハダイシング用粘着シート及び該粘着シートを用いる半導体ウェハのダイシング方法
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5792295B2 (ja) 2010-06-25 2015-10-07 アレジアンス、コーポレイション 減少したアレルゲンのポテンシャルを有する加硫組成物
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
TWI451503B (zh) * 2010-12-27 2014-09-01 Omnivision Tech Inc 形成保護膜於晶片封裝上之裝置及其形成方法
JP6938212B2 (ja) * 2017-05-11 2021-09-22 株式会社ディスコ 加工方法
CN109536067B (zh) * 2018-10-31 2021-04-13 中航锂电技术研究院有限公司 一种防止辊压溢胶的耐高温胶带

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0575123B2 (en) * 1992-06-17 2008-02-13 Mitsui Chemicals, Inc. Ethylene copolymer composition
US5874174A (en) * 1995-08-09 1999-02-23 Matsushita Electric Industrial Co., Ltd. Conductor film and its forming method
KR100428815B1 (ko) * 1995-09-12 2004-08-02 미쓰이 가가쿠 가부시키가이샤 접착성에틸렌공중합체수지조성물및그조성물을이용한적층체
JPH0978040A (ja) 1995-09-13 1997-03-25 Fujitsu Ltd ウエハ固定用粘着テープ及びこれを用いた半導体装置の製造方法
WO1999026282A1 (fr) * 1997-11-18 1999-05-27 Mitsui Chemicals, Incorporated Procede de fabrication pour plaquette en semiconducteur
JP2000063571A (ja) * 1998-08-26 2000-02-29 Nakata Coating:Kk 熱可塑性エラストマー組成物、該組成物よりなるパウダー及びそれをスラッシュ成形して得られる表皮材
CN1137028C (zh) * 1998-11-20 2004-02-04 琳得科株式会社 压敏粘合片及其使用方法
US6700185B1 (en) 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP2002075940A (ja) 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4497737B2 (ja) 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP3761444B2 (ja) * 2001-10-23 2006-03-29 富士通株式会社 半導体装置の製造方法
TW578222B (en) * 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
JP4091772B2 (ja) 2002-02-19 2008-05-28 三井化学株式会社 粘着フィルム剥離用テープ及びそれを用いる粘着フィルム剥離方法
US6681071B2 (en) * 2002-05-15 2004-01-20 Fitel Usa Corp. Dry core indoor/outdoor fiber optic cable
JP4707936B2 (ja) * 2003-02-24 2011-06-22 三井化学株式会社 半導体ウエハの表面保護用粘着フィルム、及び該粘着フィルムを用いる半導体ウエハの保護方法

Also Published As

Publication number Publication date
TWI299891B (en) 2008-08-11
SG113584A1 (en) 2005-08-29
US7501312B2 (en) 2009-03-10
TW200532006A (en) 2005-10-01
DE102005003872A1 (de) 2005-08-18
CN1649099A (zh) 2005-08-03
KR20050077476A (ko) 2005-08-02
US20050164509A1 (en) 2005-07-28
CN100477100C (zh) 2009-04-08
MY138427A (en) 2009-06-30

Similar Documents

Publication Publication Date Title
KR100696287B1 (ko) 반도체 웨이퍼의 보호방법
KR100735720B1 (ko) 반도체 웨이퍼 표면보호필름 및 상기 보호필름을 사용하는반도체 웨이퍼의 보호 방법
JP4875414B2 (ja) 半導体ウェハの裏面研削用粘着フィルム及びそれを用いた半導体ウェハの裏面研削方法
JP2003173994A (ja) 半導体ウエハ表面保護用粘着フィルム及びそれを用いる半導体ウエハの保護方法
EP1215722B1 (en) Method of protecting a semiconductor wafer during a wafer-thinning step
JP2002069396A (ja) 半導体ウエハ保護用粘着フィルム及びそれを用いる半導体ウエハの裏面加工方法
JP4054113B2 (ja) 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP2002053819A (ja) 半導体ウエハ表面保護用粘着フィルム及びそれを用いる半導体ウエハ表面の保護方法
JP4054219B2 (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法
US7238421B2 (en) Pressure sensitive adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the pressure sensitive adhesive film
JP3773358B2 (ja) 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP4252805B2 (ja) 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
KR101891422B1 (ko) 반도체 웨이퍼 표면 보호용 점착 필름, 및 점착 필름을 이용하는 반도체 웨이퍼의 보호 방법 및 반도체 장치의 제조 방법
JP3594581B2 (ja) 半導体ウェハ保護方法及び該保護方法に用いる半導体ウェハ表面保護用粘着フィルム
JP3729584B2 (ja) 半導体ウエハの裏面研削方法及びその方法に用いる粘着フィルム
JP4452127B2 (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法
JP2005019759A (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法
JP4707936B2 (ja) 半導体ウエハの表面保護用粘着フィルム、及び該粘着フィルムを用いる半導体ウエハの保護方法
JP2005244206A (ja) 半導体ウエハの保護方法および半導体ウエハ保護用粘着フィルム
JP4663081B2 (ja) 半導体ウェハ裏面研削用粘着フィルム及びそれを用いる半導体ウェハ裏面研削方法
JP2005183764A (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
JP4257061B2 (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
JP2004253625A (ja) 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
JP2004214521A (ja) 半導体ウェハ裏面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
JP4309671B2 (ja) 半導体ウェハ裏面研削用粘着フィルム及びそれを用いる半導体ウェハ裏面研削方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160311

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13