JP2016146429A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016146429A
JP2016146429A JP2015023219A JP2015023219A JP2016146429A JP 2016146429 A JP2016146429 A JP 2016146429A JP 2015023219 A JP2015023219 A JP 2015023219A JP 2015023219 A JP2015023219 A JP 2015023219A JP 2016146429 A JP2016146429 A JP 2016146429A
Authority
JP
Japan
Prior art keywords
substrate
support substrate
semiconductor substrate
holes
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015023219A
Other languages
English (en)
Inventor
邦仁 加藤
Kunihito Kato
邦仁 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015023219A priority Critical patent/JP2016146429A/ja
Priority to US15/009,015 priority patent/US20160233176A1/en
Publication of JP2016146429A publication Critical patent/JP2016146429A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 予め支持基板に反りを生じさせる技術とは別の方策により、積層基板の反りを抑制する技術を提供する。
【解決手段】 半導体装置を製造する方法であり、加熱しながら半導体基板を支持基板に貼り付ける工程と、前記支持基板に貼り付けられた前記半導体基板を加工する工程を備える。前記支持基板は、前記半導体基板と異なる線膨張係数を有する。前記支持基板と前記支持基板に貼り付けられた前記半導体基板が重なる範囲を重複領域としたときに、前記重複領域内に前記支持基板の表面と裏面の間を貫通する複数の貫通孔が形成されている。前記重複領域の中心から前記支持基板の表面に沿って何れの方向に直線を引いたとしても、前記直線が何れかの前記貫通孔と交差する。
【選択図】図２

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
半導体装置の製造工程において、半導体基板の補強のために、半導体基板を支持基板に貼り付ける場合がある。例えば、半導体基板を支持基板に貼り付けた後に、半導体基板を薄板化することで、厚みが薄い半導体装置の製造が可能となる。
特許文献１には、加熱状態で半導体基板を支持基板に貼り付けることで積層基板を作成する技術が開示されている。半導体基板の線膨張係数と支持基板の線膨張係数が異なるため、積層基板がその後、常温に戻されたときに積層基板に反りが生じるおそれがある。特許文献１の技術では、このような積層基板の反りを防止するために、貼り付け前の支持基板に、予め反りを生じさせておく。そして、反りを有する支持基板に半導体基板を加熱状態で貼り付ける。その後、積層基板が冷却されると、線膨張係数の差によって積層基板が反る。この反りが、予め支持基板に生じさせておいた反りを矯正する。すなわち、予め支持基板に生じさせておいた反りと線膨張係数の差によって生じる反りとが、互いに打ち消し合うように作用する。その結果、冷却後において平坦な積層基板を得ることができる。
特開２０１１−２３４３８号公報
特許文献１の技術では、半導体基板と支持基板の線膨張係数の差が大きい場合には、線膨張係数の差によって生じる反りを打ち消すために、予め支持基板に生じさせる反りを大きくする必要がある。このため、製造工程において、反りが大きい支持基板の取り扱いが困難となる。したがって、本明細書では、予め支持基板に反りを生じさせる技術とは別の方策により、積層基板の反りを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、加熱しながら半導体基板を支持基板に貼り付ける工程と、前記支持基板に貼り付けられた前記半導体基板を加工する工程を備える。前記支持基板は、前記半導体基板と異なる線膨張係数を有する。前記支持基板と前記支持基板に貼り付けられた前記半導体基板が重なる範囲を重複領域としたときに、前記重複領域内に前記支持基板の表面と裏面の間を貫通する複数の貫通孔が形成されている。前記重複領域の中心から前記支持基板の表面に沿って何れの方向に直線を引いたとしても、前記直線が何れかの前記貫通孔と交差する。
なお、上記の「重複領域の中心」は、重複領域の輪郭により画定される領域の中心を意味する。より詳細には、重複領域の輪郭により画定される領域内に一様に質量が分布していると仮定した場合の重心の位置を意味する。また、上記の「加熱しながら半導体基板を支持基板に貼り付ける工程」は、半導体基板と支持基板とを分離した状態で加熱し、その加熱状態を維持しながら半導体基板を支持基板の表面に貼り付ける工程と、加熱前に半導体基板を支持基板に重ね、その重ねた状態を維持しながら半導体基板と支持基板を加熱することによってこれらを貼り付ける工程のいずれであってもよい。
この方法では、加熱しながら半導体基板を支持基板に貼り付ける。貼り付け後に半導体基板と支持基板が冷却される際に、半導体基板と支持基板が収縮する。支持基板の線膨張係数が半導体基板の線膨張係数と異なるので、支持基板の収縮量が半導体基板の収縮量と異なる。その結果、支持基板と半導体基板の間で応力が発生し、積層基板に反りが生じる。ここで、重複領域の中心を通る直線上で発生する応力は、積層基板の反りに最も大きく影響する。本明細書が開示する方法において使用する支持基板は、複数の貫通孔を有する。この支持基板において、重複領域の中心を通る１つの直線に着目すると、この１つの直線は複数の貫通孔の何れかと交差する。したがって、前記１つの直線上において、支持基板が貫通孔によって複数に分割されている。このため、積層基板が冷却されるときに、前記１つの直線上においては、支持基板の分割された部分ごとに支持基板と半導体基板の間で応力が発生する。このため、貫通孔が存在しない場合に比べて、前記１つの直線上で発生する応力が小さい。上記の通り、重複領域の中心を通るように何れの向きに直線を引いても、直線が複数の貫通孔の何れかと交差する。したがって、重複領域の中心を通る何れの直線上においても、発生する応力が低減される。したがって、この方法によれば、積層基板の反りを抑制することができる。
半導体基板６０と支持基板１０の概略斜視図。 支持基板１０の下面１０ａを示す平面図。 図２の直線Ａ３における支持基板１０の縦断面図。 半導体基板６０の縦断面図。 半導体基板６０上に接着剤３０を塗布する工程の説明図。 半導体基板６０を支持基板１０に貼り付ける工程の説明図。 半導体基板６０を支持基板１０に貼り付ける工程の説明図。 半導体基板６０を比較例の支持基板１００に貼り付ける工程の説明図。 半導体基板６０を比較例の支持基板１００に貼り付ける工程の説明図。 薄板化工程の説明図。 イオン注入工程の説明図。 下部電極形成工程の説明図。 変形例の支持基板１０の下面１０ａの平面図。 変形例の支持基板１０の下面１０ａの平面図。
本実施形態の半導体装置の製造方法では、図１に示すように、半導体基板６０を支持基板１０の下面１０ａに貼り付けて半導体基板６０を補強し、補強された半導体基板６０に対して加工を行う。なお、図１では支持基板１０が有する貫通孔の図示を省略している。
図１、２に示すように、支持基板１０は、円板状の形状を有している。支持基板１０は、サファイアの単結晶により構成されている。支持基板１０は、約７００μｍの厚みを有している。支持基板１０（すなわち、サファイア）の線膨張係数は、約５．２ｐｐｍ／Ｋである。支持基板１０には、４つの貫通孔２０ａ、４つの貫通孔２０ｂ及び４つの貫通孔２０ｃが形成されている。図３に示すように、貫通孔２０ａ、２０ｂ及び２０ｃは、支持基板１０を上面１０ｂから下面１０ａまで貫通している。図２に示す中心点Ｃ１は、支持基板１０の下面１０ａを平面視したときの支持基板１０の中心を示している。貫通孔２０ａは、中心点Ｃ１を中心とする円２２ａに沿って円弧状に伸びている。複数の貫通孔２０ａは、円２２ａ上の分離部２４ａ（すなわち、貫通孔が形成されていない領域）によって互いから分離されている。貫通孔２０ｂは、中心点Ｃ１を中心とする円２２ｂ（すなわち、円２２ａと同心の円）に沿って円弧状に伸びている。複数の貫通孔２０ｂは、円２２ｂ上の分離部２４ｂ（すなわち、貫通孔が形成されていない領域）によって互いから分離されている。貫通孔２０ｃは、中心点Ｃ１を中心とする円２２ｃ（すなわち、円２２ａと同心の円）に沿って円弧状に伸びている。複数の貫通孔２０ｃは、円２２ｃ上の分離部２４ｃ（すなわち、貫通孔が形成されていない領域）によって互いから分離されている。分離部２４ａと分離部２４ｃは、中心点Ｃ１から見て同じ方向に配置されている。分離部２４ｂは、中心点Ｃ１から見て分離部２４ａ、２４ｃの方向とは異なる方向に配置されている。したがって、図２に示すように、下面１０ａを平面視したときに、中心点Ｃ１を通るとともに分離部２４ａ、２４ｃを通過する直線Ａ１は、貫通孔２０ｂと交差する。また、下面１０ａを平面視したときに、中心点Ｃ１を通るとともに分離部２４ｂを通過する直線Ａ２は、貫通孔２０ａ、２０ｃと交差する。また、下面１０ａを平面視したときに、中心点Ｃ１を通るとともに分離部２４ａ、２４ｂ、２４ｃのいずれも通過しない直線Ａ３は、貫通孔２０ａ、２０ｂ及び２０ｃと交差する。このように、下面１０ａにおいて、中心点Ｃ１を通るようにいずれの方向に直線を引いても、当該直線は貫通孔２０ａ、２０ｂ及び２０ｃの少なくとも１つと交差する。貫通孔２０ａと貫通孔２０ｂの間の間隔Ｗ１（すなわち、円２２ａと円２２ｂの半径の差）は、貫通孔２０ｂと貫通孔２０ｃの間の間隔Ｗ２（すなわち、円２２ｂと円２２ｃの半径の差）と略等しい。
図１に示すように、半導体基板６０は、円板状の形状を有している。半導体基板６０の直径は、支持基板１０の直径よりも少し小さい。図４に示すように、半導体基板６０の内部には、既に半導体装置の構造の一部が形成されている。半導体基板６０は、シリコン基板６２と、シリコン基板６２上に形成された電極と絶縁層を有している。シリコン基板６２の線膨張係数は、約３．４ｐｐｍ／Ｋである。半導体基板６０の大部分はシリコン基板６２によって構成されているので、半導体基板６０の線膨張係数はシリコン基板６２の線膨張係数と略等しい。すなわち、半導体基板６０の線膨張係数は、支持基板１０の線膨張係数よりも小さい。シリコン基板６２の上面には複数のトレンチが形成されており、各トレンチ内にゲート電極７０とゲート絶縁膜７２が配置されている。シリコン基板６２の内部には、ｎ型のエミッタ領域７４、ｐ型のボディ領域７６、ｎ−型のドリフト領域７８、ｐ型のアノード領域８０が形成されている。エミッタ領域７４、ボディ領域７６、ドリフト領域７８及びゲート電極７０等によってＩＧＢＴの一部が構成されており、アノード領域８０とドリフト領域７８によってダイオードの一部が構成されている。シリコン基板６２の上面には、ゲート電極７０を覆う層間絶縁膜８２が形成されている。また、層間絶縁膜８２とシリコン基板６２の上面を覆うように、上部電極８４が形成されている。上部電極８４は、シリコン基板６２側からＡｌＳｉ、Ｔｉ、Ｎｉ及びＡｕを積層した構造を有する。上部電極８４の上面が半導体基板６０の上面６０ｂを構成しており、シリコン基板６２の下面が半導体基板６０の下面６０ａを構成している。半導体基板６０は、約７２５μｍの厚みを有している。
次に、上述した支持基板１０と半導体基板６０を用いて半導体装置を製造する方法について説明する。最初に、図５に示すように、半導体基板６０の上面６０ｂ（すなわち、図４に示す上部電極８４の上面）に、接着剤３０を塗布する。接着剤３０は、半導体基板６０の上面６０ｂの全域に塗布する。接着剤３０は、ポリイミド樹脂により構成されている。ここでは、約３０μｍの厚さで接着剤３０を塗布する。次に、半導体基板６０を３００℃で約１時間熱処理する。これによって、接着剤３０を硬化させる。硬化後の接着剤３０の厚みは、約２０μｍとなる。硬化後の接着剤３０（すなわち、硬化後のポリイミド）は、熱可塑性を有する。
次に、図６に示すように、接着剤３０上に支持基板１０を配置する。すなわち、半導体基板６０上に支持基板１０を重ねる。ここでは、支持基板１０の下面１０ａを接着剤３０に接触させる。また、図７の点線６０は、支持基板１０の下面１０ａにおける半導体基板６０の位置を示している。図示するように、支持基板１０の中心点Ｃ１が半導体基板６０の中心点と一致するように、支持基板１０が半導体基板６０上に重ねられる。このように支持基板１０と半導体基板６０を積層すると、支持基板１０の貫通孔２０ａ、２０ｂ及び２０ｃが、半導体基板６０（すなわち、接着剤３０）によって覆われる。すなわち、貫通孔２０ａ、２０ｂ及び２０ｃが、接着剤３０によって塞がれる。以下では、支持基板１０の下面１０ａのうち、積層方向に沿って見たときに半導体基板６０と重なる領域を、重複領域６１という。すなわち、図７において、点線６０に囲まれた領域が、重複領域６１である。支持基板１０は、重複領域６１の全体で接着剤３０に接している。重複領域６１の中心点は、支持基板１０の中心点Ｃ１と一致する。また、重複領域６１内に、全ての貫通孔２０ａ、２０ｂ及び２０ｃが含まれる。以下では、支持基板１０と半導体基板６０を積層した積層体を、積層基板９８という。図６に示すように、半導体基板６０と支持基板１０を積層したら、積層基板９８をプレス板３４、３６によって上下から挟み込む。これによって、積層基板９８を上下方向（積層方向）に加圧する。すなわち、支持基板１０を半導体基板６０に向かって押し付ける。
次に、図６に示すように積層基板９８を加圧した状態を維持しながら、積層基板９８を加熱する。ここでは、積層基板９８を、接着剤３０のガラス転移温度（約３００℃）よりも高い温度まで加熱する。加熱により接着剤３０が軟化するので、支持基板１０が接着剤３０に密着する。次に、積層基板９８を徐々に冷却する。積層基板９８の温度が接着剤３０のガラス転移温度よりも低くなると、接着剤３０が硬化する。これによって、半導体基板６０と支持基板１０とが互いに固定される。すなわち、重複領域６１の全体で、半導体基板６０と支持基板１０とが接着される。その後、積層基板９８が常温となるまで冷却が継続される。
積層基板９８を冷却する際には、支持基板１０と半導体基板６０が収縮しようとする。支持基板１０の線膨張係数は半導体基板６０の線膨張係数よりも大きいので、支持基板１０は半導体基板６０よりも大きく収縮しようとする。また、ガラス転移温度よりも低い温度では、接着剤３０によって半導体基板６０の上面６０ｂと支持基板１０の下面１０ａが互いに固定されている。半導体基板６０と支持基板１０が固定された状態で支持基板１０がより大きく収縮しようとすると、半導体基板６０側が凸となるように積層基板９８が反ろうとする。但し、積層基板９８はプレス板３４、３６により拘束されているため、実際には積層基板９８に反りは生じない。このため、積層基板９８の内部に応力が生じる。但し、後述するように、本実施形態では冷却時に積層基板９８中に生じる応力が極めて小さい。
積層基板９８が常温まで冷却されたら、プレス板３４、３６を開いて、積層基板９８を取り出す。プレス板３４、３６を開くと、積層基板９８の内部応力が開放されて、積層基板９８に反りが生じる。但し、本実施形態では、冷却時に積層基板９８中に生じる応力が極めて小さいので、積層基板９８にほとんど反りが生じない。
次に、冷却時に積層基板９８中で生じる応力について、詳細に説明する。最初に、比較のために、図８に示すように貫通孔２０ａ、２０ｂ及び２０ｃを有さない支持基板１００に半導体基板６０を貼り付けた場合に生じる応力について説明する。この場合、半導体基板６０の上面６０ｂ全体が支持基板１０に固定されているので、半導体基板６０と支持基板１０の間で極めて高い応力が発生する。より詳細には、図８において矢印で示すように、積層基板の冷却時に、重複領域６１の半径方向の全域において支持基板１００が中心点Ｃ１に向かって収縮しようとする。このため、半径方向において支持基板１００が収縮しようとする量が大きく、積層基板中に大きい応力が発生する。このため、プレス板３４、３６を開いて積層基板中の応力が開放されると、支持基板１００が中心点Ｃ１に向かって大きく収縮し、図９に示すように半導体基板６０側が凸となるように積層基板が反る。支持基板１００の収縮量が大きいので、積層基板の反り量が大きくなる。
これに対し、本実施形態の支持基板１０は、貫通孔２０ａ、２０ｂ及び２０ｃを有している。上述したように、支持基板１０の中心点Ｃ１（すなわち、重複領域６１の中心点）を通る何れの直線もが、貫通孔２０ａ、２０ｂ及び２０ｃの少なくとも１つと交差するようになっている。すなわち、貫通孔２０ａ、２０ｂ及び２０ｃによって、支持基板１０が半径方向に分断されている。このため、支持基板１０の半径方向に分断された領域ごとに支持基板１０と半導体基板６０の間で応力が生じる。分断された狭い領域ごとに生じる応力は、図８のように半径方向の全域において支持基板１０と半導体基板６０が貼り付けられている場合に生じる応力よりも小さい。より詳細には、支持基板１０が半径方向に分断されていると、図７において矢印で示すように、冷却時に、支持基板１０が、半径方向において分断された部分ごとに収縮しようとする。このため、図８の場合（すなわち、支持基板が貫通孔を有さない場合）に比べて、本実施形態の方法によれば、冷却時に積層基板９８中で生じる応力が小さい。このため、プレス板３４、３６を開いて積層基板９８中の応力が開放されても、支持基板１０が中心点Ｃ１に向かって収縮する量が極めて少なく、積層基板９８にはほとんど反りが生じない。このように、本実施形態の方法によれば、冷却後に積層基板９８に生じる反りを抑制することができる。
プレス板３４、３６から積層基板９８を取り出したら、半導体基板６０の下面６０ａを研磨する。また、研磨後に、半導体基板６０の下面６０ａをフッ酸によってウェットエッチングする。これによって、図１０に示すように、半導体基板６０を薄板化する。ここでは、半導体基板６０を約１００μｍの厚さまで薄くする。
次に、シリコン基板６２の下面（すなわち、半導体基板６０の下面６０ａ）に対して選択的にｐ型不純物及びｎ型不純物を注入する。さらに、シリコン基板６２の下面をレーザアニールすることで、注入したｐ型不純物及びｎ型不純物を活性化させる。これによって、図１１に示すように、ｎ型のバッファ領域８６、ｐ＋型のコレクタ領域８８及びｎ＋型のカソード領域９０を形成する。エミッタ領域７４、ボディ領域７６、ドリフト領域７８、バッファ領域８６、コレクタ領域８８及びゲート電極７０等によってＩＧＢＴが構成される。また、アノード領域８０、ドリフト領域７８、バッファ領域８６及びカソード領域９０によってダイオードが構成される。
次に、積層基板９８を炉内に入れて、３００℃で熱処理する。これによって、レーザアニール時にシリコン基板６２中に生じた結晶欠陥を回復させる。
次に、図１２に示すように、スパッタリングによって、シリコン基板６２の下面に下部電極９２を形成する。次に、支持基板１０から半導体基板６０を分離する。次に、半導体基板６０をダイシングしてチップ化する。これによって、半導体装置が完成する。なお、分離された支持基板１０は、洗浄後に再利用が可能である。
以上に説明したように、本実施形態の方法によれば、冷却後に積層基板９８に反りが生じることを抑制することができる。したがって、支持基板１０に半導体基板６０を貼り付けた後に、半導体基板６０に対して好適に加工（すなわち、薄板化加工、イオン注入等）を行うことができる。
なお、本実施形態の方法でも、積層基板９８に僅かな反りが生じる場合もある。しかしながら、このような場合には、例えば、特許文献１のように支持基板に予め反りを生じさせておく技術等を組み合わせて用いることができる。本実施形態の方法と組み合わせて支持基板に予め反りを生じさせておく技術を用いれば、支持基板に予め生じさせる反り量を少なくすることができる。このため、支持基板の取り扱いが容易となる。
なお、上述した実施形態では、貫通孔２０ａ、２０ｂ及び２０ｃが、同心円２２ａ、２２ｂ及び２２ｃに沿って伸びる円弧状に形成されていた。このように貫通孔２０ａ、２０ｂ及び２０ｃを形成することで、支持基板１０の半径方向における収縮をより効果的に抑制することができる。また、図１３に示すように、貫通孔２０ａ、２０ｂ及び２０ｃが、同心円２２ａ、２２ｂ及び２２ｃに沿って伸びる折れ線状に形成されていてもよい。このような構成でも、円弧状の貫通孔と略同様の効果を得ることができる。また、貫通孔が、図１４に示すように配置されていてもよい。図１４では、重複領域６１内の支持基板１０の下面１０ａにおいて、貫通孔２０ｄ及び２０ｅが開口している。貫通孔２０ｄは下面１０ａにおいてｘ方向に長く伸びており、貫通孔２０ｅは下面１０ａにおいてｘ方向と直交するｙ方向に長く伸びている。貫通孔２０ｄ及び２０ｅは、下面１０ａにおいて、ｘ方向とｙ方向に沿ってマトリクス状に配列されている。ｘ方向に沿って見たときに貫通孔２０ｄと貫通孔２０ｅが交互に配置されており、ｙ方向に沿って見たときに貫通孔２０ｄと貫通孔２０ｅが交互に配置されている。このため、貫通孔２０ｄに隣接する位置には貫通孔２０ｅが配置されており、貫通孔２０ｅに隣接する位置には貫通孔２０ｄが配置されている。このような構成でも、中心点Ｃ１を通る直線が貫通孔２０ｄ及び２０ｅのいずれかと交差するので、支持基板１０の収縮を好適に抑制することができる。
なお、上述した実施形態では、支持基板１０の線膨張係数が半導体基板６０の線膨張係数より大きい場合について説明した。しかしながら、支持基板１０の線膨張係数が半導体基板６０の線膨張係数より小さくてもよい。この場合、冷却後にプレス板から積層基板を取り出すと、半導体基板６０が支持基板１０よりも大きく収縮する。しかしながら、支持基板１０が貫通孔２０によって半径方向において複数に分断されているので、各分断された部分が半導体基板６０の収縮に追随して移動することができる。また、分断された各部分では支持基板１０と半導体基板６０の収縮量の差によって反りが生じるが、分断された各部分で生じる反りは極めて小さい。このため、積層基板９８の反りを抑制することができる。
なお、上述した実施形態では、半導体基板６０、接着剤３０及び支持基板１０を積層した状態で積層基板９８を加熱し、これによって半導体基板６０を支持基板１０に貼り付けた。しかしながら、支持基板１０と半導体基板６０を別個に加熱しておき、加熱した状態で接着剤３０を介して支持基板１０を半導体基板６０に貼り付けてもよい。
また、上述した実施形態では、重複領域６１の中心点が支持基板１０の中心点Ｃ１と一致したが、これらの中心点が必ずしも一致する必要はない。
また、上述した実施形態では、接着剤３０を介して半導体基板６０を支持基板１０に貼り付けた。しかしながら、熱硬化性接着剤のような他の接着剤を用いる等、別の方法によって半導体基板６０を支持基板１０に貼り付けてもよい。
また、上述した実施形態では、半導体基板６０及び支持基板１０の平面形状が略円形であったが、これらは必ずしも円形でなくてもよい。
また、上述した実施形態では、半導体基板６０が主にシリコンにより構成されていた。しかしながら、半導体基板６０が、ＳｉＣ、ＧａＮ等のような他の半導体により構成されていてもよい。
また、上述した実施形態では、支持基板１０としてサファイア基板を用いた。サファイアは透明性を有するので、支持基板１０の貼り付け後でも半導体基板６０の表面を視認することができる点で優れている。但し、支持基板１０として、サファイア以外の材料を使用してもよい。
また、上述した実施形態では、貫通孔２０ａと貫通孔２０ｂの間の間隔Ｗ１が、貫通孔２０ｂと貫通孔２０ｃの間の間隔Ｗ２と略等しかった。しかしながら、間隔Ｗ１と間隔Ｗ２が異なっていてもよい。例えば、外周側の間隔Ｗ２が内周側の間隔Ｗ１より広くてもよい。
上述した実施形態の構成要素と請求項の構成要素との関係について以下に説明する。実施形態の半導体基板６０は、請求項の半導体基板の一例である。実施形態の支持基板１０は、請求項の支持基板の一例である。実施形態の貫通孔２０ａ〜２０ｅは、請求項の貫通孔の一例である。実施形態の重複領域６１は、請求項の重複領域の一例である。実施形態の中心点Ｃ１は、請求項の重複領域の中心の一例である。実施形態の直線Ａ１、Ａ２及びＡ３は、請求項の直線の一例である。実施形態の複数の貫通孔２０ａは、請求項の第１貫通孔群の一例である。実施形態の複数の貫通孔２０ｂは、請求項の第２貫通孔群の一例である。実施形態の複数の貫通孔２０ｄは、請求項の第３貫通孔群の一例である。実施形態の複数の貫通孔２０ｅは、請求項の第４貫通孔群の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の方法では、支持基板の線膨張係数が、半導体基板の線膨張係数よりも大きい。
本明細書が開示する一例の方法では、前記複数の貫通孔が、前記中心を中心とする第１円に沿って断続的に伸びる第１貫通孔群と、前記中心を中心とする第２円に沿って断続的に伸びる第２貫通孔群を備える。前記第１円の半径が前記第２円の半径と異なる。
なお、第１貫通孔群は、前記第１円に沿って円弧状に伸びていてもよいし、前記第１円に沿って折れ線状に伸びていてもよい。また、前記第２貫通孔群は、前記第２円に沿って円弧状に伸びていてもよいし、前記第２円に沿って折れ線状に伸びていてもよい。
本明細書が開示する一例の方法では、前記複数の貫通孔が、第１方向に伸びる第３貫通孔群と、前記第１方向と交差する第２方向に伸びる第４貫通孔群を備える。第３貫通孔群と前記第４貫通孔群が、前記第３貫通孔の隣に前記第４貫通孔が位置し、前記第４貫通孔の隣に前記第３貫通孔が位置するという関係を満たしながら前記第１方向と前記第２方向に沿うマトリクス状に配列されている。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：支持基板
２０ａ−２０ｃ：貫通孔
３０：接着剤
３４：プレス板
３６：プレス板
６０：半導体基板
６１：重複領域
６２：シリコン基板
７０：ゲート電極
７２：ゲート絶縁膜
７４：エミッタ領域
７６：ボディ領域
７８：ドリフト領域
８０：アノード領域
８２：層間絶縁膜
８４：上部電極
８６：バッファ領域
８８：コレクタ領域
９０：カソード領域
９２：下部電極
９８：積層基板

Claims (4)

  1. 半導体装置を製造する方法であり、
    加熱しながら半導体基板を支持基板に貼り付ける工程と、
    前記支持基板に貼り付けられた前記半導体基板を加工する工程、
    を備え、
    前記支持基板は、前記半導体基板と異なる線膨張係数を有し、
    前記支持基板と前記支持基板に貼り付けられた前記半導体基板が重なる範囲を重複領域としたときに、前記重複領域内に前記支持基板の表面と裏面の間を貫通する複数の貫通孔が形成されており、
    前記重複領域の中心から前記支持基板の表面に沿って何れの方向に直線を引いたとしても、前記直線が何れかの前記貫通孔と交差する、
    半導体装置の製造方法。
  2. 前記支持基板の線膨張係数が、前記半導体基板の線膨張係数よりも大きい請求項１の製造方法。
  3. 前記複数の貫通孔が、
    前記中心を中心とする第１円に沿って断続的に伸びる第１貫通孔群と、
    前記中心を中心とする第２円に沿って断続的に伸びる第２貫通孔群を備え、
    前記第１円の半径が前記第２円の半径と異なる、請求項１または２の製造方法。
  4. 前記複数の貫通孔が、
    第１方向に伸びる第３貫通孔群と、
    前記第１方向と交差する第２方向に伸びる第４貫通孔群を備え、
    第３貫通孔群と前記第４貫通孔群が、前記第３貫通孔の隣に前記第４貫通孔が位置し、前記第４貫通孔の隣に前記第３貫通孔が位置するという関係を満たしながら前記第１方向と前記第２方向に沿うマトリクス状に配列されている、請求項１または２の製造方法。
JP2015023219A 2015-02-09 2015-02-09 半導体装置の製造方法 Pending JP2016146429A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015023219A JP2016146429A (ja) 2015-02-09 2015-02-09 半導体装置の製造方法
US15/009,015 US20160233176A1 (en) 2015-02-09 2016-01-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015023219A JP2016146429A (ja) 2015-02-09 2015-02-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016146429A true JP2016146429A (ja) 2016-08-12

Family

ID=56566159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023219A Pending JP2016146429A (ja) 2015-02-09 2015-02-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20160233176A1 (ja)
JP (1) JP2016146429A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020189421A1 (ja) * 2019-03-20 2020-09-24 株式会社 東芝 半導体ウェハおよび半導体装置の製造方法
US11348822B2 (en) 2019-09-19 2022-05-31 Kabushi Kaisha Toshiba Support substrate, method for peeling off support substrate, and method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022048563A (ja) 2020-09-15 2022-03-28 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104616A1 (en) * 2001-02-06 2002-08-08 Bhola De Wafer demount receptacle for separation of thinned wafer from mounting carrier
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2007073813A (ja) * 2005-09-08 2007-03-22 Tokyo Ohka Kogyo Co Ltd 基板の薄板化方法及び回路素子の製造方法
JP2008021929A (ja) * 2006-07-14 2008-01-31 Tokyo Ohka Kogyo Co Ltd サポートプレート、搬送装置、剥離装置及び剥離方法
JP2008034623A (ja) * 2006-07-28 2008-02-14 Tokyo Ohka Kogyo Co Ltd ウエハの接着方法、薄板化方法、及び剥離方法
JP2008166566A (ja) * 2006-12-28 2008-07-17 Tokyo Ohka Kogyo Co Ltd 孔あきサポートプレート
US20080261377A1 (en) * 2007-04-18 2008-10-23 Celler George K Method of forming a device wafer with recyclable support
JP2010003748A (ja) * 2008-06-18 2010-01-07 Tokyo Ohka Kogyo Co Ltd 支持板剥離装置
JP2013197511A (ja) * 2012-03-22 2013-09-30 Toshiba Corp サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2014056949A (ja) * 2012-09-13 2014-03-27 Toshiba Corp 半導体装置の製造方法、半導体装置、サポート基板、半導体製造装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356115B2 (ja) * 1999-05-20 2002-12-09 ウシオ電機株式会社 レジスト硬化装置
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6551905B1 (en) * 2000-10-20 2003-04-22 Trw Inc. Wafer adhesive for semiconductor dry etch applications
JP4447206B2 (ja) * 2002-10-18 2010-04-07 株式会社ディスコ 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP4364535B2 (ja) * 2003-03-27 2009-11-18 シャープ株式会社 半導体装置の製造方法
JP4721828B2 (ja) * 2005-08-31 2011-07-13 東京応化工業株式会社 サポートプレートの剥離方法
DE102006000687B4 (de) * 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
JP4450847B2 (ja) * 2007-09-14 2010-04-14 Ｏｋｉセミコンダクタ株式会社 半導体基板の製造方法
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
JP5036596B2 (ja) * 2008-03-03 2012-09-26 東京応化工業株式会社 吸着装置
JP2010010207A (ja) * 2008-06-24 2010-01-14 Tokyo Ohka Kogyo Co Ltd 剥離装置および剥離方法
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
JP5489546B2 (ja) * 2009-06-11 2014-05-14 東京応化工業株式会社 貼付方法及び貼付装置
EP2667407B1 (de) * 2009-09-01 2019-01-23 EV Group GmbH Verfahren zum Ablösen eines Produktsubstrats (z.B. eines Halbleiterwafers) von einem Trägersubstrat mittels eines Lösungsmittels und Schallwellen durch Verformung eines auf einem Filmrahmen montierten flexiblen Films
EP2381464B1 (de) * 2010-04-23 2012-09-05 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
US8302651B2 (en) * 2010-04-27 2012-11-06 Tokyo Ohka Kogyo Co., Ltd. Stripping device and stripping method
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
US10147630B2 (en) * 2014-06-11 2018-12-04 John Cleaon Moore Sectional porous carrier forming a temporary impervious support

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104616A1 (en) * 2001-02-06 2002-08-08 Bhola De Wafer demount receptacle for separation of thinned wafer from mounting carrier
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2007073813A (ja) * 2005-09-08 2007-03-22 Tokyo Ohka Kogyo Co Ltd 基板の薄板化方法及び回路素子の製造方法
JP2008021929A (ja) * 2006-07-14 2008-01-31 Tokyo Ohka Kogyo Co Ltd サポートプレート、搬送装置、剥離装置及び剥離方法
JP2008034623A (ja) * 2006-07-28 2008-02-14 Tokyo Ohka Kogyo Co Ltd ウエハの接着方法、薄板化方法、及び剥離方法
JP2008166566A (ja) * 2006-12-28 2008-07-17 Tokyo Ohka Kogyo Co Ltd 孔あきサポートプレート
US20080261377A1 (en) * 2007-04-18 2008-10-23 Celler George K Method of forming a device wafer with recyclable support
JP2010003748A (ja) * 2008-06-18 2010-01-07 Tokyo Ohka Kogyo Co Ltd 支持板剥離装置
JP2013197511A (ja) * 2012-03-22 2013-09-30 Toshiba Corp サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2014056949A (ja) * 2012-09-13 2014-03-27 Toshiba Corp 半導体装置の製造方法、半導体装置、サポート基板、半導体製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020189421A1 (ja) * 2019-03-20 2020-09-24 株式会社 東芝 半導体ウェハおよび半導体装置の製造方法
JPWO2020189421A1 (ja) * 2019-03-20 2020-09-24
JP7346548B2 (ja) 2019-03-20 2023-09-19 株式会社東芝 半導体ウェハおよび半導体装置の製造方法
US11348822B2 (en) 2019-09-19 2022-05-31 Kabushi Kaisha Toshiba Support substrate, method for peeling off support substrate, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20160233176A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
JP6361709B2 (ja) 半導体装置の製造方法
WO2016095643A1 (zh) 柔性显示基板母板及柔性显示基板的制备方法
US9589824B2 (en) Method for manufacturing semiconductor device
JP5972922B2 (ja) 半導体デバイスおよびそれを製造するための方法
JP2016146429A (ja) 半導体装置の製造方法
JP2006295087A (ja) 光起電力モジュール
US8373269B1 (en) Jigs with controlled spacing for bonding dies onto package substrates
JP2019057526A (ja) ウエーハの加工方法
JP2016046480A (ja) 半導体装置の製造方法
JP2007165841A (ja) 半導体基板およびシートの接着方法
JP2012049259A (ja) 半導体装置の製造方法
JP6550741B2 (ja) 半導体装置の製造方法
JP2017174877A (ja) 半導体装置及び半導体装置の製造方法
CN113574666A (zh) 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法及层叠膜
JP6930746B2 (ja) 半導体素子の製造方法及び半導体基板
WO2014156629A1 (ja) 半導体レーザ装置
US11302539B2 (en) Semiconductor packaging structure and method for packaging semiconductor device
JP6625386B2 (ja) 半導体装置および半導体装置の製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP6338416B2 (ja) イオン照射方法およびイオン照射に用いる固定装置
JP5891437B2 (ja) 縦型構造発光素子の製造方法
JP2017054930A (ja) 半導体装置の製造方法
JP2021068832A (ja) 半導体装置の製造方法
WO2019017398A1 (ja) 化合物半導体基板及びその製造方法
JP5775809B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170815