WO2021139403A1 - 阵列基板、显示面板及阵列基板的制造方法 - Google Patents

阵列基板、显示面板及阵列基板的制造方法 Download PDF

Info

Publication number
WO2021139403A1
WO2021139403A1 PCT/CN2020/129128 CN2020129128W WO2021139403A1 WO 2021139403 A1 WO2021139403 A1 WO 2021139403A1 CN 2020129128 W CN2020129128 W CN 2020129128W WO 2021139403 A1 WO2021139403 A1 WO 2021139403A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
opening
interlayer insulating
area
insulating layer
Prior art date
Application number
PCT/CN2020/129128
Other languages
English (en)
French (fr)
Inventor
张金方
张晨
陈志伟
张露
胡思明
韩珍珍
Original Assignee
昆山国显光电有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昆山国显光电有限公司 filed Critical 昆山国显光电有限公司
Publication of WO2021139403A1 publication Critical patent/WO2021139403A1/zh
Priority to US17/591,197 priority Critical patent/US11967599B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种阵列基板、显示面板及阵列基板的制造方法。根据本申请实施例的阵列基板，包括：基底，包括平展部以及凹陷部，以使基底对应弯折区形成基底凹孔；半导体器件层，设置于基底，并包括多个层间绝缘层和多个金属层，各层间绝缘层在周边区及换线区高低错位分布，以形成包括第一开孔与第二开孔的阶梯孔；其中，金属层的第三金属层沿阶梯孔的侧壁和底部延伸并电连接金属层的第一金属层。根据本申请实施例的阵列基板，弯折区开孔和引线设置合理，可尽量避免引线的短路或断路。

Description

阵列基板、显示面板及阵列基板的制造方法
相关申请的交叉引用
本申请要求享有于2020年01月06日提交的名称为“阵列基板、显示面板及阵列基板的制造方法”的中国专利申请202010009045.0的优先权，该申请的全部内容通过引用并入本文中。
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及阵列基板的制造方法。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高，使得提高电子设备的屏占比的技术受到业界越来越多的关注。
电子设备如手机、平板电脑等，由于在显示区之外存在非显示区(例如边框)，非显示区的尺寸往往制约电子设备屏占比的提高。现有技术中，可通过在非显示区设置弯折部分来减小非显示区位于电子设备正面的尺寸，但是现有技术中弯折部分的设计缺陷和引线设置方式容易导致引线的短路或断路，影响电子设备正常显示。
发明内容
本申请提供一种阵列基板、显示面板及阵列基板的制造方法，其中，弯折区开孔和引线设置合理，可尽量避免引线的短路或断路。
第一方面，本申请实施例提供一种阵列基板，具有主区、周边区、弯折区及换线区，周边区围绕主区分布，弯折区位于周边区与换线区之间，阵列基板包括：基底，包括位于主区、周边区及换线区的平展部以及位于弯折区的凹陷部，凹陷部的厚度小于平展部的厚度以使基底对应弯折区形 成基底凹孔；半导体器件层，设置于基底，半导体器件层包括通过层间绝缘层间隔设置的半导体层、及若干金属层，各层间绝缘层在周边区及换线区高低错位分布，以形成与弯折区对应的贯通开口及与贯通开口层叠且宽度大于贯通开口宽度的第二开孔，贯通开口和基底凹孔连通形成第一开孔，第一开孔与第二开孔一并形成阶梯孔。
第二方面，本申请实施例提供一种阵列基板的制造方法，采用具有第二图案的掩模对第一层间绝缘层、第二层间绝缘层及第三层间绝缘层进行第二图案化处理，形成宽度大于预置开孔宽度的第二开孔，同时使预置开孔的深度增加以形成与第二开孔层叠设置的第一开孔，包括：采用具有第二图案的掩模对第一层间绝缘层、第二层间绝缘层及第三层间绝缘层进行单次刻蚀，形成宽度大于预置开孔宽度的第二开孔，同时使预置开孔的深度增加以形成与第二开孔层叠设置的第一开孔。
第三方面，本申请实施例提供一种显示面板，包括根据上述任一实施例的阵列基板。
根据本申请实施例的阵列基板，具有主区、周边区、弯折区及换线区，弯折区及弯折区两侧的周边区与换线区形成有阶梯孔，使得弯折区易于弯折。并且，第三金属层沿阶梯孔的侧壁和底部延伸，在阵列基板弯折时，第三金属层的弯曲半径减小，以减小第三金属层拉伸形变，而且，同时增加了第三金属层的延伸长度，减小单位长度的第三金属层的拉伸形变，可尽量避免第三金属层拉伸断裂。
在一些可选的实施例中，第二开孔的侧壁与第二开孔的底部的夹角为钝角和/或第一开孔的侧壁与第一开孔的底部的夹角为钝角，第三金属层沿第二开孔和/或第一开孔的侧壁和底部延伸时平缓过渡，尽量避免在夹角处断裂断路。
在一些可选的实施例中，第一开孔具有圆滑的侧壁和/或第一开孔与第二开孔之间具有圆滑过渡角，能够使沿阶梯孔的侧壁和底部延伸的第三金属层尽量避免在第一开孔的侧壁或第一开孔与第二开孔之间过渡角处断裂断路。
在一些可选的实施例中，第三金属层包括多条连接引线，阻挡层包括 在第三金属层下间隔设置的多个条状结构，能够为连接引线提供水氧阻隔效果，并且具有良好的弯折性能。
根据本申请实施例的阵列基板的制造方法，先图案化形成预置开孔，再图案化第二开孔，并在预置开孔的基础上加深形成第一开孔，同时对预置开孔的侧壁进行再处理，修饰并尽量去除预置开孔侧壁的缺陷，从而当在第一开孔和第二开孔设置第三金属层时能够尽量避免由于缺陷而导致的第三金属层中引线之间的短路。
附图说明
下面将通过参考附图来描述本申请示例性实施例的特征、优点和技术效果。
图1示出根据本申请的阵列基板的结构示意图；
图2示出图1中D-D的截面结构示意图；
图3示出根据本申请的阵列基板的周边区、弯折区及换线区的一个实施例的局部截面结构示意图；
图4示出根据本申请的阵列基板的周边区、弯折区及换线区的另一个实施例的局部截面结构示意图；
图5示出图1中E-E的截面结构示意图；
图6示出根据本申请的阵列基板的制造方法的流程示意图；
图7a-7f示出根据本申请的阵列基板的制造方法的各个步骤的截面结构示意图。
具体实施方式
下面结合附图和实施例对本申请的实施方式作进一步详细描述。以下实施例的详细描述和附图用于示例性地说明本申请的原理，但不能用来限制本申请的范围，即本申请不限于所描述的实施例。
为了更好地理解本申请，下面结合图1至图7f对根据本申请实施例的阵列基板、显示面板及阵列基板的制造方法进行详细描述。
请一并参阅图1和图2，图1示出根据本申请的阵列基板的结构示意 图，图2示出图1中D-D的截面结构示意图。
本申请实施例提供一种阵列基板10，阵列基板10可具有主区MA、周边区PA1、弯折区BA及换线区PA2。周边区PA1围绕主区MA分布，弯折区BA位于周边区PA1与换线区PA2之间。阵列基板10应用于显示面板时，阵列基板10的主区MA对应于显示面板的显示区。阵列基板10能够通过弯折区BA弯曲。弯折区BA大体沿第二方向Y延伸，第二方向Y与第一方向X相交，具体地，第二方向Y与第一方向X垂直。
阵列基板10包括基底100和半导体器件层200。
基底100可包括透明的或不透明的绝缘材料。基底100可以包括一层或多个层。基底100可包括柔性透明的有机材料层，例如聚酰亚胺类树脂层。基底100还可包括无机材料层，例如氧化硅层、氮化硅层。无机材料层可阻挡水氧的渗透。
基底100包括位于主区MA、周边区PA1及换线区PA2的平展部。平展部具有大体均一的厚度且覆盖主区MA、周边区PA1及换线区PA2。基底100还包括位于弯折区BA的凹陷部。凹陷部的厚度小于平展部的厚度以使基底100对应弯折区BA形成基底凹孔102a。在一个实施例中，凹陷部与平展部之间可以是直角过渡，即基底凹孔102a的侧壁大体垂直于平展部的上表面。在另一个实施例中，凹陷部与平展部之间可以是斜角过渡，即基底凹孔102a的侧壁与基底100的厚度方向相交设置。基底凹孔102a可以是槽结构，例如基底凹孔102a可沿第二方向Y延伸且延伸的长度与弯折区PA沿第二方向Y延伸长度相等。
半导体器件层200设置于基底100，具体地，半导体器件层200设置于基底100的表面。半导体器件层200包括若干层间绝缘层、通过层间绝缘层间隔设置的半导体层210、第一金属层230、第二金属层250及第三金属层270。即在半导体层210与第一金属层230之间、第一金属层230与第二金属层250之间、第二金属层250与第三金属层270之间均设置有层间绝缘层，以将半导体层210、第一金属层230、第二金属层250及第三金属层270绝缘地间隔开。
半导体层210可设置在主区MA中，并设置在基底100上。半导体层 210可包括无机半导体(例如无定形硅、多晶硅、氧化物半导体等)、有机半导体等。
半导体层210可以包括源区域和漏区域及位于源区域和漏区域之间的沟道。
第一金属层230可以是图案化的金属层。第一金属层230位于半导体层210远离基底100的一侧并通过层间绝缘层与半导体层210间隔设置。第一金属层230可包括设置于主区MA的第一栅极电极层231和设置于周边区PA1及换线区PA2的扇出引线层232。扇出引线层232可设置在周边区PA1及换线区PA2中的不靠近弯折区BA的部分，即扇出引线层232不延伸至弯折区BA的边缘。扇出引线层232可包括第一扇出引线层232a和第二扇出引线层232b。第一扇出引线层232a可在周边区PA1沿第一方向X延伸。第二扇出引线层232b可在换线区PA2沿第一方向X延伸，并可通过设置在换线区PA2的电极片500与外部装置电连接。第一金属层230可包括金属、金属合金、金属氮化物、导电金属氧化物等，这些材料可单独使用或以其适当的组合使用。第一金属层230可以是透明的导电材料。
第二金属层250可以是图案化的金属层。第二金属层250位于第一金属层230远离基底100的一侧并通过层间绝缘层与第一金属层230间隔设置。第二金属层250可以是第二栅极电极层。可选地，第二金属层250与第一栅极电极层231以及第二金属层250与第一栅极电极层231之间的层间绝缘层可形成电容器。第二金属层250可包括金属、金属合金、金属氮化物、导电金属氧化物等，这些材料可单独使用或以其适当的组合使用。第二金属层250可以是透明的导电材料。
第三金属层270可以是图案化的金属层。第三金属层270位于第二金属层250远离基底100的一侧并通过层间绝缘层与第二金属层250间隔设置。第三金属层270可以包括位于主区MA的源电极层271和漏电极层272，以及位于周边区PA1、弯折区BA及换线区PA2的连接引线层273。源电极层271可通过例如接触孔直接接触半导体层210的源区域。漏电极层272可通过例如接触孔直接接触半导体层210的漏区域。周边区PA1和换线区PA2的第一金属层230也可以与连接引线层273存在电连接关系， 即第一扇出引线层232a和第二扇出引线层232b可以与连接引线层273存在电连接关系。可选地，连接引线层273还可以与第二金属层250电连接。第三金属层270可包括金属、金属合金、金属氮化物、导电金属氧化物等，这些材料可单独使用或以其适当的组合使用。第三金属层270可以是透明的导电材料。
各层间绝缘层在周边区PA1及换线区PA2高低错位分布，即各层间绝缘层在周边区PA1及换线区PA2呈阶梯分布并暴露至少一层层间绝缘层的至少部分上表面，以形成与弯折区BA对应的贯通开口201a及与贯通开口201a层叠且宽度大于贯通开口201a宽度的第二开孔202，贯通开口201a和基底凹孔102a连通形成第一开孔201，第一开孔201与第二开孔202一并形成阶梯孔。第一开孔201可以是槽结构，例如第一开孔201可沿第二方向Y延伸且延伸的长度与弯折区PA沿第二方向Y延伸长度相等。第二开孔202可以是槽结构，例如第二开孔202可沿第二方向Y延伸且延伸的长度与周边区PA1或换线区PA2沿第二方向Y延伸长度相等。
半导体器件层200的连接引线层273沿阶梯孔的侧壁和底部延伸。连接引线层273覆盖在第一开孔201和第二开孔202的侧壁和底部上，使得连接引线层273形成沿阵列基板10厚度方向的弯折结构，增加了连接引线层273的延伸长度。
根据本申请实施例的阵列基板10，具有主区、周边区、弯折区及换线区。弯折区BA和周边区PA1靠近弯折区BA的部分以及换线区PA2靠近弯折区BA的部分形成有阶梯孔，使得弯折区BA易于弯折。并且，第三金属层270中的连接引线层273沿阶梯孔的侧壁和底部延伸。在阵列基板10弯折时，第三金属层270中的连接引线层273的弯曲半径减小，以减小第三金属层270拉伸形变，而且，同时增加了第三金属层270的延伸长度，减小了单位长度的第三金属层270的拉伸形变，可尽量避免第三金属层270拉伸断裂。
请一并参阅图3和图4，图3示出根据本申请的阵列基板的周边区PA1、弯折区BA及换线区PA2的一个实施例的沿第一方向X的局部截面结构示意图，图4示出根据本申请的阵列基板的周边区PA1、弯折区BA 及换线区PA2的另一个实施例的沿第一方向X的局部截面结构示意图。
在一些实施例中，第二开孔202的侧壁与第二开孔202的底部的夹角α为钝角。可选地，夹角α的范围可以为100°至130°。
在一些实施例中，第一开孔201的侧壁与第一开孔201的底部的夹角β为钝角。可选地，夹角β的范围可以为100°至130°。
夹角α或夹角β为钝角，能够使第三金属层270在第二开孔202和第一开孔201处延伸时平缓过渡，使第三金属层270不易因角度过小而发生断裂。并且，若夹角α或夹角β为直角或锐角，在形成第三金属层270时容易在直角或锐角处出现成膜不完全、断裂、裂纹或短路连接等缺陷。
在一些实施例中，第一开孔201具有圆滑的侧壁。第一开孔201的圆滑的侧壁能够使沿阶梯孔的侧壁和底部延伸的第三金属层270尽量避免在第一开孔201的侧壁处断裂断路。
在一些实施例中，第一开孔201与第二开孔202之间具有圆滑过渡角。圆滑过渡角能够使沿阶梯孔的侧壁和底部延伸的第三金属层270尽量避免在第一开孔201与第二开孔202之间过渡角处断裂断路。
在一些实施例中，基底100包括依次层叠设置的基层110、阻挡层120和缓冲层130。基层110、阻挡层120和缓冲层130层叠设置。可以理解的是基层110可以是单层或多层，多层基层110之间也可以设置有无机阻隔层。对应地，半导体层210设置于缓冲层130远离基层110的表面上。基层110可以是柔性的透明有机材料层，例如基层110的材料可以是聚酰亚胺类树脂。阻挡层120和缓冲层130可以是无机材料层，例如氧化硅层、氮化硅层。阻挡层120和缓冲层130可阻挡水氧的渗透。
缓冲层130还可防止金属原子和/或杂质扩散进入半导体器件层200。另外，缓冲层115可控制结晶工艺中形成半导体层210的传热速率，从而获得具有均匀厚度的半导体层210。进一步地，当阻挡层120的表面不平整时，缓冲层130可用作平坦化层，以增加阻挡层120的表面平坦性。缓冲层130可以是单层或多层。
在一些实施例中，如图4所示，第一开孔201的底面位于基层110的上表面。这样能够减薄弯折区BA内无机材料层的厚度，提高阵列基板10 的弯折区BA的弯折性能。在另一些实施例中，如图3所示，第一开孔201的底面位于阻挡层120。即阻挡层120在第一开孔201处相对于阻挡层120的其他部分减薄，使得第一开孔201的底面位于基层110的上表面与阻挡层120的上表面之间。在相应减薄弯折区BA内无机材料层的厚度的同时保留部分厚度的阻挡层120，在尽量保证阵列基板10的弯折区BA的弯折性能的同时提高隔绝水氧的效果。
在一些实施例中，半导体器件层200包括位于半导体层210与第一金属层230之间的第一层间绝缘层220、位于第一金属层230与第二金属层250之间的第二层间绝缘层240、及位于第二金属层250与第三金属层270之间的第三层间绝缘层260。第一层间绝缘层220、第二层间绝缘层240和第三层间绝缘层260在周边区PA1及换线区PA2内依次层叠设置。
在一些实施例中，如图3所示，第二开孔202的底面位于第一层间绝缘层220的上表面。在另一些实施例中，如图4所示，第二开孔202的底面位于第一层间绝缘层220。即第一层间绝缘层220在第二开孔202处相对于第一层间绝缘层220的其他部分减薄，使得第二开孔202的底面位于第一层间绝缘层220的上表面与基底100的上表面之间。这样，减薄弯折区BA两侧的层间绝缘层的厚度，能够提高阵列基板10的弯折性能，且形成阶梯孔，使第三金属层270在阶梯孔处过渡延伸。
请一并参阅图5，图5示出图1中E-E的截面结构示意图。
在一些实施例中，第三金属层270包括多条连接引线273a。具体地，第三金属层270中连接引线层273包括多条连接引线273a。连接引线273a位于周边区PA1、弯折区BA和换线区PA2，并沿第一开孔201和第二开孔202的侧壁和底部延伸。连接引线273a电连接第一扇出引线层232a和第二扇出引线层232b。多条连接引线273a沿第一方向X延伸且沿第二方向Y间隔设置，第一方向X与第二方向Y相交。
在一些实施例中，弯折区BA的阻挡层120包括沿第一方向X延伸且沿第二方向Y间隔设置的多个条状结构121，每个条状结构121设置有至少一条连接引线273a。图5中示出了每个条状结构121设置有一条连接引线273a的实施例。可以理解的是，每个条状结构121可以设置有多条连接 引线273a。在图5所示的实施例中，条状结构121沿第二方向Y的宽度大于等于连接引线273a沿第二方向Y的宽度。条状结构121能够为连接引线273a提供水氧隔绝作用，并且包括多个条状结构121的阻挡层120相比完全覆盖弯折区BA的阻挡层120，进一步提高了阵列基板10的弯折区BA的弯折性能。
请一并参阅图6和图7a-7f，图6示出根据本申请的阵列基板的制造方法的流程示意图，图7a-7f示出根据本申请的阵列基板的制造方法的各个步骤的截面结构示意图。
本申请实施例还提供一种阵列基板的制造方法，阵列基板具有主区MA、周边区PA1、弯折区BA及换线区PA2，周边区PA1围绕主区MA分布，弯折区BA位于周边区PA1与换线区PA2之间，阵列基板的制造方法包括步骤：
S110：如图7a所示，提供基底100。
其中，基底100可以包括依次层叠设置的基层110、阻挡层120和缓冲层130。在一些实施例中，步骤S110可以包括在玻璃基板上依次形成基层110、阻挡层120和缓冲层130。玻璃基板可在以下步骤中去除。基层110可使用柔性透明的材料形成，比如柔性的透明树脂基板。阻挡层120和缓冲层130可使用无机材料形成。
S120：如图7b所示，在基底100上对应主区MA形成图案化半导体层210，并在图案化半导体层210背向基底100侧形成第一层间绝缘层220。
其中，图案化半导体层210可使用无机半导体或有机半导体等形成。例如，可以在基底100上形成半导体层，然后可以通过刻蚀工艺形成图案化半导体层210。
第一层间绝缘层220可覆盖至少部分的图案化半导体层210。可选地，第一层间绝缘层220在整个基底100上形成，即第一层间绝缘层220覆盖图案化半导体层210，并且在基底100上未设置有图案化半导体层210的部分也覆盖有第一层间绝缘层220。第一层间绝缘层220可以使用硅化合物形成，例如氧化硅或氮化硅等。
S130：如图7c所示，在第一层间绝缘层220背向基底100侧形成图案化第一金属层230，图案化第一金属层230对应主区MA、周边区PA1及换线区PA2设置，并在图案化第一金属层230背向基底100侧形成第二层间绝缘层240。
其中，图案化第一金属层230可使用金属、金属合金、金属氮化物、导电金属氧化物等形成，例如钼(Mo)。例如，可以在第一层间绝缘层220上形成第一金属层，然后可以通过选择性刻蚀工艺形成图案化第一金属层230。
第二层间绝缘层240可覆盖至少部分的图案化第一金属层230。可选地，第二层间绝缘层240在整个第一层间绝缘层220上形成，即第二层间绝缘层240覆盖图案化第一金属层230，并且在整个第一层间绝缘层220上未设置有图案化第一金属层230的部分也覆盖有第二层间绝缘层240。第二层间绝缘层240可以使用硅化合物形成，例如氧化硅或氮化硅等。
S140：如图7d所示，在第二层间绝缘层240背向基底100侧对应主区MA形成图案化第二金属层250，并在图案化第二金属层250背向基底100侧形成第三层间绝缘层260。
其中，图案化第二金属层150可使用金属、金属合金、金属氮化物、导电金属氧化物等形成，例如Mo。例如，可以在第二层间绝缘层240上形成第二金属层，然后可以通过刻蚀工艺形成图案化第二金属层250。
第三层间绝缘层260可覆盖至少部分的图案化第二金属层250。可选地，第三层间绝缘层260在整个第二层间绝缘层240上形成，即第三层间绝缘层260覆盖图案化第二金属层250，并且在整个第二层间绝缘层240上未设置有图案化第二金属层250的部分也覆盖有第三层间绝缘层260。第三层间绝缘层260可以使用硅化合物形成，例如氧化硅或氮化硅等。
S150：如图7e所示，采用具有第一图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行第一图案化处理，形成对应弯折区BA的预置开孔203。
其中，可通过选择性刻蚀工艺进行第一图案化处理，以形成预置开孔203。例如，可使用与碳氟化合物和/或氧混合的气体在干法刻蚀工艺中进 行第一图案化处理。可选地，第一图案化处理可以包括采用多次刻蚀形成预置开孔203。即采用具有第一图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行第一图案化处理，形成对应弯折区BA的预置开孔203的步骤包括：采用具有第一图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行多次刻蚀，形成对应弯折区BA的预置开孔203。由于需要在第一图案化处理过程中同时形成分别与图案化半导体层210、图案化第一金属层230和图案化第二金属层250对应且具有不同深度的多个接触孔，因此采用多次刻蚀工艺进行第一图案化处理。
预置开孔203的底部可以位于基底100的上表面。在一些实施例中，预置开孔203的底部位于缓冲层130的上表面。
S160：如图7f所示，采用具有第二图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行第二图案化处理，形成宽度大于预置开孔203宽度的第二开孔202，同时使预置开孔203的深度增加以形成与第二开孔202层叠设置的第一开孔201。
其中，可通过刻蚀工艺进行第二图案化处理。例如，可使用与碳氟化合物和/或氧混合的气体在干法刻蚀工艺中进行第二图案化处理。优选地，第二图案化处理包括采用单次刻蚀形成第二开孔202和第一开孔201。采用具有第二图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行第二图案化处理，形成宽度大于预置开孔203宽度的第二开孔202，同时使预置开孔203的深度增加以形成与第二开孔202层叠设置的第一开孔201的步骤包括：采用具有第二图案的掩模对第一层间绝缘层220、第二层间绝缘层240及第三层间绝缘层260进行单次刻蚀，形成宽度大于预置开孔203宽度的第二开孔202，同时使预置开孔203的深度增加以形成与第二开孔202层叠设置的第一开孔201。由于仅需要形成第二开孔202以及对预置开孔203继续进行刻蚀以形成第一开孔201，因此第二图案化处理可采用单次刻蚀。并且由于单次刻蚀能够更好地控制第二开孔202的角度和侧壁质量，能够避免第二开孔202的侧壁与底面之间角度α过小而导致的诸如底切(under cut)的缺陷，因此能够在 后续设置金属层的工序中尽量避免残膜问题，进而能够尽量避免由残膜引起的金属层中角度α处的导线短路的缺陷。
第一开孔201在第一方向X的宽度可以与预置开孔203在第一方向X的宽度相等，第二开孔202在第一方向X的宽度大于第一开孔201在第一方向X的宽度。在一些实施例中，第一开孔201的底面位于基层110的上表面，第二开孔202的底面位于第一层间绝缘层220的上表面与基底100的上表面之间。在另一些实施例中，第一开孔201的底面位于基层110的上表面与阻挡层120的上表面之间，第二开孔202的底面位于第一层间绝缘层220的上表面。
进一步地，在步骤S160之后，在刻蚀后的第三层间绝缘层260的上表面、上述多个接触孔及第一开孔201和第二开孔202的侧壁和底面形成第三金属层270。
根据本申请实施例的阵列基板的制造方法，先图案化形成预置开孔203，再图案化第二开孔202，并在预置开孔203的基础上加深形成第一开孔201，同时对预置开孔203的侧壁进行再处理，修饰并去除预置开孔203侧壁的缺陷，从而当在第一开孔201和第二开孔202设置第三金属层270时能够尽量避免由于诸如底切的缺陷而导致的第三金属层270中引线之间的短路。
本申请实施例还提供一种显示面板，包括根据上述任一实施例的阵列基板10。显示面板可以例如是利用有机发光二极管(Organic Light Emitting Display，OLED)的显示面板。显示面板可以包括层叠设置在阵列基板10上的平坦化层、阳极层、像素定义层、支撑柱、发光层、阴极层、封装层等。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (19)

  1. 一种阵列基板，具有主区、周边区、弯折区及换线区，所述周边区围绕所述主区分布，所述弯折区位于所述周边区与所述换线区之间，所述阵列基板包括：
    基底，包括位于所述主区、所述周边区及所述换线区的平展部以及位于所述弯折区的凹陷部，所述凹陷部的厚度小于所述平展部的厚度以使所述基底对应所述弯折区形成基底凹孔；
    半导体器件层，设置于所述基底，所述半导体器件层包括若干层间绝缘层、通过层间绝缘层间隔设置的半导体层、及若干金属层，各所述层间绝缘层在所述周边区及换线区高低错位分布，以形成与所述弯折区对应的贯通开口及与所述贯通开口层叠且宽度大于所述贯通开口宽度的第二开孔，所述贯通开口和所述基底凹孔连通形成第一开孔，所述第一开孔与所述第二开孔一并形成阶梯孔。
  2. 根据权利要求1所述的阵列基板，其中，所述若干金属层包括第一金属层、第二金属层及第三金属层，所述第三金属层沿所述阶梯孔的侧壁和底部延伸并电连接所述周边区与所述换线区的所述第一金属层。
  3. 根据权利要求1所述的阵列基板，其中，所述第二开孔的侧壁与所述第二开孔的底部的夹角为钝角。
  4. 根据权利要求1所述的阵列基板，其中，所述第二开孔的侧壁与所述第二开孔的底部的夹角的范围为100°至130°。
  5. 根据权利要求1所述的阵列基板，其中，所述第一开孔的侧壁与所述第一开孔的底部的夹角为钝角。
  6. 根据权利要求1所述的阵列基板，其中，所述第一开孔的侧壁与所述第一开孔的底部的夹角的范围为100°至130°。
  7. 根据权利要求1所述的阵列基板，其中，所述第一开孔具有圆滑的侧壁和/或所述第一开孔与所述第二开孔之间具有圆滑过渡角。
  8. 根据权利要求2所述的阵列基板，其中，所述基底包括依次层叠设置的基层、阻挡层和缓冲层，所述第一开孔的底面位于所述基层的上表 面。
  9. 根据权利要求2所述的阵列基板，其中，所述基底包括依次层叠设置的基层、阻挡层和缓冲层，所述第一开孔的底面位于所述阻挡层。
  10. 根据权利要求8或9所述的阵列基板，其中，所述半导体器件层的若干层间绝缘层包括位于所述半导体层与所述第一金属层之间的第一层间绝缘层、位于所述第一金属层与所述第二金属层之间的第二层间绝缘层、及位于所述第二金属层与所述第三金属层之间的第三层间绝缘层；
    所述第二开孔的底面位于所述第一层间绝缘层的上表面。
  11. 根据权利要求2所述的阵列基板，其中，所述半导体器件层的若干层间绝缘层包括位于所述半导体层与所述第一金属层之间的第一层间绝缘层、位于所述第一金属层与所述第二金属层之间的第二层间绝缘层、及位于所述第二金属层与所述第三金属层之间的第三层间绝缘层；
    所述第二开孔的底面位于所述第一层间绝缘层。
  12. 根据权利要求10所述的阵列基板，其中，所述第三金属层包括多条连接引线，多条所述连接引线沿第一方向延伸且沿第二方向间隔设置，所述第一方向与所述第二方向相交。
  13. 根据权利要求12所述的阵列基板，其中，所述弯折区的所述阻挡层包括沿所述第一方向延伸且沿所述第二方向间隔设置的多个条状结构，每个所述条状结构设置有至少一条所述连接引线。
  14. 根据权利要求12所述的阵列基板，其中，所述第一金属层包括设置于主区的第一栅极电极层和设置于周边区及换线区的扇出引线层，所述扇出引线层包括第一扇出引线层和第二扇出引线层，所述第一扇出引线层在所述周边区延伸，所述第二扇出引线层在换线区延伸，并通过设置在换线区的电极片与外部装置电连接。
  15. 根据权利要求14所述的阵列基板，其中，所述第一扇出引线层和第二扇出引线层分别与所述连接引线电性连接。
  16. 一种阵列基板的制造方法，其中，所述阵列基板具有主区、周边区、弯折区及换线区，所述周边区围绕所述主区分布，所述弯折区位于所述周边区与所述换线区之间，所述阵列基板的制造方法包括：
    提供基底；
    在所述基底上对应所述主区形成图案化半导体层，并在所述图案化半导体层背向所述基底侧形成第一层间绝缘层；
    在所述第一层间绝缘层背向所述基底侧形成图案化第一金属层，所述图案化第一金属层对应所述主区、所述周边区及所述换线区设置，并在所述图案化第一金属层背向所述基底一侧形成第二层间绝缘层；
    在所述第二层间绝缘层背向所述基底侧对应所述主区的表面形成图案化第二金属层，并在所述图案化第二金属层背向所述基底一侧形成第三层间绝缘层；
    采用具有第一图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行第一图案化处理，形成对应所述弯折区的预置开孔；
    采用具有第二图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行第二图案化处理，形成宽度大于所述预置开孔宽度的第二开孔，同时使所述预置开孔的深度增加以形成与所述第二开孔层叠设置的第一开孔。
  17. 根据权利要求16所述的阵列基板的制造方法，其中，所述采用具有第一图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行第一图案化处理，形成对应所述弯折区的预置开孔，包括：采用具有第一图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行多次刻蚀，形成对应所述弯折区的所述预置开孔。
  18. 根据权利要求16所述的阵列基板的制造方法，其中，所述采用具有第二图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行第二图案化处理，形成宽度大于所述预置开孔宽度的第二开孔，同时使所述预置开孔的深度增加以形成与所述第二开孔层叠设置的第一开孔，包括：采用具有第二图案的掩模对所述第一层间绝缘层、所述第二层间绝缘层及所述第三层间绝缘层进行单次刻蚀，形成宽度大于所述预置开孔宽度的第二开孔，同时使所述预置开孔的深度增加以形成与 所述第二开孔层叠设置的第一开孔。
  19. 一种显示面板，包括权利要求1至18任一项所述的阵列基板。
PCT/CN2020/129128 2020-01-06 2020-11-16 阵列基板、显示面板及阵列基板的制造方法 WO2021139403A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/591,197 US11967599B2 (en) 2020-01-06 2022-02-02 Array substrate and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010009045.0 2020-01-06
CN202010009045.0A CN111180467A (zh) 2020-01-06 2020-01-06 阵列基板、显示面板及阵列基板的制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/591,197 Continuation US11967599B2 (en) 2020-01-06 2022-02-02 Array substrate and display panel

Publications (1)

Publication Number Publication Date
WO2021139403A1 true WO2021139403A1 (zh) 2021-07-15

Family

ID=70654511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/129128 WO2021139403A1 (zh) 2020-01-06 2020-11-16 阵列基板、显示面板及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US11967599B2 (zh)
CN (1) CN111180467A (zh)
WO (1) WO2021139403A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180467A (zh) 2020-01-06 2020-05-19 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148826A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Flexible display apparatus and method of manufacturing the same
CN108336099A (zh) * 2018-03-28 2018-07-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN108493155A (zh) * 2018-05-31 2018-09-04 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
CN109659320A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 阵列基板及具有该阵列基板的显示装置
CN111180467A (zh) * 2020-01-06 2020-05-19 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131548A (ko) * 2011-05-25 2012-12-05 삼성디스플레이 주식회사 유기층 증착 장치
CN102934154B (zh) * 2011-05-26 2016-04-13 株式会社日本有机雷特显示器 显示面板及其制造方法
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
CN104716147B (zh) * 2015-04-01 2018-05-08 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
KR102370406B1 (ko) 2017-07-10 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107579081B (zh) * 2017-09-27 2020-04-03 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN108364960B (zh) * 2018-02-22 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
CN110429125A (zh) * 2019-08-12 2019-11-08 京东方科技集团股份有限公司 柔性显示基板及其制作方法、柔性显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148826A1 (en) * 2015-11-23 2017-05-25 Samsung Display Co., Ltd. Flexible display apparatus and method of manufacturing the same
CN108336099A (zh) * 2018-03-28 2018-07-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN108493155A (zh) * 2018-05-31 2018-09-04 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
CN109659320A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 阵列基板及具有该阵列基板的显示装置
CN111180467A (zh) * 2020-01-06 2020-05-19 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法

Also Published As

Publication number Publication date
CN111180467A (zh) 2020-05-19
US11967599B2 (en) 2024-04-23
US20220157859A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7194291B2 (ja) 表示パネルとその製造方法
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
CN102969329B (zh) 含具有反射结构的电极的有机发光显示装置及其制造方法
TWI485499B (zh) 液晶顯示面板陣列基板及其製造方法
WO2019100874A1 (zh) 显示基板及其制造方法以及对应显示面板及其封装方法
US20230337507A1 (en) Display substrate, preparation method thereof and display device
CN213242598U (zh) 显示面板和显示装置
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2021088129A1 (zh) Oled显示面板、显示装置及制备方法
CN111584516B (zh) 阵列基板及其制备方法、显示面板
WO2021017243A1 (zh) 显示面板母板和显示面板母板的制备方法
WO2021139403A1 (zh) 阵列基板、显示面板及阵列基板的制造方法
WO2021114474A1 (zh) 一种阵列基板及其制备方法
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
KR20210086343A (ko) 기판 홀을 포함하는 디스플레이 장치
US20230165067A1 (en) Organic light emitting diode (oled) display panel and method of fabricating same
TWI467724B (zh) 應用於面板的導電結構及其製造方法
WO2023103044A1 (zh) 显示面板、显示装置以及显示面板的制作方法
WO2024044948A1 (zh) 显示基板及其制作方法和显示装置
WO2022111074A1 (zh) 显示面板、显示装置和制造方法
TWI814636B (zh) 主動元件基板
JP2008042062A (ja) 接続用開口部の形成方法
CN113571587B (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2023201581A1 (zh) 显示面板及制作方法、显示装置
WO2023240718A1 (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20912185

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20912185

Country of ref document: EP

Kind code of ref document: A1