WO2020179239A1

WO2020179239A1 - 半導体装置

Info

Publication number: WO2020179239A1
Application number: PCT/JP2020/001272
Authority: WO
Inventors: 規行柿本; 寛石野; 真二平光
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-03-06
Filing date: 2020-01-16
Publication date: 2020-09-10
Anticipated expiration: 2021-09-06
Also published as: JP7120083B2; US20210398951A1; JP2020145319A; CN113519050A; CN113519050B; US11817429B2

Abstract

半導体装置は、一面および裏面に電極が設けられた複数の半導体素子（３１、３２）と、半導体素子を挟むように配置された放熱部材であって、一面側の電極と電気的に接続された第１部材（４１、４２）、および、裏面側の電極と電気的に接続された第２部材（５１、５２）と、放熱部材に連なる端子（７１、７２）と、を備える。板厚方向からの平面視において、第２部材の面積が第１部材よりも小さく、半導体素子が第２部材の長手方向に並んで配置されている。半導体装置は、第２部材との間に形成されたはんだ接合部として、半導体素子と第２部材とを電気的に接続する第１接合部（１３１、１３２）と、端子の少なくとも１つと第２部材とを電気的に接続する第２接合部（１２１，１２２）と、を更に有する。第２部材の重心（Ｃｇ１、Ｃｇ２）を通り、板厚方向および長手方向と直交する軸（ＡＸ１１、ＡＸ１２）に対して、はんだ接合部が線対称に配置されている。

Description

半導体装置

関連出願の相互参照

　本出願は、２０１９年３月６日に出願された日本国特許出願２０１９－４０９５３号に基づくものであり、ここにその記載内容を参照により援用する。

　本開示は、半導体装置に関する。

　特許文献１には、半導体装置が提案されている。半導体装置は、半導体素子と、放熱部材と、端子を備えている。半導体素子は、板厚方向の両面に電極を有している。放熱部材は、一面側の電極に電気的に接続された第１部材と、裏面側の電極に電気的に接続された第２部材を有している。端子は、放熱部材に連なっている。

ＪＰ　２０１６－１９７７０６　Ａ

　板厚方向からの平面視において、第２部材の面積が第１部材の面積よりも小さくされている。このような構成では、放熱部材のうち、面積の大きい第１部材を板厚方向において位置決めし、この状態で第２部材のはんだ接合部を形成する。よって、第１部材と第２部材とが相対的に傾くおそれがある。

　複数の半導体素子を備える構成では、少なくとも２つの半導体素子が並んで配置された方向が第２部材の長手方向とされる。第２部材の長手方向において傾きが生じると、短手方向に較べて変位量が大きい。

　本開示の目的は、放熱部材の傾きを抑制できる半導体装置を提供することにある。

　本開示の一態様によると、半導体装置は、一面および一面と板厚方向において反対の裏面に電極が設けられた複数の半導体素子と、複数の半導体素子を挟むように配置された放熱部材であって、一面側の電極のそれぞれと電気的に接続された第１部材、および、裏面側の電極のそれぞれと電気的に接続された第２部材と、放熱部材に連なる複数の端子と、を備える。

　板厚方向からの平面視において、第２部材の面積が第１部材の面積よりも小さくされるとともに、少なくとも２つの半導体素子が第２部材の長手方向に並んで配置されている。半導体装置は、第２部材との間に形成された複数のはんだ接合部として、半導体素子のそれぞれと第２部材とを電気的に接続する第１接合部と、端子の少なくとも１つと第２部材とを電気的に接続する第２接合部と、を有している。

　そして、第２部材の重心を通り、板厚方向および長手方向と直交する軸に対して、複数のはんだ接合部が線対称配置とされている。

　この半導体装置によれば、半導体素子が並んで配置された方向、すなわち第２部材の長手方向と、半導体素子の板厚方向とに直交し、第２部材の重心を通る軸に対して、第２部材のはんだ接合部が線対称配置とされている。これにより、はんだ接合部を形成する際に、第２部材の長手方向において、第２部材の重心に対し、はんだの表面張力のバランスがとれる。したがって、第１部材と第２部材とが相対的に傾くのを抑制することができる。特に長手方向において放熱部材が傾くのを抑制することができる。

本開示についての上記および他の目的、特徴や利点は、添付図面を参照した下記詳細な説明から、より明確になる。添付図面において、
図１は、電力変換装置が適用される車両の駆動システムの概略構成を示す図である。図２は、第１実施形態に係る半導体装置を示す平面図である。図３は、主端子側から見た半導体装置の平面図である。図４は、図２のＩＶ－ＩＶ線に沿う断面図である。図５は、図２のＶ－Ｖ線に沿う断面図である。図６は、封止樹脂体を省略した状態を示す平面図である。図７は、図６をＸ１方向から見た平面図である。図８は、エミッタ側のヒートシンクを省略した状態を示す平面図である。図９は、第１実施形態に係る半導体モジュールを示す平面図である。図１０は、図９をＸ２方向から見た平面図である。図１１は、配線インダクタンスを考慮した半導体モジュールの等価回路図である。図１２は、半導体装置において、封止樹脂体内の構造を示した平面図である。図１３は、第１変形例を示す平面図である。図１４は、第２変形例を示す平面図である。図１５は、第３変形例を示す平面図である。図１６は、第２実施形態に係る半導体モジュールを示す平面図である。図１７は、図１６をＸ３方向から見た平面図である。図１８は、負荷線の位置検証に用いた上下アームのモデルである。図１９Ａは、スイッチング素子の駆動時における各出力端子に流れる電流を示す図である。図１９Ｂは、スイッチング素子の駆動時における各出力端子に流れる電流を示す図である。図２０は、配線抵抗を考慮した半導体モジュールの等価回路図である。図２１は、抵抗比率と実効値電流比率との関係を示す図である。図２２は、抵抗比率と実効値電流比率との関係を示す図である。図２３は、抵抗比率と実効値電流比率との関係を示す図である。図２４は、抵抗比率と実効値電流比率との関係を示す図である。図２５は、第４変形例を示す平面図である。図２６は、第５変形例を示す平面図である。図２７は、第６変形例を示す平面図である。図２８は、第７変形例を示す平面図である。図２９は、第８変形例を示す平面図である。図３０は、第９変形例を示す平面図である。図３１は、第３実施形態に係る半導体装置を示す平面図である。図３２は、はんだのリフロー工程を示す模式的な図である。図３３は、第１０変形例を示す平面図である。図３４は、第１１変形例を示す平面図である。図３５は、電流の局所的な集中を説明する図である。図３６は、第４実施形態に係る半導体装置を示す平面図である。図３７は、図３６のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。図３８は、シミュレーションに用いたモデルを示す図である。図３９は、厚みとはんだ接合部の電流密度の最大値との関係を示す図である。図４０は、第１２変形例を示す平面図である。

　図面を参照しながら、複数の実施形態を説明する。

　（第１実施形態）
　本実施形態に係る半導体装置および半導体モジュールは、電力変換装置に適用される。電力変換装置は、たとえば車両の駆動システムに適用される。電力変換装置は、電気自動車（ＥＶ）やハイブリッド自動車（ＨＶ）などの車両に適用可能である。以下では、ハイブリッド自動車に適用される例について説明する。

　＜車両の駆動システム＞
　先ず、車両の駆動システムの概略構成について説明する。図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。

　直流電源２は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。また、回生時には発電機として機能する。車両は、走行駆動源として、図示しないエンジンと、モータジェネレータ３を備えている。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。

　＜電力変換装置の回路構成＞
　次に、電力変換装置４の回路構成について説明する。図１に示すように、電力変換装置４は、インバータ５と、制御回路部６と、平滑コンデンサＣｓを備えている。インバータ５は、電力変換部である。インバータ５は、ＤＣ－ＡＣ変換部である。電力変換部は、上下アーム７を備えて構成されている。

　上下アーム７は、上アーム７Ｕと下アーム７Ｌとが直列接続された回路である。上アーム７Ｕおよび下アーム７Ｌのそれぞれは、ゲート電極を備えた複数のスイッチング素子を有している。上アーム７Ｕおよび下アーム７Ｌのそれぞれにおいて、複数のスイッチング素子は互いに並列接続されている。本実施形態では、スイッチング素子として、ｎチャネル型のＩＧＢＴを採用している。

　上アーム７Ｕは、２つのスイッチング素子Ｑ１を有している。２つのスイッチング素子Ｑ１には、還流用のダイオードＤ１が個別に接続されている。ダイオードＤ１は、対応するスイッチング素子Ｑ１に対して逆並列に接続されている。並列接続された２つのスイッチング素子Ｑ１は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。２つのスイッチング素子Ｑ１のゲート電極は、たとえば同じ駆動回路部（ゲートドライバ）に、電気的に接続されている。上アーム７Ｕは、後述する２つの半導体素子３１によって構成されている。

　下アーム７Ｌは、２つのスイッチング素子Ｑ２を有している。２つのスイッチング素子Ｑ２には、還流用のダイオードＤ２が個別に接続されている。ダイオードＤ２は、対応するスイッチング素子Ｑ２に対して逆並列に接続されている。並列接続された２つのスイッチング素子Ｑ２は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。２つのスイッチング素子Ｑ２のゲート電極は、たとえば同じ駆動回路部に、電気的に接続されている。下アーム７Ｌは、後述する２つの半導体素子３２によって構成されている。

　スイッチング素子Ｑ１、Ｑ２は、ＩＧＢＴに限定されない。たとえば、ＭＯＳＦＥＴを採用することもできる。ダイオードＤ１、Ｄ２としては、寄生ダイオードを用いることもできる。

　上アーム７Ｕと下アーム７Ｌは、上アーム７Ｕを電力ライン８Ｐ側として、電力ライン８Ｐ、８Ｎの間で直列接続されている。電力ライン８Ｐは、高電位側の電力ラインである。電力ライン８Ｐは、直流電源２の正極に接続されている。電力ライン８Ｐは、平滑コンデンサＣｓの正極側の端子に接続されている。電力ライン８Ｎは、低電位側の電力ラインである。電力ライン８Ｎは、直流電源２の負極に接続されている。電力ライン８Ｎは、平滑コンデンサＣｓの負極側の端子に接続されている。電力ライン８Ｎは、接地ラインとも称される。

　インバータ５は、平滑コンデンサＣｓを介して直流電源２に接続されている。インバータ５は、上記した上下アーム７を３組有している。インバータ５は、三相分の上下アーム７を有している。各相において、スイッチング素子Ｑ１のコレクタ電極は、電力ライン８Ｐに接続されている。スイッチング素子Ｑ２のエミッタ電極は、電力ライン８Ｎに接続されている。スイッチング素子Ｑ１のエミッタ電極と、スイッチング素子Ｑ２のコレクタ電極とは、互いに接続されて上下アーム７の接続点を形成している。

　Ｕ相の上下アーム７の接続点は、モータジェネレータ３の固定子に設けられたＵ相巻線に接続されている。Ｖ相の上下アーム７の接続点は、モータジェネレータ３のＶ相巻線に接続されている。Ｗ相の上下アーム７の接続点は、モータジェネレータ３のＷ相巻線に接続されている。各相の上下アーム７の接続点は、相ごとに設けられた負荷線９を介して、対応する相の巻線に接続されている。負荷線９は、出力線とも称される。

　インバータ５は、制御回路部６によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動される。車両の回生制動時、車輪からの回転力を受けて、モータジェネレータ３は三相交流電圧を発電する。インバータ５は、モータジェネレータ３が発電した三相交流電圧を、制御回路部６によるスイッチング制御にしたがって直流電圧に変換し、電力ライン８Ｐへ出力することもできる。このように、インバータ５は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。

　制御回路部６は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。制御回路部６は、インバータ５のスイッチング素子Ｑ１、Ｑ２を動作させるための駆動指令を生成し、図示しない駆動回路部に出力する。制御回路部６は、具体的には、駆動指令としてＰＷＭ信号を出力する。駆動指令は、たとえば出力デューティ比である。制御回路部６は、図示しない上位ＥＣＵから入力されるトルク要求や各種センサにて検出された信号に基づいて、駆動指令を生成する。

　各種センサとしては、モータジェネレータ３の各相の巻線に流れる相電流を検出する電流センサ、モータジェネレータ３の回転子の回転角を検出する回転角センサ、平滑コンデンサＣｓの両端電圧、すなわち電力ライン８Ｐの電圧を検出する電圧センサなどがある。電力変換装置４は、これらの図示しないセンサを有している。

　電力変換装置４は、図示しない駆動回路部を有している。駆動回路部は、制御回路部６からの駆動指令に基づいて駆動信号を生成し、対応する上下アーム７のスイッチング素子Ｑ１、Ｑ２のゲート電極に出力する。これにより、スイッチング素子Ｑ１、Ｑ２を駆動、すなわちオン駆動、オフ駆動させる。駆動回路部は、たとえばアームごとに設けられている。

　平滑コンデンサＣｓは、電力ライン８Ｐ、８Ｎの間に接続されている。平滑コンデンサＣｓは、直流電源２とインバータ５との間に設けられており、インバータ５と並列に接続されている。平滑コンデンサＣｓは、たとえば直流電源２から供給された直流電圧を平滑化し、その直流電圧の電荷を蓄積する。平滑コンデンサＣｓの両端間の電圧が、モータジェネレータ３を駆動するための直流の高電圧となる。

　電力変換装置４は、電力変換部であるコンバータ、フィルタコンデンサなどを、さらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換部である。コンバータは、直流電源２と平滑コンデンサＣｓとの間に設けられる。コンバータは、たとえば直流電源２から供給される直流電圧を昇圧する。コンバータに、降圧機能をもたせることもできる。コンバータは、たとえば上下アームとリアクトルを有して構成される。コンバータの上下アームを、上下アーム７と同じ構成としてもよい。昇圧機能のみの場合、コンバータの下アーム側をインバータ５の下アーム７Ｌと同じ構成とし、上アーム側をダイオードにて構成してもよい。フィルタコンデンサは、直流電源２に並列に接続されている。フィルタコンデンサは、たとえば直流電源２からの電源ノイズを除去する。

　＜半導体装置の構造＞
　次に、インバータ５を構成する半導体装置について説明する。上下アーム７は、後述するひとつの半導体モジュール１０により構成される。半導体モジュール１０は、図２～図８に示す２種類（２品番）の半導体装置１１、１２を備えて構成される。半導体装置１１は上アーム７Ｕを構成し、半導体装置１２は下アーム７Ｌを構成する。

　半導体装置１１、１２は、互いに仕様が異なっている。図２～図８では、それぞれの半導体素子の板厚方向をＺ方向、Ｚ方向に直交し、少なくとも２つの半導体素子が並んで配置された方向をＸ方向、Ｚ方向およびＸ方向に直交する方向をＹ方向としている。特に断りのない場合、Ｘ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状としている。図２～図８では、便宜上、２つの半導体装置１１、１２を横並びで図示している。図６～図８では、封止樹脂体を省略して図示している。さらに図８では、エミッタ側のヒートシンクを省略して図示している。図８では、便宜上、タイバーなどの不要部分を除去する前のリードフレームの状態を図示している。

　先ず、上アーム７Ｕ側の半導体装置１１について説明する。半導体装置１１の要素については、符号の数字の末尾を「１」としている。図２～図８に示すように、半導体装置１１は、封止樹脂体２１と、半導体素子３１と、ヒートシンク４１、５１と、ターミナル６１と、主端子７１と、信号端子８１を備えている。

　封止樹脂体２１は、対応する半導体素子３１などを封止している。封止樹脂体２１は、たとえばエポキシ系樹脂からなる。封止樹脂体２１は、たとえばトランスファモールド法により成形されている。図２～図５に示すように、封止樹脂体２１は、略直方体状をなしている。封止樹脂体２１は、平面略矩形状をなしている。

　半導体素子３１は、半導体基板に、スイッチング素子Ｑ１およびダイオードＤ１が形成されてなる。半導体素子３１には、ＲＣ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴが形成されている。半導体素子３１は、半導体チップとも称される。半導体素子３１は、Ｚ方向に電流が流れる縦型構造をなしている。

　図４に示すように、Ｚ方向において、半導体素子３１の一面にコレクタ電極３１ｃが形成され、裏面にエミッタ電極３１ｅが形成されている。コレクタ電極３１ｃはダイオードＤ１のカソード電極を兼ねており、エミッタ電極３１ｅはダイオードＤ１のアノード電極を兼ねている。コレクタ電極３１ｃが高電位側の電極であり、エミッタ電極３１ｅが低電位側の電極である。エミッタ電極形成面には、信号用の電極であるパッド（図示略）も形成されている。

　半導体装置１１は、複数の半導体素子３１を有している。複数の半導体素子３１が並列接続されて、上アーム７Ｕが構成される。本実施形態では、２つの半導体素子３１を有している。図４および図８に示すように、２つの半導体素子３１は、互いに略一致する構造、すなわち互いに同じ形状および同じ大きさを有している。半導体素子３１は、平面略矩形状をなしている。２つの半導体素子３１は、コレクタ電極３１ｃがＺ方向における同じ側となるように配置されている。２つの半導体素子３１は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。

　図２および図８に示すように、２つの半導体素子３１は、Ｘ方向およびＺ方向に直交する軸ＡＸ１を対称軸として、線対称配置されている。本実施形態では、封止樹脂体２１が平面略矩形状をなしており、軸ＡＸ１が、封止樹脂体２１の外形のＸ方向中心と略一致するように、２つの半導体素子３１が配置されている。

　ヒートシンク４１、５１は、半導体素子３１の熱を半導体装置１１の外部に放熱する機能を果たす。ヒートシンク４１、５１は、放熱部材とも称される。ヒートシンク４１、５１は、半導体素子３１と電気的に接続されて配線としての機能を果たす。ヒートシンク４１、５１は、配線部材とも称される。ヒートシンク４１、５１は、銅などの金属材料を用いて形成されている。ヒートシンク４１、５１は、金属部材とも称される。

　ヒートシンク４１、５１は、複数の半導体素子３１を挟むように配置されている。Ｚ方向において、ヒートシンク４１、５１の間に、２つの半導体素子３１が互いに横並びで配置されている。半導体素子３１は、Ｚ方向からの投影視において、ヒートシンク４１、５１に内包されている。ヒートシンク４１、５１の板厚方向は、Ｚ方向に略平行となっている。図２、図６、および図８に示すように、ヒートシンク４１、５１において、Ｘ方向が長手方向、Ｙ方向が短手方向とされている。

　ヒートシンク４１、５１は、はんだなどの接合部材を介して、半導体素子３１と電気的に接続されている。図４に示すように、ヒートシンク４１は、はんだ９１ａを介してコレクタ電極３１ｃに接続されている。ヒートシンク５１は、はんだ９１ｂ、９１ｃおよびターミナル６１を介して、エミッタ電極３１ｅに接続されている。ターミナル６１は、半導体素子３１とヒートシンク５１とを電気的に中継する金属部材である。ターミナル６１は、Ｚ方向からの投影視においてエミッタ電極３１ｅとほぼ一致する形状をなしている。ターミナル６１は、平面略矩形状をなしている。ヒートシンク５１は、はんだ９１ｃを介してターミナル６１に接続されている。ターミナル６１における、ヒートシンク５１とは反対側の面が、はんだ９１ｂを介してエミッタ電極３１ｅに接続されている。

　図５、図６、および図７に示すように、ヒートシンク５１は、本体部５１ａと、継手部５１ｂを有している。本体部５１ａの一面に、ターミナル６１を介して半導体素子３１が接続されている。継手部５１ｂは、本体部５１ａに連なっている。継手部５１ｂは、ひとつの部材として本体部５１ａと一体的に設けられている。継手部５１ｂは、Ｙ方向において本体部５１ａの一端から延設されている。継手部５１ｂは、本体部５１ａよりも厚みが薄くされている。

　ヒートシンク４１、５１の大部分は、封止樹脂体２１によって覆われている。ヒートシンク４１、５１の表面のうち、半導体素子３１とは反対の面が、封止樹脂体２１から露出されている。Ｚ方向において、封止樹脂体２１の一面２１ａからヒートシンク４１が露出され、一面２１ａとは反対の裏面２１ｂからヒートシンク５１が露出されている。ヒートシンク４１の露出面は一面２１ａと略面一とされ、ヒートシンク５１の露出面は裏面２１ｂと略面一とされている。

　主端子７１は、外部接続端子のうち、主電流が流れる端子である。半導体装置１１は、３本以上の主端子７１を備えている。主端子７１は、コレクタ端子Ｃ１と、エミッタ端子Ｅ１を有している。コレクタ端子Ｃ１は、ヒートシンク４１に連なっている。コレクタ端子Ｃ１は、ヒートシンク４１を介して、コレクタ電極４１ｃと電気的に接続されている。エミッタ端子Ｅ１は、ヒートシンク５１に連なっている。エミッタ端子Ｅ１は、ヒートシンク５１およびターミナル６１を介して、エミッタ電極３１ｅと電気的に接続されている。

　半導体装置１１は、３本の主端子７１を有している。図２、図３、図６、および図８に示すように、主端子７１は、１本のコレクタ端子Ｃ１と、２本のエミッタ端子Ｅ１を有している。図８に示すように、リードフレーム１０１に、ヒートシンク４１と、主端子７１であるコレクタ端子Ｃ１およびエミッタ端子Ｅ１と、信号端子８１が構成されている。

　ヒートシンク４１は、リードフレーム１０１における他の部分、すなわち主端子７１および信号端子８１よりも厚くされている。主端子７１および信号端子８１は、ヒートシンク４１の素子実装面に略面一で連なっている。複数の主端子７１は、同じ側の端部が外枠１０１ａに連なっている。ヒートシンク４１は、コレクタ端子Ｃ１および吊りリード１０１ｂを介して、外枠１０１ａに固定されている。信号端子８１は、タイバー１０１ｃを介して吊りリード１０１ｂに固定されている。リードフレーム１０１には、位置決めのための基準孔１０１ｄが複数設けられている。

　コレクタ端子Ｃ１は、ひとつの部材としてヒートシンク４１と一体的に設けられている。コレクタ端子Ｃ１は、封止樹脂体２１内に屈曲部を有しており、封止樹脂体２１のひとつの側面２１ｃにおいて、Ｚ方向の中央付近から外部に突出している。エミッタ端子Ｅ１は、ヒートシンク５１の継手部５１ｂとの対向部Ｅ１ａをそれぞれ有している。図５に示すように、対向部Ｅ１ａが、はんだ９１ｄを介して継手部５１ｂに接続されている。エミッタ端子Ｅ１は、封止樹脂体２１内に屈曲部を有しており、コレクタ端子Ｃ１と同じ側面２１ｃにおいて、Ｚ方向の中央付近から外部に突出している。すべての主端子７１が、側面２１ｃから突出している。ヒートシンク５１には、はんだ９１ｃ、９１ｄとの接続部分をそれぞれ覆うように、たとえば図示しない環状の溝部が形成されてもよい。溢れたはんだは、溝部に収容される。はんだの濡れ拡がりを抑制のため、溝部に代えて、粗化めっきや、レーザ光照射による粗化部を設けてもよい。

　コレクタ端子Ｃ１およびエミッタ端子Ｅ１の突出部分は、Ｙ方向に延設されている。コレクタ端子Ｃ１およびエミッタ端子Ｅ１は、Ｘ方向に並んで配置されており、それぞれの板厚方向はＺ方向に略一致している。図３などに示すように、Ｘ方向において、エミッタ端子Ｅ１の間にコレクタ端子Ｃ１が配置されている。主端子７１の並び順は、並びの中心に対して対称となっている。主端子７１は、エミッタ端子Ｅ１、コレクタ端子Ｃ１、エミッタ端子Ｅ１の順に並んで配置されている。

　図２および図８に示すように、コレクタ端子Ｃ１およびエミッタ端子Ｅ１のそれぞれは、軸ＡＸ１を対称軸として線対称配置されている。コレクタ端子Ｃ１は、軸ＡＸ１上に配置されており、コレクタ端子Ｃ１の幅の中心が、軸ＡＸ１と略一致している。２本のエミッタ端子Ｅ１は、軸ＡＸ１を対称軸として線対称配置されている。以下では、図８に示すように、半導体素子３１のひとつを半導体素子３１ａ、半導体素子３１の他のひとつを半導体素子３１ｂと示すことがある。エミッタ端子Ｅ１のひとつは、軸ＡＸ１よりも半導体素子３１ａ側に偏って配置され、エミッタ端子Ｅ１の他のひとつは、軸ＡＸ１よりも半導体素子３１ｂ側に偏って配置されている。

　信号端子８１は、対応する半導体素子３１のパッドに接続されている。信号端子８１は、封止樹脂体２１の内部で、ボンディングワイヤ１１１を介してパッドに接続されている。信号端子８１は、封止樹脂体２１の側面、詳しくは側面２１ｃと反対の側面２１ｄから外部に突出している。信号端子８１は、Ｙ方向であって主端子７１とは反対向きに突出している。

　上記した半導体装置１１において、封止樹脂体２１は、半導体素子３１、ヒートシンク４１、５１それぞれの一部、ターミナル６１、主端子７１および信号端子８１それぞれの一部を、一体的に封止している。

　次に、下アーム７Ｌ側の半導体装置１２について説明する。半導体装置１２の要素については、符号の数字の末尾を「２」としている。半導体装置１２は、封止樹脂体２２と、半導体素子３２と、ヒートシンク４２、５２と、ターミナル６２と、主端子７２と、信号端子８２を備えている。半導体装置１２は、半導体装置１１と構成要素が同じであり、構造もほぼ同じであるため、主として異なる部分について説明する。

　封止樹脂体２２は、半導体素子３２などを封止している。図４に示すように、Ｚ方向において、半導体素子３２の一面にコレクタ電極３２ｃが形成され、裏面にエミッタ電極３２ｅが形成されている。半導体装置１２も、複数の半導体素子３２を有している。複数の半導体素子３２が並列接続されて、下アーム７Ｌが構成される。本実施形態では、２つの半導体素子３２を有している。２つの半導体素子３２は、同一構造である。２つの半導体素子３２は、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向に並んで配置されている。

　図２および図８に示すように、２つの半導体素子３２は、Ｘ方向およびＺ方向に直交する軸ＡＸ２を対称軸として、線対称配置されている。本実施形態では、封止樹脂体２２が平面略矩形状をなしており、軸ＡＸ２が、封止樹脂体２２の外形のＸ方向中心と略一致するように、２つの半導体素子３２が配置されている。

　ヒートシンク４２、５２は、複数の半導体素子３２を挟むように配置されている。ヒートシンク４２、５２の板厚方向は、Ｚ方向に略平行となっている。図２、図６、および図８に示すように、ヒートシンク４２、５２において、Ｘ方向が長手方向、Ｙ方向が短手方向とされている。図４に示すように、ヒートシンク４２は、はんだ９２ａを介してコレクタ電極３２ｃに接続されている。ヒートシンク５２は、はんだ９２ｂ、９２ｃおよびターミナル６２を介して、エミッタ電極３２ｅに接続されている。

　ヒートシンク５２は、ターミナル６２を介して半導体素子３２が接続された本体部５２ａと、本体部５２ａに連なる継手部５２ｂを有している。図７に示すように、継手部５２ｂは、Ｙ方向において本体部５２ａの一端から延設されている。継手部５２ｂは、本体部５２ａよりも厚みが薄くされている。ヒートシンク４２は、封止樹脂体２２の一面２２ａから露出され、ヒートシンク５２は一面２２ａとは反対の裏面２２ｂから露出されている。ヒートシンク４２の露出面は一面２２ａと略面一とされ、ヒートシンク５２の露出面は裏面２２ｂと略面一とされている。

　半導体装置１２は３本以上の主端子７２を備えている。主端子７２は、コレクタ端子Ｃ２と、エミッタ端子Ｅ２を有している。コレクタ端子Ｃ２は、ヒートシンク４２を介して、コレクタ電極４２ｃと電気的に接続されている。エミッタ端子Ｅ２は、ヒートシンク５２およびターミナル６２を介して、エミッタ電極３２ｅと電気的に接続されている。半導体装置１２は、半導体装置１１と同数の主端子７２を有している。主端子７２は、２本のコレクタ端子Ｃ２と、１本のエミッタ端子Ｅ２を有している。図８に示すように、リードフレーム１０２に、ヒートシンク４２と、主端子７２であるコレクタ端子Ｃ２およびエミッタ端子Ｅ２と、信号端子８２が構成されている。図８に示す符号１０２ａは外枠、符号１０２ｂは吊りリード、符号１０２ｃはタイバー、符号１０２ｄは基準孔である。

　コレクタ端子Ｃ２は、ひとつの部材としてヒートシンク４２と一体的に設けられている。コレクタ端子Ｃ２は、封止樹脂体２１内に屈曲部を有しており、封止樹脂体２２のひとつの側面２２ｃにおいて、Ｚ方向の中央付近から外部に突出している。エミッタ端子Ｅ２は、ヒートシンク５２の継手部５２ｂとの対向部Ｅ２ａを有している。対向部Ｅ２ａは、はんだ９２ｄを介して継手部５２ｂに接続されている。エミッタ端子Ｅ２は、封止樹脂体２２内に屈曲部を有しており、コレクタ端子Ｃ２と同じ側面２２ｃにおいて、Ｚ方向の中央付近から外部に突出している。ヒートシンク５２には、はんだ９２ｃ、９２ｄとの接続部分をそれぞれ覆うように、たとえば環状の溝部が形成されてもよい。

　コレクタ端子Ｃ２およびエミッタ端子Ｅ２の突出部分は、Ｙ方向に延設されている。コレクタ端子Ｃ２およびエミッタ端子Ｅ２は、Ｘ方向に並んで配置され、それぞれの板厚方向はＺ方向に略一致している。図３などに示すように、Ｘ方向において、コレクタ端子Ｃ２の間にエミッタ端子Ｅ２が配置されている。主端子７２の並び順は、並びの中心に対して対称となっている。主端子７２は、コレクタ端子Ｃ２、エミッタ端子Ｅ２、コレクタ端子Ｃ２順に並んで配置されている。主端子７２と主端子７１とは、並び順が互いに逆となっている。

　図２および図８に示すように、コレクタ端子Ｃ２およびエミッタ端子Ｅ２のそれぞれは、軸ＡＸ２を対称軸として線対称配置されている。エミッタ端子Ｅ２は、軸ＡＸ２上に配置されており、エミッタ端子Ｅ２の幅の中心が、軸ＡＸ２と略一致している。２本のコレクタ端子Ｃ２は、軸ＡＸ２を対称軸として線対称配置されている。以下では、図８に示すように、半導体素子３２のひとつを半導体素子３２ａ、半導体素子３２の他のひとつを半導体素子３２ｂと示すことがある。コレクタ端子Ｃ２のひとつは、軸ＡＸ２よりも半導体素子３２ａ側に偏って配置され、コレクタ端子Ｃ２の他のひとつは、軸ＡＸ２よりも半導体素子３２ｂ側に偏って配置されている。

　信号端子８１は、封止樹脂体２２の内部で、ボンディングワイヤ１１２を介して、半導体素子３２のパッドに接続されている。信号端子８２は、封止樹脂体２１において、側面２２ｃとは反対の側面２２ｄから外部に突出している。

　＜半導体装置の製造方法＞
　次に、半導体装置１１、１２の製造方法について説明する。製造する工程（ステップ）は半導体装置１１、１２で同じであるため、半導体装置１１を例に説明する。

　先ず、半導体装置１１を構成する各要素を準備する。図８に示したリードフレーム１０１を準備する。また、半導体素子３１と、ターミナル６１と、ヒートシンク５１を準備する。

　次いで、リードフレーム１０１のヒートシンク４１における実装面上に、はんだ９１ａを介して、半導体素子３１を配置する。コレクタ電極３１ｃが実装面側となるように、はんだ９１ａ上に半導体素子３１を配置する。次に、エミッタ電極３１ｅ上に、はんだ９１ｂを介して、ターミナル６１を配置する。ターミナル６１における半導体素子３１とは反対の面上に、はんだ９１ｃを配置する。はんだ９１ｃについては、半導体装置１１における高さばらつきを吸収可能な量、配置しておく。はんだ９１ｂ、９１ｃは、予めターミナル６１に迎えはんだとして設けておいてもよい。また、エミッタ端子Ｅ１の対向部Ｅ１ａ上に、はんだ９１ｄを配置する。

　この積層状態で、１ｓｔリフローを行う。これにより、はんだ９１ａを介して、半導体素子３１のコレクタ電極３１ｃとヒートシンク４１とが接続される。また、はんだ９１ｂを介して、半導体素子３１のエミッタ電極３１ｅと対応するターミナル６１とが接続される。すなわち、リードフレーム１０１、半導体素子３１、およびターミナル６１が一体化された接続体を得ることができる。はんだ９１ｃ、９１ｄは、接続体において、後工程で用いる迎えはんだとなる。

　次いで、半導体素子３１のパッドと信号端子８１とを電気的に接続する。本実施形態では、ボンディングワイヤ１１１により、半導体素子３１のパッドと信号端子８１を接続する。

　次いで、ターミナル６１側が上となるように、ヒートシンク４１を図示しない台座上に配置する。そして、ターミナル６１側の実装面が下にくるようにヒートシンク５１をヒートシンク４１上に配置する。この配置状態で、２ｎｄリフローを行う。２ｎｄリフローにより、リードフレーム１０１を含む接続体に、ヒートシンク５１が一体化される。

　次いで、封止樹脂体２１を形成する。本実施形態では、トランスファモールド法を採用する。リードフレーム１０１を含む接続体を金型内に配置し、封止樹脂体２１を成形する。本実施形態では、ヒートシンク４１、５１が完全に覆われるように、封止樹脂体２１を成形する。

　次いで、外枠１０１ａおよびタイバー１０１ｃなど、リードフレーム１０１の不要部分を除去する。これにより、半導体装置１１を得ることができる。

　＜半導体モジュールの概略構造＞
　次に、半導体モジュールの概略構造について説明する。ひとつの半導体モジュールにより、一相分の上下アーム７が構成される。３つの半導体モジュールにより、インバータ５が構成される。図９および図１０に示すように、半導体モジュール１０は、上記した半導体装置１１、１２と、連結部材１３と、冷却器１４を備えている。図９では、便宜上、冷却器１４を省略している。

　冷却器１４は、熱伝導性に優れた金属材料、たとえばアルミニウム系の材料を用いて形成されている。冷却器１４は、全体として扁平形状の管状体となっている。動作時に発熱する半導体装置１１、１２を冷却するため、半導体装置１１、１２と冷却器１４とが交互に積層されている。半導体装置１１、１２と冷却器１４はＺ方向に並んで配置されている。半導体装置１１、１２のそれぞれは、冷却器１４により挟まれている。冷却器１４により、半導体装置１１、１２は両面側から冷却される。

　冷却器１４には、図示しない導入管および排出管が接続されている。図示しないポンプによって冷媒を導入管に供給すると、積層された冷却器１４内の流路に冷媒が流れる。これにより、半導体装置１１、１２のそれぞれが、冷媒によって冷却される。冷却器１４のそれぞれを流れた冷媒は、排出管を介して排出される。

　半導体装置１１において、高電位側のコレクタ端子Ｃ１は、電力ライン８Ｐに電気的に接続される。低電位側のエミッタ端子Ｅ１は、出力端子である。コレクタ端子Ｃ１は、Ｐ端子、正極端子とも称され、出力端子はＯ端子とも称される。半導体装置１２において、高電位側のコレクタ端子Ｃ２は、出力端子である。低電位側のエミッタ端子Ｅ２は、電力ライン８Ｎに電気的に接続される。コレクタ端子Ｃ２はＯ端子とも称され、エミッタ端子Ｅ２はＮ端子、負極端子とも称される。

　図９および図１０に示すように、上下アーム７を構成する１組の半導体装置１１、１２は、冷却器１４を介して隣り合うように配置されている。半導体装置１１、１２は、コレクタ端子Ｃ１とエミッタ端子Ｅ２が対向し、エミッタ端子Ｅ１とコレクタ端子Ｃ２がそれぞれ対向するように、配置されている。対向とは、対応する封止樹脂体２１、２２からの突出部分の少なくとも一部において、板面同士が向き合う状態である。本実施形態では、対応する封止樹脂体２１、２２からの突出部分が、ほぼ全域で対向している。

　連結部材１３は、半導体装置１１、１２を接続する部材である。連結部材１３は、上アーム７Ｕと下アーム７Ｌとを電気的に接続する配線である。連結部材１３は、出力端子であるエミッタ端子Ｅ１およびコレクタ端子Ｃ２を電気的に接続している。ひとつの半導体モジュール１０は、２組の出力端子を接続するために、２つの連結部材１３を備えている。

　連結部材１３は、たとえば金属板を加工することで形成されている。連結部材１３は、架橋部材、繋ぎバスバーとも称される。連結部材１３は、たとえば溶接により、エミッタ端子Ｅ１およびコレクタ端子Ｃ２に接続されている。本実施形態の連結部材１３は、略コの字状（略Ｕ字状）をなしている。連結部材１３の一端にエミッタ端子Ｅ１が接続され、他端にコレクタ端子Ｃ２が接続されている。連結部材１３は、対応する出力端子と板面同士が対向するように配置され、この配置状態で接続されている。２つの連結部材１３は、同一構造とされている。

　図１１は、半導体モジュール１０、すなわち上下アーム７の配線インダクタンス（寄生インダクタンス）を考慮した等価回路図である。図１１では、スイッチング素子Ｑ１のうち、半導体素子３１ａに形成されたスイッチング素子をＱ１ａ、半導体素子３１ｂに形成されたスイッチング素子をＱ１ｂと示している。また、スイッチング素子Ｑ２のうち、半導体素子３２ａに形成されたスイッチング素子をＱ２ａ、半導体素子３２ｂに形成されたスイッチング素子をＱ２ｂと示している。Ｌｃ１１、Ｌｃ１２、Ｌｅ１１、Ｌｅ１２は、スイッチング素子Ｑ１の並列回路の配線インダクタンスを示している。Ｌｃ２１、Ｌｃ２２、Ｌｅ２１、Ｌｅ２２は、スイッチング素子Ｑ２の並列回路の配線インダクタンスを示している。

　上記したように、半導体装置１１、１２は、それぞれ３本以上の主端子７１、７２を備えている。すなわち、半導体装置１１は、コレクタ端子Ｃ１およびエミッタ端子Ｅ１の少なくとも一方を複数本備えている。また、半導体装置１２は、コレクタ端子Ｃ２およびエミッタ端子Ｅ２の少なくとも一方を複数本備えている。同じ種類の主端子を複数にして並列化する。たとえばエミッタ端子Ｅ１を並列化し、コレクタ端子Ｃ２を並列化する。これにより、主端子のインダクタンスを低減することができる。

　半導体装置１１、１２で、主端子７１、７２の並び順が逆となっている。出力端子であるエミッタ端子Ｅ１およびコレクタ端子Ｃ２の本数が同じである。したがって、同じ種類（１種類）の半導体装置を用いて上下アームを構成する場合に較べて、出力端子同士の接続構造を簡素化し、これにより主回路配線のインダクタンスを低減することができる。主回路とは、平滑コンデンサＣｓと上下アーム７を含む回路である。

　コレクタ端子Ｃ１およびエミッタ端子Ｅ１の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスＬｃ１１、Ｌｃ１２を互いに近づけ、配線インダクタンスＬｅ１１、Ｌｅ１２を互いに近づけることができる。また、コレクタ端子Ｃ２およびエミッタ端子Ｅ２の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスＬｃ２１、Ｌｃ２２を互いに近づけ、配線インダクタンスＬｅ２１，Ｌｃ２２を互いに近づけることができる。以上により、半導体装置１１、１２のそれぞれにおいて、スイッチング時に流れる電流のアンバランス、すなわちＡＣ電流のアンバランスを抑制することができる。

　半導体装置１１において、並び順を対称にすると、Ｘ方向において互いに隣り合うコレクタ端子Ｃ１およびエミッタ端子Ｅ１が増える。隣り合うコレクタ端子Ｃ１およびエミッタ端子Ｅ１は側面同士が対向している。磁束打消しの効果により、インダクタンスを低減することができる。同様に、半導体装置１２においても、インダクタンスを低減することができる。

　複数の半導体素子３１が、並び方向であるＸ方向と直交する軸Ａ１Ｘに対して線対称配置されている。そして、軸Ａ１Ｘを対称軸として、コレクタ端子Ｃ１およびエミッタ端子Ｅ１がそれぞれ線対称配置されている。これにより、コレクタ端子Ｃ１→スイッチング素子Ｑ１ａ→エミッタ端子Ｅ２の電流経路と、コレクタ端子Ｃ１→スイッチング素子Ｑ１ｂ→エミッタ端子Ｅ２の電流経路とが、軸Ａ１Ｘを対称軸としてほぼ線対称となる。すなわち、配線インダクタンスＬｃ１１、Ｌｃ１２は、互いにほぼ等しくなる。配線インダクタンスＬｅ１１、Ｌｅ１２は、互いにほぼ等しくなる。したがって、半導体装置１１において、ＡＣ電流のアンバランスを効果的に抑制することができる。

　同様に、複数の半導体素子３２が、並び方向であるＸ方向と直交する軸Ａ２Ｘに対して線対称配置されている。そして、軸Ａ２Ｘを対称軸として、コレクタ端子Ｃ２およびエミッタ端子Ｅ２がそれぞれ線対称配置されている。これにより、コレクタ端子Ｃ２→スイッチング素子Ｑ２ａ→エミッタ端子Ｅ２の電流経路と、コレクタ端子Ｃ２→スイッチング素子Ｑ２ｂ→エミッタ端子Ｅ２の電流経路とが、軸Ａ２Ｘを対称軸としてほぼ線対称となる。すなわち、配線インダクタンスＬｃ２１，Ｌｃ２２は、互いにほぼ等しくなる。配線インダクタンスＬｅ２１，Ｌｅ２２は、互いにほぼ等しくなる。したがって、半導体装置１２において、ＡＣ電流のアンバランスを効果的に抑制することができる。

　本実施形態では、並んで配置された半導体素子３１の中心がＹ方向において完全一致している。また、並んで配置された半導体素子３２の中心がＹ方向において完全一致している。これによれば、ＡＣ電流のアンバランスをより効果的に抑制できる。しかしながら、中心の完全一致に限定されない。Ｙ方向の僅かなずれであれば、上記効果に準ずる効果を奏することができる。

　また、主端子７１、７２には、平滑コンデンサＣｓやモータジェネレータ３との電気的な接続のために、バスバーなどが接続される。バスバーは、たとえば溶接される。よって、主端子７１、７２それぞれについて、少なくとも電流経路を形成する部分、すなわちバスバーとの接続位置までの部分について線対称とすれば、上記効果を奏することができる。

　軸ＡＸ１が、封止樹脂体２１の外形のＸ方向中心と略一致している。これにより、半導体装置１１の体格を小型化しつつ、上記効果を奏することができる。同じく、軸ＡＸ２が、封止樹脂体２２の外形のＸ方向中心と略一致している。これにより、半導体装置１２の体格を小型化しつつ、上記効果を奏することができる。

　複数の連結部材１３によって、半導体装置１１、１２が接続されている。上アーム７Ｕと下アーム７Ｌとの接続経路の増加により、主回路配線のインダクタンスを低減することができる。

　すべての主端子７１が、封止樹脂体２１の側面２１ｃから突出するとともに、Ｘ方向に沿って配列されている。すべての主端子７２が、封止樹脂体２２の側面２２ｃから突出するとともに、Ｘ方向に沿って配列されている。これにより、上アーム７Ｕと下アーム７Ｌとの接続や、平滑コンデンサＣｓとの接続を簡素化し、主回路配線のインダクタンスを低減することができる。

　コレクタ端子Ｃ１およびエミッタ端子Ｅ２の突出部分がほぼ全域で対向しており、エミッタ端子Ｅ１およびコレクタ端子Ｃ２の突出部分がほぼ全域で対向している。したがって、主回路配線のインダクタンスを効果的に低減することができる。

　ヒートシンク４１、５１が、複数の半導体素子３１で共通化されている。したがって、スイッチング素子Ｑ１間の電圧揺れを抑制することができる。同じく、ヒートシンク４２、５２が、半導体素子３２で共通化されているため、スイッチング素子Ｑ２間の電圧揺れを抑制することができる。さらには、部品点数も削減することができる。

　＜半導体モジュールの詳細構造＞
　次に、上記した半導体モジュールの構造について詳細に説明する。図１２は、図２に対応しており、封止樹脂体２１、２２内の要素を破線で示している。

　半導体モジュール１０は、上記したように３本以上の主端子７１、７２を有する半導体装置１１、１２を備えて構成されている。封止樹脂体成形時の位置精度などのため、主端子７１、７２のすべてをリードフレーム１０１、１０２に構成している。主端子７１、７２の並び順が逆であり、半導体装置１１、１２で、エミッタ端子Ｅ１、Ｅ２とヒートシンク５１、５２との接続構造に差が生じる。これにより、製造工程が複雑になる、すなわち生産性が低下するおそれがある。

　なお、リードフレーム１０１に、コレクタ端子Ｃ１とともにエミッタ端子Ｅ１を構成すると、ヒートシンク５１側は金型にてクランプせず、ヒートシンク４１（リードフレーム１０１）側のみクランプすることになる。ひとつの部材のみをクランプするため、封止樹脂体２１を成形する際の位置精度が向上する。たとえば、樹脂漏れを抑制できる。リードフレーム１０２についても同様である。

　上記した問題に対して、本実施形態に係る半導体モジュール１０では、図２～図５および図１２などに示すように、封止樹脂体２１、２２、および、主端子７１、７２の突出部分における少なくとも根元部分７１ｒ、７２ｒが、互いに同じ構造とされている。封止樹脂体２１、２２は、互いに同じ形状および同じ大きさとされている。封止樹脂体２１、２２の外観が同じとされている。根元部分７１ｒ、７２ｒは、互いに同じ形状および同じ大きさとされている。

　コレクタ端子Ｃ１とエミッタ端子Ｅ２の根元部分７１ｒ、７２ｒは、同一構造とされている。エミッタ端子Ｅ１とコレクタ端子Ｃ２の根元部分７１ｒ、７２ｒは、同一構造とされている。封止樹脂体２１、２２に対する根元部分７１ｒ、７２ｒの配置（位置）も、互いに同じとされている。以上により、同一の金型を用いて、封止樹脂体２１、２２を成形することができる。金型の共通化により、生産性を向上することができる。たとえば型交換を不要にすることができる。

　なお、根元部分７１ｒ、７２ｒとは、主端子７１、７２のうち、封止樹脂体２１、２２の成形時に金型によってクランプされる部分である。封止樹脂体２１，２２の側面２１ｃ、２２ｃから所定範囲（たとえば１ｍｍ程度）の部分である。配置が同じとは、たとえば封止樹脂体２１、２２が一致するように半導体装置１１、１２を積層した状態で、Ｚ方向から投影視したときに、根元部分７１ｒ、７２ｒ同士がほぼ完全に重なる位置関係である。

　また、ヒートシンク５１とエミッタ端子Ｅ１との間に、はんだ９１ｄを介したはんだ接合部１２１が形成されている。ヒートシンク５２とエミッタ端子Ｅ２との間に、はんだ９２ｄを介したはんだ接合部１２２が形成されている。そして、封止樹脂体２１、２２および根元部分７１ｒ、７２ｒの少なくとも一方を半導体装置１１、１２の位置基準として、はんだ接合部１２１，１２２の少なくとも一部が、Ｙ方向の同じ位置に設けられている。図１２に示すように、Ｘ方向に平行な仮想線Ｌ１上に、はんだ接合部１２１、１２２がそれぞれ設けられている。

　これにより、同じリフロー工程、条件にて、はんだ接合を行うことができる。特に２ｎｄリフローを同じ工程、条件にて行うことができる。Ｘ方向に沿って搬送しながらリフローを行う際、たとえばヒータの位置を同じにできる。また、ヒートシンク４１、４２の直下にヒータを設けた場合でも、ヒータからはんだ接合部１２１，１２２までの伝熱距離をほぼ等しくすることができる。これにより、リフロー時において、はんだ９１ｄ、９２ｄの溶融状態に偏りが生じるのを抑制することができる。

　以上より、本実施形態に係る半導体モジュール１０によれば、２種類（２品番）の半導体装置１１、１２を備えつつ、生産性を向上することができる。特に本実施形態では、はんだ接合部１２１、１２２のＹ方向中心が互いに一致している。これにより、生産性をさらに向上することができる。

　また、リードフレーム１０１、１０２における他のクランプ部位についても、互いに同一構造とされ、封止樹脂体２１、２２に対する配置も互いに同じとされている。たとえば信号端子８１、８２の突出部分のうち、根元部分８１ｒ、８２ｒは、同一構造とされるとともに、封止樹脂体２１、２２に対する配置（位置）も互いに同じとされている。吊りリード１０１ｂ、１０２ｂの突出部分のうち、根元部分１０１ｂｒ、１０２ｂｒは、同一構造とされるとともに、封止樹脂体２１、２２に対する配置（位置）も互いに同じとされている。

　本実施形態では、主端子７１、７２の突出部分全体で、同一構造および配置が互いに同じとされている。半導体装置１１、１２は、主端子７１、７２の電位（コレクタ／エミッタ）が逆となっているものの、外観が互いに同じである。これによれば、生産性をさらに向上することができる。たとえば、同じ工程、条件で製造しやすい。たとえば、平滑コンデンサＣｓとの接続を同じ工程、条件で行うことができる。

　本実施形態では、図１２に示すように、軸ＡＸ１を対称軸として、はんだ接合部１２１が線対称配置されている。軸Ａ１Ｘを対称軸として、半導体素子３１およびはんだ接合部１２１がそれぞれ線対称配置されている。また、軸ＡＸ２を対称軸として、はんだ接合部１２２が線対称配置されている。軸Ａ２Ｘを対称軸として、半導体素子３２およびはんだ接合部１２２がそれぞれ線対称配置されている。これにより、Ｘ方向において、リフロー（２ｎｄリフロー）時のバランスがとれる。よって、生産性を向上することができる。たとえば、長手方向であるＸ方向においてヒートシンク５１、５２の傾きを抑制することができる。また、ＡＣ電流のアンバランスを抑制することができる。

　本実施形態では、リードフレーム１０１、１０２に設けられた位置決め用の基準孔１０１ｄ、１０２ｄも、封止樹脂体２１、２２などを位置基準として、互いに同じ位置とされている。たとえば図示しない位置決めピンを基準孔１０１ｄ、１０２ｄに合わせて位置決めする。したがって、半導体装置１１、１２において対応する要素の位置を精度良く合わせることができる。

　本実施形態では、図１２に示すように、複数の主端子７１の幅Ｗ１と、複数の主端子７２の幅Ｗ２とが、互いに等しくされている。換言すれば、リードフレーム１０１、１０２におけるＸ方向の幅が、互いに等しくされている。これにより、各工程において、基準孔１０１ｄ、１０２ｄにより位置決め（本位置決め）する前に、リードフレーム１０１、１０２の外形により仮位置決めをすることができる。したがって、位置決めにかかる時間を短縮することができる。幅Ｗ１は、主端子７１の幅方向において、複数の主端子７１の配置領域の長さである。幅Ｗ２は、主端子７２の幅方向において、複数の主端子７２の配置領域の長さである。

　本実施形態では、リードフレーム１０１、１０２において、厚肉部であるヒートシンク４１、４２が、同一構造とされている。ヒートシンク４１、４２の熱容量が同じであるため、半導体装置１１、１２を形成する際、同じリフロー工程、条件にて、はんだ接合を行うことができる。たとえば１ｓｔリフローを同じ工程、条件で行うことができる。

　本実施形態では、ヒートシンク５１、５２の構造が互いに異なる例を示したが、これに限定されない。図１３に示す第１変形例のように、同一構造のヒートシンク５１、５２を採用してもよい。ヒートシンク５１、５２は、形状および大きさが互いに同じである。ヒートシンク５１、５２は、熱容量が同じである。これにより、２ｎｄリフローを安定化させることができる。また、ヒートシンク５１、５２の共通化により、部品点数を削減することができる。

　半導体装置１１、１２の外観が同一の場合、半導体装置１１、１２の少なくともひとつに、他と区別するための目印を設けてもよい。目印は、バスバーなどが接続される部分よりも突出先端側に設けるとよい。すなわち、上下アーム７の電流動作に影響しない部分に設けるとよい。図１４に示す第２変形例では、目印である切り欠き７１ｍを、半導体装置１１のエミッタ端子Ｅ１のひとつに設けている。これにより、誤って同じ半導体装置同士が接続されるのを抑制することができる。主端子７１において、切り欠き７１ｍの位置は、エミッタ端子Ｅ１に限定されない。切り欠き７１ｍとともに、半導体装置１２の異なる位置に別の切り欠きを設けてもよい。たとえばエミッタ端子Ｅ２の突出先端に切り欠きを設けてもよい。

　切り欠きとは別の目印を用いてもよい。たとえば、印刷、レーザ加工などにより形成された目印を採用することもできる。生産性を向上するには、上記した切り欠きが好ましい。切り欠きは、たとえばリードフレーム１０１、１０２の形成時や、タイバー１０１ｃ、１０２ｃなどの除去（リードカット）時に形成することができる。

　半導体装置１１、１２がそれぞれ３本の主端子７１、７２を備える例を示したが、これに限定されない。４本以上の主端子７１、７２を備える構成としてもよい。図１５に示す第３変形例では、半導体装置１１、１２が、対応する主端子７１、７２を７本備えている。半導体装置１１は、３本のコレクタ端子Ｃ１と、４本のエミッタ端子Ｅ１を備えている。コレクタ端子Ｃ１とエミッタ端子Ｅ１は、Ｘ方向において交互に配置されている。

　半導体装置１２は、４本のコレクタ端子Ｃ２と、３本のエミッタ端子Ｅ２を備えている。コレクタ端子Ｃ２とエミッタ端子Ｅ２は、Ｘ方向において交互に配置されている。主端子７１、７２それぞれの並び順は、並びの中心に対して対称とされている。主端子７１、７２の中心から見た並び順は、互いに逆となっている。はんだ接合部１２１は４つ、はんだ接合部１２２は３つである。図１５において、ヒートシンク５１、５２は、図１３と同じ構造である。

　半導体装置１１、１２が、対応する半導体素子３１、３２を２つ備える例を示したが、これに限定されない。半導体素子３１、３２を３つ以上備えてもよい。

　両面放熱構造の半導体装置１１、１２として、ターミナル６１、６２を備える例を示したが、これに限定されない。ターミナル６１，６２を備えない構成としてもよい。ヒートシンク４１、４２、５１、５２が、対応する封止樹脂体２１、２２から露出される例を示したが、封止樹脂体２１、２２から露出されない構成としてもよい。ヒートシンク４１、４２、５１、５２を、たとえば半導体素子３１、３２の個数に応じて複数に分割してもよい。しかしながら、一体化したほうが、生産性も向上できる。また、並列回路において電圧の揺らぎを抑制することができる。

　（第２実施形態）
　本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

　図１６および図１７に示すように、本実施形態に係る半導体モジュール１０は、負荷線９をさらに備えている。負荷線９は、たとえば銅などの金属材料を用いて形成されている。負荷線９は、たとえば板状に形成されている。負荷線９は、バスバーとも称される。半導体モジュール１０は、連結部材１３として、負荷線９が連なっている連結部材１３ａと、負荷線９が連なっていない連結部材１３ｂを備えている。

　負荷線９は、連結部材１３ａと一体的に設けられてもよいし、連結部材１３ａに接続されてもよい。負荷線９は、連結部材１３ａの所定位置に連なっている。図１６および図１７では、便宜上、冷却器１４を省略して図示している。

　負荷線９を、連結部材１３ａのみに繋ぐことで、モータジェネレータ３との接続構造を簡素化することができる。また、コレクタ端子Ｃ１およびエミッタ端子Ｅ２と平滑コンデンサＣｓとの接続も簡素化できる。

　半導体装置１１、１２の基本的な構成は、先行実施形態と同じである。半導体装置１１は、１本のコレクタ端子Ｃ１と、２本のエミッタ端子Ｅ１を備えている。半導体装置１２は、２本のコレクタ端子Ｃ２と１本のエミッタ端子Ｅ２を備えている。半導体装置１１、１２のエミッタ端子Ｅ１、Ｅ２は、対応するヒートシンク５１、５２にはんだ接合されている。

　以下では、エミッタ端子Ｅ１のひとつをエミッタ端子Ｅ１１、他のひとつをエミッタ端子Ｅ１２と示すことがある。コレクタ端子Ｃ２のひとつをコレクタ端子Ｃ２１、他のひとつをコレクタ端子Ｃ２２と示すことがある。Ｘ方向において、エミッタ端子Ｅ１１は半導体素子３１ａ側に配置され、エミッタ端子Ｅ１２は半導体素子３１ｂ側に配置されている。コレクタ端子Ｃ２１は半導体素子３２ａ側に配置され、コレクタ端子Ｃ２２は半導体素子３２ｂ側に配置されている。

　以下に、負荷線９の連なる位置について説明する。

　図１８は、負荷線９の連なる位置を検証するため、配線抵抗を考慮した上下アーム７の回路モデルである。図１８に示す負荷は、モータジェネレータ３の固定子巻線に相当する。負荷は、誘導性負荷（Ｌ負荷）である。以下では、Ｐ端子であるコレクタ端子Ｃ１を単にＰ、Ｎ端子であるエミッタ端子Ｅ２を単にＮ、出力線である負荷線９を単にＯと示すことがある。

　図１８に示すように、上下アーム７は、上アーム７Ｕと下アーム７Ｌを接続する経路として、第１経路Ｆ１と、第２経路Ｆ２を有している。以下において、単に経路Ｆ１、Ｆ２と示すことがある。第１経路Ｆ１は、連結部材１３ａと、エミッタ端子Ｅ１１と、コレクタ端子Ｃ２１を有している。連結部材１３ａは、出力端子であるエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１に溶接されている。第１経路Ｆ１は、主たる抵抗成分として、エミッタ端子Ｅ１１と連結部材１３ａとの溶接部分の抵抗Ｒ１と、連結部材１３ａ自身の配線抵抗である抵抗Ｒ２、Ｒ３と、コレクタ端子Ｃ２１と連結部材１３ａとの溶接部分の抵抗Ｒ４を有している。

　第２経路Ｆ２は、連結部材１３ｂと、エミッタ端子Ｅ１２と、コレクタ端子Ｃ２２を有している。連結部材１３ｂは、出力端子であるエミッタ端子Ｅ１２およびコレクタ端子Ｃ２２に溶接されている。第２経路Ｆ２は、主たる抵抗成分として、エミッタ端子Ｅ１２と連結部材１３ｂとの溶接部分の抵抗Ｒ５と、連結部材１３ｂ自身の配線抵抗である抵抗Ｒ６、Ｒ７と、コレクタ端子Ｃ２２と連結部材１３ｂとの溶接部分の抵抗Ｒ８を有している。図１８に示すモデルでは、負荷線９が上アーム７Ｕ寄りに連なり、第１経路Ｆ１において、負荷線９が連なる位置から下アーム７Ｌ側に、抵抗Ｒ２、Ｒ３があると仮定とした。

　上記したように、連結部材１３のひとつに負荷線９が連なる構成では、ＤＣ電流の経路が主として２つある。ＤＣ電流とは、スイッチング時ではなく、スイッチング素子がオンされている定常時に流れる電流である。図１８に実線矢印で示すＣＰ１、ＣＰ２は、上アーム７Ｕ側のスイッチング素子Ｑ１（Ｑ１ａ、Ｑ１ｂ）を駆動させているときの主電流経路である。破線矢印で示すＣＰ３、ＣＰ４は、下アーム７Ｌ側のスイッチング素子Ｑ２（Ｑ２ａ、Ｑ２ｂ）を駆動させているときの主電流経路である。

　電流経路ＣＰ１は、コレクタ端子Ｃ１（Ｐ）→ヒートシンク４１→スイッチング素子Ｑ１ａ、Ｑ１ｂ→ヒートシンク５１→エミッタ端子Ｅ１１→連結部材１３ａ→負荷線９（Ｏ）である。電流経路ＣＰ２は、コレクタ端子Ｃ１（Ｐ）→ヒートシンク４１→スイッチング素子Ｑ１ａ、Ｑ１ｂ→ヒートシンク５１→エミッタ端子Ｅ１２→連結部材１３ｂ→コレクタ端子Ｃ２２→ヒートシンク４２→コレクタ端子Ｃ２１→連結部材１３ａ→負荷線９（Ｏ）である。このように、電流経路ＣＰ１、ＣＰ２とで主回路配線の抵抗成分が異なるため、ＤＣ電流のアンバランスが生じるおそれがある。

　同様に、電流経路ＣＰ３は、負荷線９（Ｏ）→連結部材１３ａ→コレクタ端子Ｃ２１→ヒートシンク４２→スイッチング素子Ｑ２ａ、Ｑ２ｂ→ヒートシンク５２→エミッタ端子Ｅ２（Ｎ）である。電流経路ＣＰ４は、負荷線９（Ｏ）→連結部材１３ａ→エミッタ端子Ｅ１１→ヒートシンク５１→エミッタ端子Ｅ１２→連結部材１３ｂ→コレクタ端子Ｃ２２→ヒートシンク４２→スイッチング素子Ｑ２ａ、Ｑ２ｂ→ヒートシンク５２→エミッタ端子Ｅ２（Ｎ）である。このように、電流経路ＣＰ３、ＣＰ４とで主回路配線の抵抗成分が異なるため、ＤＣ電流のアンバランスが生じるおそれがある。

　図１９Ａ、図１９Ｂは、図１８に示すモデルにおいて、モータロックが生じたときに出力端子に流れる電流のシミュレーション結果を示している。図１９Ａは、上アーム７Ｕ側を駆動させているときに、各出力端子に流れる電流を示している。図１９Ｂは、下アーム７Ｌ側を駆動させているときに、各出力端子に流れる電流を示している。図１９では、エミッタ端子Ｅ１１に流れる電流を実線、コレクタ端子Ｃ２１に流れる電流を破線、エミッタ端子Ｅ１２およびコレクタ端子Ｃ２２に流れる電流を一点鎖線で示している。

　シミュレーションでは、負荷電流を１０００［Ａ］、上下アーム７の出力波形のデューティ比を５５％とした。また、抵抗Ｒ１～Ｒ８の値を互いに等しい値であるｒとした。経路Ｆ１、Ｆ２の全抵抗値８ｒに対し、電流経路ＣＰ１の抵抗値はｒ、電流経路ＣＰ２の抵抗値は７ｒ、電流経路ＣＰ３の抵抗値は３ｒ、電流経路ＣＰ４の抵抗値は５ｒである。

　よって、電流経路ＣＰ１のほうが、電流経路ＣＰ２よりも電流が流れやすい。スイッチング素子Ｑ１の駆動時において、エミッタ端子Ｅ１１のほうがエミッタ端子Ｅ１２よりも大きな電流が流れる。また、電流経路ＣＰ３のほうが、電流経路ＣＰ４よりも電流が流れやすい。スイッチング素子Ｑ２の駆動時において、コレクタ端子Ｃ２１のほうがコレクタ端子Ｃ２２よりも大きな電流が流れる。このように、経路Ｆ１を構成する出力端子、具体的にはエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１側に電流が集中する。

　スイッチング素子Ｑ１の駆動時には、上下アーム７から負荷へ電流が流れる。図１９Ａに示すように、ＰＷＭ周期のオン期間には、コレクタ端子Ｃ１（Ｐ）からスイッチング素子Ｑ１を介して負荷線９（Ｏ）に電流が流れる。エミッタ端子Ｅ１１には、１０００×７／８＝８７５［Ａ］の電流が流れる。オフ期間には、エミッタ端子Ｅ２（Ｎ）からダイオードＤ２を介して負荷線９（Ｏ）に電流が流れる。このとき、エミッタ端子Ｅ１１には、１０００×３／８＝３７５［Ａ］の電流が流れる。エミッタ端子Ｅ１１に流れる電流は、８７５［Ａ］（デューティ比５５％）、３７５［Ａ］（デューティ比４５％）の矩形波である。エミッタ端子Ｅ１１には、実効値換算で６９６［Ａ］の電流が流れる。

　スイッチング素子Ｑ２の駆動時には、負荷から上下アーム７に電流が流れる。ＰＷＭ周期のオン期間には、負荷線９（Ｏ）からスイッチング素子Ｑ２を介してエミッタ端子Ｅ２（Ｎ）に電流が流れる。コレクタ端子Ｃ２１には、図１９Ｂに示すように、１０００×５／８＝６２５［Ａ］の電流が流れる。オフ期間には、負荷線９（Ｏ）からダイオードＤ１を介してコレクタ端子Ｃ１（Ｐ）に電流が流れる。このとき、コレクタ端子Ｃ２１には、１０００×１／８＝１２５［Ａ］の電流が流れる。コレクタ端子Ｃ２１に流れる電流は、６２５［Ａ］（デューティ比４５％）、１２５［Ａ］（デューティ比５５％）の矩形波である。コレクタ端子Ｃ２１には、実効値換算で４２９［Ａ］の電流が流れる。

　このように、図１８に示すモデルでは、上アーム７Ｕのほうが下アーム７ＬよりもＤＣ電流のバランスが悪い。よって、ＤＣ電流のアンバランスにより電流が集中するエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１の中でも、特にエミッタ端子Ｅ１１に大きな電流が流れる。エミッタ端子Ｅ１１のほうが、通電ストレスが大きい。

　本実施形態の半導体モジュール１０は、先行実施形態同様、ヒートシンク５１、５２と主端子７１、７２との接合部として、はんだ接合部１２１と、はんだ接合部１２２を有している。はんだ接合部１２１は、ヒートシンク５１とエミッタ端子Ｅ１１、Ｅ１２のそれぞれとの間に形成されている。はんだ接合部１２２は、ヒートシンク５２とエミッタ端子Ｅ２との間に形成されている。電流が集中するエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１のうち、エミッタ端子Ｅ１１には、はんだ接合部１２１が形成され、コレクタ端子Ｃ２１には、はんだ接合部が形成されていない。コレクタ端子Ｃ２１は、ひとつの部材としてヒートシンク４２と連続的に設けられている。たとえばエレクトロマイグレーション効果は、流れる電流が大きくなるほど高くなる。エミッタ端子Ｅ１１のほうが、コレクタ端子Ｃ２１よりも通電ストレスに対する耐性が低い。

　そこで、本実施形態では、経路Ｆ１において、負荷線９の連なる位置（以下、基準位置と示す）からエミッタ端子Ｅ１１を介してヒートシンク５１までの配線抵抗の値が、基準位置からコレクタ端子Ｃ２１を介してヒートシンク４２までの配線抵抗の値よりも大きくなるように、基準位置が設定されている。図１６および図１７に示すように、本実施形態に係る半導体モジュール１０では、負荷線９が、略コの字（Ｕ字）状をなす連結部材１３ａのうち、コレクタ端子Ｃ２１との溶接部分に連なっている。基準位置は、出力分岐点とも称される。

　図２０は、図１６および図１７に示す半導体モジュール１０の等価回路図である。連結部材１３ａにおいて、負荷線９が連なる基準位置ＢＰは、下アーム７Ｌ寄りに設けられている。図２０では、便宜上、基準位置ＢＰとコレクタ端子Ｃ２１との溶接部分の抵抗Ｒ４との間の配線抵抗をゼロとし、基準位置ＢＰを、連結部材１３ａの配線抵抗Ｒ２、Ｒ３と抵抗Ｒ４との間に設けている。

　経路Ｆ１において、基準位置ＢＰから、エミッタ端子Ｅ１１およびはんだ接合部１２１を介して、ヒートシンク５１までの配線部分の抵抗値（第１抵抗値）は、抵抗Ｒ１、Ｒ２、Ｒ３の合計値である。基準位置ＢＰから、コレクタ端子Ｃ２１を介して、ヒートシンク５２までの配線部分の抵抗値（第２抵抗値）は、抵抗Ｒ４の値である。たとえば各抵抗Ｒ１～Ｒ８の値がｒの場合、第１抵抗値は３ｒ、第２抵抗値はｒである。

　以上により、通電ストレスに対する耐性が低いエミッタ端子Ｅ１１側の半導体装置１１において、エミッタ端子Ｅ１１、Ｅ１２のＤＣ電流のアンバランスを抑制することができる。エミッタ端子Ｅ１１、Ｅ１２のＤＣ電流のアンバランスの度合いを小さくすることができる。これにより、エミッタ端子Ｅ１１に形成されたはんだ接合部１２１への電流集中を抑制することができる。ＤＣ電流のアンバランスの抑制により、はんだ接合部１２１に流れる電流を小さくすることができる。したがって、２種類（２品番）の半導体装置１１、１２を備える半導体モジュール１０において、信頼性を向上することができる。

　上記した負荷線９の配置により、コレクタ端子Ｃ２側においてＤＣ電流のアンバランスの度合いが大きくなり、コレクタ端子Ｃ２１に流れる電流が大きくなる。しかしながら、コレクタ端子Ｃ２１は、エミッタ端子Ｅ１１よりも通電ストレスに対する耐性が高い。よって、半導体モジュール１０全体として、信頼性を向上することができる。

　なお、はんだ接合の有無により、エミッタ端子Ｅ１１のほうがコレクタ端子Ｃ２１よりも通電ストレスに対する耐性が低い例を示したが、これに限定されない。たとえば、コレクタ端子Ｃ２１がヒートシンク４２にはんだ接合され、コレクタ端子Ｃ２１のはんだ接合部の面積が、エミッタ端子Ｅ１１のはんだ接合部１２１の面積よりも大きくされてもよい。はんだ接合の有無、はんだ接合部の面積などにより、通電ストレスに対する耐性の大小が決定される。

　本実施形態とは逆の構成、すなわち下アーム７Ｌ側のコレクタ端子Ｃ２１のほうが、上アーム７Ｕ側のエミッタ端子Ｅ１１よりも通電ストレスに対する耐性が低くされた構成としてもよい。この場合、経路Ｆ１において、基準位置ＢＰからヒートシンク４２までの配線抵抗値が、基準位置ＢＰからヒートシンク５１までの配線抵抗値よりも大きくなるように、負荷線９を設ければよい。たとえば、基準位置ＢＰを、連結部材１３ａにおいて上アーム７Ｕ寄りに設ければよい。

　本実施形態では、連結部材１３ａ、１３ｂが、同一構造とされている。これによれば、負荷線９の基準位置ＢＰにより、ＤＣ電流のアンバランスを調整しやすい。同一構造の連結部材１３ａ、１３ｂを用い、溶接も同様に行うことで、経路Ｆ１全体の抵抗値と、経路Ｆ２全体の抵抗値とを、ほぼ等しくすることができる。

　経路Ｆ１、Ｆ２の抵抗値が等しい場合、エミッタ端子Ｅ１１に流れる電流とコレクタ端子Ｃ２１に流れる電流とのクロスポイントにおける抵抗比率ｘが、モータロック時に設定される出力波形のデューティ比とほぼ一致することが明らかとなった。図２１は、モータロック時に設定される種々のデューティ比において、抵抗比率ｘとエミッタ端子Ｅ１１およびコレクタ端子Ｃ２１の実効値電流の比率の関係を示している。以下において、区別のため、クロスポイントの抵抗比率をｘ０と示す。

　抵抗比率ｘは、経路Ｆ１全体の抵抗値に対する第１抵抗値の比率である。図２０において、抵抗Ｒ１～Ｒ４の合計値を１とすると、抵抗Ｒ１、Ｒ２、Ｒ３の合計値がｘ、抵抗Ｒ４が（１－ｘ）である。モータロック時のデューティ比は、一般的に５０％程度（たとえば４０～６０％の範囲の中）に設定される。デューティ比は、図２１（ａ）が５０％、図２１（ｂ）が５５％、図２１（ｃ）が６０％である。上記したシミュレーション結果は、図２１（ｂ）において、抵抗比率ｘが０．２５の場合の結果である。抵抗比率ｘ＝０．２５において、エミッタ端子Ｅ１１とコレクタ端子Ｃ２１との実効値電流の比率は０．６２：０．３８である。

　図２１に示すように、いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０とデューティ比Ｒｄが一致している。図２１（ａ）において、抵抗比率ｘ０は、０．５である。図２１（ｂ）において、抵抗比率ｘ０は、０．５５である。図２１（ｃ）において、抵抗比率ｘ０は、０．６である。

　したがって、モータロック時に設定されるデューティ比をＲｄとすると、エミッタ端子Ｅ１１のほうが通電ストレスに対する耐性が低い場合、ｘ≧Ｒｄを満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。この関係を満たすことで、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流以下にすることができる。これにより、半導体モジュール１０の信頼性を向上することができる。ｘ＞Ｒｄを満たすと、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流未満にすることができる。これにより、半導体モジュール１０の信頼性をさらに向上することができる。

　コレクタ端子Ｃ２１のほうが通電ストレスに対する耐性が低い場合、ｘ≦Ｒｄを満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。この関係を満たすことで、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流以下にすることができる。これにより、半導体モジュール１０の信頼性を向上することができる。ｘ＜Ｒｄを満たすと、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流未満にすることができる。これにより、半導体モジュール１０の信頼性をさらに向上することができる。

　連結部材１３ａ、１３ｂが、同一構造の例を示したが、これに限定されない。経路Ｆ１、Ｆ２の抵抗値がほぼ等しい例を示したが、これに限定されない。連結部材１３ａ、１３ｂの構造が異なる構成にも適用できる。経路Ｆ１、Ｆ２の抵抗値が異なる構成にも適用できる。たとえば、幅、厚み、長さの少なくとも１つを、連結部材１３ａ、１３ｂの少なくとも一部において異ならせてもよい。たとえば同一構造の連結部材１３ａ、１３ｂを用いつつ、溶接抵抗（抵抗Ｒ１、Ｒ４、Ｒ５、Ｒ８）を異ならせることで、経路Ｆ１、Ｆ２の抵抗値が異なるようにしてもよい。連結部材１３ａ、１３ｂと出力端子との接続は溶接に限定されない。溶接以外の固定手段、たとえば接合部材による固定、締結などを用いてもよい。

　たとえば、図２０において、経路Ｆ１側の抵抗Ｒ１～Ｒ４の値をそれぞれｒ、経路Ｆ２側の抵抗Ｒ５～Ｒ８の値をそれぞれ２ｒとしたときの、実効値電流の比率と抵抗比率ｘとの関係を図２２に示す。経路Ｆ１全体の抵抗値に対する経路Ｆ２全体の抵抗値の比をｋとすると、ｋ＝２である。デューティ比は、図２２（ａ）が５０％、図２２（ｂ）が５５％、図２２（ｃ）が６０％である。

　図２２（ａ）に示すように、デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。図２２（ｂ）および図２２（ｃ）に示すように、デューティ比が５５％、６０％の場合、抵抗比率ｘ０とデューティ比Ｒｄとにずれが生じている。抵抗比率ｘ０のほうがデューティ比Ｒｄよりも大きい値となっている。デューティ比が５５％の場合、抵抗比率ｘ０は０．６である。デューティ比が６０％の場合、抵抗比率ｘ０は０．７である。

　経路Ｆ１、Ｆ２の抵抗値が一致しない場合、クロスポイントの抵抗比率ｘ０が、下記式１により決定される。
（式１）ｘ０＝｛（Ｒｄ－０．５）×ｋ＋０．５｝

　したがって、エミッタ端子Ｅ１１のほうが通電ストレスに対する耐性が低い場合、下記式２を満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。
（式２）ｘ≧｛（Ｒｄ－０．５）×ｋ＋０．５｝
この関係を満たすことで、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流以下にすることができる。下記式３を満たすと、エミッタ端子Ｅ１１の実効値電流を、コレクタ端子Ｃ２１の実効値電流未満にすることができる。
（式３）ｘ＞｛（Ｒｄ－０．５）×ｋ＋０．５｝
　コレクタ端子Ｃ２１のほうが通電ストレスに対する耐性が低い場合、下記式４を満たすように、抵抗比率ｘ、すなわち基準位置ＢＰを設定するとよい。
（式４）ｘ≦｛（Ｒｄ－０．５）×ｋ＋０．５｝
この関係を満たすことで、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流以下にすることができる。下記式５を満たすと、コレクタ端子Ｃ２１の実効値電流を、エミッタ端子Ｅ１１の実効値電流未満にすることができる。
（式５）ｘ＜｛（Ｒｄ－０．５）×ｋ＋０．５｝

　上記した式１～５の関係については、ｋ＝２以外においても成立する。たとえば、ｋ＝１．５の場合を、図２３に示す。デューティ比は、図２３（ａ）が５０％、図２３（ｂ）が５５％、図２３（ｃ）が６０％である。デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。デューティ比が５５％の場合、抵抗比率ｘ０は０．５７５である。デューティ比が６０％の場合、抵抗比率ｘ０は０．６５である。いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０は、上記した式１により算出される値と一致する。

　ｋ＝０．５の場合を、図２４に示す。デューティ比は、図２４（ａ）が５０％、図２４（ｂ）が５５％、図２４（ｃ）が６０％である。デューティ比が５０％の場合、クロスポイントの抵抗比率ｘ０はデューティ比Ｒｄと一致する。デューティ比が５５％の場合、抵抗比率ｘ０は０．５２５である。デューティ比が６０％の場合、抵抗比率ｘ０は０．５５である。いずれのデューティ比においても、クロスポイントの抵抗比率ｘ０は、上記した式１により算出される値と一致する。なお、上記式１～５の関係は、たとえばｋ＝１でも成立する。

　負荷線９の位置は、上記例に限定されない。たとえばエミッタ端子Ｅ１１の通電ストレスに対する耐性が低い場合、図２５に示す第４変形例のように、連結部材１３ａを、コレクタ端子Ｃ２１との接続部分よりも延設し、この延設部分に負荷線９が連なる構成としてもよい。図２６に示す第５変形例のように、略コの字状をなす連結部材１３ａにおいて、エミッタ端子Ｅ１１およびコレクタ端子Ｃ２１との接続部を繋ぐ繋ぎ部に、負荷線９が連なる構成としてもよい。この場合、溶接抵抗に差を設ける、および／または、連結部材１３ａにおける接続部の幅を異ならせればよい。図２７に示す第６変形例のように、Ｙ方向において連結部材１３ａを反転させてもよい。

　経路Ｆ１において、エミッタ端子Ｅ１１およびコレクタ端子Ｃ２１と連結部材１３ａとの接続数が同じ例を示したが、これに限定されない。エミッタ端子Ｅ１１とコレクタ端子Ｃ２１とで接続数を異ならせることで、基準位置ＢＰからの配線抵抗を調整することもできる。たとえば図２８に示す第７変形例では、板厚方向の表裏でコレクタ端子Ｃ２１に連結部材１３ａが接続されている。連結部材１３ａ、１３ｂの構造が互いに異なっている。コレクタ端子Ｃ２１は２つの接続部を有し、エミッタ端子Ｅ１１は１つの接続部を有している。２つの接続部により、コレクタ端子Ｃ２１の接続面積が大きい。これにより、抵抗Ｒ４の値が、抵抗Ｒ１の値よりも小さくなっている。

　図２９に示す第８変形例のように、連結部材１３ａ、１３ｂが、ワイヤなどの細線１５によって電気的に接続された構成としてもよい。細線１５の抵抗値は、電流経路ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４を構成する他の要素の抵抗値に較べて十分に大きい。細線１５は、ＤＣ電流のバランスに大きな影響を与えない。

　半導体装置１１、１２をＺ方向に積層配置する例を示したが、これに限定されない。たとえば図３０に示す第９変形例のように、平置きの状態で接続することもできる。図３０に示す符号Ｂ１は正極側のバスバーであり、符号Ｂ２は負極側のバスバーである。バスバーＢ１を介して、コレクタ端子Ｃ１が平滑コンデンサＣｓの正極側の端子に接続される。バスバーＢ２を介して、エミッタ端子Ｅ２が平滑コンデンサＣｓの負極側の端子に接続される。図３０では、封止樹脂体２１、２２など、半導体装置１１、１２の要素の一部を省略して図示している。

　半導体装置１１、１２の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子（たとえばＬＤＭＯＳ）にも適用できる。片面放熱構造の場合、たとえば平置き状態での接続構造を採用することができる。

　半導体装置１１、１２が複数の半導体素子３１、３２を備える例を示したが、これに限定されない。１つの半導体素子３１、３２を備える構成において、複数の経路、たとえば２つの経路Ｆ１、Ｆ２を有すると、ＤＣ電流のアンバランスを生じ得る。よって、半導体装置１１、１２が１つの半導体素子３１、３２のみを備える構成にも適用することができる。

　半導体装置１１、１２が封止樹脂体２１、２２を備える例を示したが、これに限定されない。封止樹脂体２１、２２を備えない構成としてもよい。

　（第３実施形態）
　本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

　図３１は、本実施形態に係る半導体装置１１、１２を示している。図３１では、便宜上、２つの半導体装置１１、１２を横並びで図示している。図３１では、図１２同様、封止樹脂体２１、２２内の要素を破線で示している。

　半導体装置１１、１２の基本的な構成は、先行実施形態と同じである。半導体装置１１、１２は、両面放熱構造をなしている。Ｚ方向からの平面視において、ヒートシンク５１、５２の面積が、対応するヒートシンク４１、４２の面積よりも小さくされている。ヒートシンク５１（本体部５１ａ）の長手方向において、２つの半導体素子３１が並んで配置されている。同じく、ヒートシンク５２（本体部５２ａ）の長手方向において、２つの半導体素子３２が並んで配置されている。

　半導体装置１１は、はんだ接合部１２１を有している。はんだ接合部１２１は、エミッタ端子Ｅ１のそれぞれとヒートシンク５１との間に形成されている。半導体装置１２は、はんだ接合部１２２を有している。はんだ接合部１２２は、エミッタ端子Ｅ２とヒートシンク５２との間に形成されている。

　半導体装置１１、１２は、はんだ接合部１３１、１３２をさらに有している。はんだ接合部１３１は、ターミナル６１のそれぞれとヒートシンク５１との間に形成されている。はんだ接合部１３２は、ターミナル６２のそれぞれとヒートシンク５２との間に形成されている。図３１では、他と区別するために、はんだ接合部１２１、１２２、１３１、１３２にハッチングを施している。

　ヒートシンク５１、５２の面積が、ヒートシンク４１、４２の面積よりも小さい場合、上記したように２ｎｄリフローによって、ヒートシンク５１、５２側のはんだ接合部が形成される。たとえば半導体装置１２を形成する場合、図３２に示すように、ヒートシンク４２を含む接続体を、はんだ９２ｃ、９２ｄが上になるように台座２００上に配置する。次いで、ヒートシンク５２を配置する。この配置状態で、２ｎｄリフローを行う。その際、部材の自重、冶具などにより、台座２００をＺ方向の位置基準としてヒートシンク４２の位置が決定する。

　ヒートシンク５２については、台座２００上に冶具２０１で位置決めされて配置されるものの、Ｚ方向については、はんだの溶融時においてフリーである。ヒートシンク５２の重心Ｃｇ２と、ヒートシンク５２に接続されるはんだの表面張力との関係により、ヒートシンク５２に傾きが生じるおそれがある。たとえばはんだ９２ｃ、９２ｄが同じタイミングで固まらないことも考えられる。はんだの液相から固相への体積変化が、傾きに影響を及ぼすおそれがある。なお、半導体装置１１（ヒートシンク５１）についても同様である。図３２では、ヒートシンク４２、５２とはんだ９２ｃ、９２ｄに着目し、便宜上、他の要素をヒートシンク４２と一体的に図示している。

　本実施形態に係る半導体装置１１では、ヒートシンク５１の主たるはんだ接合部が、ヒートシンク５１の重心Ｃｇ１を通る軸ＡＸ１１を対称軸として線対称配置されている。軸ＡＸ１１は、ヒートシンク５１の長手方向、すなわちＸ方向と半導体素子３１の板厚方向であるＺ方向とに直交している。同じく、半導体装置１２では、主たるはんだ接合部が、ヒートシンク５２の重心Ｃｇ２を通る軸ＡＸ１２を対称軸として線対称配置されている。軸ＡＸ１２は、ヒートシンク５２の長手方向、すなわちＸ方向と半導体素子３２の板厚方向であるＺ方向とに直交している。

　この配置により、ヒートシンク５１、５２の長手方向において、重心Ｃｇ１、Ｃｇ２に対してほぼ同じ距離で、ほぼ同じ表面張力が作用する。これにより、長手方向の一方側と他方側とで、図３２に示すようにトルクがほぼ釣り合う。したがって、面積の大きいヒートシンク４１、４２をＺ方向において位置決めし、この状態でヒートシンク５１、５２のはんだ接合部を形成する際に、ヒートシンク４１、４２とヒートシンク５１、５２とが相対的に傾くのを抑制することができる。

　特に長手方向において傾くのを抑制することができる。同じ傾きでも、長手方向のほうが短手方向よりも変位量が大きくなる。本実施形態によれば、変位量を抑制することができる。傾きの抑制により、たとえば放熱性を確保することができる。並列接続される半導体素子３１、３２において、配線インダクタンスのずれを抑制することができる。

　本実施形態では、半導体装置１１が、ヒートシンク５１に形成されるはんだ接合部として、ヒートシンク５１と半導体素子３１とを電気的に接続するはんだ接合部１３１と、ヒートシンク５１とエミッタ端子Ｅ１とを電気的に接続するはんだ接合部１２１を有している。はんだ接合部１３１は、はんだ９１ｃを含んで形成され、はんだ接合部１２１は、はんだ９１ｄを含んで形成されている。半導体装置１１は、２つのはんだ接合部１３１と、２つのはんだ接合部１２１を有している。

　２つのはんだ接合部１３１は、軸ＡＸ１１を対称軸として、線対称配置されている。これにより、ヒートシンク５１の長手方向において、はんだ９１ｃの表面張力のバランスがとれる。２つのはんだ接合部１２１は、軸ＡＸ１１を対称軸として、線対称配置されている。これにより、ヒートシンク５１の長手方向において、はんだ９１ｄの表面張力のバランスがとれる。以上により、ヒートシンク５１に長手方向の傾きが生じるのを抑制することができる。

　同じく、半導体装置１２が、ヒートシンク５２に形成されるはんだ接合部として、ヒートシンク５２と半導体素子３２とを電気的に接続するはんだ接合部１３２と、ヒートシンク５２とエミッタ端子Ｅ２とを電気的に接続するはんだ接合部１２２を有している。はんだ接合部１３２は、はんだ９２ｃを含んで形成され、はんだ接合部１２２は、はんだ９２ｄを含んで形成されている。半導体装置１２は、２つのはんだ接合部１３２と、１つのはんだ接合部１２２を有している。

　２つのはんだ接合部１３２は、軸ＡＸ１２を対称軸として、線対称配置されている。これにより、ヒートシンク５２の長手方向において、はんだ９２ｃの表面張力のバランスがとれる。はんだ接合部１２２は、軸ＡＸ１２を対称軸として、線対称配置されている。これにより、ヒートシンク５２の長手方向において、はんだ９２ｄの表面張力のバランスがとれる。以上により、ヒートシンク５２に長手方向の傾きが生じるのを抑制することができる。

　本実施形態では、ヒートシンク５１との接続面積が大きい順に、少なくとも上位２つのはんだ接合部が、ヒートシンク５１の短手方向において軸ＡＸ２１と重なるように設けられている。軸ＡＸ２１は、ヒートシンク５１の短手方向、すなわちＹ方向とＺ方向とに直交し、且つ、重心Ｃｇ１を通る。表面張力が軸ＡＸ２１に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク５１に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部１３１が、軸ＡＸ２１上に設けられている。

　同じく、ヒートシンク５２との接続面積が大きい順に、少なくとも上位２つのはんだ接合部が、ヒートシンク５２の短手方向において軸ＡＸ２２と重なるように設けられている。軸ＡＸ２２は、ヒートシンク５２の短手方向、すなわちＹ方向とＺ方向とに直交し、且つ、重心Ｃｇ２を通る。表面張力が軸ＡＸ２２に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク５２に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部１３２が、軸ＡＸ２２上に設けられている。

　本実施形態では、はんだ接合部１２１、１２２が、軸ＡＸ２１、ＡＸ２２と重ならないように、短手方向において軸ＡＸ２１、ＡＸ２２とは離れた位置に設けられている。これにより、ヒートシンク５１、５２と、半導体素子３１、３２およびエミッタ端子Ｅ１、Ｅ２との接続構造を簡素化することができる。特に、半導体装置１１において、２つのはんだ接合部１２１が、軸ＡＸ２１に対して同じ側に配置されているため、構造を簡素化することができる。

　本実施形態でも、図３１に示すように、封止樹脂体２１の側面２１ｃから、すべての主端子７１が突出している。そして、Ｚ方向からの平面視において、はんだ接合部１３１の中心１３１ｃが、短手方向において、軸ＡＸ２１よりもはんだ接合部１２１から離れた位置に設けられている。これにより、はんだ９１ｄの表面張力によるトルクを打ち消す側に、はんだ９１ｃの表面張力を作用させることができる。したがって、ヒートシンク５１の短手方向の傾きを効果的に抑制することができる。中心１３１ｃは、エミッタ電極３１ｅの中心とほぼ一致する。

　同じく、図３１に示すように、封止樹脂体２２の側面２２ｃから、すべての主端子７２が突出している。そして、Ｚ方向からの平面視において、はんだ接合部１３２の中心１３２ｃが、短手方向において、軸ＡＸ２２よりもはんだ接合部１２２から離れた位置に設けられている。これにより、はんだ９２ｄの表面張力によるトルクを打ち消す側に、はんだ９２ｃの表面張力を作用させることができる。したがって、ヒートシンク５２の短手方向の傾きを効果的に抑制することができる。中心１３２ｃは、エミッタ電極３２ｅの中心とほぼ一致する。

　なお、本実施形態において、ヒートシンク４１、４２、５１、５２が放熱部材に相当する。ヒートシンク４１、４２が第１部材に相当し、ヒートシンク５１、５２が第２部材に相当する。はんだ接合部１２１、１２２、１３１、１３２が複数のはんだ接合部に相当する。はんだ接合部１３１、１３２が第１接合部に相当し、はんだ接合部１２１、１２２が第２接合部に相当する。軸ＡＸ１１、ＡＸ１２が、軸、第１軸に相当する。軸ＡＸ２１、ＡＸ２２が第２軸に相当する。

　放熱部材として、ヒートシンク４１、４２、５１、５２の例を示したがこれに限定されない。たとえばヒートシンク４１、４２およびヒートシンク５１、５２の少なくとも一方として、ＤＢＣ（Ｄｉｒｅｃｔ　Ｂｏｎｄｅｄ　Ｃｏｐｐｅｒ）基板を採用することもできる。

　半導体装置１１が備える半導体素子３１の個数、配置は、上記例に限定されない。半導体装置１２が備える半導体素子３２の個数、配置は、上記例に限定されない。３つ以上の半導体素子３１、３２を備えてもよい。４つの半導体素子３１を備えることで、図３３に示す第１０変形例では、半導体装置１１が４つのはんだ接合部１３１を有している。

　複数の半導体素子３１、３２の一部がＸ方向に並んで配置され、残りの半導体素子３１、３２が並んで配置された半導体素子３１、３２に対してＹ方向にずれて配置された構成を採用できる。この場合も、複数のはんだ接合部１３１、１３２が、軸ＡＸ１１、ＡＸ１２に対して線対称配置とされればよい。図３４に示す第１１変形例では、半導体装置１１が３つのはんだ接合部１３１を有している。２つのはんだ接合部１３１が、軸ＡＸ１１に対して線対称配置となるように、Ｘ方向に並んで配置されている。残りのはんだ接合部１３１は、他の２つに対してＹ方向にずれて配置されるとともに、軸ＡＸ１１に対して線対称配置とされている。図３３、図３４では、便宜上、信号端子８１および吊りリード１０１ｂなどを省略している。図３３、図３４では、半導体装置１１を示したが、半導体装置１２に適用することもできる。

　半導体装置１１、１２が、封止樹脂体２１、２２を備える例を示したが、これに限定されない。封止樹脂体２１、２２のない構成としてもよい。

　（第４実施形態）
　本実施形態において、先行実施形態と機能的におよび／または構造的に対応する部分および／または関連付けられる部分には、同一の参照符号を付与する。対応する部分および／または関連付けられる部分については、先行実施形態の説明を参照することができる。

　先行実施形態に示した半導体装置１１は、ヒートシンク５１と主端子７１とのはんだ接合部１２１を有している。半導体装置１２は、ヒートシンク５２と主端子７２とのはんだ接合部１２２を有している。図３５では、一例として、半導体装置１２のはんだ接合部１２２周辺を模式的に示している。図３５では、電流の流れ実線矢印で示している。

　図３５に示すように、ヒートシンク５２の継手部５２ｂと、エミッタ端子Ｅ２の対向部Ｅ２ａとの間にはんだ９２ｄが介在し、はんだ接合部１２２が形成されている。継手部５２ｂよりも対向部Ｅ２ａのほうが電流が流れにくいと、はんだ接合部１２２において、低抵抗である継手部５２ｂ内を、より遠くまで流れようとする動きが強まる。これにより、はんだ９２ｄにおいて、流れ方向手前より、奥側の電流密度が大きくなる。このように、はんだ９２ｄにおいて、電流が局所的に集中しやすい。

　ヒートシンク５２およびエミッタ端子Ｅ２は、いずれも銅などの金属材料を用いて形成されている。ヒートシンク５２およびエミッタ端子Ｅ２は、少なくとも主成分金属が同じである。たとえば、対向部Ｅ２ａが継手部５２ｂよりも薄いと、対向部Ｅ２ａのほうが流れにくいため、はんだ接合部１２２において、継手部５２ｂ内をより遠くまで流れようとする動き流れが強まる。

　継手部５２ｂと対向部Ｅ２ａは、板面同士が対向している。はんだ９２ｄは、継手部５２ｂと対向部Ｅ２ａの板面間に介在している。対向方向からの投影視において、継手部５２ｂにおける端子配置面（対向面）のほうが対向部Ｅ２ａよりも大きいと、はんだ接合部１２２において、継手部５２ｂ内をより遠くまで流れようとする流れが強まる。なお、半導体装置１１でも、同様な問題が生じる。はんだ９１ｄ、９２ｄにおいて、電流が局所的に集中すると、たとえばエレクトロマイグレーションが懸念される。

　次に、図３６、図３７に基づき、本実施形態に係る半導体装置１１、１２について説明する。図３６では、便宜上、封止樹脂体２１、２２を省略している。図３７は、図３６のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。図３７では、封止樹脂体２１、２２も含めて図示している。図３７は、先行実施形態の図５に対応している。

　半導体装置１１のヒートシンク５１は、本体部５１ａと、継手部５１ｂを有している。２本のエミッタ端子Ｅ１は、対向部Ｅ１ａと、延設部Ｅ１ｂをそれぞれ有している。対向部Ｅ１ａは、板面同士が対向するように継手部５１ｂ上に配置されている。対向部Ｅ１ａは、はんだ９１ｄを介して継手部５１ｂに接続されている。延設部Ｅ１ｂは、対向部Ｅ１ａに連なっている。延設部Ｅ１ｂは、Ｙ方向であって継手部５１ｂから遠ざかる方向に延設されている。図３７に示すように、継手部５１ｂの厚みをｔａ１、対向部Ｅ１ａの厚みをｔｂ１とすると、少なくともはんだ接合部１２１において、厚みｔｂ１が厚みｔａ１以上（ｔｂ１≧ｔａ１）とされている。

　本実施形態では、継手部５１ｂの厚みが、全域でほぼ均一とされている。また、対向部Ｅ１ａの厚みが、全域でほぼ均一とされている。そして、対向部Ｅ１ａの厚みｔｂ１が、継手部５１ｂの厚みｔａ１よりも厚く（ｔｂ１＞ｔａ１）されている。継手部５１ｂにおけるエミッタ端子Ｅ１の配置面は、対向部Ｅ１ａより大きくされている。継手部５１ｂは、２つの対向部Ｅ１ａに対応して、２つの凸部５１ｃを有している。凸部５１ｃは、Ｙ方向であって本体部５１ａから遠ざかる方向に突出している。

　継手部５１ｂのＸ方向両端に、対向部Ｅ１ａの配置領域５１ｄが設けられている。継手部５１ｂにおいて、コレクタ端子Ｃ１と対向する領域は、対向部Ｅ１ａが配置されない非配置領域５１ｅとされている。Ｘ方向において、配置領域５１ｄ、非配置領域５１ｅ、配置領域５１ｄの順に設けられている。配置領域５１ｄの幅Ｗａ１と凸部５１ｃの幅は一致している。幅Ｗａ１は、Ｘ方向の長さである。

　幅Ｗａ１は、継手部５１ｂの板厚方向および継手部５１ｂにおける電流の主たる流れ方向に直交する方向の長さである。幅Ｗａ１は、板厚方向および本体部５１ａからの継手部５１ｂの延設方向に直交する方向の長さである。配置領域５１ｄにおけるＹ方向の一部分、具体的には本体部５１ａから離れた部分が、凸部５１ｃをなしている。配置領域５１ｄは、それぞれ平面略矩形状をなしている。ＸＹ平面において、配置領域５１ｄの中央部分にはんだ９１ｄが接続され、中央部分を取り囲む周囲部分には、はんだ９１ｄが接続されていない。

　対向部Ｅ１ａは、その一部にはんだ９１ｄが接続されている。対向部Ｅ１ａにおいて、接合部分は、エミッタ端子Ｅ１の長手方向の一端に設けられている。対向部Ｅ１ａの幅Ｗｂ１は、継手部５１ｂの配置領域５１ｄの幅Ｗａ１よりも狭くされている。すなわち、幅Ｗａ１が、幅Ｗｂ１よりも広く（Ｗａ１＞Ｗｂ１）されている。幅Ｗｂ１は、接合部分を含むＸ方向の長さである。幅Ｗｂ１は、板厚方向およびエミッタ端子Ｅ１の長手方向に直交する方向の長さである。

　半導体装置１２のヒートシンク５２は、本体部５２ａと、継手部５２ｂを有している。１本のエミッタ端子Ｅ２は、対向部Ｅ２ａと、延設部Ｅ２ｂをそれぞれ有している。対向部Ｅ２ａは、板面同士が対向するように継手部５２ｂ上に配置されている。対向部Ｅ２ａは、はんだ９２ｄを介して継手部５２ｂに接続されている。延設部Ｅ２ｂは、対向部Ｅ２ａに連なっている。延設部Ｅ２ｂは、Ｙ方向であって継手部５２ｂから遠ざかる方向に延設されている。図３７に示すように、継手部５２ｂの厚みをｔａ２、対向部Ｅ２ａの厚みをｔｂ２とすると、少なくともはんだ接合部１２２において、厚みｔｂ２が厚みｔａ２以上（ｔｂ２≧ｔａ２）とされている。

　本実施形態では、継手部５２ｂの厚みが、全域でほぼ均一とされている。また、対向部Ｅ２ａの厚みが、全域でほぼ均一とされている。そして、対向部Ｅ２ａの厚みｔｂ２が、継手部５２ｂの厚みｔａ２よりも厚く（ｔｂ２＞ｔａ２）されている。継手部５２ｂにおけるエミッタ端子Ｅ２の配置面は、対向部Ｅ２ａより大きくされている。継手部５２ｂは、対向部Ｅ２ａに対応して１つの凸部５２ｃを有している。凸部５２ｃは、Ｙ方向であって本体部５２ａから遠ざかる方向に突出している。

　継手部５２ｂのＸ方向中央に、対向部Ｅ２ａの配置領域５２ｄが設けられている。継手部５２ｂにおいて、コレクタ端子Ｃ２と対向する領域は、対向部Ｅ２ａが配置されない非配置領域５２ｅとされている。Ｘ方向において、非配置領域５２ｅ、配置領域５２ｄ、非配置領域５２ｅの順に設けられている。配置領域５２ｄの幅Ｗａ２と凸部５２ｃの幅は一致している。幅Ｗａ２は、Ｘ方向の長さである。

　幅Ｗａ２は、継手部５２ｂの板厚方向および継手部５２ｂにおける電流の主たる流れ方向に直交する方向の長さである。幅Ｗａ２は、板厚方向および本体部５２ａに対する継手部５２ｂの延設方向に直交する方向の長さである。配置領域５２ｄにおけるＹ方向の一部分、具体的には本体部５２ａから離れた部分が、凸部５２ｃをなしている。配置領域５２ｄは、平面略矩形状をなしている。ＸＹ平面において、配置領域５２ｄの中央部分にはんだ９２ｄが接続され、中央部分を取り囲む周囲部分には、はんだ９２ｄが接続されていない。

　対向部Ｅ２ａの一部に、はんだ９２ｄが接続されている。対向部Ｅ２ａにおいて、接合部分は、エミッタ端子Ｅ２の長手方向の一端に設けられている。対向部Ｅ２ａの幅Ｗｂ２は、継手部５２ｂの配置領域５２ｄの幅Ｗａ２よりも狭くされている。すなわち、幅Ｗａ２が、幅Ｗｂ２よりも広く（Ｗａ２＞Ｗｂ２）されている。幅Ｗｂ２は、接合部分を含むＸ方向の長さである。幅Ｗｂ２は、板厚方向およびエミッタ端子Ｅ２の長手方向に直交する方向の長さである。

　本実施形態に係る半導体装置１１、１２によれば、上記したように、対向部Ｅ１ａの厚みｔｂ１が継手部５１ｂの厚みｔａ１以上とされている。対向部Ｅ１ａが継手部５１ｂより薄い構成に較べて、対向部Ｅ１ａに電流が流れやすいため、はんだ９１ｄにおいて、電流が局所的に集中するのを抑制することができる。したがって、半導体装置１１の信頼性を向上することができる。同様に、対向部Ｅ２ａの厚みｔｂ２が継手部５２ｂの厚みｔａ２以上とされている。したがって、半導体装置１２の信頼性を向上することができる。

　本実施形態では、継手部５１ｂにおけるエミッタ端子Ｅ１の配置面が、対向部Ｅ１ａより大きくされている。配置領域５１ｄの幅Ｗａ１が、対向部Ｅ１ａの幅Ｗｂ１よりも広くされている。はんだ９１ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。同様に、継手部５２ｂにおけるエミッタ端子Ｅ２の配置面は、対向部Ｅ２ａより大きくされている。配置領域５２ｄの幅Ｗａ２が、対向部Ｅ２ａの幅Ｗｂ２よりも広くされている。はんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ２≧ｔａ２の関係を満たすことで、半導体装置１２の信頼性を向上することができる。

　本実施形態では、半導体装置１１、１２が、対応する半導体素子３１、３２を複数備えている。複数の半導体素子３１が、はんだ９１ｂ、９１ｃを介して、同じ本体部５１ａに接続されている。はんだ９１ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。複数の半導体素子３２が、はんだ９２ｂ、９２ｃを介して、同じ本体部５２ａに接続されている。はんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ２≧ｔａ２の関係を満たすことで、半導体装置１２の信頼性を向上することができる。

　半導体装置１２では、エミッタ端子Ｅ２の本数が半導体素子３２の数よりも少なくされている。エミッタ端子Ｅ２の本数が、コレクタ端子Ｃ２の本数よりも少なくされている。半導体装置１２は、２つの半導体素子３２と、１本のエミッタ端子Ｅ２を備えている。このように、エミッタ端子Ｅ２、すなわち、はんだ接合部１２２のはんだ９２ｄに電流が局所的に集中しやすい構成ながらも、上記したｔｂ１≧ｔａ１の関係を満たすことで、半導体装置１１の信頼性を向上することができる。

　図３７に示すように、本実施形態では、半導体装置１１において、エミッタ端子Ｅ１の対向部Ｅ１ａの厚みが、コレクタ端子Ｃ１の厚みよりも厚くされている。図３７に示すように、半導体装置１２において、エミッタ端子Ｅ２の対向部Ｅ２ａの厚みが、コレクタ端子Ｃ２の厚みよりも厚くされている。このように、主端子７１、７２において、エミッタ端子Ｅ１、Ｅ２の少なくとも対向部Ｅ１ａ、Ｅ２ａを、他の部分よりも厚くしている。したがって、コレクタ端子Ｃ１、Ｃ２とバスバーなどとの接続条件を変えずに、局所的な電流集中を抑制することができる。

　次に、厚みｔａ１、ｔａ２、ｔｂ１、ｔｂ２のより好ましい関係について説明する。図３８はシミュレーションに用いたモデルを示している。図３９はシミュレーション結果を示している。半導体装置１２のはんだ接合部１２２周辺を簡素化して、モデルとした。図３８では、電流の主たる流れを実線矢印で示している。図３８（ａ）では、継手部５２ｂを流れる電流の主たる流れ方向、エミッタ端子Ｅ２を流れる電流の主たる流れ方向が同一である。すなわち、電流のなす角θが０°である。図３８（ｂ）ではθが９０°であり、図３８（ｃ）ではθが１８０°である。図３８（ａ）～（ｃ）では、はんだ接合部１２２の幅が、エミッタ端子Ｅ２の幅Ｗｂ２と略一致している。

　シミュレーションでは、幅Ｗａ２を１３ｍｍ、幅Ｗｂ２を１０ｍｍとした。また、継手部５２ｂの厚みｔａ２を０．５ｍｍとした。そして、エミッタ端子Ｅ２の厚みｔｂ２を種々変化させ、はんだ接合部１２２における電流密度の最大値を求めた。図３９（ａ）はθ＝０°、図３９（ｂ）はθ＝９０°、図３９（ｃ）はθ＝１８０°の結果を示している。

　図３９（ａ）に示すように、θ＝０°の場合、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。ｔｂ２≧ｔａ２において、ｔｂ２＜ｔａ２よりも電流密度の最大値が小さい値を示した。また、厚みｔｂ２がｔａ２×（Ｗａ２／Ｗｂ２）付近において、電流密度の最大値が最も小さい値（最下点）を示した。

　厚みｔａ２と等しいときの厚みをｔｂ２ｓ、最下点の厚みをｔｂ２ｍとすると、ｔｂ２ｓとｔｂ２ｍの差Δは、下記式で示される。
（式６）Δ＝ｔｂ２ｍ－ｔｂ２ｓ＝ｔａ２×｛（Ｗａ２／Ｗｂ２）－１｝
最下点を頂点とするΔの２倍の範囲内において、厚みｔｂ２は厚みｔａ２よりも厚くなる。この範囲は、下記式７で示される。
（式７）ｔａ２＜ｔｂ２≦ｔａ２×｛（２×Ｗａ２－Ｗｂ２）／Ｗｂ２｝
　式７の関係を満たすことで、電流密度の最大値をより小さくすることができる。すなわち、はんだ接合部１２２中において電流が局所的に集中するのを効果的に抑制することができる。モデルではθ＝０°の例を示したが、電流の主たる流れ方向が完全一致の場合に限定されない。０°≦θ＜４５°の範囲、すなわち同一方向への電流成分が大きければ、効果を奏することができる。

　θ＝９０°の場合も、図示を省略するが、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。図３９（ｂ）に示すように、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなった。θ＝１８０°の場合も、図示を省略するが、ｔｂ２＜ｔａ２において、電流密度の最大値が最も大きい値を示した。図３９（ｃ）に示すように、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなった。

　このように、４５°≦θ≦１８０°においては、ｔｂ２≧ｔａ２の範囲において、厚みｔｂ２を厚くするほど、電流密度の最大値が小さくなる。特に、ｔｂ２＞ｔａ２を満たすようにすると、電流が局所的に集中するのを効果的に抑制することができる。なお、半導体装置１１についても、同様の効果を奏する。

　半導体装置１１、１２において、エミッタ端子Ｅ１、Ｅ２の対向部Ｅ１ａ、Ｅ２ａの厚みを、延設部Ｅ１ｂ、Ｅ２ｂの厚みと略等しくしてもよい。エミッタ端子Ｅ１、Ｅ２を、全長で厚みが等しい構成としてもよい。

　たとえば図４０に示す第１２変形例のように、対向部Ｅ１ａの厚みを、延設部Ｅ１ｂの厚みよりも厚くしてもよい。延設部Ｅ１ｂの厚みは、継手部５１ｂの厚みｔａ１よりも薄くされている。エミッタ端子Ｅ１において、対向部Ｅ１ａが厚くされ、延設部Ｅ１ｂは薄くされている。これによれば、エミッタ端子Ｅ１についても、バスバーなどとの接続条件を変えずに、電流の局所的な集中を抑制することができる。また、全長で同一厚みとする構成に較べて、コストを低減することもできる。エミッタ端子Ｅ２についても同様である。

　本実施形態に係る半導体装置１１、１２は、少なくとも、半導体素子と、半導体素子が電気的に接続された本体部および継手部を有する金属部材と、継手部にはんだ接合された端子を備えればよい。

　半導体装置１１、１２が対応する半導体素子３１、３２を２つ備える例を示したが、これに限定されない。半導体素子３１，３２を１つのみ備えてもよいし、３つ以上の半導体素子３１，３２を備えてもよい。たとえば図３３に示したように、４つの半導体素子３１が同じヒートシンク４１、５１に電気的に接続された構成としてもよい。

　複数の半導体素子３１、３２の配置は、上記例に限定されない。すべての半導体素子３１、３２がＸ方向に並んで配置される構成に限定されない。半導体素子３１の一部が、他の半導体素子３１に対してＹ方向にずれた配置された構成にも適用できる。半導体素子３２の一部が、他の半導体素子３２に対してＹ方向にずれた配置された構成にも適用できる。たとえば図３４に示した構成としてもよい。

　半導体装置１１、１２の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子（たとえばＬＤＭＯＳ）にも適用できる。

　（他の実施形態）
　　以上、本開示の一態様に係る半導体装置の実施形態、構成、態様を例示したが、本開示に係る実施形態、構成、態様は、上述した各実施形態、各構成、各態様に限定されるものではない。例えば、異なる実施形態、構成、態様にそれぞれ開示された技術的部を適宜組み合わせて得られる実施形態、構成、態様についても本開示に係る実施形態、構成、態様の範囲に含まれる。

Claims

　一面および前記一面と板厚方向において反対の裏面に電極が設けられた複数の半導体素子（３１、３２）と、
　複数の前記半導体素子を挟むように配置された放熱部材であって、前記一面側の電極のそれぞれと電気的に接続された第１部材（４１、４２）、および、前記裏面側の電極のそれぞれと電気的に接続された第２部材（５１、５２）と、
　前記放熱部材に連なる複数の端子（７１、７２）と、
を備え、
　前記板厚方向からの平面視において、前記第２部材の面積が前記第１部材の面積よりも小さくされるとともに、少なくとも２つの前記半導体素子が前記第２部材の長手方向に並んで配置されており、
　前記第２部材との間に形成された複数のはんだ接合部として、前記半導体素子のそれぞれと前記第２部材とを電気的に接続する第１接合部（１３１、１３２）と、前記端子の少なくとも１つと前記第２部材とを電気的に接続する第２接合部（１２１，１２２）と、を有し、
　前記第２部材の重心（Ｃｇ１、Ｃｇ２）を通り、前記板厚方向および前記長手方向と直交する軸（ＡＸ１１、ＡＸ１２）に対して、複数の前記はんだ接合部が線対称配置とされている半導体装置。
　前記軸を第１軸とし、前記板厚方向および前記長手方向と直交する短手方向において、前記重心を通り、前記第１軸および前記板厚方向と直交する軸を第２軸（ＡＸ２１、ＡＸ２２）とすると、
　前記第２部材との接続面積が大きい順に少なくとも上位２つの前記はんだ接合部は、前記第２部材の短手方向において前記第２軸と重なるように設けられている請求項１に記載の半導体装置。
　複数の前記第１接合部のすべてが、前記短手方向において前記第２軸と重なるように設けられている請求項２に記載の半導体装置。
　前記第２接合部は、前記第２軸と重ならないように、前記短手方向において前記第２軸とは離れた位置に設けられている請求項２又は請求項３に記載の半導体装置。
　前記放熱部材それぞれの少なくとも一部および複数の前記半導体素子を封止する封止樹脂体（２１、２２）をさらに備え、
　すべての前記端子は、前記封止樹脂体の同じ面から突出しており、
　前記平面視における前記第１接合部の中心（１３１ｃ、１３２ｃ）が、前記短手方向において、前記第２軸よりも前記第２接合部から離れた位置に設けられている請求項４に記載の半導体装置。