WO2020013386A1 - 발광 장치 및 이를 구비한 표시 장치 - Google Patents

발광 장치 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
WO2020013386A1
WO2020013386A1 PCT/KR2018/011346 KR2018011346W WO2020013386A1 WO 2020013386 A1 WO2020013386 A1 WO 2020013386A1 KR 2018011346 W KR2018011346 W KR 2018011346W WO 2020013386 A1 WO2020013386 A1 WO 2020013386A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
sub
alignment
electrodes
Prior art date
Application number
PCT/KR2018/011346
Other languages
English (en)
French (fr)
Inventor
임재익
양은아
최해윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/257,556 priority Critical patent/US20210288033A1/en
Priority to JP2021500378A priority patent/JP7157231B2/ja
Priority to CN201880095203.XA priority patent/CN112335051B/zh
Priority to EP18925939.3A priority patent/EP3823028A4/en
Publication of WO2020013386A1 publication Critical patent/WO2020013386A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to a light emitting device and a display device having the same.
  • LEDs Light emitting diodes
  • the bar-type light emitting diode may be manufactured to be small in size so as to constitute a pixel of the self-luminous display device.
  • An object of the present invention is to provide a light emitting device including a rod-type light emitting diode and a display device having the same.
  • a light emitting device includes: a substrate including a plurality of unit light emitting regions; At least one first light emitting element provided on the substrate and having a first end and a second end in a first direction; At least one second light emitting device having a first end and a second end in a second direction crossing the first direction; A first electrode connected to one of first and second ends of each of the first and second light emitting devices, and a second electrode connected to the other one; First alignment wires extending in the second direction on the substrate and connected to the first electrodes; And a second alignment line spaced apart from the first alignment line at a predetermined interval and connected to the second electrode.
  • each unit light emitting region may include a first sub light emitting region provided with the first light emitting element and a second sub light emitting region provided with the second light emitting element.
  • the first electrode may include a 1-1 electrode provided in the first sub emission region and a 1-2 electrode provided in the second sub emission region.
  • the second electrode may include a 2-1 electrode provided in the first sub emission region and a 2-2 electrode provided in the second sub emission region.
  • the first-first electrode and the second-first electrode when viewed in plan view, may extend along the second direction.
  • the first-second electrode and the second-second electrode may extend along the first direction.
  • the interval between the 1-1st electrode and the 2-1 electrode may be the same as the interval between the 1-2 electrode and the 2-2 electrode.
  • the light emitting device includes: a first connection line extending in the first direction on the substrate and electrically connecting the first alignment line and the first electrode; And a second connection line extending in parallel with the first connection line on the substrate and electrically connecting the second alignment line and the second electrode.
  • the first-first electrode is branched from the first connection line to the first sub light emitting region in the second direction, and the second-first electrode is the second connection line. May be branched to the first sub emission region along the second direction, and the first-first electrode and the second first electrode may be alternately disposed along the first direction in the first sub emission region. .
  • the first-second electrode is branched from the first alignment line to the second sub emission region along the first direction
  • the second-second electrode is the second alignment line. May be branched from the second sub light emitting region to the second sub light emitting region along the first direction, and the first and second electrodes may be alternately disposed along the second direction in the second sub light emitting region. .
  • the first connection line may include one end connected to the first alignment line and the other end facing the one end.
  • the other end may have a round shape.
  • the distance between the first connection line and the one electrode disposed on the uppermost side of the second sub light emitting region among the first to second and second electrodes is one of the first to It may be larger than the distance between the second electrode and the second-2 electrode.
  • the light emitting device includes: a first partition wall provided between the substrate and the first electrode; A second partition provided between the substrate and the second electrode and spaced apart from the first partition by a predetermined distance; A first contact electrode provided on the first electrode and connecting the first electrode and an end of any one of first and second ends of a corresponding light emitting device; And a second contact electrode provided on the second electrode and connecting the other end of the corresponding light emitting element to the second electrode.
  • the light emitting device includes: a first insulating layer disposed between the substrate and the first and second light emitting devices; A second insulating layer provided on the first and second light emitting devices and exposing first and second ends of each of the first and second light emitting devices; A third insulating layer provided on the first contact electrode to cover the first contact electrode; And a fourth insulating layer provided on the second contact electrode to cover the second contact electrode.
  • the light emitting device may further include a first insulating pattern overlapping a portion of the first alignment wiring and a second insulating pattern overlapping a portion of the second alignment wiring in a plan view. It may include.
  • the first and second insulating patterns may be provided on the same layer as the first insulating layer, and may shield a part of an electric field formed between the first and second electrodes.
  • the light emitting device may further include a first conductive pattern provided on the first insulating pattern and a second conductive pattern provided on the second insulating pattern.
  • the first and second conductive patterns may be provided on the same layer as the first contact electrode.
  • the first alignment wiring is provided on the same layer as the first electrode and is integrally provided with the first electrode
  • the second alignment wiring is provided on the same layer as the second electrode. It may be provided integrally with the second electrode.
  • the first electrode includes a plurality of branch electrodes protruding from the first alignment line along the first direction, and the second electrode is arranged in the second direction. And a plurality of cavities provided between the two protruding electrodes and the adjacent protruding electrodes. Each of the branch electrodes may be provided to correspond to one cavity.
  • the first electrode and the second electrode may be electrically separated, and one of the first and second electrodes may have a shape surrounding the periphery of the other electrode. .
  • each of the first and second light emitting devices may include: a first conductive semiconductor layer doped with a first conductive dopant; A second conductive semiconductor layer doped with a second conductive dopant; And an active layer provided between the first conductive semiconductor layer and the second conductive semiconductor layer.
  • each of the first and second light emitting devices may include a light emitting diode having a circular columnar shape or a polygonal column shape having a micro scale or a nano scale.
  • a display device including a light emitting device includes a substrate including a display area and a non-display area; A pixel circuit unit provided in the display area and including at least one transistor; And a display element layer provided on the pixel circuit unit and having a plurality of unit light emitting regions from which light is emitted.
  • the display element layer may include: at least one first light emitting element provided on the pixel circuit portion and having a first end and a second end in a first direction; At least one second light emitting device having a first end and a second end in a second direction crossing the first direction; A first electrode provided on the pixel circuit part and connected to one of first and second ends of each of the first and second light emitting devices, and a second electrode connected to the other one; First alignment wires extending in the second direction on the pixel circuit part and connected to the first electrode; A second alignment line spaced apart from the first alignment line at a predetermined interval and connected to the second electrode; A first contact electrode provided on the first electrode and connecting the first electrode and an end of any one of first and second ends of a corresponding light emitting device; And a second contact electrode provided on the second electrode and connecting the other end of the corresponding light emitting element to the second electrode.
  • a light emitting device capable of improving light efficiency and a display device having the same may be provided.
  • FIG. 1 is a perspective view showing a rod-shaped light emitting diode according to an embodiment of the present invention.
  • FIGS. 2A and 2B are circuit diagrams illustrating a unit light emitting region of a light emitting device according to an exemplary embodiment of the present invention.
  • FIG. 3 is a plan view illustrating a unit light emitting region of a light emitting device including the bar light emitting diode of FIG. 1.
  • FIG. 4 is a cross-sectional view taken along line II of FIG. 3.
  • FIG. 5 is a plan view illustrating a unit emission area of the light emitting device of FIG. 3 according to another exemplary embodiment.
  • FIG. 6 is a plan view illustrating a unit light emitting region of the light emitting device of FIG. 3 according to another exemplary embodiment.
  • FIG. 7 is a cross-sectional view taken along line II to II ′ of FIG. 6.
  • FIG. 8 is a plan view illustrating a unit light emitting region of the light emitting device of FIG. 3 according to another exemplary embodiment.
  • FIG. 9 is a cross-sectional view taken along line III-III ′ of FIG. 8.
  • FIG. 10 illustrates a display device according to an exemplary embodiment.
  • FIG. 10 is a schematic plan view of a display device using the bar LED LD illustrated in FIG. 1 as a light emitting source.
  • FIG. 11 is a plan view schematically illustrating first to third sub-pixels included in one of the pixels illustrated in FIG. 10.
  • FIG. 12 is a cross-sectional view taken along line IV to IV ′ of FIG. 11.
  • FIG. 13 is a plan view illustrating only the first and second alignment lines and the first and second electrodes of FIG. 11.
  • FIG. 14 to 16 are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one pixel in the display device of FIG. 11, according to another exemplary embodiment.
  • 17A to 17C are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one sub-pixel in the display device of FIG. 11 according to another exemplary embodiment.
  • 18A to 18D are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one sub-pixel in the display device of FIG. 11, according to another exemplary embodiment.
  • 19A to 19D are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one sub-pixel in the display device of FIG. 11, according to another exemplary embodiment.
  • 20A to 20D are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one sub-pixel in the display device of FIG. 11, according to another exemplary embodiment.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
  • Singular expressions include plural expressions unless the context clearly indicates otherwise.
  • the terms “comprise” or “have” are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described on the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, parts, or combinations thereof. In addition, when a part such as a layer, film, region, plate, etc. is said to be “on” another part, this includes not only when the other part is “just above”, but also when there is another part in the middle.
  • the formed direction is not limited to the upper direction but includes a side or a lower part.
  • a part such as a layer, film, region, plate, etc. is “below” another part, this includes not only the other part “below” but also another part in the middle.
  • FIG. 1 is a perspective view showing a rod-shaped light emitting diode according to an embodiment of the present invention.
  • a rod-shaped light emitting diode LD having a circular columnar shape is illustrated, but the present invention is not limited thereto.
  • a rod type light emitting diode LD may include a first conductive semiconductor layer 11, a second conductive semiconductor layer 13, and the first and second conductive semiconductor layers. It may include an active layer 12 interposed between (11, 13).
  • the rod-type light emitting diode LD may be implemented as a laminate in which the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 are sequentially stacked.
  • the rod-type light emitting diode LD is referred to as a "bar LED" for convenience of description.
  • the bar LED (LD) may be provided in a bar shape extending along one direction.
  • the bar LED LD may have one end and the other end along the length direction.
  • one end of the first and second conductive semiconductor layers (11, 13), the other end of the first and second conductive semiconductor layers (11, 13) One can be arranged.
  • the bar LED (LD) may be provided in a circular columnar shape.
  • the term “rod” herein refers to a rod-like shape or a bar-like shape that is long in the longitudinal direction (ie has an aspect ratio greater than 1), such as a cylinder, a polygonal column, or the like. It may include.
  • the length of the bar LED LD may be larger than its diameter.
  • the bar LED LD may be manufactured to be small enough to have a diameter and / or a length of, for example, a micro scale or a nano scale.
  • the size of the bar-shaped LED LD according to an embodiment of the present invention is not limited thereto, and the bar-shaped LED LD may meet the requirements of the display device to which the bar-type LED LD is applied. ) May change in size.
  • the first conductive semiconductor layer 11 may include at least one n-type semiconductor layer.
  • the first conductive semiconductor layer 11 includes a semiconductor material of any one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and includes a semiconductor layer doped with a first conductive dopant such as Si, Ge, Sn, or the like. It may include.
  • the material constituting the first conductive semiconductor layer 11 is not limited thereto, and the first conductive semiconductor layer 11 may be formed of various materials.
  • the active layer 12 is formed on the first conductive semiconductor layer 11 and may be formed in a single or multiple quantum well structure.
  • a cladding layer (not shown) doped with a conductive dopant may be formed on and / or under the active layer 12.
  • the cladding layer may be implemented as an AlGaN layer or an InAlGaN layer.
  • materials such as AlGaN and AlInGaN may be used as the active layer 12.
  • the bar LED LD When an electric field of a predetermined voltage or more is applied to both ends of the bar LED LD, the bar LED LD emits light while the electron-hole pair is coupled in the active layer 12.
  • the second conductive semiconductor layer 13 is provided on the active layer 12 and may include a semiconductor layer of a different type from the first conductive semiconductor layer 11.
  • the second conductive semiconductor layer 13 may include at least one p-type semiconductor layer.
  • the second conductive semiconductor layer 13 may include at least one semiconductor material of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and may include a semiconductor layer doped with a second conductive dopant such as Mg. .
  • the material constituting the second conductive semiconductor layer 13 is not limited thereto. In addition, various materials may form the second conductive semiconductor layer 13.
  • the bar-shaped LED LD may have an upper portion of each layer in addition to the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13. And / or further include another phosphor layer, an active layer, a semiconductor layer, and / or an electrode layer below.
  • the bar LED (LD) may further include an insulating film (14).
  • the insulating film 14 may be omitted, and only a part of the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be omitted. It may be provided to cover.
  • the insulating film 14 may be provided at portions except both ends of the bar LED LD so that both ends of the bar LED LD may be exposed.
  • FIG. 1 illustrates a state in which a part of the insulating film 14 is deleted, and the actual bar-shaped LED LD may be surrounded by the insulating film 14 on both sides of the circular column. have.
  • the insulating film 14 may be provided to surround at least a portion of an outer circumferential surface of the first conductive semiconductor layer 11, the active layer 12, and / or the second conductive semiconductor layer 13.
  • the insulating film 14 may be provided to surround at least an outer circumferential surface of the active layer 12.
  • the insulating film 14 may include a transparent insulating material.
  • the insulating film 14 may include one or more insulating materials selected from the group consisting of SiO 2, Si 3 N 4, Al 2 O 3, and TiO 2, but is not limited thereto. Various materials having insulating properties may be used.
  • the active layer 12 may be prevented from being shorted with the first and / or second electrodes (not shown).
  • the insulating film 14 it is possible to minimize surface defects of the bar-shaped LED (LD) to improve the life and efficiency.
  • the insulating film 14 may prevent unwanted short circuits that may occur between the bar LEDs LD.
  • the bar LED LD described above may be used as a light emitting source of various display devices.
  • the bar-type LED LD may be used as a light source element of a lighting device or a self-luminous display device.
  • FIGS. 2A and 2B are circuit diagrams illustrating a unit light emitting region of a light emitting device according to an exemplary embodiment of the present invention.
  • FIGS. 2A and 2B illustrate examples of sub-pixels constituting an active light emitting display panel.
  • the unit emission area may be a pixel area of one sub-pixel.
  • the sub-pixel SP may include one or more bar LEDs LD and a driving circuit 144 connected thereto to drive the bar LEDs LD.
  • a first electrode (eg, an anode) of the bar LED LD is connected to the first driving power supply VDD via the driving circuit 144, and a second electrode (eg, a cathode electrode) is connected to the second electrode. It is connected to the drive power supply VSS.
  • the first driving power source VDD and the second driving power source VSS may have different potentials.
  • the second driving power source VSS may have a potential lower than or equal to the threshold voltage of the bar-type LED LD than the potential of the first power source VDD.
  • the bar LED LD may emit light at a luminance corresponding to a driving current controlled by the driving circuit 144.
  • FIG. 2A discloses an embodiment in which only one bar-shaped LED LD is included in the sub-pixel SP, the present invention is not limited thereto.
  • the sub-pixel SP may include a plurality of the bar LEDs LD connected in parallel with each other.
  • the driving circuit 144 may include first and second transistors M1 and M2 and a storage capacitor Cst.
  • the structure of the driving circuit 144 is not limited to the embodiment shown in Figure 2a.
  • the first electrode of the first transistor M1 (switching transistor) is connected to the data line Dj, and the second electrode is connected to the first node N1.
  • the first electrode and the second electrode of the first transistor M1 may be different electrodes.
  • the first electrode is a source electrode
  • the second electrode may be a drain electrode.
  • the gate electrode of the first transistor M1 is connected to the scan line Si.
  • the first transistor M1 is turned on when a scan signal of a voltage (for example, a low voltage) at which the first transistor M1 is turned on is supplied from the scan line Si.
  • the data line Dj is electrically connected to the first node N1.
  • a data signal of a corresponding frame is supplied to the data line Dj, and thus the data signal is transmitted to the first node N1.
  • the data signal transferred to the first node N1 is charged in the storage capacitor Cst.
  • the first electrode of the second transistor M2 and the driving transistor is connected to the first driving power supply VDD, and the second electrode is connected to the first electrode of the bar LED LD.
  • the gate electrode of the second transistor M2 is connected to the first node N1.
  • the second transistor M2 controls the amount of driving current supplied to the bar LED LD in response to the voltage of the first node N1.
  • One electrode of the storage capacitor Cst is connected to the first driving power supply VDD, and the other electrode is connected to the first node N1.
  • the storage capacitor Cst charges the voltage corresponding to the data signal supplied to the first node N1 and maintains the charged voltage until the data signal of the next frame is supplied.
  • the first transistor M1 for transmitting the data signal into the sub-pixel SP, the storage capacitor Cst for storing the data signal, and the data signal may correspond to the first signal M1.
  • the driving circuit 144 of a relatively simple structure including the second transistor M2 for supplying a driving current to the bar LED LD is illustrated.
  • the present invention is not limited thereto, and the structure of the driving circuit 144 may be variously modified.
  • the driving circuit 144 may include a transistor device for compensating the threshold voltage of the second transistor M2, a transistor device for initializing the first node N1, and / or the rod-shaped LED (LD).
  • the driving circuit 144 may further include at least one transistor element such as a transistor element for controlling the light emission time of the) or other circuit elements such as a boosting capacitor for boosting the voltage of the first node (N1).
  • the transistors included in the driving circuit 144 for example, the first and second transistors M1 and M2 are illustrated as P-type transistors, but the present invention is not limited thereto. . That is, at least one of the first and second transistors M1 and M2 included in the driving circuit 144 may be changed to an N type transistor.
  • the first and second transistors M1 and M2 may be implemented as an N type transistor.
  • the drive circuit 144 shown in FIG. 2B is similar in configuration or operation to the drive circuit 144 of FIG. 2A except for the change of the connection position of some components due to the transistor type change. Therefore, detailed description thereof will be omitted.
  • FIG. 3 is a plan view illustrating a unit light emitting region of the light emitting device including the bar light emitting diode of FIG. 1, and FIG.
  • the unit emission area may be a pixel area of one sub-pixel included in the light emitting display panel.
  • a light emitting device includes a substrate SUB including a plurality of unit light emitting regions, a barrier layer BRL, a plurality of bar LEDs LD, The first and second barrier ribs PW1 and PW2, the first and second electrodes REL1 and REL2, the first and second alignment wires ARL1 and ARL2, and the first and second contact electrodes CNE1 and CNE2 are included. can do.
  • the substrate SUB may include an insulating material such as glass, organic polymer, quartz, or the like.
  • the substrate SUB may be made of a material having flexibility to be bent or folded, and may have a single layer structure or a multi-layer structure.
  • the barrier layer BRL may prevent impurities from diffusing into the bar LEDs LD.
  • Each of the bar LEDs LD includes an active layer 12 interposed between a first conductive semiconductor layer 11, a second conductive semiconductor layer 13, and the first and second conductive semiconductor layers 11 and 13. ) May be included.
  • each of the bar-shaped LEDs LD may further include an electrode layer (not shown) provided on the second conductive semiconductor layer 13.
  • Each of the bar LEDs LD may include a first end EP1 and a second end EP2.
  • the first end EP1 has one of the first and second conductive semiconductor layers 11 and 13, and the second end EP2 has another one of the first and second conductive semiconductor layers 11 and 13.
  • each bar LED (LD) can emit light of any one of the color and / or white light.
  • a first insulating layer INS1 may be provided under each of the bar LEDs LD.
  • the first insulating layer INS1 fills the space between each of the bar LEDs LD and the substrate SUB, stably supports each of the bar LEDs LD, and provides each bar LED LD. This can prevent departure.
  • a second insulating layer INS2 may be provided on the bar LEDs LD to cover a portion of an upper surface of each of the bar LEDs LD. As a result, both ends EP1 and EP2 of each of the bar-shaped LEDs LD may be exposed to the outside.
  • the bar LEDs LD may include first bar LEDs LD1 and second bar LEDs LD2.
  • the first bar LED LD1 may include the first and second ends EP1 and EP2 in a first direction DR1.
  • the first direction DR1 may mean a horizontal direction when viewed on a plane.
  • the second bar LED LD2 may include the first and second ends EP1 and EP2 in a second direction DR2 that crosses the first direction DR1.
  • the second direction DR2 may mean a vertical direction when viewed on a plane.
  • the first bar LED LD1 may be aligned in the horizontal direction
  • the second bar LED LD2 may be aligned in the vertical direction.
  • Each unit light emitting area of the light emitting device includes a first sub light emitting area SEMA1 provided with the first bar LED LD1 and a second sub light emitting area SEMA2 provided with the second bar LED LD2. It may include.
  • the first and second partition walls PW1 and PW2 may partition the unit emission region in one sub-pixel SP.
  • the first and second partition walls PW1 and PW2 may be provided to be spaced apart from each other on the substrate SUB by a predetermined interval.
  • the first and second barrier ribs PW1 and PW2 may be spaced apart from the substrate SUB by more than a length of one bar LED LD.
  • the first and second barrier ribs PW1 and PW2 may include an insulating material including an inorganic material or an organic material, but is not limited thereto.
  • the first and second partitions PW1 and PW2 may have a trapezoidal shape inclined at a predetermined angle when viewed from a cross-section, but the present invention is not limited thereto. have.
  • the first partition PW1 may include a first-first partition PW1_1 provided in the first sub emission area SEMA1 and a first-second partition PW1_2 provided in the second sub emission area SEMA2. Can be.
  • the second partition PW2 may include a second-first partition PW2_1 provided in the first sub emission area SEMA1 and a second-2 partition PW2_2 provided in the second sub emission area SEMA2. Can be.
  • the first-first partition PW1_1 and the first-second partition PW1_2 may be integrally provided, and the second-first partition PW2_1 and the second-second partition PW2_2 may be integrally provided. have.
  • the first-first partition PW1_1 and the second-first partition PW2_1 may be spaced apart from each other on the substrate SUB of the first sub emission area SEMA1.
  • the first-first partition PW1_1 and the second-first partition PW2_1 may extend along the second direction DR2 in plan view.
  • the first-second partition PW1_2 and the second-second partition PW2_2 may be spaced apart from each other on the substrate SUB of the second sub emission area SEMA2.
  • the first-second partition wall PW1_2 and the second-second partition wall PW2_2 may extend along the first direction DR1 in plan view.
  • the first-first partition PW1_1, the first-second partition PW1_2, the second-first partition PW2_1, and the second-second partition PW2_2 are coplanar on the substrate SUB. It may be disposed in, and may have the same height.
  • the first electrode REL1 may be provided on the first partition PW1, and the second electrode REL2 may be provided on the second partition PW2.
  • the first electrode REL1 is disposed adjacent to one end of one of both ends EP1 and EP2 of the corresponding bar-shaped LED LD, and the second electrode REL2 is disposed of the corresponding LED LD. It may be disposed adjacent to the end of the other one of both ends (EP1, EP2).
  • the first electrode REL1 is electrically connected to the corresponding bar-shaped LED LD through the first contact electrode CNE1, and the second electrode REL2 connects the second contact electrode CNE2. It can be electrically connected to the corresponding bar LED (LD) through.
  • the first electrode REL1 may connect the first-first electrode REL1_1 provided on the first-first partition PW1_1 and the first-second electrode REL1_2 provided on the first-second partition PW1_2. It may include.
  • the first-first electrode REL1_1 may be provided in the first sub emission region SEMA1 and may overlap the first-first partition PW1_1 when viewed in plan view.
  • the first-first electrode REL1_1 may extend in the second direction DR2 in the first sub emission area SEMA1.
  • the first-first electrode REL1_1 is branched from the first connection line CNL1 extending along the first direction DR1 in the second direction DR2 to be disposed in the first sub emission area SEMA1. Can be provided in dogs.
  • the first connection line CNL1 may be connected to the first alignment line ARL1.
  • the first connection line CNL1 may be provided integrally with the first alignment line ARL1, but the present invention is not limited thereto.
  • the first-second electrode REL1_2 is provided in the second sub emission region SEMA2, and when viewed in plan view, the first-second electrode REL1_2 may overlap the first-second partition PW1_2.
  • the first-second electrode REL1_2 may extend in the first direction DR1 in the second sub emission area SEMA2.
  • the first-second electrode REL1_2 is branched from the first alignment line ARL1 extending along the second direction DR2 in the first direction DR1 to be in the second sub emission area SEMA2. It may be provided in plurality.
  • the first-first capping layer CPL1_1 made of a transparent conductive material such as IZO may be provided on the first-first electrode REL1_1.
  • the first-first capping layer CPL1_1 prevents the first-first electrode REL1-1 from being damaged due to a defect generated during the manufacturing process of the light emitting device, and the first-first electrode REL1-. 1) and the adhesion of the substrate (SUB) can be further enhanced.
  • a 1-2 capping layer (not shown) including the same material as the 1-1 capping layer CPL1_1 may be provided on the 1-2 electrode REL1_2.
  • the second electrode REL2 connects the second-first electrode REL2_1 provided on the second-first partition wall PW2_1 and the second-second electrode REL2_2 provided on the second-second partition wall PW2_2. It may include.
  • the second-first electrode REL2_1 may be provided in the first sub emission region SEMA1 and may overlap the second-first partition PW2_1 when viewed in plan view.
  • the second-first electrode REL2_1 may extend in the second direction DR2 in the first sub emission area SEMA1.
  • the second-first electrode REL2_1 is branched from the second connection line CNL2 extending along the first direction DR1 in the second direction DR2 to be disposed in the first sub emission area SEMA1. Can be provided in dogs.
  • the second connection line CNL2 may be connected to the second alignment line ARL2.
  • the second connection line CNL2 may be provided integrally with the second alignment line ARL2, but the present invention is not limited thereto.
  • the second-second electrode REL2_2 is provided in the second sub emission area SEMA2, and when viewed in plan view, the second-second electrode REL2_2 may overlap the second-second partition wall PW2-2.
  • the second-second electrode REL2_2 may extend in the first direction DR1 in the second sub emission area SEMA2.
  • the second-second electrode REL2_2 is branched from the second alignment wiring ARL2 extending along the second direction DR2 in the first direction DR1 to be in the second sub emission area SEMA2. It may be provided in plurality.
  • the 2-1 capping layer CPL2_1 made of a transparent conductive material such as IZO may be provided on the 2-1 electrode REL2_1.
  • a second-2 capping layer (not shown) including the same material as the second-1 capping layer CPL2_1 may be provided on the second-2 electrode REL2_2.
  • first-first and second-first electrodes REL1_1 and REL2_1 may be alternately provided along the first direction DR1 in the first sub emission area SEMA1.
  • first-second and second-second electrodes REL1_2 and REL2_2 may be alternately provided in the second sub emission area SEMA2 along the second direction DR2. .
  • the first and second bar LEDs LD1 and LD2 may be prevented from being biased toward a partial region.
  • the first and second electrodes REL1 and REL2 may be provided to correspond to the shapes of the first and second partitions PW1 and PW2. Accordingly, the first electrode REL1 may have an inclination corresponding to the inclination of the first partition PW1, and the second electrode REL2 may have an inclination corresponding to the inclination of the second partition PW2. Can have.
  • the first and second electrodes REL1 and REL2 may be made of a conductive material having a constant reflectance.
  • the first and second electrodes REL1 and REL2 allow light emitted from both ends EP1 and EP2 of the corresponding bar-shaped LED LD to travel in a direction in which an image is displayed (for example, a front direction). Can be.
  • One electrode of the first and second electrodes REL1 and REL2 may be an anode electrode, and the other electrode may be a cathode electrode.
  • the first electrode REL1 may be an anode electrode
  • the second electrode REL2 may be a cathode electrode.
  • the first electrode REL1 and the second electrode REL2 may be disposed on the same plane and have the same height.
  • first and second electrodes REL1 and REL2 are illustrated as being directly provided on the substrate SUB, but embodiments are not limited thereto.
  • a component may be further provided between the first and second electrodes REL1 and REL2 and the substrate SUB to drive the light emitting device in a passive matrix or an active matrix.
  • the first alignment line ARL1 may extend along the second direction DR2 in the unit emission region and may be electrically connected to the first electrode REL1. In a plan view, the first alignment line ARL1 may overlap the first partition PW1.
  • the second alignment line ARL2 may be spaced apart from the first alignment line ARL1 at a predetermined interval in the unit emission region, and may be electrically connected to the second electrode REL2. In a plan view, the second alignment line ARL2 may overlap the second partition PW2.
  • first and second alignment lines ARL1 and ARL2 may be disposed on the same layer as the first and second electrodes REL1 and REL2, but the present invention is not limited thereto. It is not.
  • each of the first and second alignment lines ARL1 and ARL2 may be provided on a different layer from the first and second electrodes REL1 and REL2 and electrically connected to a corresponding electrode through a contact hole. have.
  • a first alignment voltage may be applied to the first alignment line ARL1, and a second alignment voltage having a voltage level different from the first alignment voltage may be applied to the second alignment line ARL2.
  • the first alignment line ARL1 may transfer the first alignment voltage to the first electrode REL1 to align the bar LED LDs in the one sub-pixel SP.
  • the second alignment line ARL2 may transfer the second alignment voltage to the second electrode REL2 to align the bar LED LDs in the one sub-pixel SP.
  • the ground voltage GND may be applied to the first alignment line ARL1 as the first alignment voltage
  • the second alignment voltage may be applied to the second alignment line ARL2.
  • An alternating voltage can be applied.
  • the first and second electrodes REL1 and REL2, the first and second alignment lines ARL1 and ARL2, and the first and second connection lines CNL1 and CNL2 may be made of a conductive material.
  • the conductive material may be Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, metals such as alloys thereof, indium tin oxide (ITO), indium zinc oxide (IZO), ZnO ( zinc oxide), a conductive oxide such as indium tin zinc oxide (ITZO), and a conductive polymer such as PEDOT.
  • first and second electrodes REL1 and REL2, the first and second alignment wires ARL1 and ARL2, and the first and second connection wires CNL1 and CNL2 may be formed as a single layer.
  • the present invention is not limited thereto, and two or more materials of metals, alloys, conductive oxides, and conductive polymers may be stacked.
  • the first bar LED LD1 may be provided between the first-first electrode REL1_1 and the second-first electrode REL2_1.
  • One end of both ends EP1 and EP2 of the first bar LED LD1 is connected to the first-first electrode REL1_1, and the other end thereof is the second-first electrode REL2_1. Can be connected to.
  • a first end EP1 of the first bar LED LD1 is connected to the first-first electrode REL1_1 and a second end EP2 of the first bar LED LD1. May be connected to the 2-1 electrode REL2_1.
  • a first end EP1 of the first bar LED LD1 is connected to the 2-1 electrode REL2_1, and a second end EP2 of the first bar LED LD1 is connected to the first end EP1. It may be connected to the first-first electrode REL1_1.
  • first bar LED LD1 having the first end EP1 connected to the first-first electrode REL1_1 will be described as a first-first bar LED LD1_1.
  • first bar LED LD1 having the first end EP1 connected to the second-1 electrode REL2_1 will be described as a second bar LED LD1_2.
  • the second bar LED LD2 may be provided between the first-second electrode REL1_2 and the second-second electrode REL2_2.
  • One end of both ends EP1 and EP2 of the second bar LED LD2 is connected to the first-second electrode REL1_2, and the other end thereof is the second-second electrode REL2_2. Can be connected to.
  • a first end EP1 of the second bar LED LD2 is connected to the 1-2 electrode REL1_2, and a second end EP2 of the second bar LED LD2 is connected. May be connected to the second-2 electrode REL2_2.
  • a first end EP1 of the second bar LED LD2 is connected to the second-2 electrode REL2_2, and a second end EP2 of the second bar LED LD2 is It may be connected to the 1-2 electrode REL1_2.
  • the second bar LED LD2 having the first end EP1 connected to the 1-2 electrode REL1_2 will be described as a second-1 bar LED LD2_1.
  • the second bar LED LD2 having the first end EP1 connected to the second-2 electrode REL2_2 will be described as a second-2 bar LED LD2_2.
  • the first contact electrode CNE1 may be provided on the first electrode REL1.
  • the first contact electrode CNE1 may cover the first electrode REL1 and overlap the first electrode REL1 when viewed in plan view. In addition, the first contact electrode CNE1 may partially overlap one end of one of both ends EP1 and EP2 of each bar LED LD.
  • the first contact electrode CNE1 may include the first-first contact electrode CNE1_1 provided on the first-first electrode REL1_1 and the first-second contact electrode provided on the first-second electrode REL1_2. CNE1_2).
  • the first-first contact electrode CNE1_1 may be provided in the first sub emission region SEMA1, and the first-second contact electrode CNE1_2 may be provided in the second sub emission region SEMA2.
  • the first-first contact electrode CNE1_1 may overlap the first-first electrode REL1_1 and the first end EP1 of the first-first bar LED LD1-1. have.
  • the first-first contact electrode CNE1_1 may also overlap the second end EP2 of the first-second bar LED LD1_2.
  • the first-second contact electrode CNE1_2 is connected to the second end EP2 and the first-second electrode REL1_2 of each of the second-second bar LEDs LD2-2 in plan view. Can overlap. In addition, the first-second contact electrode CNE1_2 may overlap the first end EP1 of each of the second-first bar LEDs LD2_1 when viewed in plan view.
  • the third insulating layer INS3 covering the first contact electrode CNE1 may be provided on the first contact electrode CNE1.
  • the third insulating layer INS3 may prevent the first contact electrode CNE1 from being exposed to the outside to prevent corrosion of the first contact electrode CNE1.
  • the third insulating layer INS3 may be an inorganic insulating film including an inorganic material or an organic insulating film including an organic material.
  • the third insulating layer INS3 may be formed as a single layer as shown in the figure, but is not limited thereto, and may be made of multiple layers.
  • the second contact electrode CNE2 may be provided on the second electrode REL2.
  • the second contact electrode CNE2 may cover the second electrode REL2 and overlap the second electrode REL2 when viewed in plan view. In addition, the second contact electrode CNE2 may partially overlap one end of one of both ends EP1 and EP2 of each bar-shaped LED LD.
  • the second contact electrode CNE2 is disposed on the second-first contact electrode CNE2_1 and the second-second electrode REL2_2 provided on the second-first electrode REL2_1. It may include a 2-2 contact electrode (CNE2_2) provided in.
  • the 2-1 contact electrode CNE2_1 may be provided in the first sub emission region SEMA1, and the 2-2 contact electrode CNE2_2 may be provided in the second sub emission region SEMA2.
  • the 2-1 contact electrode CNE2_1 may overlap the second end EP2 and the 2-1 electrode REL2_1 of each of the 1-1st bar LEDs LD1_1. have.
  • the 2-1 contact electrode CNE2_1 may overlap the first end EP1 of each of the first-2 bar LEDs LD1_2.
  • the 2-2 contact electrode CNE2_2 may overlap the first end EP1 and the 1-2 electrode REL1_2 of the second-2 bar LED LD2-2 in plan view. .
  • the second-second contact electrode CNE2_2 may overlap the second end EP2 of the second-first bar LED LD2_1.
  • the second contact electrode CNE2 may be made of the same material as the first contact electrode CNE1, but is not limited thereto.
  • the fourth insulating layer INS4 covering the second contact electrode CNE2 may be provided on the second contact electrode CNE2.
  • the fourth insulating layer INS4 may prevent the second contact electrode CNE2 from being exposed to the outside to prevent corrosion of the second contact electrode CNE2.
  • the fourth insulating layer INS4 may be formed of any one of an inorganic insulating film and an organic insulating film.
  • An overcoat layer OC may be provided on the fourth insulating layer INS4.
  • the overcoat layer OC may include the first and second partition walls PW1 and PW2, the first and second electrodes REL1 and REL2, and the first and second contact electrodes CNE1, respectively.
  • CNE2 or the like may be a planarization layer to alleviate the step generated.
  • the overcoat layer OC may be an encapsulation layer that prevents oxygen and moisture from penetrating into the bar-shaped LEDs LD.
  • the first bar LED LD1 may be aligned in the first direction DR1.
  • the first bar LEDs LD1 emit light while the electron-hole pairs are combined in the active layer 12 of each of the bar LEDs LD1.
  • each of the first bar LEDs LD1 may travel in a length direction of each of the first bar LEDs LD1, that is, in the first direction DR1.
  • Light traveling in the first direction DR1 may be reflected by the first-first and second-first electrodes REL1_1 and REL2_1 to travel in the front direction.
  • the first and second electrodes REL1_2 and REL2_2 extend along the first direction DR1, respectively, so that each of the second bar LEDs LD2 is formed. May be aligned in the second direction DR2.
  • Light emitted from the second bar LED LD2 may travel in a length direction of the second bar LED LD2, that is, in the second direction DR2.
  • the light propagated in the second direction DR2 may be reflected by the first and second electrodes REL1_2 and REL2_2 to travel in the front direction.
  • the first and second bar LEDs LD1 and LD2 are aligned in different directions within the one sub-pixel SP, the first and second bar LEDs are arranged. Light emitted from each of (LD1, LD2) may not be concentrated in a specific direction. For this reason, the light emitting device may have a uniform light distribution over the entire area.
  • the first and second bar LEDs LD1 and LD2 are aligned in the same direction, for example, in a horizontal direction, in the one sub-pixel SP, as in the conventional light emitting device, the first And light emitted from the second bar LEDs LD1 and LD2 may proceed in the horizontal direction. In this case, the light may be concentrated along the alignment direction of the first and second bar LEDs LD1 and LD2.
  • the light emission efficiency of the light may vary according to the area of the conventional light emitting device.
  • the difference in light emission efficiency of light according to the region may cause a poor image quality in a display device employing the conventional light emitting device as a light source.
  • the light emitting device may align the first and second bar LEDs LD1 and LD2 in different directions so that the first and second bar LEDs LD1 and LD2 are aligned. ) May not be concentrated in a specific direction in the one sub-pixel SP.
  • FIG. 5 is a plan view illustrating a unit emission area of the light emitting device of FIG. 3 according to another exemplary embodiment.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • one end of the first connection line has a round shape, except that the gap between the first connection line and the electrode disposed on the uppermost side of the second sub emission region is adjusted.
  • the lower surface may have a configuration substantially the same as or similar to that of the light emitting device of FIG. 3.
  • a light emitting device may include a substrate SUB including a plurality of unit light emitting regions, a barrier layer BRL, a plurality of bar-shaped LEDs LD, first and second electrodes.
  • the second barrier ribs PW1 and PW2, the first and second electrodes REL1 and REL2, the first and second alignment lines ARL1 and ARL2, and the first and second contact electrodes CNE1 and CNE2 may be included. .
  • the first electrode REL1 extends along the first-first electrode REL1_1 extending along the second direction DR2 and the first ⁇ 1 extending along the first direction DR1 crossing the second direction DR2. It may include two electrodes REL1_2.
  • the second electrode REL2 may include a 2-1 electrode REL2_1 extending along the second direction DR2 and a 2-2 electrode REL2_2 extending along the first direction DR1. Can be.
  • the bar-shaped LEDs LD include the first bar-shaped LED LD1 and the first-second electrode REL1_2 arranged between the first-first electrode REL1_1 and the second-first electrode REL2_1. And a second bar LED LD2 arranged between the second electrode 2 and REL2_2.
  • the first bar LED LD1 is aligned along the first direction DR1, and the first and second ends EP1 and EP2 are arranged in the first direction DR1. It may include.
  • the second bar LED LD2 may be aligned along the second direction DR2 and may include first and second ends EP1 and EP2 in the second direction DR2.
  • Each unit light emitting area may include a first sub light emitting area SEMA1 provided with the first bar LED LD1 and a second sub light emitting area SEMA2 provided with the second bar LED LD2. have.
  • the first-first and second-first electrodes REL1_1 and REL2_1 are provided in the first sub emission region SEMA1, and the first-second and second-second electrodes REL1_2 and REL2_2 are the second.
  • the sub light emitting region SEMA2 may be provided.
  • Each unit emission region may be provided with a first connection line CNL1 extending in the first direction DR1.
  • the first connection line CNL1 may include one end connected to the first alignment line ARL1 and the other end CON facing the one end.
  • the other end CON of the first connection line CNL1 may have a round shape.
  • the electric field may be concentrated in the first region.
  • the bar LEDs LD may be arranged to be biased to the first area.
  • the other end CON of the first connection wire CNL1 is designed to have a round shape in the first area.
  • the concentrated electric field can be dispersed.
  • the distance d3 between the one electrode disposed on the uppermost side of the second sub emission region SEMA2 and the first connection line CNL1 may be defined in the first and second embodiments. It may be designed to be larger than the interval d2 between the second-2 electrodes REL1_2 and REL2_2.
  • the distance d4 between each of the first to second and second electrodes REL1_2 and REL2_2 and the first alignment line ARL1 may be defined by the first to second and second electrodes. It can be designed to be larger than the interval d2 between the 2-2 electrodes (REL1_2, REL2_2).
  • FIG. 6 is a plan view illustrating a unit light emitting region of the light emitting device of FIG. 3 according to another exemplary embodiment
  • FIG. 7 is a cross-sectional view taken along line II to II ′ of FIG. 6.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • FIGS. 6 and 7 are substantially the same as the light emitting device of FIG. 3 except that the light emitting device shown in FIGS. 6 and 7 includes a first insulating pattern superimposed on the first alignment wire and a second insulating pattern superimposed on the second alignment wire. It may have the same or similar configuration.
  • a light emitting device includes a substrate SUB including a plurality of unit light emitting regions, a barrier layer BRL, a plurality of bar LEDs LD, The first and second barrier ribs PW1 and PW2, the first and second electrodes REL1 and REL2, the first and second alignment wires ARL1 and ARL2, and the first and second contact electrodes CNE1 and CNE2 are included. can do.
  • the first electrode REL1 extends along the first-first electrode REL1_1 extending along the second direction DR2 and the first ⁇ 1 extending along the first direction DR1 crossing the second direction DR2. It may include two electrodes REL1_2.
  • the second electrode REL2 may include a 2-1 electrode REL2_1 extending along the second direction DR2 and a 2-2 electrode REL2_2 extending along the first direction DR1. Can be.
  • the bar-shaped LEDs LD include the first bar-shaped LED LD1 and the first-second electrode REL1_2 arranged between the first-first electrode REL1_1 and the second-first electrode REL2_1. And a second bar LED LD2 arranged between the second electrode 2 and REL2_2.
  • Each unit light emitting area may include a first sub light emitting area SEMA1 provided with the first bar LED LD1 and a second sub light emitting area SEMA2 provided with the second bar LED LD2. have.
  • the light emitting device may further include first and second insulating patterns INSP1 and INSP2 provided in the unit light emitting regions.
  • the first and second insulating patterns INSP1 and INSP2 may be disposed to correspond to areas where electric fields are concentrated when the bar-shaped LEDs LD are aligned with each unit emission area.
  • the first and second insulating patterns INSP1 and INSP2 may partially shield the electric field in a region where the electric field is concentrated. As a result, the bar-shaped LEDs LD may be prevented from being biased toward the area where the electric field is concentrated.
  • first alignment line ARL1 and the first-second electrode REL1_2 and the second alignment line ARL2 and the second-2 electrode REL2. -2) may be between.
  • the first insulating pattern INPS1 may be provided to overlap the first alignment line ARL1 and the first-second electrode REL1_2, and the second insulating pattern INPS2 may be disposed on the planar view.
  • the second alignment line ARL2 and the second-2 electrode REL2_2 may be overlapped with each other.
  • the first insulating pattern INSP1 extends along the extending direction of the first alignment wiring ARL1, and the second insulating pattern INSP1 extends along the extending direction of the second alignment wiring ARL2. Can be.
  • the first and second insulating patterns INSP1 and INSP2 may be provided on the same layer as the first insulating layer INS1 disposed under each of the bar-shaped LEDs LD and may include the same material.
  • the first and second insulating patterns INSP1 and INSP2 and the first insulating layer INS1 may be formed of any one of an inorganic insulating film including an inorganic material or an organic insulating film including an organic material.
  • the first and second insulating patterns INSP1 and INSP2 may be provided in a bar shape extending in the second direction DR2, but embodiments are not limited thereto.
  • the first and second insulating patterns INSP1 and INSP2 may be disposed in a region where the electric field is concentrated and may be provided in various shapes within a range capable of shielding the electric field.
  • FIG. 8 is a plan view illustrating a unit light emitting region of the light emitting device of FIG. 3 according to another embodiment
  • FIG. 9 is a cross-sectional view taken along line III-III ′ of FIG. 8.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • a first conductive pattern is provided on the first insulating pattern and a second conductive pattern is provided on the second insulating pattern. It may have the same or similar configuration.
  • a light emitting device includes a substrate SUB including a plurality of unit light emitting regions, a barrier layer BRL, a plurality of bar LEDs LD, The first and second barrier ribs PW1 and PW2, the first and second electrodes REL1 and REL2, the first and second alignment wires ARL1 and ARL2, and the first and second contact electrodes CNE1 and CNE2 are included. can do.
  • the first electrode REL1 extends along the first-first electrode REL1_1 extending along the second direction DR2 and the first ⁇ 1 extending along the first direction DR1 crossing the second direction DR2. It may include two electrodes REL1_2.
  • the second electrode REL2 may include a 2-1 electrode REL2_1 extending along the second direction DR2 and a 2-2 electrode REL2_2 extending along the first direction DR1. Can be.
  • the bar-shaped LEDs LD include the first bar-shaped LED LD1 and the first-second electrode REL1_2 arranged between the first-first electrode REL1_1 and the second-first electrode REL2_1. And a second bar LED LD2 arranged between the second electrode 2 and REL2_2.
  • Each unit light emitting area may include a first sub light emitting area SEMA1 provided with the first bar LED LD1 and a second sub light emitting area SEMA2 provided with the second bar LED LD2. have.
  • the light emitting device may further include first and second insulating patterns INSP1 and INSP2 and first and second shielding conductive patterns SCP1 and SCP2 provided in the unit light emitting regions.
  • the first and second insulating patterns INSP1 and INSP2 may be disposed to correspond to areas where electric fields are concentrated when the bar-shaped LEDs LD are aligned with each unit emission area.
  • the first and second insulating patterns INSP1 and INSP2 may partially shield the electric field in a region where the electric field is concentrated. As a result, the bar-shaped LEDs LD may be prevented from being biased toward the area where the electric field is concentrated.
  • Each of the first and second shielding conductive patterns SCP1 and SCP2 has an insulating pattern on any one of the first and second insulating patterns INSP1 and INSP2 to further shield the electric field in a region where the electric field is concentrated. Can be provided.
  • the first shielding conductive pattern SCP1 may be provided on the first insulating pattern INSP1
  • the second shielding conductive pattern SCP2 may be provided on the second insulating pattern INSP2. have.
  • the first shielding conductive pattern SCP1 may extend along an extending direction of the first insulating pattern INSP1 and may overlap the first insulating pattern INSP1.
  • the second shielding conductive pattern SCP2 may extend in the extending direction of the second insulating pattern INSP2 and may overlap the second insulating pattern INSP2.
  • the first and second shielding conductive patterns SCP1 and SCP2 may be provided on the same layer as the first contact electrode CNE1 and may include the same material.
  • the first and second shielding conductive patterns SCP1 and SCP2 may be made of a transparent conductive material to minimize the loss of light emitted from each of the first and second bar LEDs LD1 and LD2.
  • the first and second shielding conductive patterns SCP1 and SCP2 may be disposed in a region where the electric field is concentrated and may be provided in various shapes within a range capable of shielding the electric field.
  • FIG. 10 illustrates a display device according to an exemplary embodiment.
  • FIG. 10 is a schematic plan view of a display device using the bar LED LD illustrated in FIG. 1 as a light emitting source.
  • a display device is provided on a substrate SUB, pixels PXL provided on the substrate SUB, and the substrate SUB. And a wiring part (not shown) connecting the pixels PXL and the driving part.
  • the substrate SUB may include a display area DA and a non-display area NDA.
  • the display area DA may be an area where the pixels PXL for displaying an image are provided.
  • the non-display area NDA may be an area in which a driving part for driving the pixels PXL and a portion of a wiring part (not shown) connecting the pixels PXL and the driving part are provided.
  • the non-display area NDA may be provided on at least one side of the display area DA.
  • the non-display area NDA may surround the display area DA.
  • the pixels PXL may be provided in the display area DA on the substrate SUB. Each of the pixels PXL may be provided in plural as a minimum unit for displaying an image.
  • the pixels PXL may include a light emitting device that emits white light and / or color light.
  • the driver may provide a signal to each pixel PXL through the wiring unit, thereby controlling the driving of the pixel PXL.
  • the wiring unit is omitted for convenience of description.
  • the driving unit may include a scan driver SDV providing a scan signal to the pixels PXL through a scan line, a light emission driver EDV providing a light emission control signal to the pixels PXL through a light emission control line, and
  • the data driver DDV may provide a data signal to the pixels PXL through a data line, and a timing controller (not shown).
  • the timing controller may control the scan driver SDV, the light emission driver EDV, and the data driver DDV.
  • FIG. 11 is a plan view schematically illustrating first to third sub-pixels included in one of the pixels illustrated in FIG. 10,
  • FIG. 12 is a cross-sectional view taken along line IV to IV ′ of FIG. 11, and
  • FIG. 13 is a plan view showing only the first and second alignment wirings and the first and second electrodes of FIG. 11.
  • the transistors connected to the bar LEDs and the signal lines connected to the transistors are omitted for convenience of illustration.
  • the unit emission area may be a pixel area of one sub-pixel.
  • a display device may include a substrate SUB provided with a plurality of pixels PXL.
  • Each of the plurality of pixels PXL may include a first sub pixel SP1, a second sub pixel SP2, and a third sub pixel SP3 provided on the substrate SUB.
  • Each of the first to third sub-pixels SP1, SP2, and SP3 includes the substrate SUB, a pixel circuit portion PCL provided on the substrate SUB, and a display element layer provided on the pixel circuit portion PCL. (DPL).
  • the pixel circuit part PCL includes a buffer layer BFL disposed on the substrate SUB, first and second transistors T1 and T2 disposed on the buffer layer BFL, and a driving voltage line DVL. can do.
  • the pixel circuit part PCL may further include a protective layer PSV provided on the first and second transistors T1 and T2 and the driving voltage line DVL.
  • the display element layer DPL includes first and second barrier ribs PW1 and PW2, first and second electrodes REL1 and REL2, and first and second alignment lines ARL1 provided on the passivation layer PSV. , ARL2, bar-shaped LEDs LD, and first and second contact electrodes CNE1 and CNE2.
  • the pixel circuit unit PCL will be described first, and then the display element layer DPL will be described.
  • the buffer layer BFL may be provided on the substrate SUB to prevent diffusion of impurities into the first and second transistors T1 and T2.
  • the first transistor T1 is a driving transistor electrically connected to some of the bar LEDs LD provided in the display element layer DPL to drive a corresponding bar LED LD.
  • the second transistor T2 may be a switching transistor for switching the first transistor T1.
  • Each of the first and second transistors T1 and T2 may include a semiconductor layer SCL, a gate electrode GE, a source electrode SE, and a drain electrode DE.
  • the semiconductor layer SCL may be disposed on the buffer layer BFL.
  • the semiconductor layer SCL may include a first region in contact with the drain electrode DE and a second region in contact with the source electrode SE. An area between the first area and the second area may be a channel area.
  • the first region may be a drain region, and the second region may be a source region.
  • the semiconductor layer SCL may be a semiconductor pattern made of polysilicon, amorphous silicon, an oxide semiconductor, or the like.
  • the channel region may be an intrinsic semiconductor as a semiconductor pattern which is not doped with impurities.
  • the first region and the second region may be semiconductor patterns doped with the impurity.
  • the gate electrode GE may be provided on the semiconductor layer SCL with a gate insulating layer GI interposed therebetween.
  • Each of the drain electrode DE and the source electrode SE may have a first region and a second region of the semiconductor layer SCL through contact holes penetrating through the interlayer insulating layer ILD and the gate insulating layer GI. Can be contacted.
  • the driving voltage line DVL may be provided on the interlayer insulating layer ILD.
  • the second driving power source VSS may be applied to the driving voltage line DVL.
  • the passivation layer PSV may include a contact hole exposing the drain electrode DE of the first transistor T1 and a contact hole exposing the driving voltage line DVL.
  • the first and second partition walls PW1 and PW2 may be spaced apart from each other on the protective layer PSV.
  • the first electrode REL1 may be provided on the first partition PW1
  • the second electrode REL2 may be provided on the second partition PW2.
  • the first electrode REL1 extends along the first-first electrode REL1_1 extending along the second direction DR2 and the first ⁇ 1 extending along the first direction DR1 crossing the second direction DR2. It may include two electrodes REL1_2.
  • the first-first electrode REL1_1 is a drain electrode of the first transistor T1 through a contact hole of the protective layer PSV exposing a part of the first electrode EL1 of the first transistor T1. (DE) can be electrically connected. Thus, a signal applied to the first transistor T1 may be transmitted to the first-first electrode REL1_1.
  • the second electrode REL2 may include a 2-1 electrode REL2_1 extending along the second direction DR2 and a 2-2 electrode REL2_2 extending along the first direction DR1. Can be.
  • the 2-1 electrode REL2_1 may be electrically connected to the driving voltage line DVL through a contact hole of the protective layer PSV exposing a portion of the driving voltage line DVL.
  • the second driving power source VSS of the driving voltage line DVL may be transferred to the second-first electrode REL2_1.
  • First-first capping layer CPL1_1 and second-first capping layer CPL2_1 may be provided on the first-first electrode REL1_1 and the second-first electrode REL2_1, respectively.
  • the first contact electrode CNE1 may be provided on the first electrode REL1 to electrically and / or physically stably connect the rod-shaped LED LD corresponding to the first electrode REL1. In a plan view, the first contact electrode CNE1 may overlap the first electrode REL1.
  • the corresponding bar LED LD is electrically connected to the first electrode REL1 through the first contact electrode CNE1, a signal applied to the drain electrode DE of the first transistor T1. May be finally applied to either end of both ends EP1 and EP2 of the corresponding bar-shaped LED LD.
  • a third insulating layer INS3 may be provided on the first contact electrode CNE1.
  • the second contact electrode CNE2 may be provided on the second electrode REL2 to electrically and / or physically stabilize the bar LED LD corresponding to the second electrode REL2. In plan view, the second contact electrode CNE2 may overlap the second electrode REL2.
  • the second driving power source VSS of the driving voltage line DVL is It can be finally applied to either end of either end EP1, EP2 of the corresponding bar LED LD.
  • the corresponding bar LED LD When a predetermined voltage or more is applied to both ends EP1 and EP2 of the corresponding bar LED LD, the corresponding bar LED LD emits light.
  • a fourth insulating layer INS4 may be provided on the second contact electrode CNE2, and an overcoat layer OC may be provided on the fourth insulating layer INS4.
  • the first alignment line ARL1 may transfer the first alignment voltage to the first electrode REL1 to align the bar-shaped LEDs LD to a corresponding sub pixel.
  • the second alignment line ARL2 may transfer the second alignment voltage to the second electrode REL2 to align the bar-shaped LEDs LD to a corresponding sub pixel.
  • the ground voltage GND may be applied to the first alignment line ARL1 as the first alignment voltage
  • the second alignment voltage may be applied to the second alignment line ARL2.
  • An alternating voltage can be applied.
  • Each of the bar-shaped LEDs LD includes an active layer 12 interposed between a first conductive semiconductor layer 11, a second conductive semiconductor layer 13, and the first and second conductive semiconductor layers 11 and 13. ) May be included.
  • the bar-shaped LEDs LD include a first bar-shaped LED LD1 and a first-second electrode REL1_2 arranged between the first-first electrode REL1_1 and the second-first electrode REL2_1. It may include a second bar-shaped LED (LD2) aligned between the second-2 electrode (REL2_2).
  • the first bar LED LD1 is aligned along the first direction DR1, and the first and second ends EP1 and EP2 are arranged in the first direction DR1. It may include.
  • the second bar LED LD2 may be aligned along the second direction DR2 and may include first and second ends EP1 and EP2 in the second direction DR2.
  • a first insulating layer INS1 may be provided under each of the first and second bar LEDs LD1 and LD2.
  • a second insulating layer INS2 may be provided on the first and second bar LEDs LD1 and LD2 to cover a portion of an upper surface of each of the first and second bar LEDs LD1 and LD2.
  • the unit emission area of each of the first to third sub-pixels SP1 to SP3 includes a first sub emission area SEMA1 provided with the first bar LED LD1 and a second bar LED LD2. It may include a second sub light emitting region (SEMA2) provided.
  • SEMA1 first sub emission area
  • SEMA2 second sub light emitting region
  • the first-first and second-first electrodes REL1_1 and REL2_1 are formed in the first sub emission area SEMA1 of each of the first to third sub-pixels SP1 to SP3.
  • the first and second electrodes REL1_2 and REL2_2 may be provided in the second sub emission area SEMA2.
  • the first-first electrode REL1_1 is branched from the first connection line CNL1 extending in the first direction DR1 in the second direction DR2, and is arranged in the first sub emission region SEMA1. Can be provided in dogs.
  • the first connection line CNL1 may be connected to the first alignment line ARL1 to transfer a first alignment voltage of the first alignment line ARL1 to the first-first electrode REL1_1.
  • the first connection line CNL1 may be integrally provided on the first alignment line ARL1 and disposed on the same layer.
  • the second-first electrode REL2_1 is branched from the second connection line CNL2 extending in the first direction DR1 in the second direction DR2 and is disposed in the first sub emission area SEMA1. Can be provided in dogs.
  • the second connection line CNL1 may be connected to the second alignment line ARL2 to transfer a second alignment voltage of the second alignment line ARL2 to the second-1 electrode REL2_1.
  • the second connection line CNL2 may be integrally provided on the second alignment line ARL2 and disposed on the same layer.
  • the first-first electrode REL1_1 and the second-first electrode REL2_1 may be alternately disposed along the first direction DR1.
  • each of the first-first and second-first electrodes REL1_1 and REL2_1 through the first and second alignment lines ARL1 and ARL2 may be provided.
  • a predetermined voltage can be applied.
  • an electric field is formed between the first-first and second-first electrodes REL1_1 and REL2_1, and the first bar-type LED LD1 among the bar-type LEDs LD is first-first. And the second-first electrodes REL1_1 and REL2_1.
  • the first bar LED LD1 In the first sub emission region SEMA1, one of both ends EP1 and EP2 of the first bar LED LD1 is connected to the first-first electrode REL1_1, and the other is the first sub-emission region SEMA1. Since it is connected to the 2-1 electrode REL2_1, the first bar LED LD1 may be aligned in the first direction DR1.
  • the first and second electrodes REL1_2 may be branched from the first alignment line ARL1 in the first direction DR1 and provided in plurality in the second sub emission area SEMA1.
  • the second-second electrode REL2_2 may be branched from the second alignment line ARL2 in the first direction DR1 and provided in plurality in the second sub emission area SEMA1.
  • the first-second electrode REL1_2 and the second-second electrode REL2_2 may be alternately disposed along the second direction DR2.
  • the first and second alignment wires ARL1 and ARL2 are respectively provided to the first and second electrodes REL1_2 and REL2_2.
  • a predetermined voltage can be applied.
  • an electric field is formed between the first and second electrodes REL1_2 and REL2_2, and the second bar LED LD2 among the bar LED LDs is configured as the first-2. And the second-second electrodes REL1_2 and REL2_2.
  • one of both ends EP1 and EP2 of the second bar LED LD2 is connected to the first-second electrode REL1_2, and the other is the second sub-emission region SEMA2. Since it is connected to the 2-2 electrode REL2_2, the second bar LED LD2 may be aligned in the second direction DR2.
  • the first and second bar LEDs LD1 and LD2 are arranged in different directions from each other in the corresponding sub emission region, the first and second bar LEDs LD1 and LD2 emit from each of the first and second bar LEDs LD1 and LD2.
  • the light may not be concentrated in a particular direction.
  • the display device may have a uniform light distribution over the entire area.
  • FIG. 14 to 16 are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one pixel in the display device of FIG. 11, according to another exemplary embodiment.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • the display device may include a substrate SUB on which a plurality of pixels PXL are provided.
  • Each pixel PXL may include first to third sub pixels SP1 to SP3.
  • Each of the first to third sub pixels SP1 to SP3 may include first and second sub emission areas SEMA1 and SEMA2.
  • first-first and second-first extending in a second direction DR2 in the first sub-emission area SEMA1 of each of the first and third sub-pixels SP1 and SP3.
  • One electrode REL1_1 or REL2_1 may be provided.
  • -2 electrodes REL1_2 and REL2_2 may be provided.
  • a first bar LED LD1 is provided in the first sub light emitting region SEMA1 and a second bar light is provided in the second sub light emitting region SEMA2.
  • LED LD2 may be provided.
  • First and second and second electrodes REL1_2 and REL2_2 extending in the first direction DR1 are provided in the first sub emission area SEMA1 of the second sub pixel SP2.
  • the first-first and second-first electrodes REL1_1 and REL2_1 extending in the second direction DR2 may be provided in the sub emission area SEMA2.
  • the second bar LED LD2 is provided in the first sub light emitting region SEMA1, and the first bar LED LD1 is provided in the second sub light emitting region SEMA2. ) May be provided.
  • the first bar LED LD1 may be aligned in the first direction DR1.
  • the first bar LED LD1 may be aligned in the second direction DR2.
  • the second bar LED LD2 may be aligned in the second direction DR2.
  • the second bar LED LD2 may be aligned in the first direction DR1.
  • the bar-shaped LEDs LD provided in the first sub light emitting regions SEMA1 of the two adjacent sub pixels are aligned in different directions, and the second sub light emitting regions of each of the two adjacent sub pixels are aligned.
  • the bar LEDs LD provided to SEMA2) can be aligned in different directions.
  • the light emitted from each of the first and second bar LEDs LD1 and LD2 may proceed in various directions without being further concentrated in a specific direction.
  • the display device may have a uniform light distribution over the entire area.
  • the display device may include a substrate SUB on which a plurality of pixels PXL are provided.
  • Each pixel PXL may include first to third sub pixels SP1 to SP3.
  • Each of the unit emission regions of the first to third sub pixels SP1, SP2, and SP3 may include first and second sub emission regions SEMA1 and SEMA2.
  • First-first and second-first electrodes REL1_1 and REL2_1 are provided in the first sub emission area SEMA1 of each of the first to third sub pixels SP1 to SP3, and the second sub emission area is provided.
  • SEMA2 may be provided with the first-second and second-second electrodes REL1_2 and REL2_2.
  • the first-first electrode REL1_1 may be branched from the first connection line CNL1 along the second direction DR2 and provided to the first sub emission region SEMA1.
  • the first connection line CNL1 may be integrally provided with the first-first electrode REL1_1.
  • the second-first electrode REL2_1 may be branched from the second connection line CNL2 along the second direction DR2 and provided to the first sub emission region SEMA1.
  • the second connection line CNL2 may be integrally provided with the 2-1 electrode REL2_1.
  • the first-second electrode REL1_2 extends in the second sub emission region SEMA2 along the first direction DR1 crossing the second direction DR2 and the second-second electrode REL2_2.
  • FIG. 2 the second sub light emitting region SEMA2 may extend along the first direction DR1.
  • a first bar-shaped LED arranged in the first direction DR1 may be disposed in the first sub emission area SEMA1 of each of the first to third sub pixels SP1 to SP3.
  • LD1 may be provided.
  • the second bar LED LD2 aligned in the second direction DR2 may be provided in the second sub emission area SEMA2 of each of the first to third sub pixels SP1 to SP3. .
  • the first connection line CNL1 is electrically connected to the first alignment line ARL1 through a first contact hole H1
  • the second connection line CNL2 is electrically connected to the first connection line CNL2.
  • the second alignment hole H2 may be electrically connected to the second alignment line ARL2.
  • the first-second electrode REL1_2 is connected to the first alignment line ARL1 through a third contact hole H3 and the second-second electrode REL2_1. May be connected to the second alignment line ARL2 through a fourth contact hole H4.
  • the first connection line CNL1, the first-first and first-second electrodes REL1_1 and REL1_2 may be provided on different layers from the first alignment line ARL1.
  • the first alignment line ARL1 may be provided on the same layer as any one of the elements included in the pixel circuit unit PCL.
  • the first alignment line ARL1 may be provided on the same layer as the driving voltage line DVL of the pixel circuit unit PCL.
  • the second connection wire CNL2 and the second-first and second-second electrodes REL2_1 and REL2_2 may be provided on different layers from the second alignment wire ARL2.
  • the second alignment line ARL2 may be provided on the same layer as the first alignment line ARL1.
  • a display device may include a substrate SUB provided with a plurality of pixels PXL.
  • Each pixel PXL may include first to third sub pixels SP1 to SP3.
  • Each of the first to third sub-pixels SP1 to SP3 may include a unit emission area EMA.
  • Each of the first to third sub-pixels SP1 to SP3 includes first and second electrodes REL1 and REL2 electrically separated from each other, first alignment wiring ARL1 connected to the first electrode REL1, and The second alignment line ARL2 may be connected to the second electrode REL2.
  • the plurality of branch electrodes branched from the first alignment line ARL1 extending in the second direction DR2 in the first direction DR1 crossing the second direction DR2 are disposed in the first electrode REL1. (BRE1 to BRE5). Each of the branch electrodes BRE1 to BRE5 may be spaced apart from the branch electrodes adjacent to each other in the second direction DR2.
  • the branch electrodes BRE1 to BRE5 may extend to both sides of the first alignment line ARL1 along the first direction DR1.
  • the branch electrodes BRE1 to BRE5 may be integrally provided with the first alignment line ARL1.
  • the second electrode REL2 may include a plurality of protruding electrodes PRE1 to PRE6 protruding in the first direction DR1 from the second alignment line ARL2 extending in the second direction DR2. Can be.
  • the protruding electrodes PRE1 to PRE6 may be integrally provided with the second alignment line ARL2.
  • Each of the protruding electrodes PRE1 to PRE6 may be spaced apart from the protruding electrode in the second direction DR2 by a predetermined interval, and a cavity VO may be provided therebetween.
  • one branch electrode of the first electrode REL1 may be disposed to correspond to a cavity VO of the second electrode REL2. In plan view, one branch electrode of the first electrode REL1 may be spaced apart from one protruding electrode of the second electrode REL2.
  • the second electrode REL2 may be provided to surround the periphery of the first electrode REL1.
  • a predetermined voltage may be applied to each of the first and second electrodes REL1 and REL2 through the first and second alignment lines ARL1 and ARL2. Can be. As a result, an electric field is formed between the first and second electrodes REL1 and REL2, and the bar-shaped LEDs LD may be aligned between the first and second electrodes REL1 and REL2.
  • Some of the bar LED LDs may be aligned in the first direction DR1, others may be aligned in the second direction DR2, and others may be aligned in the first and second directions DR1. , DR2) may be aligned in an oblique direction.
  • the bar-shaped LEDs LD are aligned in different directions in the corresponding unit light emitting regions EMA, the light emitted from each of the bar-shaped LEDs LD may not be concentrated in a specific direction. have.
  • 17A to 17C are plan views illustrating first and second alignment wirings and first and second electrodes disposed in one sub-pixel in the display device of FIG. 11 according to another exemplary embodiment.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • the display device may include a substrate SUB provided with a plurality of pixels PXL.
  • Each pixel PXL may include first to third sub pixels SP1 to SP3.
  • the first sub-pixel SP1 includes first and second electrodes REL1 and REL2 electrically separated from each other, first alignment wiring ARL1 connected to the first electrode REL1, and the second electrode ( The second alignment line ARL2 connected to the REL2 may be included.
  • the first alignment line ARL1 may extend along the second direction DR2 and may be integrally provided with the first electrode REL1.
  • the second alignment line ARL2 may extend along the second direction DR2 and may be integrally provided with the second electrode REL2.
  • the unit emission region of the first sub-pixel SP1 may include first and second sub emission regions SEMA1 and SEMA2.
  • the first electrode REL1 may include first-first and first-second electrodes REL1_1 and REL1_2 branched from the first alignment line ARL1.
  • the second electrode REL2 may include second-first and second-second electrodes REL2_1 and REL2_2 from the second alignment line ARL2.
  • the first-first and second-first electrodes REL1_1 and REL2_1 are provided in the first sub emission region SEMA1, and the first-second and second-second electrodes REL1_2 and REL2_2 are the second.
  • the sub light emitting region SEMA2 may be provided.
  • the second-first electrode REL2_1 may be provided to surround the periphery of the first-first electrode REL1_1.
  • the first-first electrode REL1_1 and the second-first electrode REL2_1 may be in a state in which they are electrically separated from each other at predetermined intervals.
  • the first-first electrode REL1_1 may be formed in a rectangular shape, a circular shape, a polygonal shape, or the like in plan view, but is not limited thereto and may be provided in various shapes.
  • the second-first electrode REL2_1 surrounding the periphery of the first-first electrode REL1_1 may be provided in a shape corresponding to the shape of the first-first electrode REL1_1.
  • the second-second electrode REL2_2 may be provided to surround the periphery of the first-second electrode REL1_2.
  • the first-second electrode REL1_2 and the second-second electrode REL2_2 may be in a state in which they are electrically separated from each other by a predetermined interval.
  • the first electrode REL1_2 may be formed in a square shape, a circular shape, a polygonal shape, or the like in plan view, but is not limited thereto and may be provided in various shapes.
  • the second-second electrode REL2_2 surrounding the periphery of the first-second electrode REL1_2 may be provided in a shape corresponding to the shape of the first-second electrode REL1_2.
  • the interval d2 between the second and second electrodes REL1_2 and REL2_2 may be identically designed.
  • each of the first and second electrodes REL1 and REL2 is predetermined through the first and second alignment lines ARL1 and ARL2. Voltage can be applied.
  • the bar LEDs LD may be aligned in the second direction DR2 between the first and second electrodes REL1 and REL2, and cross the second direction DR2 in a first direction DR1. ) Can be sorted.
  • the second and third sub-pixels SP2 and SP3 may be provided in the same form as the first sub-pixel SP1, the description of the second and third sub-pixels SP2 and SP3 will be omitted. .
  • 18A to 18D, 19A to 19D, and 20A to 20D illustrate another embodiment of the first and second alignment wirings and the first and second electrodes disposed in one sub-pixel in the display device of FIG. 11. It is a top view shown according to the example.
  • a description will be given mainly on differences from the above-described embodiment in order to avoid redundant description. Parts not specifically described in this embodiment are according to the above-described embodiment, and the same numbers indicate the same components, and similar numbers indicate similar components.
  • the display device includes a substrate SUB provided with a plurality of pixels PXL. can do.
  • Each pixel PXL may include first to third sub pixels SP1 to SP3.
  • the first sub-pixel SP1 includes first and second electrodes REL1 and REL2 electrically separated from each other, a first alignment line ARL1 connected to the first electrode REL1, and the second electrode ( The second alignment line ARL2 connected to the REL2 may be included.
  • the first alignment line ARL1 may extend along the second direction DR2, may be integrally provided with the first electrode REL1, and may be disposed on the same layer, but the present invention is not limited thereto.
  • the first alignment wiring ARL1 may include a first contact hole as illustrated in FIGS. 18A, 18B, 18D, 19A, 19B, 19D, 20A, 20B, and 20D. It may be electrically connected to the first electrode REL1 through CH1. In this case, the first alignment line ARL1 may be provided on a different layer from the first electrode REL1.
  • the second alignment line ARL2 may extend along the second direction, may be integrally provided with the second electrode REL2, and may be disposed on the same layer, but the present invention is not limited thereto.
  • the second alignment wiring ARL2 is connected to the second electrode through the second contact hole CH2 as shown in FIGS. 18B, 18D, 19B, 19D, 20B, and 20D. May be electrically connected to REL2.
  • the second alignment line ARL2 may be provided on a different layer from the second electrode REL2.
  • At least one first electrode REL1 may be provided in the unit emission area of the first sub-pixel SP1.
  • first and second electrodes REL1 and REL2 may be provided inside the other.
  • the first electrode REL1 may be disposed inside the second electrode REL2 and may be electrically separated from the second electrode REL2.
  • the first electrode REL1 may be formed in a square shape, a circular shape, a polygonal shape, or the like, but is not limited thereto and may be provided in various shapes.
  • the second electrode REL2 surrounding the periphery of the first electrode REL1 may be provided in a shape corresponding to the shape of the first electrode REL1.
  • the second electrode REL2 may be provided in a shape surrounding the periphery of the first electrode REL1.
  • the first electrode REL1 may be provided in an isolated island shape surrounded by the second electrode REL2, but the present invention is not limited thereto.
  • a portion of the first electrode REL1 may not be surrounded by the second electrode REL2 as illustrated in FIGS. 18C, 18D, 19C, 19D, 20C, and 20D. Can be.
  • the first electrode REL1 may be integrally provided and electrically connected to the first electrode REL1 disposed adjacent to the second direction DR2.
  • the first electrode REL1 When the first electrode REL1 has an isolated island shape completely surrounded by the second electrode REL2, the first electrode REL1 is illustrated in FIGS. 18A, 18B, 19A, 19B, 20A, As shown in FIG. 20B, the first alignment hole ARL1 may be connected through the first contact hole CH1.
  • the first electrode REL1 when the first electrode REL1 has an isolated island shape completely surrounded by the second electrode REL2, the first electrode REL1 is disposed adjacent to the second direction DR2. It may be spaced apart from the first electrode REL1 at a predetermined interval.
  • the first and second electrodes REL1 and REL2 are respectively defined through the first and second alignment lines ARL1 and ARL2. Can be applied. Thus, an electric field may be formed between the first and second electrodes REL1 and REL2.
  • the bar-shaped LEDs LD are surrounded by the electric field formed between the first and second electrodes REL1 and REL2 in the unit emission region of the first sub-pixel SP1 to surround the first electrode REL1. Can be aligned along.
  • the bar LEDs LD may be aligned in various directions.
  • the first electrode REL1 has a quadrangular shape as shown in FIGS. 18A to 18D
  • some of the bar LEDs LD may be aligned in the first direction DR1, and others may be aligned.
  • the second direction DR2 may be aligned, and the remainder may be aligned in an oblique direction of the first and second directions DR1 and DR2.
  • the first electrode REL1 has a circular shape as illustrated in FIGS. 19A to 19D
  • a radial electric field may be formed between the first and second electrodes REL1 and REL2.
  • the bar-shaped LEDs LD may be aligned in various directions along the circumference of the first electrode REL1.
  • the first electrode REL1 has a rhombus shape having a polygonal shape as shown in FIGS. 20A to 20D
  • most of the bar LEDs LD are disposed in the first and second directions DR1 and DR2.
  • the other may be aligned in an oblique direction and the remaining part may be aligned in the first direction DR1 and / or the second direction DR2.
  • the bar-shaped LEDs LD may be arranged in a biased manner.
  • a shielding means (not shown) may be disposed in the partial region to partially shield the electric field concentrated in the partial region.
  • the second and third sub-pixels SP2 and SP3 may be provided in the same form as the first sub-pixel SP1, the description of the second and third sub-pixels SP2 and SP3 will be omitted. .
  • the display device may be employed in various electronic devices.
  • the display device may be applied to various wearable devices such as a television, a laptop, a mobile phone, a smart phone, a smart pad (PD), a PMP, a PDA, a navigation device, a smart watch, and the like.
  • various wearable devices such as a television, a laptop, a mobile phone, a smart phone, a smart pad (PD), a PMP, a PDA, a navigation device, a smart watch, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 장치는, 복수의 단위 발광 영역을 포함한 기판; 상기 기판 상에 제공되고, 제1 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제1 발광 소자; 상기 제1 방향과 교차하는 제2 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제2 발광 소자; 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부 중 어느 하나에 연결된 제1 전극과 나머지 하나에 연결된 제2 전극; 상기 기판 상에서 상기 제2 방향을 따라 연장되며, 상기 제1 전극에 연결된 제1 정렬 배선; 및 상기 제1 정렬 배선과 일정 간격 이격되며, 상기 제2 전극에 연결된 제2 정렬 배선을 포함할 수 있다.

Description

발광 장치 및 이를 구비한 표시 장치
본 발명은 발광 장치 및 이를 구비한 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 발광 다이오드를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일 예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 발광 다이오드를 제작하는 기술이 개발되고 있다. 일 예로, 막대형 발광 다이오드는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명은 막대형 발광 다이오드를 포함한 발광 장치 및 이를 구비한 표시 장치를 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 발광 장치는, 복수의 단위 발광 영역을 포함한 기판; 상기 기판 상에 제공되고, 제1 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제1 발광 소자; 상기 제1 방향과 교차하는 제2 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제2 발광 소자; 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부 중 어느 하나에 연결된 제1 전극과 나머지 하나에 연결된 제2 전극; 상기 기판 상에서 상기 제2 방향을 따라 연장되며, 상기 제1 전극에 연결된 제1 정렬 배선; 및 상기 제1 정렬 배선과 일정 간격 이격되며, 상기 제2 전극에 연결된 제2 정렬 배선을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 각 단위 발광 영역은, 상기 제1 발광 소자가 제공되는 제1 서브 발광 영역과 상기 제2 발광 소자가 제공되는 제2 서브 발광 영역을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극은, 상기 제1 서브 발광 영역에 제공된 제1-1 전극과 상기 제2 서브 발광 영역에 제공된 제1-2 전극을 포함할 수 있다. 상기 제2 전극은, 상기 제1 서브 발광 영역에 제공된 제2-1 전극과 상기 제2 서브 발광 영역에 제공된 제2-2 전극을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 평면 상에서 볼 때, 상기 제1-1 전극과 상기 제2-1 전극은 상기 제2 방향을 따라 연장될 수 있다. 평면 상에서 볼 때, 상기 제1-2 전극과 상기 제2-2 전극은 상기 제1 방향을 따라 연장될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1-1 전극과 상기 제2-1 전극 사이의 간격은 상기 제1-2 전극과 상기 제2-2 전극 사이의 간격과 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 장치는, 상기 기판 상에서 상기 제1 방향으로 연장되고, 상기 제1 정렬 배선과 상기 제1 전극을 전기적으로 연결하는 제1 연결 배선; 및 상기 기판 상에서 상기 제1 연결 배선과 평행하게 연장되고, 상기 제2 정렬 배선과 상기 제2 전극을 전기적으로 연결하는 제2 연결 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1-1 전극은 상기 제1 연결 배선으로부터 상기 제2 방향을 따라 상기 제1 서브 발광 영역으로 분기되고, 상기 제2-1 전극은 상기 제2 연결 배선으로부터 상기 제2 방향을 따라 상기 제1 서브 발광 영역으로 분기되며, 상기 제1-1 전극과 상기 제2-1 전극은 상기 제1 서브 발광 영역에서 상기 제1 방향을 따라 교번하여 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1-2 전극은 상기 제1 정렬 배선으로부터 상기 제1 방향을 따라 상기 제2 서브 발광 영역으로 분기되고, 상기 제2-2 전극은 상기 제2 정렬 배선으로부터 상기 제1 방향을 따라 상기 제2 서브 발광 영역으로 분기되며, 상기 제1-2 전극과 상기 제2-2 전극은 상기 제2 서브 발광 영역에서 상기 제2 방향을 따라 교번하여 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 연결 배선은 상기 제1 정렬 배선에 연결된 일측 단부와 상기 일측 단부에 마주보는 타측 단부를 포함할 수 있다. 상기 타측 단부는 둥근 형상을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1-2 및 제2-2 전극 중에 상기 제2 서브 발광 영역의 최상측에 배치된 하나의 전극과 상기 제1 연결 배선 사이의 간격은 상기 제1-2 전극과 상기 제2-2 전극 사이의 간격보다 클 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 장치는, 상기 기판과 상기 제1 전극 사이에 제공되는 제1 격벽; 상기 기판과 상기 제2 전극 사이에 제공되며, 상기 제1 격벽과 일정 간격 이격된 제2 격벽; 상기 제1 전극 상에 제공되며, 대응하는 발광 소자의 제1 및 제2 단부 중 어느 하나의 단부와 상기 제1 전극을 연결하는 제1 컨택 전극; 및 상기 제2 전극 상에 제공되며, 상기 대응하는 발광 소자의 나머지 하나의 단부와 상기 제2 전극을 연결하는 제2 컨택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 장치는, 상기 기판과 상기 제1 및 제2 발광 소자 사이에 배치된 제1 절연층; 상기 제1 및 제2 발광 소자 상에 제공되며, 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부를 노출시키는 제2 절연층; 상기 제1 컨택 전극 상에 제공되어 상기 제1 컨택 전극을 커버하는 제3 절연층; 및 상기 제2 컨택 전극 상에 제공되어 상기 제2 컨택 전극을 커버하는 제4 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 장치는, 평면 상에서 볼 때, 상기 제1 정렬 배선의 일부에 중첩되는 제1 절연 패턴과 상기 제2 정렬 배선의 일부에 중첩되는 제2 절연 패턴을 더 포함할 수 있다. 상기 제1 및 제2 절연 패턴은 상기 제1 절연층과 동일한 층에 제공되며, 상기 제1 및 제2 전극 사이에 형성되는 전계의 일부를 차폐시킬 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 장치는, 상기 제1 절연 패턴 상에 제공된 제1 도전 패턴 및 상기 제2 절연 패턴 상에 제공된 제2 도전 패턴을 더 포함할 수 있다. 상기 제1 및 제2 도전 패턴은 상기 제1 컨택 전극과 동일한 층에 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 정렬 배선은 상기 제1 전극과 동일한 층에 제공되며 상기 제1 전극과 일체로 제공되고, 상기 제2 정렬 배선은 상기 제2 전극과 동일한 층에 제공되며 상기 제2 전극과 일체로 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극은 상기 제1 정렬 배선으로부터 상기 제1 방향을 따라 돌출된 복수 개의 가지 전극들을 포함하고, 상기 제2 전극은 상기 제2 방향을 따라 배열된 복수 개의 돌출 전극들 및 인접한 돌출 전극들 사이에 제공된 복수 개의 공동(空洞)들을 포함할 수 있다. 상기 가지 전극들 각각은 하나의 공동에 대응되도록 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극과 상기 제2 전극은 전기적으로 분리되며, 상기 제1 및 제2 전극 중 하나의 전극은 다른 하나의 전극의 주변을 둘러싸는 형상을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 발광 소자 각각은, 제1 도전성 도펀트가 도핑된 제1 도전성 반도체층; 제2 도전성 도펀트가 도핑된 제2 도전성 반도체층; 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 제공된 활성층을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 발광 소자 각각은 마이크로 스케일 혹은 나노 스케일을 갖는 원 기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함할 수 있다.
본 발명의 일 실시예에 따른 발광 장치를 구비한 표시 장치는 표시 영역 및 비표시 영역을 포함한 기판; 상기 표시 영역에 제공되며, 적어도 하나의 트랜지스터들을 포함하는 화소 회로부; 및 상기 화소 회로부 상에 제공되며, 광이 출사되는 복수의 단위 발광 영역을 구비하는 표시 소자층을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 표시 소자층은, 상기 화소 회로부 상에 제공되며, 제1 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제1 발광 소자; 상기 제1 방향과 교차하는 제2 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제2 발광 소자; 상기 화소 회로부 상에 제공되며, 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부 중 어느 하나에 연결된 제1 전극과, 나머지 하나에 연결된 제2 전극; 상기 화소 회로부 상에서 상기 제2 방향을 따라 연장되며, 상기 제1 전극에 연결된 제1 정렬 배선; 상기 제1 정렬 배선과 일정 간격 이격되며, 상기 제2 전극에 연결된 제2 정렬 배선; 상기 제1 전극 상에 제공되며, 대응하는 발광 소자의 제1 및 제2 단부 중 어느 하나의 단부와 상기 제1 전극을 연결하는 제1 컨택 전극; 및 상기 제2 전극 상에 제공되며, 상기 대응하는 발광 소자의 나머지 하나의 단부와 상기 제2 전극을 연결하는 제2 컨택 전극을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 광의 효율을 향상시킬 수 있는 발광 장치 및 이를 구비한 표시 장치가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 도 1의 막대형 발광 다이오드를 포함한 발광 장치의 단위 발광 영역을 나타내는 평면도이다.
도 4는 도 3의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 5는 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이다.
도 6은 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이다.
도 7은 도 6의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
도 8은 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이다.
도 9는 도 8의 Ⅲ ~ Ⅲ'선에 따른 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 11은 도 10에 도시된 화소들 중 하나의 화소에 포함된 제1 내지 제3 서브 화소를 개략적으로 도시한 평면도이다.
도 12는 도 11의 Ⅳ ~ Ⅳ'선에 따른 단면도이다.
도 13은 도 11의 제1 및 제2 정렬 배선과 제1 및 제2 전극만을 도시한 평면도이다.
도 14 내지 도 16은 도 11의 표시 장치에 있어서 하나의 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다.
도 17a 내지 도 17c는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다.
도 18a 내지 도 18d는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다.
도 19a 내지 도 19d는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다.
도 20a 내지 도 20d는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다. 도 1에 있어서, 원 기둥 형상의 막대형 발광 다이오드(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 막대형 발광 다이오드(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13), 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 막대형 발광 다이오드(LD)는 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다. 이하의 실시예에 있어서, 설명의 편의를 위해 상기 막대형 발광 다이오드(LD)를 “막대형 LED(LD)”로 지칭한다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 막대형 LED(LD)의 연장 방향을 길이 방향이라고 하면, 상기 막대형 LED(LD)는 상기 길이 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 타측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 막대형 LED(LD)는 원 기둥 형상으로 제공될 수 있다. 그러나, 여기서 “막대형”이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 막대형 LED(LD)의 길이는 그 직경보다 클 수 있다.
상기 막대형 LED(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 막대형 LED(LD)의 크기가 이에 한정되는 것은 아니며, 상기 막대형 LED(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 막대형 LED(LD)의 크기가 변경될 수도 있다.
상기 제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 도전성 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 막대형 LED(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 막대형 LED(LD)가 발광하게 된다.
상기 제2 도전성 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 상술한 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
또한, 상기 막대형 LED(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 막대형 LED(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 막대형 LED(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 막대형 LED(LD)는 원 기둥의 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 도전성 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 막대형 LED(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 막대형 LED(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 막대형 LED들(LD)이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 막대형 LED들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 막대형 LED(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 막대형 LED(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 장치의 단위 발광 영역을 나타내는 회로도이다.
특히, 도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 서브 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소의 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 막대형 LED(LD)와, 이에 접속되어 상기 막대형 LED(LD)를 구동하는 구동 회로(144)를 포함할 수 있다.
상기 막대형 LED(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 전원(VDD)의 전위보다 상기 막대형 LED(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
상기 막대형 LED(LD)는 상기 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 상기 서브 화소(SP)에 하나의 상기 막대형 LED(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 서브 화소(SP)는 서로 병렬 연결되는 복수의 상기 막대형 LED들(LD)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 구동 회로(144)는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제1 트랜지스터(M1)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 접속된다.
이와 같은 상기 제1 트랜지스터(M1)는, 상기 주사선(Si)으로부터 상기 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 주사신호가 공급될 때 턴-온되어, 상기 데이터선(Dj)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 막대형 LED(LD)의 상기 제1 전극에 접속된다. 상기 제2 트랜지스터(M2)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제2 트랜지스터(M2)는 상기 제1 노드(N1)의 전압에 대응하여 상기 막대형 LED(LD)로 공급되는 구동 전류의 양을 제어한다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 상기 데이터 신호를 상기 서브 화소(SP) 내부로 전달하기 위한 상기 제1 트랜지스터(M1)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 막대형 LED(LD)로 공급하기 위한 상기 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 상기 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 구동 회로(144)는 상기 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 막대형 LED(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 상기 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 도 1의 막대형 발광 다이오드를 포함한 발광 장치의 단위 발광 영역을 나타내는 평면도이며, 도 4는 도 3의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 3에 있어서, 단위 발광 영역은 발광 표시 패널에 포함된 하나의 서브 화소의 화소 영역일 수 있다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 장치는 복수의 단위 발광 영역을 포함하는 기판(SUB), 배리어층(BRL), 복수의 막대형 LED들(LD), 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 전극(REL1, REL2), 제1 및 제2 정렬 배선(ARL1, ARL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 기판(SUB)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 상기 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다.
상기 배리어층(BRL)은 상기 막대형 LED들(LD)에 불순물이 확산되는 것을 방지할 수 있다.
상기 막대형 LED들(LD) 각각은 제1 도전성 반도체층(11), 제2 도전성 반도체층(13), 및 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 실시예에 따라, 상기 막대형 LED들(LD) 각각은 상기 제2 도전성 반도체층(13) 상부에 제공된 전극층(미도시)을 더 포함할 수 있다.
상기 막대형 LED들(LD) 각각은 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다.
상기 제1 단부(EP1)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 제2 단부(EP2)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 본 발명의 일 실시예에 있어서, 각 막대형 LED(LD)는 컬러 및/또는 백색 광 중 어느 하나의 광을 출사할 수 있다.
상기 막대형 LED들(LD) 각각의 하부에는 제1 절연층(INS1)이 제공될 수 있다.
상기 제1 절연층(INS1)은 상기 막대형 LED들(LD) 각각과 상기 기판(SUB) 사이의 공간을 메우며 상기 막대형 LED들(LD) 각각을 안정적으로 지지하며 각 막대형 LED(LD)의 이탈을 방지할 수 있다.
상기 막대형 LED들(LD) 상에는 상기 막대형 LED들(LD) 각각의 상면 일부를 커버하는 제2 절연층(INS2)이 제공될 수 있다. 이로 인해, 상기 막대형 LED들(LD) 각각의 양 단부(EP1, EP2)는 외부로 노출될 수 있다.
상기 막대형 LED들(LD)은 제1 막대형 LED들(LD1)와 제2 막대형 LED(LD2)를 포함할 수 있다.
상기 제1 막대형 LED(LD1)는 제1 방향(DR1)으로 상기 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다. 여기서, 상기 제1 방향(DR1)은 평면 상에서 볼 때 수평 방향을 의미할 수 있다.
상기 제2 막대형 LED(LD2)는 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 상기 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다. 여기서, 상기 제2 방향(DR2)은 평면 상에서 볼 때 수직 방향을 의미할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 막대형 LED(LD1)는 상기 수평 방향으로 정렬되고, 상기 제2 막대형 LED(LD2)는 상기 수직 방향으로 정렬될 수 있다.
상기 발광 장치의 각 단위 발광 영역은 상기 제1 막대형 LED(LD1)가 제공되는 제1 서브 발광 영역(SEMA1)과 상기 제2 막대형 LED(LD2)가 제공되는 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 하나의 서브 화소(SP) 내에서 상기 단위 발광 영역을 구획할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 기판(SUB)상에서 서로 일정 간격 이격되도록 제공될 수 있다. 상기 제1 및 제2 격벽(PW1, PW2)은 하나의 막대형 LED(LD)의 길이 이상으로 상기 기판(SUB) 상에 이격될 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 및 제2 격벽(PW1, PW2)은 단면 상에서 볼 때 그 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있으나, 이에 한정되는 것은 아니며, 반타원, 원형, 사각형 등 다양한 형상을 가질 수 있다.
상기 제1 격벽(PW1)은 상기 제1 서브 발광 영역(SEMA1)에 제공된 제1-1 격벽(PW1_1)과 상기 제2 서브 발광 영역(SEMA2)에 제공된 제1-2 격벽(PW1_2)을 포함할 수 있다.
상기 제2 격벽(PW2)은 상기 제1 서브 발광 영역(SEMA1)에 제공된 제2-1 격벽(PW2_1)과 상기 제2 서브 발광 영역(SEMA2)에 제공된 제2-2 격벽(PW2_2)을 포함할 수 있다.
상기 제1-1 격벽(PW1_1)과 상기 제1-2 격벽(PW1_2)은 일체로 제공되고, 상기 제2-1 격벽(PW2_1)과 상기 제2-2 격벽(PW2_2)은 일체로 제공될 수 있다.
상기 제1-1 격벽(PW1_1)과 상기 제2-1 격벽(PW2_1)은 상기 제1 서브 발광 영역(SEMA1)의 상기 기판(SUB) 상에서 일정 간격 이격될 수 있다. 상기 제1-1 격벽(PW1_1)과 상기 제2-1 격벽(PW2_1)은 평면 상에서 볼 때 상기 제2 방향(DR2)을 따라 연장될 수 있다.
상기 제1-2 격벽(PW1_2)과 상기 제2-2 격벽(PW2_2)은 상기 제2 서브 발광 영역(SEMA2)의 상기 기판(SUB) 상에서 일정 간격 이격될 수 있다. 상기 제1-2 격벽(PW1_2)과 상기 제2-2 격벽(PW2_2)은 평면 상에서 볼 때 상기 제1 방향(DR1)을 따라 연장될 수 있다.
상기 제1-1 격벽(PW1_1), 상기 제1-2 격벽(PW1_2), 상기 제2-1 격벽(PW2_1), 및 상기 제2-2 격벽(PW2_2)은 상기 기판(SUB) 상의 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
상기 제1 전극(REL1)은 상기 제1 격벽(PW1) 상에 제공될 수 있고, 상기 제2 전극(REL2)은 상기 제2 격벽(PW2) 상에 제공될 수 있다.
상기 제1 전극(REL1)은 대응하는 막대형 LED(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 인접하게 배치되고, 상기 제2 전극(REL2)은 상기 대응하는 LED(LD)의 양 단부(EP1, EP2) 중 나머지 하나의 단부에 인접하게 배치될 수 있다.
상기 제1 전극(REL1)은 상기 제1 컨택 전극(CNE1)을 통해 상기 대응하는 막대형 LED(LD)에 전기적으로 연결되고, 상기 제2 전극(REL2)은 상기 제2 컨택 전극(CNE2)을 통해 상기 대응하는 막대형 LED(LD)에 전기적으로 연결될 수 있다.
상기 제1 전극(REL1)은 상기 제1-1 격벽(PW1_1) 상에 제공된 제1-1 전극(REL1_1)과 상기 제1-2 격벽(PW1_2) 상에 제공된 제1-2 전극(REL1_2)을 포함할 수 있다.
상기 제1-1 전극(REL1_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되며, 평면 상에서 볼 때, 상기 제1-1 격벽(PW1_1)에 중첩될 수 있다. 상기 제1-1 전극(REL1_1)은 상기 제1 서브 발광 영역(SEMA1) 내에서 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 제1-1 전극(REL1_1)은 상기 제1 방향(DR1)을 따라 연장된 제1 연결 배선(CNL1)으로부터 상기 제2 방향(DR2)으로 분기되어 상기 제1 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제1 정렬 배선(ARL1)에 연결될 수 있다. 상기 제1 연결 배선(CNL1)은 상기 제1 정렬 배선(ARL1)과 일체로 제공될 수 있으나, 이에, 본 발명이 한정되는 것은 아니다.
상기 제1-2 전극(REL1_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공되며, 평면 상에서 볼 때, 상기 제1-2 격벽(PW1_2)에 중첩될 수 있다. 상기 제1-2 전극(REL1_2)은 상기 제2 서브 발광 영역(SEMA2) 내에서 상기 제1 방향(DR1)으로 연장될 수 있다.
상기 제1-2 전극(REL1_2)은 상기 제2 방향(DR2)을 따라 연장된 상기 제1 정렬 배선(ARL1)으로부터 상기 제1 방향(DR1)으로 분기되어 상기 제2 서브 발광 영역(SEMA2) 내에 복수 개로 제공될 수 있다.
상기 제1-1 전극(REL1_1) 상에는 IZO와 같은 투명한 도전성 재료로 이루어진 제1-1 캡핑층(CPL1_1)이 제공될 수 있다. 상기 제1-1 캡핑층(CPL1_1)은 상기 발광 장치의 제조 공정 시 발생하는 불량 등으로 인해 상기 제1-1 전극(REL1-1)의 손상을 방지하며, 상기 제1-1 전극(REL1-1)과 상기 기판(SUB)의 접착력을 더욱 강화시킬 수 있다.
상기 제1-2 전극(REL1_2) 상에도 상기 제1-1 캡핑층(CPL1_1)과 동일한 물질을 포함한 제1-2 캡핑층(미도시)이 제공될 수 있다.
상기 제2 전극(REL2)은 상기 제2-1 격벽(PW2_1) 상에 제공된 제2-1 전극(REL2_1)과 상기 제2-2 격벽(PW2_2) 상에 제공된 제2-2 전극(REL2_2)을 포함할 수 있다.
상기 제2-1 전극(REL2_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되며, 평면 상에서 볼 때, 상기 제2-1 격벽(PW2_1)에 중첩될 수 있다. 상기 제2-1 전극(REL2_1)은 상기 제1 서브 발광 영역(SEMA1) 내에서 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 제2-1 전극(REL2_1)은 상기 제1 방향(DR1)을 따라 연장된 제2 연결 배선(CNL2)으로부터 상기 제2 방향(DR2)으로 분기되어 상기 제1 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제2 연결 배선(CNL2)은 상기 제2 정렬 배선(ARL2)에 연결될 수 있다. 상기 제2 연결 배선(CNL2)은 상기 제2 정렬 배선(ARL2)과 일체로 제공될 수 있으나, 이에, 본 발명이 한정되는 것은 아니다.
상기 제2-2 전극(REL2_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공되며, 평면 상에서 볼 때, 상기 제2-2 격벽(PW2-2)에 중첩될 수 있다. 상기 제2-2 전극(REL2_2)은 상기 제2 서브 발광 영역(SEMA2) 내에서 상기 제1 방향(DR1)으로 연장될 수 있다.
상기 제2-2 전극(REL2_2)은 상기 제2 방향(DR2)을 따라 연장된 상기 제2 정렬 배선(ARL2)으로부터 상기 제1 방향(DR1)으로 분기되어 상기 제2 서브 발광 영역(SEMA2) 내에 복수 개로 제공될 수 있다.
상기 제2-1 전극(REL2_1) 상에는 IZO와 같은 투명한 도전성 재료로 이루어진 제2-1 캡핑층(CPL2_1)이 제공될 수 있다. 상기 제2-2 전극(REL2_2) 상에도 상기 제2-1 캡핑층(CPL2_1)과 동일한 물질을 포함한 제2-2 캡핑층(미도시)이 제공될 수 있다.
평면 상에서 볼 때, 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)은 상기 제1 서브 발광 영역(SEMA1) 내에서 상기 제1 방향(DR1)을 따라 교번하여 제공될 수 있다.
또한, 평면 상에서 볼 때, 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)은 상기 제2 서브 발광 영역(SEMA2) 내에서 상기 제2 방향(DR2)을 따라 교번하여 제공될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서의 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 사이의 간격(d1)과 상기 제2 서브 발광 영역(SEMA2)에서의 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이의 간격(d2)은 동일하게 설계될 수 있다.
이는, 상기 제1 서브 발광 영역(SEMA1)에 정렬되는 상기 제1 막대형 LED(LD1)의 정렬 면적과 상기 제2 서브 발광 영역(SEMA2)에 정렬되는 상기 제2 막대형 LED(LD2)의 정렬 면적을 동일하게 하기 위함이다.
상기 제1 및 제2 서브 발광 영역(SEMA1, SEMA2) 각각에서의 정렬 면적이 동일할 경우, 상기 제1 및 제2 막대형 LED(LD1, LD2)가 일부 영역으로 편중되는 것을 방지할 수 있다.
상기 제1 및 제2 전극(REL1, REL2)은 상기 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되게 제공될 수 있다. 따라서, 상기 제1 전극(REL1)은 상기 제1 격벽(PW1)의 경사도에 대응되는 경사를 가질 수 있고, 상기 제2 전극(REL2)은 상기 제2 격벽(PW2)의 경사도에 대응되는 경사를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 전극(REL1, REL2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 상기 제1 및 제2 전극(REL1, REL2)은 대응하는 막대형 LED(LD)의 양 단부(EP1, EP2)에서 출사되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되게 할 수 있다.
상기 제1 및 제2 전극(REL1, REL2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 전극(REL1)이 애노드 전극이고, 상기 제2 전극(REL2)이 캐소드 전극일 수 있다.
상기 제1 전극(REL1)과 상기 제2 전극(REL2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
설명의 편의를 위해, 상기 제1 및 제2 전극(REL1, REL2)이 상기 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 전극(REL1, REL2)과 상기 기판(SUB) 사이에는 상기 발광 장치가 패시브 매트릭스 또는 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다.
상기 제1 정렬 배선(ARL1)은 상기 단위 발광 영역 내에서 상기 제2 방향(DR2)으로 따라 연장되며, 상기 제1 전극(REL1)과 전기적으로 연결될 수 있다. 평면 상에서 볼 때, 상기 제1 정렬 배선(ARL1)은 상기 제1 격벽(PW1)과 중첩될 수 있다.
상기 제2 정렬 배선(ARL2)은 상기 단위 발광 영역 내에서 상기 제1 정렬 배선(ARL1)에 일정 간격 이격되며, 상기 제2 전극(REL2)과 전기적으로 연결될 수 있다. 평면 상에서 볼 때, 상기 제2 정렬 배선(ARL2)은 상기 제2 격벽(PW2)과 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)은 상기 제1 및 제2 전극(REL1, REL2)과 동일한 층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 및 제2 정렬 배선(ARL1, ARL2) 각각은 상기 제1 및 제2 전극(REL1, REL2)과 상이한 층에 제공되어 컨택 홀 등을 통해 대응하는 전극에 전기적으로 연결될 수도 있다.
상기 제1 정렬 배선(ARL1)에는 제1 정렬 전압이 인가될 수 있고, 상기 제2 정렬 배선(ARL2)에는 상기 제1 정렬 전압과 상이한 전압 레벨을 갖는 제2 정렬 전압이 인가될 수 있다.
상기 제1 정렬 배선(ARL1)은 상기 막대형 LED(LD)들을 상기 하나의 서브 화소(SP) 내에 정렬시키기 위해 상기 제1 전극(REL1)으로 상기 제1 정렬 전압을 전달할 수 있다. 상기 제2 정렬 배선(ARL2)은 상기 막대형 LED(LD)들을 상기 하나의 서브 화소(SP) 내에 정렬시키기 위해 상기 제2 전극(REL2)으로 상기 제2 정렬 전압을 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선(ARL1)에는 상기 제1 정렬 전압으로 그라운드 전압(GND)이 인가될 수 있고, 상기 제2 정렬 배선(ARL2)에는 상기 제2 정렬 전압으로 교류 전압이 인가될 수 있다.
상기 제1 정렬 배선(ARL1)과 상기 제2 정렬 배선(ARL2) 각각에 서로 상이한 전압 레벨을 갖는 소정의 전압이 인가됨에 따라 상기 제1 전극(REL1)과 상기 제2 전극(REL2) 사이에 전계가 형성될 수 있다.
상기 제1 및 제2 전극(REL1, REL2), 상기 제1 및 제2 정렬 배선(ARL1, ARL2), 상기 제1 및 제2 연결 배선(CNL1, CNL2)은 도전성 재료로 이루어질 수 있다. 상기 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다.
또한, 상기 제1 및 제2 전극(REL1, REL2), 상기 제1 및 제2 정렬 배선(ARL1, ARL2), 상기 제1 및 제2 연결 배선(CNL1, CNL2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서, 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 사이에는 상기 제1 막대형 LED(LD1)가 제공될 수 있다.
상기 제1 막대형 LED(LD1)의 양 단부(EP1, EP2) 중 어느 하나의 단부는 상기 제1-1 전극(REL1_1)에 연결되고, 나머지 하나의 단부는 상기 제2-1 전극(REL2_1)에 연결될 수 있다.
예를 들어, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)가 상기 제1-1 전극(REL1_1)에 연결되고, 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)가 상기 제2-1 전극(REL2_1)에 연결될 수 있다. 또한, 상기 제1 막대형 LED(LD1)의 제1 단부(EP1)가 상기 제2-1 전극(REL2_1)에 연결되고, 상기 제1 막대형 LED(LD1)의 제2 단부(EP2)가 상기 제1-1 전극(REL1_1)에 연결될 수 있다.
이하에서는, 편의를 위하여 상기 제1 단부(EP1)가 상기 제1-1 전극(REL1_1)에 연결되는 상기 제1 막대형 LED(LD1)를 제1-1 막대형 LED(LD1_1)로 설명한다. 또한, 상기 제1 단부(EP1)가 상기 제2-1 전극(REL2_1)에 연결되는 상기 제1 막대형 LED(LD1)를 제1-2 막대형 LED(LD1_2)로 설명한다.
상기 제2 서브 발광 영역(SEMA2)에서, 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2) 사이에는 상기 제2 막대형 LED(LD2)가 제공될 수 있다.
상기 제2 막대형 LED(LD2)의 양 단부(EP1, EP2) 중 어느 하나의 단부는 상기 제1-2 전극(REL1_2)에 연결되고, 나머지 하나의 단부는 상기 제2-2 전극(REL2_2)에 연결될 수 있다.
예를 들어, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)가 상기 제1-2 전극(REL1_2)에 연결되고, 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)가 상기 제2-2 전극(REL2_2)에 연결될 수 있다. 또한, 상기 제2 막대형 LED(LD2)의 제1 단부(EP1)가 상기 제2-2 전극(REL2_2)에 연결되고, 상기 제2 막대형 LED(LD2)의 제2 단부(EP2)가 상기 제1-2 전극(REL1_2)에 연결될 수 있다.
이하에서는, 편의를 위하여 상기 제1 단부(EP1)가 상기 제1-2 전극(REL1_2)에 연결되는 상기 제2 막대형 LED(LD2)를 제2-1 막대형 LED(LD2_1)로 설명한다. 또한, 상기 제1 단부(EP1)가 상기 제2-2 전극(REL2_2)에 연결되는 상기 제2 막대형 LED(LD2)를 제2-2 막대형 LED(LD2_2)로 설명한다.
상기 제1 전극(REL1) 상에는 상기 제1 컨택 전극(CNE1)이 제공될 수 있다.
상기 제1 컨택 전극(CNE1)은, 평면 상에서 볼 때, 상기 제1 전극(REL1)을 커버하며 상기 제1 전극(REL1)에 중첩될 수 있다. 또한, 상기 제1 컨택 전극(CNE1)은 각 막대형 LED(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩될 수 있다.
상기 제1 컨택 전극(CNE1)은 상기 제1-1 전극(REL1_1) 상에 제공된 제1-1 컨택 전극(CNE1_1) 및 상기 제1-2 전극(REL1_2) 상에 제공된 제1-2 컨택 전극(CNE1_2)을 포함할 수 있다.
상기 제1-1 컨택 전극(CNE1_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되고, 상기 제1-2 컨택 전극(CNE1_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공될 수 있다.
평면 상에서 볼 때, 상기 제1-1 컨택 전극(CNE1_1)은 상기 제1-1 전극(REL1_1) 및 상기 제1-1 막대형 LED(LD1-1)의 제1 단부(EP1)에 중첩될 수 있다. 또한, 상기 제1-1 컨택 전극(CNE1_1)은 상기 제1-2 막대형 LED(LD1_2)의 제2 단부(EP2)에도 중첩될 수 있다.
상기 제1-2 컨택 전극(CNE1_2)은, 평면 상에서 볼 때, 상기 제2-2 막대형 LED들(LD2-2) 각각의 제2 단부(EP2)와 상기 제1-2 전극(REL1_2)에 중첩될 수 있다. 또한, 상기 제1-2 컨택 전극(CNE1_2)은, 평면 상에서 볼 때, 상기 제2-1 막대형 LED들(LD2_1) 각각의 제1 단부(EP1)에 중첩될 수 있다.
상기 제1 컨택 전극(CNE1) 상에는 상기 제1 컨택 전극(CNE1)을 커버하는 제3 절연층(INS3)이 제공될 수 있다. 상기 제3 절연층(INS3)은 상기 제1 컨택 전극(CNE1)을 외부로 노출되지 않게 하여 상기 제1 컨택 전극(CNE1)의 부식을 방지할 수 있다.
상기 제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 상기 제3 절연층(INS3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
상기 제2 전극(REL2) 상에는 상기 제2 컨택 전극(CNE2)이 제공될 수 있다.
상기 제2 컨택 전극(CNE2)은, 평면 상에서 볼 때, 상기 제2 전극(REL2)을 커버하며 상기 제2 전극(REL2)에 중첩될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 각 막대형 LED(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 전극(CNE2)은 상기 제2-1 전극(REL2_1) 상에 제공된 제2-1 컨택 전극(CNE2_1) 및 상기 제2-2 전극(REL2_2) 상에 제공된 제2-2 컨택 전극(CNE2_2)을 포함할 수 있다.
상기 제2-1 컨택 전극(CNE2_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되고, 상기 제2-2 컨택 전극(CNE2_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공될 수 있다.
평면 상에서 볼 때, 상기 제2-1 컨택 전극(CNE2_1)은 상기 제1-1 막대형 LED들(LD1_1) 각각의 제2 단부(EP2)와 상기 제2-1 전극(REL2_1)에 중첩될 수 있다. 또한, 상기 제2-1 컨택 전극(CNE2_1)은 상기 제1-2 막대형 LED들(LD1_2) 각각의 제1 단부(EP1)에 중첩될 수 있다.
상기 제2-2 컨택 전극(CNE2_2)은 평면 상에서 볼 때 상기 제2-2 막대형 LED(LD2-2)의 제1 단부(EP1)와 상기 제1-2 전극(REL1_2)에 중첩될 수 있다. 또한, 상기 제2-2 컨택 전극(CNE2_2)은 상기 제2-1 막대형 LED(LD2_1)의 제2 단부(EP2)에 중첩될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 컨택 전극(CNE2) 상에는 상기 제2 컨택 전극(CNE2)을 커버하는 제4 절연층(INS4)이 제공될 수 있다.
상기 제4 절연층(INS4)은 상기 제2 컨택 전극(CNE2)을 외부로 노출되지 않도록 하여 상기 제2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 상기 제4 절연층(INS4)은 무기 절연막 또는 유기 절연막 중 어느 하나의 절연막으로 구성될 수 있다.
상기 제4 절연층(INS4) 상에는 오버 코트층(OC)이 제공될 수 있다.
상기 오버 코트층(OC)은 그 하부에 배치된 상기 제1 및 제2 격벽(PW1, PW2), 상기 제1 및 제2 전극(REL1, REL2), 상기 제1 및 제2 컨택 전극(CNE1, CNE2) 등에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다. 또한, 상기 오버 코트층(OC)은 상기 막대형 LED(LD)들로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
상술한 바와 같이, 상기 제1 서브 발광 영역(SEMA1)에서 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)이 상기 제2 방향(DR2)을 따라 연장되므로, 상기 제1 막대형 LED(LD1)는 상기 제1 방향(DR1)으로 정렬될 수 있다.
상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)을 통해 상기 제1 막대형 LED들(LD1) 각각의 양 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 제1 막대형 LED들(LD1) 각각의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제1 막대형 LED들(LD1)이 발광하게 된다.
상기 제1 막대형 LED들(LD1) 각각에서 방출된 광은 상기 제1 막대형 LED들(LD1) 각각의 길이 방향, 즉, 상기 제1 방향(DR1)으로 진행될 수 있다. 상기 제1 방향(DR1)으로 진행된 광은 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)에 의해 반사되어 상기 정면 방향으로 진행될 수 있다.
상기 제2 서브 발광 영역(SEMA2)에서 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)이 상기 제1 방향(DR1)을 따라 연장되므로, 상기 제2 막대형 LED들(LD2) 각각은 상기 제2 방향(DR2)으로 정렬될 수 있다.
상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)을 통해 상기 제2 막대형 LED들(LD2) 각각의 양 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 제2 막대형 LED들(LD2) 각각의 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 제2 막대형 LED들(LD2)이 발광하게 된다.
상기 제2 막대형 LED(LD2)에서 방출된 광은 상기 제2 막대형 LED(LD2)의 길이 방향, 즉, 상기 제2 방향(DR2)으로 진행될 수 있다. 상기 제2 방향(DR2)으로 진행된 광은 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)에 의해 반사되어 상기 정면 방향으로 진행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 막대형 LED(LD1, LD2)가 상기 하나의 서브 화소(SP) 내에서 서로 상이한 방향으로 정렬되므로, 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각에서 방출된 광은 특정 방향으로 집중되지 않을 수 있다. 이로 인해, 상기 발광 장치는 전 영역에 걸쳐 균일한 출광 분포를 가질 수 있다.
만일, 기존의 발광 장치에서와 같이, 상기 제1 및 제2 막대형 LED(LD1, LD2)가 상기 하나의 서브 화소(SP) 내에서 동일한 방향, 일 예로, 수평 방향으로 정렬되면, 상기 제1 및 제2 막대형 LED(LD1, LD2)에서 방출된 광은 상기 수평 방향으로 진행될 수 있다. 이러한 경우, 상기 제1 및 제2 막대형 LED(LD1, LD2)의 정렬 방향을 따라 상기 광이 집중될 수 있다.
상기 하나의 서브 화소(SP) 내에서 특정 방향으로 상기 광이 집중되는 경우, 상기 기존의 발광 장치의 영역에 따라 상기 광의 출광 효율이 달라질 수 있다. 상기 영역에 따른 광의 출광 효율 차이는, 상기 기존의 발광 장치를 광원으로 채용한 표시 장치에서 화질 불량을 발생할 수 있다.
이에, 본 발명의 일 실시예에 따른 발광 장치는, 상기 제1 및 제2 막대형 LED들(LD1, LD2)을 서로 상이한 방향으로 정렬하여 상기 제1 및 제2 막대형 LED들(LD1, LD2)에서 방출된 광이 상기 하나의 서브 화소(SP) 내에서 특정 방향으로 집중되지 않게 할 수 있다.
도 5는 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 5에 도시된 발광 장치는, 제1 연결 배선의 일측 단부가 둥근 형상으로 이루어지고, 상기 제1 연결 배선과 제2 서브 발광 영역의 최상측에 배치된 전극 사이의 간격을 조절한 점을 제외하면 도 3의 발광 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 발광 장치는 복수의 단위 발광 영역을 포함하는 기판(SUB), 배리어층(BRL), 복수의 막대형 LED(LD)들, 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 전극(REL1, REL2), 제1 및 제2 정렬 배선(ARL1, ARL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 제1 전극(REL1)은 제2 방향(DR2)을 따라 연장된 제1-1 전극(REL1_1)과 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 연장된 제1-2 전극(REL1_2)을 포함할 수 있다.
상기 제2 전극(REL2)은 상기 제2 방향(DR2)을 따라 연장된 제2-1 전극(REL2_1)과 상기 제1 방향(DR1)을 따라 연장된 제2-2 전극(REL2_2)을 포함할 수 있다.
상기 막대형 LED들(LD)은 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 사이에 정렬된 제1 막대형 LED(LD1)와 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2) 사이에 정렬된 제2 막대형 LED(LD2)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 막대형 LED(LD1)는 상기 제1 방향(DR1)을 따라 정렬되며, 상기 제1 방향(DR1)으로 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다. 또한, 상기 제2 막대형 LED(LD2)는 상기 제2 방향(DR2)을 따라 정렬되며, 상기 제2 방향(DR2)으로 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다.
각 단위 발광 영역은 상기 제1 막대형 LED(LD1)가 제공되는 제1 서브 발광 영역(SEMA1)과 상기 제2 막대형 LED(LD2)가 제공되는 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되고, 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공될 수 있다.
상기 각 단위 발광 영역에는 상기 제1 방향(DR1)으로 연장된 제1 연결 배선(CNL1)이 제공될 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제1 정렬 배선(ARL1)에 연결된 일측 단부와 상기 일측 단부에 마주보는 타측 단부(CON)를 포함할 수 있다. 상기 제1 연결 배선(CNL1)의 타측 단부(CON)는 둥근 형상을 가질 수 있다.
상기 제1 및 제2 막대형 LED(LD1, LD2)가 대응하는 서브 발광 영역에 정렬될 때, 상기 제2 정렬 배선(ARL2)과 상기 제1 연결 배선(CNL1)의 타측 단부 사이(이하, '제1 영역' 이라 함)에 전계가 집중될 수 있다. 상기 제1 영역에 상기 전계가 집중되는 경우, 상기 막대형 LED(LD)들이 상기 제1 영역으로 편중되어 정렬될 수 있다.
상기 막대형 LED(LD)들이 일부 영역으로 편중되는 것 방지하기 위해, 본 발명의 실시예에서는, 상기 제1 연결 배선(CNL1)의 타측 단부(CON)를 둥근 형상으로 설계하여 상기 제1 영역에서 집중되는 전계를 분산시킬 수 있다.
또한, 본 발명의 일 실시예에서는, 상기 제2 서브 발광 영역(SEMA2)에서 최상측에 배치된 하나의 전극과 상기 제1 연결 배선(CNL1) 사이의 간격(d3)을 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이의 간격(d2)보다 크게 설계할 수 있다.
이는, 상기 제2 서브 발광 영역(SEMA2)에서 최상측에 배치된 하나의 전극과 상기 제1 연결 배선(CNL1) 사이에 전계가 집중되는 것을 방지하기 위함이다.
추가적으로, 본 발명의 일 실시예에서는, 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 각각과 상기 제1 정렬 배선(ARL1) 사이의 간격(d4)을 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이의 간격(d2)보다 크게 설계할 수 있다.
도 6은 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이며, 도 7은 도 6의 Ⅱ ~ Ⅱ'선에 따른 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 6 및 도 7에 도시된 발광 장치는, 제1 정렬 배선에 중첩된 제1 절연 패턴과 제2 정렬 배선에 중첩된 제2 절연 패턴을 포함한다는 점을 제외하면 도 3의 발광 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 따른 발광 장치는 복수의 단위 발광 영역을 포함하는 기판(SUB), 배리어층(BRL), 복수의 막대형 LED(LD)들, 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 전극(REL1, REL2), 제1 및 제2 정렬 배선(ARL1, ARL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 제1 전극(REL1)은 제2 방향(DR2)을 따라 연장된 제1-1 전극(REL1_1)과 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 연장된 제1-2 전극(REL1_2)을 포함할 수 있다.
상기 제2 전극(REL2)은 상기 제2 방향(DR2)을 따라 연장된 제2-1 전극(REL2_1)과 상기 제1 방향(DR1)을 따라 연장된 제2-2 전극(REL2_2)을 포함할 수 있다.
상기 막대형 LED들(LD)은 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 사이에 정렬된 제1 막대형 LED(LD1)와 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2) 사이에 정렬된 제2 막대형 LED(LD2)를 포함할 수 있다.
각 단위 발광 영역은 상기 제1 막대형 LED(LD1)가 제공되는 제1 서브 발광 영역(SEMA1)과 상기 제2 막대형 LED(LD2)가 제공되는 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
상기 발광 장치는 상기 각 단위 발광 영역에 제공되는 제1 및 제2 절연 패턴(INSP1, INSP2)을 더 포함할 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)은, 상기 막대형 LED(LD)들을 상기 각 단위 발광 영역에 정렬시킬 때 전계가 집중되는 영역에 대응되도록 배치될 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)은 상기 전계가 집중되는 영역에서 상기 전계를 부분적으로 차폐시킬 수 있다. 이로 인해, 상기 전계가 집중되는 영역으로 상기 막대형 LED(LD)들이 편중되는 것이 방지될 수 있다.
상기 전계가 집중되는 영역으로는, 예를 들어, 상기 제1 정렬 배선(ARL1)과 상기 제1-2 전극(REL1_2) 사이 및 상기 제2 정렬 배선(ARL2)과 상기 제2-2 전극(REL2-2) 사이일 수 있다.
평면 상에서 볼 때, 상기 제1 절연 패턴(INPS1)은 상기 제1 정렬 배선(ARL1) 및 상기 제1-2 전극(REL1_2)과 중첩되도록 제공될 수 있고, 상기 제2 절연 패턴(INPS2)은 상기 제2 정렬 배선(ARL2) 및 상기 제2-2 전극(REL2_2)과 중첩되도록 제공될 수 있다.
상기 제1 절연 패턴(INSP1)은 상기 제1 정렬 배선(ARL1)의 연장된 방향을 따라 연장되며, 상기 제2 절연 패턴(INSP1)은 상기 제2 정렬 배선(ARL2)의 연장된 방향을 따라 연장될 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)은 상기 막대형 LED(LD)들 각각의 하부에 배치된 제1 절연층(INS1)과 동일한 층에 제공되며, 동일한 물질을 포함할 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)과 상기 제1 절연층(INS1)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막 중 어느 하나로 구성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 절연 패턴(INSP1, INSP2)은 상기 제2 방향(DR2)으로 연장된 바(Bar) 형상으로 제공될 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 및 제2 절연 패턴(INSP1, INSP2)은 상기 전계가 집중되는 영역에 배치되어 상기 전계를 차폐시킬 수 있는 범위 내에서 다양한 형상으로 제공될 수 있다.
도 8은 도 3의 발광 장치의 단위 발광 영역을 다른 실시예에 따라 도시한 평면도이며, 도 9는 도 8의 Ⅲ ~ Ⅲ'선에 따른 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 8 및 도 9에 도시된 발광 장치는, 제1 절연 패턴 상에 제1 도전 패턴이 제공되고 제2 절연 패턴 상에 제2 도전 패턴이 제공되는 점을 제외하면 도 6의 발광 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 8 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 발광 장치는 복수의 단위 발광 영역을 포함하는 기판(SUB), 배리어층(BRL), 복수의 막대형 LED(LD)들, 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 전극(REL1, REL2), 제1 및 제2 정렬 배선(ARL1, ARL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 제1 전극(REL1)은 제2 방향(DR2)을 따라 연장된 제1-1 전극(REL1_1)과 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 연장된 제1-2 전극(REL1_2)을 포함할 수 있다.
상기 제2 전극(REL2)은 상기 제2 방향(DR2)을 따라 연장된 제2-1 전극(REL2_1)과 상기 제1 방향(DR1)을 따라 연장된 제2-2 전극(REL2_2)을 포함할 수 있다.
상기 막대형 LED들(LD)은 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 사이에 정렬된 제1 막대형 LED(LD1)와 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2) 사이에 정렬된 제2 막대형 LED(LD2)를 포함할 수 있다.
각 단위 발광 영역은 상기 제1 막대형 LED(LD1)가 제공되는 제1 서브 발광 영역(SEMA1)과 상기 제2 막대형 LED(LD2)가 제공되는 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
상기 발광 장치는 상기 각 단위 발광 영역에 제공되는 제1 및 제2 절연 패턴(INSP1, INSP2)과 제1 및 제2 차폐 도전 패턴(SCP1, SCP2)을 더 포함할 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)은, 상기 막대형 LED(LD)들을 상기 각 단위 발광 영역에 정렬시킬 때 전계가 집중되는 영역에 대응되도록 배치될 수 있다.
상기 제1 및 제2 절연 패턴(INSP1, INSP2)은 상기 전계가 집중되는 영역에서 상기 전계를 부분적으로 차폐시킬 수 있다. 이로 인해, 상기 전계가 집중되는 영역으로 상기 막대형 LED(LD)들이 편중되는 것이 방지될 수 있다.
상기 제1 및 제2 차폐 도전 패턴(SCP1, SCP2) 각각은 상기 전계가 집중되는 영역에서 상기 전계를 더욱 차폐시키기 위해 상기 제1 및 제2 절연 패턴(INSP1, INSP2) 중 어느 하나의 절연 패턴 상에 제공될 수 있다.
예를 들어, 상기 제1 차폐 도전 패턴(SCP1)은 상기 제1 절연 패턴(INSP1) 상에 제공되고, 상기 제2 차페 도전 패턴(SCP2)은 상기 제2 절연 패턴(INSP2) 상에 제공될 수 있다.
평면 상에서 볼 때, 상기 제1 차폐 도전 패턴(SCP1)은 상기 제1 절연 패턴(INSP1)의 연장된 방향을 따라 연장되며 상기 제1 절연 패턴(INSP1)에 중첩할 수 있다. 평면 상에서 볼 때, 상기 제2 차폐 도전 패턴(SCP2)은 상기 제2 절연 패턴(INSP2)의 연장된 방향을 따라 연장되며 상기 제2 절연 패턴(INSP2)에 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 차폐 도전 패턴(SCP1, SCP2)은 상기 제1 컨택 전극(CNE1)과 동일한 층에 제공되며, 동일한 물질을 포함할 수 있다.
상기 제1 및 제2 차폐 도전 패턴(SCP1, SCP2)은 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각에서 방출된 광의 손실을 최소화하기 위해 투명한 도전성 재료로 이루어질 수 있다.
상기 제1 및 제2 차폐 도전 패턴(SCP1, SCP2)은 상기 전계가 집중되는 영역에 배치되어 상기 전계를 차폐시킬 수 있는 범위 내에서 다양한 형상으로 제공될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
상기 표시 영역(DA)은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소들(PXL)을 구동하기 위한 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)의 일부가 제공되는 영역일 수 있다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 둘레를 둘러쌀 수 있다.
상기 화소들(PXL)은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소들(PXL) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 10에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
도 11은 도 10에 도시된 화소들 중 하나의 화소에 포함된 제1 내지 제3 서브 화소를 개략적으로 도시한 평면도이고, 도 12는 도 11의 Ⅳ ~ Ⅳ'선에 따른 단면도이며, 도 13은 도 11의 제1 및 제2 정렬 배선과 제1 및 제2 전극만을 도시한 평면도이다.
도 11에 있어서, 도시의 편의를 위하여 상기 막대형 LED들에 연결되는 트랜지스터 및 상기 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다.
본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다. 도 11에 있어서, 단위 발광 영역은 하나의 서브 화소의 화소 영역일 수 있다.
도 1 내지 도 13을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 기판(SUB)을 포함할 수 있다.
상기 복수의 화소(PXL)들 각각은 상기 기판(SUB) 상에 제공된 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 상기 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 및 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL)을 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 구동 전압 배선(DVL)을 포함할 수 있다. 또한, 상기 화소 회로부(PCL)는 상기 제1 및 제2 트랜지스터(T1, T2)와 상기 구동 전압 배선(DVL) 상에 제공된 보호층(PSV)을 더 포함할 수 있다.
상기 표시 소자층(DPL)은 상기 보호층(PSV) 상에 제공된 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 전극(REL1, REL2), 제1 및 제2 정렬 배선(ARL1, ARL2), 막대형 LED(LD)들, 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
편의를 위하여, 상기 화소 회로부(PCL)를 우선 설명한 후 상기 표시 소자층(DPL)을 설명한다.
상기 버퍼층(BFL)은 상기 기판(SUB) 상에 제공되며, 상기 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다.
상기 제1 트랜지스터(T1)는 상기 표시 소자층(DPL)에 구비된 상기 막대형 LED(LD)들 중 일부에 전기적으로 연결되어 대응하는 막대형 LED(LD)를 구동하는 구동 트랜지스터이고, 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 버퍼층(BFL) 상에 배치될 수 있다. 상기 반도체층(SCL)은 상기 드레인 전극(DE)에 접촉되는 제1 영역과 상기 소스 전극(SE)에 접촉되는 제2 영역을 포함할 수 있다. 상기 제1 영역과 상기 제2 영역 사이의 영역은 채널 영역일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 영역은 드레인 영역일 수 있고, 상기 제2 영역은 소스 영역일 수 있다.
상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 상기 제1 영역 및 상기 제2 영역은 상기 불순물이 도핑된 반도체 패턴일 수 있다.
상기 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 드레인 전극(DE)과 상기 소스 전극(SE) 각각은 층간 절연층(ILD)과 상기 게이트 절연층(GI)을 관통하는 컨택 홀을 통해 상기 반도체층(SCL)의 제1 영역 및 제2 영역에 접촉될 수 있다.
상기 구동 전압 배선(DVL)은 상기 층간 절연층(ILD) 상에 제공될 수 있다. 상기 구동 전압 배선(DVL)에는 제2 구동 전원(VSS)이 인가될 수 있다.
상기 보호층(PSV)은 상기 제1 트랜지스터(T1)의 드레인 전극(DE)을 노출하는 컨택 홀 및 상기 구동 전압 배선(DVL)을 노출하는 컨택 홀을 포함할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 보호층(PSV) 상에서 일정 간격 이격될 수 있다. 상기 제1 격벽(PW1) 상에는 상기 제1 전극(REL1)이 제공되고, 상기 제2 격벽(PW2) 상에는 상기 제2 전극(REL2)이 제공될 수 있다.
상기 제1 전극(REL1)은 제2 방향(DR2)을 따라 연장된 제1-1 전극(REL1_1)과 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 연장된 제1-2 전극(REL1_2)을 포함할 수 있다.
상기 제1-1 전극(REL1_1)은 상기 제1 트랜지스터(T1)의 제1 전극(EL1)의 일부는 노출하는 상기 보호층(PSV)의 컨택 홀을 통해 상기 제1 트랜지스터(T1)의 드레인 전극(DE)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제1-1 전극(REL1_1)에는 상기 제1 트랜지스터(T1)에 인가된 신호가 전달될 수 있다.
상기 제2 전극(REL2)은 상기 제2 방향(DR2)을 따라 연장된 제2-1 전극(REL2_1)과 상기 제1 방향(DR1)을 따라 연장된 제2-2 전극(REL2_2)을 포함할 수 있다.
상기 제2-1 전극(REL2_1)은 상기 구동 전압 배선(DVL)의 일부는 노출하는 상기 보호층(PSV)의 컨택 홀을 통해 상기 구동 전압 배선(DVL)에 전기적으로 연결될 수 있다. 이로 인해, 상기 제2-1 전극(REL2_1)에는 상기 구동 전압 배선(DVL)의 제2 구동 전원(VSS)이 전달될 수 있다.
상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 상에는 각각 제1-1 캡핑층(CPL1_1)과 제2-1 캡핑층(CPL2_1)이 제공될 수 있다.
상기 제1 전극(REL1) 상에는 상기 제1 전극(REL1)과 대응하는 막대형 LED(LD)를 전기적 및/또는 물리적으로 안정되게 연결하기 위한 상기 제1 컨택 전극(CNE1)이 제공될 수 있다. 평면 상에서 볼 때, 상기 제1 컨택 전극(CNE1)은 상기 제1 전극(REL1)에 중첩될 수 있다.
상기 대응하는 막대형 LED(LD)는 상기 제1 컨택 전극(CNE1)을 통해 상기 제1 전극(REL1)과 전기적으로 연결되므로, 상기 제1 트랜지스터(T1)의 드레인 전극(DE)에 인가된 신호는 상기 대응하는 막대형 LED(LD)의 양 단부(EP1, EP2) 중 어느 하나의 단부에 최종적으로 인가될 수 있다.
상기 제1 컨택 전극(CNE1) 상에는 제3 절연층(INS3)이 제공될 수 있다.
상기 제2 전극(REL2) 상에는 상기 제2 전극(REL2)과 대응하는 막대형 LED(LD)를 전기적 및/또는 물리적으로 안정되게 하기 위한 상기 제2 컨택 전극(CNE2)이 제공될 수 있다. 평면 상에서 볼 때, 상기 제2 컨택 전극(CNE2)은 상기 제2 전극(REL2)에 중첩될 수 있다.
상기 대응하는 막대형 LED(LD)는 상기 제2 컨택 전극(CNE2)을 통해 상기 제2 전극(REL2)과 전기적으로 연결되므로, 상기 구동 전압 배선(DVL)의 제2 구동 전원(VSS)은 상기 대응하는 막대형 LED(LD)의 양 단부(EP1, EP2) 중 어느 하나의 단부에 최종적으로 인가될 수 있다.
상기 대응하는 막대형 LED(LD)의 양 단부(EP1, EP2)에 소정의 전압 이상이 인가되면, 상기 대응하는 막대형 LED(LD)가 발광하게 된다.
상기 제2 컨택 전극(CNE2) 상에는 제4 절연층(INS4)이 제공될 수 있으며, 상기 제4 절연층(INS4) 상에는 오버 코트층(OC)이 제공될 수 있다.
상기 제1 정렬 배선(ARL1)은 상기 막대형 LED(LD)들을 대응하는 서브 화소에 정렬시키기 위해 상기 제1 전극(REL1)으로 상기 제1 정렬 전압을 전달할 수 있다. 상기 제2 정렬 배선(ARL2)은 상기 막대형 LED(LD)들을 대응하는 서브 화소에 정렬시키기 위해 상기 제2 전극(REL2)으로 상기 제2 정렬 전압을 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선(ARL1)에는 상기 제1 정렬 전압으로 그라운드 전압(GND)이 인가될 수 있고, 상기 제2 정렬 배선(ARL2)에는 상기 제2 정렬 전압으로 교류 전압이 인가될 수 있다.
상기 제1 정렬 배선(ARL1)과 상기 제2 정렬 배선(ARL2) 각각에 서로 상이한 전압 레벨을 갖는 소정의 전압이 인가됨에 따라 상기 제1 전극(REL1)과 상기 제2 전극(REL2) 사이에 전계가 형성될 수 있다.
상기 막대형 LED(LD)들 각각은 제1 도전성 반도체층(11), 제2 도전성 반도체층(13), 및 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
상기 막대형 LED(LD)들은 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1) 사이에 정렬된 제1 막대형 LED(LD1)와 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2) 사이에 정렬된 제2 막대형 LED(LD2)를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 막대형 LED(LD1)는 상기 제1 방향(DR1)을 따라 정렬되며, 상기 제1 방향(DR1)으로 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다. 또한, 상기 제2 막대형 LED(LD2)는 상기 제2 방향(DR2)을 따라 정렬되며, 상기 제2 방향(DR2)으로 제1 및 제2 단부(EP1, EP2)를 포함할 수 있다.
상기 제1 및 제2 막대형 LED(LD1, LD2) 각각의 하부에는 제1 절연층(INS1)이 제공될 수 있다. 상기 제1 및 제2 막대형 LED(LD1, LD2) 상에는 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각의 상면 일부를 커버하는 제2 절연층(INS2)이 제공될 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각의 단위 발광 영역은 상기 제1 막대형 LED(LD1)가 제공되는 제1 서브 발광 영역(SEMA1)과 상기 제2 막대형 LED(LD2)가 제공되는 제2 서브 발광 영역(SEMA2)을 포함할 수 있다.
이하, 도 13을 참고하여 상기 제1 및 제2 전극(REL1, REL2)과 상기 제1 및 제2 정렬 배선(ARL1, ARL2)의 배치 관계에 대해 설명한다.
도 13에 도시된 바와 같이, 상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각의 상기 제1 서브 발광 영역(SEMA1)에는 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)이 제공되고, 상기 제2 서브 발광 영역(SEMA2)에는 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)이 제공될 수 있다.
상기 제1-1 전극(REL1_1)은 상기 제1 방향(DR1)으로 연장된 제1 연결 배선(CNL1)으로부터 상기 제2 방향(DR2)으로 분기되며, 상기 제1 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제1 연결 배선(CNL1)은 상기 제1 정렬 배선(ARL1)에 연결되어 상기 제1 정렬 배선(ARL1)의 제1 정렬 전압을 상기 제1-1 전극(REL1_1)으로 전달할 수 있다. 상기 제1 연결 배선(CNL1)은 상기 제1 정렬 배선(ARL1)에 일체로 제공되고, 동일한 층에 배치될 수 있다.
상기 제2-1 전극(REL2_1)은 상기 제1 방향(DR1)으로 연장된 제2 연결 배선(CNL2)으로부터 상기 제2 방향(DR2)으로 분기되며, 상기 제1 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제2 연결 배선(CNL1)은 상기 제2 정렬 배선(ARL2)에 연결되어 상기 제2 정렬 배선(ARL2)의 제2 정렬 전압을 상기 제2-1 전극(REL2_1)으로 전달할 수 있다. 상기 제2 연결 배선(CNL2)은 상기 제2 정렬 배선(ARL2)에 일체로 제공되고, 동일한 층에 배치될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서, 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1)은 상기 제1 방향(DR1)을 따라 교번하여 배치될 수 있다.
상기 막대형 LED(LD)을 대응하는 서브 화소 내에 정렬시킬 때, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)을 통해 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 각각에 소정 전압이 인가될 수 있다.
이로 인해, 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 사이에 전계가 형성되고, 상기 막대형 LED(LD)들 중 상기 제1 막대형 LED(LD1)가 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 사이에 정렬될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서, 상기 제1 막대형 LED(LD1)의 양 단부(EP1, EP2) 중 어느 하나가 상기 제1-1 전극(REL1_1)에 연결되고, 나머지 하나가 상기 제2-1 전극(REL2_1)에 연결되므로, 상기 제1 막대형 LED(LD1)는 상기 제1 방향(DR1)으로 정렬될 수 있다.
상기 제1-2 전극(REL1_2)은 상기 제1 정렬 배선(ARL1)으로부터 상기 제1 방향(DR1)으로 분기되며, 상기 제2 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제2-2 전극(REL2_2)은 상기 제2 정렬 배선(ARL2)으로부터 상기 제1 방향(DR1)으로 분기되며, 상기 제2 서브 발광 영역(SEMA1) 내에 복수 개로 제공될 수 있다.
상기 제2 서브 발광 영역(SEMA2)에서, 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2)은 상기 제2 방향(DR2)을 따라 교번하여 배치될 수 있다.
상기 막대형 LED(LD)들을 대응하는 서브 화소에 정렬시킬 때, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)을 통해 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 각각에 소정 전압이 인가될 수 있다.
이로 인해, 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이에 전계가 형성되고, 상기 막대형 LED(LD) 들 중 상기 제2 막대형 LED(LD2)가 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이에 정렬될 수 있다.
상기 제2 서브 발광 영역(SEMA2)에서, 상기 제2 막대형 LED(LD2)의 양 단부(EP1, EP2) 중 어느 하나가 상기 제1-2 전극(REL1_2)에 연결되고, 나머지 하나가 상기 제2-2 전극(REL2_2)에 연결되므로, 상기 제2 막대형 LED(LD2)는 상기 제2 방향(DR2)으로 정렬될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서의 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 사이의 간격(d1)과 상기 제2 서브 발광 영역(SEMA2)에서의 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이의 간격(d2)은 동일하게 설계될 수 있다.
상술한 바와 같이, 상기 제1 및 제2 막대형 LED(LD1, LD2)가 대응하는 서브 발광 영역에서 서로 상이한 방향으로 정렬되므로, 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각에서 방출된 광은 특정 방향으로 집중되지 않을 수 있다. 이로 인해, 상기 표시 장치는 전 영역에 걸쳐 균일한 출광 분포를 가질 수 있다.
도 14 내지 도 16은 도 11의 표시 장치에 있어서 하나의 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 14 내지 도 16에 있어서, 편의를 위해, 제1 및 제2 서브 발광 영역에 제공되는 제1 및 제2 전극, 제1 및 제2 연결 배선, 제1 및 제2 정렬 배선만을 도시하였다.
우선, 도 11, 도 12 및 도 14를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공되는 기판(SUB)을 포함할 수 있다. 각 화소(PXL)는 제1 내지 제3 서브 화소(SP1 ~ SP3)를 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각은 제1 및 제2 서브 발광 영역(SEMA1, SEMA2)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제3 서브 화소(SP1, SP3) 각각의 제1 서브 발광 영역(SEMA1)에는 제2 방향(DR2)으로 연장된 제1-1 및 제2-1 전극(REL1_1, REL2_1)이 제공될 수 있다.
상기 제1 및 제3 서브 화소(SP1, SP3) 각각의 제2 서브 발광 영역(SEMA2)에는 상기 제2 방향(DR2)과 교차한 제1 방향(DR1)으로 연장된 제1-2 및 제2-2 전극(REL1_2, REL2_2)이 제공될 수 있다.
상기 제1 및 제3 서브 화소(SP1, SP3)에서, 상기 제1 서브 발광 영역(SEMA1)에는 제1 막대형 LED(LD1)가 제공되고 상기 제2 서브 발광 영역(SEMA2)에는 제2 막대형 LED(LD2)가 제공될 수 있다.
상기 제2 서브 화소(SP2)의 제1 서브 발광 영역(SEMA1)에는 상기 제1 방향(DR1)으로 연장된 제1-2 및 제2-2 전극(REL1_2, REL2_2)이 제공되고, 상기 제2 서브 발광 영역(SEMA2)에는 상기 제2 방향(DR2)으로 연장된 제1-1 및 제2-1 전극(REL1_1, REL2_1)이 제공될 수 있다.
상기 제2 서브 화소(SP2)에서, 상기 제1 서브 발광 영역(SEMA1)에는 상기 제2 막대형 LED(LD2)가 제공되고 상기 제2 서브 발광 영역(SEMA2)에는 상기 제1 막대형 LED(LD1)가 제공될 수 있다.
상기 제1 및 제3 서브 화소(SP1, SP3) 각각의 제1 서브 발광 영역(SEMA1)에서, 상기 제1 막대형 LED(LD1)는 상기 제1 방향(DR1)으로 정렬될 수 있다. 상기 제2 서브 화소(SP2)의 제2 서브 발광 영역(SEMA2)에서, 상기 제1 막대형 LED(LD1)는 상기 제2 방향(DR2)으로 정렬될 수 있다.
상기 제1 및 제3 서브 화소(SP1, SP3) 각각의 제2 서브 발광 영역(SEMA2)에서, 상기 제2 막대형 LED(LD2)는 상기 제2 방향(DR2)으로 정렬될 수 있다. 상기 제2 서브 화소(SP2)의 제1 서브 발광 영역(SEMA1)에서, 상기 제2 막대형 LED(LD2)는 상기 제1 방향(DR1)으로 정렬될 수 있다.
상술한 바와 같이, 인접한 두 개의 서브 화소 각각의 제1 서브 발광 영역(SEMA1)에 제공되는 막대형 LED(LD)가 서로 상이한 방향으로 정렬되고, 인접한 두 개의 서브 화소 각각의 제2 서브 발광 영역(SEMA2)에 제공되는 막대형 LED(LD)가 상이한 방향으로 정렬될 수 있다.
이로 인해, 상기 제1 및 제2 막대형 LED(LD1, LD2) 각각에서 방출된 광은 특정 방향으로 더욱 집중되지 않고 다양한 방향으로 진행될 수 있다. 따라서, 상기 표시 장치는 전 영역에 걸쳐 균일한 출광 분포를 가질 수 있다.
도 11, 도 12, 및 도 15를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공되는 기판(SUB)을 포함할 수 있다. 각 화소(PXL)는 제1 내지 제3 서브 화소(SP1 ~ SP3)를 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 단위 발광 영역은 제1 및 제2 서브 발광 영역(SEMA1, SEMA2)을 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각의 상기 제1 서브 발광 영역(SEMA1)에는 제1-1 및 제2-1 전극(REL1_1, REL2_1)이 제공되고, 상기 제2 서브 발광 영역(SEMA2)에는 제1-2 및 제2-2 전극(REL1_2, REL2_2)이 제공될 수 있다.
상기 제1-1 전극(REL1_1)은 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)을 따라 분기되어 상기 제1 서브 발광 영역(SEMA1)에 제공될 수 있다. 상기 제1 연결 배선(CNL1)은 상기 제1-1 전극(REL1_1)과 일체로 제공될 수 있다.
상기 제2-1 전극(REL2_1)은 제2 연결 배선(CNL2)으로부터 상기 제2 방향(DR2)을 따라 분기되어 상기 제1 서브 발광 영역(SEMA1)에 제공될 수 있다. 상기 제2 연결 배선(CNL2)은 상기 제2-1 전극(REL2_1)과 일체로 제공될 수 있다.
상기 제1-2 전극(REL1_2)은 상기 제2 방향(DR2)에 교차하는 제1 방향(DR1)을 따라 상기 제2 서브 발광 영역(SEMA2)으로 연장되고, 상기 제2-2 전극(REL2_2)도 상기 제1 방향(DR1)을 따라 상기 제2 서브 발광 영역(SEMA2)으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각의 상기 제1 서브 발광 영역(SEMA1)에는 상기 제1 방향(DR1)으로 정렬된 제1 막대형 LED(LD1)가 제공될 수 있다. 또한, 상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각의 상기 제2 서브 발광 영역(SEMA2)에는 상기 제2 방향(DR2)으로 정렬된 제2 막대형 LED(LD2)가 제공될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서 상기 제1 연결 배선(CNL1)은 제1 컨택 홀(H1)을 통해 제1 정렬 배선(ARL1)에 전기적으로 연결되고, 상기 제2 연결 배선(CNL2)은 제2 컨택 홀(H2)을 통해 제2 정렬 배선(ARL2)에 전기적으로 연결될 수 있다.
상기 제2 서브 발광 영역(SEMA2)에서 상기 제1-2 전극(REL1_2)은 제3 컨택 홀(H3)을 통해 상기 제1 정렬 배선(ARL1)에 연결되고, 상기 제2-2 전극(REL2_1)은 제4 컨택 홀(H4)을 통해 상기 제2 정렬 배선(ARL2)에 연결될 수 있다.
상기 제1 연결 배선(CNL1), 상기 제1-1 및 제1-2 전극(REL1_1, REL1_2)은 상기 제1 정렬 배선(ARL1)과 상이한 층에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선(ARL1)은 화소 회로부(PCL)에 포함된 구성 요소들 중 어느 하나와 동일한 층에 제공될 수 있다. 예를 들어, 상기 제1 정렬 배선(ARL1)은 상기 화소 회로부(PCL)의 구동 전압 배선(DVL)과 동일한 층에 제공될 수 있다.
상기 제2 연결 배선(CNL2), 상기 제2-1 및 제2-2 전극(REL2_1, REL2_2)은 상기 제2 정렬 배선(ARL2)과 상이한 층에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제2 정렬 배선(ARL2)은 상기 제1 정렬 배선(ARL1)과 동일한 층에 제공될 수 있다.
도 11, 도 12, 및 도 16을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공되는 기판(SUB)을 포함할 수 있다. 각 화소(PXL)는 제1 내지 제3 서브 화소(SP1 ~ SP3)를 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각은 단위 발광 영역(EMA)을 포함할 수 있다.
상기 제1 내지 제3 서브 화소(SP1 ~ SP3) 각각은 전기적으로 서로 분리된 제1 및 제2 전극(REL1, REL2), 상기 제1 전극(REL1)에 연결된 제1 정렬 배선(ARL1) 및, 상기 제2 전극(REL2)에 연결된 제2 정렬 배선(ARL2)을 포함할 수 있다.
상기 제1 전극(REL1)은 제2 방향(DR2)으로 연장된 상기 제1 정렬 배선(ARL1)으로부터 상기 제2 방향(DR2)과 교차하는 제1 방향(DR1)으로 분기된 복수의 가지 전극들(BRE1 ~ BRE5)을 포함할 수 있다. 상기 가지 전극들(BRE1 ~ BRE5) 각각은 상기 제2 방향(DR2)으로 인접하게 배치된 가지 전극에 일정 간격 이격될 수 있다.
상기 가지 전극들(BRE1 ~ BRE5)은 상기 제1 방향(DR1)을 따라 상기 제1 정렬 배선(ARL1)의 양측으로 연장될 수 있다. 상기 가지 전극들(BRE1 ~ BRE5)은 상기 제1 정렬 배선(ARL1)과 일체로 제공될 수 있다.
상기 제2 전극(REL2)은 상기 제2 방향(DR2)으로 연장된 상기 제2 정렬 배선(ARL2)으로부터 상기 제1 방향(DR1)으로 돌출된 복수의 돌출 전극들(PRE1 ~ PRE6)을 포함할 수 있다. 상기 돌출 전극들(PRE1 ~ PRE6)은 상기 제2 정렬 배선(ARL2)과 일체로 제공될 수 있다.
상기 돌출 전극들(PRE1 ~ PRE6) 각각은 상기 제2 방향(DR2)으로 인접한 돌출 전극에 일정 간격 이격되며 그 사이에 공동(VO, 空洞)이 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극(REL1)의 하나의 가지 전극은 상기 제2 전극(REL2)의 공동(VO, 空洞)에 대응되게 배치될 수 있다. 평면 상에서 볼 때, 상기 제1 전극(REL1)의 하나의 가지 전극은 상기 제2 전극(REL2)의 하나의 돌출 전극에 이격되게 배치될 수 있다.
상기 제2 전극(REL2)은 상기 제1 전극(REL1)의 주변을 둘러싸는 형태로 제공될 수 있다.
막대형 LED(LD)들을 대응하는 서브 화소 내에 정렬시킬 때, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)을 통해 상기 제1 및 제2 전극(REL1, REL2) 각각에 소정 전압이 인가될 수 있다. 이로 인해, 상기 제1 및 제2 전극(REL1, REL2) 사이에 전계가 형성되고, 상기 막대형 LED(LD)들이 상기 제1 및 제2 전극(REL1, REL2) 사이에 정렬될 수 있다.
상기 막대형 LED(LD)들의 일부는 상기 제1 방향(DR1)으로 정렬될 수 있고, 다른 일부는 상기 제2 방향(DR2)으로 정렬될 수 있으며, 나머지는 상기 제1 및 제2 방향(DR1, DR2)의 사선 방향으로 정렬될 수 있다.
상술한 바와 같이, 상기 막대형 LED(LD)들이 대응하는 단위 발광 영역(EMA)에서 서로 상이한 방향으로 정렬되므로, 상기 막대형 LED(LD)들 각각에서 방출된 광은 특정 방향으로 집중되지 않을 수 있다.
도 17a 내지 도 17c는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 11, 도 17a 내지 도 17c를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 기판(SUB)을 포함할 수 있다. 각 화소(PXL)는 제1 내지 제3 서브 화소(SP1 ~ SP3)를 포함할 수 있다.
상기 제1 서브 화소(SP1)는 전기적으로 서로 분리된 제1 및 제2 전극(REL1, REL2)과, 상기 제1 전극(REL1)에 연결된 제1 정렬 배선(ARL1), 및 상기 제2 전극(REL2)에 연결된 제2 정렬 배선(ARL2)을 포함할 수 있다.
상기 제1 정렬 배선(ARL1)은 제2 방향(DR2)을 따라 연장되며 상기 제1 전극(REL1)과 일체로 제공될 수 있다. 상기 제2 정렬 배선(ARL2)은 상기 제2 방향(DR2)을 따라 연장되며 상기 제2 전극(REL2)과 일체로 제공될 수 있다.
상기 제1 서브 화소(SP1)의 단위 발광 영역은 제1 및 제2 서브 발광 영역(SEMA1, SEMA2)을 포함할 수 있다.
상기 제1 전극(REL1)은 상기 제1 정렬 배선(ARL1)으로부터 분기된 제1-1 및 제1-2 전극(REL1_1, REL1_2)을 포함할 수 있다. 상기 제2 전극(REL2)은 상기 제2 정렬 배선(ARL2)으로부터 제2-1 및 제2-2 전극(REL2_1, REL2_2)을 포함할 수 있다.
상기 제1-1 및 제2-1 전극(REL1_1, REL2_1)은 상기 제1 서브 발광 영역(SEMA1)에 제공되고, 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2)은 상기 제2 서브 발광 영역(SEMA2)에 제공될 수 있다.
상기 제1 서브 발광 영역(SEMA1)에서, 상기 제2-1 전극(REL2_1)은 상기 제1-1 전극(REL1_1)의 주변을 둘러싸는 형태로 제공될 수 있다. 상기 제1-1 전극(REL1_1)과 상기 제2-1 전극(REL2_1)은 일정 간격 이격되어 전기적으로 서로 분리된 상태일 수 있다.
상기 제1-1 전극(REL1_1)은 평면 상에서 볼 때, 사각 형상, 원형 형상, 다각 형상 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형상으로 제공될 수 있다. 상기 제1-1 전극(REL1_1)의 주변을 둘러싸는 상기 제2-1 전극(REL2_1)은 상기 제1-1 전극(REL1_1)의 형상에 대응하는 형상으로 제공될 수 있다.
상기 제2 서브 발광 영역(SEMA2)에서, 상기 제2-2 전극(REL2_2)은 상기 제1-2 전극(REL1_2)의 주변을 둘러싸는 형태로 제공될 수 있다. 상기 제1-2 전극(REL1_2)과 상기 제2-2 전극(REL2_2)은 일정 간격 이격되어 전기적으로 서로 분리된 상태일 수 있다.
상기 제1-2 전극(REL1_2)은 평면 상에서 볼 때, 사각 형상, 원형 형상, 다각 형상 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형상으로 제공될 수 있다. 상기 제1-2 전극(REL1_2)의 주변을 둘러싸는 상기 제2-2 전극(REL2_2)은 상기 제1-2 전극(REL1_2)의 형상에 대응하는 형상으로 제공될 수 있다.
상기 제1 및 서브 발광 영역(SEMA1)에서의 상기 제1-1 및 제2-1 전극(REL1_1, REL2_1) 사이의 간격(d1)과 상기 제2 서브 발광 영역(SEMA2)에서의 상기 제1-2 및 제2-2 전극(REL1_2, REL2_2) 사이의 간격(d2)은 동일하게 설계될 수 있다.
막대형 LED(LD)들을 상기 제1 서브 화소(SP1)내에 정렬시킬 때, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)을 통해 상기 제1 및 제2 전극(REL1, REL2) 각각에 소정 전압이 인가될 수 있다.
이로 인해, 상기 제1 및 제2 전극(REL1, REL2) 사이에 전계가 형성되고, 상기 막대형 LED(LD)들이 상기 제1 및 제2 전극(REL1, REL2) 사이에 정렬될 수 있다.
상기 막대형 LED(LD)들은 상기 제1 및 제2 전극(REL1, REL2) 사이에서 상기 제2 방향(DR2)으로 정렬될 수 있고, 상기 제2 방향(DR2)과 교차하는 제1 방향(DR1)으로 정렬될 수 있다.
상기 제2 및 제3 서브 화소(SP2, SP3)는 상기 제1 서브 화소(SP1)와 동일한 형태로 제공될 수 있으므로, 상기 제2 및 제3 서브 화소(SP2, SP3)에 대한 설명을 생략한다.
도 18a 내지 도 18d, 도 19a 내지 도 19d, 및 도 20a 내지 도 20d는 도 11의 표시 장치에 있어서 하나의 서브 화소 내에 배치된 제1 및 제2 정렬 배선, 제1 및 제2 전극을 다른 실시예에 따라 도시한 평면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 11, 도 18a 내지 도 18d, 도 19a 내지 도 19d, 및 도 20a 내지 도 20d를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소(PXL)들이 제공된 기판(SUB)을 포함할 수 있다. 각 화소(PXL)는 제1 내지 제3 서브 화소(SP1 ~ SP3)를 포함할 수 있다.
상기 제1 서브 화소(SP1)는 서로 전기적으로 분리된 제1 및 제2 전극(REL1, REL2)과, 상기 제1 전극(REL1)에 연결된 제1 정렬 배선(ARL1), 및 상기 제2 전극(REL2)에 연결된 제2 정렬 배선(ARL2)을 포함할 수 있다.
상기 제1 정렬 배선(ARL1)은 제2 방향(DR2)을 따라 연장되고, 상기 제1 전극(REL1)과 일체로 제공되며 동일한 층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 상기 제1 정렬 배선(ARL1)은 도 18a, 도 18b, 도 18d, 도 19a, 도 19b, 도 19d, 도 20a, 도 20b, 및 도 20d에 도시된 바와 같이 제1 컨택 홀(CH1)을 통해 상기 제1 전극(REL1)에 전기적으로 연결될 수 있다. 이러한 경우, 상기 제1 정렬 배선(ARL1)은 상기 제1 전극(REL1)과 상이한 층에 제공될 수 있다.
상기 제2 정렬 배선(ARL2)은 상기 제2 방향을 따라 연장되고, 상기 제2 전극(REL2)과 일체로 제공되며 동일한 층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 상기 제2 정렬 배선(ARL2)은 도 18b, 도 18d, 도 19b, 도 19d, 도 20b, 및 도 20d에 도시된 바와 같이 제2 컨택 홀(CH2)을 통해 상기 제2 전극(REL2)에 전기적으로 연결될 수 있다. 이러한 경우, 상기 제2 정렬 배선(ARL2)은 상기 제2 전극(REL2)과 상이한 층에 제공될 수 있다.
상기 제1 전극(REL1)은 상기 제1 서브 화소(SP1)의 단위 발광 영역 내에서 적어도 하나 이상으로 제공될 수 있다.
상기 제1 및 제2 전극(REL1, REL2) 중 하나는 다른 하나의 내부에 제공될 수 있다. 예를 들어, 상기 제1 전극(REL1)이 상기 제2 전극(REL2) 내부에 배치되고, 상기 제2 전극(REL2)과 전기적으로 분리될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극(REL1)은 사각 형상, 원형 형상, 다각 형상 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형상으로 제공될 수 있다. 상기 제1 전극(REL1)의 주변을 둘러싸는 상기 제2 전극(REL2)은 상기 제1 전극(REL1)의 형상에 대응하는 형상으로 제공될 수 있다.
평면 상에서 볼 때, 상기 제2 전극(REL2)은 상기 제1 전극(REL1)의 주변을 감싸는 형상으로 제공될 수 있다. 상기 제1 전극(REL1)은 상기 제2 전극(REL2)에 둘러싸인 고립된 섬 형상으로 제공될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 상기 제1 전극(REL1)의 일부 영역은 도 18c, 도 18d, 도 19c, 도 19d, 도 20c, 및 도 20d에 도시된 바와 같이 상기 제2 전극(REL2)에 둘러싸이지 않을 수 있다. 이러한 경우, 상기 제1 전극(REL1)은 상기 제2 방향(DR2)으로 인접하게 배치된 제1 전극(REL1)과 일체로 제공되어 전기적으로 연결될 수 있다.
상기 제1 전극(REL1)이 상기 제2 전극(REL2)에 의해 완전히 둘러싸인 고립된 섬 형상을 갖는 경우, 상기 제1 전극(REL1)은 도 18a, 도 18b, 도 19a, 도 19b, 도 20a, 및 도 20b에 도시된 바와 같이 상기 제1 컨택 홀(CH1)을 통해 상기 제1 정렬 배선(ARL1)에 연결될 수 있다.
또한, 상기 제1 전극(REL1)이 상기 제2 전극(REL2)에 의해 완전히 둘러싸인 고립된 섬 형상을 갖는 경우, 상기 제1 전극(REL1)은 상기 제2 방향(DR2)으로 인접하게 배치된 제1 전극(REL1)과 일정 간격 이격될 수 있다.
막대형 LED(LD)들을 상기 제1 서브 화소(SP1) 내에 정렬시킬 때, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)을 통해 상기 제1 및 제2 전극(REL1, REL2) 각각에 소정의 전압이 인가될 수 있다. 이로 인해, 상기 제1 및 제2 전극(REL1, REL2) 사이에 전계가 형성될 수 있다.
상기 제1 및 제2 전극(REL1, REL2) 사이에서 형성된 상기 전계에 의해 상기 막대형 LED(LD)들이 상기 제1 서브 화소(SP1)의 단위 발광 영역 내에서 상기 제1 전극(REL1)의 주변을 따라 정렬될 수 있다. 상기 막대형 LED(LD)들은 다양한 방향으로 정렬될 수 있다.
상기 제1 전극(REL1)이 도 18a 내지 도 18d에 도시된 바와 같이 사각 형상을 갖는 경우, 상기 막대형 LED(LD)들의 일부는 상기 제1 방향(DR1)으로 정렬될 수 있고, 다른 일부는 상기 제2 방향(DR2)으로 정렬될 수 있으며, 나머지는 상기 제1 및 제2 방향(DR1, DR2)의 사선 방향으로 정렬될 수 있다.
상기 제1 전극(REL1)이 도 19a 내지 도 19d에 도시된 바와 같이 원형 형상을 갖는 경우, 상기 제1 및 제2 전극(REL1, REL2) 사이에는 방사 형상의 전계가 형성될 수 있다. 이로 인해, 상기 막대형 LED(LD)들은 상기 제1 전극(REL1)의 원주(圓周, 원둘레)를 따라 다양한 방향으로 정렬될 수 있다.
상기 제1 전극(REL1)이 도 20a 내지 도 20d에 도시된 바와 같이 다각 형상인 마름모 형상을 갖는 경우, 상기 막대형 LED(LD)들의 대부분은 상기 제1 및 제2 방향(DR1, DR2)의 사선 방향으로 정렬되고 나머지 일부는 상기 제1 방향(DR1) 및/또는 상기 제2 방향(DR2)으로 정렬될 수 있다.
한편, 도 18c, 도 18d, 도 19c, 도 19d, 도 20c, 및 도 20d에 도시된 바와 같이, 상기 제1 전극(REL1)의 일부 영역이 상기 제2 전극(REL2)에 의해 둘러싸이지 않는 경우에 상기 일부 영역으로 상기 전계가 집중될 수 있다. 이러한 경우, 상기 일부 영역으로 상기 막대형 LED(LD)들이 편중하여 정렬될 수 있다.
이를 방지하기 위해, 상기 일부 영역에 차폐 수단(미도시)을 배치하여 상기 일부 영역으로 집중되는 상기 전계를 부분적으로 차폐시킬 수 있다.
상기 제2 및 제3 서브 화소(SP2, SP3)는 상기 제1 서브 화소(SP1)와 동일한 형태로 제공될 수 있으므로, 상기 제2 및 제3 서브 화소(SP2, SP3)에 대한 설명을 생략한다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (20)

  1. 복수의 단위 발광 영역을 포함한 기판;
    상기 기판 상에 제공되고, 제1 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제1 발광 소자;
    상기 제1 방향과 교차하는 제2 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제2 발광 소자;
    상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부 중 어느 하나에 연결된 제1 전극과 나머지 하나에 연결된 제2 전극;
    상기 기판 상에서 상기 제2 방향을 따라 연장되며, 상기 제1 전극에 연결된 제1 정렬 배선; 및
    상기 제1 정렬 배선과 일정 간격 이격되며, 상기 제2 전극에 연결된 제2 정렬 배선을 포함하는 발광 장치.
  2. 제1 항에 있어서,
    각 단위 발광 영역은, 상기 제1 발광 소자가 제공되는 제1 서브 발광 영역과 상기 제2 발광 소자가 제공되는 제2 서브 발광 영역을 포함하는 발광 장치.
  3. 제2 항에 있어서,
    상기 제1 전극은, 상기 제1 서브 발광 영역에 제공된 제1-1 전극과 상기 제2 서브 발광 영역에 제공된 제1-2 전극을 포함하고,
    상기 제2 전극은, 상기 제1 서브 발광 영역에 제공된 제2-1 전극과 상기 제2 서브 발광 영역에 제공된 제2-2 전극을 포함하는 발광 장치.
  4. 제3 항에 있어서,
    평면 상에서 볼 때, 상기 제1-1 전극과 상기 제2-1 전극은 상기 제2 방향을 따라 연장되고,
    평면 상에서 볼 때, 상기 제1-2 전극과 상기 제2-2 전극은 상기 제1 방향을 따라 연장되는 발광 장치.
  5. 제4 항에 있어서,
    상기 제1-1 전극과 상기 제2-1 전극 사이의 간격은 상기 제1-2 전극과 상기 제2-2 전극 사이의 간격과 동일한 발광 장치.
  6. 제5 항에 있어서,
    상기 기판 상에서 상기 제1 방향으로 연장되고, 상기 제1 정렬 배선과 상기 제1 전극을 전기적으로 연결하는 제1 연결 배선; 및
    상기 기판 상에서 상기 제1 연결 배선과 평행하게 연장되고, 상기 제2 정렬 배선과 상기 제2 전극을 전기적으로 연결하는 제2 연결 배선을 더 포함하는 발광 장치.
  7. 제6 항에 있어서,
    상기 제1-1 전극은 상기 제1 연결 배선으로부터 상기 제2 방향을 따라 상기 제1 서브 발광 영역으로 분기되고,
    상기 제2-1 전극은 상기 제2 연결 배선으로부터 상기 제2 방향을 따라 상기 제1 서브 발광 영역으로 분기되며,
    상기 제1-1 전극과 상기 제2-1 전극은 상기 제1 서브 발광 영역에서 상기 제1 방향을 따라 교번하여 배치되는 발광 장치.
  8. 제6 항에 있어서,
    상기 제1-2 전극은 상기 제1 정렬 배선으로부터 상기 제1 방향을 따라 상기 제2 서브 발광 영역으로 분기되고,
    상기 제2-2 전극은 상기 제2 정렬 배선으로부터 상기 제1 방향을 따라 상기 제2 서브 발광 영역으로 분기되며,
    상기 제1-2 전극과 상기 제2-2 전극은 상기 제2 서브 발광 영역에서 상기 제2 방향을 따라 교번하여 배치되는 발광 장치.
  9. 제6 항에 있어서,
    상기 제1 연결 배선은 상기 제1 정렬 배선에 연결된 일측 단부와 상기 일측 단부에 마주보는 타측 단부를 포함하며,
    상기 타측 단부는 둥근 형상을 갖는 발광 장치.
  10. 제6 항에 있어서,
    상기 제1-2 및 제2-2 전극 중에 상기 제2 서브 발광 영역의 최상측에 배치된 하나의 전극과 상기 제1 연결 배선 사이의 간격은 상기 제1-2 전극과 상기 제2-2 전극 사이의 간격보다 큰 발광 장치.
  11. 제2 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 제공되는 제1 격벽;
    상기 기판과 상기 제2 전극 사이에 제공되며, 상기 제1 격벽과 일정 간격 이격된 제2 격벽;
    상기 제1 전극 상에 제공되며, 대응하는 발광 소자의 제1 및 제2 단부 중 어느 하나의 단부와 상기 제1 전극을 연결하는 제1 컨택 전극; 및
    상기 제2 전극 상에 제공되며, 상기 대응하는 발광 소자의 나머지 하나의 단부와 상기 제2 전극을 연결하는 제2 컨택 전극을 더 포함하는 발광 장치.
  12. 제11 항에 있어서,
    상기 기판과 상기 제1 및 제2 발광 소자 사이에 배치된 제1 절연층;
    상기 제1 및 제2 발광 소자 상에 제공되며, 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부를 노출시키는 제2 절연층;
    상기 제1 컨택 전극 상에 제공되어 상기 제1 컨택 전극을 커버하는 제3 절연층; 및
    상기 제2 컨택 전극 상에 제공되어 상기 제2 컨택 전극을 커버하는 제4 절연층을 더 포함하는 발광 장치.
  13. 제12 항에 있어서,
    평면 상에서 볼 때, 상기 제1 정렬 배선의 일부에 중첩되는 제1 절연 패턴과 상기 제2 정렬 배선의 일부에 중첩되는 제2 절연 패턴을 더 포함하고,
    상기 제1 및 제2 절연 패턴은 상기 제1 절연층과 동일한 층에 제공되며, 상기 제1 및 제2 전극 사이에 형성되는 전계의 일부를 차폐시키는 발광 장치.
  14. 제13 항에 있어서,
    상기 제1 절연 패턴 상에 제공된 제1 도전 패턴 및 상기 제2 절연 패턴 상에 제공된 제2 도전 패턴을 더 포함하고,
    상기 제1 및 제2 도전 패턴은 상기 제1 컨택 전극과 동일한 층에 제공되는 발광 장치.
  15. 제1 항에 있어서,
    상기 제1 정렬 배선은 상기 제1 전극과 동일한 층에 제공되며 상기 제1 전극과 일체로 제공되고,
    상기 제2 정렬 배선은 상기 제2 전극과 동일한 층에 제공되며 상기 제2 전극과 일체로 제공되는 발광 장치.
  16. 제15 항에 있어서,
    상기 제1 전극은 상기 제1 정렬 배선으로부터 상기 제1 방향을 따라 돌출된 복수 개의 가지 전극들을 포함하고,
    상기 제2 전극은 상기 제2 방향을 따라 배열된 복수 개의 돌출 전극들 및 인접한 돌출 전극들 사이에 제공된 복수 개의 공동(空洞)들을 포함하며,
    상기 가지 전극들 각각은 하나의 공동에 대응되도록 제공되는 발광 장치.
  17. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 전기적으로 분리되며, 상기 제1 및 제2 전극 중 하나의 전극은 다른 하나의 전극의 주변을 둘러싸는 형상을 갖는 발광 장치.
  18. 제17 항에 있어서,
    상기 제1 및 제2 발광 소자 각각은,
    제1 도전성 도펀트가 도핑된 제1 도전성 반도체층;
    제2 도전성 도펀트가 도핑된 제2 도전성 반도체층; 및
    상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 제공된 활성층을 포함하는 발광 장치.
  19. 제18 항에 있어서,
    상기 제1 및 제2 발광 소자 각각은 마이크로 스케일 혹은 나노 스케일을 갖는 원 기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함하는 발광 장치.
  20. 표시 영역 및 비표시 영역을 포함한 기판;
    상기 표시 영역에 제공되며, 적어도 하나의 트랜지스터들을 포함하는 화소 회로부; 및
    상기 화소 회로부 상에 제공되며, 광이 출사되는 복수의 단위 발광 영역을 구비하는 표시 소자층을 포함하고,
    상기 표시 소자층은,
    상기 화소 회로부 상에 제공되며, 제1 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제1 발광 소자;
    상기 제1 방향과 교차하는 제2 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 제2 발광 소자;
    상기 화소 회로부 상에 제공되며, 상기 제1 및 제2 발광 소자 각각의 제1 및 제2 단부 중 어느 하나에 연결된 제1 전극과, 나머지 하나에 연결된 제2 전극;
    상기 화소 회로부 상에서 상기 제2 방향을 따라 연장되며, 상기 제1 전극에 연결된 제1 정렬 배선;
    상기 제1 정렬 배선과 일정 간격 이격되며, 상기 제2 전극에 연결된 제2 정렬 배선;
    상기 제1 전극 상에 제공되며, 대응하는 발광 소자의 제1 및 제2 단부 중 어느 하나의 단부와 상기 제1 전극을 연결하는 제1 컨택 전극; 및
    상기 제2 전극 상에 제공되며, 상기 대응하는 발광 소자의 나머지 하나의 단부와 상기 제2 전극을 연결하는 제2 컨택 전극을 포함하는 표시 장치.
PCT/KR2018/011346 2018-07-09 2018-09-27 발광 장치 및 이를 구비한 표시 장치 WO2020013386A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/257,556 US20210288033A1 (en) 2018-07-09 2018-09-27 Light emitting device and display device having same
JP2021500378A JP7157231B2 (ja) 2018-07-09 2018-09-27 発光装置及びこれを備えた表示装置
CN201880095203.XA CN112335051B (zh) 2018-07-09 2018-09-27 发光器件和具有该发光器件的显示装置
EP18925939.3A EP3823028A4 (en) 2018-07-09 2018-09-27 LIGHT EMITTING DEVICE AND DISPLAY DEVICE THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180079540A KR102593430B1 (ko) 2018-07-09 2018-07-09 발광 장치 및 이를 구비한 표시 장치
KR10-2018-0079540 2018-07-09

Publications (1)

Publication Number Publication Date
WO2020013386A1 true WO2020013386A1 (ko) 2020-01-16

Family

ID=69141587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/011346 WO2020013386A1 (ko) 2018-07-09 2018-09-27 발광 장치 및 이를 구비한 표시 장치

Country Status (6)

Country Link
US (1) US20210288033A1 (ko)
EP (1) EP3823028A4 (ko)
JP (1) JP7157231B2 (ko)
KR (1) KR102593430B1 (ko)
CN (1) CN112335051B (ko)
WO (1) WO2020013386A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3866196A1 (en) * 2020-02-11 2021-08-18 Samsung Display Co., Ltd. Display device
EP3890012A1 (en) * 2020-03-11 2021-10-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof
EP3902001A1 (en) * 2020-04-24 2021-10-27 Samsung Display Co., Ltd. Display device
US20210367024A1 (en) * 2020-05-20 2021-11-25 Samsung Display Co., Ltd. Display device
EP3933918A1 (en) * 2020-06-22 2022-01-05 Samsung Display Co., Ltd. Display device
US20220020906A1 (en) * 2020-07-15 2022-01-20 Lg Display Co., Ltd. Display device and manufacturing method of display device
EP3945574A1 (en) * 2020-07-27 2022-02-02 Oki Electric Industry Co., Ltd. Light emitting device, light emitting element film, light emitting display, and method of manufacturing light emitting device
US20220238757A1 (en) * 2021-01-26 2022-07-28 Samsung Display Co., Ltd. Pixel and display device including the same
US12046701B2 (en) 2020-07-01 2024-07-23 Samsung Display Co., Ltd. Display device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102557981B1 (ko) 2018-08-20 2023-07-24 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102630588B1 (ko) 2018-09-21 2024-01-31 삼성디스플레이 주식회사 발광 표시 장치의 제조 장치 및 제조 방법
KR102516131B1 (ko) 2018-09-21 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210053391A (ko) * 2019-11-01 2021-05-12 삼성디스플레이 주식회사 표시 장치
CN115327815A (zh) * 2020-01-21 2022-11-11 京东方科技集团股份有限公司 发光板、线路板以及显示装置
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132786A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
CN115699323A (zh) * 2020-05-26 2023-02-03 三星显示有限公司 显示装置
KR20220016418A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220037015A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치
KR20220058756A (ko) * 2020-10-30 2022-05-10 삼성디스플레이 주식회사 표시 장치
KR20220080814A (ko) * 2020-12-07 2022-06-15 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220100746A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 표시 장치
KR20220126843A (ko) * 2021-03-09 2022-09-19 삼성디스플레이 주식회사 표시 장치
KR20220149884A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치
CN118382931A (zh) * 2021-12-16 2024-07-23 Lg电子株式会社 包含半导体发光元件的显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316843A1 (en) * 2009-05-29 2011-12-29 Takehisa Sakurai Liquid crystal element, liquid crystal display device, and method for displaying with liquid crystal display element
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2546900A4 (en) * 2010-03-12 2016-02-17 Sharp Kk DEVICE FOR PRODUCING A LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE, LIGHTING DEVICE, TAIL LIGHT, LIQUID CRYSTAL PANEL, DISPLAY DEVICE, METHOD FOR PRODUCING THE DISPLAY DEVICE, METHOD FOR CONTROLLING THE DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101490758B1 (ko) * 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
WO2016084671A1 (ja) * 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
CN113299719A (zh) * 2016-01-21 2021-08-24 苹果公司 有机发光二极管显示器的电源和数据路由结构
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102568252B1 (ko) * 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316843A1 (en) * 2009-05-29 2011-12-29 Takehisa Sakurai Liquid crystal element, liquid crystal display device, and method for displaying with liquid crystal display element
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387223B2 (en) 2020-02-11 2022-07-12 Samsung Display Co., Ltd. Display device comprising plurality of light emitting elements overlapping with contact electrodes
EP3866196A1 (en) * 2020-02-11 2021-08-18 Samsung Display Co., Ltd. Display device
EP3890012A1 (en) * 2020-03-11 2021-10-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof
EP3902001A1 (en) * 2020-04-24 2021-10-27 Samsung Display Co., Ltd. Display device
US11855122B2 (en) 2020-04-24 2023-12-26 Samsung Display Co., Ltd. Display device
US20210367024A1 (en) * 2020-05-20 2021-11-25 Samsung Display Co., Ltd. Display device
EP4099384A1 (en) * 2020-06-22 2022-12-07 Samsung Display Co., Ltd. Display device
EP3933918A1 (en) * 2020-06-22 2022-01-05 Samsung Display Co., Ltd. Display device
US11984537B2 (en) 2020-06-22 2024-05-14 Samsung Display Co., Ltd. Display device
US12046701B2 (en) 2020-07-01 2024-07-23 Samsung Display Co., Ltd. Display device
US20220020906A1 (en) * 2020-07-15 2022-01-20 Lg Display Co., Ltd. Display device and manufacturing method of display device
EP3945574A1 (en) * 2020-07-27 2022-02-02 Oki Electric Industry Co., Ltd. Light emitting device, light emitting element film, light emitting display, and method of manufacturing light emitting device
US20220238757A1 (en) * 2021-01-26 2022-07-28 Samsung Display Co., Ltd. Pixel and display device including the same
US12095009B2 (en) * 2021-01-26 2024-09-17 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
JP2021529999A (ja) 2021-11-04
US20210288033A1 (en) 2021-09-16
KR102593430B1 (ko) 2023-10-26
TW202013025A (zh) 2020-04-01
CN112335051B (zh) 2024-08-16
JP7157231B2 (ja) 2022-10-19
KR20200006208A (ko) 2020-01-20
EP3823028A4 (en) 2022-04-13
EP3823028A1 (en) 2021-05-19
CN112335051A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
WO2020013386A1 (ko) 발광 장치 및 이를 구비한 표시 장치
WO2019208880A1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2020017719A1 (ko) 발광 장치 및 이를 구비한 표시 장치
WO2020013403A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
WO2020059989A1 (ko) 표시 장치 및 그의 제조 방법
WO2020032335A1 (ko) 표시 장치 및 그의 제조 방법
WO2020017718A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
WO2017074103A1 (en) Electro-luminescence display apparatus
WO2020059990A1 (ko) 표시 장치 및 그의 제조 방법
WO2020213832A1 (ko) 표시 장치 및 그의 제조 방법
WO2020080624A1 (ko) 표시 장치
WO2020071599A1 (ko) 표시 장치 및 그의 제조 방법
WO2020013407A1 (ko) 발광 장치 및 이를 구비한 표시 장치
WO2022108157A1 (ko) 표시 장치
WO2020013408A1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
WO2020111417A1 (ko) 표시 장치 및 그의 제조 방법
WO2020171322A1 (ko) 발광 소자 및 이를 구비한 표시 장치
WO2021075755A1 (ko) 표시 장치 및 그의 제조 방법
WO2022059984A1 (ko) 표시 장치
WO2021215833A1 (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
WO2021020750A1 (ko) 표시 장치 및 그의 제조 방법
WO2022065873A1 (ko) 표시 장치 및 그의 제조 방법
WO2021118081A1 (ko) 표시 장치 및 그의 제조 방법
WO2023277504A1 (ko) 화소 및 이를 구비한 표시 장치
WO2021071148A1 (ko) 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925939

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021500378

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE