WO2019229795A1 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
WO2019229795A1
WO2019229795A1 PCT/JP2018/020315 JP2018020315W WO2019229795A1 WO 2019229795 A1 WO2019229795 A1 WO 2019229795A1 JP 2018020315 W JP2018020315 W JP 2018020315W WO 2019229795 A1 WO2019229795 A1 WO 2019229795A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
dummy transistor
dummy
matching circuit
amplifying
Prior art date
Application number
PCT/JP2018/020315
Other languages
English (en)
French (fr)
Inventor
健次 原内
善伸 佐々木
宮下　美代
山本　和也
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2018/020315 priority Critical patent/WO2019229795A1/ja
Priority to US17/045,238 priority patent/US11496102B2/en
Priority to DE112018007674.1T priority patent/DE112018007674T5/de
Priority to CN201880093657.3A priority patent/CN112154603A/zh
Priority to JP2018552258A priority patent/JP6566148B1/ja
Publication of WO2019229795A1 publication Critical patent/WO2019229795A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit

Definitions

  • This invention relates to an amplifier.
  • Patent Document 1 in a field effect transistor having a multi-finger structure, the length, thickness, and number of bonding wires are adjusted, and the values of mutual inductance and self-inductance are changed to control the inductance distribution and input / output. A method for in-phase the signal is shown.
  • Patent Document 1 a method is adopted in which an apparent inductance distribution is made uniform by controlling the self-inductance of a transistor disposed at an end in order to make an input / output signal in phase.
  • it is difficult to make the inductance completely uniform due to the influence of manufacturing variations and the like.
  • the nonuniform inductance distribution is multiplied by the fluctuation of the RF current, and it becomes difficult to keep the input signals at the same amplitude and phase. In this case, there is a problem that the RF output becomes non-uniform and the gain or output decreases.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an amplifier capable of bringing the signal phase closer to each other in an amplifier using a plurality of amplification transistors.
  • An amplifier includes an input matching circuit, at least one amplifying transistor that receives a signal from the input matching circuit, a first dummy transistor that receives a signal from the input matching circuit, and a signal from the input matching circuit.
  • a second dummy transistor that receives the output transistor and an output matching circuit that outputs an output of the amplification transistor, the amplification transistor being sandwiched between the first dummy transistor and the second dummy transistor, The first dummy transistor and the second dummy transistor are provided in a line along the input matching circuit.
  • the signal phase can be made closer to uniform.
  • FIG. 1 is a plan view of an amplifier according to a first embodiment. It is an enlarged view of a transistor. It is an equivalent circuit diagram.
  • 5 is a plan view of an amplifier according to a second embodiment.
  • FIG. 5 is a plan view of an amplifier according to a third embodiment.
  • FIG. It is a figure which shows the adjustment example of an impedance. It is a figure which shows the adjustment example of an impedance. It is a figure which shows the adjustment example of an impedance. It is a figure which shows the adjustment example of an impedance. It is a figure which shows the adjustment example of an impedance.
  • FIG. 1 is a plan view of the amplifier according to the first embodiment.
  • This amplifier functions as a high frequency power amplifier that amplifies a high frequency signal from, for example, a microwave band to a millimeter wave band.
  • the amplifier includes an input terminal 11 to which a high frequency signal is input, for example.
  • the input terminal 11 is connected to the input matching circuit 13 by a bonding wire 12.
  • the input matching circuit 13 includes, for example, an insulating substrate and a metal pattern provided thereon.
  • the input matching circuit 13 includes a first dummy transistor 15a, an amplifying transistor 16a, an amplifying transistor 16b, an amplifying transistor 16c, and an amplifying transistor 16d via bonding wires 14a, 14b, 14c, 14d, 14e, and 14f, respectively. Are connected to the second dummy transistor 15b.
  • the first dummy transistor 15a, the amplifying transistors 16a, 16b, 16c and 16d, and the second dummy transistor 15b receive a signal from the input matching circuit 13 and amplify the signal.
  • the number of amplifying transistors is not particularly limited, and may be one or plural. At least one amplifying transistor is provided.
  • the amplifying transistors 16a, 16b, 16c, 16d, the first dummy transistor 15a, and the second dummy transistor 15b are provided in a line along the input matching circuit 13.
  • the amplification transistors 16a, 16b, 16c, and 16d are sandwiched between the first dummy transistor 15a and the second dummy transistor 15b. That is, the first dummy transistor 15a is provided adjacent to one end of the amplifying transistors 16a, 16b, 16c, and 16d provided in one column, and the second dummy transistor 15b is provided adjacent to the other end.
  • FIG. 2 is a diagram showing a configuration example of such a unit transistor.
  • the unit transistor has a gate pad 15g and a plurality of gate fingers 15gf connected to the gate pad 15g. Furthermore, a source pad 15s, a plurality of source fingers 15sf connected to the source pad 15s, a drain pad 15d, and a plurality of drain fingers 15df connected to the drain pad 15d are provided. The source pad 15s is grounded via the via 15v.
  • a bonding wire for inputting an input signal is connected to the gate pad 15g.
  • An output bonding wire is connected to the drain pad 15d.
  • the length of the gate constituting the unit transistor, the width of the gate, the distance between the electrodes, and the like are set in accordance with a predetermined output power.
  • the drain pads of the first dummy transistor 15a, the amplifying transistors 16a, 16b, 16c and 16d and the second dummy transistor 15b are connected to the output matching circuit 19 through bonding wires 17a, 17b, 17c, 17d, 17e and 17f, respectively.
  • the output matching circuit 19 includes metal patterns 19a, 19b, 19c and cutoff circuits 18a, 18b.
  • the bonding wires 17b, 17c, 17d, and 17e are connected to the metal pattern 19a.
  • the metal pattern 19 a is connected to the output terminal 21 through the bonding wire 20. Therefore, the outputs of the amplification transistors 16a, 16b, 16c, and 16d are output to the output terminal 21 via the bonding wires 17b, 17c, 17d, and 17e, the metal pattern 19a, and the bonding wire 20.
  • the bonding wires 17a and 17b are connected to the metal patterns 19b and 19c, respectively.
  • the metal pattern 19b is connected to the cutoff circuit 18a
  • the metal pattern 19c is connected to the cutoff circuit 18b.
  • the cutoff circuits 18a and 18b can be arbitrary circuits that cut off the outputs of the first dummy transistor 15a and the second dummy transistor 15b.
  • a configuration having an LC matching circuit and a choke coil can be adopted as the cutoff circuits 18a and 18b.
  • the outputs of the first dummy transistor 15a and the second dummy transistor 15b are cut off by the cut-off circuits 18a and 18b, and these outputs are not transmitted to the output terminal 21.
  • the output matching circuit 19 outputs the outputs of the amplification transistors 16a, 16b, 16c, and 16d, but does not output the outputs of the first dummy transistor 15a and the second dummy transistor 15b. In other words, only the outputs from the amplification transistors 16a, 16b, 16c, and 16d are combined by the metal pattern 19a and transmitted to the output terminal 21.
  • the amplifier has a package 22.
  • the input terminal 11 and the output terminal 21 are fixed to the edge of the package 22.
  • the input matching circuit 13, the first dummy transistor 15a, the amplifying transistors 16a, 16b, 16c, and 16d, the second dummy transistor 15b, and the output matching circuit 19 are stored in the package 22.
  • FIG. 3 is a diagram illustrating an example of an equivalent circuit of the amplifier according to the first embodiment.
  • the RF input signal is input from the input terminal 11 of the package and input to the input matching circuit 13 via the bonding wire 12.
  • the input matching circuit 13 can be designed, for example, so that the RF signal is distributed to each transistor with the same amplitude and the same phase.
  • An RF signal is input from the input matching circuit 13 to the first dummy transistor 15a, the amplification transistors 16a, 16b, 16c, and 16d, and the second dummy transistor 15b.
  • the bonding wires 14a, 14b, 14c, 14d, 14e, and 14f for transmitting a signal to each transistor may have the same shape, but the shape or the connection position may be changed as necessary.
  • the RF signals output from the first dummy transistor 15a and the second dummy transistor 15b are interrupted by the interrupting circuits 18a and 18b having an LC matching circuit and a choke coil, for example, and are not output to the output terminal 21.
  • the RF signals output from the amplifying transistors 16a, 16b, 16c, and 16d are combined with power by the metal pattern 19a of the output matching circuit 19 designed to be combined with the same phase and the same amplitude, for example. Is output from the output terminal 21 via
  • the two transistors located at both ends of the six transistors connected in parallel are dummy transistors that do not contribute to the RF output.
  • the inductance of the bonding wire 14a connected to the first dummy transistor 15a and the bonding wire 14f connected to the second dummy transistor 15b is L1
  • the inductance of 14c, 14d, and 14e is set to L2.
  • the inductances of the bonding wires 14a and 14f at the end are smaller than the inductances of the inner bonding wires 14b, 14c, 14d and 14e. Therefore, when all signals passing through the bonding wires 14a to 14f are connected to the output terminal 21, an inductance imbalance occurs.
  • the first dummy transistor 15a and the second dummy transistor 15b are provided at the ends of the transistors provided in a row, and the outputs of these transistors are cut off by the cut-off circuits 18a and 18b. Thereby, it is possible to avoid the influence on the output due to the wire having a relatively small mutual inductance M.
  • the first dummy transistor 15a and the second dummy transistor 15b it is possible to suppress a decrease in the inductance of the amplifying transistor and to make the inductance distribution more uniform as compared with the case without these.
  • the uniform inductance contributes to the unification of the signal phase.
  • the input / output RF signals can be brought close to the same amplitude and phase, higher gain and higher output are possible.
  • the configuration of the cutoff circuits 18a and 18b is not limited to the configuration having the LC matching circuit and the choke coil, and any configuration that cuts off or attenuates the high-frequency signal can be adopted.
  • the amplifying transistors 16a, 16b, 16c, 16d, the first dummy transistor 15a, and the second dummy transistor 15b have the same structure. Therefore, when the RF current fluctuates depending on the use conditions, or when the temperature, the use frequency, or the operating power fluctuates, the characteristic fluctuation amounts of these transistors are uniform. Thereby, it can suppress that the amplitude and phase of a propagation signal fluctuate by these fluctuations.
  • FIG. FIG. 4 is a plan view of the amplifier according to the second embodiment.
  • the transistor structure of the first and second dummy transistors 30a and 30b is optimized so that the RF currents flowing through the first and second dummy transistors 30a, 30b and the amplifying transistors 16a, 16b, 16c, and 16d match. It has become. That is, by making the structure of the first dummy transistor 30a and the second dummy transistor 30b different from the structure of the amplifying transistors 16a, 16b, 16c, and 16d, the current flowing through the first dummy transistor 30a and the second dummy transistor 30b is changed. The currents flowing through the amplifying transistors 16a, 16b, 16c, and 16d are matched.
  • the RF current flowing through the dummy transistor becomes different from the RF current of the amplifying transistor due to the influence of mutual inductance. Then, the mutual inductance of the amplification transistor arranged next to the dummy transistor is affected. Therefore, in the second embodiment, for example, by optimizing the electrode structure of the dummy transistor, the variation in the RF current generated by the decrease in the inductance of the dummy transistor is compensated. Thereby, the inductance of the amplifying transistor arranged next to the dummy transistor can be made uniform with the inductances of the other amplifying transistors. As a result, the propagation signal can be brought close to the same amplitude and the same phase, so that high gain and high output are possible.
  • the gate widths of the first dummy transistor 30a and the second dummy transistor 30b can be set according to the desired output power.
  • the first second dummy transistors 30a, 30b and the amplifying transistors 16a, 16b, 16c, 16d are unified, the first second dummy transistors 30a, 30b are replaced by the amplifying transistors 16a, 16b, 16c, 16d.
  • Large current may flow.
  • the gate width of the first second dummy transistors 30a and 30b is made smaller than the gate width of the amplifying transistors 16a, 16b, 16c and 16d, or the gate length of the first second dummy transistors 30a and 30b is increased.
  • the number of fingers of the first second dummy transistors 30a and 30b can be made smaller than the number of fingers of the amplification transistors 16a, 16b, 16c and 16d.
  • FIG. 5 is a plan view of the amplifier according to the third embodiment.
  • amplification transistors and dummy transistors are alternately arranged.
  • FIG. 5 shows a configuration in which the first dummy transistor 40a, the amplifying transistor 42a, the second dummy transistor 40b, the additional amplifying transistor 42b, and the third dummy transistor 40c are arranged in a line in this order.
  • the first dummy transistor 40a, the amplifying transistor 42a, the second dummy transistor 40b, the additional amplifying transistor 42b, and the third dummy transistor 40c each receive a signal from the input matching circuit.
  • the output signals of the amplification transistor 42 a and the additional amplification transistor 42 b are output to the output matching circuit 19 and transmitted to the output terminal 21.
  • the first, second, and third dummy transistors 40a, 40b, and 40c receive signals from the input matching circuit 13 and amplify the signals, but the amplified signals are blocked by the cutoff circuits 50a, 50b, and 50c, respectively. Therefore, the outputs of the first, second, and third dummy transistors 40a, 40b, and 40c are not transmitted to the output terminal 21.
  • the cutoff circuits 50a, 50b, and 50c are configured by, for example, an LC matching circuit and a choke coil that are configured by a MIM capacitor and a spiral inductor connected to a grounded via hole. These cutoff circuits can have the same configuration as the cutoff circuit 18a of FIG.
  • the first, second, and third dummy transistors 40a, 40b, and 40c can be transistors having a multi-finger structure.
  • the first, second, and third dummy transistors 40a, 40b, and 40c are set with the gate length, the gate width, or the number of fingers in consideration of the mutual inductance effect on the amplifying transistor so that the number of fingers can be changed. Laid out.
  • the RF current flowing through the dummy transistor can be controlled by adjusting the number of fingers used for the dummy transistor. By this adjustment, a mutual inductance corresponding to the RF current flowing through the dummy transistor is generated, so that the inductance of the amplifying transistor can be controlled.
  • the input impedance of the amplifying transistor can be adjusted by adjusting the number of fingers used for the dummy transistor.
  • the input impedance of the amplifying transistor 42a can be adjusted by adjusting the number of fingers of the first dummy transistor 40a and the second dummy transistor 40b, and the second dummy transistor 40b and the third dummy transistor 40c can be adjusted.
  • the input impedance of the additional amplifying transistor 42b can be adjusted by adjusting the number of fingers.
  • the input matching circuit 13 connected to the dummy transistor can have a pattern layout that can be adjusted according to the number of fingers of the dummy transistor. Adjustment here means that the impedance is optimized in order to control the amount of current flowing through the bonding wire in accordance with the number of fingers of the dummy transistor. Controlling the impedance means controlling the amount of current flowing to the dummy transistor, and thus has the same meaning as changing the number of fingers. Therefore, by adopting both or one of adjusting the number of fingers used for the dummy transistor and controlling the impedance by adjusting the pattern layout of the input matching circuit 13, the amplification transistor 42a and the additional amplification transistor 42b The input impedance can be adjusted. An example of adjusting the pattern layout of the input matching circuit 13 is shown in FIG.
  • FIG. 6 shows that the impedance is adjusted according to the position of the connection ribbon 60.
  • FIG. 7 shows that the impedance is adjusted by the connection ribbon 60 and the spiral inductor 62.
  • FIG. 8 shows that the impedance is adjusted according to the position of the connecting wire bond 64.
  • FIG. 9 shows the position of the connecting wire bond 64 and adjusting the impedance by providing a resistive film 66.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

入力整合回路と、該入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路から信号を受ける第１ダミートランジスタと、該入力整合回路から信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられたことを特徴とする。

Description

増幅器
　この発明は増幅器に関する。
　特許文献１には、マルチフィンガー構造の電界効果トランジスタにおいて、ボンディングワイヤの長さ、太さ及び本数を調整し、相互インダクタンスと自己インダクタンスの値を変更することにより、インダクタンス分布を制御して入出力信号の位相を同相化する方法が示されている。
日本特開２０１０－１６１３４８号公報
　特許文献１では、入出力信号を同相化するために端部に配置されるトランジスタの自己インダクタンスを制御することにより、見かけ上インダクタンス分布を均一にする手法がとられている。この場合、製造ばらつき等の影響によりインダクタンスを完全に均一にすることは困難である。さらに、温度又は動作電力が変更となりＲＦ電流が変動した場合には、インダクタンス分布の不均一さとＲＦ電流の変動が乗算され、入力信号を同振幅かつ同位相に保つことが困難となる。この場合、ＲＦ出力が不均一となり、利得又は出力が低下する問題があった。
　本発明は上述の問題を解決するためになされたものであり、複数の増幅用トランジスタを用いた増幅器において、信号位相を均一に近づけることができる増幅器を提供することを目的とする。
　本願の発明にかかる増幅器は、入力整合回路と、該入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、該入力整合回路から信号を受ける第１ダミートランジスタと、該入力整合回路から信号を受ける第２ダミートランジスタと、該増幅用トランジスタの出力を出力する出力整合回路と、を備え、該増幅用トランジスタは、該第１ダミートランジスタと該第２ダミートランジスタに挟まれ、該増幅用トランジスタ、該第１ダミートランジスタ及び該第２ダミートランジスタは、該入力整合回路に沿って一列に設けられたことを特徴とする。
　本発明のその他の特徴は以下に明らかにする。
　この発明によれば、一列に設けられた増幅用トランジスタの両端に出力電力に寄与しないダミートランジスタを設けることで、信号位相を均一に近づけることができる。
実施の形態１に係る増幅器の平面図である。 トランジスタの拡大図である。 等価回路図である。 実施の形態２に係る増幅器の平面図である。 実施の形態３に係る増幅器の平面図である。 インピーダンスの調整例を示す図である。 インピーダンスの調整例を示す図である。 インピーダンスの調整例を示す図である。 インピーダンスの調整例を示す図である。
　本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る増幅器の平面図である。この増幅器は、例えばマイクロ波帯からミリ波帯で高周波信号を増幅する高周波電力増幅器として機能する。この増幅器は、例えば高周波信号が入力される入力端子１１を備えている。入力端子１１はボンディングワイヤ１２によって入力整合回路１３に接続されている。入力整合回路１３は例えば、絶縁基板とその上に設けられた金属パターンを有する。
　入力整合回路１３は、ボンディングワイヤ１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆを介して、それぞれ、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、増幅用トランジスタ１６ｂ、増幅用トランジスタ１６ｃ、増幅用トランジスタ１６ｄ、第２ダミートランジスタ１５ｂに接続されている。第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、及び第２ダミートランジスタ１５ｂは入力整合回路１３から信号を受け、その信号を増幅する。増幅用トランジスタの数は、特に限定されず、１つでもよいし、複数でもよい。少なくとも１つの増幅用トランジスタが設けられる。
　増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂは、入力整合回路１３に沿って一列に設けられている。増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄは、第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂに挟まれている。すなわち、１列に設けられた増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの一端に第１ダミートランジスタ１５ａが隣接して設けられ、他端に第２ダミートランジスタ１５ｂが隣接して設けられている。
　例えば、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂを構成する単位トランジスタは同じものを用いることができる。図２は、そのような単位トランジスタの構成例を示す図である。単位トランジスタは、ゲートパッド１５ｇと、ゲートパッド１５ｇに接続された複数のゲートフィンガー１５ｇｆを有している。さらに、ソースパッド１５ｓと、ソースパッド１５ｓに接続された複数のソースフィンガー１５ｓｆと、ドレインパッド１５ｄと、ドレインパッド１５ｄに接続された複数のドレインフィンガー１５ｄｆが設けられている。ソースパッド１５ｓはビア１５ｖを介して接地されている。ゲートパッド１５ｇに入力信号を入力するためのボンディングワイヤを接続する。ドレインパッド１５ｄに出力用のボンディングワイヤを接続する。単位トランジスタを構成するゲートの長さ、ゲートの幅及び電極間距離等は、予め定められた出力電力に応じて設定される。
　第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ及び第２ダミートランジスタ１５ｂのドレインパッドは、それぞれボンディングワイヤ１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆを介して出力整合回路１９に接続されている。出力整合回路１９は、金属パターン１９ａ、１９ｂ、１９ｃと遮断回路１８ａ、１８ｂを備えている。
　ボンディングワイヤ１７ｂ、１７ｃ、１７ｄ、１７ｅは金属パターン１９ａに接続されている。金属パターン１９ａはボンディングワイヤ２０を介して出力端子２１に接続されている。そのため、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの出力が、ボンディングワイヤ１７ｂ、１７ｃ、１７ｄ、１７ｅ、金属パターン１９ａ及びボンディングワイヤ２０を介して出力端子２１に出力される。
　他方、ボンディングワイヤ１７ａ、１７ｂはそれぞれ金属パターン１９ｂ、１９ｃに接続されている。金属パターン１９ｂは遮断回路１８ａに接続され、金属パターン１９ｃは遮断回路１８ｂに接続されている。遮断回路１８ａ、１８ｂは第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂの出力を遮断する任意の回路とすることができる。遮断回路１８ａ、１８ｂとして例えば、ＬＣ整合回路とチョークコイルを有する構成を採用することができる。遮断回路１８ａ、１８ｂによって第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂの出力は遮断され、これらの出力は出力端子２１に伝送されない。したがって、出力整合回路１９は増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの出力を出力するが、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂの出力は出力しない。言いかえれば、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄからの出力のみを金属パターン１９ａにより合成して、出力端子２１に伝送する。
　増幅器はパッケージ２２を備えている。入力端子１１と出力端子２１がパッケージ２２の縁に固定されている。そして、入力整合回路１３、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第２ダミートランジスタ１５ｂ及び出力整合回路１９が、パッケージ２２に格納されている。
　図３は、実施の形態１の増幅器の等価回路の例を示す図である。ＲＦ入力信号は、パッケージの入力端子１１から入力され、ボンディングワイヤ１２を介して入力整合回路１３に入力される。入力整合回路１３は、例えばＲＦ信号が同振幅かつ同位相で各トランジスタに分配されるように設計することができる。そして、入力整合回路１３から、第１ダミートランジスタ１５ａ、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ及び第２ダミートランジスタ１５ｂにＲＦ信号が入力される。このとき、各トランジスタに信号を伝送するためのボンディングワイヤ１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆは同じ形状としてもよいが、必要に応じて形状又は接続位置を変更してもよい。
　第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂから出力されたＲＦ信号は、例えばＬＣ整合回路とチョークコイルを備えた遮断回路１８ａ、１８ｂにより遮断され、出力端子２１に出力されない。他方、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄから出力されたＲＦ信号は、例えば同位相かつ同振幅で合成されるよう設計された出力整合回路１９の金属パターン１９ａにより電力合成され、ボンディングワイヤ２０を介して出力端子２１から出力される。このように、複数並列接続された６つのトランジスタの両端に位置する２つのトランジスタは、ＲＦ出力に寄与しないダミートランジスタとした。
　ここで、第１ダミートランジスタ１５ａに接続されるボンディングワイヤ１４ａと、第２ダミートランジスタ１５ｂに接続されるボンディングワイヤ１４ｆのインダクタンスをＬ１とし、これらのボンディングワイヤ１４ａ、１４ｆに挟まれたボンディングワイヤ１４ｂ、１４ｃ、１４ｄ、１４ｅのインダクタンスをＬ２とする。そして、ボンディングワイヤ１４ａ～１４ｆの形状が同じであり、全てのトランジスタに流れるＲＦ電流も同じとし、自己インダクタンスをＬとし相互インダクタンスをＭとすると、このＬ１、Ｌ２は以下の式で得ることができる。
Ｌ１＝Ｌ＋Ｍ
Ｌ２＝Ｌ＋２Ｍ
　これらの式から、端部のボンディングワイヤ１４ａ、１４ｆのインダクタンスは、内側のボンディングワイヤ１４ｂ、１４ｃ、１４ｄ、１４ｅのインダクタンスより小さくなることが分かる。したがって、ボンディングワイヤ１４ａ～１４ｆを経由した信号を全て出力端子２１に接続すると、インダクタンスの不均衡が生じる。しかしながら、実施の形態１に係る増幅器では、一列に設けられたトランジスタの端部に第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂを設けてこれらのトランジスタの出力を遮断回路１８ａ、１８ｂで遮断する。これにより、相対的に相互インダクタンスＭが小さいワイヤによる、出力への影響を回避することができる。言いかえれば、一列に設けたトランジスタの端部に増幅用トランジスタを配置することを回避し、伝搬信号の位相を揃える必要のある増幅用トランジスタを、インダクタンス分布が乱れる端部に配置する必要がなくなる。
　このように、第１ダミートランジスタ１５ａと第２ダミートランジスタ１５ｂを設けることで、これらがない場合と比べて増幅用トランジスタのインダクタンスの減少を抑制し、インダクタンス分布をより均一にすることができる。インダクタンスの均一化は、信号の位相の統一に寄与する。この結果、入出力ＲＦ信号を、同振幅かつ同位相に近づけることができるため、高利得化および高出力が可能となる。
　遮断回路１８ａ、１８ｂの構成は、ＬＣ整合回路とチョークコイルを有する構成に限定されず、高周波信号を遮断又は減衰させる任意の構成を採用することができる。
　増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄ、第１ダミートランジスタ１５ａ及び第２ダミートランジスタ１５ｂの構造は同じとした。したがって、使用条件によってＲＦ電流が変動したり、温度、使用周波数又は動作電力が変動したりしたときに、これらのトランジスタの特性変動量は均一である。これにより、これらの変動によって伝搬信号の振幅及び位相が変動することを抑制できる。
実施の形態２．
　図４は、実施の形態２に係る増幅器の平面図である。この増幅器は、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂと増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄを流れるＲＦ電流が一致するように、第１第２ダミートランジスタ３０ａ、３０ｂのトランジスタ構造を最適化したものである。すなわち、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂの構造を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの構造と相違させることで、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂに流れる電流を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄに流れる電流に一致させた。
　すべてのトランジスタの構造を統一した場合、ダミートランジスタを流れるＲＦ電流は、相互インダクタンスの影響により、増幅用トランジスタのＲＦ電流とは異なる値となってしまう。そうすると、ダミートランジスタの隣に配置される増幅トランジスタの相互インダクタンスに影響を与えてしまう。そこで、実施の形態２では、例えば、ダミートランジスタの電極構造を最適化することで、ダミートランジスタのインダクタンスの減少により発生するＲＦ電流の変動を補償することとした。これにより、ダミートランジスタの隣に配置される増幅用トランジスタのインダクタンスを、他の増幅用トランジスタのインダクタンスと均一化することができる。これにより、伝搬信号を同振幅かつ同位相に近づけることができるため、高利得化および高出力が可能となる。
　第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂに流れる電流を、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄに流れる電流に一致させるために、第１ダミートランジスタ３０ａと第２ダミートランジスタ３０ｂのゲート幅、ゲート長又はフィンガー本数を所望の出力電力に応じて設定することができる。
　例えば、第１第２ダミートランジスタ３０ａ、３０ｂと増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄの構造を統一すると、第１第２ダミートランジスタ３０ａ、３０ｂに、増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄより大きい電流が流れることがある。この場合、第１第２ダミートランジスタ３０ａ、３０ｂのゲート幅を増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄのゲート幅より小さくしたり、第１第２ダミートランジスタ３０ａ、３０ｂのゲート長を増幅用トランジスタのゲート長よりも大きくしたり、第１第２ダミートランジスタ３０ａ、３０ｂのフィンガー本数を増幅用トランジスタ１６ａ、１６ｂ、１６ｃ、１６ｄのフィンガー本数より少なくしたりすることができる。
実施の形態３．
　図５は、実施の形態３に係る増幅器の平面図である。この増幅器では、増幅用トランジスタとダミートランジスタは交互に並べられている。図５には、第１ダミートランジスタ４０ａ、増幅用トランジスタ４２ａ、第２ダミートランジスタ４０ｂ、追加増幅用トランジスタ４２ｂ及び第３ダミートランジスタ４０ｃがこの順に一列に並んだ構成が示されている。第１ダミートランジスタ４０ａ、増幅用トランジスタ４２ａ、第２ダミートランジスタ４０ｂ、追加増幅用トランジスタ４２ｂ及び第３ダミートランジスタ４０ｃは、それぞれ入力整合回路から信号を受ける。そして、増幅用トランジスタ４２ａと追加増幅用トランジスタ４２ｂの出力信号が、出力整合回路１９に出力され、出力端子２１に伝送される。
　第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは入力整合回路１３から信号を受け信号を増幅するが、増幅された信号はそれぞれ遮断回路５０ａ、５０ｂ、５０ｃによって遮断される。そのため、第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃの出力は出力端子２１に伝送されない。遮断回路５０ａ、５０ｂ、５０ｃは例えば接地されたビアホールに接続されたＭＩＭキャパシタとスパイラルインダクタで構成されたＬＣ整合回路とチョークコイルなどで構成する。こられの遮断回路は例えば図３の遮断回路１８ａと同じ構成とすることができる。
　例えば、第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは、マルチフィンガー構造を有するトランジスタとすることができる。第１、第２、第３ダミートランジスタ４０ａ、４０ｂ、４０ｃは、増幅用トランジスタへ与える相互インダクタンスの影響を考慮して、ゲート長、ゲート幅又はフィンガー本数が設定され、フィンガー本数を変更できるようにレイアウトされる。ダミートランジスタに使用するフィンガー本数を調整することで、ダミートランジスタを流れるＲＦ電流を制御することができる。この調整によって、ダミートランジスタに流れるＲＦ電流に応じた相互インダクタンスが生じるので、増幅用トランジスタのインダクタンスを制御することができる。つまり、ダミートランジスタに使用するフィンガー本数を調整することで、増幅用トランジスタの入力インピーダンスを調整することができる。具体的には、第１ダミートランジスタ４０ａと第２ダミートランジスタ４０ｂのフィンガー本数を調整することで増幅用トランジスタ４２ａの入力インピーダンスを調整することができ、第２ダミートランジスタ４０ｂと第３ダミートランジスタ４０ｃのフィンガー本数を調整することで追加増幅用トランジスタ４２ｂの入力インピーダンスを調整することができる。
　ダミートランジスタに接続される入力整合回路１３は、ダミートランジスタのフィンガー本数に応じて調整可能なパタンレイアウトとすることができる。ここでいう調整とは、ダミートランジスタのフィンガー本数に応じて、ボンディングワイヤに流れる電流量を制御するために、インピーダンスを最適化することを意味する。インピーダンスを制御することは、ダミートランジスタへ流れる電流量の制御を意味するので、フィンガー本数の変更と同じ意味を持つ。したがって、ダミートランジスタに使用するフィンガー本数を調整することと、入力整合回路１３のパタンレイアウトの調整によってインピーダンス制御することの両方又は一方を採用することで、増幅用トランジスタ４２ａと追加増幅用トランジスタ４２ｂの入力インピーダンスを調整することができる。入力整合回路１３のパタンレイアウトの調整例を図６－９に示す。図６は、接続リボン６０の位置によってインピーダンスを調整することを示す。図７は、接続リボン６０とスパイラルインダクタ６２によってインピーダンスを調整することを示す。図８は接続ワイヤボンド６４の位置によってインピーダンスを調整することを示す。図９は接続ワイヤボンド６４の位置と、抵抗膜６６の提供によってインピーダンスを調整することを示す。これらはいずれも、入力整合回路１３にダミートランジスタのインピーダンス調整部を設けたという点で共通している。図６－９に示す方法とは別の方法でインピーダンスを調整してもよい。
　１３　入力整合回路、　１６ａ，１６ｂ，１６ｃ，１６ｄ　増幅用トランジスタ、　１５ａ　第１ダミートランジスタ、　１５ｂ　第２ダミートランジスタ、　１９　出力整合回路

Claims (7)

  1. 　入力整合回路と、
    　前記入力整合回路から信号を受ける少なくとも１つの増幅用トランジスタと、
    　前記入力整合回路から信号を受ける第１ダミートランジスタと、
    　前記入力整合回路から信号を受ける第２ダミートランジスタと、
    　前記増幅用トランジスタの出力を出力する出力整合回路と、を備え、
    　前記増幅用トランジスタは、前記第１ダミートランジスタと前記第２ダミートランジスタに挟まれ、
    　前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタは、前記入力整合回路に沿って一列に設けられたことを特徴とする増幅器。
  2. 　前記増幅用トランジスタ、前記第１ダミートランジスタ及び前記第２ダミートランジスタの構造は同じであることを特徴とする請求項１に記載の増幅器。
  3. 　前記第１ダミートランジスタと前記第２ダミートランジスタの出力を遮断する遮断回路を備えたことを特徴とする請求項１又は２に記載の増幅器。
  4. 　前記遮断回路は、ＬＣ整合回路とチョークコイルを有することを特徴とする請求項３に記載の増幅器。
  5. 　前記第１ダミートランジスタと前記第２ダミートランジスタの構造を、前記増幅用トランジスタの構造と相違させることで、前記第１ダミートランジスタと前記第２ダミートランジスタに流れる電流を、前記増幅用トランジスタに流れる電流に一致させたことを特徴とする請求項１に記載の増幅器。
  6. 　前記入力整合回路から信号を受け、前記出力整合回路に信号を出力する追加増幅用トランジスタと、
    　前記入力整合回路から信号を受ける第３ダミートランジスタと、を備え、
    　前記追加増幅用トランジスタは、前記第２ダミートランジスタと前記第３ダミートランジスタに挟まれ、
    　前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタは、マルチフィンガー構造を有するトランジスタであることを特徴とする請求項１から４のいずれか１項に記載の増幅器。
  7. 　前記入力整合回路に、前記第１ダミートランジスタ、前記第２ダミートランジスタ及び前記第３ダミートランジスタのインピーダンス調整部を設けたことを特徴とする請求項６に記載の増幅器。
PCT/JP2018/020315 2018-05-28 2018-05-28 増幅器 WO2019229795A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2018/020315 WO2019229795A1 (ja) 2018-05-28 2018-05-28 増幅器
US17/045,238 US11496102B2 (en) 2018-05-28 2018-05-28 Amplifier
DE112018007674.1T DE112018007674T5 (de) 2018-05-28 2018-05-28 Verstärker
CN201880093657.3A CN112154603A (zh) 2018-05-28 2018-05-28 放大器
JP2018552258A JP6566148B1 (ja) 2018-05-28 2018-05-28 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020315 WO2019229795A1 (ja) 2018-05-28 2018-05-28 増幅器

Publications (1)

Publication Number Publication Date
WO2019229795A1 true WO2019229795A1 (ja) 2019-12-05

Family

ID=67766598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020315 WO2019229795A1 (ja) 2018-05-28 2018-05-28 増幅器

Country Status (5)

Country Link
US (1) US11496102B2 (ja)
JP (1) JP6566148B1 (ja)
CN (1) CN112154603A (ja)
DE (1) DE112018007674T5 (ja)
WO (1) WO2019229795A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2029316B1 (en) * 2021-10-04 2023-04-13 Ampleon Netherlands Bv Power amplifier and Doherty amplifier comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161348A (ja) * 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
JP2013038603A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 全差動増幅器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310955A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd 高出力電界効果トランジスタ
JPH0774549A (ja) * 1993-08-31 1995-03-17 Toyota Central Res & Dev Lab Inc 高効率線形増幅器
JPH08102630A (ja) * 1994-10-03 1996-04-16 Mitsubishi Electric Corp 高周波集積回路
AU2003247109A1 (en) 2002-08-19 2004-03-03 Koninklijke Philips Electronics N.V. High power doherty amplifier
JP2010021961A (ja) 2008-07-14 2010-01-28 Sumitomo Electric Ind Ltd 増幅器
US11349438B2 (en) * 2019-12-30 2022-05-31 Nxp Usa, Inc. Power amplifier packages containing multi-path integrated passive devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161348A (ja) * 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
JP2013038603A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 全差動増幅器

Also Published As

Publication number Publication date
US11496102B2 (en) 2022-11-08
US20210167741A1 (en) 2021-06-03
JPWO2019229795A1 (ja) 2020-06-25
CN112154603A (zh) 2020-12-29
JP6566148B1 (ja) 2019-08-28
DE112018007674T5 (de) 2021-02-25

Similar Documents

Publication Publication Date Title
JP5762690B2 (ja) フィルタ及び送受信装置
US6456125B1 (en) Distributed high frequency circuit equipped with bias bypass line to reduce chip area
JP2017503426A (ja) ワイドバンドギャップパワートランジスタのための改良型整合技術
JP6566148B1 (ja) 増幅器
KR101933314B1 (ko) 반도체 장치
US9065391B1 (en) Method of operating a power amplifier in class F/inverse class F
JP6366887B2 (ja) 高周波電力増幅器
JP2019216385A (ja) 可変減衰器
JP4410990B2 (ja) 減衰器
JP2015222921A (ja) リニアライザ
JP2008263432A (ja) 分布型電力増幅器
JP5913442B2 (ja) ドハティ増幅器
JP4849453B2 (ja) マイクロ波電力増幅器
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
JP3544916B2 (ja) マイクロ波半導体増幅器
US11522503B2 (en) Transmission line transformer and amplifying circuit
JP2014112789A (ja) 高周波電力増幅器
WO2024029041A1 (ja) 電力増幅器及び高周波モジュール
US20210083633A1 (en) Transmission line transformer and amplifying circuit
JP2006020206A (ja) 増幅回路
JP6516928B2 (ja) 分布型増幅器及び多段増幅器
JP2009260639A (ja) 高周波増幅器
US9431358B2 (en) Amplifier
JP2020150388A (ja) マイクロ波集積回路
JP4425755B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018552258

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18921231

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18921231

Country of ref document: EP

Kind code of ref document: A1