JPH0774549A

JPH0774549A - 高効率線形増幅器

Info

Publication number: JPH0774549A
Application number: JP5215435A
Authority: JP
Inventors: Takatoshi Kato; 貴敏加藤; Masanori Usui; 正則臼井
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1993-08-31
Filing date: 1993-08-31
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】高効率線形増幅器において、ＤＣ−ＤＣコン
バータ２を使わずに、高効率となる条件で飽和増幅器を
駆動し、高効率化と線形性を向上する。【構成】高効率線形増幅器において、増幅用ＦＥＴＱ
の一方の電極とスイッチ素子Ｓの一方の端子とが直列に
接続されたユニットＦＥＴＵを複数個構成し、前記
複数個の増幅用ＦＥＴの他方の電極を並列に接続し、か
つバイアス供給電源に接続し、前記複数個のスイッチ素
子の他方の端子を並列に接続し、かつ出力信号端子に接
続し、前記複数個の増幅用ＦＥＴの夫々のゲート電極を
並列に接続し、かつ入力信号端子に接続し、前記入力信
号端子に入力される電力に応じて、前記複数個のユニッ
トＦＥＴのうち、１又は複数個のスイッチ素子を駆動制
御する制御回路１１を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波で使用される電
力増幅器に関し、特に、高効率線形増幅器に適用して有
効な技術に関する。

【０００２】

【従来の技術】高周波で使用される電力増幅器におい
て、入出力特性が線形で高効率なものは、デジタル移動
体通信機端末の送信部に適する。デジタル携帯電話をは
じめとするデジタル移動体通信では、その通信端末（携
帯器）に使用する送信用増幅器は線形性と高効率とを両
立する必要がある。その理由は以下のとおりである。

【０００３】まず、線形性の必要性について説明する。
ここで、線形性とは入力信号と同じ波形の出力信号が得
られることを意味する。アナログ携帯電話等に使用され
るＦＭ変調を基本とした変調方式では出力信号の振幅は
一定であり、周波数又は位相のみが変化する。このた
め、アナログ携帯電話等に使用される送信用増幅器は線
形である必要がない（振幅が変化しないので、入力信号
に対して比例した大きさの出力信号を出力しても意味が
ない）。

【０００４】しかし、デジタル移動体通信に使用される
ＱＰＳＫ（Quabrapure Phase ShiftKeying ：線形デジ
タル方式の一種）等の変調波は位相だけでなく振幅も変
化する。従って、送信用増幅器も変調に伴う振幅の変化
の様子を忠実に再現して増幅する必要がある。このよう
な理由により、入力信号の大きさに比例した大きさの出
力信号が得られる増幅器すなわち線形増幅器が必要とな
る。

【０００５】次に、高効率性の必要性について説明す
る。携帯電話に使用する端末は当然極力小さいもの、軽
いものが望まれる。高効率の送信用増幅器を用いること
により以下の利点が生ずる。

【０００６】（１）高効率であれば、当然必要な信号出
力を得るために要する消費電力は少なくてすむ。その結
果、携帯器にいれるバッテリーは小さくてすむ、あるい
はバッテリーの使用時間が長くできる。携帯器に使用さ
れる部品の中で送信用増幅器は最も電力を要する部品な
ので、バッテリーの小型化に与える影響は大きい。（２）高効率であれば、最終的に熱となる無駄な電力が
減少する。携帯器は小さいので電力損失に伴う熱による
携帯器の温度上昇は非常に大きい。効率が悪いと携帯器
が熱くて触れなくなるといった事態も予想される。この
ため、携帯器にとっては効率向上は必須である。

【０００７】このように、デジタル移動体通信の端末に
利用する送信用増幅器は、線形性と高効率との両立が必
須である。線形増幅器として最も単純な構成は、図５に
示す増幅用素子をＡ級にバイアスすることである。この
構成は、従来のオーディオアンプ等に用いられた方法
で、構成が単純なわりに線形性に優れている。この事実
はＡ級アンプの音質の良さからも推察できる。しかし、
一方、アンプの温度上昇が激しいことからも類推できる
ように、効率が非常に悪い。Ａ級増幅器の理論的な最大
効率は５０％である。

【０００８】効率向上のためには、図６に示すように、
Ｂ級、Ｃ級等といったバイアスをずらした増幅器が用い
られる。この場合、理論的には効率は最大６７％まで向
上するが、これらのバイアス条件では線形性が得られな
い。しかし、その高効率な特性から、ラジオ、テレビ、
通信用など、線形性の必要がない分野においては数多く
使用されている。

【０００９】より一層の効率向上のために、増幅器（増
幅素子）を出力飽和状態で使用できるＤ級、Ｅ級、Ｆ
級、Ｓ級といった増幅方法の開発も行われている。これ
らの方法によると、効率は理論的には最大１００％ある
いはそれに近い値が得られる。

【００１０】以上、数多くの増幅器が開発されている
が、Ａ級あるいは一部のＡＢ級（Ａ級とＢ級との間）を
除いてはそのままでは線形増幅器としては動作しない。

【００１１】線形かつ高効率を同時に満たすためには、
Ｂ級等の非線形ではあるが効率の高い増幅器を何らかの
形で組み合わせたり、動作をコントロールしたりして線
形動作を実現する方法を採用する必要がある。例えば、
Ｂ級プッシュプル方式は２つのＢ級増幅器を組み合わせ
て使用する方法で、オーディオアンプとしてよく使用さ
れる。

【００１２】また、通信用線形電力増幅器としては最も
高効率が得られるものの一つとして、ドレイン電圧制御
法があげられる。このドレイン電圧制御法は、Ｂ級、Ｃ
級、Ｆ級等の飽和増幅器のドレイン電圧を制御し、線形
動作を行わせる方法である。このドレイン電圧制御法に
ついて、その原理を説明する。

【００１３】図７に通信用線形電力増幅器のブロック回
路図を示す。図７に示すように、飽和増幅器１内のＦＥ
Ｔは、ゲート電極にＲＦ信号が入力され、ドレイン電極
にＲＦ電力が出力される。ゲート電極−ソース電極間、
ドレイン電極−ソース電極間の夫々には、各々、ＤＣバ
イアスが印加される。飽和増幅器１は、Ｆ級動作等線形
性はないが、高効率動作が可能な条件で駆動される。

【００１４】前記入力ＲＦ信号の一部から入力の振幅に
関する情報が取り出され、ＤＣ−ＤＣコンバータ２に入
力される。ＤＣ−ＤＣコンバータ２は、入力振幅に応じ
た電圧をドレインバイアス電圧として、飽和増幅器１に
出力する。

【００１５】前記飽和増幅器１から出力されるＲＦ電力
の大きさは、図８のＲＦ信号入力−出力特性図に示すよ
うに、ドレイン電圧で制御される。つまり、ドレイン電
圧が大きくなれば、出力されるＲＦ電力も大きくなる。
逆に、ドレイン電圧を小さくすれば、出力されるＲＦ電
力も小さくなる。飽和増幅器１自身は飽和領域で駆動さ
れ、ドレイン電圧を変えなければ、入力が大きくなって
も出力はそれに比例して大きくならない。すなわち、ド
レイン電圧を大きくしてやれば、出力されるＲＦ電力は
それに応じて大きくなる。

【００１６】このように、飽和増幅器１を用いているに
もかかわらず、入力に比例した信号が出力できる。以上
のように、飽和増幅器１の入出力特性をドレイン電圧で
制御し、入力対ドレイン電圧の適切な制御を行うことに
より、線形化が可能となる。

【００１７】この種のドレイン電圧制御法はＢ級、Ｆ級
等の高効率飽和増幅器が使用可能なため、これがドレイ
ン電圧制御法の大きな利点となっている。ドレイン電圧
制御法における増幅器の効率は、飽和増幅器１の効率に
ＤＣ−ＤＣコンバータ２の効率を掛けたものになる。そ
の値はＡ級やＡＢ級といった線形増幅器をそのまま使用
するより通常高い値になり、線形でありながら高効率が
実現できる。効率の面から比較すれば、下記の式で表さ
れる関係が成立する。

【００１８】Ａ級＜ドレイン電圧制御法＜飽和増幅器

【００１９】

【発明が解決しようとする課題】前記ドレイン電圧制御
法は、上述のように、線形増幅器全体の効率が次式で表
される。

【００２０】線形増幅器全体の効率＝飽和増幅器の効率
×ＤＣ−ＤＣコンバータの効率このように表される線形
増幅器全体の効率は、ＤＣ−ＤＣコンバータ２の効率で
規制され、飽和増幅器１の効率よりも必ず低下する。前
記ＤＣ−ＤＣコンバータ２の効率は最高で８０％程度で
ある。従って、高効率といえども、飽和増幅器１と同程
度の効率を得ることは実現できない。効率を１００％に
近付けたいという要請を考えた場合、前記ＤＣ−ＤＣコ
ンバータ２での損失は、効率向上の上において大きな無
駄である。このように飽和増幅器１の損失以外に損失要
因を発生したくない。

【００２１】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、ＤＣ−ＤＣコンバ
ータを使わずに、高効率となる条件で飽和増幅器を駆動
し、高効率な線形増幅器を提供することを目的とする。

【００２２】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、高効率となる条件で飽和増幅器を
駆動し、ＤＣ−ＤＣコンバータを使わない線形増幅器を
構成することによって、高効率化を図る。この線形増幅
器の構成においては、以下の点が重要な要件となる。

【００２３】（１）飽和増幅器の飽和出力の制御が可能
であれば、出力電力を制御でき、線形増幅器として動作
可能である。

【００２４】（２）飽和増幅器の特性の一つとして、Ｆ
ＥＴのゲート幅が小さければ飽和増幅器の飽和出力は小
さくなり、ＦＥＴのゲート幅が大きければ飽和出力は大
きくなる。

【００２５】そこで、入力電力に応じて飽和増幅器に使
用するＦＥＴの実効的なゲート幅を制御することによっ
て、飽和増幅器は、出力電力が調整でき、しかも線形化
が実現できる。

【００２６】前記飽和増幅器のＦＥＴの実効的なゲート
幅を制御するためには、ゲート幅の小さなＦＥＴを複数
個電気的に並列に接続し、この複数個のＦＥＴの夫々に
各々スイッチ素子を接続し、この複数個のスイッチ素子
の夫々を入力電力の大きさに応じてオンオフ（ＯＮ／Ｏ
ＦＦ）制御する。複数個のＦＥＴのうちスイッチ素子が
オン状態にあるＦＥＴの夫々のゲート幅を加算した合計
が、実動する１個（動作状態にある合計）のＦＥＴの実
効的なゲート幅とみなすことができる。前記複数個のＦ
ＥＴのオンオフ制御を行うスイッチ素子は、ＦＥＴ等、
低消費電力の素子で形成することにより、スイッチ素子
における電力消費は低減され、高効率な線形増幅器が実
現できる。

【００２７】以上の重要な要件に基づき、本発明は、高
効率線形増幅器において、図１（ブロック回路図）に示
すように、以下の構成（１）乃至構成（４）を備える。（１）オンオフ制御可能なスイッチ機能を伴った（スイ
ッチ素子Ｓを有する）ＦＥＴＱ（ユニットＦＥＴ
Ｕ）。前記スイッチ素子Ｓの一方はＦＥＴＱのドレイン
電極に接続される。スイッチ素子Ｓの他方は出力整合及
びＤＣバイアス供給回路１０を介在して信号出力端子
（ＲＦ出力）に接続される。ＦＥＴＱのソース電極はバ
イアス供給用電源のグランドに接続される。ＦＥＴＱの
ソース電極と接地との間に安定化等の目的で抵抗、キャ
パシタンス成分等の受動素子を挿入しても、本動作を妨
げるものではない。ＦＥＴＱのドレイン電極は、スイッ
チ素子Ｓ、出力整合及びＤＣバイアス供給回路１０の夫
々を介在して信号出力端子に接続される。

【００２８】（２）前記ユニットＦＥＴＵは複数個構
成され、この複数個のユニットＦＥＴＵは電気的に並列
に接続され配置される（ＦＥＴ群）。複数個のユニット
ＦＥＴＵの夫々のＦＥＴＱのソース電極は、各々、接
地される。複数個のユニットＦＥＴＵのＦＥＴＱの夫
々のパワー入力用のゲート電極は、各々、相互に電気的
に接続され、入力整合及びＤＣバイアス供給回路１２を
介在して入力信号（ＲＦ入力電力）端子に接続される。

【００２９】（３）入力信号又は外部制御信号から情報
を得る制御回路１１を有する。この制御回路１１は、制
御信号入力端子と個々のユニットＦＥＴＵのスイッチ
素子Ｓを制御する端子との間に配置され、前記スイッチ
素子Ｓのオンオフ制御を行う。つまり、１つのユニット
ＦＥＴＵのスイッチ素子Ｓのスイッチ制御端子は制御
回路１１の複数個のうちの１つの制御端子に接続され、
制御回路１１からのオンオフ信号に応じてユニットＦＥ
ＴＵのオンオフが制御される。制御回路１１は、制御
信号入力の情報をもとに、入力電力に比例した出力電力
が得られる数のユニットＦＥＴＵを制御する（オンす
る）。

【００３０】（４）前記ユニットＦＥＴＵとしてはデ
ュアルゲートＦＥＴが使用できる。デュアルゲートＦＥ
Ｔを使用する場合、このデュアルゲートＦＥＴの一方の
ゲート電極はＲＦ入力用に使用し、ＦＥＴＱのゲート入
力に相当する他方のゲート電極はＦＥＴのオンオフ制御
用に使用する。スイッチ素子Ｓの制御用端子に相当する
制御用ゲート電極には、しきい値電圧以上のオン電圧又
はしきい値電圧以下のオフ電圧の２種類の電圧のみを与
える。

【００３１】（５）また、前記デュアルゲートＦＥＴに
代えて、このデュアルゲートＦＥＴに等価のシングルゲ
ートＦＥＴを２個直列に接続して使用できる。この場
合、２個のうちの一方のシングルゲートＦＥＴは増幅用
に使用し、他方のシングルゲートＦＥＴはスイッチ用に
使用する。

【００３２】

【作用及び効果】本発明は、高効率線形増幅器におい
て、入力信号の大きさに応じて、ＦＥＴ群のうち所定数
のユニットＦＥＴＵのオンオフ制御を行えるので、出
力の大きさが調整でき、入出力特性の線形化が図れる。
すなわち、小さい入力信号の場合には少数のユニットＦ
ＥＴＵのみをオンにして駆動し、入力信号が大きくな
ったら多数のユニットＦＥＴＵをオンにして駆動す
る。ＦＥＴ群はＢ級やＦ級等飽和増幅器の条件で駆動し
ても構わないので、ドレイン制御方式と同様に高効率な
増幅器として使用できる。

【００３３】また、スイッチ素子ＳとしてＦＥＴを使用
することにより、スイッチ制御のための電力を小さくで
き、ドレイン制御方式におけるＤＣ−ＤＣコンバータの
ような損失の原因となる部分は不要となる。したがっ
て、従来の最も効率の高い線形増幅器と見做されるドレ
イン制御方式と比較して、ＤＣ−ＤＣコンバータの損失
分がなくなるので、さらに高い効率を得ることができ
る。増幅器の部分以外の損失がゼロに近くなることか
ら、結果として、飽和増幅器並の効率を得ることができ
る。すなわち、次式の関係式で効率を表すことができ
る。

【００３４】Ａ級＜ドレイン電圧制御＜本発明≒飽和増幅器この式をもう少し正確に表すと、以下の通りになる。

【００３５】Ｂ級飽和増幅器を用いたドレイン電圧制御＜本発明が
適用されるＢ級飽和増幅器≒Ｂ級飽和増幅器Ｆ級飽和増幅器を用いたドレイン電圧制御＜本発明が
適用されるＦ級飽和増幅器≒Ｆ級飽和増幅器これによって、本発明は、ＤＣ−ＤＣコンバータを使用
しない、高効率な線形増幅器を提供できる。

【００３６】

【実施例】以下、本発明の好適な実施例について、図面
に基づき説明する。

【００３７】（実施例１）本実施例１は、前記図１に示
す高効率線形増幅器のユニットＦＥＴＵをデュアルゲ
ートＦＥＴで構成した、本発明の第１実施例である。

【００３８】本発明の実施例１である高効率線形増幅器
のＦＥＴ群は、図２（ＦＥＴの平面図）及び図３（ブロ
ック回路図）に示すように、以下の通り、構成される。

【００３９】（１）高効率線形増幅器のＦＥＴ群は４個
のデュアルゲートＦＥＴＱ１〜Ｑ４を備える。個々のデ
ュアルゲートＦＥＴＱは１５０μｍの実効的なゲート幅
を有する４本のゲートフィンガー（ゲート電極）Ｇｎ
（ｎ＝１，２，３，４）及びＧｃを有する。つまり、４
個のデュアルゲートＦＥＴＱ１〜Ｑ４の合計の実効的な
ゲート幅は６００μｍで構成される。デュアルゲートＦ
ＥＴＱ１、Ｑ２の夫々のドレイン電極（Ｄ）は共用され
る。デュアルゲートＦＥＴＱ３、Ｑ４の夫々のドレイン
電極（Ｄ）も共用される。同様に、デュアルゲートＦＥ
ＴＱ２、Ｑ３の夫々のソース電極（Ｓ）は共用される。

【００４０】（２）個々のデュアルゲートＦＥＴＱのソ
ース電極（Ｓ）は接地され、ドレイン電極（Ｄ）は出力
信号（ＲＦ出力電力）端子に接続される。すなわち、ド
レイン電極（Ｄ）はバイアス電圧５Ｖを供給するバイア
ス回路及び出力整合回路１０が接続される。

【００４１】（３）個々のデュアルゲートＦＥＴＱのソ
ース電極（Ｓ）により近いゲートフィンガー（第１ゲー
ト電極Ｇｃ）は信号入力（ＲＦ入力電力）端子に接続さ
れる。すなわち、第１ゲート電極Ｇｃはゲート電極に適
正なバイアス電圧を与えるバイアス回路及び入力用整合
回路１２が接続される。本実施例において、第１ゲート
電極ＧｃはデュアルゲートＦＥＴＱを高効率で駆動でき
るＢ級バイアスが与えられる。

【００４２】（４）個々のデュアルゲートＦＥＴＱのド
レイン電極（Ｄ）により近いゲートフィンガー（第２ゲ
ート電極Ｇｎ）は、個々のデュアルゲートＦＥＴＱ毎に
分割され、かつ独立に制御される。この第２ゲート電極
Ｇｎは、個々のデュアルゲートＦＥＴＱ毎に構成される
スイッチ素子の入力端子として構成される。本実施例に
おいて、４個のデュアルゲートＦＥＴＱ１〜Ｑ４に夫々
スイッチ素子が配置されるので、第２ゲート電極Ｇｎは
合計４本（Ｇ１〜Ｇ４）配置される。個々の第２ゲート
電極Ｇｎには夫々１／４波長の伝送線路１３及びキャパ
シタ１４からなるバイアス回路が接続され、スイッチ素
子制御用のＤＣ（直流）電圧はＲＦ（交流）電力から分
離される。Ｃｇ１〜Ｃｇ４の夫々は前述の制御回路１１
の制御信号端子である。

【００４３】このように、本実施例１において、前記１
個のデュアルゲートＦＥＴＱが１個のユニットＦＥＴ
Ｕを構成し、ＦＥＴ群は合計４個のユニットＦＥＴ
Ｕで構成される。

【００４４】なお、前記ＤＣ電圧、ＲＦ電力の夫々の間
の分離は、抵抗による分離等、他の方法を使用してよ
い。

【００４５】次に、本実施例の高効率線形増幅器の動作
特性について説明する。

【００４６】前記高効率線形増幅器は、ユニットＦＥＴ
ＵのデュアルゲートＦＥＴＱの第２ゲート電極Ｇｎが
制御回路１１の制御信号Ｃｇに基づきオンオフ制御さ
れ、デュアルゲートＦＥＴＱのドレイン電流の流れを制
限し、出力電力を制御する。

【００４７】図４（入出力特性図）は、４個のデュアル
ゲートＦＥＴＱ１〜Ｑ４の夫々の第２ゲート電極（制御
用ゲート電極）Ｇ１〜Ｇ４の夫々に与える制御信号Ｃｇ
を変えた場合において、見かけ上、１個のＦＥＴとして
の入出力特性の変化を示す。第２ゲート電極Ｇ１〜Ｇ４
の夫々をすべてオン制御した場合、４個のデュアルゲー
トＦＥＴＱ１〜Ｑ４の夫々の合計が１個のＦＥＴの入出
力特性として表れ、図４に示すように、出力２０ｄＢ
ｍ、効率５５％が得られる。同様に、２本の第２ゲート
電極Ｇｎをオン制御した場合、１本の第２ゲート電極Ｇ
ｎをオン制御した場合の夫々について、図４に示す。

【００４８】この図４に示す入出力特性を有する高効率
線形増幅器においては、入力パワーが７ｄＢｍ以下は１
本の第２ゲート電極Ｇｎをオン制御し、７ｄＢｍを超え
たときは２本の第２ゲート電極Ｇｎをオン制御し、１
０．５ｄＢｍ以上は４本のすべての第２ゲート電極Ｇｎ
をオン制御する。つまり、図４に太い実線で示す入出力
特性が得られる。この入出力特性は、例えば４本の第２
ゲート電極Ｇｎをオン制御したままの特性と比較する
と、細い実線で示す線形特性に近く、大幅に線形性が改
善される。

【００４９】前記入出力特性において、第２ゲート電極
Ｇｎのオンオフ制御に要する電力はほとんどゼロに近
い。つまり、例えば第２ゲート電極Ｇ１〜Ｇ４の４本す
べてをオン状態にしているときの効率は、４本の第１ゲ
ート電極Ｇｃを有する飽和増幅器の効率と同じである。
この場合、Ｂ級動作において、最高、５５％以上の効率
を得ることができる。オン状態の第２ゲート電極Ｇｎの
数が４本より少ない場合には整合状態が変わり不整合に
よる損失が発生するが、出力の小さい場合の損失なので
損失電力の大きさとしては小さく、全体として損失低下
の影響は少ない。

【００５０】このように、本実施例の高効率線形増幅器
は、Ｂ級動作のＦＥＴを使用したごく初歩的な場合にお
いても、最高効率が５５％を超え、非常に高効率でしか
も線形性を実現できる。勿論、本発明は、Ｂ級だけでは
なく、より高効率特性が得られるＦ級整合も整合回路を
変更、最適化するだけで使用することができ、この場合
には更なる効率向上を図ることができる。

【００５１】また、本発明は、高効率線形増幅器におい
て、ユニットＦＥＴの数を増加することができ、この場
合、量子化誤差が減少し、より線形性が改善される。

【００５２】（実施例２）本実施例２は、前記図１に示
す高効率線形増幅器のユニットＦＥＴＵを２個のシン
グルゲートＦＥＴの直列回路で構成した、本発明の第２
実施例である。

【００５３】本発明の実施例２である高効率線形増幅器
のＦＥＴ群のユニットＦＥＴＵは、以下の通り、構成
される。

【００５４】（１）前記ユニットＦＥＴＵは、増幅用
シングルゲートＦＥＴ及びスイッチ用シングルゲートＦ
ＥＴの直列回路で構成される。増幅用シングルゲートＦ
ＥＴのドレイン電極はスイッチ用シングルゲートＦＥＴ
のソース電極に接続される。

【００５５】（２）前記ユニットＦＥＴＵのスイッチ
用シングルゲートＦＥＴのドレイン電極は出力信号端子
に接続される。

【００５６】（３）前記前記ユニットＦＥＴＵのスイ
ッチ用シングルゲートＦＥＴのゲート電極は制御回路１
１の制御信号端子に接続される。

【００５７】このように構成される高効率線形増幅器
は、前記実施例１と同様な効果が得られる。

【００５８】なお、前記実施例１、実施例２の夫々にお
いて、高効率線形増幅器の複数のＦＥＴは、低損失なＧ
ａＡｓＦＥＴで構成することが好適であり、しかも高効
率な線形性が得られる。

【００５９】なお、本発明は、前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において、種
々変更できる。

【図面の簡単な説明】

【図１】本発明の高効率線形増幅器の基本構成を示すブ
ロック回路図である。

【図２】本発明の実施例１である高効率線形増幅器の要
部平面図である。

【図３】前記高効率線形増幅器のブロック回路図であ
る。

【図４】前記高効率線形増幅器の入出力特性図である。

【図５】従来の増幅器の特性図である。

【図６】従来の増幅器の特性図である。

【図７】従来の高効率線形増幅器のブロック回路図であ
る。

【図８】従来の高効率線形増幅器の入出力特性図であ
る。

【符号の説明】

１０出力整合回路及びＤＣバイアス供給回路１１制御回路１２入力整合回路及びＤＣバイアス供給回路１３伝送線路１４コンデンサＱＦＥＴＳスイッチ素子ＵユニットＦＥＴＧゲート電極

Claims

【特許請求の範囲】

【請求項１】増幅用ＦＥＴの一方の電極とスイッチ素
子の一方の端子とが直列に接続されたユニットＦＥＴを
複数個構成し、前記複数個のユニットＦＥＴの夫々の増幅用ＦＥＴの他
方の電極を並列に接続し、かつバイアス供給電源に接続
し、前記複数個のユニットＦＥＴの夫々のスイッチ素子の他
方の端子を並列に接続するとともに、出力信号端子に接
続し、かつバイアス供給電源に接続し、前記複数個の増幅用ＦＥＴの夫々のゲート電極を並列に
接続し、かつ入力信号端子に接続し、前記入力信号端子に入力される電力に応じて、前記複数
個のユニットＦＥＴのうち、１又は複数個のユニットＦ
ＥＴのスイッチ素子を駆動制御する制御回路を構成した
ことを特徴とする高効率線形増幅器。
【請求項２】前記請求項１に記載される前記ユニット
ＦＥＴは、増幅用ＦＥＴとスイッチ素子として使用するＦＥＴとが
直列に接続されるデュアルゲートＦＥＴで構成されたこ
とを特徴とする高効率線形増幅器。
【請求項３】前記請求項１に記載される前記ユニット
ＦＥＴは、増幅用ＦＥＴを構成するシングルゲートＦＥＴと、スイ
ッチ素子を構成するシングルゲートＦＥＴとが直列に接
続されたことを特徴とする高効率線形増幅器。