JP3544916B2 - マイクロ波半導体増幅器 - Google Patents
マイクロ波半導体増幅器 Download PDFInfo
- Publication number
- JP3544916B2 JP3544916B2 JP2000086849A JP2000086849A JP3544916B2 JP 3544916 B2 JP3544916 B2 JP 3544916B2 JP 2000086849 A JP2000086849 A JP 2000086849A JP 2000086849 A JP2000086849 A JP 2000086849A JP 3544916 B2 JP3544916 B2 JP 3544916B2
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- effect transistor
- side matching
- common portion
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波の増幅などに使用されるマイクロ波半導体増幅器に関する。
【０００２】
【従来の技術】
マイクロ波を増幅するマイクロ波半導体増幅器を構成する場合、良好な高周波特性が得られるなどの理由から、増幅素子として電界効果トランジスタがよく用いられている。
【０００３】
ここで、従来のマイクロ波半導体増幅器について、増幅素子として電界効果トランジスタを用いた場合を例にとり図２の概略の回路構成図を参照して説明する。
【０００４】
マイクロ波等の入力信号が入力する入力端子ＩＮに第１入力側整合回路３１が接続され、第１入力側整合回路３１に第１電界効果トランジスタ３２が接続されている。第１電界効果トランジスタ３２は、第１入力側整合回路３１に接続されたゲートＧ１、および、第１出力側整合回路３３に接続されたドレインＤ１、ゲートＧ１を挟んでドレインＤ１と反対側に位置するソースＳ１の各電極から構成されている。
【０００５】
ゲートＧ１は、第１入力側整合回路３１に接続される共通部分Ｇ１１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ１２から構成されている。ドレインＤ１も、第１出力側整合回路３３に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１からくしの歯状に分岐する複数の分岐部分Ｄ１２から構成されている。ソースＳ１はビアホール（図示せず）などによってアースに接続されている。ゲートＧ１の共通部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続されている。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス回路Ｂ３、Ｂ４が接続されている。
【０００６】
第１出力側整合回路３３は分岐部３４に接続されている。分岐部３４から分岐した一方の分岐は第２入力側整合回路３５に接続され、第２入力側整合回路３５は第２電界効果トランジスタ３６に接続されている。
【０００７】
第２電界効果トランジスタ３６は、第１電界効果トランジスタ３２と同様、第２入力側整合回路３５に接続されたゲートＧ２、および、第２出力側整合回路３７に接続されたドレインＤ２、ゲートＧ２を挟んでドレインＤ２と反対側に位置するソースＳ２の各電極から構成されている。
【０００８】
ゲートＧ２は、第２入力側整合回路３５に接続される共通部分Ｇ２１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ２２から構成されている。ドレインＤ２も、第２出力側整合回路３７に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１からくしの歯状に分岐する複数の分岐部分Ｄ２２から構成されている。ソースＳ２はビアホール（図示せず）などによってアースに接続されている。ゲートＧ２の共通部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレインＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されている。なお、第２出力側整合回路３７は合成部３８に接続されている。
【０００９】
分岐部３５から分岐した他方の分岐は第３入力側整合回路３９に接続され、第３入力側整合回路３９は第３電界効果トランジスタ４０に接続されている。
【００１０】
第３電界効果トランジスタ４０も、第１電界効果トランジスタ３２と同様、第３入力側整合回路３９に接続されたゲートＧ３、および、第３出力側整合回路４１に接続されたドレインＤ３、ゲートＧ３を挟んでドレインＤ３と反対側に位置するソースＳ３の各電極から構成されている。
【００１１】
ゲートＧ３は、第３入力側整合回路３９に接続される共通部分Ｇ３１およびこの共通部分Ｇ３１からくしの歯状に分岐する複数の分岐部分Ｇ３２から構成されている。ドレインＤ３も、第３出力側整合回路４１に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１からくしの歯状に分岐する複数の分岐部分Ｄ３２から構成されている。ソースＳ３はビアホール（図示せず）などによってアースに接続されている。ゲートＧ３の共通部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレインＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続されている。なお、第３出力側整合回路４１は合成部３８に接続されている。合成部３８は出力端子ＯＵＴに接続されている。
【００１２】
上記した構成において、入力端子ＩＮから入力した入力信号は、第１電界効果トランジスタ３２で増幅される。その後、分岐部３４で２分され、その一方は第２電界効果トランジスタ３６で増幅され合成部３８に到達する。２分された他方は第３電界効果トランジスタ４０で増幅され合成部３８に到達する。合成部３８では、第２電界効果トランジスタ３６および第３電界効果トランジスタ４０で増幅された信号が合成され、出力端子ＯＵＴから出力される。
【００１３】
【発明が解決しようとする課題】
従来のマイクロ波半導体増幅器は、電界効果トランジスタを構成するゲートの各分岐部分は共通部分によって互いに電気的に接続されている。また、ドレインの各分岐部分も共通部分によって互いに電気的に接続されている。このため、たとえば、ゲートの１つの分岐部分から始まり、他の分岐部分、この分岐部分に対応するドレインの分岐部分、他のドレインの分岐部分、この分岐部分に対応する始めのゲートの分岐部分へという結合ループが形成され、発振が生じる場合がある。また、並列に接続されている第２電界効果トランジスタと第３電界効果トランジスタの部分では、たとえば、一方の入力側整合回路から分岐部、他方の入力側整合回路、この入力側整合回路に接続した電界効果トランジスタ、その出力側整合回路、合成部、他方の出力側整合回路、他方の電界効果トランジスタへというループが形成される。このループは長さが長いため、ループによる発振周波数が低くなる。その結果、ループ長で決まる周波数が増幅帯域に入り、ループゲインが大きくなり発振を生じる場合がある。
【００１４】
本発明は、上記した欠点を解決し、発振の発生を抑えたマイクロ波半導体増幅器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、入力側整合回路に接続する共通部分およびこの共通部分からくしの歯状に分岐する複数の分岐部分からなるゲート電極、増幅した信号を出力するドレイン電極、アースに接続されるソース電極を有する電界効果トランジスタを具備したマイクロ波半導体増幅器において、前記ゲート電極の分割された共通部分の隣接する同士間に抵抗が接続され、かつ、この抵抗が接続された位置に合わせて前記入力側整合回路のゲート電極側にスリットが設けられている。
【００１６】
【発明の実施の形態】
本発明の実施形態について、増幅素子として電界効果トランジスタを用いた場合を例にとり図１の概略の回路構成図を参照して説明する。
【００１７】
マイクロ波等の入力信号が入力する入力端子ＩＮに第１入力側整合回路１１が接続され、第１入力側整合回路１１に第１電界効果トランジスタ１２が接続されている。第１電界効果トランジスタ１２は、第１入力側整合回路１１に接続されたゲートＧ１、および、第１出力側整合回路１３に接続されたドレインＤ１、ゲートＧ１を挟んでドレインＤ１と反対側に位置するソースＳ１の各電極から構成されている。
【００１８】
ゲートＧ１は、第１入力側整合回路１１に接続される共通部分Ｇ１１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ１２から構成されている。共通部分Ｇ１１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ１１の隣接する同士間にそれぞれ抵抗Ｒ１が接続されている。
【００１９】
また、第１入力側整合回路１１は、抵抗Ｒ１が接続された位置に合わせて、分割された共通部分Ｇ１１の各間隙と連続するように、ゲートＧ１側にそれぞれスリットＳＬ１が設けられている。
【００２０】
ドレインＤ１も、第１出力側整合回路１３に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１からくしの歯状に分岐する複数の分岐部分Ｄ１２から構成されている。ソースＳ１はビアホール（図示せず）などによってアースに接続されている。ゲートＧ１の共通部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続されている。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス回路Ｂ３、Ｂ４が接続されている。
【００２１】
第１出力側整合回路１３は分岐部１４に接続され、分岐部１４から分岐した一方の分岐は第２入力側整合回路１５に接続され、第２入力側整合回路１５は第２電界効果トランジスタ１６に接続されている。
【００２２】
第２電界効果トランジスタ１６は、第１電界効果トランジスタ１２と同様、第２入力側整合回路１５に接続されたゲートＧ２、および、第２出力側整合回路１７に接続されたドレインＤ２、ゲートＧ２を挟んでドレインＤ２と反対側に位置するソースＳ２の各電極から構成されている。
【００２３】
ゲートＧ２は、第２入力側整合回路１５に接続される共通部分Ｇ２１およびこの共通部分Ｇ２１からくしの歯状に分岐する複数の分岐部分Ｇ２２から構成されている。共通部分Ｇ２１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ２１の隣接する同士間にそれぞれ抵抗Ｒ２が接続されている。
【００２４】
また、第２入力側整合回路１５は、抵抗Ｒ２が接続された位置に合わせて、分割された共通部分Ｇ２１の各間隙と連続するように、ゲートＧ２側にそれぞれスリットＳＬ２が設けられている。
【００２５】
ドレインＤ２も、第２出力側整合回路１７に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１からくしの歯状に分岐する複数の分岐部分Ｄ２２から構成されている。ソースＳ２はビアホール（図示せず）などによってアースに接続されている。ゲートＧ２の共通部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレインＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されている。なお、第２出力側整合回路１７は合成部１８に接続されている。
【００２６】
分岐部１４から分岐した他方の分岐は第３入力側整合回路１９に接続され、第３入力側整合回路１９は第３電界効果トランジスタ２０に接続されている。
【００２７】
第３電界効果トランジスタ２０も、第１電界効果トランジスタ１２と同様、第３入力側整合回路１９に接続されたゲートＧ３、および、第３出力側整合回路２１に接続されたドレインＤ３、ゲートＧ３を挟んでドレインＤ３と反対側に位置するソースＳ３の各電極から構成されている。
【００２８】
ゲートＧ３は、第３入力側整合回路１９に接続される共通部分Ｇ３１およびこの共通部分Ｇ３１からくしの歯状に分岐する複数の分岐部分Ｇ３２から構成されている。共通部分Ｇ３１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ３１の隣接する同士間にそれぞれ抵抗Ｒ３が接続されている。
【００２９】
また、第３入力側整合回路１９は、抵抗Ｒ３が接続された位置に合わせて、分割された共通部分Ｇ３１の各間隙と連続するように、ゲートＧ３側にそれぞれスリットＳＬ３が設けられている。
【００３０】
ドレインＤ３も、第３出力側整合回路２１に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１からくしの歯状に分岐する複数の分岐部分Ｄ３２から構成されている。ソースＳ３はビアホール（図示せず）などによってアースに接続されている。ゲートＧ３の共通部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレインＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続されている。なお、第３出力側整合回路２１は合成部１８に接続されている。
【００３１】
また、第２電界効果トランジスタ１６のゲートＧ２の共通部分Ｇ２１と第３電界効果トランジスタ２０のゲートＧ３の共通部分Ｇ３１との間に線路導体Ｌ１が設けられ、ゲートＧ２の共通部分Ｇ２１と線路導体Ｌ１の一端との間、および、ゲートＧ３の共通部分Ｇ３１と線路導体Ｌ１の他端との間に、それぞれ抵抗ｒ１が接続されている。
【００３２】
また、第２電界効果トランジスタ１６のドレインＤ２の共通部分Ｄ２１と第３電界効果トランジスタ２０のドレインＤ３の共通部分Ｄ３１との間に線路導体Ｌ２が設けられ、ドレインＤ２の共通部分Ｄ２１と線路導体Ｌ２の一端との間、および、ドレインＤ３の共通部分Ｄ３１と線路導体Ｌ２の他端との間に、それぞれ抵抗ｒ２が接続されている。
【００３３】
第２出力側整合回路１７および第３出力側整合回路２１に接続される合成部１８は出力端子ＯＵＴに接続されている。
【００３４】
上記した構成において、入力端子ＩＮから入力した入力信号は、第１電界効果トランジスタ１２で増幅される。その後、分岐部１４で２分され、その一方は第２電界効果トランジスタ１６で増幅され合成部１８に到達する。２分された他方は第３電界効果トランジスタ２０で増幅され合成部１８に到達する。合成部１８では、第２電界効果トランジスタ１６および第３電界効果トランジスタ２０で増幅された信号が合成され、出力端子ＯＵＴから出力される。
【００３５】
上記した構成によれば、増幅素子として機能する各電界効果トランジスタのゲートの共通部分が複数に分割され、分割された共通部分の隣接する同士間に抵抗が接続されている。そのため、電界効果トランジスタのゲートの共通部分を介する分岐部分同士間の結合が小さくなり、ループゲインが抑制され発振が防止される。また、抵抗が接続された位置に合わせて、入力側整合回路のゲート電極側にスリットが設けられている。したがって、入力側整合回路部分を介するゲートの分岐部分同士間の結合が小さくなり、ループゲインが抑制され、発振が防止される。
【００３６】
また、分岐部で分岐した一方の信号を増幅する第２電界効果トランジスタのゲートの共通部分と、他方の信号を増幅する第３電界効果トランジスタのゲートの共通部分との間に線路導体が接続されている。この場合、第２電界効果トランジスタおよび第３電界効果トランジスタを含んで形成されるループが線路導体を経由する形となりループ長が短くなる。そのため、ループの長さで決まる周波数が高くなり増幅帯域から外れ、ループゲインが低くなり発振が防止される。
【００３７】
また、第２電界効果トランジスタのドレインの共通部分と、第３電界効果トランジスタのドレインの共通部分との間に線路導体が接続されている。この場合も、第２電界効果トランジスタおよび第３電界効果トランジスタを含んで形成されるループが線路導体を経由する形となりループ長が短くなる。したがって、ループの長さで決まる周波数が高くなり増幅帯域から外れ、ループゲインが低くなり発振が防止される。
【００３８】
上記した構成では、線路導体との間に接続される抵抗が、第２電界効果トランジスタや第３電界効果トランジスタのゲート、あるいは、第２電界効果トランジスタや第３電界効果トランジスタのドレインに直接接続されている。この場合、線路導体などのインダクタンス成分を介して抵抗が接続されている場合に比して、ループゲインを抑える抵抗の最適値を容易に決定できる。
【００３９】
なお、上記の実施形態では、電界効果トランジスタを構成するゲートの共通部分を複数に分割している。この場合、分割される共通部分を等しい長さとし、また、分割された共通部分に接続するゲートの分岐部分の数を同じにすれば、分割された回路間がバランスし、良好な電気的特性が得られる。
【００４０】
【発明の効果】
本発明によれば、発振の発生を抑えたマイクロ波半導体増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための概略の回路構成図である。
【図２】従来例を説明するための概略の回路構成図である。
【符号の説明】
１１…第１入力側整合回路
１２…第１電界効果トランジスタ
１３…第１出力側整合回路
１４…分岐部
１５…第２入力側整合回路
１６…第２電界効果トランジスタ
１７…第２出力側整合回路
１８…合成部
１９…第２入力側整合回路
２０…第３電界効果トランジスタ
２１…第３出力側整合回路
Ｇ１、Ｇ２、Ｇ３…ゲート
Ｄ１、Ｄ２、Ｄ３…ドレイン
Ｓ１、Ｓ２、Ｓ３…ソース
Ｒ１、Ｒ２、Ｒ３…抵抗
ｒ１、ｒ２…抵抗
ＳＬ１、ＳＬ２、ＳＬ３…スリット
【発明の属する技術分野】
本発明は、マイクロ波の増幅などに使用されるマイクロ波半導体増幅器に関する。
【０００２】
【従来の技術】
マイクロ波を増幅するマイクロ波半導体増幅器を構成する場合、良好な高周波特性が得られるなどの理由から、増幅素子として電界効果トランジスタがよく用いられている。
【０００３】
ここで、従来のマイクロ波半導体増幅器について、増幅素子として電界効果トランジスタを用いた場合を例にとり図２の概略の回路構成図を参照して説明する。
【０００４】
マイクロ波等の入力信号が入力する入力端子ＩＮに第１入力側整合回路３１が接続され、第１入力側整合回路３１に第１電界効果トランジスタ３２が接続されている。第１電界効果トランジスタ３２は、第１入力側整合回路３１に接続されたゲートＧ１、および、第１出力側整合回路３３に接続されたドレインＤ１、ゲートＧ１を挟んでドレインＤ１と反対側に位置するソースＳ１の各電極から構成されている。
【０００５】
ゲートＧ１は、第１入力側整合回路３１に接続される共通部分Ｇ１１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ１２から構成されている。ドレインＤ１も、第１出力側整合回路３３に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１からくしの歯状に分岐する複数の分岐部分Ｄ１２から構成されている。ソースＳ１はビアホール（図示せず）などによってアースに接続されている。ゲートＧ１の共通部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続されている。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス回路Ｂ３、Ｂ４が接続されている。
【０００６】
第１出力側整合回路３３は分岐部３４に接続されている。分岐部３４から分岐した一方の分岐は第２入力側整合回路３５に接続され、第２入力側整合回路３５は第２電界効果トランジスタ３６に接続されている。
【０００７】
第２電界効果トランジスタ３６は、第１電界効果トランジスタ３２と同様、第２入力側整合回路３５に接続されたゲートＧ２、および、第２出力側整合回路３７に接続されたドレインＤ２、ゲートＧ２を挟んでドレインＤ２と反対側に位置するソースＳ２の各電極から構成されている。
【０００８】
ゲートＧ２は、第２入力側整合回路３５に接続される共通部分Ｇ２１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ２２から構成されている。ドレインＤ２も、第２出力側整合回路３７に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１からくしの歯状に分岐する複数の分岐部分Ｄ２２から構成されている。ソースＳ２はビアホール（図示せず）などによってアースに接続されている。ゲートＧ２の共通部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレインＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されている。なお、第２出力側整合回路３７は合成部３８に接続されている。
【０００９】
分岐部３５から分岐した他方の分岐は第３入力側整合回路３９に接続され、第３入力側整合回路３９は第３電界効果トランジスタ４０に接続されている。
【００１０】
第３電界効果トランジスタ４０も、第１電界効果トランジスタ３２と同様、第３入力側整合回路３９に接続されたゲートＧ３、および、第３出力側整合回路４１に接続されたドレインＤ３、ゲートＧ３を挟んでドレインＤ３と反対側に位置するソースＳ３の各電極から構成されている。
【００１１】
ゲートＧ３は、第３入力側整合回路３９に接続される共通部分Ｇ３１およびこの共通部分Ｇ３１からくしの歯状に分岐する複数の分岐部分Ｇ３２から構成されている。ドレインＤ３も、第３出力側整合回路４１に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１からくしの歯状に分岐する複数の分岐部分Ｄ３２から構成されている。ソースＳ３はビアホール（図示せず）などによってアースに接続されている。ゲートＧ３の共通部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレインＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続されている。なお、第３出力側整合回路４１は合成部３８に接続されている。合成部３８は出力端子ＯＵＴに接続されている。
【００１２】
上記した構成において、入力端子ＩＮから入力した入力信号は、第１電界効果トランジスタ３２で増幅される。その後、分岐部３４で２分され、その一方は第２電界効果トランジスタ３６で増幅され合成部３８に到達する。２分された他方は第３電界効果トランジスタ４０で増幅され合成部３８に到達する。合成部３８では、第２電界効果トランジスタ３６および第３電界効果トランジスタ４０で増幅された信号が合成され、出力端子ＯＵＴから出力される。
【００１３】
【発明が解決しようとする課題】
従来のマイクロ波半導体増幅器は、電界効果トランジスタを構成するゲートの各分岐部分は共通部分によって互いに電気的に接続されている。また、ドレインの各分岐部分も共通部分によって互いに電気的に接続されている。このため、たとえば、ゲートの１つの分岐部分から始まり、他の分岐部分、この分岐部分に対応するドレインの分岐部分、他のドレインの分岐部分、この分岐部分に対応する始めのゲートの分岐部分へという結合ループが形成され、発振が生じる場合がある。また、並列に接続されている第２電界効果トランジスタと第３電界効果トランジスタの部分では、たとえば、一方の入力側整合回路から分岐部、他方の入力側整合回路、この入力側整合回路に接続した電界効果トランジスタ、その出力側整合回路、合成部、他方の出力側整合回路、他方の電界効果トランジスタへというループが形成される。このループは長さが長いため、ループによる発振周波数が低くなる。その結果、ループ長で決まる周波数が増幅帯域に入り、ループゲインが大きくなり発振を生じる場合がある。
【００１４】
本発明は、上記した欠点を解決し、発振の発生を抑えたマイクロ波半導体増幅器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明は、入力側整合回路に接続する共通部分およびこの共通部分からくしの歯状に分岐する複数の分岐部分からなるゲート電極、増幅した信号を出力するドレイン電極、アースに接続されるソース電極を有する電界効果トランジスタを具備したマイクロ波半導体増幅器において、前記ゲート電極の分割された共通部分の隣接する同士間に抵抗が接続され、かつ、この抵抗が接続された位置に合わせて前記入力側整合回路のゲート電極側にスリットが設けられている。
【００１６】
【発明の実施の形態】
本発明の実施形態について、増幅素子として電界効果トランジスタを用いた場合を例にとり図１の概略の回路構成図を参照して説明する。
【００１７】
マイクロ波等の入力信号が入力する入力端子ＩＮに第１入力側整合回路１１が接続され、第１入力側整合回路１１に第１電界効果トランジスタ１２が接続されている。第１電界効果トランジスタ１２は、第１入力側整合回路１１に接続されたゲートＧ１、および、第１出力側整合回路１３に接続されたドレインＤ１、ゲートＧ１を挟んでドレインＤ１と反対側に位置するソースＳ１の各電極から構成されている。
【００１８】
ゲートＧ１は、第１入力側整合回路１１に接続される共通部分Ｇ１１およびこの共通部分からくしの歯状に分岐する複数の分岐部分Ｇ１２から構成されている。共通部分Ｇ１１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ１１の隣接する同士間にそれぞれ抵抗Ｒ１が接続されている。
【００１９】
また、第１入力側整合回路１１は、抵抗Ｒ１が接続された位置に合わせて、分割された共通部分Ｇ１１の各間隙と連続するように、ゲートＧ１側にそれぞれスリットＳＬ１が設けられている。
【００２０】
ドレインＤ１も、第１出力側整合回路１３に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１からくしの歯状に分岐する複数の分岐部分Ｄ１２から構成されている。ソースＳ１はビアホール（図示せず）などによってアースに接続されている。ゲートＧ１の共通部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続されている。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス回路Ｂ３、Ｂ４が接続されている。
【００２１】
第１出力側整合回路１３は分岐部１４に接続され、分岐部１４から分岐した一方の分岐は第２入力側整合回路１５に接続され、第２入力側整合回路１５は第２電界効果トランジスタ１６に接続されている。
【００２２】
第２電界効果トランジスタ１６は、第１電界効果トランジスタ１２と同様、第２入力側整合回路１５に接続されたゲートＧ２、および、第２出力側整合回路１７に接続されたドレインＤ２、ゲートＧ２を挟んでドレインＤ２と反対側に位置するソースＳ２の各電極から構成されている。
【００２３】
ゲートＧ２は、第２入力側整合回路１５に接続される共通部分Ｇ２１およびこの共通部分Ｇ２１からくしの歯状に分岐する複数の分岐部分Ｇ２２から構成されている。共通部分Ｇ２１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ２１の隣接する同士間にそれぞれ抵抗Ｒ２が接続されている。
【００２４】
また、第２入力側整合回路１５は、抵抗Ｒ２が接続された位置に合わせて、分割された共通部分Ｇ２１の各間隙と連続するように、ゲートＧ２側にそれぞれスリットＳＬ２が設けられている。
【００２５】
ドレインＤ２も、第２出力側整合回路１７に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１からくしの歯状に分岐する複数の分岐部分Ｄ２２から構成されている。ソースＳ２はビアホール（図示せず）などによってアースに接続されている。ゲートＧ２の共通部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレインＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されている。なお、第２出力側整合回路１７は合成部１８に接続されている。
【００２６】
分岐部１４から分岐した他方の分岐は第３入力側整合回路１９に接続され、第３入力側整合回路１９は第３電界効果トランジスタ２０に接続されている。
【００２７】
第３電界効果トランジスタ２０も、第１電界効果トランジスタ１２と同様、第３入力側整合回路１９に接続されたゲートＧ３、および、第３出力側整合回路２１に接続されたドレインＤ３、ゲートＧ３を挟んでドレインＤ３と反対側に位置するソースＳ３の各電極から構成されている。
【００２８】
ゲートＧ３は、第３入力側整合回路１９に接続される共通部分Ｇ３１およびこの共通部分Ｇ３１からくしの歯状に分岐する複数の分岐部分Ｇ３２から構成されている。共通部分Ｇ３１は、たとえば等しい長さに４分割され、分割された共通部分Ｇ３１の隣接する同士間にそれぞれ抵抗Ｒ３が接続されている。
【００２９】
また、第３入力側整合回路１９は、抵抗Ｒ３が接続された位置に合わせて、分割された共通部分Ｇ３１の各間隙と連続するように、ゲートＧ３側にそれぞれスリットＳＬ３が設けられている。
【００３０】
ドレインＤ３も、第３出力側整合回路２１に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１からくしの歯状に分岐する複数の分岐部分Ｄ３２から構成されている。ソースＳ３はビアホール（図示せず）などによってアースに接続されている。ゲートＧ３の共通部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレインＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続されている。なお、第３出力側整合回路２１は合成部１８に接続されている。
【００３１】
また、第２電界効果トランジスタ１６のゲートＧ２の共通部分Ｇ２１と第３電界効果トランジスタ２０のゲートＧ３の共通部分Ｇ３１との間に線路導体Ｌ１が設けられ、ゲートＧ２の共通部分Ｇ２１と線路導体Ｌ１の一端との間、および、ゲートＧ３の共通部分Ｇ３１と線路導体Ｌ１の他端との間に、それぞれ抵抗ｒ１が接続されている。
【００３２】
また、第２電界効果トランジスタ１６のドレインＤ２の共通部分Ｄ２１と第３電界効果トランジスタ２０のドレインＤ３の共通部分Ｄ３１との間に線路導体Ｌ２が設けられ、ドレインＤ２の共通部分Ｄ２１と線路導体Ｌ２の一端との間、および、ドレインＤ３の共通部分Ｄ３１と線路導体Ｌ２の他端との間に、それぞれ抵抗ｒ２が接続されている。
【００３３】
第２出力側整合回路１７および第３出力側整合回路２１に接続される合成部１８は出力端子ＯＵＴに接続されている。
【００３４】
上記した構成において、入力端子ＩＮから入力した入力信号は、第１電界効果トランジスタ１２で増幅される。その後、分岐部１４で２分され、その一方は第２電界効果トランジスタ１６で増幅され合成部１８に到達する。２分された他方は第３電界効果トランジスタ２０で増幅され合成部１８に到達する。合成部１８では、第２電界効果トランジスタ１６および第３電界効果トランジスタ２０で増幅された信号が合成され、出力端子ＯＵＴから出力される。
【００３５】
上記した構成によれば、増幅素子として機能する各電界効果トランジスタのゲートの共通部分が複数に分割され、分割された共通部分の隣接する同士間に抵抗が接続されている。そのため、電界効果トランジスタのゲートの共通部分を介する分岐部分同士間の結合が小さくなり、ループゲインが抑制され発振が防止される。また、抵抗が接続された位置に合わせて、入力側整合回路のゲート電極側にスリットが設けられている。したがって、入力側整合回路部分を介するゲートの分岐部分同士間の結合が小さくなり、ループゲインが抑制され、発振が防止される。
【００３６】
また、分岐部で分岐した一方の信号を増幅する第２電界効果トランジスタのゲートの共通部分と、他方の信号を増幅する第３電界効果トランジスタのゲートの共通部分との間に線路導体が接続されている。この場合、第２電界効果トランジスタおよび第３電界効果トランジスタを含んで形成されるループが線路導体を経由する形となりループ長が短くなる。そのため、ループの長さで決まる周波数が高くなり増幅帯域から外れ、ループゲインが低くなり発振が防止される。
【００３７】
また、第２電界効果トランジスタのドレインの共通部分と、第３電界効果トランジスタのドレインの共通部分との間に線路導体が接続されている。この場合も、第２電界効果トランジスタおよび第３電界効果トランジスタを含んで形成されるループが線路導体を経由する形となりループ長が短くなる。したがって、ループの長さで決まる周波数が高くなり増幅帯域から外れ、ループゲインが低くなり発振が防止される。
【００３８】
上記した構成では、線路導体との間に接続される抵抗が、第２電界効果トランジスタや第３電界効果トランジスタのゲート、あるいは、第２電界効果トランジスタや第３電界効果トランジスタのドレインに直接接続されている。この場合、線路導体などのインダクタンス成分を介して抵抗が接続されている場合に比して、ループゲインを抑える抵抗の最適値を容易に決定できる。
【００３９】
なお、上記の実施形態では、電界効果トランジスタを構成するゲートの共通部分を複数に分割している。この場合、分割される共通部分を等しい長さとし、また、分割された共通部分に接続するゲートの分岐部分の数を同じにすれば、分割された回路間がバランスし、良好な電気的特性が得られる。
【００４０】
【発明の効果】
本発明によれば、発振の発生を抑えたマイクロ波半導体増幅器を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための概略の回路構成図である。
【図２】従来例を説明するための概略の回路構成図である。
【符号の説明】
１１…第１入力側整合回路
１２…第１電界効果トランジスタ
１３…第１出力側整合回路
１４…分岐部
１５…第２入力側整合回路
１６…第２電界効果トランジスタ
１７…第２出力側整合回路
１８…合成部
１９…第２入力側整合回路
２０…第３電界効果トランジスタ
２１…第３出力側整合回路
Ｇ１、Ｇ２、Ｇ３…ゲート
Ｄ１、Ｄ２、Ｄ３…ドレイン
Ｓ１、Ｓ２、Ｓ３…ソース
Ｒ１、Ｒ２、Ｒ３…抵抗
ｒ１、ｒ２…抵抗
ＳＬ１、ＳＬ２、ＳＬ３…スリット
Claims (4)
- 入力側整合回路に接続する共通部分およびこの共通部分からくしの歯状に分岐する複数の分岐部分からなるゲート電極、増幅した信号を出力するドレイン電極、アースに接続されるソース電極を有する電界効果トランジスタを具備したマイクロ波半導体増幅器において、前記ゲート電極の分割された共通部分の隣接する同士間に抵抗が接続され、かつ、この抵抗が接続された位置に合わせて前記入力側整合回路のゲート電極側にスリットが設けられたマイクロ波半導体増幅器。
- ゲート電極の分割された共通部分は、それぞれが同じ長さである請求項１記載のマイクロ波半導体増幅器。
- ゲート電極の分割された共通部分に、それぞれ同じ数の分岐部分が接続されている請求項１記載のマイクロ波半導体増幅器。
- 第１入力側整合回路に接続する共通部分およびこの共通部分からくしの歯状に分岐する複数の分岐部分からなるゲート電極、第１出力側整合回路に接続するドレイン電極、アースに接続されるソース電極を有し、分割された１つの信号を増幅する第１電界効果トランジスタと、第２入力側整合回路に接続する共通部分およびこの共通部分からくしの歯状に分岐する複数の分岐部分からなるゲート電極、第２出力側整合回路に接続するドレイン電極、アースに接続されるソース電極を有し、分割された他の１つの信号を増幅する第２電界効果トランジスタとを具備したマイクロ波半導体増幅器において、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタそれぞれのゲート電極の分割された共通部分の隣接する同士間に抵抗が接続され、かつ、この抵抗が接続された位置に合わせて、前記第１入力側整合回路および前記第２入力側整合回路それぞれの前記ゲート電極側にスリットが設けられたマイクロ波半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086849A JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086849A JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274415A JP2001274415A (ja) | 2001-10-05 |
| JP3544916B2 true JP3544916B2 (ja) | 2004-07-21 |
Family
ID=18602951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086849A Expired - Fee Related JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544916B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4361313B2 (ja) | 2003-05-08 | 2009-11-11 | 三菱電機株式会社 | 高周波電力増幅器 |
| JP5550316B2 (ja) * | 2009-12-10 | 2014-07-16 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US8384137B2 (en) | 2010-02-23 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2018155668A1 (ja) * | 2017-02-27 | 2018-08-30 | パナソニックＩｐマネジメント株式会社 | 高周波用トランジスタ |
-
2000
- 2000-03-27 JP JP2000086849A patent/JP3544916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274415A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658874B2 (ja) | 高周波半導体装置 | |
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| EP0928501B1 (en) | Miniature active conversion between slotline and coplanar waveguide | |
| JP3544916B2 (ja) | マイクロ波半導体増幅器 | |
| US20040263255A1 (en) | Power amplifier, power distributor, and power combiner | |
| US6476692B2 (en) | Distributed balanced frequency multiplier | |
| JPH07307626A (ja) | マイクロ波高出力増幅器 | |
| JP2008263432A (ja) | 分布型電力増幅器 | |
| JP6366887B2 (ja) | 高周波電力増幅器 | |
| JPH11136011A (ja) | マイクロストリップバランおよび高周波電力増幅器 | |
| JP2005101871A (ja) | 分布型増幅器 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JPH06216670A (ja) | 高出力増幅器 | |
| JP2001053510A (ja) | 高周波回路 | |
| JP2001257546A (ja) | 高周波電力増幅器 | |
| JPH07176986A (ja) | 分布型バラン | |
| JPS58221512A (ja) | 電力増幅装置 | |
| JP2004289749A (ja) | 周波数イコライザ | |
| JPH0738120A (ja) | 高周波高出力増幅器 | |
| JP2003188665A (ja) | マイクロ波高出力増幅器 | |
| JP2591229B2 (ja) | 分布増幅器 | |
| JP3027883B2 (ja) | マイクロ波半導体増幅器 | |
| JPH0738350A (ja) | 電力増幅器 | |
| JPH0845961A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |