JP2001274415A - マイクロ波半導体増幅器 - Google Patents
マイクロ波半導体増幅器Info
- Publication number
- JP2001274415A JP2001274415A JP2000086849A JP2000086849A JP2001274415A JP 2001274415 A JP2001274415 A JP 2001274415A JP 2000086849 A JP2000086849 A JP 2000086849A JP 2000086849 A JP2000086849 A JP 2000086849A JP 2001274415 A JP2001274415 A JP 2001274415A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- effect transistor
- side matching
- field
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 発振の発生を抑えたマイクロ波半導体増幅器
を提供すること。 【解決手段】 第１入力側整合回路１１に接続する共通
部分Ｇ１１およびこの共通部分Ｇ１１から分岐する分岐
部分Ｇ１２からなるゲートＧ１、ドレインＤ１、アース
に接続されるソースＳ１を有する電界効果トランジスタ
１２を具備したマイクロ波半導体増幅器において、分割
されたゲートＧ１の共通部分Ｇ１１間に抵抗Ｒ１が接続
され、かつ、入力側整合回路１１のゲートＧ側に抵抗Ｒ
１が接続された位置に合わせてスリットＳＬ１が設けら
れている。
を提供すること。 【解決手段】 第１入力側整合回路１１に接続する共通
部分Ｇ１１およびこの共通部分Ｇ１１から分岐する分岐
部分Ｇ１２からなるゲートＧ１、ドレインＤ１、アース
に接続されるソースＳ１を有する電界効果トランジスタ
１２を具備したマイクロ波半導体増幅器において、分割
されたゲートＧ１の共通部分Ｇ１１間に抵抗Ｒ１が接続
され、かつ、入力側整合回路１１のゲートＧ側に抵抗Ｒ
１が接続された位置に合わせてスリットＳＬ１が設けら
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波の増幅
などに使用されるマイクロ波半導体増幅器に関する。
などに使用されるマイクロ波半導体増幅器に関する。
【０００２】
【従来の技術】マイクロ波を増幅するマイクロ波半導体
増幅器を構成する場合、良好な高周波特性が得られるな
どの理由から、増幅素子として電界効果トランジスタが
よく用いられている。
増幅器を構成する場合、良好な高周波特性が得られるな
どの理由から、増幅素子として電界効果トランジスタが
よく用いられている。
【０００３】ここで、従来のマイクロ波半導体増幅器に
ついて、増幅素子として電界効果トランジスタを用いた
場合を例にとり図２の概略の回路構成図を参照して説明
する。
ついて、増幅素子として電界効果トランジスタを用いた
場合を例にとり図２の概略の回路構成図を参照して説明
する。
【０００４】マイクロ波等の入力信号が入力する入力端
子ＩＮに第１入力側整合回路３１が接続され、第１入力
側整合回路３１に第１電界効果トランジスタ３２が接続
されている。第１電界効果トランジスタ３２は、第１入
力側整合回路３１に接続されたゲートＧ１、および、第
１出力側整合回路３３に接続されたドレインＤ１、ゲー
トＧ１を挟んでドレインＤ１と反対側に位置するソース
Ｓ１の各電極から構成されている。
子ＩＮに第１入力側整合回路３１が接続され、第１入力
側整合回路３１に第１電界効果トランジスタ３２が接続
されている。第１電界効果トランジスタ３２は、第１入
力側整合回路３１に接続されたゲートＧ１、および、第
１出力側整合回路３３に接続されたドレインＤ１、ゲー
トＧ１を挟んでドレインＤ１と反対側に位置するソース
Ｓ１の各電極から構成されている。
【０００５】ゲートＧ１は、第１入力側整合回路３１に
接続される共通部分Ｇ１１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ１２から構成されて
いる。ドレインＤ１も、第１出力側整合回路３３に接続
される共通部分Ｄ１１およびこの共通部分Ｄ１１からく
しの歯状に分岐する複数の分岐部分Ｄ１２から構成され
ている。ソースＳ１はビアホール（図示せず）などによ
ってアースに接続されている。ゲートＧ１の共通部分Ｇ
１１の両端にバイアス回路Ｂ１、Ｂ２が接続されてい
る。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス
回路Ｂ３、Ｂ４が接続されている。
接続される共通部分Ｇ１１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ１２から構成されて
いる。ドレインＤ１も、第１出力側整合回路３３に接続
される共通部分Ｄ１１およびこの共通部分Ｄ１１からく
しの歯状に分岐する複数の分岐部分Ｄ１２から構成され
ている。ソースＳ１はビアホール（図示せず）などによ
ってアースに接続されている。ゲートＧ１の共通部分Ｇ
１１の両端にバイアス回路Ｂ１、Ｂ２が接続されてい
る。ドレインＤ１の共通部分Ｄ１１の両端にもバイアス
回路Ｂ３、Ｂ４が接続されている。
【０００６】第１出力側整合回路３３は分岐部３４に接
続されている。分岐部３４から分岐した一方の分岐は第
２入力側整合回路３５に接続され、第２入力側整合回路
３５は第２電界効果トランジスタ３６に接続されてい
る。
続されている。分岐部３４から分岐した一方の分岐は第
２入力側整合回路３５に接続され、第２入力側整合回路
３５は第２電界効果トランジスタ３６に接続されてい
る。
【０００７】第２電界効果トランジスタ３６は、第１電
界効果トランジスタ３２と同様、第２入力側整合回路３
５に接続されたゲートＧ２、および、第２出力側整合回
路３７に接続されたドレインＤ２、ゲートＧ２を挟んで
ドレインＤ２と反対側に位置するソースＳ２の各電極か
ら構成されている。
界効果トランジスタ３２と同様、第２入力側整合回路３
５に接続されたゲートＧ２、および、第２出力側整合回
路３７に接続されたドレインＤ２、ゲートＧ２を挟んで
ドレインＤ２と反対側に位置するソースＳ２の各電極か
ら構成されている。
【０００８】ゲートＧ２は、第２入力側整合回路３５に
接続される共通部分Ｇ２１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ２２から構成されて
いる。ドレインＤ２も、第２出力側整合回路３７に接続
される共通部分Ｄ２１およびこの共通部分Ｄ２１からく
しの歯状に分岐する複数の分岐部分Ｄ２２から構成され
ている。ソースＳ２はビアホール（図示せず）などによ
ってアースに接続されている。ゲートＧ２の共通部分Ｇ
２１にバイアス回路Ｂ５が接続されている。ドレインＤ
２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されて
いる。なお、第２出力側整合回路３７は合成部３８に接
続されている。
接続される共通部分Ｇ２１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ２２から構成されて
いる。ドレインＤ２も、第２出力側整合回路３７に接続
される共通部分Ｄ２１およびこの共通部分Ｄ２１からく
しの歯状に分岐する複数の分岐部分Ｄ２２から構成され
ている。ソースＳ２はビアホール（図示せず）などによ
ってアースに接続されている。ゲートＧ２の共通部分Ｇ
２１にバイアス回路Ｂ５が接続されている。ドレインＤ
２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続されて
いる。なお、第２出力側整合回路３７は合成部３８に接
続されている。
【０００９】分岐部３５から分岐した他方の分岐は第３
入力側整合回路３９に接続され、第３入力側整合回路３
９は第３電界効果トランジスタ４０に接続されている。
入力側整合回路３９に接続され、第３入力側整合回路３
９は第３電界効果トランジスタ４０に接続されている。
【００１０】第３電界効果トランジスタ４０も、第１電
界効果トランジスタ３２と同様、第３入力側整合回路３
９に接続されたゲートＧ３、および、第３出力側整合回
路４１に接続されたドレインＤ３、ゲートＧ３を挟んで
ドレインＤ３と反対側に位置するソースＳ３の各電極か
ら構成されている。
界効果トランジスタ３２と同様、第３入力側整合回路３
９に接続されたゲートＧ３、および、第３出力側整合回
路４１に接続されたドレインＤ３、ゲートＧ３を挟んで
ドレインＤ３と反対側に位置するソースＳ３の各電極か
ら構成されている。
【００１１】ゲートＧ３は、第３入力側整合回路３９に
接続される共通部分Ｇ３１およびこの共通部分Ｇ３１か
らくしの歯状に分岐する複数の分岐部分Ｇ３２から構成
されている。ドレインＤ３も、第３出力側整合回路４１
に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１
からくしの歯状に分岐する複数の分岐部分Ｄ３２から構
成されている。ソースＳ３はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ３の共通
部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレ
インＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続
されている。なお、第３出力側整合回路４１は合成部３
８に接続されている。合成部３８は出力端子ＯＵＴに接
続されている。
接続される共通部分Ｇ３１およびこの共通部分Ｇ３１か
らくしの歯状に分岐する複数の分岐部分Ｇ３２から構成
されている。ドレインＤ３も、第３出力側整合回路４１
に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１
からくしの歯状に分岐する複数の分岐部分Ｄ３２から構
成されている。ソースＳ３はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ３の共通
部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレ
インＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続
されている。なお、第３出力側整合回路４１は合成部３
８に接続されている。合成部３８は出力端子ＯＵＴに接
続されている。
【００１２】上記した構成において、入力端子ＩＮから
入力した入力信号は、第１電界効果トランジスタ３２で
増幅される。その後、分岐部３４で２分され、その一方
は第２電界効果トランジスタ３６で増幅され合成部３８
に到達する。２分された他方は第３電界効果トランジス
タ４０で増幅され合成部３８に到達する。合成部３８で
は、第２電界効果トランジスタ３６および第３電界効果
トランジスタ４０で増幅された信号が合成され、出力端
子ＯＵＴから出力される。
入力した入力信号は、第１電界効果トランジスタ３２で
増幅される。その後、分岐部３４で２分され、その一方
は第２電界効果トランジスタ３６で増幅され合成部３８
に到達する。２分された他方は第３電界効果トランジス
タ４０で増幅され合成部３８に到達する。合成部３８で
は、第２電界効果トランジスタ３６および第３電界効果
トランジスタ４０で増幅された信号が合成され、出力端
子ＯＵＴから出力される。
【００１３】
【発明が解決しようとする課題】従来のマイクロ波半導
体増幅器は、電界効果トランジスタを構成するゲートの
各分岐部分は共通部分によって互いに電気的に接続され
ている。また、ドレインの各分岐部分も共通部分によっ
て互いに電気的に接続されている。このため、たとえ
ば、ゲートの１つの分岐部分から始まり、他の分岐部
分、この分岐部分に対応するドレインの分岐部分、他の
ドレインの分岐部分、この分岐部分に対応する始めのゲ
ートの分岐部分へという結合ループが形成され、発振が
生じる場合がある。また、並列に接続されている第２電
界効果トランジスタと第３電界効果トランジスタの部分
では、たとえば、一方の入力側整合回路から分岐部、他
方の入力側整合回路、この入力側整合回路に接続した電
界効果トランジスタ、その出力側整合回路、合成部、他
方の出力側整合回路、他方の電界効果トランジスタへと
いうループが形成される。このループは長さが長いた
め、ループによる発振周波数が低くなる。その結果、ル
ープ長で決まる周波数が増幅帯域に入り、ループゲイン
が大きくなり発振を生じる場合がある。
体増幅器は、電界効果トランジスタを構成するゲートの
各分岐部分は共通部分によって互いに電気的に接続され
ている。また、ドレインの各分岐部分も共通部分によっ
て互いに電気的に接続されている。このため、たとえ
ば、ゲートの１つの分岐部分から始まり、他の分岐部
分、この分岐部分に対応するドレインの分岐部分、他の
ドレインの分岐部分、この分岐部分に対応する始めのゲ
ートの分岐部分へという結合ループが形成され、発振が
生じる場合がある。また、並列に接続されている第２電
界効果トランジスタと第３電界効果トランジスタの部分
では、たとえば、一方の入力側整合回路から分岐部、他
方の入力側整合回路、この入力側整合回路に接続した電
界効果トランジスタ、その出力側整合回路、合成部、他
方の出力側整合回路、他方の電界効果トランジスタへと
いうループが形成される。このループは長さが長いた
め、ループによる発振周波数が低くなる。その結果、ル
ープ長で決まる周波数が増幅帯域に入り、ループゲイン
が大きくなり発振を生じる場合がある。
【００１４】本発明は、上記した欠点を解決し、発振の
発生を抑えたマイクロ波半導体増幅器を提供することを
目的とする。
発生を抑えたマイクロ波半導体増幅器を提供することを
目的とする。
【００１５】
【課題を解決するための手段】本発明は、入力側整合回
路に接続する共通部分およびこの共通部分からくしの歯
状に分岐する複数の分岐部分からなるゲート電極、増幅
した信号を出力するドレイン電極、アースに接続される
ソース電極を有する電界効果トランジスタを具備したマ
イクロ波半導体増幅器において、前記ゲート電極の分割
された共通部分の隣接する同士間に抵抗が接続され、か
つ、この抵抗が接続された位置に合わせて前記入力側整
合回路のゲート電極側にスリットが設けられている。
路に接続する共通部分およびこの共通部分からくしの歯
状に分岐する複数の分岐部分からなるゲート電極、増幅
した信号を出力するドレイン電極、アースに接続される
ソース電極を有する電界効果トランジスタを具備したマ
イクロ波半導体増幅器において、前記ゲート電極の分割
された共通部分の隣接する同士間に抵抗が接続され、か
つ、この抵抗が接続された位置に合わせて前記入力側整
合回路のゲート電極側にスリットが設けられている。
【００１６】
【発明の実施の形態】本発明の実施形態について、増幅
素子として電界効果トランジスタを用いた場合を例にと
り図１の概略の回路構成図を参照して説明する。
素子として電界効果トランジスタを用いた場合を例にと
り図１の概略の回路構成図を参照して説明する。
【００１７】マイクロ波等の入力信号が入力する入力端
子ＩＮに第１入力側整合回路１１が接続され、第１入力
側整合回路１１に第１電界効果トランジスタ１２が接続
されている。第１電界効果トランジスタ１２は、第１入
力側整合回路１１に接続されたゲートＧ１、および、第
１出力側整合回路１３に接続されたドレインＤ１、ゲー
トＧ１を挟んでドレインＤ１と反対側に位置するソース
Ｓ１の各電極から構成されている。
子ＩＮに第１入力側整合回路１１が接続され、第１入力
側整合回路１１に第１電界効果トランジスタ１２が接続
されている。第１電界効果トランジスタ１２は、第１入
力側整合回路１１に接続されたゲートＧ１、および、第
１出力側整合回路１３に接続されたドレインＤ１、ゲー
トＧ１を挟んでドレインＤ１と反対側に位置するソース
Ｓ１の各電極から構成されている。
【００１８】ゲートＧ１は、第１入力側整合回路１１に
接続される共通部分Ｇ１１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ１２から構成されて
いる。共通部分Ｇ１１は、たとえば等しい長さに４分割
され、分割された共通部分Ｇ１１の隣接する同士間にそ
れぞれ抵抗Ｒ１が接続されている。
接続される共通部分Ｇ１１およびこの共通部分からくし
の歯状に分岐する複数の分岐部分Ｇ１２から構成されて
いる。共通部分Ｇ１１は、たとえば等しい長さに４分割
され、分割された共通部分Ｇ１１の隣接する同士間にそ
れぞれ抵抗Ｒ１が接続されている。
【００１９】また、第１入力側整合回路１１は、抵抗Ｒ
１が接続された位置に合わせて、分割された共通部分Ｇ
１１の各間隙と連続するように、ゲートＧ１側にそれぞ
れスリットＳＬ１が設けられている。
１が接続された位置に合わせて、分割された共通部分Ｇ
１１の各間隙と連続するように、ゲートＧ１側にそれぞ
れスリットＳＬ１が設けられている。
【００２０】ドレインＤ１も、第１出力側整合回路１３
に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１
からくしの歯状に分岐する複数の分岐部分Ｄ１２から構
成されている。ソースＳ１はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ１の共通
部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続され
ている。ドレインＤ１の共通部分Ｄ１１の両端にもバイ
アス回路Ｂ３、Ｂ４が接続されている。
に接続される共通部分Ｄ１１およびこの共通部分Ｄ１１
からくしの歯状に分岐する複数の分岐部分Ｄ１２から構
成されている。ソースＳ１はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ１の共通
部分Ｇ１１の両端にバイアス回路Ｂ１、Ｂ２が接続され
ている。ドレインＤ１の共通部分Ｄ１１の両端にもバイ
アス回路Ｂ３、Ｂ４が接続されている。
【００２１】第１出力側整合回路１３は分岐部１４に接
続され、分岐部１４から分岐した一方の分岐は第２入力
側整合回路１５に接続され、第２入力側整合回路１５は
第２電界効果トランジスタ１６に接続されている。
続され、分岐部１４から分岐した一方の分岐は第２入力
側整合回路１５に接続され、第２入力側整合回路１５は
第２電界効果トランジスタ１６に接続されている。
【００２２】第２電界効果トランジスタ１６は、第１電
界効果トランジスタ１２と同様、第２入力側整合回路１
５に接続されたゲートＧ２、および、第２出力側整合回
路１７に接続されたドレインＤ２、ゲートＧ２を挟んで
ドレインＤ２と反対側に位置するソースＳ２の各電極か
ら構成されている。
界効果トランジスタ１２と同様、第２入力側整合回路１
５に接続されたゲートＧ２、および、第２出力側整合回
路１７に接続されたドレインＤ２、ゲートＧ２を挟んで
ドレインＤ２と反対側に位置するソースＳ２の各電極か
ら構成されている。
【００２３】ゲートＧ２は、第２入力側整合回路１５に
接続される共通部分Ｇ２１およびこの共通部分Ｇ２１か
らくしの歯状に分岐する複数の分岐部分Ｇ２２から構成
されている。共通部分Ｇ２１は、たとえば等しい長さに
４分割され、分割された共通部分Ｇ２１の隣接する同士
間にそれぞれ抵抗Ｒ２が接続されている。
接続される共通部分Ｇ２１およびこの共通部分Ｇ２１か
らくしの歯状に分岐する複数の分岐部分Ｇ２２から構成
されている。共通部分Ｇ２１は、たとえば等しい長さに
４分割され、分割された共通部分Ｇ２１の隣接する同士
間にそれぞれ抵抗Ｒ２が接続されている。
【００２４】また、第２入力側整合回路１５は、抵抗Ｒ
２が接続された位置に合わせて、分割された共通部分Ｇ
２１の各間隙と連続するように、ゲートＧ２側にそれぞ
れスリットＳＬ２が設けられている。
２が接続された位置に合わせて、分割された共通部分Ｇ
２１の各間隙と連続するように、ゲートＧ２側にそれぞ
れスリットＳＬ２が設けられている。
【００２５】ドレインＤ２も、第２出力側整合回路１７
に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１
からくしの歯状に分岐する複数の分岐部分Ｄ２２から構
成されている。ソースＳ２はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ２の共通
部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレ
インＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続
されている。なお、第２出力側整合回路１７は合成部１
８に接続されている。
に接続される共通部分Ｄ２１およびこの共通部分Ｄ２１
からくしの歯状に分岐する複数の分岐部分Ｄ２２から構
成されている。ソースＳ２はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ２の共通
部分Ｇ２１にバイアス回路Ｂ５が接続されている。ドレ
インＤ２の共通部分Ｄ２１にもバイアス回路Ｂ６が接続
されている。なお、第２出力側整合回路１７は合成部１
８に接続されている。
【００２６】分岐部１４から分岐した他方の分岐は第３
入力側整合回路１９に接続され、第３入力側整合回路１
９は第３電界効果トランジスタ２０に接続されている。
入力側整合回路１９に接続され、第３入力側整合回路１
９は第３電界効果トランジスタ２０に接続されている。
【００２７】第３電界効果トランジスタ２０も、第１電
界効果トランジスタ１２と同様、第３入力側整合回路１
９に接続されたゲートＧ３、および、第３出力側整合回
路２１に接続されたドレインＤ３、ゲートＧ３を挟んで
ドレインＤ３と反対側に位置するソースＳ３の各電極か
ら構成されている。
界効果トランジスタ１２と同様、第３入力側整合回路１
９に接続されたゲートＧ３、および、第３出力側整合回
路２１に接続されたドレインＤ３、ゲートＧ３を挟んで
ドレインＤ３と反対側に位置するソースＳ３の各電極か
ら構成されている。
【００２８】ゲートＧ３は、第３入力側整合回路１９に
接続される共通部分Ｇ３１およびこの共通部分Ｇ３１か
らくしの歯状に分岐する複数の分岐部分Ｇ３２から構成
されている。共通部分Ｇ３１は、たとえば等しい長さに
４分割され、分割された共通部分Ｇ３１の隣接する同士
間にそれぞれ抵抗Ｒ３が接続されている。
接続される共通部分Ｇ３１およびこの共通部分Ｇ３１か
らくしの歯状に分岐する複数の分岐部分Ｇ３２から構成
されている。共通部分Ｇ３１は、たとえば等しい長さに
４分割され、分割された共通部分Ｇ３１の隣接する同士
間にそれぞれ抵抗Ｒ３が接続されている。
【００２９】また、第３入力側整合回路１９は、抵抗Ｒ
３が接続された位置に合わせて、分割された共通部分Ｇ
３１の各間隙と連続するように、ゲートＧ３側にそれぞ
れスリットＳＬ３が設けられている。
３が接続された位置に合わせて、分割された共通部分Ｇ
３１の各間隙と連続するように、ゲートＧ３側にそれぞ
れスリットＳＬ３が設けられている。
【００３０】ドレインＤ３も、第３出力側整合回路２１
に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１
からくしの歯状に分岐する複数の分岐部分Ｄ３２から構
成されている。ソースＳ３はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ３の共通
部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレ
インＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続
されている。なお、第３出力側整合回路２１は合成部１
８に接続されている。
に接続される共通部分Ｄ３１およびこの共通部分Ｄ３１
からくしの歯状に分岐する複数の分岐部分Ｄ３２から構
成されている。ソースＳ３はビアホール（図示せず）な
どによってアースに接続されている。ゲートＧ３の共通
部分Ｇ３１にバイアス回路Ｂ７が接続されている。ドレ
インＤ３の共通部分Ｄ３１にもバイアス回路Ｂ８が接続
されている。なお、第３出力側整合回路２１は合成部１
８に接続されている。
【００３１】また、第２電界効果トランジスタ１６のゲ
ートＧ２の共通部分Ｇ２１と第３電界効果トランジスタ
２０のゲートＧ３の共通部分Ｇ３１との間に線路導体Ｌ
１が設けられ、ゲートＧ２の共通部分Ｇ２１と線路導体
Ｌ１の一端との間、および、ゲートＧ３の共通部分Ｇ３
１と線路導体Ｌ１の他端との間に、それぞれ抵抗ｒ１が
接続されている。
ートＧ２の共通部分Ｇ２１と第３電界効果トランジスタ
２０のゲートＧ３の共通部分Ｇ３１との間に線路導体Ｌ
１が設けられ、ゲートＧ２の共通部分Ｇ２１と線路導体
Ｌ１の一端との間、および、ゲートＧ３の共通部分Ｇ３
１と線路導体Ｌ１の他端との間に、それぞれ抵抗ｒ１が
接続されている。
【００３２】また、第２電界効果トランジスタ１６のド
レインＤ２の共通部分Ｄ２１と第３電界効果トランジス
タ２０のドレインＤ３の共通部分Ｄ３１との間に線路導
体Ｌ２が設けられ、ドレインＤ２の共通部分Ｄ２１と線
路導体Ｌ２の一端との間、および、ドレインＤ３の共通
部分Ｄ３１と線路導体Ｌ２の他端との間に、それぞれ抵
抗ｒ２が接続されている。
レインＤ２の共通部分Ｄ２１と第３電界効果トランジス
タ２０のドレインＤ３の共通部分Ｄ３１との間に線路導
体Ｌ２が設けられ、ドレインＤ２の共通部分Ｄ２１と線
路導体Ｌ２の一端との間、および、ドレインＤ３の共通
部分Ｄ３１と線路導体Ｌ２の他端との間に、それぞれ抵
抗ｒ２が接続されている。
【００３３】第２出力側整合回路１７および第３出力側
整合回路２１に接続される合成部１８は出力端子ＯＵＴ
に接続されている。
整合回路２１に接続される合成部１８は出力端子ＯＵＴ
に接続されている。
【００３４】上記した構成において、入力端子ＩＮから
入力した入力信号は、第１電界効果トランジスタ１２で
増幅される。その後、分岐部１４で２分され、その一方
は第２電界効果トランジスタ１６で増幅され合成部１８
に到達する。２分された他方は第３電界効果トランジス
タ２０で増幅され合成部１８に到達する。合成部１８で
は、第２電界効果トランジスタ１６および第３電界効果
トランジスタ２０で増幅された信号が合成され、出力端
子ＯＵＴから出力される。
入力した入力信号は、第１電界効果トランジスタ１２で
増幅される。その後、分岐部１４で２分され、その一方
は第２電界効果トランジスタ１６で増幅され合成部１８
に到達する。２分された他方は第３電界効果トランジス
タ２０で増幅され合成部１８に到達する。合成部１８で
は、第２電界効果トランジスタ１６および第３電界効果
トランジスタ２０で増幅された信号が合成され、出力端
子ＯＵＴから出力される。
【００３５】上記した構成によれば、増幅素子として機
能する各電界効果トランジスタのゲートの共通部分が複
数に分割され、分割された共通部分の隣接する同士間に
抵抗が接続されている。そのため、電界効果トランジス
タのゲートの共通部分を介する分岐部分同士間の結合が
小さくなり、ループゲインが抑制され発振が防止され
る。また、抵抗が接続された位置に合わせて、入力側整
合回路のゲート電極側にスリットが設けられている。し
たがって、入力側整合回路部分を介するゲートの分岐部
分同士間の結合が小さくなり、ループゲインが抑制さ
れ、発振が防止される。
能する各電界効果トランジスタのゲートの共通部分が複
数に分割され、分割された共通部分の隣接する同士間に
抵抗が接続されている。そのため、電界効果トランジス
タのゲートの共通部分を介する分岐部分同士間の結合が
小さくなり、ループゲインが抑制され発振が防止され
る。また、抵抗が接続された位置に合わせて、入力側整
合回路のゲート電極側にスリットが設けられている。し
たがって、入力側整合回路部分を介するゲートの分岐部
分同士間の結合が小さくなり、ループゲインが抑制さ
れ、発振が防止される。
【００３６】また、分岐部で分岐した一方の信号を増幅
する第２電界効果トランジスタのゲートの共通部分と、
他方の信号を増幅する第３電界効果トランジスタのゲー
トの共通部分との間に線路導体が接続されている。この
場合、第２電界効果トランジスタおよび第３電界効果ト
ランジスタを含んで形成されるループが線路導体を経由
する形となりループ長が短くなる。そのため、ループの
長さで決まる周波数が高くなり増幅帯域から外れ、ルー
プゲインが低くなり発振が防止される。
する第２電界効果トランジスタのゲートの共通部分と、
他方の信号を増幅する第３電界効果トランジスタのゲー
トの共通部分との間に線路導体が接続されている。この
場合、第２電界効果トランジスタおよび第３電界効果ト
ランジスタを含んで形成されるループが線路導体を経由
する形となりループ長が短くなる。そのため、ループの
長さで決まる周波数が高くなり増幅帯域から外れ、ルー
プゲインが低くなり発振が防止される。
【００３７】また、第２電界効果トランジスタのドレイ
ンの共通部分と、第３電界効果トランジスタのドレイン
の共通部分との間に線路導体が接続されている。この場
合も、第２電界効果トランジスタおよび第３電界効果ト
ランジスタを含んで形成されるループが線路導体を経由
する形となりループ長が短くなる。したがって、ループ
の長さで決まる周波数が高くなり増幅帯域から外れ、ル
ープゲインが低くなり発振が防止される。
ンの共通部分と、第３電界効果トランジスタのドレイン
の共通部分との間に線路導体が接続されている。この場
合も、第２電界効果トランジスタおよび第３電界効果ト
ランジスタを含んで形成されるループが線路導体を経由
する形となりループ長が短くなる。したがって、ループ
の長さで決まる周波数が高くなり増幅帯域から外れ、ル
ープゲインが低くなり発振が防止される。
【００３８】上記した構成では、線路導体との間に接続
される抵抗が、第２電界効果トランジスタや第３電界効
果トランジスタのゲート、あるいは、第２電界効果トラ
ンジスタや第３電界効果トランジスタのドレインに直接
接続されている。この場合、線路導体などのインダクタ
ンス成分を介して抵抗が接続されている場合に比して、
ループゲインを抑える抵抗の最適値を容易に決定でき
る。
される抵抗が、第２電界効果トランジスタや第３電界効
果トランジスタのゲート、あるいは、第２電界効果トラ
ンジスタや第３電界効果トランジスタのドレインに直接
接続されている。この場合、線路導体などのインダクタ
ンス成分を介して抵抗が接続されている場合に比して、
ループゲインを抑える抵抗の最適値を容易に決定でき
る。
【００３９】なお、上記の実施形態では、電界効果トラ
ンジスタを構成するゲートの共通部分を複数に分割して
いる。この場合、分割される共通部分を等しい長さと
し、また、分割された共通部分に接続するゲートの分岐
部分の数を同じにすれば、分割された回路間がバランス
し、良好な電気的特性が得られる。
ンジスタを構成するゲートの共通部分を複数に分割して
いる。この場合、分割される共通部分を等しい長さと
し、また、分割された共通部分に接続するゲートの分岐
部分の数を同じにすれば、分割された回路間がバランス
し、良好な電気的特性が得られる。
【００４０】
【発明の効果】本発明によれば、発振の発生を抑えたマ
イクロ波半導体増幅器を実現できる。
イクロ波半導体増幅器を実現できる。
【図１】本発明の実施形態を説明するための概略の回路
構成図である。
構成図である。
【図２】従来例を説明するための概略の回路構成図であ
る。
る。
１１…第１入力側整合回路 １２…第１電界効果トランジスタ １３…第１出力側整合回路 １４…分岐部 １５…第２入力側整合回路 １６…第２電界効果トランジスタ １７…第２出力側整合回路 １８…合成部 １９…第２入力側整合回路 ２０…第３電界効果トランジスタ ２１…第３出力側整合回路 Ｇ１、Ｇ２、Ｇ３…ゲート Ｄ１、Ｄ２、Ｄ３…ドレイン Ｓ１、Ｓ２、Ｓ３…ソース Ｒ１、Ｒ２、Ｒ３…抵抗 ｒ１、ｒ２…抵抗 ＳＬ１、ＳＬ２、ＳＬ３…スリット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｐ 5/19 Ｈ０１Ｌ 29/80 Ｅ Ｈ０３Ｆ 3/60 3/68 Ｆターム(参考） 5F038 AZ01 DF02 EZ20 5F102 FA07 GA01 GA17 GA18 GB01 GC01 GD01 GS09 5J067 AA04 AA21 AA41 CA54 CA71 FA16 FA20 HA09 HA25 KA29 KA48 KA68 KS03 LS12 MA08 MA19 MA22 QA03 QS04 TA01 5J069 AA04 AA21 AA41 CA54 CA71 FA16 FA20 HA09 HA25 KA29 KA48 KA68 KC06 KC07 MA19 MA22 QA03 TA01
Claims (6)
- 【請求項１】 入力側整合回路に接続する共通部分およ
びこの共通部分からくしの歯状に分岐する複数の分岐部
分からなるゲート電極、増幅した信号を出力するドレイ
ン電極、アースに接続されるソース電極を有する電界効
果トランジスタを具備したマイクロ波半導体増幅器にお
いて、前記ゲート電極の分割された共通部分の隣接する
同士間に抵抗が接続され、かつ、この抵抗が接続された
位置に合わせて前記入力側整合回路のゲート電極側にス
リットが設けられたマイクロ波半導体増幅器。 - 【請求項２】 ゲート電極の分割された共通部分は、そ
れぞれがほぼ同じ長さである請求項１記載のマイクロ波
半導体増幅器。 - 【請求項３】 ゲート電極の分割された共通部分に、そ
れぞれ同じ数の分岐部分が接続されている請求項１記載
のマイクロ波半導体増幅器。 - 【請求項４】 第１入力側整合回路に接続する共通部分
およびこの共通部分からくしの歯状に分岐する複数の分
岐部分からなるゲート電極、第１出力側整合回路に接続
するドレイン電極、アースに接続されるソース電極を有
し、分割された１つの信号を増幅する第１電界効果トラ
ンジスタと、第２入力側整合回路に接続する共通部分お
よびこの共通部分からくしの歯状に分岐する複数の分岐
部分からなるゲート電極、第２出力側整合回路に接続す
るドレイン電極、アースに接続されるソース電極を有
し、分割された他の１つの信号を増幅する第２電界効果
トランジスタとを具備したマイクロ波半導体増幅器にお
いて、前記第１電界効果トランジスタおよび前記第２電
界効果トランジスタそれぞれのゲート電極の分割された
共通部分の隣接する同士間に抵抗が接続され、かつ、こ
の抵抗が接続された位置に合わせて、前記第１入力側整
合回路および前記第２入力側整合回路それぞれの前記ゲ
ート電極側にスリットが設けられたマイクロ波半導体増
幅器。 - 【請求項５】 第１入力側整合回路に接続するゲート電
極、第１出力側整合回路に接続するドレイン電極、アー
スに接続されるソース電極を有し、分割された１つの信
号を増幅する第１電界効果トランジスタと、第２入力側
整合回路に接続するゲート電極、第２出力側整合回路に
接続するドレイン電極、アースに接続されるソース電極
を有し、分割された他の１つの信号を増幅する第２電界
効果トランジスタとを具備したマイクロ波半導体増幅器
において、前記第１電界効果トランジスタのゲート電極
と前記第２電界効果トランジスタのゲート電極との間に
線路導体を設け、かつ、前記第１電界効果トランジスタ
のゲート電極と前記線路導体の一端との間および前記第
２電界効果トランジスタのゲート電極と前記線路導体の
他端との間にそれぞれ抵抗を接続したマイクロ波半導体
増幅器。 - 【請求項６】 第１入力側整合回路に接続するゲート電
極、第１出力側整合回路に接続するドレイン電極、アー
スに接続されるソース電極を有し、分割された１つの信
号を増幅する第１電界効果トランジスタと、第２入力側
整合回路に接続するゲート電極、第２出力側整合回路に
接続するドレイン電極、アースに接続されるソース電極
を有し、分割された他の１つの信号を増幅する第２電界
効果トランジスタとを具備したマイクロ波半導体増幅器
において、前記第１電界効果トランジスタのドレイン電
極と前記第２電界効果トランジスタのドレイン電極との
間に線路導体を設け、前記第１電界効果トランジスタの
ドレイン電極と前記線路導体の一端との間および前記第
２電界効果トランジスタのドレイン電極と前記線路導体
の他端との間にそれぞれ抵抗を接続したマイクロ波半導
体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086849A JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086849A JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274415A true JP2001274415A (ja) | 2001-10-05 |
| JP3544916B2 JP3544916B2 (ja) | 2004-07-21 |
Family
ID=18602951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086849A Expired - Fee Related JP3544916B2 (ja) | 2000-03-27 | 2000-03-27 | マイクロ波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544916B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030698B2 (en) | 2003-05-08 | 2006-04-18 | Mitsubishi Denki Kabushiki Kaisha | High-frequency power amplifier |
| JP2011124365A (ja) * | 2009-12-10 | 2011-06-23 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US8384137B2 (en) | 2010-02-23 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2018155668A1 (ja) * | 2017-02-27 | 2018-08-30 | パナソニックＩｐマネジメント株式会社 | 高周波用トランジスタ |
-
2000
- 2000-03-27 JP JP2000086849A patent/JP3544916B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030698B2 (en) | 2003-05-08 | 2006-04-18 | Mitsubishi Denki Kabushiki Kaisha | High-frequency power amplifier |
| JP2011124365A (ja) * | 2009-12-10 | 2011-06-23 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US8384137B2 (en) | 2010-02-23 | 2013-02-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2018155668A1 (ja) * | 2017-02-27 | 2018-08-30 | パナソニックＩｐマネジメント株式会社 | 高周波用トランジスタ |
| CN110326091A (zh) * | 2017-02-27 | 2019-10-11 | 松下知识产权经营株式会社 | 高频用晶体管 |
| US10756165B2 (en) | 2017-02-27 | 2020-08-25 | Panasonic Semiconductor Solutions Co., Ltd. | High-frequency transistor |
| US11195904B2 (en) | 2017-02-27 | 2021-12-07 | Nuvoton Technology Corporation Japan | High-frequency transistor |
| CN110326091B (zh) * | 2017-02-27 | 2023-05-23 | 新唐科技日本株式会社 | 高频用晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3544916B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5658874B2 (ja) | 高周波半導体装置 | |
| AU681050B2 (en) | Coplanar waveguide-mounted flip chip | |
| JPH0870207A (ja) | インピーダンス整合回路 | |
| TW444428B (en) | Reactively compensated power transistor circuits | |
| EP0928501A1 (en) | Miniature active conversion between slotline and coplanar waveguide | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| JP2001274415A (ja) | マイクロ波半導体増幅器 | |
| JPS62206912A (ja) | 分布増幅回路 | |
| JPH06224663A (ja) | 半導体装置 | |
| JP2008263432A (ja) | 分布型電力増幅器 | |
| JP6366887B2 (ja) | 高周波電力増幅器 | |
| JPH07283668A (ja) | 高周波増幅器 | |
| US6730945B2 (en) | Semiconductor device | |
| US10951179B2 (en) | Impedance control unit | |
| JPH11136011A (ja) | マイクロストリップバランおよび高周波電力増幅器 | |
| JP2005101871A (ja) | 分布型増幅器 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP2001053510A (ja) | 高周波回路 | |
| JP2841724B2 (ja) | 半導体装置 | |
| CN116711154A (zh) | 放大器 | |
| JP2000165115A (ja) | 伝送線路トランスおよび該伝送線路トランスを用いた電力増幅器 | |
| JP2004289749A (ja) | 周波数イコライザ | |
| JPH07176986A (ja) | 分布型バラン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |