JPH06224663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06224663A JPH06224663A JP5275550A JP27555093A JPH06224663A JP H06224663 A JPH06224663 A JP H06224663A JP 5275550 A JP5275550 A JP 5275550A JP 27555093 A JP27555093 A JP 27555093A JP H06224663 A JPH06224663 A JP H06224663A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- stub
- ground
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
- H03F3/607—Distributed amplifiers using FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高周波数の作動帯域で生ずる発振から保護さ
れる分布集積回路を具える半導体装置を提供する。 【構成】 分布型モノリシック集積回路を基板上に具
え、高周波域及び／又はマイクロ波域で作動する半導体
装置であって、分布型回路が電極を有する少なくとも１
個のトランジスタをそれぞれ有する複数の結合された段
を具え、これら第１の電極の少なくとも１個の電極をＡ
Ｃ接地する。各ＡＣ段において、第１の電極は２個の枝
格を介して接地し、第１の枝格は第１の接地スタブに直
接接続し、第２の枝格は抵抗を介して第２の接地スタブ
に接続する。
れる分布集積回路を具える半導体装置を提供する。 【構成】 分布型モノリシック集積回路を基板上に具
え、高周波域及び／又はマイクロ波域で作動する半導体
装置であって、分布型回路が電極を有する少なくとも１
個のトランジスタをそれぞれ有する複数の結合された段
を具え、これら第１の電極の少なくとも１個の電極をＡ
Ｃ接地する。各ＡＣ段において、第１の電極は２個の枝
格を介して接地し、第１の枝格は第１の接地スタブに直
接接続し、第２の枝格は抵抗を介して第２の接地スタブ
に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に分布型モノリ
シック集積回路を具えた高周波数帯及び／又はマイクロ
波帯で動作する半導体装置であって、前記分布回路が各
々少なくとも１つのトランジスタを有する互に結合され
た複数の段を具え、各トランジスタの少くとも一つの電
極をＡＣ接地して成る半導体装置に関するものである。
本発明は電気通信の分野で使用されるモノリシック集積
回路（ＭＭＩＣ）の実現に適用し得る。
シック集積回路を具えた高周波数帯及び／又はマイクロ
波帯で動作する半導体装置であって、前記分布回路が各
々少なくとも１つのトランジスタを有する互に結合され
た複数の段を具え、各トランジスタの少くとも一つの電
極をＡＣ接地して成る半導体装置に関するものである。
本発明は電気通信の分野で使用されるモノリシック集積
回路（ＭＭＩＣ）の実現に適用し得る。
【０００２】
【従来の技術】分布増幅器は米国特許第４，８５３，６
４９号明細書から既知である。この特許明細書には、互
に結合された複数の電界効果トランジスタ素子を具え、
それらのゲートを一つのゲートラインに接続し、それら
のドレインを一つのドレインラインに接続し、このゲー
トラインとドレインラインをインダクタで形成して成る
増幅器が開示されている。他方、この増幅器内のトラン
ジスタのソースは、直流ソース電位を所定値に調整する
自己バイアス回路を有している。
４９号明細書から既知である。この特許明細書には、互
に結合された複数の電界効果トランジスタ素子を具え、
それらのゲートを一つのゲートラインに接続し、それら
のドレインを一つのドレインラインに接続し、このゲー
トラインとドレインラインをインダクタで形成して成る
増幅器が開示されている。他方、この増幅器内のトラン
ジスタのソースは、直流ソース電位を所定値に調整する
自己バイアス回路を有している。
【０００３】このソース自己バイアス回路は分布増幅器
の各トランジスタに接続され、各ソースと接地との間に
並列に配置されたキャパシタと抵抗とを有している。
の各トランジスタに接続され、各ソースと接地との間に
並列に配置されたキャパシタと抵抗とを有している。
【０００４】キャパシタはマイクロ波帯においてソース
を接地するのに使用される。従って、このキャパシタは
マイクロ波短絡回路を実現するために十分高い値、例え
ばトランジスタのゲート−ソース間キャパシタンスの値
の３〜４倍にする必要がある。
を接地するのに使用される。従って、このキャパシタは
マイクロ波短絡回路を実現するために十分高い値、例え
ばトランジスタのゲート−ソース間キャパシタンスの値
の３〜４倍にする必要がある。
【０００５】抵抗は対地直流ソース電位の値を調整する
のに使用される。従って、この抵抗はその端子に無視し
得ない好適電位を設定するために十分高い値にする必要
がある。
のに使用される。従って、この抵抗はその端子に無視し
得ない好適電位を設定するために十分高い値にする必要
がある。
【０００６】抵抗−キャパシタ並列回路は、高利得分布
増幅器においてどうしても発生する傾向を有している発
振を生起或は増幅する有害作用を有している。
増幅器においてどうしても発生する傾向を有している発
振を生起或は増幅する有害作用を有している。
【０００７】他方、この並列回路は、一つのドレインフ
ィンガと、ドレインフィンガの両側にそれぞれ配置され
た２つのゲートフィンガと、このアセンブリの両側にそ
れぞれ配置された２つのソースフィンガとを有するイン
タディジタル型のトランジスタに適用されている。
ィンガと、ドレインフィンガの両側にそれぞれ配置され
た２つのゲートフィンガと、このアセンブリの両側にそ
れぞれ配置された２つのソースフィンガとを有するイン
タディジタル型のトランジスタに適用されている。
【０００８】従来回路の一例では、トランジスタを基板
上に一列に配置すると共に、それらの電極を並列に配置
し、一つのトランジスタのソースフィンガを前段のトラ
ンジスタのソースフィンガ及び次のトランジスタのソー
スフィンガ（最初と最後のトランジスタは除く）に対向
させる。
上に一列に配置すると共に、それらの電極を並列に配置
し、一つのトランジスタのソースフィンガを前段のトラ
ンジスタのソースフィンガ及び次のトランジスタのソー
スフィンガ（最初と最後のトランジスタは除く）に対向
させる。
【０００９】トランジスタ間に金属被膜を設けて接地ス
タブを形成する。この金属被膜は基板の反対側面上に設
けられた接地面にスルーホールを介して接続される。
タブを形成する。この金属被膜は基板の反対側面上に設
けられた接地面にスルーホールを介して接続される。
【００１０】前記特許明細書の図１５に示された従来回
路の特定の実施例では、各ソースフィンガをエアブリッ
ジを終了、接地スタッブの表面上に実現したプレーナキ
ャパシタに接続し、こうしてトランジスタ間において互
に対向すると共にこれらトランジスタと整列する２つの
キャパシタを実現している。各トランジスタのソースフ
ィンガの一つを導電ラインで延長してこのソースフィン
ガを、この導電ラインと接地スタブとの間の基板表面部
分に位置するがこれらトランジスタ整列して位置しない
抵抗に接続する。
路の特定の実施例では、各ソースフィンガをエアブリッ
ジを終了、接地スタッブの表面上に実現したプレーナキ
ャパシタに接続し、こうしてトランジスタ間において互
に対向すると共にこれらトランジスタと整列する２つの
キャパシタを実現している。各トランジスタのソースフ
ィンガの一つを導電ラインで延長してこのソースフィン
ガを、この導電ラインと接地スタブとの間の基板表面部
分に位置するがこれらトランジスタ整列して位置しない
抵抗に接続する。
【００１１】前記特許明細書によれば、この構成は、ト
ランジスタのドレインを接続してドレインラインを形成
するインダクタを構成するマイクロ波ラインの寸法並び
にゲートラインを形成する同様の機能を有するマイクロ
波ラインの寸法を変更する必要がないようにするために
選択されている。
ランジスタのドレインを接続してドレインラインを形成
するインダクタを構成するマイクロ波ラインの寸法並び
にゲートラインを形成する同様の機能を有するマイクロ
波ラインの寸法を変更する必要がないようにするために
選択されている。
【００１２】実際には、ソースフィンガと接地スタブと
の間に実現すべき自己バイアス回路のキャパシタは、そ
の機能の結果としてかなり大きな寸法を有する問題とが
あるが、プレーナ構造のためにこれらキャパシタは接地
スタブ上に実現することができると共に、互いの対向キ
ャパシタンス間にアイソレーションスリットの形状を用
いることによりこれらキャパシタを、トランジスタ間の
間隔を大きくしすぎることなく集積することができる。
これに対し、この実施例では自己バイアス回路の抵抗を
トランジスタ及びキャパシタと一列に配置することもで
きない。その理由は、抵抗をトランジスタ間に挿入する
と、これら抵抗の寸法がかなり大きいという事実のため
に、ソース自己バイアス回路を含まない、類似の回路に
比べてゲートライン及びドレインラインの寸法の大きす
ぎる劣化を生ずるためである。
の間に実現すべき自己バイアス回路のキャパシタは、そ
の機能の結果としてかなり大きな寸法を有する問題とが
あるが、プレーナ構造のためにこれらキャパシタは接地
スタブ上に実現することができると共に、互いの対向キ
ャパシタンス間にアイソレーションスリットの形状を用
いることによりこれらキャパシタを、トランジスタ間の
間隔を大きくしすぎることなく集積することができる。
これに対し、この実施例では自己バイアス回路の抵抗を
トランジスタ及びキャパシタと一列に配置することもで
きない。その理由は、抵抗をトランジスタ間に挿入する
と、これら抵抗の寸法がかなり大きいという事実のため
に、ソース自己バイアス回路を含まない、類似の回路に
比べてゲートライン及びドレインラインの寸法の大きす
ぎる劣化を生ずるためである。
【００１３】上述した実施例では同一トランジスタの２
つのソースフィンガを相互接続しないで、これらフィン
ガの一方のみにＲＣ自己バイアス回路を設けている。従
って、前記特許明細書の図１５の回路の各トランジスタ
は半分がトランジスタとして動作する。
つのソースフィンガを相互接続しないで、これらフィン
ガの一方のみにＲＣ自己バイアス回路を設けている。従
って、前記特許明細書の図１５の回路の各トランジスタ
は半分がトランジスタとして動作する。
【００１４】他方、自己バイアス回路の抵抗は正確にト
ランジスタのソースと大地との間に位置している点に注
意されたい。これは、接地スタブを接地面に接続するた
めのスルーホールのインダクタンスがこれら自己バイア
ス回路を構成するインピーダンスと比較して無視するこ
とができ、その効果に対し考慮に入れる必要がないため
である。
ランジスタのソースと大地との間に位置している点に注
意されたい。これは、接地スタブを接地面に接続するた
めのスルーホールのインダクタンスがこれら自己バイア
ス回路を構成するインピーダンスと比較して無視するこ
とができ、その効果に対し考慮に入れる必要がないため
である。
【００１５】高周波数又はマイクロ波周波数までの広い
帯域幅を有する高利得増幅器を実現するためには分布増
幅器をこの種の増幅のための素子として選択することが
できる。
帯域幅を有する高利得増幅器を実現するためには分布増
幅器をこの種の増幅のための素子として選択することが
できる。
【００１６】前記特許明細書から既知の分布増幅器を実
現するために選択される技術はマイクロストリップ技術
である。
現するために選択される技術はマイクロストリップ技術
である。
【００１７】この技術では、ここではＧａＡｓから成る
基板の前記と称される第１表面に、能動素子、伝導線路
を形成する導電ストリップ及び接地スタブを形成する金
属アイランドを担持している。そして、基板の後面と称
されている第２表面に、接地面を形成する金属アイラン
ドを担持して、線路インピーダンスが第１表面のストリ
ップライン導体の幅及び長さと基板の厚さの関数になる
ようにしている。更に、接地スタブの中心部にあるスル
ーホールを基板を貫通するよう形成して基板の後面上の
接地面の電位を基板の前面上に接地スタブに与えている
ようにしている。
基板の前記と称される第１表面に、能動素子、伝導線路
を形成する導電ストリップ及び接地スタブを形成する金
属アイランドを担持している。そして、基板の後面と称
されている第２表面に、接地面を形成する金属アイラン
ドを担持して、線路インピーダンスが第１表面のストリ
ップライン導体の幅及び長さと基板の厚さの関数になる
ようにしている。更に、接地スタブの中心部にあるスル
ーホールを基板を貫通するよう形成して基板の後面上の
接地面の電位を基板の前面上に接地スタブに与えている
ようにしている。
【００１８】
【発明が解決しようとする課題】前記特許明細書には、
分布増幅回路を最適化して通過帯域の幅を増大し且つ／
又は利得を増大するために最適化手段を使用すると、回
路に固有の寄生素子が発振を生ずる欠点がある旨記載さ
れている。
分布増幅回路を最適化して通過帯域の幅を増大し且つ／
又は利得を増大するために最適化手段を使用すると、回
路に固有の寄生素子が発振を生ずる欠点がある旨記載さ
れている。
【００１９】特に高周波数又はマイクロ波周波数では寄
生ゲート−ドレイン間キャパシタンス（Ｃtd）が極めて
臨界的なパラメータになり、増幅器の通過帯域の周波数
より高い周波数で発振を生ずる。
生ゲート−ドレイン間キャパシタンス（Ｃtd）が極めて
臨界的なパラメータになり、増幅器の通過帯域の周波数
より高い周波数で発振を生ずる。
【００２０】現在の技術状態では、例えばカスコード接
続型の複数の段に形成されたミクサのような他の分布回
路があり、これら分布回路も分布増幅器と同一の欠点を
受ける。
続型の複数の段に形成されたミクサのような他の分布回
路があり、これら分布回路も分布増幅器と同一の欠点を
受ける。
【００２１】本発明の目的は、動作周波数帯域より高い
周波数での発振を生じない保護した分布集積回路を具え
た装置を実現することにある。
周波数での発振を生じない保護した分布集積回路を具え
た装置を実現することにある。
【００２２】
【課題を解決するための手段並びに作用】上記目的を達
成するため、本発明による半導体装置は冒頭部で述べた
型式の半導体装置において、各ＡＣ段において前記第１
電極を２個の枝路を介して接地し、第１の枝路を第１の
接地タブに直接接続し、第２の枝路を抵抗を介して第２
の接地タブに接続したことを特徴とする。
成するため、本発明による半導体装置は冒頭部で述べた
型式の半導体装置において、各ＡＣ段において前記第１
電極を２個の枝路を介して接地し、第１の枝路を第１の
接地タブに直接接続し、第２の枝路を抵抗を介して第２
の接地タブに接続したことを特徴とする。
【００２３】本発明の目的は、容易に集積化することが
できる分布型回路を具える半導体装置を提供することに
ある。この目的は、請求項１に記載の半導体装置におい
て、前記分布型集積回路において、前記複数の段を互い
に対向するように配置し、各段において第１の接地スタ
ブを前段又は次段の第２の接地スタブと共通に用い、第
２の接地スタブを次段又は前段の第１の接地スタブと共
通に用い、ＡＣモードにおいて各段のトランジスタの第
１電極を前記第１の接地スタブのインダクタを介して接
地すると共に第２枝路の抵抗により前段は次段の第１電
極に接続したことを特徴とする半導体装置により達成さ
れる。
できる分布型回路を具える半導体装置を提供することに
ある。この目的は、請求項１に記載の半導体装置におい
て、前記分布型集積回路において、前記複数の段を互い
に対向するように配置し、各段において第１の接地スタ
ブを前段又は次段の第２の接地スタブと共通に用い、第
２の接地スタブを次段又は前段の第１の接地スタブと共
通に用い、ＡＣモードにおいて各段のトランジスタの第
１電極を前記第１の接地スタブのインダクタを介して接
地すると共に第２枝路の抵抗により前段は次段の第１電
極に接続したことを特徴とする半導体装置により達成さ
れる。
【００２４】本発明の別の目的は、性能が従来の回路の
性能に比べて一層改善された増幅回路を具える半導体装
置を提供することにある。この目的は、分布型集積回路
を高利得広帯域増幅回路とし、この増幅回路が少なくと
も１個の電界効果トランジスタをそれぞれ有する結合さ
れた複数の段を具え、この電界効果トランジスタのソー
スが前記第１の電極を構成し、そのゲート及びドレイン
をそれぞれインダクタによって形成されたゲートライン
及びドレインラインに接続したことを特徴とする半導体
装置により達成される。
性能に比べて一層改善された増幅回路を具える半導体装
置を提供することにある。この目的は、分布型集積回路
を高利得広帯域増幅回路とし、この増幅回路が少なくと
も１個の電界効果トランジスタをそれぞれ有する結合さ
れた複数の段を具え、この電界効果トランジスタのソー
スが前記第１の電極を構成し、そのゲート及びドレイン
をそれぞれインダクタによって形成されたゲートライン
及びドレインラインに接続したことを特徴とする半導体
装置により達成される。
【００２５】本発明の目的は、高性能技術で容易に集積
化することができる増幅回路を具える半導体装置を提案
することにある。この目的は、増幅回路において、各ト
ランジスタを、ソースが少なくとも２個の外部ソースフ
ィンガスタブによって構成されるインタディジタル型ト
ランジスタとし、これら外部ソースフィンガスタブをこ
のトランジスタの他方のインタディジタル型電極スタブ
の２個の型のいずれか一方の例に配置し、各トランジス
タについて全ての外部ソースフィンガスタブを導体によ
って相互接続し、第１の外部ソースフィンガスタブが前
記第１の接地スタブに直接接続されている第１の枝路を
構成し、第２の外部ソースフィンガスタブが前記抵抗を
介して第２の接地スタブに接続した第２の枝路を構成す
ることを特徴とする半導体装置により達成される。
化することができる増幅回路を具える半導体装置を提案
することにある。この目的は、増幅回路において、各ト
ランジスタを、ソースが少なくとも２個の外部ソースフ
ィンガスタブによって構成されるインタディジタル型ト
ランジスタとし、これら外部ソースフィンガスタブをこ
のトランジスタの他方のインタディジタル型電極スタブ
の２個の型のいずれか一方の例に配置し、各トランジス
タについて全ての外部ソースフィンガスタブを導体によ
って相互接続し、第１の外部ソースフィンガスタブが前
記第１の接地スタブに直接接続されている第１の枝路を
構成し、第２の外部ソースフィンガスタブが前記抵抗を
介して第２の接地スタブに接続した第２の枝路を構成す
ることを特徴とする半導体装置により達成される。
【００２６】本発明による半導体装置の特別な実施例
は、分布型増幅器を構成するトランジスタを基板の表面
上にライン状に配置し、これらトランジスタのインタデ
ィジタル型の電極スタブを前記ラインと直交するように
配置し、各トランジスタが、増幅回路の次段のトランジ
スタの第１のソースフィンガスタブと対向する第２のソ
ースフィンガスタブを有し、これら２個のトランジスタ
によって分割されている接地スタブを前記第２及び第１
の対向するソースフィンガスタブと同様な態様で前記ト
ランジスタ間にライン状に配置し、前記各トランジスタ
について前記抵抗値の抵抗を、前記第２のソースフィン
ガスタブとこのスタブと隣接する接地スタブとの間でオ
ーバラップするように構成したことを特徴とする。
は、分布型増幅器を構成するトランジスタを基板の表面
上にライン状に配置し、これらトランジスタのインタデ
ィジタル型の電極スタブを前記ラインと直交するように
配置し、各トランジスタが、増幅回路の次段のトランジ
スタの第１のソースフィンガスタブと対向する第２のソ
ースフィンガスタブを有し、これら２個のトランジスタ
によって分割されている接地スタブを前記第２及び第１
の対向するソースフィンガスタブと同様な態様で前記ト
ランジスタ間にライン状に配置し、前記各トランジスタ
について前記抵抗値の抵抗を、前記第２のソースフィン
ガスタブとこのスタブと隣接する接地スタブとの間でオ
ーバラップするように構成したことを特徴とする。
【００２７】本発明の別の目的は、帯域が高周波域まで
増大し高周波域で発振が生ずるおそれが防止される分布
型増幅回路を具える半導体装置を実現する手段を提供す
る。この目的は、分布型増幅回路の各段を、ソース接地
配置の底部トランジスタと、高周波及び／又はマイクロ
波域でゲート接地配置となる頂部トランジスタとを具え
るカスコード接続型の回路とし、前記ゲートがこのカス
コード接続された段の第１電極を構成すると共にキャパ
シタにより接地点からＤＣ分離したことを特徴とする半
導体装置により達成される。以下図面を参照して本発明
を詳細に説明する。
増大し高周波域で発振が生ずるおそれが防止される分布
型増幅回路を具える半導体装置を実現する手段を提供す
る。この目的は、分布型増幅回路の各段を、ソース接地
配置の底部トランジスタと、高周波及び／又はマイクロ
波域でゲート接地配置となる頂部トランジスタとを具え
るカスコード接続型の回路とし、前記ゲートがこのカス
コード接続された段の第１電極を構成すると共にキャパ
シタにより接地点からＤＣ分離したことを特徴とする半
導体装置により達成される。以下図面を参照して本発明
を詳細に説明する。
【００２８】上述したことからして、分布増幅回路はイ
ンターディジタル構成のトランジスタ技法により実現す
るのが好適であることを確かめ、これらのトランジスタ
は様々なゲートフィンガー（少なくとも２個）、１個又
は様々なドレインフィンガー及び様々なソースフィンガ
ー（少なくとも２個）（この内の少なくとも１個のソー
スフィンガーは他の電極の両側のいずれか一方に位置さ
せる）を有しているＭＥＳＦＥＴ又はＨＥＭＴとするこ
ともできる。
ンターディジタル構成のトランジスタ技法により実現す
るのが好適であることを確かめ、これらのトランジスタ
は様々なゲートフィンガー（少なくとも２個）、１個又
は様々なドレインフィンガー及び様々なソースフィンガ
ー（少なくとも２個）（この内の少なくとも１個のソー
スフィンガーは他の電極の両側のいずれか一方に位置さ
せる）を有しているＭＥＳＦＥＴ又はＨＥＭＴとするこ
ともできる。
【００２９】従って、図６を参照するに、Ｎ番目の増幅
段のトランジスタは２個のゲートフィンガーＧN 、即ち
Ｇ′N とＧ″N との間に位置する少なくとも１個のドレ
インフィンガーＤN を具えており、前記トランジスタは
２個のソースフィンガー接点（又はスタブ）ＳN 、即ち
ドレインフィンガーＤN に対してゲートフィンガーＧ′
N ，Ｇ″N の反対側に位置する第１及び第２ソースフィ
ンガースタブと称するソースフィンガー接点Ｓ′N 及び
Ｓ″N も具えている。
段のトランジスタは２個のゲートフィンガーＧN 、即ち
Ｇ′N とＧ″N との間に位置する少なくとも１個のドレ
インフィンガーＤN を具えており、前記トランジスタは
２個のソースフィンガー接点（又はスタブ）ＳN 、即ち
ドレインフィンガーＤN に対してゲートフィンガーＧ′
N ，Ｇ″N の反対側に位置する第１及び第２ソースフィ
ンガースタブと称するソースフィンガー接点Ｓ′N 及び
Ｓ″N も具えている。
【００３０】ドレインフィンガーＤN はドレインライン
ＬD のライン区分ＬＤN 及びＬＤN+ 1 に接続し、２つの
ゲートフィンガーＧ′N ，Ｇ″N は先ず一体にしてから
ゲートラインＬG のライン区分ＬＧN 及びＬＧN+1 に接
続する。
ＬD のライン区分ＬＤN 及びＬＤN+ 1 に接続し、２つの
ゲートフィンガーＧ′N ，Ｇ″N は先ず一体にしてから
ゲートラインＬG のライン区分ＬＧN 及びＬＧN+1 に接
続する。
【００３１】ソース接点と称する周辺（又は外部の）ソ
ース接点Ｓ′N 及びＳ″N は接地スタブＶＨN 及びＶＨ
N+1 にそれぞれ隣接させる。
ース接点Ｓ′N 及びＳ″N は接地スタブＶＨN 及びＶＨ
N+1 にそれぞれ隣接させる。
【００３２】図６は図１に線図的に図示したような分布
増幅器のトランジスタＴN-1 とＴNとを具えている２つ
の連続段を示しているのであって、図面の明瞭化のため
に図３又は図４のカスコード増幅器に相当するものでは
ない。当業者にとっては、本発明を他の任意の種類の増
幅器に適用すべく必要な変更をすることは容易なことで
ある。
増幅器のトランジスタＴN-1 とＴNとを具えている２つ
の連続段を示しているのであって、図面の明瞭化のため
に図３又は図４のカスコード増幅器に相当するものでは
ない。当業者にとっては、本発明を他の任意の種類の増
幅器に適用すべく必要な変更をすることは容易なことで
ある。
【００３３】一般にマイクロ波領域にして作動する回路
素子を大規模に集積化するには、基板を半導体材料、好
ましくは例えばヒ化ガリウム（ＧａＡｓ）のようなIII
−Ｖ族のものから選定するが、基板としては他の多くの
半導体材料、又はセラミックを用いることもできる。さ
らに、製造技法としてはマイクロストリップ技法を選択
し、ストリップ状の導体で各ラインを構成し、能動素子
を基板の片側の表面上に位置させ、基板の反対側の面は
接地面とする。このようにして、素子の集積密度を高め
ることができる。
素子を大規模に集積化するには、基板を半導体材料、好
ましくは例えばヒ化ガリウム（ＧａＡｓ）のようなIII
−Ｖ族のものから選定するが、基板としては他の多くの
半導体材料、又はセラミックを用いることもできる。さ
らに、製造技法としてはマイクロストリップ技法を選択
し、ストリップ状の導体で各ラインを構成し、能動素子
を基板の片側の表面上に位置させ、基板の反対側の面は
接地面とする。このようにして、素子の集積密度を高め
ることができる。
【００３４】分布増幅器を実現するには、すべての段の
対応するトランジスタの全電極を並列に配置し、さら
に、これらのトランジスタを一列に接続して、周辺ソー
スフィンガーが最初と最後の段を除く先行段又は次段の
各ソースフィンガーと対向して位置付けられるようにす
るのが好適である。
対応するトランジスタの全電極を並列に配置し、さら
に、これらのトランジスタを一列に接続して、周辺ソー
スフィンガーが最初と最後の段を除く先行段又は次段の
各ソースフィンガーと対向して位置付けられるようにす
るのが好適である。
【００３５】こうした条件のもとでは、互いに対向する
２つの周辺（又は外部）ソースフィンガーが同じ接地ス
タブを共有する。
２つの周辺（又は外部）ソースフィンガーが同じ接地ス
タブを共有する。
【００３６】しかし、マイクロストリップ技法では、接
地スタブＶＨ1 ----- ＶＨN を基板の反対側の表面にお
ける接地面に接続するために、これらのスタブにビアホ
ールＨ1 ，Ｈ2 ，----- ＨN をあけて、接地スタブＶＨ
1 ----- ＶＨN を基板背面の接地電位とするようにして
いることを考慮すべきである。
地スタブＶＨ1 ----- ＶＨN を基板の反対側の表面にお
ける接地面に接続するために、これらのスタブにビアホ
ールＨ1 ，Ｈ2 ，----- ＨN をあけて、接地スタブＶＨ
1 ----- ＶＨN を基板背面の接地電位とするようにして
いることを考慮すべきである。
【００３７】図４は図６に示した形態のものに相当する
２つの回路段を線図的に示したものであり、図５は図４
に示した回路の等価回路図である。従って、図６に示し
た形態に従って位置付けられるスタブＶＨ1 ，ＶＨ2 --
--- ＶＨN に関連するビアホールＨ1 ，Ｈ2 ，----- Ｈ
N は図５に示すように低い値のインダクタンスを呈し、
これは高周波及び／又はマイクロ波周波数で作動する対
応する段のトランジスタを左程劣化させるものではな
い。
２つの回路段を線図的に示したものであり、図５は図４
に示した回路の等価回路図である。従って、図６に示し
た形態に従って位置付けられるスタブＶＨ1 ，ＶＨ2 --
--- ＶＨN に関連するビアホールＨ1 ，Ｈ2 ，----- Ｈ
N は図５に示すように低い値のインダクタンスを呈し、
これは高周波及び／又はマイクロ波周波数で作動する対
応する段のトランジスタを左程劣化させるものではな
い。
【００３８】本発明は図４〜図６に図示したようなビア
ボールを有する接地スタブを含むマイクロストリップ技
法によるものに限定されず、例えばコプレーナ技法に用
いられるような、表面積の大きな接地スタブを特性イン
ピーダンスが低い接地ラインに接続するような任意の技
法でも実現することができる。
ボールを有する接地スタブを含むマイクロストリップ技
法によるものに限定されず、例えばコプレーナ技法に用
いられるような、表面積の大きな接地スタブを特性イン
ピーダンスが低い接地ラインに接続するような任意の技
法でも実現することができる。
【００３９】マイクロストリップ技法でのインダクタは
例えば２０ＧＨｚ（２０×１０9 Ｈｚ）で２０ｐＨ（２
０×１０-12 Ｈ）となるが、各トランジスタのソースは
実際には２つのスタブＶＨN-1 とＶＨN に接続されるか
ら、半分の１０ｐＨ（１０×１０-12 Ｈ）となる。
例えば２０ＧＨｚ（２０×１０9 Ｈｚ）で２０ｐＨ（２
０×１０-12 Ｈ）となるが、各トランジスタのソースは
実際には２つのスタブＶＨN-1 とＶＨN に接続されるか
ら、半分の１０ｐＨ（１０×１０-12 Ｈ）となる。
【００４０】従って、２０ＧＨｚの周波数では各トラン
ジスタのソースは次のようなインピーダンスを有する。
即ち、 １０・１０-12 ×２π×２０・１０9 ≒１．２Ω
ジスタのソースは次のようなインピーダンスを有する。
即ち、 １０・１０-12 ×２π×２０・１０9 ≒１．２Ω
【００４１】カスコード段から成る分布増幅器の係数Ｓ
21を増幅（ｄＢ）にて示している図７を参照するに、破
線にて示す曲線Ａは高周波発振を抑圧する手段をとらな
い場合の高周波発振を示している。
21を増幅（ｄＢ）にて示している図７を参照するに、破
線にて示す曲線Ａは高周波発振を抑圧する手段をとらな
い場合の高周波発振を示している。
【００４２】斯様な高周波発振は完全になくす必要があ
る。従って分布増幅器は、その通過帯域を増大させ、高
利得が維持され、且つ通過帯域の周波数よりも高い周波
数での発振ができるだけ完全に抑圧されるようにする必
要がある。
る。従って分布増幅器は、その通過帯域を増大させ、高
利得が維持され、且つ通過帯域の周波数よりも高い周波
数での発振ができるだけ完全に抑圧されるようにする必
要がある。
【００４３】本発明によれば、利得を低下させずに発振
を防止するには、ソースフィンガーの１つと、これに対
応する金属化スタブとの間に低抵抗値の抵抗ｒを挿入す
れば良いことを確めた。
を防止するには、ソースフィンガーの１つと、これに対
応する金属化スタブとの間に低抵抗値の抵抗ｒを挿入す
れば良いことを確めた。
【００４４】例えば、図６を参照するに、低抵抗ｒN は
トランジスタＴN の段におけるソースフィンガースタブ
Ｓ″N と称する第２ソースフィンガースタブと接地スタ
ブＶＨN との間に挿入する。
トランジスタＴN の段におけるソースフィンガースタブ
Ｓ″N と称する第２ソースフィンガースタブと接地スタ
ブＶＨN との間に挿入する。
【００４５】トランジスタＴN-1 の段にも前記第２ソー
スフィンガースタブＳ″N-1 と接地スタブＶＨN-1 との
間に低抵抗値の抵抗ｒN-1 を挿入し、このようにして分
布増幅器の各段に低抵抗を挿入する。
スフィンガースタブＳ″N-1 と接地スタブＶＨN-1 との
間に低抵抗値の抵抗ｒN-1 を挿入し、このようにして分
布増幅器の各段に低抵抗を挿入する。
【００４６】さらに、２個（又はそれ以上の）ソースフ
ィンガー（又はスタブ）Ｓ′N 〜Ｓ″N はトランジスタ
の他の部分（図６ではドレインフィンガー）とは異なる
レベルにある導体ＳN により相互接続し、この導体が前
記他の部分を横切るようにする必要がある。これは増幅
器の全ての段についてそのようにする。
ィンガー（又はスタブ）Ｓ′N 〜Ｓ″N はトランジスタ
の他の部分（図６ではドレインフィンガー）とは異なる
レベルにある導体ＳN により相互接続し、この導体が前
記他の部分を横切るようにする必要がある。これは増幅
器の全ての段についてそのようにする。
【００４７】従って、図４及び図５を参照するに、一方
のブランチではトランジスタのソースをソース電極フィ
ンガー（又はスタブ）の１つ（例えば前記第１スタブ
Ｓ′NとＮN −ＶＨN ）によりビアホールを有する接地
スタブに直接接続し、又並列回路でも他方のブランチに
てソース電極を低抵抗値の抵抗ｒN を経てビアホールを
有する第２接地スタブに接続する（例えば第２スタブ
Ｓ″N とＨN+1 −ＶＨN+1）。
のブランチではトランジスタのソースをソース電極フィ
ンガー（又はスタブ）の１つ（例えば前記第１スタブ
Ｓ′NとＮN −ＶＨN ）によりビアホールを有する接地
スタブに直接接続し、又並列回路でも他方のブランチに
てソース電極を低抵抗値の抵抗ｒN を経てビアホールを
有する第２接地スタブに接続する（例えば第２スタブ
Ｓ″N とＨN+1 −ＶＨN+1）。
【００４８】このことからして、各トランジスタＴN の
ソースＳN は僅か２０ｐＨの低インダクタンス、即ち２
０ＧＨｚで２．５Ωのブランチにより接地され、且つ前
記低抵抗ｒN を具えているブランチを経て前後のトラン
ジスタのソースにも接続されることになる。
ソースＳN は僅か２０ｐＨの低インダクタンス、即ち２
０ＧＨｚで２．５Ωのブランチにより接地され、且つ前
記低抵抗ｒN を具えているブランチを経て前後のトラン
ジスタのソースにも接続されることになる。
【００４９】低抵抗ｒN の値を例えば５Ωとすれば、ト
ランジスタＴN のソースＳN のインピーダンスは後に説
明するＺN を呈し、これは並列接続の場合におけるソー
スノードＳN と接地点との間に位置するＨN −ＶＨN に
相当する低インダクタンスＬ N 及びソースノードＳN と
接地点との間に設けた低抵抗ｒN との直列接続の場合の
ＨN+1 −ＶＨN+1 に相当する低インダクタンスＬN+1 に
比例する。このインピーダンスＺN の計算式は次の通り
である。
ランジスタＴN のソースＳN のインピーダンスは後に説
明するＺN を呈し、これは並列接続の場合におけるソー
スノードＳN と接地点との間に位置するＨN −ＶＨN に
相当する低インダクタンスＬ N 及びソースノードＳN と
接地点との間に設けた低抵抗ｒN との直列接続の場合の
ＨN+1 −ＶＨN+1 に相当する低インダクタンスＬN+1 に
比例する。このインピーダンスＺN の計算式は次の通り
である。
【００５０】
【数１】
【００５１】上式にて、ｒ＝ｒN 及びＬ＝ＬN ＝ＬN+1
である。この計算からすると、直流バイアスするために
はトランジスタＴN のソースを直接接地し、且つマイク
ロ波の範囲では周波数が増大する場合に、インピーダン
スＺN の実数部がｒ／４となる。従って、本発明による
ように低抵抗ｒN を使用すると、利得を減衰させること
なく発振をなくすことができる。
である。この計算からすると、直流バイアスするために
はトランジスタＴN のソースを直接接地し、且つマイク
ロ波の範囲では周波数が増大する場合に、インピーダン
スＺN の実数部がｒ／４となる。従って、本発明による
ように低抵抗ｒN を使用すると、利得を減衰させること
なく発振をなくすことができる。
【００５２】図７に実験結果を実線曲線Ｂにて示してあ
るように、本発明によれば増幅器の利得を下げるとな
く、発振を十分に抑えることができる。
るように、本発明によれば増幅器の利得を下げるとな
く、発振を十分に抑えることができる。
【００５３】技術レベルの面からすると、図６に示すよ
うに、周辺のソース接点の１つと、対応する隣接ビアホ
ールを有する接地スタブＶＨN+1 との間に低抵抗ｒ1 ，
ｒ2，----- ｒN を設けるだけである。
うに、周辺のソース接点の１つと、対応する隣接ビアホ
ールを有する接地スタブＶＨN+1 との間に低抵抗ｒ1 ，
ｒ2，----- ｒN を設けるだけである。
【００５４】上述したような解決策は実際上近年実現さ
れているあらゆる高周波回路及び／又はマイクロ波回路
に好適である。その理由は、こうした回路が大抵インタ
ーディジタル構成のトランジスタ及びビアホール又はそ
のようなものを有するタイプの接地スタブを具えている
からである。低抵抗値の抵抗ｒN は原則として、トラン
ジスタＴN の前記第２ソースフィンガースタブＳ″N 及
び隣接する接地スタブＶＨN+1 を覆う抵抗層により実現
することができる。従って、所定のトランジスタをその
隣りのトランジスタと離間させる距離を変える必要がな
いため、ゲートライン及びドレインラインは本発明によ
る手段を講じない場合と同一のままとすることができ
る。
れているあらゆる高周波回路及び／又はマイクロ波回路
に好適である。その理由は、こうした回路が大抵インタ
ーディジタル構成のトランジスタ及びビアホール又はそ
のようなものを有するタイプの接地スタブを具えている
からである。低抵抗値の抵抗ｒN は原則として、トラン
ジスタＴN の前記第２ソースフィンガースタブＳ″N 及
び隣接する接地スタブＶＨN+1 を覆う抵抗層により実現
することができる。従って、所定のトランジスタをその
隣りのトランジスタと離間させる距離を変える必要がな
いため、ゲートライン及びドレインラインは本発明によ
る手段を講じない場合と同一のままとすることができ
る。
【００５５】本発明は上述した例のみに限定されるもの
でなく、例えば前述したように接地スタブの構成は図４
〜図６に示したものとは異なり、例えば接地スタブのビ
アホールをなくし、例えばコプレーナ技法で行われるよ
うに接地スタブを特性インピーダンスが低いラインに接
続することもできる。
でなく、例えば前述したように接地スタブの構成は図４
〜図６に示したものとは異なり、例えば接地スタブのビ
アホールをなくし、例えばコプレーナ技法で行われるよ
うに接地スタブを特性インピーダンスが低いラインに接
続することもできる。
【００５６】
【実施例】本発明は高周波数および／またはマイクロウ
エーブ周波数で作動する種々の分布回路、特に分布増幅
器および分布ミキサに関するものである。分布ミキサは
カスコード型の分布増幅器の構成に匹敵する構成を有す
る。
エーブ周波数で作動する種々の分布回路、特に分布増幅
器および分布ミキサに関するものである。分布ミキサは
カスコード型の分布増幅器の構成に匹敵する構成を有す
る。
【００５７】以下の記載は半導体装置における分布増幅
器集積回路を例示するものである。
器集積回路を例示するものである。
【００５８】図１に示すように、本発明分布増幅器（こ
の例に限定されるものではない）は共通ソースと、それ
ぞれインピーダンスＬＧ1 ，ＬＧ1 ，----- ，ＬＧN+1
のマイクロウエーブラインにより形成された第１ライン
ＬG と、それぞれインピーダンスＬＤ1 ，ＬＤ2 ，----
- のマイクロウエーブラインにより形成された第２ライ
ンＬD とを有する複数の電界効果トランジスタＴ1 ，Ｔ
2 ，----, ＴN を具える。
の例に限定されるものではない）は共通ソースと、それ
ぞれインピーダンスＬＧ1 ，ＬＧ1 ，----- ，ＬＧN+1
のマイクロウエーブラインにより形成された第１ライン
ＬG と、それぞれインピーダンスＬＤ1 ，ＬＤ2 ，----
- のマイクロウエーブラインにより形成された第２ライ
ンＬD とを有する複数の電界効果トランジスタＴ1 ，Ｔ
2 ，----, ＴN を具える。
【００５９】電界効果トランジスタＴ1 ，Ｔ1 ，-----
のゲートはそれぞれマイクロウエーブライン区分Ｌ
Ｇ1 ，ＬＧ2 ，----- 間でゲートラインと称されるライ
ンＬG に周期的に接続する。
のゲートはそれぞれマイクロウエーブライン区分Ｌ
Ｇ1 ，ＬＧ2 ，----- 間でゲートラインと称されるライ
ンＬG に周期的に接続する。
【００６０】電界効果トランジスタＴ1 ，Ｔ2 ，-----
のドレインはそれぞれマイクロウエーブライン区分ＬＤ
1 ，ＬＤ2 ，----- 間でドレインラインと称されるライ
ンＬ D に周期的に接続する。
のドレインはそれぞれマイクロウエーブライン区分ＬＤ
1 ，ＬＤ2 ，----- 間でドレインラインと称されるライ
ンＬ D に周期的に接続する。
【００６１】この増幅器のゲートラインＬG の端部にマ
イクロウエーブ入力信号Ｅを供給してその増幅されたマ
イクロウエーブ出力信号をドレインラインの端部から取
出す。
イクロウエーブ入力信号Ｅを供給してその増幅されたマ
イクロウエーブ出力信号をドレインラインの端部から取
出す。
【００６２】ゲートラインＬG に属する固有インピーダ
ンスＬＧ1 ，ＬＧ2 は電界効果トランジスタＴ1 ，
Ｔ2 ，----- の固有ゲート−ソース容量と相俟って固有
伝送ラインと称される分布マイクロウエーブラインを形
成する。
ンスＬＧ1 ，ＬＧ2 は電界効果トランジスタＴ1 ，
Ｔ2 ，----- の固有ゲート−ソース容量と相俟って固有
伝送ラインと称される分布マイクロウエーブラインを形
成する。
【００６３】固有インピーダンスＬＤ1 ，ＬＤ2 と電界
効果トランジスタＴ1 ，Ｔ2 ，----の固有ドレイン−ソ
ース容量との間のドレインラインＬD についても上述し
た所と同様である。
効果トランジスタＴ1 ，Ｔ2 ，----の固有ドレイン−ソ
ース容量との間のドレインラインＬD についても上述し
た所と同様である。
【００６４】分布増幅器の動作原理は斯くして形成され
た固有伝送ラインに沿ってマイクロウエーブ信号を伝搬
することに基づくものである。マイクロウエーブ信号Ｅ
をゲートラインに供給すると、この信号は各トランジス
タを駆動しながら伝搬しこれにより各トランジスタはド
レインライン上を伝搬し得る出力電力を発生する。２つ
の固有伝送ラインの位相速度が同一である場合にはドレ
インラインに沿う伝搬中電力が同相で増大する。これが
ため、増幅度が、特に伝送ラインのカットオフ周波数に
より制限される周波数帯域に到達するようになる。
た固有伝送ラインに沿ってマイクロウエーブ信号を伝搬
することに基づくものである。マイクロウエーブ信号Ｅ
をゲートラインに供給すると、この信号は各トランジス
タを駆動しながら伝搬しこれにより各トランジスタはド
レインライン上を伝搬し得る出力電力を発生する。２つ
の固有伝送ラインの位相速度が同一である場合にはドレ
インラインに沿う伝搬中電力が同相で増大する。これが
ため、増幅度が、特に伝送ラインのカットオフ周波数に
より制限される周波数帯域に到達するようになる。
【００６５】増幅器がマイクロウエーブ領域の種々の周
波数で作動する際ライン区分ＬＧ1，ＬＧ2 ，----- ，
ＬＤ1 ，ＬＤ2 ，----- は２０ＧＨｚのような周波数に
対する小型伝送ライン区分を構成し得ることは明らかで
ある。これら伝送ライン区分の長さは増幅器の適当な機
能に必要な位相推移を達成し得るように計算することが
できる。
波数で作動する際ライン区分ＬＧ1，ＬＧ2 ，----- ，
ＬＤ1 ，ＬＤ2 ，----- は２０ＧＨｚのような周波数に
対する小型伝送ライン区分を構成し得ることは明らかで
ある。これら伝送ライン区分の長さは増幅器の適当な機
能に必要な位相推移を達成し得るように計算することが
できる。
【００６６】さらに本発明増幅器には少なくともバイア
ス回路を設ける。かかるバイアス回路ＰをラインＬD の
出力端子Ｏとは反対側の端部に配列する。このバイアス
回路Ｐは例えばマイクロウエーブ伝送ライン区分Ｌ21，
Ｌ22，Ｌ23，----- および、接地点とこれらライン区分
Ｌ21，Ｌ22，Ｌ23，----- の各々間の接続点との間に挿
入されたコンデンサＣ21，Ｃ22，Ｃ23 -----を具える。
ス回路を設ける。かかるバイアス回路ＰをラインＬD の
出力端子Ｏとは反対側の端部に配列する。このバイアス
回路Ｐは例えばマイクロウエーブ伝送ライン区分Ｌ21，
Ｌ22，Ｌ23，----- および、接地点とこれらライン区分
Ｌ21，Ｌ22，Ｌ23，----- の各々間の接続点との間に挿
入されたコンデンサＣ21，Ｃ22，Ｃ23 -----を具える。
【００６７】さらにゲートラインＬG およびドレインラ
インＬD を負荷ＺG およびＺD に接続する。 ゲートラ
インＬG に供給する負荷はラインＬG の出力側および接
地点間に挿入され直列接続の抵抗Ｒ30およびコンデンサ
Ｃ30によって形成する。
インＬD を負荷ＺG およびＺD に接続する。 ゲートラ
インＬG に供給する負荷はラインＬG の出力側および接
地点間に挿入され直列接続の抵抗Ｒ30およびコンデンサ
Ｃ30によって形成する。
【００６８】また、分布増幅器の作動周波数は理論上電
界効果トランジスタのカットオフ周波数と前述した人工
伝送ラインのカットオフ周波数とによって制限される。
界効果トランジスタのカットオフ周波数と前述した人工
伝送ラインのカットオフ周波数とによって制限される。
【００６９】実際上、この回路の実カットオフ周波数は
その理論的周波数以下で良好である。その理由はこのカ
ットオフ周波数がこれから得た多重反射および共振現象
によって制限されるからである。これらの現象は作動周
波数が変化する際ラインの特性インピーダンスの変化に
基因し、従ってバイアスの改良のみではこれらの現象を
抑圧するには不充分である。特にこれらの反射現象は最
後のライン区分ＬN+1および負荷ＺG 間の面ＡＡ′のゲ
ートライン上に現われるが、ゲートラインのマイクロウ
エーブは入力端子Ｅからこの負荷ＺG に向かって搬送さ
れる。
その理論的周波数以下で良好である。その理由はこのカ
ットオフ周波数がこれから得た多重反射および共振現象
によって制限されるからである。これらの現象は作動周
波数が変化する際ラインの特性インピーダンスの変化に
基因し、従ってバイアスの改良のみではこれらの現象を
抑圧するには不充分である。特にこれらの反射現象は最
後のライン区分ＬN+1および負荷ＺG 間の面ＡＡ′のゲ
ートライン上に現われるが、ゲートラインのマイクロウ
エーブは入力端子Ｅからこの負荷ＺG に向かって搬送さ
れる。
【００７０】ドレインライン上のマイクロウエーブの１
部分はライン区分Ｌ′1 および負荷ＺD 間で面ＢＢ′に
向けられるようになる。しかし、面ＢＢ′に到来する後
者の入射波は著しく減衰され、従って反射は極めて弱く
補償回路を追加する必要はない。
部分はライン区分Ｌ′1 および負荷ＺD 間で面ＢＢ′に
向けられるようになる。しかし、面ＢＢ′に到来する後
者の入射波は著しく減衰され、従って反射は極めて弱く
補償回路を追加する必要はない。
【００７１】前述したように分布増幅器の通過帯域を広
くするために、例えば図２ａに示すようにカスコード接
続配列と称される配列をこれら段の各々に用いる必要が
ある。これがため前述した従来技術から既知の回路に現
われる高周波利得が損失するのを防止する。
くするために、例えば図２ａに示すようにカスコード接
続配列と称される配列をこれら段の各々に用いる必要が
ある。これがため前述した従来技術から既知の回路に現
われる高周波利得が損失するのを防止する。
【００７２】各カスコード接続段は慣例の分布増幅段の
トランジスタＴ1 ，Ｔ2 ，----- ，ＴN のドレインおよ
びドレインラインＬD 間に挿入された追加のトランジス
タＴ′1 ，Ｔ′2 ，----- ，Ｔ′N を具え、そのゲート
をコンデンサＣ1 ，Ｃ2 ，----- ，ＣN を経てそれぞれ
接地する。
トランジスタＴ1 ，Ｔ2 ，----- ，ＴN のドレインおよ
びドレインラインＬD 間に挿入された追加のトランジス
タＴ′1 ，Ｔ′2 ，----- ，Ｔ′N を具え、そのゲート
をコンデンサＣ1 ，Ｃ2 ，----- ，ＣN を経てそれぞれ
接地する。
【００７３】これがため、カスコード接続配列は、各分
布増幅段においてマイクロウエーブ周波数で接地された
共通ゲート配列のマイクロウエーブ頂部トランジスタ
Ｔ′1，Ｔ′2 ，----- ，Ｔ′N を直流分離コンデンサ
Ｃ1 ，----- ，ＣN を経て共通ソース配列の底部トラン
ジスタＴ1 ，Ｔ2 ，----- ，ＴN に接続して構成する。
布増幅段においてマイクロウエーブ周波数で接地された
共通ゲート配列のマイクロウエーブ頂部トランジスタ
Ｔ′1，Ｔ′2 ，----- ，Ｔ′N を直流分離コンデンサ
Ｃ1 ，----- ，ＣN を経て共通ソース配列の底部トラン
ジスタＴ1 ，Ｔ2 ，----- ，ＴN に接続して構成する。
【００７４】斯くしてゲートラインおよびドレインライ
ン間の結合が減少され、従って分布増幅回路の通過帯域
は利得を損失することなく高周波数に対し著しく増大さ
れるようになる。図３につき前述したカスコード接続構
体の１例では、種々の能動素子を相互接続するとともに
マイクロウエーブライン区分によりゲートラインおよび
ドレインラインに接続する。
ン間の結合が減少され、従って分布増幅回路の通過帯域
は利得を損失することなく高周波数に対し著しく増大さ
れるようになる。図３につき前述したカスコード接続構
体の１例では、種々の能動素子を相互接続するとともに
マイクロウエーブライン区分によりゲートラインおよび
ドレインラインに接続する。
【００７５】これがため、頂部トランジスタＴ′1 ，
Ｔ′2 ，----- ，Ｔ′N のドレインを各ラインＰ1 ，Ｐ
2 ，----- ，Ｐ1Nによってドレインラインに接続し、従
ってこのドレインラインはライン区分ＰＤ1 ，ＰＤ2 ，
----- ，ＰＤN+1 を具える。
Ｔ′2 ，----- ，Ｔ′N のドレインを各ラインＰ1 ，Ｐ
2 ，----- ，Ｐ1Nによってドレインラインに接続し、従
ってこのドレインラインはライン区分ＰＤ1 ，ＰＤ2 ，
----- ，ＰＤN+1 を具える。
【００７６】頂部および底部トランジスタＴ′1 および
Ｔ1 ，Ｔ′2 およびＴ2 ，Ｔ′N およびＴN は各ライン
ＰＡ1 ，ＰＡ2 ，ＰＡN によって接続する。
Ｔ1 ，Ｔ′2 およびＴ2 ，Ｔ′N およびＴN は各ライン
ＰＡ1 ，ＰＡ2 ，ＰＡN によって接続する。
【００７７】頂部トランジスタのゲートはライン区分Ｐ
Ｇ1 ，ＰＧ2 ，----- ，ＰＧN によって相互接続する。
ゲートラインはライン区分ＬＧ1 ，ＬＧ2 ，----- ，Ｌ
ＧN+1 を具える。
Ｇ1 ，ＰＧ2 ，----- ，ＰＧN によって相互接続する。
ゲートラインはライン区分ＬＧ1 ，ＬＧ2 ，----- ，Ｌ
ＧN+1 を具える。
【００７８】斯様にして周波数の関数としてのインピー
ダンス変化を補償し、多重反射により生ずる共振現象を
抑圧し、ライン間の結合効果を減衰する。従ってバイア
スの効率が一層良好となる。即ち、トランジスタは良好
な状態のもとで作動するようになる。
ダンス変化を補償し、多重反射により生ずる共振現象を
抑圧し、ライン間の結合効果を減衰する。従ってバイア
スの効率が一層良好となる。即ち、トランジスタは良好
な状態のもとで作動するようになる。
【００７９】図１に示すような分布増幅器では位置ＬＧ
1 においてトランジスタＴ1 のドレインに接続されたラ
イン区分は負荷ＺD の１部を構成し得ないが、ドレイン
ラインＬD の１部を構成することができる。同様に、位
置ＬＧN+1 においてトランジスタＴN のゲートに接続さ
れたライン区分は負荷ＺG の１部を構成し得ないが、ゲ
ートラインＬG の１部を構成することができる。これは
分布増幅器の動作原理そのものに基因する。
1 においてトランジスタＴ1 のドレインに接続されたラ
イン区分は負荷ＺD の１部を構成し得ないが、ドレイン
ラインＬD の１部を構成することができる。同様に、位
置ＬＧN+1 においてトランジスタＴN のゲートに接続さ
れたライン区分は負荷ＺG の１部を構成し得ないが、ゲ
ートラインＬG の１部を構成することができる。これは
分布増幅器の動作原理そのものに基因する。
【００８０】本発明の１例では図３に示す分布増幅器は
５つの電界効果トランジスタによって構成する。伝送ラ
イン区分はマイクロストリップ型のものとする。
５つの電界効果トランジスタによって構成する。伝送ラ
イン区分はマイクロストリップ型のものとする。
【００８１】５段増幅器を砒化ガリウム（ＧａＡｓ）上
に形成する場合ににおけるトランジスタのゲート長さＬ
T 、トランジスタのゲート幅ｌT 、トランジスタのピン
チオフ電圧ＶT 、伝送ラインの幅Ｗ、伝送ラインの長さ
Ｄを表Ｉに示す。
に形成する場合ににおけるトランジスタのゲート長さＬ
T 、トランジスタのゲート幅ｌT 、トランジスタのピン
チオフ電圧ＶT 、伝送ラインの幅Ｗ、伝送ラインの長さ
Ｄを表Ｉに示す。
【００８２】カスコード接続段増幅器に関する図３に示
す例では、ドレインラインはその出力端子Ｏとは反対端
に供給される直流電圧ＶD の端子に接続された回路Ｐを
経てバイアスし、ゲートラインはその入力端子Ｅとは反
対端供給される直流電圧ＶG1の端子に接続された回路
Ｐ′を経てバイアスし、カスコード接続された頂部トラ
ンジスタのゲートラインは直流電圧源ＶG2に接続された
回路Ｐ″を経てその出力端でバイアスする。これらバイ
アス回路Ｐ，Ｐ′，Ｐ″はインダクタを具えるのが好適
である。これら直流電圧ＶD ，ＶG1，ＶG2の値を表Ｉに
示す。
す例では、ドレインラインはその出力端子Ｏとは反対端
に供給される直流電圧ＶD の端子に接続された回路Ｐを
経てバイアスし、ゲートラインはその入力端子Ｅとは反
対端供給される直流電圧ＶG1の端子に接続された回路
Ｐ′を経てバイアスし、カスコード接続された頂部トラ
ンジスタのゲートラインは直流電圧源ＶG2に接続された
回路Ｐ″を経てその出力端でバイアスする。これらバイ
アス回路Ｐ，Ｐ′，Ｐ″はインダクタを具えるのが好適
である。これら直流電圧ＶD ，ＶG1，ＶG2の値を表Ｉに
示す。
【００８３】
【表１】
【００８４】上述したように、一般に当業者が分布増幅
器の通過帯域および高利得を増大させる必要がある場合
には通過帯域の周波数よりも高い周波数の発振を発生さ
せるようにする。
器の通過帯域および高利得を増大させる必要がある場合
には通過帯域の周波数よりも高い周波数の発振を発生さ
せるようにする。
【００８５】分布増幅器の通過帯域を増大するために当
業者が上述したカスコード接続の組合せ構体を選択する
場合には、ラインＰG1，ＰG2，----, 間のカスコード接
続された頂部トランジスタＴ′1 ，Ｔ′2 ，----- のゲ
ートラインにそれぞれ配列され、ゲート分離コンデンサ
Ｃ1 ，Ｃ2 ，----- ，ＣN に直列に接続された抵抗
Ｒ 2 ，----- ，ＲN+1 によって構成された第１ＲＣフィ
ルタと、各分離コンデンサＣＣ1 ，ＣＣ2 ，----- ，Ｃ
ＣN に直列にそれぞれ接続された抵抗ＲＲ1 ，ＲＲ 2 ，
----- ，ＲＲN を具える第２ＲＣフィルタとを各増幅段
に用い、後者の素子ＲＲ1 −ＣＣ1 ，ＲＲ2 −ＣＣ2 を
頂部トランジスタＴ′1 ，Ｔ′2 ，----- ，Ｔ′N のド
レインと接地点との間に挿入することによってかかる欠
点を最小とすることができる。従って頂部トランジスタ
Ｔ1 ，----- ，Ｔ′N のゲートは接地点に直接接続する
とともにマイクロウエーブ抵抗Ｒ2 ，----- ，ＲN+1 を
経て接地点に接続する。
業者が上述したカスコード接続の組合せ構体を選択する
場合には、ラインＰG1，ＰG2，----, 間のカスコード接
続された頂部トランジスタＴ′1 ，Ｔ′2 ，----- のゲ
ートラインにそれぞれ配列され、ゲート分離コンデンサ
Ｃ1 ，Ｃ2 ，----- ，ＣN に直列に接続された抵抗
Ｒ 2 ，----- ，ＲN+1 によって構成された第１ＲＣフィ
ルタと、各分離コンデンサＣＣ1 ，ＣＣ2 ，----- ，Ｃ
ＣN に直列にそれぞれ接続された抵抗ＲＲ1 ，ＲＲ 2 ，
----- ，ＲＲN を具える第２ＲＣフィルタとを各増幅段
に用い、後者の素子ＲＲ1 −ＣＣ1 ，ＲＲ2 −ＣＣ2 を
頂部トランジスタＴ′1 ，Ｔ′2 ，----- ，Ｔ′N のド
レインと接地点との間に挿入することによってかかる欠
点を最小とすることができる。従って頂部トランジスタ
Ｔ1 ，----- ，Ｔ′N のゲートは接地点に直接接続する
とともにマイクロウエーブ抵抗Ｒ2 ，----- ，ＲN+1 を
経て接地点に接続する。
【００８６】これら素子Ｒ1 ----, ＲN ，Ｃ1 ----, Ｃ
N ，ＲＲ1 ----- ＲＲN ，ＣＣ1 ----, ＣＣN 、をも表
Ｉに示す。
N ，ＲＲ1 ----- ＲＲN ，ＣＣ1 ----, ＣＣN 、をも表
Ｉに示す。
【００８７】カスコード接続されたトランジスタのゲー
トラインに抵抗Ｒ2 ，----, ＲN+1を含めることは重要
な安定ファクタである。
トラインに抵抗Ｒ2 ，----, ＲN+1を含めることは重要
な安定ファクタである。
【００８８】それにもかかわらず、分布増幅器の通過帯
域の帯域幅を増大する手段を設ける場合には高利得を保
持しながら発振の生ずるのを防止することはできない。
域の帯域幅を増大する手段を設ける場合には高利得を保
持しながら発振の生ずるのを防止することはできない。
【００８９】実際上、発振を減少する任意の手段によっ
て両立し得ない設計で利得を自動的に減少する。
て両立し得ない設計で利得を自動的に減少する。
【００９０】本発明によれば指合型トランジスタを具え
その第１電極と称される電極、本例ではソース電極の１
つを大表面接地スタブにより接地点に接続する技術で増
幅器を得る程度にこの問題を解決することができる。
その第１電極と称される電極、本例ではソース電極の１
つを大表面接地スタブにより接地点に接続する技術で増
幅器を得る程度にこの問題を解決することができる。
【図１】分布増幅器の一例の構成を示すブロック図であ
る。
る。
【図２】通過帯域を高周波数まで延在する分布増幅回路
の一例の高周波を示すブロック図であり、
の一例の高周波を示すブロック図であり、
【図３】図２の分布増幅回路の特定の例を示す回路図で
ある。
ある。
【図４】２つの連続する増幅段を示し、特にそのトラン
ジスタのソースをビアホールに接続する態様を示す回路
図である。
ジスタのソースをビアホールに接続する態様を示す回路
図である。
【図５】図４に示す増幅段の構成の等価回路図である。
【図６】図４の増幅段の構成を用いるトポロジーの一例
の構成を示す平面図である。
の構成を示す平面図である。
【図７】振幅（ｄＢ）に対しプロットされた分散係数Ｓ
21を示す特性図であり、図中破線Ａは従来の分布増幅器
に相当し、実線Ｂは本発明による第２ソースフィンガの
各々をビアホールに接続する小型接続抵抗を具える分布
増幅器に相当するものである。
21を示す特性図であり、図中破線Ａは従来の分布増幅器
に相当し、実線Ｂは本発明による第２ソースフィンガの
各々をビアホールに接続する小型接続抵抗を具える分布
増幅器に相当するものである。
Ｔ1 ，----，ＴN 電界効果トランジスタ（底部トラン
ジスタ） Ｔ′1 ，----，Ｔ′N マイクロウエーブ頂部トランジ
スタ ＬＧ1 ，----，ＬＧN+1 インピーダンス ＬG ゲートライン ＬD ドレインライン Ｅ マイクロウエーブ入力信号 Ｏ 出力端子 Ｐ，Ｐ′，Ｐ″ バイアス回路 Ｌ21，Ｌ22，Ｌ23 マイクロウエーブ伝送ライン区分 Ｃ1 ----, ＣN 直流分離コンデンサ ＣＣ1 ----, ＣＣN ゲート分離コンデンサ Ｃ21，Ｃ22，Ｃ23，Ｃ30 コンデンサ Ｒ30 抵抗 Ｒ2 ----, ＲN+1 抵抗 ＲＲ1 ，ＲＲ2 ，----，ＲＲN 抵抗 ＺG ，ＺD 負荷 ＰＤ1 ，----, ＰＤN+1 ドレインライン区分 ＰＧ1 ，----, ＰＧN+1 ゲートライン区分 ＬＧ1 ，----, ＬＧN+1 ゲートライン区分 ＶD ，ＶG1，ＶG2 直流バイアス電圧
ジスタ） Ｔ′1 ，----，Ｔ′N マイクロウエーブ頂部トランジ
スタ ＬＧ1 ，----，ＬＧN+1 インピーダンス ＬG ゲートライン ＬD ドレインライン Ｅ マイクロウエーブ入力信号 Ｏ 出力端子 Ｐ，Ｐ′，Ｐ″ バイアス回路 Ｌ21，Ｌ22，Ｌ23 マイクロウエーブ伝送ライン区分 Ｃ1 ----, ＣN 直流分離コンデンサ ＣＣ1 ----, ＣＣN ゲート分離コンデンサ Ｃ21，Ｃ22，Ｃ23，Ｃ30 コンデンサ Ｒ30 抵抗 Ｒ2 ----, ＲN+1 抵抗 ＲＲ1 ，ＲＲ2 ，----，ＲＲN 抵抗 ＺG ，ＺD 負荷 ＰＤ1 ，----, ＰＤN+1 ドレインライン区分 ＰＧ1 ，----, ＰＧN+1 ゲートライン区分 ＬＧ1 ，----, ＬＧN+1 ゲートライン区分 ＶD ，ＶG1，ＶG2 直流バイアス電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスチャン コウー フランス国 92250 ラ ガレン コロン ブ アヴニュ ジョセフ フロメン 22 ビス
Claims (10)
- 【請求項１】 基板上に分布型モノリシック集積回路を
具え高周波及び／又はマイクロ波域で動作する半導体装
置であって、分布型集積回路が、電極を有する少なくと
も１個のトランジスタを有する結合された複数の段を具
え、前記第１電極の少なくとも１個の電極をＡＣ接地し
た半導体装置において、 各ＡＣ段において前記第１電極を２個の枝路を介して接
地し、第１の枝路を第１の接地スタブに直接接続し、第
２の枝路を抵抗を介して第２の接地スタブに接続したこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記分布型集積回路において、前記複数の段を互いに対
向するように配置し、各段において第１の接地スタブを
前段又は次段の第２の接地スタブと共通に用い、第２の
接地スタブを次段又は前段の第１の接地スタブと共通に
用い、ＡＣモードにおいて各段のトランジスタの第１電
極を前記第１の接地スタブのインダクタを介して接地す
ると共に第２枝路の抵抗により前段は次段の第１電極に
接続したことを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の半導体装置において、
前記分布型集積回路を高利得広帯域増幅回路とし、この
増幅回路が少なくとも１個の電界効果トランジスタをそ
れぞれ有する結合された複数の段を具え、この電界効果
トランジスタのソースが前記第１の電極を構成し、その
ゲート及びドレインをそれぞれインダクタによって形成
されたゲートライン及びドレインラインに接続したこと
を特徴とする半導体装置。 - 【請求項４】 請求項３に記載の半導体装置において、
前記増幅回路において、各トランジスタを、ソースが少
なくとも２個の外部ソースフィンガスタブによって構成
されるインタディジタル型トランジスタとし、これら外
部ソースフィンガスタブをこのトランジスタの他方のイ
ンタディジタル型電極スタブの２個の型のいずれか一方
の例に配置し、各トランジスタについて全ての外部ソー
スフィンガスタブを導体によって相互接続し、第１の外
部ソースフィンガスタブが前記第１の接地スタブに直接
接続されている第１の枝路を構成し、第２の外部ソース
フィンガスタブが前記抵抗を介して第２の接地スタブに
接続した第２の枝路を構成することを特徴とする半導体
装置。 - 【請求項５】 請求項４に記載の半導体装置において、
ソーススタブを接地スタブに接続する各抵抗を低抵抗値
をとるように選択し、各接地スタブをマイクロ波域で低
い値のインダクタンスを構成するように選択し、各トラ
ンジスタのソースを前記低い値のインダクタンスにより
接地すると共に前記低抵抗値の抵抗により前段及び次段
のトランジスタのソース接続したことを特徴とする半導
体装置。 - 【請求項６】 請求項５に記載の半導体装置において、
前記分布型増幅器を構成するトランジスタを基板の表面
上にライン状に配置し、これらトランジスタのインタデ
ィジタル型の電極スタブを前記ラインと直交するように
配置し、各トランジスタが、増幅回路の次段のトランジ
スタの第１のソースフィンガスタブと対向する第２のソ
ースフィンガスタブを有し、これら２個のトランジスタ
によって分割されている接地スタブを前記第２及び第１
の対向するソースフィンガスタブと同様な態様で前記ト
ランジスタ間にライン状に配置し、前記各トランジスタ
について前記抵抗値の抵抗を、前記第２のソースフィン
ガスタブとこのスタブと隣接する接地スタブとの間でオ
ーバラップするように構成したことを特徴とする半導体
装置。 - 【請求項７】 請求項６に記載の半導体装置において、
前記分布型増幅回路の各段を、ソース接地配置の底部ト
ランジスタと、高周波及び／又はマイクロ波域でゲート
接地配置となる頂部トランジスタとを具えるカスコード
接続型の回路とし、前記ゲートがこのカスコード接続さ
れた段の第１電極を構成すると共にキャパシタにより接
地点からＤＣ分離したことを特徴とする半導体装置。 - 【請求項８】 請求項１から７までいずれか１項に記載
の半導体装置において、前記増幅回路をマイクロストリ
ップ技術により基板にモノリシックに集積化し、能動素
子、接続部及び接地スタブを基板の一方の表面に形成
し、この基板の他方の表面を接地面とし、前記接地スタ
ブと接地面との間の接続を各接地スタブに形成したビア
ホールによって構成したことを特徴とする半導体装置。 - 【請求項９】 請求項１から８までいずれか１項に記載
の半導体装置において、前記増幅回路を、III-Ｖ族半導
体材料の基板にモノリシックに集積化したことを特徴と
する半導体装置。 - 【請求項１０】 請求項１又は２に記載の半導体装置に
おいて、前記分布型回路をミキサとしたことを特徴とす
る半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9213242 | 1992-11-04 | ||
| FR9213242A FR2697698A1 (fr) | 1992-11-04 | 1992-11-04 | Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224663A true JPH06224663A (ja) | 1994-08-12 |
Family
ID=9435196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5275550A Pending JPH06224663A (ja) | 1992-11-04 | 1993-11-04 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5386130A (ja) |
| EP (1) | EP0596568B1 (ja) |
| JP (1) | JPH06224663A (ja) |
| DE (1) | DE69318253T2 (ja) |
| FR (1) | FR2697698A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016116198A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布ミキサ |
| JPWO2019215849A1 (ja) * | 2018-05-09 | 2020-12-10 | 三菱電機株式会社 | 分布型増幅器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6026286A (en) * | 1995-08-24 | 2000-02-15 | Nortel Networks Corporation | RF amplifier, RF mixer and RF receiver |
| JPH09121127A (ja) * | 1995-10-26 | 1997-05-06 | Murata Mfg Co Ltd | 高周波増幅集積回路装置 |
| US6049250A (en) * | 1998-04-03 | 2000-04-11 | Trw Inc. | Dittributed feed back distributed amplifier |
| US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
| KR100378676B1 (ko) * | 2000-09-07 | 2003-03-31 | 광주과학기술원 | 파이형 출력 전송선 구조를 갖는 진행파 증폭기 |
| FR2826802B1 (fr) * | 2001-06-28 | 2003-09-26 | Cit Alcatel | Dispositif de polarisation a large bande de frequences d'un circuit electronique et amplificateur l'incorporant |
| JP2003174338A (ja) * | 2001-12-05 | 2003-06-20 | Murata Mfg Co Ltd | 分布増幅器および分布差動増幅器 |
| EP3411950A1 (en) | 2016-02-04 | 2018-12-12 | Fraunhofer Gesellschaft zur Förderung der angewandten Forschung E.V. | Matrix power amplifier |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1038800B (it) * | 1975-06-10 | 1979-11-30 | Ates Componenti Elettron | Tranistore planare di potenza |
| GB2095945B (en) * | 1981-03-26 | 1986-02-26 | Raytheon Co | Radio frequency network having plural electrically interconnected field effect transistor cells |
| US4456888A (en) * | 1981-03-26 | 1984-06-26 | Raytheon Company | Radio frequency network having plural electrically interconnected field effect transistor cells |
| JPS594175A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 電界効果半導体装置 |
| JPH06101652B2 (ja) * | 1987-02-12 | 1994-12-12 | 三菱電機株式会社 | バイアス回路 |
| DE3726743A1 (de) * | 1986-09-01 | 1988-03-03 | Mitsubishi Electric Corp | Fet-kettenverstaerker |
| US4864250A (en) * | 1987-01-29 | 1989-09-05 | Harris Corporation | Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance |
| GB2211988B (en) * | 1987-11-03 | 1992-04-01 | Stc Plc | Current matching of bipolar transistors |
| US4939485A (en) * | 1988-12-09 | 1990-07-03 | Varian Associates, Inc. | Microwave field effect switch |
| JP3063167B2 (ja) * | 1989-12-29 | 2000-07-12 | 日本電気株式会社 | 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法 |
| JPH04103138A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1992
- 1992-11-04 FR FR9213242A patent/FR2697698A1/fr not_active Withdrawn
-
1993
- 1993-10-29 DE DE69318253T patent/DE69318253T2/de not_active Expired - Lifetime
- 1993-10-29 EP EP93203038A patent/EP0596568B1/fr not_active Expired - Lifetime
- 1993-11-02 US US08/146,765 patent/US5386130A/en not_active Expired - Lifetime
- 1993-11-04 JP JP5275550A patent/JPH06224663A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016116198A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布ミキサ |
| JPWO2019215849A1 (ja) * | 2018-05-09 | 2020-12-10 | 三菱電機株式会社 | 分布型増幅器 |
| US11595012B2 (en) | 2018-05-09 | 2023-02-28 | Mitsubishi Electric Corporation | Distributed amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0596568A1 (fr) | 1994-05-11 |
| US5386130A (en) | 1995-01-31 |
| FR2697698A1 (fr) | 1994-05-06 |
| DE69318253D1 (de) | 1998-06-04 |
| EP0596568B1 (fr) | 1998-04-29 |
| DE69318253T2 (de) | 1998-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173502B2 (en) | Reflection loss suppression circuit | |
| US4486719A (en) | Distributed amplifier | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| US4311966A (en) | Distributed amplifier for microwave frequencies | |
| US4390851A (en) | Monolithic microwave amplifier having active impedance matching | |
| JPH06224663A (ja) | 半導体装置 | |
| GB2202401A (en) | Distributed fet amplifier and bias voltage supply circuit therefor | |
| US4841253A (en) | Multiple spiral inductors for DC biasing of an amplifier | |
| EP0600548B1 (en) | Compact cascadable microwave amplifier circuits | |
| JP3723202B2 (ja) | 伝送線路及び半導体集積回路装置 | |
| US4754234A (en) | Broadband distributed amplifier for microwave frequences | |
| KR100381685B1 (ko) | 리액티브보상전력트랜지스터회로 | |
| US5469108A (en) | Reactively compensated power transistor circuits | |
| US4985642A (en) | High-frequency circuit having a loaded field-effect transistor | |
| JP2005287055A (ja) | 伝送線路及び半導体集積回路装置 | |
| US6320468B2 (en) | Method and system for suppressing oscillations in a multi-stage amplifier | |
| JP2722054B2 (ja) | 増幅器 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| JPH09284051A (ja) | 周波数逓倍回路 | |
| JPH06252668A (ja) | マイクロ波回路 | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| JP3176667B2 (ja) | マイクロ波回路 | |
| Hilder et al. | A hybrid 2-40 GHz high power distributed amplifier using an active splitter and combined drain line configuration | |
| JPH07176986A (ja) | 分布型バラン |