WO2024029041A1 - 電力増幅器及び高周波モジュール - Google Patents

電力増幅器及び高周波モジュール Download PDF

Info

Publication number
WO2024029041A1
WO2024029041A1 PCT/JP2022/029965 JP2022029965W WO2024029041A1 WO 2024029041 A1 WO2024029041 A1 WO 2024029041A1 JP 2022029965 W JP2022029965 W JP 2022029965W WO 2024029041 A1 WO2024029041 A1 WO 2024029041A1
Authority
WO
WIPO (PCT)
Prior art keywords
impedance
power amplifier
transistor
transistors
isolation resistor
Prior art date
Application number
PCT/JP2022/029965
Other languages
English (en)
French (fr)
Inventor
康 金谷
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/029965 priority Critical patent/WO2024029041A1/ja
Publication of WO2024029041A1 publication Critical patent/WO2024029041A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Definitions

  • the present disclosure relates to a power amplifier and a high frequency module, and particularly to a power amplifier and a high frequency module suitable for using a GaAs-based or GaN-based compound semiconductor.
  • High-frequency modules used in small earth stations for satellite communications use semiconductor power amplifiers for miniaturization.
  • This high frequency module uses a high frequency typified by the Ka band. Therefore, an MMIC (Monolithic Microwave Integrated Circuit) is used in the module transmission circuit.
  • MMIC Monitoring Microwave Integrated Circuit
  • the output of the module is about 40 to 100W, which is high output. Therefore, high output is achieved by using GaN-based transistors and combining a plurality of transistor cells in the final stage of the amplifier. When a plurality of transistor cells are combined, a loop path for high-frequency signals is formed, but if this loop path satisfies the oscillation conditions, there is a problem in that unnecessary oscillation occurs.
  • Patent Document 1 discloses a technique of inserting an inductor and a capacitor at both ends of an isolation resistor.
  • these techniques have not yet solved the above-mentioned problems.
  • the present disclosure increases the inductance only at both ends of a specific isolation resistor in a power amplifier in which four transistors are combined in parallel.
  • the present invention aims to provide a power amplifier in which wide-band impedance matching is easy and a high-frequency module using the power amplifier.
  • An aspect of the present disclosure provides a first transistor pair including a first transistor and a second transistor connected in parallel, and a second transistor pair including a third transistor and a fourth transistor connected in parallel. are connected in parallel, a first isolation resistor inserted between the first transistor pair, a second isolation resistor inserted between the second transistor pair, and the first and a third isolation resistor inserted between the transistor pair and the second transistor pair, and the inductance across the third isolation resistor is equal to the inductance of the first isolation resistor and the second isolation resistor.
  • the power amplifier includes an inductance element that is higher than the inductance at both ends of the power amplifier, and a high-frequency module using the same.
  • FIG. 2 is an equivalent circuit diagram of a conventional power amplifier.
  • FIG. 2 is a circuit diagram for explaining parasitic components in an isolation resistor of a conventional power amplifier.
  • FIG. 1 is a circuit diagram showing a power amplifier according to Embodiment 1 of the present disclosure.
  • FIG. 2 is a circuit diagram showing connection wiring related to isolation resistors according to Embodiment 1 of the present disclosure.
  • FIG. 3 is a circuit diagram showing a case where the isolation resistor is an ideal resistor.
  • FIG. 3 is a circuit diagram showing a case where connection wiring of isolation resistors is considered. It is a Smith chart showing the impedance in a circuit in which the isolation resistance is an ideal resistance. 3 is a Smith chart showing impedance in a circuit that takes connection wiring of isolation resistors into consideration.
  • FIG. 2 is a circuit diagram showing a case where all connection wiring related to isolation resistors have minimum dimensions.
  • FIG. 3 is a circuit diagram showing a case where a part of the connection wiring related to the isolation resistor is lengthened.
  • FIG. 3 is a circuit diagram showing a case where all connection wiring related to isolation resistors are lengthened.
  • 3 is a Smith chart showing impedance in a circuit in which all connection wiring related to isolation resistors have minimum dimensions.
  • 3 is a Smith chart showing impedance in a circuit in which a part of connection wiring related to an isolation resistor is lengthened. It is a Smith chart showing the impedance in a circuit in which all connection wiring related to isolation resistors are made long.
  • FIG. 2 is a circuit diagram showing an example of use of the power amplifier according to Embodiment 1 of the present disclosure. It is a Smith chart showing impedance in a power amplifier in which all connection wiring related to isolation resistors have minimum dimensions.
  • 3 is a Smith chart showing impedance in the power amplifier according to Embodiment 1 of the present disclosure. It is a Smith chart showing impedance in a power amplifier in which all connection wiring related to isolation resistors are longer than the minimum dimension.
  • 7 is a graph showing output-side reflection loss in a power amplifier in which all connection wiring related to isolation resistors are of minimum size.
  • FIG. 3 is a graph showing output side return loss in the power amplifier according to Embodiment 1 of the present disclosure.
  • 7 is a graph showing output-side reflection loss in a power amplifier in which all connection wires related to isolation resistors are longer than the minimum dimension.
  • FIG. 2 is a circuit diagram showing a power amplifier according to Embodiment 2 of the present disclosure. It is a Smith chart showing impedance in a power amplifier in which an isolation resistor is provided between two sets of transistors. It is a Smith chart showing impedance in a power amplifier that does not provide an isolation resistor between two sets of transistors.
  • a power amplifier according to an embodiment of the present disclosure will be described with reference to the drawings. Identical or corresponding components may be given the same reference numerals and repeated descriptions may be omitted. In the following, a case using a GaN-based transistor will be mainly described.
  • FIG. 1 is an equivalent circuit diagram of a conventional power amplifier.
  • Power amplifier 500 includes input terminal 2 .
  • Input terminal 2 is connected to coupling capacitor 3 via matching circuit wiring.
  • Coupling capacitor 3 separates the DC component.
  • transistors 4a and 4b and transistors 4c and 4d each form a parallel circuit, and the parallel circuits are connected in parallel.
  • a coupling capacitor 3 is connected to the end of the parallel circuit.
  • An output terminal 6 is connected to the tip of the coupling capacitor 3.
  • Isolation resistors 8a, 8b, and 8c are connected between the transistor cells in order to suppress unnecessary oscillations.
  • Isolation resistor 8a is connected between transistors 4a and 4b.
  • Isolation resistor 8b is connected between transistors 4b and 4c.
  • Isolation resistor 8c is connected between transistors 4c and 4d.
  • the circuit from the isolation resistors 8a, 8b, and 8c to the output terminal 6 is referred to as an output matching circuit 10.
  • an isolation resistor is connected to the drain side of each transistor in such a manner that the transistors are connected to each other. This isolation resistor is connected to prevent the oscillation condition from being satisfied.
  • the oscillation conditions mentioned here are that the loop gain is 0 dB or more and the loop phase is 2n ⁇ . Note that n is an integer.
  • loop path 60a a loop path made up of transistors 4a and 4b is defined as loop path 60a.
  • the loop gain of the loop path 60a is 0 dB or more and the loop phase is 2n ⁇ , positive feedback satisfies the oscillation condition, causing unnecessary oscillation.
  • the isolation resistor 8a is provided, the loop path 60a is converted to a loop path 60b, and the loop signal is attenuated. That is, since the loop gain becomes lower than 0 dB, stability of frequency characteristics can be ensured.
  • a loop path 62 is defined as a loop path between the set of transistors 4a and 4b and the set of transistors 4c and 4d. Also in the loop path 62, if the isolation resistor 8b is provided, the loop path is converted and the loop signal is attenuated. That is, since the loop gain becomes lower than 0 dB, stability of frequency characteristics can be ensured.
  • the isolation resistor it is possible to convert the loop path that satisfies the oscillation conditions. This allows the loop signal to be attenuated, thereby avoiding unnecessary oscillations.
  • FIG. 2 is a circuit diagram for explaining parasitic components in the isolation resistor of a conventional power amplifier.
  • the transistor and the resistor are connected by a long wire.
  • the inductance of this wiring becomes a parasitic component. Therefore, in the power amplifier 500a, the parasitic components included in the isolation resistor of the power amplifier 500 are illustrated by dotted lines as parasitic components 12a to 12f.
  • this parasitic component may not be ignored.
  • it is effective to reduce the inductance of the wiring by shortening the wiring. That is, in order to reduce the distance between the transistor and the resistor, the distance between each transistor may be reduced.
  • each transistor generates a large amount of heat. Then, in order to reduce thermal interference between transistors, it is necessary to increase the distance between the transistors. That is, a trade-off occurs between measures against parasitic components and measures against heat radiation.
  • the present disclosure also contributes to solving this problem.
  • FIG. 3 is a circuit diagram showing a power amplifier according to Embodiment 1 of the present disclosure.
  • the power amplifier 100 is an MMIC that operates at a high frequency in the Ka band.
  • FIG. 3 does not show wiring that connects the isolation resistor that causes the parasitic inductance component described using FIG. 2. The effect of this will be discussed later.
  • the power amplifier 100 has the same configuration as the power amplifier 500, and also includes inductors 14a and 14b. Inductors 14a and 14b are connected to both ends of isolation resistor 8b. As a result, the inductance at both ends of the isolation resistor 8b becomes higher than at both ends of the isolation resistors 8a and 8c.
  • the electrical length of the inductors 14a and 14b is, for example, from 1/32 wavelength to 4/32 wavelength of the fundamental frequency.
  • Conventional power amplifier 500 is a so-called tournament-type output matching circuit. If the output matching circuit is an ideal distribution circuit such as a Wilkinson type distribution circuit, isolation between each transistor can be ensured. However, since the Wilkinson type distribution circuit requires a 1/4 wavelength line, the circuit size becomes large. Therefore, the Wilkinson type distribution circuit is not ideal from the viewpoint of reducing the chip size of the MMIC. Furthermore, when an ideal distribution circuit is used, it becomes necessary to use a 1/4 wavelength line, which makes it difficult to widen the band.
  • the output section of a transistor can be expressed as a parallel circuit of a drain-source resistance and a drain-source capacitance.
  • the drain-source resistance at the optimum output point or the optimum efficiency point is Ropt
  • the drain-source capacitance is Copt.
  • the impedance of the parallel circuit consisting of Ropt and Copt and the impedance of the output matching circuit including the isolation resistor be matched over a wide band.
  • FIG. 4 is a circuit diagram showing connection wiring related to isolation resistors according to Embodiment 1 of the present disclosure. That is, the connection wiring portion between the transistor and the isolation resistor of the power amplifier according to the first embodiment of the present disclosure shown in FIG. 3 is extracted and shown. Note that wiring for connecting isolation resistors, which are not shown in FIG. 3, is also shown here.
  • the circuit 50 includes transistors 4a, 4b, 4c, and 4d.
  • the input side from the gate of each transistor is connected to an input matching circuit 11 .
  • the drain of each transistor is connected to the isolation resistor but not to the output matching circuit 10. The same applies to circuits 53 to 55 shown in FIGS. 9 to 11.
  • the transistor 4a is connected to the isolation resistor 8a via a line 16a.
  • Isolation resistor 8a is connected to transistor 4b via line 16b. That is, isolation resistor 8a is inserted between transistor 4a and transistor 4b.
  • the transistor 4b is connected to the isolation resistor 8b via a line 18c.
  • Isolation resistor 8b is connected to transistor 4c via line 18d. That is, isolation resistor 8b is inserted between transistor 4b and transistor 4c.
  • the transistor 4c is connected to the isolation resistor 8c via a line 16e.
  • Isolation resistor 8c is connected to transistor 4d via line 16f. That is, the isolation resistor 8c is inserted between the transistor 4c and the transistor 4d.
  • the lines 16a, 16b, 16e and 16f have the same length.
  • Lines 18c and 18d are of the same length and are longer than lines 16a, 16b, 16e and 16f. Since the longer the line, the higher the inductance, the lines 18c and 18d connected to the isolation resistor 8b have higher inductance than the lines 16a, 16b, 16e, and 16f connected to the isolation resistors 8a and 8c. Note that the isolation resistors 8a, 8c, and 8b may have different resistance values.
  • an isolation resistor is connected to the drains of transistors arranged in parallel.
  • the impedance when looking at the output side from points A, B, C, and D is higher than 50 ⁇ and independent of frequency. do.
  • FIG. 5 is a circuit diagram showing a case where the isolation resistor is an ideal resistor.
  • Circuit 51 includes transistors 4a and 4b.
  • the transistors 4a and 4b are provided with an isolation resistor 8a on their respective drain sides in such a manner that the transistors are connected to each other.
  • FIG. 6 is a circuit diagram showing a case where connection wiring of isolation resistors is considered.
  • Circuit 52 includes transistors 4a and 4b.
  • the transistors 4a and 4b are provided with an isolation resistor 8a on their respective drain sides in such a manner that the transistors are connected to each other.
  • Transistor 4a is connected to isolation resistor 8a via line 16a.
  • Isolation resistor 8a is connected to transistor 4b via line 16b.
  • the isolation resistor 8a included in the circuits 51 and 52 is a 3 ⁇ resistor.
  • the lines 16a and 16b included in the circuit 52 are microstrip lines, and the wiring width thereof is 25 ⁇ m.
  • the wiring length of the lines 16a and 16b is 20 ⁇ m, which is an example of a layout in which transistors are placed extremely close to each other.
  • the substrate thickness is 50 ⁇ m, and the substrate material is SiC.
  • FIG. 7 is a Smith chart showing the impedance in a circuit where the isolation resistance is an ideal resistance.
  • a Smith chart 71 shows the locus of impedance seen from points A and B on the circuit 51 at 26 to 32 GHz. Impedance 31 exists approximately on the real axis.
  • the impedance loci at points A and B completely match and appear as a single line on the Smith chart 71. Further, these impedances are normalized by the impedance of a parallel circuit of transistors, which is calculated using Ropt and Copt.
  • FIG. 8 is a Smith chart showing impedance in a circuit that takes connection wiring of isolation resistors into consideration.
  • Smith chart 72 shows the locus of impedance seen from point A and point B on circuit 52 at 26 to 32 GHz.
  • the impedance 33 has an increased inductance component compared to the impedance 31. Further, even though the wiring lengths of the lines 16a and 16b are the minimum dimensions, the impedance on the high frequency side is particularly significantly deviated from the real axis. This shows that the connection wiring has a large influence on impedance.
  • connection wiring has a large influence on the impedance. Therefore, next we will consider optimizing the inductor in the case of four transistors.
  • FIG. 9 is a circuit diagram showing a case where all connection wiring related to isolation resistors have minimum dimensions.
  • transistors and isolation resistors are connected via lines 16a to 16f.
  • the lines 16a to 16f are all of minimum size. Note that at this time, the output matching circuit is not connected.
  • the other transistors 4b, 4c and 4d are connected.
  • transistors 4a, 4c, and 4d are connected.
  • FIG. 10 is a circuit diagram showing a case where a part of the connection wiring related to the isolation resistor is lengthened.
  • Circuit 54 differs from circuit 53 in that lines 18c and 18d used to connect isolation resistor 8b are longer than other lines. Note that FIG. 10 and FIG. 4 have the same content.
  • FIG. 11 is a circuit diagram showing a case where all of the connection wirings related to the isolation resistor are lengthened. Circuit 55 differs from circuit 53 in that all lines connecting transistors and isolation resistors are longer than the minimum dimension.
  • FIG. 12 is a Smith chart showing impedance in a circuit in which all connection wiring related to isolation resistors have minimum dimensions.
  • the Smith chart 73 shows the locus of impedance seen from points A and B on the circuit 53 at 26 to 32 GHz.
  • Impedance 34 shown by a solid line is the impedance seen from point A, and is the load impedance of transistor 4a.
  • Impedance 36 shown by a broken line is the impedance seen from point B, and is the load impedance of transistor 4b.
  • the impedance seen from the transistor 4c is the same as the impedance seen from the transistor 4b.
  • the impedance seen from the transistor 4d is the same as the impedance seen from the transistor 4a. Therefore, description of the impedance seen from the transistors 4c and 4d is omitted. This also applies to FIGS. 13 and 14, which will be described later.
  • the impedance of the Smith chart 73 has a larger reactance component. This is considered to be due to the influence of the Copt caused by the transistors 4c and 4d and the inductance component of each connection wiring.
  • FIG. 13 is a Smith chart showing impedance in a circuit in which a part of the connection wiring related to the isolation resistor is lengthened.
  • Smith chart 74 shows the locus of impedance seen from point A and point B on circuit 54 from 26 to 32 GHz.
  • Impedance 38 shown by a solid line is the impedance seen from point A, and is the load impedance of transistor 4a.
  • Impedance 40 shown by a broken line is the impedance seen from point B, and is the load impedance of transistor 4b.
  • the power amplifier 100 of this embodiment is obtained. Note that matching between the transistor and the output load of the power amplifier may be performed in the same manner as in the power amplifier 100. That is, it is sufficient to transform the output load impedance to the optimum impedance of the transistor using the output matching circuit 10 provided after the isolation resistor circuit.
  • FIG. 14 is a Smith chart showing impedance in a circuit in which all connection wiring related to isolation resistors are lengthened.
  • the Smith chart 75 shows the locus of impedance seen from points A and B on the circuit 55 at 26 to 32 GHz.
  • Impedance 42 shown by a solid line is the impedance seen from point A, and is the load impedance of transistor 4a.
  • Impedance 44 shown by a broken line is the impedance seen from point B, and is the load impedance of transistor 4b.
  • the impedance of the Smith chart 75 has a large reactance component. This is considered to be the effect of changing the lines 16a, 16b, 16e, and 16f in the circuit 54 to lines 18a, 18b, 18e, and 18f.
  • FIG. 15 is a Smith chart showing the impedance when all of the connection wirings related to the isolation resistor are made longer.
  • the Smith chart 76 shows the locus of impedance at 26 to 32 GHz as viewed from points A and B on a circuit in which each line of the circuit 55 is made longer.
  • Impedance 46 shown by a solid line is the impedance seen from point A, and is the load impedance of transistor 4a.
  • Impedance 48 shown by a broken line is the impedance seen from point B, and is the load impedance of transistor 4b. Note that the wiring length of each line here is 700 ⁇ m.
  • the reactance component of the impedance of the Smith chart 76 is minimized. This is considered to be due to the effect of further increasing the length of each line in the circuit 54. This shows that the reactance component can also be minimized by uniformly increasing the length of each line.
  • the resistance component is also high.
  • the impedance transformation ratio to the transistor by the output matching circuit 10 becomes large. This causes a problem in that the output matching circuit 10 must be increased in size.
  • the reactance component of impedance can be minimized by lengthening only the lines 18c and 18d.
  • the same effect can be obtained by connecting inductors 14a and 14b to both ends of the isolation resistor 8b.
  • FIG. 16 is a circuit diagram showing an example of use of the power amplifier according to Embodiment 1 of the present disclosure.
  • Power amplifier 200 includes four transistors connected as shown in FIG. 16 and three isolation resistors.
  • Power amplifier 200 also includes inductors 14a and 14b at both ends of isolation resistor 8b. This increases the inductance at both ends of the isolation resistor 8b. That is, the power amplifier 200 is a power amplifier according to this embodiment.
  • the power amplifier 200 is applied to the final stage of a three-stage MMIC amplifier.
  • the input side of the power amplifier 200 is connected to the second stage of the three-stage amplifier.
  • the power amplifier according to this embodiment does not depend on the number of amplifier stages, and can also be used in high frequency modules other than MMIC.
  • FIG. 17 is a Smith chart showing impedance in a power amplifier in which all connection wiring related to isolation resistors are of minimum size.
  • Smith chart 77 shows the locus of impedance at 26 to 32 GHz when looking from the drain of the transistor to the output side in a circuit in which inductors 14a and 14b are removed from power amplifier 200.
  • Impedance 22 is the load impedance of transistor 4a.
  • Impedance 24 is the load impedance of transistor 4b.
  • m1 to m4 are markers that indicate specific frequencies in each impedance graph. Since impedance depends on frequency and the desired operating frequency of the power amplifier 200 is 27.5 to 30 GHz, the two extremes of 27.5 GHz and 30 GHz are shown with markers. Here, m1 and m3 indicate impedance at 27.5 GHz, and m2 and m4 indicate impedance at 30 GHz. Note that the description regarding this marker will be the same in subsequent Smith charts.
  • the impedance 24 is far from the optimal load impedance 20, and impedance matching is not achieved.
  • FIG. 18 is a Smith chart showing impedance in the power amplifier according to Embodiment 1 of the present disclosure.
  • Smith chart 78 is a locus of impedance in power amplifier 200 at 26 to 32 GHz.
  • Impedance 26 is the load impedance of transistor 4a.
  • Impedance 28 is the load impedance of transistor 4b.
  • the loci of impedances 26 and 28 remain near the optimum load impedance. That is, in the power amplifier 200, impedance matching is achieved over a wide band.
  • FIG. 19 is a Smith chart showing impedance in a power amplifier in which all connection wiring related to isolation resistors are longer than the minimum dimension.
  • Smith chart 79 shows the locus of impedance at 26 to 32 GHz when inductors 14a and 14b in power amplifier 200 are also added to both ends of isolation resistors 8a and 8c.
  • Impedance 30 is the load impedance of transistor 4a.
  • Impedance 32 is the load impedance of transistor 4b.
  • impedances 30 and 32 are far from the optimal load impedance 20.
  • the value of the impedance 32 on the side closer to m4, that is, on the higher frequency side of the operating frequency, is far from the optimum load impedance 20.
  • impedance matching is achieved over a wide band. That is, if the inductor added to both ends of the isolation resistor is increased too much, impedance matching cannot be achieved.
  • output side return loss in each circuit will be compared. Unlike impedance, output side return loss can be adjusted by an external circuit of the MMIC chip. Therefore, even if the output side reflection loss worsens, it can be determined that there is no problem in use as long as it can be adjusted by the external circuit of the MMIC chip.
  • FIG. 20 is a graph showing output-side reflection loss in a power amplifier in which all connection wiring related to isolation resistors are of minimum size.
  • FIG. 21 is a graph showing output side return loss in the power amplifier according to Embodiment 1 of the present disclosure.
  • FIG. 21 shows a reflection loss that is worse than FIG. 20 but is acceptable for use.
  • FIG. 22 is a graph showing output-side reflection loss in a power amplifier in which all connection wiring related to isolation resistors are longer than the minimum dimension.
  • FIG. 22 shows a reflection loss of about 6 dB over the entire band, and it can be seen that this is worse when compared with FIGS. 20 and 21.
  • the loop gain and loop phase were calculated, respectively. As a result, even in the power amplifier according to FIG. 21, the loop gain and loop phase did not satisfy the oscillation conditions. That is, it was found that the power amplifier according to this embodiment has no problem with stability.
  • FIG. 23 is a circuit diagram showing a power amplifier according to Embodiment 2 of the present disclosure.
  • the power amplifier according to the second embodiment differs from the first embodiment in that it includes two sets of transistors when one set includes four transistors.
  • the power amplifier 300 is used in the final stage of a three-stage MMIC amplifier. Note that the power amplifier according to this embodiment does not depend on the number of amplifier stages, and can also be used in high frequency modules other than MMIC.
  • the power amplifier 300 includes eight transistors.
  • the eight transistors have a configuration similar to that of the power amplifier 200, in which two transistors are connected in parallel.
  • transistors 4a, 4b, 4c, and 4d are connected in the same configuration as power amplifier 200.
  • Isolation resistors 8a, 8b, and 8c are similarly connected in the same configuration as power amplifier 200.
  • the isolation resistor 8b includes inductors 14a and 14b at both ends thereof.
  • transistors 4e, 4f, 4g, and 4h are also connected in the same configuration as power amplifier 200.
  • Isolation resistors 8d, 8e, and 8f are similarly connected in the same configuration as power amplifier 200.
  • the isolation resistor 8e includes inductors 14c and 14d at both ends thereof.
  • no isolation resistor is provided between transistors 4d and 4e.
  • transistors 4d and 4e When transistors 4d and 4e are connected, transistors 4a and 4d are no longer symmetrical, resulting in an unbalanced impedance. Similarly, when transistors 4d and 4e are connected, transistors 4e and 4h are no longer symmetrical, resulting in an unbalanced impedance. To avoid this, no isolation resistor is provided between transistors 4d and 4e.
  • FIG. 24 is a Smith chart showing impedance in a power amplifier in which an isolation resistor is provided between two sets of transistors.
  • a Smith chart 80 shows the optimum load impedance 20 and the locus of impedance on each transistor from 26 to 32 GHz. Note that the two sets of transistors are symmetrical, and the impedances of transistors located at symmetrical positions are the same, so only four impedances appear for eight transistors.
  • FIG. 25 is a Smith chart showing impedance in a power amplifier without an isolation resistor between two sets of transistors.
  • a Smith chart 81 shows the optimum load impedance 20 and the locus of impedance on each transistor at 26-32 GHz. Note that the two sets of transistors are symmetrical, and the impedances of the transistors located at symmetrical positions are the same, so only four impedances appear for eight transistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

本開示は電力増幅器及び高周波モジュールに関し、広帯域なインピーダンス整合が容易である電力増幅器及びそれを用いる高周波モジュールを提供することを目的とする。本開示の電力増幅器及びそれを用いる高周波モジュールは、並列に接続された第一のトランジスタ及び第二のトランジスタからなる第一のトランジスタ対と、並列に接続された第三のトランジスタ及び第四のトランジスタからなる第二のトランジスタ対とを並列に接続した構成を備える。また、第一のトランジスタ対の間に挿入された第一のアイソレーション抵抗と、第二のトランジスタ対の間に挿入された第二のアイソレーション抵抗と、第一のトランジスタ対と第二のトランジスタ対の間に挿入された第三のアイソレーション抵抗とを備える。さらに、第三のアイソレーション抵抗の両端におけるインダクタンスを、第一のアイソレーション抵抗及び第二のアイソレーション抵抗の両端におけるインダクタンスよりも高くするインダクタンス要素を備える。

Description

電力増幅器及び高周波モジュール
　本開示は、電力増幅器及び高周波モジュールに関し、特にＧａＡｓ系やＧａＮ系化合物半導体を用いる場合に好適な電力増幅器及び高周波モジュールに関する。
　衛星通信用小型地球局で用いられる高周波モジュールでは、小型化のために半導体電力増幅器が用いられている。この高周波モジュールは、Ｋａ帯に代表される高周波を用いる。そのため、モジュール送信回路にはＭＭＩＣ(Monolithic Microwave Integrated Circuit)が用いられている。
　また、モジュールの出力は４０～１００Ｗ程度であり、高出力である。そのため、ＧａＮ系のトランジスタを用い、増幅器の最終段に複数のトランジスタセルを合成することで、高出力化している。複数のトランジスタセルを合成する際、高周波信号のループ経路が形成されるが、このループ経路が発振条件を満たす場合、不要発振が発生する課題があった。
日本特開２０１２－１０９８２５号公報
　上述の課題を解決するため、トランジスタセル間にアイソレーション抵抗を挿入する方法が知られている。しかし、Ｋａ帯以上の高周波帯では、トランジスタとアイソレーション抵抗とを接続する配線の寄生成分を無視できない。そのため、周波数特性が不安定になる課題があった。
　また、アイソレーション抵抗を挿入した場合、トランジスタの出力側インピーダンスを、出力最適点あるいは効率最適点に、広帯域にわたって整合させることが難しくなる。インピーダンスを出力最適点または効率最適点に無理やり整合させると、出力側の反射損失が劣化する。すなわち、広帯域なインピーダンス整合が困難となる課題があった。
　特許文献１には、上述の課題を解決するため、アイソレーション抵抗の両端にインダクタ及びキャパシタを挿入する技術が開示されている。しかし、これらの技術は、上述の課題を解決するには至っていない。
　本開示は上述の課題を解決するため、４個のトランジスタが並列合成された電力増幅器において、特定のアイソレーション抵抗の両端のみインダクタンスを高くする。これにより、広帯域なインピーダンス整合が容易である電力増幅器及びそれを用いる高周波モジュールを提供することを目的とする。
　本開示の態様は、並列に接続された第一のトランジスタ及び第二のトランジスタからなる第一のトランジスタ対と、並列に接続された第三のトランジスタ及び第四のトランジスタからなる第二のトランジスタ対とを並列に接続した構成を備え、第一のトランジスタ対の間に挿入された第一のアイソレーション抵抗と、第二のトランジスタ対の間に挿入された第二のアイソレーション抵抗と、第一のトランジスタ対と第二のトランジスタ対の間に挿入された第三のアイソレーション抵抗とを備え、第三のアイソレーション抵抗の両端におけるインダクタンスを、第一のアイソレーション抵抗及び第二のアイソレーション抵抗の両端におけるインダクタンスよりも高くするインダクタンス要素を備える電力増幅器及びそれを用いる高周波モジュールであることが好ましい。
　本開示の態様によれば、広帯域なインピーダンス整合が容易である電力増幅器及びそれを用いる高周波モジュールを提供できる。
従来の電力増幅器の等価回路図である。 従来の電力増幅器のアイソレーション抵抗における寄生成分を説明するための回路図である。 本開示の実施の形態１に係る電力増幅器を示す回路図である。 本開示の実施の形態１に係る、アイソレーション抵抗に関する接続配線を示す回路図である。 アイソレーション抵抗が理想抵抗である場合を示す回路図である。 アイソレーション抵抗の接続配線を考慮する場合を示す回路図である。 アイソレーション抵抗が理想抵抗である回路におけるインピーダンスを示すスミスチャートである。 アイソレーション抵抗の接続配線を考慮する回路におけるインピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線が全て最小寸法である場合を示す回路図である。 アイソレーション抵抗に関する接続配線の一部を長くした場合を示す回路図である。 アイソレーション抵抗に関する接続配線の全てを長くした場合を示す回路図である。 アイソレーション抵抗に関する接続配線が全て最小寸法である回路における、インピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線の一部を長くした回路における、インピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線の全てを長くした回路における、インピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線の全てをさらに長くした回路における、インピーダンスを示すスミスチャートである。 本開示の実施の形態１に係る電力増幅器の使用例を示す回路図である。 アイソレーション抵抗に関する接続配線が全て最小寸法である電力増幅器における、インピーダンスを示すスミスチャートである。 本開示の実施の形態１に係る電力増幅器における、インピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線が全て最小寸法より長い電力増幅器における、インピーダンスを示すスミスチャートである。 アイソレーション抵抗に関する接続配線が全て最小寸法である電力増幅器における、出力側反射損失を示すグラフである。 本開示の実施の形態１に係る電力増幅器における、出力側反射損失を示すグラフである。 アイソレーション抵抗に関する接続配線が全て最小寸法より長い電力増幅器における、出力側反射損失を示すグラフである。 本開示の実施の形態２に係る電力増幅器を示す回路図である。 二組のトランジスタ間にアイソレーション抵抗を設けた電力増幅器における、インピーダンスを示すスミスチャートである。 二組のトランジスタ間にアイソレーション抵抗を設けない電力増幅器における、インピーダンスを示すスミスチャートである。
　本開示の実施の形態に係る電力増幅器について、図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。以下では、ＧａＮ系のトランジスタを用いた場合を主例として説明する。
実施の形態１
　図１は、従来の電力増幅器の等価回路図である。電力増幅器５００は、入力端子２を備える。入力端子２は、整合回路用の配線を介して、カップリングコンデンサ３と接続されている。カップリングコンデンサ３は、ＤＣ成分を分離する。
　カップリングコンデンサ３の先には、４つのトランジスタが並列に接続されている。ここでは、トランジスタ４ａと４ｂ、トランジスタ４ｃと４ｄそれぞれ並列回路を形成した上で、その並列回路同士が並列に接続されている。並列回路の先には、カップリングコンデンサ３が接続されている。カップリングコンデンサ３の先には、出力端子６が接続されている。
　トランジスタセル間には、不要発振を抑制するため、アイソレーション抵抗８ａ、８ｂ及び８ｃが接続されている。アイソレーション抵抗８ａは、トランジスタ４ａと４ｂの間に接続されている。アイソレーション抵抗８ｂは、トランジスタ４ｂと４ｃの間に接続されている。アイソレーション抵抗８ｃは、トランジスタ４ｃと４ｄの間に接続されている。アイソレーション抵抗８ａ、８ｂ及び８ｃから出力端子６までの回路を、出力整合回路１０とする。
　４つのトランジスタ、整合回路用の配線、３つのアイソレーション抵抗、カップリングコンデンサ、入出力信号端子であるパッドは、ＳｉＣを基板とするＭＭＩＣ上に形成されている。なお、ＤＣバイアス回路の図示は省略している。
　前述した通り、電力増幅器５００では、各トランジスタのドレイン側に、トランジスタ同士を接続する形でアイソレーション抵抗が接続されている。このアイソレーション抵抗は、発振条件を満たすのを防ぐために接続されている。ループ経路が発振条件を満たすと、不要発振が発生し、周波数特性が不安定となる。ここで言う発振条件は、ループ利得が０ｄＢ以上かつループ位相が２ｎπとなることである。なお、ｎは整数である。
　具体例を示す。電力増幅器５００において、トランジスタ４ａ及び４ｂからなるループ経路をループ経路６０ａとする。ループ経路６０ａのループ利得が０ｄＢ以上、かつループ位相が２ｎπの場合、正帰還により発振条件を満たすため、不要発振が生じる。
　ここで、アイソレーション抵抗８ａを設けると、ループ経路６０ａがループ経路６０ｂに変換され、ループ信号が減衰する。すなわち、ループ利得が０ｄＢより低くなるため、周波数特性の安定性を確保できる。
　また、トランジスタ４ａ及び４ｂの組と、トランジスタ４ｃ及び４ｄの組との間のループ経路をループ経路６２とする。ループ経路６２においても、アイソレーション抵抗８ｂを設けると、ループ経路が変換され、ループ信号が減衰する。すなわち、ループ利得が０ｄＢより低くなるため、周波数特性の安定性を確保できる。
　以上のように、アイソレーション抵抗を用いることで、発振条件を満たすループ経路を変換することができる。これにより、ループ信号を減衰させることができるため、不要発振を回避することができる。
　図２は、従来の電力増幅器のアイソレーション抵抗における寄生成分を説明するための回路図である。実際の電力増幅器５００では、トランジスタと抵抗は、長さを持った配線で接続される。この配線の有するインダクタンスが、寄生成分となる。そこで電力増幅器５００ａでは、電力増幅器５００のアイソレーション抵抗が有する寄生成分を、寄生成分１２ａから１２ｆとして点線で図示している。
　電力増幅器５００ａにおいて、Ｋａ帯に代表される高周波を用いる場合、この寄生成分を無視できない場合がある。これを回避するには、配線を短縮することで、配線のインダクタンスを低減する方法が有効である。すなわち、トランジスタと抵抗との距離を狭めるため、各トランジスタの間隔を狭めれば良い。しかし、高出力の増幅器では、各トランジスタの発熱量が高い。すると、トランジスタ間の熱干渉を低減させるため、トランジスタ同士の距離を広げる必要がある。すなわち、寄生成分対策と放熱対策との間にトレードオフが発生する。本開示は、この課題の解決にも寄与する。
　図３は、本開示の実施の形態１に係る電力増幅器を示す回路図である。ここで電力増幅器１００は、Ｋａ帯の高周波で動作するＭＭＩＣである。なお、図３には、図２を用いて説明した寄生インダクタンス成分を生じさせるアイソレーション抵抗を接続する配線は図持していない。この影響は後述する。
　電力増幅器１００は、電力増幅器５００と同様の構成に加えて、インダクタ１４ａ及び１４ｂを備える。インダクタ１４ａ及び１４ｂは、アイソレーション抵抗８ｂの両端に接続されている。これにより、アイソレーション抵抗８ｂの両端では、アイソレーション抵抗８ａ及び８ｃの両端と比較して、インダクタンスが高くなる。インダクタ１４ａ及び１４ｂの電気長は、例えば基本周波数の１／３２波長から４／３２波長である。
　４つのトランジスタ、整合回路用の配線、３つのアイソレーション抵抗、２つのインダクタ、カップリングコンデンサ、入出力信号端子であるパッドは、ＳｉＣを基板とするＭＭＩＣ上に形成されている。なお、ＤＣバイアス回路の図示は省略している。
　本実施形態における、インダクタ１４ａ及び１４ｂの効果と原理を説明する。従来の電力増幅器５００は、いわゆるトーナメント型の出力整合回路である。出力整合回路が、ウィルキンソン型分配回路のような理想的な分配回路である場合、各トランジスタ間のアイソレーションを確保できる。しかし、ウィルキンソン型分配回路には、１／４波長の線路が必要であるため、回路サイズが大型になる。そのためウィルキンソン型分配回路は、ＭＭＩＣのチップサイズを小型化する観点で考えると、理想的ではない。また、理想的な分配回路を使用した場合、１／４波長の線路を使用する必要が生じることから、広帯域化が難しくなる問題がある。
　ところで、トランジスタの出力部は、ドレイン・ソース間抵抗及びドレイン・ソース間容量の並列回路で表現できる。ここで、出力最適点または効率最適点でのドレイン・ソース間抵抗をＲｏｐｔ、ドレイン・ソース間容量をＣｏｐｔとする。この場合、Ｒｏｐｔ及びＣｏｐｔからなる並列回路のインピーダンスと、アイソレーション抵抗を含めた出力整合回路のインピーダンスが、広帯域にわたって整合することが望ましい。
　そこで、４つのトランジスタと、各トランジスタ間に挿入するアイソレーション抵抗を備える回路に対する、インダクタの影響を考える。図４は、本開示の実施の形態１に係る、アイソレーション抵抗に関する接続配線を示す回路図である。すなわち、図３で示した本開示の実施の形態１に係る電力増幅器の、トランジスタとアイソレーション抵抗の接続配線部分を抜粋して示している。なお、ここでは、図３では図示を省略したアイソレーション抵抗を接続する配線も示している。
　回路５０は、トランジスタ４ａ、４ｂ、４ｃ及び４ｄを備える。各トランジスタのゲートより入力側は、入力整合回路１１に接続されている。一方、各トランジスタのドレインは、アイソレーション抵抗には接続されているが、出力整合回路１０には接続されていない。これらは、図９から図１１に示す回路５３から５５においても同様である。
　トランジスタ４ａは、線路１６ａを介してアイソレーション抵抗８ａと接続されている。アイソレーション抵抗８ａは、線路１６ｂを介してトランジスタ４ｂと接続されている。すなわち、アイソレーション抵抗８ａは、トランジスタ４ａとトランジスタ４ｂの間に挿入されている。
　同様に、トランジスタ４ｂは、線路１８ｃを介してアイソレーション抵抗８ｂと接続されている。アイソレーション抵抗８ｂは、線路１８ｄを介してトランジスタ４ｃと接続されている。すなわち、アイソレーション抵抗８ｂは、トランジスタ４ｂとトランジスタ４ｃの間に挿入されている。
　同様に、トランジスタ４ｃは、線路１６ｅを介してアイソレーション抵抗８ｃと接続されている。アイソレーション抵抗８ｃは、線路１６ｆを介してトランジスタ４ｄと接続されている。すなわち、アイソレーション抵抗８ｃは、トランジスタ４ｃとトランジスタ４ｄの間に挿入されている。
　線路１６ａ、１６ｂ、１６ｅ及び１６ｆは、同じ長さである。線路１８ｃ及び１８ｄは同じ長さであり、線路１６ａ、１６ｂ、１６ｅ及び１６ｆよりも長い。線路が長いほどインダクタンスが高いため、アイソレーション抵抗８ｂに接続する線路１８ｃ及び１８ｄの方が、アイソレーション抵抗８ａ及び８ｃに接続する線路１６ａ、１６ｂ、１６ｅ、１６ｆよりもインダクタンスが高い。なお、アイソレーション抵抗８ａ及び８ｃと８ｂとは、異なる抵抗値であっても良い。
　インピーダンスを、広帯域にわたって整合させる方法について説明する。まず、図４のように、並列に配置したトランジスタのドレインにアイソレーション抵抗を接続する。このとき、出力整合回路を接続する前の段階での、点Ａ、点Ｂ、点Ｃ、及び点Ｄから出力側を見た際のインピーダンスが、５０Ωより高く、かつ、周波数に依存しないようにする。周波数依存性を小さくするには、スミスチャート上においてインピーダンスが実軸上にあるようにする事が望ましい。アイソレーション回路のインピーダンスがこのような値であれば、効率または出力について最適インピーダンスとなるように設計された出力整合回路を接続する際、アイソレーション回路による最適インピーダンスからのずれを抑制できる。
　ここで、インピーダンスを広帯域にわたって整合させるために、最適なインダクタについて考える。まず、トランジスタが２つの場合を考える。図５は、アイソレーション抵抗が理想抵抗である場合を示す回路図である。回路５１は、トランジスタ４ａ及び４ｂを備える。トランジスタ４ａ及び４ｂは、それぞれのドレイン側に、トランジスタ同士を接続する形で、アイソレーション抵抗８ａを備える。
　図６は、アイソレーション抵抗の接続配線を考慮する場合を示す回路図である。回路５２は、トランジスタ４ａ及び４ｂを備える。トランジスタ４ａ及び４ｂは、それぞれのドレイン側に、トランジスタ同士を接続する形で、アイソレーション抵抗８ａを備える。トランジスタ４ａは、線路１６ａを介してアイソレーション抵抗８ａと接続されている。アイソレーション抵抗８ａは、線路１６ｂを介してトランジスタ４ｂと接続されている。
　なお、回路５１及び５２では、入力整合回路の図示を省略している。また、回路５１及び５２が備えるアイソレーション抵抗８ａは、３Ωの抵抗である。さらに、回路５２が備える線路１６ａ及び１６ｂは、マイクロストリップ線路であり、その配線幅は２５μｍである。線路１６ａ及び１６ｂの配線長は２０μｍであるが、これはトランジスタ間を極めて接近させたレイアウトの一例である。また、基板厚は５０μｍであり、基板材料はＳｉＣである。
　図７は、アイソレーション抵抗が理想抵抗である回路におけるインピーダンスを示すスミスチャートである。スミスチャート７１は、２６～３２ＧＨｚにおける、回路５１上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。インピーダンス３１は、おおむね実軸上に存在する。
　なお、回路５１は対称形であることから、点Ａ及び点Ｂにおけるインピーダンスの軌跡は完全に一致し、スミスチャート７１上には一本の線として表れている。また、これらのインピーダンスは、Ｒｏｐｔ及びＣｏｐｔを用いて算出される、トランジスタの並列回路のインピーダンスで規格化している。
　図８は、アイソレーション抵抗の接続配線を考慮する回路におけるインピーダンスを示すスミスチャートである。スミスチャート７２は、２６～３２ＧＨｚにおける、回路５２上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。インピーダンス３３は、インピーダンス３１と比べると、インダクタンス成分が増加している。また、線路１６ａ及び１６ｂの配線長が最小寸法であるにも関わらず、高域側のインピーダンスが特に実軸から大きくずれている。これにより、インピーダンスに対し、接続配線の与える影響が大きいことが分かる。
　なお、回路５２は対称形であることから、点Ａ及び点Ｂにおけるインピーダンスの軌跡は完全に一致し、スミスチャート７２上には一本の線として表れている。また、これらのインピーダンスは、Ｒｏｐｔ及びＣｏｐｔを用いて算出される、トランジスタの並列回路のインピーダンスで規格化している。
　以上の通り、スミスチャート７１と７２を比較することで、接続配線がインピーダンスに与える影響が大きいことが分かる。そこで次は、トランジスタが４つの場合に、インダクタを最適化させることを考える。
　図９は、アイソレーション抵抗に関する接続配線が全て最小寸法である場合を示す回路図である。回路５３では、トランジスタとアイソレーション抵抗が、線路１６ａから１６ｆを介して接続される。この線路１６ａから１６ｆは、全て最小寸法である。なお、このとき、出力整合回路は接続していない。点Ａからインピーダンスを見た際、他のトランジスタ４ｂ、４ｃ及び４ｄは接続されている。また、点Ｂからインピーダンスを見た際、トランジスタ４ａ、４ｃ及び４ｄは接続されている。
　図１０は、アイソレーション抵抗に関する接続配線の一部を長くした場合を示す回路図である。回路５４は、アイソレーション抵抗８ｂの接続に用いられる線路１８ｃ及び１８ｄが、その他の線路よりも長い点が、回路５３と異なる。なお、図１０と図４は同じ内容である。
　図１１は、アイソレーション抵抗に関する接続配線の全てを長くした場合を示す回路図である。回路５５は、トランジスタとアイソレーション抵抗を接続する線路が、全て最小寸法よりも長い点が、回路５３と異なる。
　図１２は、アイソレーション抵抗に関する接続配線が全て最小寸法である回路における、インピーダンスを示すスミスチャートである。スミスチャート７３は、２６～３２ＧＨｚにおける、回路５３上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。実線で示すインピーダンス３４は、点Ａから見たインピーダンスであり、トランジスタ４ａの負荷インピーダンスである。破線で示すインピーダンス３６は、点Ｂから見たインピーダンスであり、トランジスタ４ｂの負荷インピーダンスである。
　なお、回路５３が対称形であることから、トランジスタ４ｃから見たインピーダンスは、トランジスタ４ｂから見たインピーダンスと同じになる。また、トランジスタ４ｄから見たインピーダンスは、トランジスタ４ａから見たインピーダンスと同じになる。そのため、トランジスタ４ｃ及び４ｄから見たインピーダンスについては記載を省略している。これは、後述する図１３、図１４でも同様とする。
　スミスチャート７１のインピーダンスと比較すると、スミスチャート７３のインピーダンスで、リアクタンス成分が大きくなることが分かる。これは、トランジスタ４ｃ及び４ｄによるＣｏｐｔと、各接続配線のインダクタンス成分の影響と考えられる。
　図１３は、アイソレーション抵抗に関する接続配線の一部を長くした回路における、インピーダンスを示すスミスチャートである。スミスチャート７４は、２６～３２ＧＨｚにおける、回路５４上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。実線で示すインピーダンス３８は、点Ａから見たインピーダンスであり、トランジスタ４ａの負荷インピーダンスである。破線で示すインピーダンス４０は、点Ｂから見たインピーダンスであり、トランジスタ４ｂの負荷インピーダンスである。
　スミスチャート７３のインピーダンスと比較すると、スミスチャート７４のインピーダンスは、リアクタンス成分が最小化されていることが分かる。これは、回路５３における線路１６ｃ及び１６ｄを、線路１８ｃ及び１８ｄに変更した影響だと考えられる。
　この回路５４に、出力整合回路を付加すれば、本実施の形態である電力増幅器１００が得られる。なお、トランジスタと電力増幅器の出力負荷との間の整合については、電力増幅器１００と同様に実施すれば良い。すなわち、アイソレーション抵抗回路の後段に設ける出力整合回路１０を用いて、出力の負荷インピーダンスをトランジスタの最適インピーダンスに変成すればよい。
　図１４は、アイソレーション抵抗に関する接続配線の全てを長くした回路における、インピーダンスを示すスミスチャートである。スミスチャート７５は、２６～３２ＧＨｚにおける、回路５５上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。実線で示すインピーダンス４２は、点Ａから見たインピーダンスであり、トランジスタ４ａの負荷インピーダンスである。破線で示すインピーダンス４４は、点Ｂから見たインピーダンスであり、トランジスタ４ｂの負荷インピーダンスである。
　スミスチャート７４のインピーダンスと比較すると、スミスチャート７５のインピーダンスは、リアクタンス成分が大きくなることが分かる。これは、回路５４における線路１６ａ、１６ｂ、１６ｅ及び１６ｆを、線路１８ａ、１８ｂ、１８ｅ及び１８ｆに変更した影響だと考えられる。
　図１５は、アイソレーション抵抗に関する接続配線の全てをさらに長くした際のインピーダンスを示すスミスチャートである。スミスチャート７６は、２６～３２ＧＨｚにおける、回路５５の各線路を更に長くした回路上の点Ａ及び点Ｂから見たインピーダンスの軌跡を示す。実線で示すインピーダンス４６は、点Ａから見たインピーダンスであり、トランジスタ４ａの負荷インピーダンスである。破線で示すインピーダンス４８は、点Ｂから見たインピーダンスであり、トランジスタ４ｂの負荷インピーダンスである。なお、ここでの各線路の配線長は７００μｍである。
　スミスチャート７５のインピーダンスと比較すると、スミスチャート７６のインピーダンスは、リアクタンス成分が最小化されていることが分かる。これは、回路５４における各線路の長さを更に長くした影響だと考えられる。これにより、各線路の長さを一律に長くすることによっても、リアクタンス成分を最小化できることが分かる。
　しかし、スミスチャート７６では、レジスタンス成分も高くなっている。レジスタンス成分が大きいと、出力整合回路１０による、トランジスタへのインピーダンス変成比が大きくなる。これにより、出力整合回路１０を大型化しなくてはならない課題が生じる。
　上述の通り、トランジスタ４つを回路５０のように接続した回路においては、線路１８ｃ及び１８ｄのみを長くすることにより、インピーダンスのリアクタンス成分を最小化することができる。本実施形態の電力増幅器１００では、アイソレーション抵抗８ｂの両端にインダクタ１４ａ及び１４ｂを接続することで、これと同じ効果を得られる。
　続けて、本実施形態に係る電力増幅器について、実際の使用例を示す。図１６は、本開示の実施の形態１に係る電力増幅器の使用例を示す回路図である。電力増幅器２００は、図１６のように接続された４つのトランジスタと、３つのアイソレーション抵抗を備える。また電力増幅器２００は、アイソレーション抵抗８ｂの両端に、インダクタ１４ａ及び１４ｂを有する。これにより、アイソレーション抵抗８ｂの両端において、インダクタンスを高くしている。すなわち、電力増幅器２００は、本実施形態に係る電力増幅器である。
　また電力増幅器２００は、ＭＭＩＣの三段増幅器の最終段に適用されている。電力増幅器２００の入力側は、三段増幅器の二段目に接続されている。なお、本実施形態に係る電力増幅器は、増幅器の段数には依らず、また、ＭＭＩＣ以外の高周波モジュールにおいても使用することができる。
　次に、電力増幅器の形態でのトランジスタから見た出力インピーダンスを考える。ここでは、アイソレーション抵抗の後段に、マイクロストリップ線路とキャパシタを用いることで、インピーダンス変成を行う。出力負荷は５０Ωとする。なお、バイアス回路の図示は省略してある。
　図１７は、アイソレーション抵抗に関する接続配線が全て最小寸法である電力増幅器における、インピーダンスを示すスミスチャートである。スミスチャート７７は、電力増幅器２００におけるインダクタ１４ａ及び１４ｂを取り除いた回路において、トランジスタのドレインから出力側を見た際の、２６～３２ＧＨｚにおけるインピーダンスの軌跡を示す。
　丸印で示すのが、前述した最適負荷インピーダンス２０である。インピーダンス２２は、トランジスタ４ａの負荷インピーダンスである。インピーダンス２４は、トランジスタ４ｂの負荷インピーダンスである。
　また、ｍ１からｍ４は、各インピーダンスのグラフにおける特定の周波数を示すマーカーである。インピーダンスは周波数に依存すること、電力増幅器２００が所望する動作周波数は２７．５～３０ＧＨｚであることから、その両端である２７．５ＧＨｚ及び３０ＧＨｚをマーカーで示している。ここでは、ｍ１及びｍ３が２７．５ＧＨｚ、ｍ２及びｍ４が３０ＧＨｚでのインピーダンスを示す。なお、このマーカーに関する記載は、これ以降のスミスチャートでも同様とする。
　スミスチャート７７では、インピーダンス２４は最適負荷インピーダンス２０から離れており、インピーダンス整合が取れていない。
　図１８は、本開示の実施の形態１に係る電力増幅器における、インピーダンスを示すスミスチャートである。スミスチャート７８は、電力増幅器２００において、２６～３２ＧＨｚにおけるインピーダンスの軌跡である。インピーダンス２６は、トランジスタ４ａの負荷インピーダンスである。インピーダンス２８は、トランジスタ４ｂの負荷インピーダンスである。
　スミスチャート７８では、インピーダンス２６及び２８の軌跡が、最適負荷インピーダンス付近に留まっている。すなわち、電力増幅器２００では、広帯域にわたってインピーダンス整合が取れている。
　図１９は、アイソレーション抵抗に関する接続配線が全て最小寸法より長い電力増幅器における、インピーダンスを示すスミスチャートである。スミスチャート７９は、電力増幅器２００におけるインダクタ１４ａ及び１４ｂを、アイソレーション抵抗８ａ及び８ｃの両端にも追加した場合の、２６～３２ＧＨｚにおけるインピーダンスの軌跡を示す。インピーダンス３０は、トランジスタ４ａの負荷インピーダンスである。インピーダンス３２は、トランジスタ４ｂの負荷インピーダンスである。
　スミスチャート７９では、インピーダンス３０及び３２は、最適負荷インピーダンス２０から離れている。特にインピーダンス３２は、ｍ４に近い側、すなわち動作周波数の高域側の値が、最適負荷インピーダンス２０から離れている。これにより、広帯域にわたってインピーダンス整合が取れているとは言い難い。すなわち、アイソレーション抵抗の両端に加えるインダクタを増やしすぎると、インピーダンス整合が取れなくなる。
　ここで、各回路における出力側反射損失を比較する。出力側反射損失は、インピーダンスと異なり、ＭＭＩＣチップの外部回路で調整することができる。そのため、出力側反射損失が悪化したとしても、ＭＭＩＣチップの外部回路で調整できる程度であれば、使用には問題ないと判断できる。
　図２０は、アイソレーション抵抗に関する接続配線が全て最小寸法である電力増幅器における、出力側反射損失を示すグラフである。図２１は、本開示の実施の形態１に係る電力増幅器における、出力側反射損失を示すグラフである。図２１は、図２０よりは悪化しているが、使用には問題ない反射損失を示している。
　図２２は、アイソレーション抵抗に関する接続配線が全て最小寸法より長い電力増幅器における、出力側反射損失を示すグラフである。図２２は、帯域全体で６ｄＢ程度の反射損失を示し、図２０及び図２１と比較すると悪化していることが分かる。
　図２０、２１及び２２に係る電力増幅器について、安定性を検証するため、ループ利得及びループ位相をそれぞれ計算した。その結果、図２１に係る電力増幅器でも、ループ利得及びループ位相は発振条件を満たさなかった。すなわち、本実施形態に係る電力増幅器は、安定性に問題がないことが分かった。
　以上の通り、本実施形態によれば、実際の使用例についても、周波数特性が安定であり、インピーダンス整合が容易である電力増幅器を提供することができる。
実施の形態２
　図２３は、本開示の実施の形態２に係る電力増幅器を示す回路図である。実施の形態２に係る電力増幅器は、４つのトランジスタを一組とした場合に、二組のトランジスタを備える点が、実施の形態１と異なる。
　電力増幅器３００は、電力増幅器２００と同様に、ＭＭＩＣの三段増幅器の最終段で使用される。なお、本実施形態に係る電力増幅器は、増幅器の段数には依らず、また、ＭＭＩＣ以外の高周波モジュールにおいても使用することができる。
　電力増幅器３００は、トランジスタを８つ備える。８つのトランジスタは、電力増幅器２００が有する構成を、２つ並列に接続したのと同様の構成を備える。
　すなわち、トランジスタ４ａ、４ｂ、４ｃ及び４ｄは、電力増幅器２００と同じ構成で接続される。アイソレーション抵抗８ａ、８ｂ及び８ｃも同様に、電力増幅器２００と同じ構成で接続される。そしてアイソレーション抵抗８ｂは、その両端にインダクタ１４ａ及び１４ｂを備える。
　また、トランジスタ４ｅ、４ｆ、４ｇ及び４ｈも、電力増幅器２００と同じ構成で接続される。アイソレーション抵抗８ｄ、８ｅ及び８ｆも同様に、電力増幅器２００と同じ構成で接続される。そしてアイソレーション抵抗８ｅは、その両端にインダクタ１４ｃ及び１４ｄを備える。
　ここで、二組のトランジスタの中間に位置する、トランジスタ４ｄと４ｅの中間について説明する。本実施形態では、トランジスタ４ｄと４ｅの間にはアイソレーション抵抗を備えない。トランジスタ４ｄと４ｅを接続すると、トランジスタ４ａ及び４ｄが対称ではなくなるため、インピーダンスのバランスが崩れる。同様に、トランジスタ４ｄと４ｅを接続すると、トランジスタ４ｅ及び４ｈが対称ではなくなるため、インピーダンスのバランスが崩れる。これを回避するため、トランジスタ４ｄと４ｅの間にはアイソレーション抵抗を設置しない。
　トランジスタ４ｄと４ｅの間におけるアイソレーション抵抗の有無が、インピーダンスに与える影響を比較する。図２４は、二組のトランジスタ間にアイソレーション抵抗を設けた電力増幅器における、インピーダンスを示すスミスチャートである。スミスチャート８０は、最適負荷インピーダンス２０と、２６～３２ＧＨｚにおける各トランジスタ上のインピーダンスの軌跡を示す。なお、二組のトランジスタは対称であり、対称な位置にあるトランジスタのインピーダンスは同一であるため、８つのトランジスタに対して４つのインピーダンスしか表れていない。
　スミスチャート８０では、各トランジスタにおけるインピーダンスのばらつきが大きい。これは、二組のトランジスタ間にアイソレーション抵抗を設けることで、トランジスタ同士の対称性が失われたためだと考えられる。
　図２５は、二組のトランジスタ間にアイソレーション抵抗を設けない電力増幅器における、インピーダンスを示すスミスチャートである。スミスチャート８１は、最適負荷インピーダンス２０と、２６～３２ＧＨｚにおける各トランジスタ上のインピーダンスの軌跡を示す。なお、二組のトランジスタは対称であり、対称な位置にあるトランジスタのインピーダンスは同一であるため、８つのトランジスタに対して４つのインピーダンスしか表れていない。
　スミスチャート８１では、各トランジスタにおけるインピーダンスのばらつきが小さいだけでなく、インピーダンスの示すグラフが最適負荷インピーダンス周辺で留まっている。すなわち、広帯域にわたってインピーダンス整合が取れている。これは、二組のトランジスタ間にアイソレーション抵抗を設けないことで、トランジスタ同士の対称性が維持されたためだと考えられる。
　以上の通り、二組のトランジスタ間にアイソレーション抵抗を設けないことにより、広帯域なインピーダンス整合が容易である電力増幅器を提供することができる。この効果は、トランジスタが二組の場合に限られず、三組以上の複数の組の全てにおいて得られる。
　本開示で述べた実施の形態は、ＳｉＣ基板上に形成したＧａＮトランジスタを例に説明したが、これに限るものではない。例えば、ＧａＡｓ基板、Ｓｉ基板、ＧａＮ基板、ダイヤモンド基板形成したトランジスタにおいても、同様の効果を得ることができる。
　４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｇ、４ｈ　トランジスタ
　８ａ、８ｂ、８ｃ、８ｄ、８ｅ　アイソレーション抵抗
　１４ａ、１４ｂ、１４ｃ、１４ｄ　インダクタ
　１６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆ　線路
　１８ａ、１８ｂ、１８ｃ、１８ｄ　線路
　１００、２００、３００、５００、５００ａ　電力増幅器

Claims (6)

  1. 　並列に接続された第一のトランジスタ及び第二のトランジスタからなる第一のトランジスタ対と、
    　並列に接続された第三のトランジスタ及び第四のトランジスタからなる第二のトランジスタ対と
    　を並列に接続した構成を備え、
    　前記第一のトランジスタ対の間に挿入された第一のアイソレーション抵抗と、
    　前記第二のトランジスタ対の間に挿入された第二のアイソレーション抵抗と、
    　前記第一のトランジスタ対と前記第二のトランジスタ対の間に挿入された第三のアイソレーション抵抗と
    　を備え、
    　前記第三のアイソレーション抵抗の両端におけるインダクタンスを、前記第一のアイソレーション抵抗及び前記第二のアイソレーション抵抗の両端におけるインダクタンスよりも高くするインダクタンス要素を備える
    　電力増幅器。
  2. 　前記インダクタンス要素が、前記第三のアイソレーション抵抗の両端に接続されるインダクタである
    　請求項１に記載の電力増幅器。
  3. 　前記インダクタの電気長が、基本周波数の１／３２波長から４／３２波長である
    　請求項２に記載の電力増幅器。
  4. 　前記インダクタンス要素が、
    　前記第三のアイソレーション抵抗の両端に接続された、前記第一及び第二のアイソレーション抵抗の両端に接続された線路よりも長い線路により形成されている、
    　請求項１に記載の電力増幅器。
  5. 　請求項１から４の何れか一項に記載の電力増幅器が、複数並列に接続されている電力増幅器。
  6. 　請求項１から５の何れか一項に記載の電力増幅器を用いた高周波モジュール。
PCT/JP2022/029965 2022-08-04 2022-08-04 電力増幅器及び高周波モジュール WO2024029041A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/029965 WO2024029041A1 (ja) 2022-08-04 2022-08-04 電力増幅器及び高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/029965 WO2024029041A1 (ja) 2022-08-04 2022-08-04 電力増幅器及び高周波モジュール

Publications (1)

Publication Number Publication Date
WO2024029041A1 true WO2024029041A1 (ja) 2024-02-08

Family

ID=89848920

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/029965 WO2024029041A1 (ja) 2022-08-04 2022-08-04 電力増幅器及び高周波モジュール

Country Status (1)

Country Link
WO (1) WO2024029041A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321509A (ja) * 1996-03-26 1997-12-12 Matsushita Electric Ind Co Ltd 分配器／合成器
JPH11330813A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 電力分配回路および電力増幅器
JP2012054874A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 高周波増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321509A (ja) * 1996-03-26 1997-12-12 Matsushita Electric Ind Co Ltd 分配器／合成器
JPH11330813A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 電力分配回路および電力増幅器
JP2012054874A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 高周波増幅器

Similar Documents

Publication Publication Date Title
EP2195921B1 (en) Integrated doherty amplifier
EP2458730B1 (en) Radiofrequency amplifier
US8581665B2 (en) Doherty amplifier
US6320462B1 (en) Amplifier circuit
US9397616B2 (en) Quasi-doherty architecture amplifier and method
TWI817946B (zh) 改進效率的對稱的Doherty功率放大器及其方法
US9331664B2 (en) Marchand balun and power amplifier using the same
US20210313932A1 (en) Inverted doherty power amplifier with large rf and instantaneous bandwidths
US10826437B2 (en) Amplifier power combiner with slotline impedance transformer
US9450283B2 (en) Power device and a method for controlling a power device
US10530306B2 (en) Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same
JP2012049909A (ja) 広帯域電力増幅器
US20020084867A1 (en) Microwave semiconductor variable attenuation circuit
EP4335030A1 (en) Output-integrated transistor amplifier device packages incorporating internal connections
WO2024029041A1 (ja) 電力増幅器及び高周波モジュール
JP4925096B2 (ja) 高周波増幅器
JP2005101871A (ja) 分布型増幅器
JP5800360B2 (ja) ドハティ増幅器
US11336247B1 (en) High efficiency wideband feedback amplifier
US20220360233A1 (en) Output-integrated transistor device packages
EP4297274A1 (en) Flip chip doherty amplifier devices
WO2023144891A1 (ja) 電力増幅器
WO2020039474A1 (ja) ドハティ増幅器
WO2017199365A1 (ja) 分布型増幅器及び多段増幅器
JPS61100011A (ja) マイクロ波電力増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22954030

Country of ref document: EP

Kind code of ref document: A1