WO2018212119A1 - 積層型電子部品および積層型電子部品の製造方法 - Google Patents

積層型電子部品および積層型電子部品の製造方法 Download PDF

Info

Publication number
WO2018212119A1
WO2018212119A1 PCT/JP2018/018466 JP2018018466W WO2018212119A1 WO 2018212119 A1 WO2018212119 A1 WO 2018212119A1 JP 2018018466 W JP2018018466 W JP 2018018466W WO 2018212119 A1 WO2018212119 A1 WO 2018212119A1
Authority
WO
WIPO (PCT)
Prior art keywords
top surface
electronic component
laminate
electrode
recess
Prior art date
Application number
PCT/JP2018/018466
Other languages
English (en)
French (fr)
Inventor
一生 山元
邦浩 宮原
喜人 大坪
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2019518764A priority Critical patent/JP6863458B2/ja
Priority to CN201880028866.XA priority patent/CN110574131B/zh
Priority to KR1020197023123A priority patent/KR102267242B1/ko
Publication of WO2018212119A1 publication Critical patent/WO2018212119A1/ja
Priority to US16/683,857 priority patent/US11152157B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/24—Distinguishing marks, e.g. colour coding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a multilayer electronic component including a laminate in which a plurality of ceramic layers are laminated.
  • the present invention also relates to a method for manufacturing a multilayer electronic component suitable for manufacturing the multilayer electronic component of the present invention.
  • the IC element is prevented from malfunctioning due to noise entering from the outside, and the IC element does not emit noise to the outside.
  • a shield layer was formed on the surface.
  • Patent Document 1 Japanese Patent No. 57792257 discloses an electronic component module (semiconductor device) in which a shield layer is formed on the outer surface.
  • FIG. 10 shows an electronic component module (semiconductor device) 1000 disclosed in Patent Document 1.
  • the electronic component module 1000 includes a wiring board 101.
  • a plurality of IC elements (semiconductor chips) 102 are mounted on the upper main surface of the wiring board 101.
  • the wiring board 101 and the IC element 102 are wire-bonded by a wire (signal line wire) 103. Further, the IC elements 102 are wire-bonded by wires 103.
  • the mold resin 104 is formed on the upper main surface of the wiring substrate 101 so as to cover the IC element 102.
  • Shield layer 105 is formed on the outer surface of mold resin 104.
  • the shield layer 105 is provided so that the IC element 102 does not malfunction due to noise entering from the outside, and the IC element 102 does not emit noise to the outside.
  • a recess (marking) 106 is formed on the top surface of the mold resin 104.
  • the concave portion 106 is stamped by laser light irradiation, and displays product information such as a product number, a manufacturing date, and a manufacturing factory.
  • the shadow of the concave portion 106 is visually read from above the shield layer 105 to recognize information such as a product number, a manufacturing date, and a manufacturing factory.
  • a directional mark is formed on the top surface of the multilayer body so that the multilayer electronic component is mounted in the correct direction. It was. In some cases, a product number, a manufacturing date, a manufacturing factory, or the like is displayed on the top surface of the laminate in addition to or instead of the direction mark.
  • the electrode formed immediately below the concave part is partially extruded. As a result of plastic deformation, the electrode may be disconnected or a crack may occur in the electrode.
  • heat is applied to the electrode formed immediately below the recess and the electrode is disconnected. Or cracks may occur in the electrode.
  • the present invention has been made to solve the above-described problems, and as a means for the multilayer electronic component of the present invention, a plurality of ceramic layers are laminated, and a bottom surface, a top surface, a bottom surface and a top surface are provided.
  • a laminate having a plurality of side surfaces that connect each other, at least one recess representing at least one of a mark, a letter, and a number formed on the top surface of the laminate, and an electrode formed between the layers of the laminate And a shield layer formed on at least a part of the top surface including at least a part of the inner bottom surface and the inner wall surface of the recess and at least a part of the side surface of the laminate,
  • An electrode non-formation region in which no electrode is formed is provided immediately below the inner bottom surface of the recess, and the thickness of the electrode non-formation region is set to be larger than the depth of the recess starting from the inner bottom surface of the recess.
  • the multilayer electronic component according to the present invention includes an electrode non-formation portion having a thickness larger than the depth of the recess inside the laminate, thereby preventing the electrode from being broken or cracked. . Further, stray capacitance is prevented from being generated between the shield layer formed on the inner bottom surface of the recess formed on the top surface of the multilayer body and the electrode formed inside the multilayer body. Furthermore, the shield layer formed on the inner bottom surface of the recess formed on the top surface of the multilayer body suppresses the inhibition of magnetic flux formation of the inductor formed by the inductor electrode formed inside the multilayer body. .
  • the thickness of the electrode non-formation region is preferably twice or more the depth of the recess starting from the inner bottom surface of the recess. In this case, the electrode is not disconnected or cracked almost certainly. Further, it is possible to more effectively suppress the generation of stray capacitance between the shield layer formed on the inner bottom surface of the recess formed on the top surface of the multilayer body and the electrode formed inside the multilayer body. be able to. Furthermore, it is more effective that the shield layer formed on the inner bottom surface of the concave portion formed on the top surface of the multilayer body inhibits the magnetic flux formation of the inductor constituted by the inductor electrode formed inside the multilayer body. Can be suppressed.
  • no electrode is formed immediately below the inner bottom surface of the concave portion of the laminate. In this case, it is possible to more effectively suppress the influence of the formation of the concave portion on the top surface of the laminate and the formation of the shield layer on the inner bottom surface thereof immediately below the inner bottom surface of the concave portion.
  • the size of the electrode non-formation region in the planar direction is extended by 1.5 times or more in the vertical direction and 1.5 times or more in the horizontal direction with the recess as the center. In this case, the influence by having formed the recessed part in the top
  • the types of electrodes are, for example, inductor electrodes, capacitor electrodes, wiring electrodes, ground electrodes, and the like.
  • At least one capacitor is formed by the capacitor electrode and at least one inductor is formed by the inductor electrode, and the LC filter circuit is formed by the capacitor and the inductor.
  • the method for manufacturing a multilayer electronic component according to the present invention includes a step of preparing a plurality of ceramic green sheets, and at least one main surface of the plurality of ceramic green sheets, A step of applying a paste to form a first paste pattern, a step of laminating a plurality of ceramic green sheets in a predetermined order to produce an aggregated substrate-like unfired laminate, and an aggregated substrate-like unfired Applying a paste that disappears upon firing to the top surface of the laminate to form a second paste pattern having a certain thickness and representing at least one of a mark, a letter, and a number; and a second paste pattern Are pressed into the top surface of the aggregated substrate-like unfired laminate to flatten the top surface of the aggregated substrate-like unfired laminate, and the aggregated substrate-like unfired laminate is singulated.
  • the paste which disappears by baking is applied to the top surface of the unfired laminated body in the form of a collective substrate to form a second paste pattern having a certain thickness and representing at least one of marks, letters and numbers.
  • the paste that disappears by firing is applied to the upper main surface of the plurality of ceramic green sheets that are stacked on the uppermost layer, and represents at least one of marks, letters, and numbers. You may make it form the 2nd paste pattern provided with fixed thickness.
  • the concave portion on the top surface of the laminate may be formed by irradiation with laser light without using a paste that disappears by firing.
  • the concave portion of the top surface of the laminate may be formed by pressing the convex portion formed on the inner top surface of the mold into the top surface of the unfired laminate without using paste that disappears by firing. good.
  • the multilayer electronic component manufactured by the method for manufacturing a multilayer electronic component according to the present invention is provided with an electrode non-formation region in which no electrode is formed immediately below the inner bottom surface of the concave portion of the laminate. It is preferable that the thickness of the is larger than the depth of the recess starting from the inner bottom surface of the recess. In this case, it is possible to avoid disconnection or cracks in the electrode.
  • the multilayer electronic component of the present invention suppresses intrusion of noise from the outside and emission of noise to the outside, and displays highly visible marks, characters, numbers, and the like on the top surface, and further defective products Is suppressed.
  • the multilayer electronic component of the present invention can be easily manufactured.
  • FIG. 1 is a perspective view showing a multilayer electronic component 100 according to a first embodiment. Moreover, it is also a perspective view which shows the multilayer electronic component 300 concerning 3rd Embodiment. 1 is a cross-sectional view showing a multilayer electronic component 100. FIG. Further, it is a cross-sectional view showing the multilayer electronic component 300.
  • FIGS. 3A and 3B are cross-sectional views illustrating steps performed in an example of a method for manufacturing the multilayer electronic component 100.
  • 4 (C) to 4 (E) are continuations of FIG. 3 (B), and are cross-sectional views illustrating steps performed in an example of a method for manufacturing the multilayer electronic component 100.
  • FIG. 5 (F) to 5 (H) are continuations of FIG.
  • FIG. 4 (E) are cross-sectional views illustrating steps performed in an example of a method for manufacturing the multilayer electronic component 100.
  • 6 (I) to 6 (K) are continuations of FIG. 5 (H), and are cross-sectional views illustrating steps performed in an example of a method for manufacturing the multilayer electronic component 100.
  • FIG. 1 is a perspective view of the multilayer electronic component 100.
  • FIG. 2 is a cross-sectional view of the multilayer electronic component 100, and shows the portion of the dashed line XX in FIG.
  • the multilayer electronic component 100 is, for example, a multilayer LC filter in which capacitors and inductors are formed and a predetermined LC filter circuit is configured.
  • the type of the multilayer electronic component 100 is arbitrary and is not limited to the multilayer LC filter.
  • the multilayer electronic component 100 includes a multilayer body 1 in which ceramic layers 1a to 1h are laminated.
  • the laminate 1 includes a bottom surface B, a top surface U, and four side surfaces S that connect the bottom surface B and the top surface U.
  • the thicknesses of the ceramic layer 1a and the ceramic layer 1h, which are protective layers, are each 20 ⁇ m.
  • the thicknesses of the ceramic layers 1b to 1g laminated between the ceramic layer 1a and the ceramic layer 1h were each 10 ⁇ m.
  • the thickness and number of layers of the ceramic layer are arbitrary and can be selected as necessary.
  • via electrodes 2 for connecting the upper and lower main surfaces are formed as necessary.
  • a ground electrode 3, an inductor electrode 4, a capacitor electrode 5, and a wiring electrode 6 are formed between the ceramic layers 1a to 1h as necessary.
  • a plurality of inductor electrodes 4 are spirally connected by via conductors (not shown) to form an inductor L.
  • a capacitor C is formed by a pair of capacitor electrodes 5 and 5 formed to face each other.
  • the inductor L and the capacitor C are connected by the via electrode 2 and the wiring electrode 6, and a predetermined LC filter circuit is configured inside the multilayer body 1.
  • a plurality of external electrodes 7 are formed on the bottom surface B of the laminate 1.
  • a plating layer 7a is formed on the surface of the external electrode 7 as necessary.
  • Each of the external electrodes 7 is connected to a predetermined part of the LC filter circuit.
  • a cylindrical recess 8 is formed on the top surface U of the laminate 1.
  • the recess 8 is a directional mark.
  • the depth of the recess 8 is 20 ⁇ m.
  • the depth of the recess 8 is arbitrary and can be selected from about 5 ⁇ m to 50 ⁇ m.
  • the recess 8 is not limited to a mark such as a directional mark, and may be a letter or a number, for example, a product number, a manufacturing date, a manufacturing factory, or the like.
  • the recess 8 is formed by pressing the paste that disappears by firing into the top surface of the unfired stacked body.
  • the ceramic layers 1e, 1f, 1g, and 1h are respectively plastically deformed toward the bottom surface B side by being pressed by the recess 8 immediately below the inner bottom surface of the recess 8.
  • the shield layer 9 is formed on the top surface U including the inner bottom surface and the inner wall surface of the recess 8 and the four side surfaces S of the laminate 1.
  • the shield layer 9 is provided so that noise does not enter from the outside and does not emit noise to the outside.
  • An electrode non-formation region NE in which electrodes such as the ground electrode 3, the inductor electrode 4, the capacitor electrode 5, and the wiring electrode 6 are not formed is provided immediately below the inner bottom surface of the recess 8 in the laminate 1.
  • the thickness of the electrode non-forming region NE is set to 20 ⁇ m starting from the inner bottom surface of the recess 8. That is, the thickness of the electrode non-forming region NE was set to 20 ⁇ m, which is the same as the depth of the recess 8.
  • the electrode non-forming region NE having the same thickness as the depth of the concave portion 8 is formed immediately below the inner bottom surface of the concave portion 8.
  • the capacitor electrode 5 and the wiring electrode 6 are not broken or cracked.
  • the electrode non-formation region NE is provided by expanding the size in the planar direction by about 1.5 in the vertical direction and about 1.5 times in the horizontal direction with the recess 8 as the center. In this case, it is because it can suppress more effectively that disconnection and a crack generate
  • the multilayer electronic component 100 of the first embodiment having the above structure has the following advantages.
  • the shield layer 9 is formed on the outer surface of the multilayer body 1, intrusion of noise from the outside and emission of noise to the outside are suppressed.
  • the multilayer electronic component 100 is provided with the concave portion 8 on the top surface U of the multilayer body 1 and displays information using marks, letters, numbers, etc., it is clearly shaded even from above the shield layer 9. Appears and information can be recognized with high visibility.
  • the electrode non-forming region NE having a thickness of 20 ⁇ m, which is the same as the depth of the concave portion 8, is provided immediately below the inner bottom surface of the concave portion 8 of the multilayer body 1. No disconnection or cracking occurs in the electrodes such as the electrode 4, the capacitor electrode 5, and the wiring electrode 6. More specifically, as described above, the formation of the concave portion 8 causes the ceramic layers 1e, 1f, 1g, and 1h to be plastically deformed toward the bottom surface B side immediately below the inner bottom surface of the concave portion 8, respectively. . However, the ceramic layer 1d is not plastically deformed because the distance from the inner bottom surface of the recess 8 is increased by providing the electrode non-forming region NE. As a result, the capacitor electrode 5 formed between the ceramic layer 1d and the ceramic layer 1e is not plastically deformed, and no disconnection or crack is generated.
  • the multilayer electronic component 100 is provided with the electrode non-forming region NE having a thickness of 20 ⁇ m, which is the same as the depth of the concave portion 8, immediately below the inner bottom surface of the concave portion 8 of the multilayer body 1, the inner bottom surface of the concave portion 8 is provided.
  • the generation of stray capacitance is suppressed between the shield layer 9 formed on the first electrode and the electrodes such as the ground electrode 3, the inductor electrode 4, the capacitor electrode 5, and the wiring electrode 6.
  • the shield layer 9 formed on the inner bottom surface of the recess 8 is also inhibited from inhibiting the magnetic flux formation of the inductor L formed by the inductor electrode 4. That is, in a multilayer electronic component, when a recess is formed on the top surface of the laminate and a shield layer is formed on the outer surface of the laminate, it is formed on the inner bottom surface of the recess formed on the top surface of the laminate.
  • the shield layer obstructs the magnetic flux of the inductor formed by the inductor electrode formed inside the multilayer body, which is required when the Q value of the inductor is lowered or the inductance value of the inductor is lowered. The electrical characteristics may not be obtained.
  • the multilayer electronic component 100 is provided with the electrode non-forming region NE having a thickness of 20 ⁇ m, which is the same as the depth of the concave portion 8, immediately below the inner bottom surface of the concave portion 8 of the multilayer body 1, the inner bottom surface of the concave portion 8 is provided. It is suppressed that the shield layer 9 formed in (1) inhibits the magnetic flux formation of the inductor L constituted by the inductor electrode 4.
  • the multilayer electronic component 100 can be manufactured, for example, by the method shown in FIGS. 3 (A) to 6 (K).
  • a ceramic slurry is prepared. Specifically, a ceramic slurry is prepared by mixing ceramic powder, a binder, and a plasticizer in predetermined amounts.
  • a ceramic slurry is applied on a carrier film to produce a ceramic green sheet.
  • a lip coater, a doctor blade, or the like can be used for applying the slurry.
  • the ceramic green sheet is a mother ceramic green sheet 11a in which a large number of ceramic green sheets are arranged in a matrix in order to manufacture a large number of laminated electronic components 100 in a batch.
  • ⁇ 11h are prepared.
  • through holes 22 for forming the via electrodes 2 are formed in the ceramic green sheets 11a to 11h as necessary.
  • the hole diameter of the through hole 22 is arbitrary, but is set to 20 ⁇ m to 200 ⁇ m, for example.
  • a mechanical punch, irradiation with CO 2 laser light, irradiation with UV laser light, or the like can be used.
  • a conductive paste is prepared. Specifically, a conductive paste is prepared by mixing conductive powder, a binder, and a plasticizer in predetermined amounts. You may add the base material (ceramic powder) for shrinkage
  • base material ceramic powder
  • the conductive paste 12 is filled into the through holes 22 of the ceramic green sheets 11a to 11h, and the main surfaces of the ceramic green sheets 11a to 11h are made conductive as necessary.
  • a pattern 15, a conductive paste pattern 16 for forming the wiring electrode 6, and a conductive paste pattern 17 for forming the external electrode 7 are formed.
  • a paste pattern 18 that disappears by firing is formed on the top surface of the ceramic green sheet 11h to form the recesses 8.
  • the material of the paste pattern 18 is arbitrary as long as it is a material that disappears by firing, but for example, resin or carbon can be used.
  • the paste pattern 18 can be formed by, for example, ink jet application or transfer.
  • the thickness of the paste pattern 18 is slightly larger than the depth of the recess 8.
  • the paste pattern 18 is not formed on the top surface (upper main surface) of the ceramic green sheet 11h, but before the ceramic green sheets 11a to 11h are laminated.
  • the paste pattern 18 may be formed on the upper main surface of the ceramic green sheet 11h.
  • the ceramic green sheets 11a to 11h are sandwiched between the lower mold 51 and the upper mold 52, and are integrated by applying pressure from above and below while being heated. A green unfired laminate 11 is produced. At this time, since the inner top surface of the upper mold 52 is flat, the paste pattern 18 is pushed into the top surface of the unfired laminate 11 having the aggregate substrate shape.
  • each unfired laminated body 1 ' is formed by laminating ceramic green sheets 1a' to 1h '.
  • the unfired laminate 1 ' is fired with a predetermined profile.
  • the unfired laminated body 1 ′ on which the ceramic green sheets 1 a ′ to 1 h ′ are laminated is fired to become the laminated body 1 on which the ceramic layers 1 a to 1 h are laminated.
  • the conductive paste 12 filled in the through hole 22 is baked to become the via electrode 2.
  • the conductive paste pattern 13 is baked to become the ground electrode 3.
  • the conductive paste pattern 14 is fired to become the inductor electrode 4.
  • the conductive paste pattern 15 is baked to become the capacitor electrode 5.
  • the conductive paste pattern 16 is baked to become the wiring electrode 6.
  • the conductive paste pattern 17 is baked to become the external electrode 7.
  • the paste pattern 18 that has been pushed into the top surface of the unfired laminate 1 ′ is baked and disappears, and a recess 8 is formed on the top surface of the laminate 1.
  • a batch furnace, a belt furnace, etc. can be used for baking of the unbaking laminated body 1 '.
  • a Cu paste is used as the conductive paste, it is fired in a reducing atmosphere.
  • a plating layer 7 a is formed on the surface of the external electrode 7.
  • the material and the number of layers of the plating layer 7a are arbitrary.
  • the first layer can be a Ni plating layer and the second layer can be a Sn plating layer by electrolytic plating.
  • an Au plating layer may be formed by electroless plating.
  • the laminate 1 is fixed to a fixing jig 53 having adhesiveness on the upper main surface.
  • a shield layer 9 is formed on the outer surface of the laminate 1 by sputtering. If necessary, plasma cleaning is performed on the outer surface of the laminate 1 before sputtering.
  • the shield layer 9 is also formed on the inner bottom surface and inner wall surface of the recess 8.
  • the shield layer 9 is formed in three layers in the order of an adhesion layer, a conductive layer, and a protective layer.
  • the adhesive layer may be omitted.
  • SUS, Ti, Cr, Ni, or the like can be used as the material for the adhesion layer and the protective layer.
  • Cu, Ag, Al, or the like can be used as the material of the conductive layer.
  • the sputtering equipment for example, an in-line type, a batch type, a single wafer type, or the like can be used.
  • the shield layer 9 is formed by sputtering, but the shield layer 9 may be formed by spin coating.
  • a resin paste containing conductive powder is attached to the outer surface of the laminate 1 by spin coating.
  • you may plasma-clean the outer surface of the laminated body 1 before spin coating.
  • the multilayer electronic component 100 according to the first embodiment is completed.
  • FIG. 7 shows a multilayer electronic component 200 according to the second embodiment. However, FIG. 7 is a cross-sectional view of the multilayer electronic component 200.
  • the manufacturing method of the multilayer electronic component 200 is partially changed from the manufacturing method of the multilayer electronic component 100 according to the first embodiment described above. Specifically, in the first embodiment, the paste pattern 18 is pushed into the top surface of the aggregated substrate-like unfired laminate 11, and the paste pattern 18 disappears during firing to form the recesses 8. In 2nd Embodiment, the recessed part 8 was formed by irradiating a laser beam to the top
  • the ceramic layers 1e, 1f, 1g, and 1h are not plastically deformed immediately below the inner bottom surface of the recess 8.
  • the electrode non-formation region NE having the same size as the depth of the recess 8 (20 ⁇ m) is provided immediately below the inner bottom surface of the recess 8; No disconnection or cracking occurs in the electrode (capacitor electrode 5 or the like) formed immediately below the inner bottom surface. Moreover, generation
  • a multilayer electronic component 300 according to the third embodiment was produced. Since the multilayer electronic component 300 has the same structure as the multilayer electronic component 100 according to the first embodiment shown in FIGS. 1 and 2, the multilayer electronic component 300 will be described with reference to FIGS. 1 and 2.
  • the manufacturing method of the multilayer electronic component 300 is also partially changed from the manufacturing method of the multilayer electronic component 100 according to the first embodiment described above. Specifically, in the first embodiment, the paste pattern 18 is pushed into the top surface of the aggregated substrate-like unfired laminate 11, and the paste pattern 18 disappears during firing to form the recesses 8. In 3rd Embodiment, the recessed part 8 was formed by pushing the convex part formed in the inner bottom face of an upper metal mold
  • the multilayer electronic component 300 also has breaks or cracks in the electrodes (ground electrode 3, inductor electrode 4, capacitor electrode 5, wiring electrode 6, etc.) formed inside the multilayer body 1. Does not occur. Moreover, the generation of stray capacitance is suppressed, and the inhibition of the magnetic flux formation of the inductor is suppressed.
  • FIG. 8 shows a multilayer electronic component 400 according to the fourth embodiment. However, FIG. 8 is a cross-sectional view of the multilayer electronic component 400.
  • the multilayer electronic component 400 is a part of the structure of the multilayer electronic component 100 according to the first embodiment. Specifically, in the multilayer electronic component 100, the electrode non-formation region NE having the same thickness (20 ⁇ m) as the depth of the concave portion 8 is provided immediately below the inner bottom surface of the concave portion 8. In 400, an electrode non-forming region NE having a thickness (40 ⁇ m) twice as large as the depth of the recess 8 is provided immediately below the inner bottom surface of the recess 8. Accordingly, the content and arrangement of the LC filter circuit formed in the laminated body 1 were changed.
  • the multilayer electronic component 400 is less likely to cause disconnection or cracks in the electrodes (such as the wiring electrode 6) immediately below the inner bottom surface of the recess 8. Further, the stray capacitance between the shield layer 9 formed on the inner bottom surface of the recess 8 and the electrode formed inside the stacked body is more effectively suppressed. Further, it is more effectively suppressed that the shield layer 9 formed on the inner bottom surface of the recess 8 inhibits the magnetic flux formation of the inductor L formed by the inductor electrode 4.
  • FIG. 9 shows a multilayer electronic component 500 according to the fifth embodiment. However, FIG. 9 is a cross-sectional view of the multilayer electronic component 500.
  • the multilayer electronic component 500 is a further modification of the multilayer electronic component 400 according to the fourth embodiment. Specifically, in the multilayer electronic component 500, no electrode is formed immediately below the inner bottom surface of the recess 8, and the region from the inner bottom surface of the recess 8 to the bottom surface B of the multilayer body 1 is defined as an electrode non-forming region NE. . Accordingly, the content and arrangement of the LC filter circuit formed in the laminated body 1 were changed.
  • the electrode 8 is disconnected or cracked due to the formation of the recess 8 immediately below the recess 8 and the formation of the shield layer 9 on the inner bottom surface of the recess 8. Effects such as the generation of stray capacitance between them are further effectively suppressed.
  • the multilayer electronic components 100, 200, 300, 400, 500 according to the first to fifth embodiments have been described above.
  • the present invention is not limited to the contents described above, and various modifications can be made in accordance with the spirit of the invention.
  • the multilayer electronic component 100, 200, 300, 400, 500 is a multilayer LC filter in which an LC filter circuit is configured inside the multilayer body 1, but the type of the multilayer electronic component is arbitrary. It is not limited to a stacked LC filter.
  • the concave portion 8 is a mark (directional mark).
  • the concave portion 8 is not limited to the mark, and may be a product number, a manufacture, etc. It may be a date indicating the date of manufacture and the manufacturing factory.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

外表面にシールド層を備えるとともに、天面に視認性の高いマーク、文字、数字などの表示を備えた、良品率の高い積層型電子部品を提供する。　セラミック層１ａ～１ｈが積層され、底面Ｂと、天面Ｕと、側面Ｓとを備えた積層体１と、積層体１の天面Ｕに形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部８と、積層体１の層間に形成された電極３、４、５、６と、を備え、さらに、積層体１の天面Ｕと側面Ｓとに形成されたシールド層９を備え、積層体１の、凹部８の内底面の直下に、電極３、４、５、６が形成されない電極非形成領域ＮＥを設け、電極非形成領域ＮＥの厚みを、凹部８の内底面を起点にして、凹部８の深さ以上の大きさにする。

Description

積層型電子部品および積層型電子部品の製造方法
　本発明は、複数のセラミック層が積層された積層体を備えた積層型電子部品に関する。
　また、本発明は、本発明の積層型電子部品を製造するのに適した、積層型電子部品の製造方法に関する。
　従来、ＩＣ（Integrated circuit；集積回路）素子を内蔵した電子部品モジュールにおいては、外部から侵入したノイズによりＩＣ素子が誤作動しないように、また、ＩＣ素子が外部にノイズを放出しないように、外表面にシールド層を形成する場合が多かった。
　たとえば、特許文献１（特許第５７７９２２７号公報）に、外表面にシールド層が形成された電子部品モジュール（半導体装置）が開示されている。図１０に、特許文献１に開示された電子部品モジュール（半導体装置）１０００を示す。
　電子部品モジュール１０００は、配線基板１０１を備える。配線基板１０１の上側主面に、複数のＩＣ素子（半導体チップ）１０２が実装されている。配線基板１０１とＩＣ素子１０２とが、ワイヤ（信号線ワイヤ）１０３によってワイヤーボンディングされている。また、ＩＣ素子１０２同士が、ワイヤ１０３によってワイヤーボンディングされている。
　ＩＣ素子１０２を覆うように、配線基板１０１の上側主面に、モールド樹脂１０４が形成されている。
　モールド樹脂１０４の外表面に、シールド層１０５が形成されている。シールド層１０５は、外部から侵入したノイズによりＩＣ素子１０２が誤作動しないよう、また、ＩＣ素子１０２が外部にノイズを放出しないように設けられたものである。
　電子部品モジュール１０００では、シールド層１０５を形成するのに先立ち、モールド樹脂１０４の天面に、凹部（マーキング）１０６を形成している。凹部１０６は、レーザー光の照射によって刻印されたものであり、製品番号、製造年月日、製造工場などの製品情報を表示している。
　電子部品モジュール１０００では、シールド層１０５の上から、凹部１０６の陰影を視認によって読み取り、製品番号、製造年月日、製造工場などの情報を認識するようにしている。　
　一方、従来のセラミック層が積層された積層体を備えた積層型電子部品においては、積層体の天面に、方向性マークを形成しておき、積層型電子部品を正しい方向に実装するようにしていた。また、積層体の天面に、方向性マークに加えて、あるいは方向性マークに代えて、製品番号、製造年月日、製造工場などを表示する場合もあった。　
特許第５７７９２２７号公報
　セラミック層が積層された積層体を備えた積層型電子部品において、特許文献１に開示された方法と同じように、積層体の天面にマーク、文字、数字などを表示する凹部を形成し、かつ、ノイズの透過を抑制するために積層体の外表面にシールド層を形成しようとした場合、次のような不都合が発生する虞があった。
　まず、マークなどを表示する凹部を、未焼成の積層体の天面に金型などに形成された凸部を押し込んで形成しようとした場合、凹部の直下に形成された電極が部分的に押し出されて塑性変形することにより、電極が断線したり、電極に亀裂が発生したりする虞があった。また、マークなどを表示する凹部を、積層体の天面へのレーザー光の照射によって形成しようとした場合、凹部の直下に形成された電極にレーザー光の照射による熱が印加され、電極が断線したり、電極に亀裂が発生したりする虞があった。
　また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生し、要求される電気的特性を得られない虞があった。
　本発明は、上述した課題を解決するためになされたものであり、その手段として本発明の積層型電子部品は、複数のセラミック層が積層され、底面と、天面と、底面と天面とを繋ぐ複数の側面とを備えた積層体と、積層体の天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、積層体の層間に形成された電極と、を備え、さらに、積層体の、凹部の内底面および内壁面の少なくとも一部を含む天面の少なくとも一部と、側面の少なくとも一部とに形成されたシールド層を備え、積層体における、凹部の内底面の直下に、電極が形成されない電極非形成領域を設け、電極非形成領域の厚みを、凹部の内底面を起点にして、凹部の深さ以上の大きさにした。
　本発明の積層型電子部品は、積層体の内部に、凹部の深さ以上の大きさの厚みからなる電極非形成部を備えることにより、電極に断線や亀裂が発生することを抑制している。また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生することを抑制している。さらに、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束形成を阻害することを抑制している。
　電極非形成領域の厚みは、凹部の前記内底面を起点にして、凹部の深さの２倍以上の大きさであることが好ましい。この場合には、ほぼ確実に、電極に断線や亀裂が発生しない。また、積層体の天面に形成された凹部の内底面に形成されたシールド層と、積層体の内部に形成された電極との間に、浮遊容量が発生することを、より有効に抑制することができる。さらに、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束形成を阻害することを、より有効に抑制することができる。
　積層体の、凹部の内底面の直下に、電極が全く形成されないことがより好ましい。この場合には、積層体の天面に凹部を形成したこと、および、その内底面にシールド層を形成したことによる影響を、凹部の内底面の直下において、さらに有効に抑制することができる。
　電極非形成領域の平面方向の大きさを、凹部を中心にして、縦方向に１．５倍以上、横方向に１．５倍以上、それぞれ拡張して設けることが好ましい。この場合には、積層体の天面に凹部を形成したこと、および、その内底面にシールド層を形成したことによる影響を、より有効に抑制することができる。
　電極の種類は、たとえば、インダクタ電極、キャパシタ電極、配線電極、グランド電極などである。
　本発明の積層型電子部品において、積層体の内部に形成された、キャパシタ電極によって少なくとも1つのキャパシタを構成し、インダクタ電極によって少なくとも1つのインダクタを構成し、キャパシタとインダクタとによって、ＬＣフィルタ回路を構成することができる。
　また、本発明の積層型電子部品の製造方法は、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、第１のペーストパターンを形成する工程と、複数のセラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、集合基板状の未焼成積層体の天面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成する工程と、第２のペーストパターンを、集合基板状の未焼成積層体の天面に押込み、集合基板状の未焼成積層体の前記天面を平坦にする工程と、集合基板状の未焼成積層体を、個片化された未焼成積層体にカットする工程と、個片化された未焼成積層体を、所定のプロファイルで焼成し、同時に第２のペーストパターンを消失させ、複数のセラミック層が積層され、底面と、天面と、底面と天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、積層体の、凹部の内底面および内壁面の少なくとも一部を含む天面の少なくとも一部と、側面の少なくとも一部とに、シールド層を形成する工程と、を備えるようにした。
　なお、集合基板状の未焼成積層体の天面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成するのに代えて、予め、複数のセラミックグリーンシートのうちの、最上層に積層されるものの上側の主面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成しておくようにしても良い。
　また、積層体の天面の凹部は、焼成により消失するペーストを使用せず、レーザー光の照射によって形成しても良い。あるいは、積層体の天面の凹部は、焼成により消失するペーストを使用せず、未焼成積層体の天面に、金型の内天面に形成された凸部を押し込むことによって形成しても良い。
　なお、本発明の積層型電子部品の製造方法によって製造された積層型電子部品は、積層体の、凹部の内底面の直下に、電極が形成されない電極非形成領域が設けられ、電極非形成領域の厚みが、凹部の内底面を起点にして、凹部の深さ以上の大きさであることが好ましい。この場合には、電極に断線や亀裂が発生することを回避することができるからである。
　本発明の積層型電子部品は、外部からのノイズの侵入および外部へのノイズの放射が抑制されるとともに、天面に視認性の高いマーク、文字、数字などの表示が形成され、さらに不良品の発生が抑制されている。
　本発明の積層型電子部品の製造方法によれば、本発明の積層型電子部品を、容易に製造することができる。
第１実施形態にかかる積層型電子部品１００を示す斜視図である。また、第３実施形態にかかる積層型電子部品３００を示す斜視図でもある。 積層型電子部品１００を示す断面図である。また、積層型電子部品３００を示す断面図でもある。 図３（Ａ）、（Ｂ）は、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図４（Ｃ）～（Ｅ）は、図３（Ｂ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図５（Ｆ）～（Ｈ）は、図４（Ｅ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 図６（Ｉ）～（Ｋ）は、図５（Ｈ）の続きであり、それぞれ、積層型電子部品１００の製造方法の一例において実施される工程を示す断面図である。 第２実施形態にかかる積層型電子部品２００を示す断面図である。 第４実施形態にかかる積層型電子部品４００を示す断面図である。 第５実施形態にかかる積層型電子部品５００を示す断面図である。 特許文献１に開示された電子部品モジュール１０００を示す断面図である。
　以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
　［第１実施形態］
　図１、図２に、第１実施形態にかかる積層型電子部品１００を示す。ただし、図１は、積層型電子部品１００の斜視図である。図２は、積層型電子部品１００の断面図であり、図１の一点鎖線Ｘ-Ｘ部分を示している。
　積層型電子部品１００は、たとえば、内部にキャパシタやインダクタが形成され、所定のＬＣフィルタ回路が構成された積層型ＬＣフィルタである。ただし、積層型電子部品１００の種類は任意であり、積層型ＬＣフィルタには限られない。
　積層型電子部品１００は、セラミック層１ａ～１ｈが積層された積層体１を備えている。積層体１は、底面Ｂと、天面Ｕと、底面Ｂと天面Ｕとを繋ぐ４つの側面Ｓとを備えている。
　本実施形態においては、保護層であるセラミック層１ａとセラミック層１ｈの厚みを、それぞれ２０μｍとした。セラミック層１ａとセラミック層１ｈとの間に積層されたセラミック層１ｂ～１ｇの厚みを、それぞれ１０μｍとした。ただし、セラミック層の厚みや層数は任意であり、必要に応じて選択することができる。
　セラミック層１ａ～１ｈには、それぞれ、必要に応じて、上下両主面間を接続するビア電極２が形成されている。
　セラミック層１ａ～１ｈの層間に、それぞれ、必要に応じて、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６が形成されている。
　複数のインダクタ電極４が、ビア導体（不図示）によってスパイラル状に接続されて、インダクタＬが形成されている。
　また、対向して形成された１対のキャパシタ電極５、５によって、キャパシタＣが形成されている。
　そして、インダクタＬとキャパシタＣとが、ビア電極２や配線電極６によって接続されて、積層体１の内部に所定のＬＣフィルタ回路が構成されている。
　積層体１の底面Ｂに、複数の外部電極７が形成されている。外部電極７の表面には、必要に応じて、めっき層７ａが形成されている。外部電極７は、それぞれ、ＬＣフィルタ回路の所定の部分に接続されている。
　積層体１の天面Ｕに、円筒状の凹部８が形成されている。本実施形態においては、凹部８は、方向性マークである。本実施形態においては、凹部８の深さを２０μｍとした。ただし、凹部８の深さは任意であり、５μｍ～５０μｍ程度の中から選択することができる。なお、深さが大きいほど凹部８の視認性が高まるが、形成するのが難しくなる。また、凹部８は、方向性マークなどのマークには限られず、文字や数字であっても良く、たとえば、製品番号、製造年月日、製造工場などを表示したものであっても良い。
　なお、積層型電子部品１００の製造方法については後述するが、本実施形態においては、凹部８を、未焼成積層体の天面に、焼成により消失するペーストを押し込むことによって形成しているため、凹部８の内底面の直下において、凹部８に押されて、セラミック層１ｅ、１ｆ、１ｇ、１ｈが、それぞれ、底面Ｂ側に塑性変形している。
　積層体１の、凹部８の内底面および内壁面を含む天面Ｕと、４つの側面Ｓとに、シールド層９が形成されている。シールド層９は、外部からノイズが侵入しないよう、また、外部にノイズを放出しないように設けられたものである。
　積層体１の、凹部８の内底面の直下に、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極が形成されない電極非形成領域ＮＥが設けられている。本実施形態においては、電極非形成領域ＮＥの厚みを、凹部８の内底面を起点にして、２０μｍとした。すなわち、電極非形成領域ＮＥの厚みを、凹部８の深さと同じ２０μｍにした。図２から分かるように、積層型電子部品１００は、凹部８の内底面の直下に、凹部８の深さと同じ厚みの電極非形成領域ＮＥを形成したことにより、電極非形成領域ＮＥの直下のキャパシタ電極５や配線電極６に、断線や亀裂が発生していない。なお、電極非形成領域ＮＥの厚みを、凹部８の深さの２倍以上にすれば、断線や亀裂の発生を、より確実に抑制できるため好ましい。
　なお、電極非形成領域ＮＥは、平面方向の大きさを、凹部８を中心にして、縦方向に１．５程度、横方向に１．５倍程度、それぞれ拡張して設けることが好ましい。この場合には、インダクタ電極４、キャパシタ電極５、配線電極６などの電極に、断線や亀裂が発生することを、より有効に抑制することができるからである。
　以上の構造からなる、第１実施形態の積層型電子部品１００は、次の長所を備えている。
　まず、積層型電子部品１００は、積層体１の外表面にシールド層９が形成されているため、外部からのノイズの侵入および外部へのノイズの放射が抑制されている。
　また、積層型電子部品１００は、積層体１の天面Ｕに凹部８を設け、マーク、文字、数字などによって情報を表示しているため、シールド層９の上からであっても明確に陰影が表れ、高い視認性で、情報を認識することができる。
　また、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極に、断線や亀裂が発生していない。より具体的には、上述したように、凹部８を形成したことにより、凹部８の内底面の直下において、セラミック層１ｅ、１ｆ、１ｇ、１ｈが、それぞれ、底面Ｂ側に塑性変形している。しかしながら、セラミック層１ｄは、電極非形成領域ＮＥを設けたことにより、凹部８の内底面からの距離が大きくなっており、塑性変形していない。この結果、セラミック層１ｄとセラミック層１ｅの間に形成されたキャパシタ電極５も、塑性変形しておらず、断線や亀裂が発生していない。
　また、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、凹部８の内底面に形成されたシールド層９と、グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６などの電極との間に、浮遊容量が発生することが抑制されている。
　さらに、積層型電子部品１００は、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することも抑制されている。すなわち、積層型電子部品において、積層体の天面に凹部を形成し、かつ、積層体の外表面にシールド層を形成した場合、積層体の天面に形成された凹部の内底面に形成されたシールド層が、積層体の内部に形成されたインダクタ電極によって構成されたインダクタの磁束を遮ってしまい、インダクタのＱ値が低下したり、インダクタのインダクタンス値が低下したりすることによって、要求される電気的特性を得られない虞がある。しかしながら、積層型電子部品１００は、積層体１の凹部８の内底面の直下に、凹部８の深さと同じ、２０μｍの厚みの電極非形成領域ＮＥが設けられているため、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが抑制されている。
　積層型電子部品１００は、たとえば、図３（Ａ）～図６（Ｋ）に示す方法で製造することができる。
　まず、セラミックスラリーを作製する。具体的には、セラミック粉末と、バインダーと、可塑剤とを、所定の量で混合することにより、セラミックスラリーを作製する。
　次に、セラミックスラリーを、キャリアフィルム上に塗布して、セラミックグリーンシートを作製する。スラリーの塗布には、リップコーター、ドクターブレードなどを用いることができる。
　セラミックグリーンシートは、図３（Ａ）に示すように、多数の積層型電子部品１００を一括して製造するために、多数のセラミックグリーンシートがマトリックス状に配置された、マザーのセラミックグリーンシート１１ａ～１１ｈとして用意される。
　次に、図３（Ｂ）に示すように、セラミックグリーンシート１１ａ～１１ｈに、必要に応じて、ビア電極２を形成するための貫通孔２２を形成する。貫通孔２２の孔径は任意であるが、たとえば、２０μｍ～２００μｍとする。貫通孔２２の形成には、メカパンチ、ＣＯ２レーザー光の照射、ＵＶレーザー光の照射などを用いることができる。
　次に、導電性ペーストを作製する。具体的には、導電性粉末と、バインダーと、可塑剤とを、所定の量で混合することにより、導電性ペーストを作製する。導電性ペーストには、収縮率調整用の供素地（セラミック粉末）を添加しても良い。
　次に、図４（Ｃ）に示すように、セラミックグリーンシート１１ａ～１１ｈの貫通孔２２に導電性ペースト１２を充填するとともに、セラミックグリーンシート１１ａ～１１ｈの主面に、必要に応じて導電性ペーストを塗布して、グランド電極３を形成するための導電性のペーストパターン１３と、インダクタ電極４を形成するための導電性のペーストパターン１４と、キャパシタ電極５を形成するための導電性のペーストパターン１５と、配線電極６を形成するための導電性のペーストパターン１６と、外部電極７を形成するための導電性のペーストパターン１７をと、それぞれ形成する。
　次に、図４（Ｄ）に示すように、セラミックグリーンシート１１ａ～１１ｈを積層する。
　次に、図４（Ｅ）に示すように、セラミックグリーンシート１１ｈの天面に、凹部８を形成するための、焼成により消失するペーストパターン１８を形成する。ペーストパターン１８の材質は、焼成により消失する材質であれば任意であるが、たとえば樹脂やカーボンを使用することができる。ペーストパターン１８の形成は、たとえば、インクジェットによる塗布や、転写などを用いることができる。ペーストパターン１８の厚みは、凹部８の深さよりも、若干、大きくしておく。
　なお、セラミックグリーンシート１１ａ～１１ｈを積層した後に、セラミックグリーンシート１１ｈの天面（上側の主面）にペーストパターン１８を形成するのではなく、セラミックグリーンシート１１ａ～１１ｈを積層する前に、予め、セラミックグリーンシート１１ｈの上側の主面にペーストパターン１８を形成しておいても良い。
　次に、図５（Ｆ）に示すように、セラミックグリーンシート１１ａ～１１ｈを、下金型５１と上金型５２とで挟み、加熱しながら、上下から加圧することによって一体化させ、集合基板状の未焼成積層体１１を作製する。このとき、上金型５２の内天面が平坦であるため、ペーストパターン１８が、集合基板状の未焼成積層体１１の天面に押し込まれる。
　次に、図５（Ｇ）に示すように、集合基板状の未焼成積層体１１を、個々の未焼成積層体１’にカットして個片化する。個々の未焼成積層体１’は、セラミックグリーンシート１ａ’～１ｈ’が積層されたものからなる。
　次に、図５（Ｈ）に示すように、未焼成積層体１’を、所定のプロファイルで焼成する。この結果、セラミックグリーンシート１ａ’～１ｈ’が積層された未焼成積層体１’は、焼成されて、セラミック層１ａ～１ｈが積層された積層体１になる。貫通孔２２に充填されていた導電性ペースト１２は、焼成されて、ビア電極２になる。導電性のペーストパターン１３は、焼成されて、グランド電極３になる。導電性のペーストパターン１４は、焼成されて、インダクタ電極４になる。導電性のペーストパターン１５は、焼成されて、キャパシタ電極５になる。導電性のペーストパターン１６は、焼成されて、配線電極６になる。導電性のペーストパターン１７は、焼成されて、外部電極７になる。さらに、未焼成積層体１’の天面に押し込まれていたペーストパターン１８は、焼成されて消失し、積層体１の天面に凹部８が形成される。
　なお、未焼成積層体１’の焼成には、バッチ炉、ベルト炉などを用いることができる。また、導電性ペーストにＣｕ系のものを使用した場合には、還元性雰囲気で焼成する。
　次に、図６（Ｉ）に示すように、外部電極７の表面に、めっき層７ａを形成する。めっき層７ａの材質や層数は任意であるが、たとえば、電解めっきにより、第１層をＮｉめっき層、第２層をＳｎめっき層とすることができる。あるいは、これらに代えて、無電解めっきにより、Ａｕめっき層を形成しても良い。
　次に、図６（Ｊ）に示すように、積層体１を、上側主面に粘着性を備えた固定用治具５３に固定する。
　次に、図６（Ｋ）に示すように、積層体１の外表面に、スパッタリングにより、シールド層９を形成する。必要があれば、スパッタリングの前に、積層体１の外表面にプラズマ洗浄を施す。シールド層９は、凹部８の内底面および内壁面にも形成する。シールド層９は、たとえば、密着層、導電層、保護層の順番に、３層に形成する。ただし、セラミックからなる積層体１との密着性が良好である場合は、密着層を省略しても良い。密着層および保護層の材料には、たとえば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉなどを使用することができる。導電層の材料には、たとえば、Ｃｕ、Ａｇ、Ａｌなどを使用することができる。スパッタリングの設備としては、たとえば、インライン型、バッチ型、枚葉型などを用いることができる。
　なお、本実施形態においては、シールド層９の形成をスパッタリングによっておこなったが、シールド層９をスピンコートによって形成しても良い。この場合には、導電性粉末が含有された樹脂ペーストを、スピンコートによって積層体１の外表面に付着させる。なお、スピンコートの前に、積層体１の外表面をプラズマ洗浄しても良い。
　以上により、第１実施形態にかかる積層型電子部品１００が完成する。
　［第２実施形態］
　図７に、第２実施形態にかかる積層型電子部品２００を示す。ただし、図７は、積層型電子部品２００の断面図である。
　積層型電子部品２００は、製造方法を、上述した第１実施形態にかかる積層型電子部品１００の製造方法から部分的に変更した。具体的には、第１実施形態では、ペーストパターン１８を集合基板状の未焼成積層体１１の天面に押し込んでおき、焼成の際にペーストパターン１８を消失させて凹部８を形成したが、第２実施形態では、集合基板状の未焼成積層体１１の天面にレーザー光を照射することによって凹部８を形成した。積層型電子部品２００の他の製造工程は、第１実施形態と同じにした。
　上記製造方法を採用したことにより、図７から分かるように、積層型電子部品２００では、凹部８の内底面の直下において、セラミック層１ｅ、１ｆ、１ｇ、１ｈは塑性変形していない。
　積層型電子部品２００においても、凹部８の内底面の直下に、凹部８の深さと同じ大きさの厚み（２０μｍ）の電極非形成領域ＮＥを設けているため、レーザー光の熱によって、凹部８の内底面の直下に形成された電極（キャパシタ電極５など）に、断線や亀裂が発生することがない。また、凹部８の内底面に形成されたシールド層９と、積層体の内部に形成された電極との間の浮遊容量の発生が抑制されている。さらに、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが抑制されている。
　［第３実施形態］
　第３実施形態にかかる積層型電子部品３００を作製した。積層型電子部品３００は、図１、図２に示した第１実施形態にかかる積層型電子部品１００と同じ構造からなるので、図１、図２を援用して説明する。
　積層型電子部品３００も、製造方法を、上述した第１実施形態にかかる積層型電子部品１００の製造方法から部分的に変更した。具体的には、第１実施形態では、ペーストパターン１８を集合基板状の未焼成積層体１１の天面に押し込んでおき、焼成の際にペーストパターン１８を消失させて凹部８を形成したが、第３実施形態では、上金型（不図示）の内底面に形成された凸部を、集合基板状の未焼成積層体１１の天面に押し込むことによって凹部８を形成した。積層型電子部品３００の他の製造工程は、第１実施形態と同じにした。
　積層型電子部品３００も、積層型電子部品１００と同様に、積層体１の内部に形成された電極（グランド電極３、インダクタ電極４、キャパシタ電極５、配線電極６など）に、断線や亀裂が発生しない。また、浮遊容量の発生が抑制され、インダクタの磁束形成の阻害が抑制されている。
　［第４実施形態］
　図８に、第４実施形態にかかる積層型電子部品４００を示す。ただし、図８は、積層型電子部品４００の断面図である。
　積層型電子部品４００は、第１実施形態にかかる積層型電子部品１００の構造の一部に変更を加えた。具体的には、積層型電子部品１００では、凹部８の内底面の直下に、凹部８の深さと同じ大きさの厚み（２０μｍ）の電極非形成領域ＮＥを設けていたが、積層型電子部品４００では、凹部８の内底面の直下に、凹部８の深さの２倍の大きさの厚み（４０μｍ）の電極非形成領域ＮＥを設けた。そして、それにともない、積層体１の内部に形成されたＬＣフィルタ回路の内容および配置を変更した。
　積層型電子部品４００は、積層型電子部品１００に比べて、凹部８の内底面の直下において、電極（配線電極６など）に、より断線や亀裂が発生しにくくなっている。また、凹部８の内底面に形成されたシールド層９と、積層体の内部に形成された電極との間の浮遊容量が、より有効に抑制されている。さらに、凹部８の内底面に形成されたシールド層９が、インダクタ電極４によって構成されたインダクタＬの磁束形成を阻害することが、より有効に抑制されている。
　［第５実施形態］
　図９に、第５実施形態にかかる積層型電子部品５００を示す。ただし、図９は、積層型電子部品５００の断面図である。
　積層型電子部品５００は、第４実施形態にかかる積層型電子部品４００に、さらに変更を加えた。具体的には、積層型電子部品５００では、凹部８の内底面の直下に、全く電極を形成せず、凹部８の内底面から積層体１の底面Ｂまでを、電極非形成領域ＮＥとした。そして、それにともない、積層体１の内部に形成されたＬＣフィルタ回路の内容および配置を変更した。
　積層型電子部品５００は、凹部８の直下において、凹部８を形成したこと、および、凹部８の内底面にシールド層９を形成したことによる、電極の断線や亀裂、シールド層９と電極との間の浮遊容量の発生などの影響が、さらに有効に抑制されている。
　以上、第１実施形態～第５実施形態にかかる積層型電子部品１００、２００、３００、４００、５００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
　たとえば、積層型電子部品１００、２００、３００、４００、５００は、積層体１の内部にＬＣフィルタ回路が構成された積層型ＬＣフィルタであったが、積層型電子部品の種類は任意であり、積層型ＬＣフィルタには限られない。
　また、積層型電子部品１００、２００、３００、４００、５００では、凹部８がマーク（方向性マーク）であったが、凹部８はマークには限られず、文字や数字などによって、製品番号、製造年月日、製造工場などを表示したものであっても良い。
１・・・積層体
１ａ～１ｈ・・・セラミック層
２・・・ビア電極
３・・・グランド電極
４・・・インダクタ電極
５・・・キャパシタ電極
６・・・配線電極
７・・・外部電極
８・・・凹部
９・・・シールド層
ＮＥ・・・電極非形成領域
１１・・・集合基板状の未焼成積層体
１１ａ～１１ｈ・・・マザーのセラミックグリーンシート
１’・・・未焼成積層体
１’ａ～１’ｈ・・・セラミックグリーンシート
１２・・・導電性ペースト
１３～１７・・・導電性のペーストパターン（第１のペーストパターン）
１８・・・焼成により消失するペーストパターン（第２のペーストパターン）
２２・・・貫通孔
５１・・・下金型
５２・・・上金型
５３・・・固定用治具
１００、２００、３００、４００、５００・・・積層型電子部品（積層型ＬＣフィルタ）

Claims (11)

  1. 　複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備えた積層体と、
    　前記積層体の前記天面に形成された、マーク、文字、数字の少なくとも１種を表した少なくとも1つの凹部と、
    　前記積層体の層間に形成された電極と、を備えた積層型電子部品であって、
    　さらに、前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに形成されたシールド層を備え、
    　前記積層体における、前記凹部の前記内底面の直下に、前記電極が形成されない電極非形成領域が設けられ、
    　前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さ以上の大きさである、積層型電子部品。
  2. 　前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さの２倍以上の大きさである、請求項１に記載された積層型電子部品。
  3. 　前記積層体の、前記凹部の前記内底面の直下に、前記電極が全く形成されていない、請求項１または２に記載された積層型電子部品。
  4. 　前記電極非形成領域の平面方向の大きさが、前記凹部を中心にして、縦方向に１．５倍以上、横方向に１．５倍以上、それぞれ拡張された、請求項１ないし３のいずれか１項に記載された積層型電子部品。
  5. 　前記電極が、インダクタ電極、キャパシタ電極、配線電極、グランド電極の少なくとも１種である、請求項１ないし４のいずれか1項に記載された積層型電子部品。
  6. 　前記キャパシタ電極によって少なくとも1つのキャパシタが構成され、前記インダクタ電極によって少なくとも1つのインダクタが構成され、
    　前記キャパシタと前記インダクタとによって、ＬＣフィルタ回路が構成された、請求項５に記載された積層型電子部品。
  7. 　複数のセラミックグリーンシートを用意する工程と、
    　複数の前記セラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、第１のペーストパターンを形成する工程と、
    　複数の前記セラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、
    　集合基板状の前記未焼成積層体の天面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成する工程と、
    　前記第２のペーストパターンを、集合基板状の前記未焼成積層体の天面に押込み、集合基板状の前記未焼成積層体の前記天面を平坦にする工程と、
    　集合基板状の前記未焼成積層体を、個片化された前記未焼成積層体にカットする工程と、
    　個片化された前記未焼成積層体を、所定のプロファイルで焼成し、同時に前記第２のペーストパターンを消失させ、複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、
    　前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに、シールド層を形成する工程と、を備えた、積層型電子部品の製造方法。
  8. 　複数のセラミックグリーンシートを用意する工程と、
    　複数の前記セラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、第１のペーストパターンを形成する工程と、
    　複数の前記セラミックグリーンシートのうちの、最上層に積層されるものの上側の主面に、焼成により消失するペーストを塗布し、マーク、文字、数字の少なくとも１種を表す、一定の厚みを備えた第２のペーストパターンを形成する工程と、
    　複数の前記セラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、
    　前記第２のペーストパターンを、集合基板状の前記未焼成積層体の天面に押込み、集合基板状の前記未焼成積層体の前記天面を平坦にする工程と、
    　集合基板状の前記未焼成積層体を、個片化された前記未焼成積層体にカットする工程と、
    　個片化された前記未焼成積層体を、所定のプロファイルで焼成し、同時に前記第２のペーストパターンを消失させ、複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、
    　前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに、シールド層を形成する工程と、を備えた、積層型電子部品の製造方法。
  9. 　複数のセラミックグリーンシートを用意する工程と、
    　複数の前記セラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、ペーストパターンを形成する工程と、
    　複数の前記セラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、
    　集合基板状の前記未焼成積層体の天面に、レーザー光を照射して、マーク、文字、数字の少なくとも１種を表す、少なくとも1つの凹部を形成する工程と、
    　集合基板状の前記未焼成積層体を、個片化された前記未焼成積層体にカットする工程と、
    　個片化された前記未焼成積層体を、所定のプロファイルで焼成し、複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、
    　前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに、シールド層を形成する工程と、を備えた、積層型電子部品の製造方法。
  10. 　複数のセラミックグリーンシートを用意する工程と、
    　複数の前記セラミックグリーンシートのうち、少なくともひとつの一方の主面、または両方の主面に、導電性ペーストを塗布して、ペーストパターンを形成する工程と、
    　複数の前記セラミックグリーンシートを所定の順番に積層し、集合基板状の未焼成積層体を作製する工程と、
    　集合基板状の前記未焼成積層体の天面に、金型の内天面に形成された凸部を押込み、マーク、文字、数字の少なくとも１種を表す、少なくとも1つの凹部を形成する工程と、
    　集合基板状の前記未焼成積層体を、個片化された前記未焼成積層体にカットする工程と、
    　個片化された前記未焼成積層体を、所定のプロファイルで焼成し、複数のセラミック層が積層され、底面と、天面と、前記底面と前記天面とを繋ぐ複数の側面とを備え、天面に少なくとも1つの凹部が形成された積層体を作製する工程と、
    　前記積層体の、前記凹部の内底面および内壁面の少なくとも一部を含む前記天面の少なくとも一部と、前記側面の少なくとも一部とに、シールド層を形成する工程と、を備えた、積層型電子部品の製造方法。
  11. 　作製された前記積層体の、前記凹部の前記内底面の直下に、電極が形成されない電極非形成領域が設けられ、
    　前記電極非形成領域の厚みが、前記凹部の前記内底面を起点にして、前記凹部の深さ以上の大きさである、請求項７ないし１０のいずれか１項に記載された積層型電子部品の製造方法。
PCT/JP2018/018466 2017-05-15 2018-05-14 積層型電子部品および積層型電子部品の製造方法 WO2018212119A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019518764A JP6863458B2 (ja) 2017-05-15 2018-05-14 積層型電子部品
CN201880028866.XA CN110574131B (zh) 2017-05-15 2018-05-14 层叠型电子部件和层叠型电子部件的制造方法
KR1020197023123A KR102267242B1 (ko) 2017-05-15 2018-05-14 적층형 전자부품 및 적층형 전자부품의 제조 방법
US16/683,857 US11152157B2 (en) 2017-05-15 2019-11-14 Stacked electronic component and method for manufacturing stacked electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017096244 2017-05-15
JP2017-096244 2017-05-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/683,857 Continuation US11152157B2 (en) 2017-05-15 2019-11-14 Stacked electronic component and method for manufacturing stacked electronic component

Publications (1)

Publication Number Publication Date
WO2018212119A1 true WO2018212119A1 (ja) 2018-11-22

Family

ID=64273887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/018466 WO2018212119A1 (ja) 2017-05-15 2018-05-14 積層型電子部品および積層型電子部品の製造方法

Country Status (5)

Country Link
US (1) US11152157B2 (ja)
JP (1) JP6863458B2 (ja)
KR (1) KR102267242B1 (ja)
CN (1) CN110574131B (ja)
WO (1) WO2018212119A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188091A (ja) * 2019-05-13 2020-11-19 株式会社村田製作所 キャパシタ
US20210248437A1 (en) * 2020-02-06 2021-08-12 Tdk Corporation Multilayer chip component
US20210248327A1 (en) * 2020-02-06 2021-08-12 Tdk Corporation Method of manufacturing multilayer chip component
US20210407737A1 (en) * 2020-06-25 2021-12-30 Tdk Corporation Electronic component and manufacturing method of the same
WO2022054659A1 (ja) * 2020-09-08 2022-03-17 株式会社村田製作所 モジュール及び電子部品

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380478B2 (en) * 2018-03-09 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102138885B1 (ko) * 2018-09-20 2020-07-28 삼성전기주식회사 코일 부품
KR102671967B1 (ko) * 2019-03-05 2024-06-05 삼성전기주식회사 코일 부품
JP2021125585A (ja) * 2020-02-06 2021-08-30 Tdk株式会社 積層チップ部品の製造方法
KR20210136741A (ko) * 2020-05-08 2021-11-17 삼성전기주식회사 코일 부품

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244058A (ja) * 1993-02-19 1994-09-02 Murata Mfg Co Ltd チップ型貫通コンデンサ
JP2004273875A (ja) * 2003-03-11 2004-09-30 Tdk Corp セラミック電子部品
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2007242806A (ja) * 2006-03-07 2007-09-20 Mitsubishi Materials Corp 積層型電子部品およびその製造方法
JP2008001652A (ja) * 2006-06-23 2008-01-10 Asahi Glass Co Ltd 含フッ素化合物及びその製造方法
JP2008264787A (ja) * 2007-04-16 2008-11-06 Renesas Technology Corp 電子部品の製造方法及び製造装置
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303947A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 複合電子部品
JP4085925B2 (ja) 2003-08-07 2008-05-14 株式会社デンソー プリント基板の製造方法
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
TW200721210A (en) * 2005-11-28 2007-06-01 Murata Manufacturing Co Ceramic electronic part
JP2008016752A (ja) * 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 積層型電子部品の製造装置
JP2010073961A (ja) * 2008-09-19 2010-04-02 Soshin Electric Co Ltd 積層型電子部品及びその製造方法
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
JP2011018927A (ja) 2010-09-07 2011-01-27 Murata Mfg Co Ltd 回路基板
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
WO2014147898A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミック電子部品
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244058A (ja) * 1993-02-19 1994-09-02 Murata Mfg Co Ltd チップ型貫通コンデンサ
JP2004273875A (ja) * 2003-03-11 2004-09-30 Tdk Corp セラミック電子部品
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2007242806A (ja) * 2006-03-07 2007-09-20 Mitsubishi Materials Corp 積層型電子部品およびその製造方法
JP2008001652A (ja) * 2006-06-23 2008-01-10 Asahi Glass Co Ltd 含フッ素化合物及びその製造方法
JP2008264787A (ja) * 2007-04-16 2008-11-06 Renesas Technology Corp 電子部品の製造方法及び製造装置
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188091A (ja) * 2019-05-13 2020-11-19 株式会社村田製作所 キャパシタ
JP7439392B2 (ja) 2019-05-13 2024-02-28 株式会社村田製作所 キャパシタ
US20210248437A1 (en) * 2020-02-06 2021-08-12 Tdk Corporation Multilayer chip component
US20210248327A1 (en) * 2020-02-06 2021-08-12 Tdk Corporation Method of manufacturing multilayer chip component
US11568192B2 (en) * 2020-02-06 2023-01-31 Tdk Corporation Multilayer chip component
US11645480B2 (en) * 2020-02-06 2023-05-09 Tdk Corporation Method of manufacturing multilayer chip component
US11983583B2 (en) 2020-02-06 2024-05-14 Tdk Corporation Multilayer chip component
US20210407737A1 (en) * 2020-06-25 2021-12-30 Tdk Corporation Electronic component and manufacturing method of the same
US11967469B2 (en) * 2020-06-25 2024-04-23 Tdk Corporation Electronic component configured to relax internal stresses due to changes in temperature and manufacturing method of the same
WO2022054659A1 (ja) * 2020-09-08 2022-03-17 株式会社村田製作所 モジュール及び電子部品

Also Published As

Publication number Publication date
JP6863458B2 (ja) 2021-04-21
CN110574131B (zh) 2022-05-17
US20200082990A1 (en) 2020-03-12
JPWO2018212119A1 (ja) 2020-03-12
CN110574131A (zh) 2019-12-13
KR20190100393A (ko) 2019-08-28
US11152157B2 (en) 2021-10-19
KR102267242B1 (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
WO2018212119A1 (ja) 積層型電子部品および積層型電子部品の製造方法
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
WO2018159481A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JPWO2006114974A1 (ja) セラミック基板の製造方法およびセラミック基板
CN107731450A (zh) 电子部件
US10609824B2 (en) Manufacturing method of a multi-layer circuit board
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP4784689B2 (ja) 電子部品およびその製造方法
JP2011151281A (ja) 電子部品の製造方法
KR20160080430A (ko) 휨이 개선된 세라믹 기판
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
WO2018159482A1 (ja) 積層型電子部品および積層型電子部品の製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2007053206A (ja) 電子部品及びその製造方法
JP5956185B2 (ja) 多数個取り配線基板
JP3769514B2 (ja) 配線基板
JP5831984B2 (ja) 配線基板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
TWI377883B (en) Method for fabricating embedded circuit
JP5691784B2 (ja) 多層セラミック基板の製造方法
JP5733039B2 (ja) 回路基板の製造方法
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
JP2010225707A (ja) セラミック多層基板及びその製造方法
JP6185695B2 (ja) 多層配線基板およびその製造方法
JP4562474B2 (ja) 多数個取り配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18802015

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197023123

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019518764

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18802015

Country of ref document: EP

Kind code of ref document: A1