WO2017145530A1

WO2017145530A1 - 圧電デバイス

Info

Publication number: WO2017145530A1
Application number: PCT/JP2017/000421
Authority: WO
Inventors: 晋輔谷
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-02-22
Filing date: 2017-01-10
Publication date: 2017-08-31
Anticipated expiration: 2018-08-22
Also published as: JP6583526B2; CN108700613B; US20190033340A1; JPWO2017145530A1; CN108700613A

Abstract

圧電デバイス（１０１）は、第１面（４１）および第２面（４２）を有する強誘電体層（１）と、第１面（４１）の一部を覆い、焼結金属によって形成された第１電極（２１）と、第１電極（２１）から離隔しつつ第１面（４１）の第１電極（２１）に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第２電極（２２）と、第２面（４２）のうち第１電極（２１）に対向する領域を含むように第２面（４２）の一部を覆い、焼結金属によって形成された第３電極（２３）と、第３電極（２３）から離隔しつつ第２面（４２）の第３電極（２３）に覆われていない領域のうちの一部を覆う第４電極（２４）とを備え、第４電極（２４）は、第２電極（２２）の少なくとも一部に対して強誘電体層（１）を挟んで対向している。

Description

圧電デバイス

　本発明は、圧電デバイスに関し、特に衝撃センサとして使用可能な圧電デバイスに関するものである。

　特開２０１３－９６９３１号公報（特許文献１）には、「衝撃検知・記録装置」と称して、無電源でありながら加わった衝撃を検知し、記録することができる装置が記載されている。特許文献１では、この装置を得るために、衝撃センサと強誘電体メモリとをそれぞれ別々に作製し、その後、両者の電極を導電性接着剤により接合することで一体化している。衝撃センサは、一般的に所望の厚さに成形した圧電セラミック板に対して電極を形成するなどして作製される。一方、強誘電体メモリは、Ｓｉウェハー上に薄膜プロセスを用いて成膜、パターニングすることで作製されている。

　したがって、特許文献１の装置を実際に作製する際には、焼結した圧電セラミック板の加工を主とする衝撃センサの製造工程と、薄膜プロセスを主とする強誘電体メモリの製造工程と、両者を電気的にも機械的にも接合させる一体化の工程とを実施する必要がある。

　特開２００７－３２９３９３号公報（特許文献２）には、センサと強誘電体メモリとが混載された半導体装置が記載されている。

特開２０１３－９６９３１号公報特開２００７－３２９３９３号公報国際公開第２０１５／１６６９１４号

　特許文献１に記載されるような衝撃センサに用いられる圧電体は、強誘電体でもあるので、この圧電体の分極反転を利用した強誘電体メモリを作製すれば、上述の工程を大幅に短縮できる可能性がある。しかし、衝撃センサで用いられている圧電体の厚みは１００μｍ以上であり、この厚みの圧電体を分極反転させるのに必要な電圧は１００Ｖ以上と見積もられる。強誘電体メモリの両端子間に発生する電極が１００Ｖ、特に４０Ｖを超える高電圧になると、周辺回路を高電圧に耐えられるようにする必要があり、信頼性設計に多大な労力が必要となる。一方で、衝撃センサで用いられる圧電体を加工して１０Ｖ程度で分極反転可能になるまで薄くしようとすると、圧電体の厚みは２０μｍ以下とする必要がある。こうなると、圧電体を薄くするための処理を含めた素子の製造過程で圧電体自体が破損してしまう可能性が高く、実際上のハンドリングに素子が耐えられない。

　以上のように、製造工程の簡略化のために、衝撃センサで用いられる圧電体と強誘電体メモリで用いられる強誘電体とを共通化しようとしても、信頼性設計や製造工程が難しくなってしまい、実施が不可能であった。

　特許文献２では、圧力センサと強誘電体メモリを共に薄膜プロセスで作製していることから、特許文献１で懸念された製造工程の煩雑さは解消されると期待される。一方で、強誘電体メモリを分極反転させる程度の電荷を発生する圧力センサを作製するには、圧電体の寸法に関する制約条件が発生し、この条件をクリアする厚みの圧力センサを薄膜プロセスで作製しようとすると、多大な労力を必要とすることになる。

　そこで、本発明は、低い電圧で分極反転可能な強誘電体メモリを備え、ハンドリング可能な程度の厚みを有し、簡便に作製可能な圧電デバイスを提供することを目的とする。

　上記目的を達成するため、本発明の第１の局面に基づく圧電デバイスは、互いに逆の側を向く第１面および第２面を有する強誘電体層と、上記第１面の一部を覆い、焼結金属によって形成された第１電極と、上記第１電極から離隔しつつ上記第１面の上記第１電極に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第２電極と、上記第２面のうち上記第１電極に対向する領域を含むように上記第２面の一部を覆い、焼結金属によって形成された第３電極と、上記第３電極から離隔しつつ上記第２面の上記第３電極に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第４電極とを備える。上記第４電極は、上記第２電極の少なくとも一部に対して上記強誘電体層を挟んで対向している。

　上記発明において好ましくは、上記強誘電体層は、厚みが１μｍ以上１００μｍ以下である。

　上記発明において好ましくは、上記第１電極は円形であり、上記第２電極は上記第１電極を取り囲むように配置されている。

　上記発明において好ましくは、上記第１電極と上記第２電極とは、ダイオードを介して互いに電気的に接続されている。

　上記発明において好ましくは、上記第３電極には第１パッド電極が電気的に接続されており、上記第４電極には第２パッド電極が電気的に接続されており、上記第１パッド電極と上記第２パッド電極とは互いに電気的接続の有無が切替え可能である。

　上記発明において好ましくは、上記第１電極および上記第２電極の少なくとも一部を覆う絶縁膜を備える。

　上記目的を達成するため、本発明の第２の局面に基づく圧電デバイスは、圧電デバイスであって、ｎを２以上の整数とすると、互いに逆の側を向く第１面および第２面を有する強誘電体層を備え、さらに、上記圧電デバイスは、１からｎまでの整数ｋの各々について、上記第１面に焼結金属によって形成された第ｋ第１電極と、上記第１面に焼結金属によって形成された第ｋ第２電極と、上記第２面に焼結金属によって形成された第ｋ第３電極と、上記第２面に焼結金属によって形成された第ｋ第４電極とを有し、上記第ｋ第３電極は、上記第ｋ第１電極に対して上記強誘電体層を挟んで対向する領域を含み、上記第ｋ第４電極は、上記第ｋ第２電極の少なくとも一部に対して上記強誘電体層を挟んで対向する領域を含み、上記第１第１電極、上記第２第１電極、上記第３第１電極、…、上記第ｎ第１電極、上記第１第２電極、上記第２第２電極、上記第３第２電極、…、上記第ｎ第２電極は、互いに離隔し、互いに異なる領域に配置されており、上記第１第３電極、上記第２第３電極、上記第３第３電極、…、上記第ｎ第３電極、上記第１第４電極、上記第２第４電極、上記第３第４電極、…、上記第ｎ第４電極は、互いに離隔し、互いに異なる領域に配置されており、１からｎまでの整数の中から任意に選択される互いに異なる２つの整数ｋ１，ｋ２について、上記第ｋ１第１電極と上記第ｋ２第１電極とは、面積が異なっている。

　上記発明において好ましくは、１からｎまでの整数ｋの各々について、上記第ｋ第１電極は円形であり、上記第ｋ第２電極は上記第ｋ第１電極を取り囲むように配置されている。

　上記発明において好ましくは、１からｎまでの整数ｋの各々について、上記第ｋ第１電極と上記第ｋ第２電極とは、ダイオードを介して互いに電気的に接続されている。

　本発明によれば、１つの強誘電体層１の異なる部位を以てメモリ部とセンサ部とが形成されるので、組立時にメモリとセンサとを個別に用意する必要がなく、低い電圧で分極反転可能な強誘電体メモリを備え、ハンドリング可能な程度の厚みを有し、簡便に作製可能な圧電デバイスを実現することができる。

本発明に基づく実施の形態１における圧電デバイスの斜視図である。図１におけるＩＩ－ＩＩ線に関する矢視断面図である。本発明に基づく実施の形態１における圧電デバイスから絶縁膜などを取り去った状態の斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造するために用意される圧電セラミックシートの斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造するために用意される第１導電性シートの斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造するために用意される第２導電性シートの斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造するために用意される積層体の斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中段階で得られる共焼結体の斜視図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中段階で得られる共焼結体の断面図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中の第１の状態における斜視図である。図１０に対応する断面図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中の第２の状態における斜視図である。図１２に対応する断面図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中の第３の状態における斜視図である。図１４に対応する断面図である。本発明に基づく実施の形態１における圧電デバイスを製造する途中の第４の状態における斜視図である。図１６に対応する断面図である。本発明に基づく実施の形態２における圧電デバイスの斜視図である。本発明に基づく実施の形態２における圧電デバイスの断面図である。本発明に基づく実施の形態３における圧電デバイスの斜視図である。本発明に基づく実施の形態３における圧電デバイスの断面図である。本発明に基づく実施の形態３における圧電デバイスを表す回路図である。本発明に基づく実施の形態３における圧電デバイスにおいて、第２電極と第４電極との間に発生した電位差が大きい場合の衝撃印加前後のヒステリシスループを示すグラフである。本発明に基づく実施の形態３における圧電デバイスにおいて、第２電極と第４電極との間に発生した電位差が小さい場合の衝撃印加前後のヒステリシスループを示すグラフである。本発明に基づく実施の形態４における圧電デバイスの斜視図である。本発明に基づく実施の形態４における圧電デバイスから絶縁膜などを取り去った状態での平面図である。本発明に基づく実施の形態４における圧電デバイスの下面図である。本発明に基づく実施の形態５における圧電デバイスの斜視図である。本発明に基づく実施の形態５における圧電デバイスから絶縁膜などを取り去った状態の斜視図である。

　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するものではなく、図示された姿勢の中での相対的な上または下を意味するものである。

　（実施の形態１）
　図１～図３を参照して、本発明に基づく実施の形態１における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０１の斜視図を図１に示す。図１におけるＩＩ－ＩＩ線に関する矢視断面図を図２に示す。

　本実施の形態における圧電デバイス１０１は、互いに逆の側を向く第１面４１および第２面４２を有する強誘電体層１と、第１面４１の一部を覆い、焼結金属によって形成された第１電極２１と、第１電極２１から離隔しつつ第１面４１の第１電極２１に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第２電極２２と、第２面４２のうち第１電極２１に対向する領域を含むように第２面４２の一部を覆い、焼結金属によって形成された第３電極２３と、第３電極２３から離隔しつつ第２面４２の第３電極２３に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第４電極２４とを備える。第４電極２４は、第２電極２２の少なくとも一部に対して強誘電体層１を挟んで対向している。

　圧電デバイス１０１は、第１電極２１および第２電極２２を覆うように絶縁膜５を備えている。圧電デバイス１０１は、絶縁膜５の一部を覆うように、引出し電極３ａ，３ｂを備える。引出し電極３ａ，３ｂは、互いに離隔して設けられているが、配線２５によって互いに電気的に接続されている。図１から引出し電極３ａ，３ｂ、配線２５および絶縁膜５を取り去った状態を図３に示す。第２電極２２は開口部２２ｃを有する。第１電極２１は、開口部２２ｃの内部に配置されている。第１電極２１は、円形状であって、開口部２２ｃに対して同心円状に配置されている。第１電極２１は、第２電極２２から離隔している。第４電極２４は、間隙６を介して第３電極２３から離隔している。なお、第１電極２１は、円形状に限られるものではなく、たとえば楕円形状や多角形状であってもよい。

　強誘電体層１は、国際公開第２０１５／１６６９１４号（特許文献３）に記載された技術に従って形成することができる。この技術に従えば、厚みが１００μｍ以下である強誘電体層１を作製することができる。強誘電体層１は焼成によって得ることができる。

　第１電極２１、第２電極２２、第３電極２３、第４電極２４も焼成によって得ることができる。強誘電体層１、第１電極２１、第２電極２２、第３電極２３、第４電極２４は、材料を積層した状態で一括して焼成することによって、これらの各部分を焼結体として同時に作製することができる。

　本実施の形態における圧電デバイス１０１では、同一の強誘電体層１が強誘電体メモリと衝撃センサとの両方を兼ねる構造となっている。１つの強誘電体層１のうち第１電極２１の投影領域内にある部分が強誘電体メモリとして働いている。この部分を以下「メモリ部」という。一方、強誘電体層１のうち第２電極２２と第４電極２４とによって挟まれている領域にある部分が衝撃センサとして働いている。この部分を以下「センサ部」という。本実施の形態では、このように１つの強誘電体層１の異なる部位を以てメモリ部とセンサ部とが形成されるので、組立時にメモリとセンサとを個別に用意する必要がない。したがって、本実施の形態における圧電デバイスは、メモリ部とセンサ部とを電気的、機械的に接続する工程を経ることなく作製することができる。接続する工程が不要であるということは、接続部に関する信頼性の問題も回避することができる。薄い焼結体によってメモリ部分とセンサ部分との両方を実現することができるので、特許文献１の技術に比べて圧電デバイスの低背化を図ることができる。本実施の形態によれば、低い電圧で分極反転可能な強誘電体メモリを備え、ハンドリング可能な程度の厚みを有し、簡便に作製可能な、衝撃センサとして使用可能な圧電デバイスを実現することができる。

　本実施の形態における圧電デバイス１０１は、強誘電体層１の一部がセンサ部となっており、このセンサ部で衝撃時に発生する電荷を以て、メモリ部に情報の書き込みを行なうことができるので、外部から電源を供給する必要がなく、衝撃を自ら検知し、記録することができる。

　特許文献２で本実施の形態と同様の構成を実現するには、塗布工程、乾燥工程、脱脂熱処理工程を何回も繰り返す必要があるが、本実施の形態では、厚み１μｍ程度のシートを用意し、これらを積層、焼成することで所望厚みの強誘電体を作製することができ、製造方法を大幅に簡略化することができる。

　本実施の形態では、衝撃センサ部がユニモルフ構造であるものとして説明したが、ユニモルフ構造に限らない。圧電デバイスの総厚みが１００μｍ以下であればよく、マルチモルフ構造であってもよい。

　強誘電体層１は、厚みが１μｍ以上１００μｍ以下であることが好ましい。この構成を採用することにより、強誘電体メモリと衝撃センサとの両方を兼ねる強誘電体層１を上述の方法で焼成により作製することができる。

　本実施の形態で示したように、第１電極２１は円形状であり、第２電極２２は第１電極２１を取り囲むように配置されていることが好ましい。この構成を採用することにより、第１電極２１の面積を直径により一義的に決定することができる。また、この構成を採用することにより、強誘電体層１のうち第１電極２１および第２電極２２のいずれにも覆われていない領域を小さくすることが可能となる。強誘電体層１がいずれかの電極で覆われているということは、当該領域においては、脆性をもつセラミックが展性をもつ金属で覆われて強誘電体層１の機械的強度が補強されているということに他ならないところであるが、第２電極２２が第１電極２１を取り囲むように配置することとすれば、このように補強されている領域を大きくすることができるので、発生する応力が緩和され、電極加工時に強誘電体層１が破損するリスクを低減することができる。

　第１電極２１および第２電極２２の少なくとも一部を覆う絶縁膜５を備えることが好ましい。この構成を採用することにより、第１電極２１および第２電極２２の少なくとも一部が絶縁膜５によって覆われるので、不所望な短絡が生じる確率を減らすことができる。

　（製造方法）
　本実施の形態における圧電デバイスの具体的な製造方法について説明する。

　まず、セラミック素原料を用意する。たとえば、強誘電体層１となるべき圧電セラミック基体をニオブ酸アルカリ系化合物で形成する場合、Ｋ化合物、Ｎａ化合物、Ｌｉ化合物、Ｎｂ化合物などを用意する。あるいは、強誘電体層１となるべき圧電セラミック基体をＰＺＴ系化合物で形成する場合は、Ｐｂ化合物、Ｔｉ化合物、Ｚｒ化合物などを用意し、必要に応じて各種添加物を用意する。

　次に、所定の配合モル比となるようにセラミック素原料を秤量する。この秤量物をＰＳＺボールなどの粉砕媒体が内部に配置されたポットミルに投入する。溶媒の存在下で所定時間にわたってポットミルを回転させる。こうして、セラミック素原料を湿式で十分に混合粉砕する。さらに粉砕物を乾燥させた後、仮焼処理を行なうことによって、セラミック原料粉末を得る。

　このセラミック原料粉末を解砕した後、有機バインダ、有機溶剤、分散剤、可塑剤を先ほどの粉砕媒体と共に、再びポットミルに投入し、このポットミルを回転させながら十分に湿式で混合粉砕することによって、セラミックスラリーを得る。

　ドクターブレード法によってセラミックスラリーを成形加工し、焼成後の厚みが、好ましくは１００μｍ以下となるように、圧電セラミックシートを作製する。圧電セラミックシート１０を図４に示す。ここでは、圧電セラミックシート１０が正方形であるものとして例示しているが、圧電セラミックシート１０の形状はこれに限らない。

　同様に、Ｎｉ、Ｃｕなどの導電性材料を用意する。この導電性材料を有機バインダ、有機溶剤、分散剤、可塑剤と共に、粉砕媒体が内部に配置されたポットミルに投入し、ポットミルを回転させながら湿式で十分に湿式混合する。こうして、導電性スラリーを作製する。次いで、ドクターブレード法により、導電性スラリーを成形加工し、焼成後の厚みが、好ましくは１～４０μｍとなるように、図５および図６に示すように、２枚の導電性シートを作製する。図５に第１導電性シート１１を示す。図６に第２導電性シート１２を示す。

　図７に示すように、圧電セラミックシート１０を第１導電性シート１１および第２導電性シート１２によって挟み込むことによって、これら３層が重なった積層体を得る。この積層体を焼成する。焼成された積層体を所望の形状に切り分ける。こうして図８および図９に示すような共焼結体１５を得る。共焼結体１５は、たとえば平面的に見て４０ｍｍ×１０ｍｍの長方形となるように作製される。図９は図８に示す共焼結体１５の断面図である。共焼結体１５においては、強誘電体１の第１面４１に第１導体層１６が形成され、第２面４２に第２導体層１７が形成されている。

　次に、フォトリソグラフィ技術を使用して第１導体部層１６にパターニング処理を施す。このパターニング処理においては、第１導体層１６の表面にフォトレジストを塗布した後、プリベークし、その後、所定パターンを有するマスクを上方に配し、紫外線を照射して露光し、マスクパターンをフォトレジストに転写する。次いで、これを現像した後、純水で洗浄する。その後、これを塩化第二鉄溶液などのエッチング液に浸漬してウェットエッチングを行なう。現像されたフォトレジストを剥離溶液を使用して剥離する。このようなパターニング処理を行なった結果、第１導体層１６は２つの部分に分かれ、図１０に示すように、第１電極２１および第２電極２２が形成される。この状態の断面図を図１１に示す。

　次に、第１電極２１および第２電極２２を覆うように絶縁膜５を形成する。第２電極２２の開口部２２ｃ内において強誘電体層１が露出している部分も絶縁膜５によって覆われる。ただし、第１電極２１の一部および第２電極２２の一部がそれぞれ露出するように、図１２に示すように、絶縁膜５に開口部５ａ，５ｂを形成する。この状態の断面図を図１３に示す。

　絶縁膜５の形成のためには、たとえば、感光性エポキシ樹脂などの感光性絶縁性材料を含有した絶縁性溶液を用意する。スピンコート法などの塗布方法により、この絶縁性溶液を塗布する。その後、プリベークし、所定パターンのマスクを介して露光し、現像する。さらに、これをポストベークすることによって、開口部５ａ，５ｂを有する絶縁膜５を得ることができる。

　次に、引出し電極３ａ，３ｂを形成する。すなわち、まず、絶縁膜５が形成された積層体の表面にスパッタリング法などの薄膜形成方法を適用して導電層を形成する。その後、この導電層に対して、上述したフォトリソグラフィ技術により、図１４に示すように引出し電極３ａ，３ｂを形成する。この状態の断面図を図１５に示す。

　次に、フォトリソグラフィ技術により第２導体層１７にパターニング処理を施す。これにより、第２導体層１７が２つに分割される。こうして、図１６および図１７に示したように、第３電極２３と第４電極２４とが形成される。

　次に、引出し電極３ａ，３ｂ間を適当な方法で電気的に接続する。センサ部から発生する信号を交流のままメモリ部に印加すべきであれば、この接続のためには、引出し電極３ａ，３ｂ間にまたがるように低抵抗の抵抗チップを実装してもよい。こうして、図１および図２に示すような圧電デバイス１０１を得ることができる。ここでは、引出し電極３ａ，３ｂ間の接続手段については、配線２５として模式的に示している。

　信号を交流のままメモリ部に印加してよい場合、引出し電極３ａ，３ｂを配線２５によって接続する代わりに、引出し電極３ａ，３ｂを作製する際に引出し電極３ａ，３ｂを別々の電極として形成するのではなくつながった一体的な電極として形成してもよい。

　なお、ここでは、焼成した積層体を所望の形状に切り分けた後にフォトリソグラフィ技術を用いた各種電極加工を行なっているが、焼成した積層体を切り分けずに大判のままさらに電極加工から接続までを行ない、その後で所望の形状に切り分けることとしてもよい。この場合、製造コストの低減を図ることができる。

　（実施の形態２）
　図１８および図１９を参照して、本発明に基づく実施の形態２における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０２を図１８に示す。圧電デバイス１０２の断面図を図１９に示す。

　実施の形態１で説明した圧電デバイス１０１では、引出し電極３ａ，３ｂ間を配線２５によって接続していたが、本実施の形態における圧電デバイス１０２では、引出し電極３ａ，３ｂ間はダイオード３１で接続されている。ダイオード３１はチップ形状のものである。圧電デバイス１０２においては、第１電極２１と第２電極２２とは、ダイオード３１を介して互いに電気的に接続されている。

　本実施の形態では、第１電極２１と第２電極２２とがダイオード３１を介して接続されているので、センサ部から発生した交流信号はダイオード３１によって整流された状態で、メモリ部に印加される。

　（実施の形態３）
　図２０～図２２を参照して、本発明に基づく実施の形態３における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０３を図２０に示す。図２０におけるＸＸＩ－ＸＸＩ線に関する矢視断面図を図２１に示す。圧電デバイス１０３は、基板３２を備えている。基板３２の表面には、第１パッド電極３３と、第２パッド電極３４とが配置されている。圧電デバイス１０３においては、第３電極２３には第１パッド電極３３が電気的に接続されており、第４電極２４には第２パッド電極３４が電気的に接続されており、第１パッド電極３３と第２パッド電極３４とは互いに電気的接続の有無が切替え可能である。

　図２０に示すように、第１パッド電極３３と第２パッド電極３４との間にはスイッチ３５が配置されている。スイッチ３５を操作することによって、第１パッド電極３３と第２パッド電極３４との間の電気的接続の有無を切り替えることができる。圧電デバイス１０３において、基板３２から片持ち梁のように張り出している部分は、圧電デバイス１０３全体に衝撃が加わった際に振動を引き起こす。この部分で発生する振動が、強誘電体層１のうちセンサ部によって電気信号に変換される。この電気信号がダイオード３１によって整流されて、第１電極２１と第３電極２３との間の電位差となって、強誘電体層１のうちメモリ部に入力される。

　本実施の形態における圧電デバイス１０３を回路図で示すと、図２２のようになる。圧電デバイス１０３は、センサ部５１と、メモリ部５２とを備える。

　発明者が作製した圧電デバイス１０３では、圧電膜の厚さは１５μｍ、第１導体層１６および第２導体層１７の厚みはそれぞれ約２μｍであった。圧電デバイス１０３の第２電極２２と第２パッド電極３４との間に一定の電圧を印加し、強誘電体層１のうちセンサ部に相当する領域を分極する。その後で、スイッチ３５をＯＮとした状態で、ピンセットの柄の部分で衝撃センサ部を叩くことで衝撃を人為的に印加した。この衝撃により、第１電極２１と第３電極２３との間に電位差が発生した。いくとおりかの大きさの衝撃を加えたが、その結果、与える衝撃の大きさに応じて１～２０Ｖ程度の電位差が検出された。

　発明者が作製した圧電デバイス１０３を、スイッチ３５をＯＦＦとした状態で、ソーヤタワー回路に接続して、第１電極２１と第３電極２３との間のヒステリシスループを測定した。衝撃印加時に発生した電気信号をダイオード３１で負方向に整流しているものとして電圧の正負を定義すると、ヒステリシス測定の際の電圧の掃引は、０→負→正→０の順で行なった。その結果、衝撃を印加した際に第２電極２２と第４電極２４との間に発生する電位差が大きい場合には、図２３に示すように、衝撃印加前後でのヒステリシス形状が大きく異なっていたのに対して、第２電極２２と第４電極２４との間に発生した電位差が小さい場合は、図２４に示すように、衝撃印加前後でのヒステリシス形状に差異が見られなかった。

　この実験からは、強い衝撃をセンサ部に印加することにより、大きな電位差を発生させ、その電位差を以てメモリ部の分極状態を変更できることが確認できた。

　ここではセンサ部がユニモルフ構造である場合について例示したが、必ずしもユニモルフ構造に限定するものではない。強誘電体層１の総厚みが１００μｍ以下であればマルチモルフ構造であってもよい。

　（実施の形態４）
　図２５～図２７を参照して、本発明に基づく実施の形態４における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０４を図２５に示す。圧電デバイス１０４は、複数のメモリ部を備える。図２５に示した例では、圧電デバイス１０４は、第１から第ｎの合計ｎ個のメモリ部を備えている。圧電デバイス１０４は、ｎ個のメモリ部に対応してｎ個のセンサ部を備える。圧電デバイス１０４において、強誘電体層１は、ｎ個のメモリ部およびｎ個のセンサ部にわたって共通して単一の層であってよい。絶縁膜５についても、同様に単一の膜として一括して形成されていてよい。

　圧電デバイス１０４から絶縁膜５などを取り去った状態で図２５における上側から見たところを図２６に示す。図２６では、強誘電体層１の第１面４１側が見えている。図２６に示すように、強誘電体層１の第１面４１には、第１第１電極１０２１、第１第２電極１０２２、第２第１電極２０２１、第２第２電極２０２２、第３第１電極３０２１、第３第２電極３０２２、…、第ｎ第１電極ｎ０２１、第ｎ第２電極ｎ０２２がそれぞれ離隔した状態で配置されている。第１第１電極１０２１は、第１第２電極１０２２に取り囲まれた状態で、アイランド状に形成されている。第２第１電極２０２１は、第２第２電極２０２２に取り囲まれた状態で、アイランド状に形成されている。以下同様に続き、第ｎ第１電極ｎ０２１は、第ｎ第２電極ｎ０２２に取り囲まれた状態で、アイランド状に形成されている。第１第１電極１０２１、第２第１電極２０２１、第３第１電極３０２１、…、第ｎ第１電極ｎ０２１は、いずれも円形であり、それぞれ直径が異なっている。第１第１電極１０２１、第２第１電極２０２１、第３第１電極３０２１、…、第ｎ第１電極ｎ０２１の中からいずれか任意の２個の電極を取り出して注目すると、常に当該２個の電極は面積が異なっている。

　圧電デバイス１０４を図２５における下側から見たところを図２７に示す。図２６に比べて裏返した状態に相当するので、図２６における左端は、図２７においては右端となっている。図２７では、強誘電体層１の第２面４２側が見えている。図２７に示すように、強誘電体層１の第１面４２には、第１第３電極１０２３、第１第４電極１０２４、第２第３電極２０２３、第２第４電極２０２４、第３第３電極３０２３、第３第４電極３０２４、…、第ｎ第３電極ｎ０２３、第ｎ第４電極ｎ０２４がそれぞれ離隔した状態で配置されている。第１第３電極１０２３、第２第３電極２０２３、…、第ｎ第３電極ｎ０２３はいずれも同じ形状であってよい。第１第４電極１０２４、第２第４電極２０２４、…、第ｎ第４電極ｎ０２４はいずれも同じ形状であってよい。

　以上述べた圧電デバイス１０４の構成を整理すると、以下のように表現することができる。

　本実施の形態における圧電デバイス１０４は、圧電デバイスであって、ｎを２以上の整数とすると、互いに逆の側を向く第１面４１および第２面４２を有する強誘電体層１を備える。さらに、圧電デバイス１０４は、１からｎまでの整数ｋの各々について、第１面４１に焼結金属によって形成された第ｋ第１電極と、第１面４１に焼結金属によって形成された第ｋ第２電極と、第２面４２に焼結金属によって形成された第ｋ第３電極と、第２面４２に焼結金属によって形成された第ｋ第４電極とを有し、前記第ｋ第３電極は、前記第ｋ第１電極に対して強誘電体層１を挟んで対向する領域を含み、前記第ｋ第４電極は、前記第ｋ第２電極の少なくとも一部に対して強誘電体層１を挟んで対向する領域を含む。前記第１第１電極、前記第２第１電極、前記第３第１電極、…、前記第ｎ第１電極、前記第１第２電極、前記第２第２電極、前記第３第２電極、…、前記第ｎ第２電極は、互いに離隔し、互いに異なる領域に配置されている。前記第１第３電極、前記第２第３電極、前記第３第３電極、…、前記第ｎ第３電極、前記第１第４電極、前記第２第４電極、前記第３第４電極、…、前記第ｎ第４電極は、互いに離隔し、互いに異なる領域に配置されている。１からｎまでの整数の中から任意に選択される互いに異なる２つの整数ｋ１，ｋ２について、前記第ｋ１第１電極と前記第ｋ２第１電極とは、面積が異なっている。

　本実施の形態では、１つの圧電デバイスの中にｎ個のメモリ部とｎ個のセンサ部が構成されている。１つの衝撃がこの圧電デバイスに加わったときにはｎ個のセンサ部の各々で、電荷が発生する。この電荷は、対応するメモリ部における第１電極と第３電極との間に電位差を生じさせることになる。各センサ部によってそれぞれ同等の電荷が発生している場合であっても、ｎ個あるメモリ部は、それぞれ第１電極の面積が異なるので、各メモリ部に印加される電圧は異なる。各メモリ部ごとに印加される電圧が異なることにより、複数あるメモリ部の中には、分極反転が可能な直列回路と、分極反転が不可能な直列回路とが存在しうる。メモリ部ごとの分極反転の有無を後から確認することにより、この圧電デバイスに加わった衝撃の大きさを定量的に確認することができる。

　本実施の形態では、強誘電体層１は、厚みが１μｍ以上１００μｍ以下であってもよい。

　本実施の形態で示したように、１からｎまでの整数ｋの各々について、前記第ｋ第１電極は円形であり、前記第ｋ第２電極は前記第ｋ第１電極を取り囲むように配置されていてよい。この構成を採用することにより、第１電極の面積を調整しやすい。また、この構成を採用することにより、強誘電体層１のうち第ｋ第１電極および第ｋ第２電極のいずれにも覆われていない領域を小さくすることが可能となる。強誘電体層１がいずれかの電極で覆われているということは、当該領域においては、脆性をもつセラミックが展性をもつ金属で覆われて強誘電体層１の機械的強度が補強されているということに他ならないところであるが、第ｋ第２電極が第ｋ第１電極を取り囲むように配置することとすれば、このように補強されている領域を大きくすることができるので、発生する応力が緩和され、電極加工時に強誘電体層１が破損するリスクを低減することができる。

　図２５に示すように、１からｎまでの整数ｋの各々について、前記第ｋ第１電極と前記第ｋ第２電極とは、ダイオード３１を介して互いに電気的に接続されていてもよい。この構成を採用することにより、各センサ部から発生した交流信号はダイオード３１によって整流された状態で、対応するメモリ部に印加される。

　（実施の形態５）
　図２８～図２９を参照して、本発明に基づく実施の形態５における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０５を図２８に示す。本実施の形態における圧電デバイス１０５は、実施の形態４における圧電デバイス１０４においてｎ＝２とし、さらにいくつかの部品を追加したものに相当する。図２８から絶縁膜５などいくつかの要素を取り去った状態を図２９に示す。

　本実施の形態における圧電デバイス１０５は、圧電デバイスであって、互いに逆の側を向く第１面４１および第２面４２を有する強誘電体層１を備える。さらに、圧電デバイス１０５は、第１面４１に焼結金属によって形成された第１第１電極１０２１と、第１面４１に焼結金属によって形成された第１第２電極１０２２と、第２面４２に焼結金属によって形成された第１第３電極１０２３と、第２面４２に焼結金属によって形成された第１第４電極とを有し、第１第３電極１０２３は、第１第１電極１０２１に対して強誘電体層１を挟んで対向する領域を含み、第１第４電極は、第１第２電極１０２２の少なくとも一部に対して強誘電体層１を挟んで対向する領域を含む。さらに、圧電デバイス１０５は、第１面４１に焼結金属によって形成された第２第１電極２０２１と、第１面４１に焼結金属によって形成された第２第２電極２０２２と、第２面４２に焼結金属によって形成された第２第３電極２０２３と、第２面４２に焼結金属によって形成された第２第４電極２０２４とを有する。第２第３電極２０２３は、第２第１電極２０２１に対して強誘電体層１を挟んで対向する領域を含む。第２第４電極２０２４は、第２第２電極２０２２の少なくとも一部に対して強誘電体層１を挟んで対向する領域を含む。第１第１電極１０２１、第２第１電極２０２１、第１第２電極１０２２、第２第２電極２０２２は、互いに離隔し、互いに異なる領域に配置されている。第１第３電極１０２３、第２第３電極２０２３、前記第１第４電極、第２第４電極２０２４は、互いに離隔し、互いに異なる領域に配置されている。第１第１電極１０２１と第２第１電極２０２１とは、面積が異なっている。

　図２８に示すように、第１第１パッド電極１０３３が第１第３電極１０２３に接続されている。第１第２パッド電極１０３４は、図示されない第１第４電極に接続されている。第２第１パッド電極２０３３が第２第３電極２０２３に接続されている。第２第２パッド電極２０３４が第２第４電極２０２４に接続されている。

　本実施の形態では、１つの圧電デバイス１０５の中に２個のメモリ部と２個のセンサ部が構成されている。本実施の形態では、第１第１電極１０２１と第２第１電極２０２１とで面積が異なっているので、１つの衝撃がこの圧電デバイスに加わったときには、２個のメモリ部に印加される電圧は異なったものとなる。圧電デバイス１０５に衝撃が加わったときに、２個のメモリ部とも分極反転が起こるか、１個のメモリ部のみで分極反転が起こるか、２個のメモリ部とも分極反転が起こらないかの３通りの状態がありえ、このいずれであるかを後から調べることにより、圧電デバイス１０５に加わった衝撃の大きさがどの程度であったかを識別することができる。

　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

　１　強誘電体層、３ａ，３ｂ　引出し電極、５　絶縁膜、５ａ，５ｂ　（絶縁膜の）開口部、６　間隙、１０　圧電セラミックシート、１１　第１導電性シート、１２　第２導電性シート、１５　共焼結体、１６　第１導体層、１７　第２導体層、２１　第１電極、２２　第２電極、２２ｃ　（第２電極の）開口部、２３　第３電極、２４　第４電極、２５　配線、３１　ダイオード、３２　基板、３３　第１パッド電極、３４　第２パッド電極、３５　スイッチ、４１　第１面、４２　第２面、５１　センサ部、５２　メモリ部、１０１，１０２，１０３，１０４，１０５　圧電デバイス、１０２１　第１第１電極、１０２２　第１第２電極、１０２３　第１第３電極、１０３３　第１第１パッド電極、１０３４　第１第２パッド電極、２０２１　第２第１電極、２０２２　第２第２電極、２０２３　第２第３電極、２０２４　第２第４電極、２０３３　第２第１パッド電極、２０３４　第２第２パッド電極。

Claims

　互いに逆の側を向く第１面および第２面を有する強誘電体層と、
　前記第１面の一部を覆い、焼結金属によって形成された第１電極と、
　前記第１電極から離隔しつつ前記第１面の前記第１電極に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第２電極と、
　前記第２面のうち前記第１電極に対向する領域を含むように前記第２面の一部を覆い、焼結金属によって形成された第３電極と、
　前記第３電極から離隔しつつ前記第２面の前記第３電極に覆われていない領域のうちの一部を覆い、焼結金属によって形成された第４電極とを備え、
　前記第４電極は、前記第２電極の少なくとも一部に対して前記強誘電体層を挟んで対向している、圧電デバイス。
　前記強誘電体層は、厚みが１μｍ以上１００μｍ以下である、請求項１に記載の圧電デバイス。
　前記第１電極は円形であり、前記第２電極は前記第１電極を取り囲むように配置されている、請求項１または２に記載の圧電デバイス。
　前記第１電極と前記第２電極とは、ダイオードを介して互いに電気的に接続されている、請求項１から３のいずれかに記載の圧電デバイス。
　前記第３電極には第１パッド電極が電気的に接続されており、前記第４電極には第２パッド電極が電気的に接続されており、前記第１パッド電極と前記第２パッド電極とは互いに電気的接続の有無が切替え可能である、請求項１から４のいずれかに記載の圧電デバイス。
　前記第１電極および前記第２電極の少なくとも一部を覆う絶縁膜を備える、請求項１から５のいずれかに記載の圧電デバイス。
　圧電デバイスであって、
　ｎを２以上の整数とすると、
　互いに逆の側を向く第１面および第２面を有する強誘電体層を備え、
　さらに、前記圧電デバイスは、１からｎまでの整数ｋの各々について、
　前記第１面に焼結金属によって形成された第ｋ第１電極と、
　前記第１面に焼結金属によって形成された第ｋ第２電極と、
　前記第２面に焼結金属によって形成された第ｋ第３電極と、
　前記第２面に焼結金属によって形成された第ｋ第４電極とを有し、
　前記第ｋ第３電極は、前記第ｋ第１電極に対して前記強誘電体層を挟んで対向する領域を含み、
　前記第ｋ第４電極は、前記第ｋ第２電極の少なくとも一部に対して前記強誘電体層を挟んで対向する領域を含み、
　前記第１第１電極、前記第２第１電極、前記第３第１電極、…、前記第ｎ第１電極、前記第１第２電極、前記第２第２電極、前記第３第２電極、…、前記第ｎ第２電極は、互いに離隔し、互いに異なる領域に配置されており、
　前記第１第３電極、前記第２第３電極、前記第３第３電極、…、前記第ｎ第３電極、前記第１第４電極、前記第２第４電極、前記第３第４電極、…、前記第ｎ第４電極は、互いに離隔し、互いに異なる領域に配置されており、
　１からｎまでの整数の中から任意に選択される互いに異なる２つの整数ｋ１，ｋ２について、前記第ｋ１第１電極と前記第ｋ２第１電極とは、面積が異なっている、圧電デバイス。
　前記強誘電体層は、厚みが１μｍ以上１００μｍ以下である、請求項７に記載の圧電デバイス。
　１からｎまでの整数ｋの各々について、前記第ｋ第１電極は円形であり、前記第ｋ第２電極は前記第ｋ第１電極を取り囲むように配置されている、請求項７または８に記載の圧電デバイス。
　１からｎまでの整数ｋの各々について、前記第ｋ第１電極と前記第ｋ第２電極とは、ダイオードを介して互いに電気的に接続されている、請求項７から９のいずれかに記載の圧電デバイス。