JP2012199389A

JP2012199389A - 圧電装置の製造方法

Info

Publication number: JP2012199389A
Application number: JP2011062562A
Authority: JP
Inventors: Yoji Matsuda; 洋史松田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-03-22
Filing date: 2011-03-22
Publication date: 2012-10-18

Abstract

【課題】静電気の影響を受け難い圧電装置の製造方法を提供する。
【解決手段】下面に第１導電体４０が形成され上面に第２導電体６０が形成された圧電体５１からなる圧電素子１１Ａ及び圧電素子１１Ｂを基板２０上に複数形成し、基板２０を分断する予定の線である分断線１５を設定する。圧電素子１１Ａ及び圧電素子１１Ｂの第１導電体４０の２つの第１導電体４０の間、もしくは圧電素子１１Ａ及び圧電素子１１Ｂの第２導電体６０の２つの第２導電体６０の間、を分断線１５と交差する下部電極線４２及び上部電極線６２にて結線する素子形成工程と、分断線１５に沿って前記基板を分断し、前記分断線と交差する前記配線を断線する分断工程と、を有する。
【選択図】図５

Description

本発明は、圧電装置の製造方法に関する。

圧電素子はＰＺＴ等の圧電体と、圧電体の両面に形成される導電体を有する。ＰＺＴとはジルコン酸チタン酸鉛系のセラミックスである。圧電素子は一般式（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃）で表されるペロブスカイト構造の強誘電体を焼結して得られる。

圧電素子は、電極間に電圧を印加すると圧電性に起因する応力によって変形する。逆に圧電素子に応力が加わると、圧電素子は電極間に電圧が発生する。電圧により発生する応力の大きさ、応力により発生する電圧の大きさは圧電体の分極状態により異なるため、複数の圧電素子の特性を揃えるためには、前記の分極状態を同様にしなければならない。

特許文献１に直方体状の圧電セラミックの両面に電極を配置し圧電セラミックと電極とを合わせてスライスする加工方法が開示されている。

特許第３６３５０４２号公報

しかしながら、分極状態に影響を与える静電気等に起因するサージは基板上に任意の箇所で発生するため、電気的に独立した素子の履歴を揃えることは困難である。そのためプロセス的アプローチにより静電気等の発生を抑える等の工夫が試みられている。抜本的に総ての静電気による影響を解消することは難しい。そこで、静電気の影響を受け難く一括分極する圧電装置の製造方法が望まれていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例にかかる圧電装置の製造方法は、下面に第１導電体が形成され上面に第２導電体が形成された圧電体からなる圧電素子を基板上に複数形成し、前記基板を分断する予定の線である分断線を設定し、複数の前記圧電素子の前記第１導電体のうち少なくとも２つの前記第１導電体の間、もしくは複数の前記圧電素子の前記第２導電体のうち少なくとも２つの前記第２導電体の間、を前記分断線と交差する配線にて結線する素子形成工程と、前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線する分断工程と、を有することを特徴とする。

本適用例によれば、素子形成工程にて圧電素子を基板上に複数形成している。当該圧電素子は基板の下面に第１導電体が形成され上面に第２導電体が形成された圧電体からなっている。そして、複数の第１導電体のうち少なくとも２つの第１導電体の間を配線にて結線する。または、複数の圧電素子の第２導電体のうち少なくとも２つの第２導電体の間を配線にて結線する。

基板を分断する予定の線である分断線が設定される。そして、第１導電体の間を結線する配線や第２導電体の間を結線する配線は分断線と交差して配置されている。従って、複数の圧電素子を構成する複数の第１導電体もしくは複数の第２導電体が短絡されている。このため、第１導電体や第２導電体が形成する静電容量は個々の静電容量より大きな静電容量とすることができる。その結果、静電気が第１導電体や第２導電体に入るときにもより大きな静電容量によって受け止めることができる為、静電気が圧電体に与える影響を緩和することが可能となる。

分断工程では、前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線している。圧電装置の本来の機能としては短絡されてはならない素子同士であっても、分断工程にて配線の短絡関係が自動的に解消することができる。よって、新たな結線・断線工程を追加することなく、圧電装置本来の接続関係を得ることができる。

［適用例２］上記適用例に記載の圧電装置の製造方法では、前記分断工程の前に、前記配線を介して前記第１導電体と前記第２導電体との間に電圧を印加して複数の前記圧電素子を分極させる分極工程を含むことがこのましい。

本適用例によれば、分断工程の前に分極工程を行っている。分極工程では配線を介して第１導電体と第２導電体との間に電圧を印加して複数の圧電素子を同時に分極させている。複数の圧電素子を構成する複数の第１導電体同士もしくは第２導電体同士は短絡されている。短絡された配線上に電圧を印加することにより、複数の圧電素子に一括で電圧を印加できる。製造工程中に発生した静電気による圧電素子の受けたダメージを回復するために分極処理を行なうときにも電圧印加回数を削減することができる。

実施形態１にかかる圧電装置を示す模式平面図。（ａ）及び（ｂ）は、圧電素子を示す模式断面図。圧電装置製造工程を示すフローチャート。圧電装置の製造工程を説明するための模式図。圧電装置の製造工程を説明するための模式図。圧電装置の製造工程を説明するための模式図。変形例１にかかる圧電装置を形成する基板を示す模式平面図。実施形態２にかかる圧電装置製造工程を示すフローチャート。変形例２にかかる圧電装置を形成する基板を示す模式平面図。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
（実施形態１）

図１は、圧電装置を示す模式平面図である。図２（ａ）及び（ｂ）は、圧電素子を示す模式断面図である。図２（ａ）は図１のＸ１−Ｘ２に沿った線における模式断面図であり、図２（ｂ）は図１のＹ１−Ｙ２に沿った線における模式断面図である。まず、圧電装置１０の概略構成について説明する。

［圧電装置の構成］
図１及び図２に示すように圧電装置１０は基板２０を備え、基板２０上には圧電素子１１が設置されている。圧電装置１０における圧電素子１１の個数は限定されないが、例えば本実施形態では２個の圧電素子１１Ａ，１１Ｂが設置されている。

基板２０には開口部２１が形成され、基板２０は圧電装置１０の支持体を構成する。基板２０上には開口部２１及び基板２０を覆って支持膜３０が設置されている。支持膜３０はＳｉＯ₂層３１とＺｒＯ₂層３２とが積層された膜となっている。支持膜３０上の開口部２１と対向する場所には下部電極部４１が配置され、下部電極部４１から開口部２１の外側には配線としての下部電極線４２が延在して配置されている。下部電極部４１及び下部電極線４２により第１導電体４０が構成される。下部電極部４１上には下部電極部４１を覆って圧電体５１が設置され、圧電体５１上には上部電極部６１が配置されている。そして、上部電極部６１から開口部２１の外側には配線としての上部電極線６２が延在して配置されている。上部電極部６１及び上部電極線６２により第２導電体６０が構成される。

圧電体５１は、下部電極部４１と上部電極部６１とに電圧が印加されることで、面内方向に伸縮する。このとき、圧電体５１の一方の面は、下部電極部４１を介して支持膜３０に接合されている。他方の面には、上部電極部６１が形成されるものの、この上部電極部６１上には他の層が積層形成されていない。このため、圧電体５１の支持膜３０側が伸縮しにくく、上部電極部６１側が伸縮し易くなっている。そして、圧電体５１に電圧を印加すると開口部２１側に凸となる撓みが生じる。したがって、圧電体５１に交流電圧を印加することで、開口部２１上にある支持膜３０と下部電極部４１と圧電体５１と上部電極部６１が膜厚方向に対して振動する。そして、この振動により超音波が開口部２１から出力される。

尚、圧電素子１１は、例えば、圧電体５１に電圧を印加することで支持膜３０を振動させて、超音波の出力する超音波発信素子とすることができる。他にも、圧電素子１１は、超音波を支持膜３０で受信し圧電体５１から振動に応じた電気信号を出力する超音波受信素子とすることができる。さらに、圧電素子１１は、支持膜３０に加わる応力を圧電体５１から出力される電気信号に基づいて検出する応力検出素子とすることができる。さらに、圧電素子１１は、圧電体５１を駆動させ支持膜３０に接触した対象物に駆動力を付与する駆動力発生素子等として用いることができる。

［圧電装置の製造方法］
次に、上述のような圧電装置１０の製造方法について、図面に基づいて説明する。図３は、圧電装置製造工程を示すフローチャートである。図４〜図６は、圧電装置の製造工程を説明するための模式図である。図５は、中間工程における圧電装置を形成する基板を示す模式平面図である。尚、圧電装置１０は基板２０上に１個形成されており、圧電装置１０は２個の圧電素子１１Ａ，１１Ｂで構成されている。尚、基板２０上の圧電装置１０の個数や圧電素子１１Ａ，１１Ｂの個数は説明を分かりやすくするために少なくしており、特に限定されない。

図３に示すフローチャートにおいて、ステップＳ１は、支持膜形成工程に相当する。この工程は、熱酸化によるＳｉＯ₂層の形成とＺｒＯ₂層の形成をと行う工程である。次にステップＳ２に移行する。ステップＳ２は、表面形成工程に相当する。この工程は、第１導電体の形成とパターニングとを行う。次に、圧電体の成膜とパターニングとを行う。次に、第２導電体の形成とパターニングとを行う工程である。次にステップＳ３に移行する。ステップＳ３は、裏面形成工程に相当する。この工程では、切削、研磨して基板厚調整を行う。次に、開口部の形成を行う工程である。次にステップＳ４に移行する。ステップＳ４は、分断工程に相当する。この工程は、基板から圧電装置を切り出す工程である。以上の工程により圧電装置１０が完成する。

次に、図４〜図６を用いて、図３に示したステップと対応させて、製造方法を詳細に説明する。図４（Ａ）及び（Ｂ）はステップＳ１の支持膜形成工程に対応する図である。図４（Ａ）に示すように、まず、基板２０を用意する。基板２０は、例えばエッチング等により加工が容易なシリコン（Ｓｉ）等の半導体形成素材により形成される。次に、基板２０（Ｓｉ）を熱酸化処理し、基板２０の表面にＳｉＯ₂層３１を形成する。さらに、図４（Ｂ）に示すように、このＳｉＯ₂層３１上にＺｒ層をスパッタリングにより成膜し、このＺｒ層を酸化することでＺｒＯ₂層３２を形成する。これにより、ＳｉＯ₂層３１とＺｒＯ₂層３２の２層からなる支持膜３０が形成される。

ここで、ＺｒＯ₂層３２は、圧電体層５０として例えばＰＺＴを用いる場合に、ＰＺＴを構成するＰｂがＳｉＯ₂層３１に拡散することを防止するための層である。また、ＺｒＯ₂層３２は、圧電体層５０の歪みに対する撓み効率を向上させる等の効果もある。

図４（Ｃ）〜図６（Ｈ）はステップＳ２の表面形成工程に対応する図である。図４（Ｃ）に示すように、基板２０の一面側に第１導電体４０を、例えばスパッタリング等により形成する。この第１導電体４０としては、導電性を有する膜であれば特に素材は限定されないが、本実施形態では、例えば、Ｔｉ／Ｉｒ／Ｐｔ／Ｔｉの積層構造膜を形成する。

次に、この第１導電体４０上に、レジストを塗布し固化することによりレジスト膜を形成する。そして、例えば、フォトリソグラフィ法を用いて下部電極部４１及び下部電極線４２の形状に形成する。次に、第１導電体４０のうちレジストが形成されない領域をエッチングにより除去してパターニングする。その結果、図４（Ｄ）に示すように、ＺｒＯ₂層３２上に下部電極部４１、下部電極線４２が形成される。

第１導電体４０は、圧電素子１１に形成される下部電極部４１と下部電極部４１に連続し基板２０上に延在して形成される下部電極線４２とを備えている。図５において、圧電素子１１Ａより延在した配線としての下部電極線４２Ａは、圧電装置１０を基板２０から切り出すための分断線１５と交差した後に、圧電素子１１Ｂより延在した配線としての下部電極線４２Ｂに短絡している。

次に、図４（Ｅ）に示すように、下部電極部４１がパターニングされた基板２０上に圧電体層５０を成膜する。この圧電体層５０は、例えばＰＺＴ（ジルコン酸チタン酸鉛：lead zirconate titanate）を膜状に成膜することで形成される。尚、本実施形態では、圧電体層５０としてＰＺＴを用いるが、電圧を印加することで、面内方向に伸縮することが可能な素材であれば、いかなる素材を用いてもよい。圧電体層５０の材料は、例えば、チタン酸鉛（ＰｂＴｉＯ₃）、ジルコン酸鉛（ＰｂＺｒＯ₃）、チタン酸鉛ランタン（（Ｐｂ、Ｌａ）ＴｉＯ₃）等を用いてもよい。

次に、この圧電体層５０上に、レジストを塗布し固化することによりレジスト膜を形成する。そして、例えば、フォトリソグラフィ法を用いて圧電素子１１の圧電体５１の形状に形成する。次に、圧電体層５０のうちレジスト膜が形成されない領域をエッチングにより除去してパターニングする。その結果、図６（Ｆ）に示すように、下部電極部４１上に圧電体５１が形成される。

続いて、図６（Ｇ）に示すように、基板２０の圧電素子１１を形成する予定の面側に、第２導電体６０を、例えば、スパッタリング等により均一に成膜する。この第２導電体６０を形成用の導電性膜においても、第１導電体４０と同様に、導電性を有するいかなる素材を用いてもよい。本実施形態では、例えば、第２導電体６０の材料にＩｒ膜を用いている。

そして、図６（Ｈ）に示すように、この第２導電体６０上に、例えばフォトリソグラフィ法を用いて、上部電極部６１、上部電極線６２の形状にレジスト膜を形成する。次に、レジストが形成されない領域の第２導電体６０をエッチングにより除去してパターニングする。

図５に示すように、平面視において、第２導電体６０は一部が圧電体５１上に積層され、かつ下部電極部４１と絶縁される配置位置にパターニングされている。具体的には、第２導電体６０は、圧電体５１上に積層される上部電極部６１と、上部電極部６１に連続し、基板２０上に延在して形成される上部電極線６２とを備えている。圧電素子１１Ａより延在した配線としての上部電極線６２Ａは、圧電装置１０を基板２０から切り出すための分断線１５と交差した後に、圧電素子１１Ｂより延在した配線としての上部電極線６２Ｂに短絡している。

図６（Ｉ）及び図６（Ｊ）はステップＳ３の裏面形成工程に対応する図である。図６（Ｉ）に示すように、基板２０の厚み寸法を調節する。これには、第１導電体４０、圧電体５１、及び第２導電体６０が形成される一面側とは反対側の基板２０の他面（超音波が出力される面）側を、例えば切削、研磨等の加工を施す。このような切削加工、研磨加工を実施することで、後述する開口部２１を形成する際のエッチング量を少なくすることができる。基板厚さは、エッチングする深さ、膜応力反りに対する剛性、及びハンドリングに対する強度を考慮した寸法とすることが好ましい。

次に、開口部２１の形成では、基板２０の前記他面側の開口部２１の形成位置以外にレジストを形成する。この後、図６（Ｊ）に示すように、ＩＣＰ（Inductive Coupled Plasma）エッチング装置を用いたＲＩＥ（Reactive Ion Etching）等により、基板２０を、前記他面側から支持膜３０のＳｉＯ₂層３１までエッチングする。

最後に、ステップＳ４の分断工程により、図５に示す基板の分断線１５に沿って、基板２０から圧電装置１０が切り出される。これにより、圧電素子１１Ａの上部電極部６１と圧電素子１１Ｂの上部電極部６１とを短絡する上部電極線６２は切断される。同様に、圧電素子１１Ａの下部電極部４１と圧電素子１１Ｂの下部電極部４１とを短絡する下部電極線４２も切断される。

［実施形態１の効果］
以上述べたように、本実施形態にかかる圧電装置１０の製造方法によれば、以下の効果を得ることができる。

（１）本実施形態において、基板２０から圧電装置１０を分断するステップＳ４の分断工程の前までは、圧電素子１１Ａの下部電極部４１と圧電素子１１Ｂの下部電極部４１は、基板２０上に延在する下部電極線４２Ａと、基板２０上に延在する下部電極線４２Ｂを介して、電気的に短絡している。同様に、基板２０から圧電装置１０を分断するステップＳ４の分断工程の前までは、圧電素子１１Ａの上部電極部６１と圧電素子１１Ｂの上部電極部６１は、基板２０上に延在する上部電極線６２Ａと、基板２０上に延在する上部電極線６２Ｂを介して、電気的に短絡している。

ここで、基板２０から圧電装置１０を分断する前までの製造工程で発生した静電気等により、基板２０上に形成された圧電素子１１及び圧電素子１１から延在された第１導電体もしくは第２導電体にサージ電圧が印加された場合を考える。サージにより圧電素子１１の上下電極間に発生する電圧が圧電素子１１の絶縁耐圧より高ければ、絶縁破壊により圧電素子の特性劣化等の悪影響が発生する。また、サージ電圧が素子の絶縁耐圧に達しなかった場合においても、サージにより発生した電圧により、圧電素子１１の圧電体５１に歪みが発生し、素子及び周辺部を構成する圧電体や導電体にクラック等が発生する場合もある。

サージによって容量素子の電極間に発生する電圧の大きさは、サージ電荷量に比例し容量素子の大きさ（容量）に反比例する。前述の通り、基板２０から圧電装置１０を分断するステップＳ４の分断工程の前までは、圧電素子１１Ａと圧電素子１１Ｂは並列接続された容量素子として考えることができる。つまり、同じサージ電荷量であれば、１個の場合に比べて、上下電極間に発生するサージ電圧を半分にすることができる。従って、基板２０から圧電装置１０を分断する前までの製造工程での素子耐圧を高め、不良を低減することができる。

更に、サージ電圧が素子の耐圧に達しなかった場合においても、サージにより発生した電圧により、圧電体５１が分極されるため、サージが入った素子と入らなかった素子では素子特性に差が生じる場合がある。本実施形態においては、複数の上部電極部６１同士が短絡し、複数の下部電極部４１同士が短絡している。従って、基板２０上の複数の圧電素子１１の分極履歴を揃えることができ、よって均一な特性の圧電素子を製造することが可能になる。

また、圧電素子１１Ａより延在した下部電極線４２Ａは、圧電装置１０を基板２０から切り出すための分断線１５と交差した後に、圧電素子１１Ｂより延在した下部電極線４２Ｂに短絡している。同様に、圧電素子１１Ａより延在した上部電極線６２Ａは、圧電装置１０を基板２０から切り出すための分断線１５と交差した後に、圧電素子１１Ｂより延在した上部電極線６２Ｂに短絡している。

したがって、エッチング等の新たな工程を追加することなく、基板２０から圧電装置１０を切り出す分断工程により、自動的に、短絡した電極線を分断することができる。

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良等を加えることが可能である。変形例を以下に述べる。

（変形例１）
図７は、変形例１にかかる圧電装置を形成する基板を示す模式平面図である。上記実施形態１では、図５のように、圧電装置１０は基板２０上に１個形成されており、圧電装置１０は２個の圧電素子１１Ａ，１１Ｂで構成されているものとして説明したが、この構成に限定するものではない。以下、変形例１にかかる圧電装置１１０について説明する。尚、実施形態１と同一の構成部位については、同一の番号を附し、重複する説明は省略する。

図７に示すように、変形例１においては、圧電装置１１０は、１個の圧電素子１１１で構成されており、圧電装置１１０は、基板２０上に２個形成されている。平面視において、圧電装置１１０Ａの第１導電体４０は、圧電素子１１１Ａに形成される下部電極部４１と、この下部電極部４１に連続し基板２０上に延在して形成される下部電極線４２と、を備えている。圧電素子１１１Ａより延在した下部電極線４２Ａは、圧電装置１１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置１１０Ｂ上の圧電素子１１１Ｂより延在した下部電極線４２Ｂに短絡している。

圧電装置１１０Ａの第２導電体６０は、圧電素子１１１Ａに形成される上部電極部６１と、この上部電極部６１に連続し、基板２０上に延在して形成される上部電極線６２とを備えている。圧電素子１１１Ａより延在した上部電極線６２Ａは、圧電装置１１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置１１０Ｂ上の圧電素子１１１Ｂより延在した上部電極線６２Ｂに短絡している。

以上述べたように、実施形態１では圧電装置を構成する複数の素子間で下部電極同士、上部電極同士の短絡関係を形成していたが、変形例１にかかるように圧電装置を構成する圧電素子が１個であっても、基板２０上に複数の圧電装置１１０があれば、各圧電装置の圧電素子の下部電極同士、上部電極同士を短絡することで実施形態１と同様の効果を得ることができる。
（実施形態２）

次に、本発明を具体化した圧電装置の製造方法の一実施形態について、図８の実施形態２にかかる圧電装置製造工程を示すフローチャートを用いて説明する。本実施形態が実施形態１と異なる点は分極工程を有する点にある。尚、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。

圧電装置の構成は、実施形態１と同様であり、説明を省略する。図８のフロー図に示すように、圧電装置１０の製造方法において、実施形態１と同様に、ステップＳ１の支持膜形成工程、ステップＳ２の表面形成工程、ステップＳ３の裏面形成工程をこの順に行う。そして、ステップＳ３の裏面形成工程を行った後、ステップＳ１１の分極処理を行なう。ステップＳ１１の分極処理は、圧電素子１１Ａの下部電極部４１より延在した下部電極線４２上と、圧電素子１１Ａの上部電極部６１より延在した上部電極線６２上に、所望の電圧を印加する工程である。つまり、下部電極線４２及び上部電極線６２を介して下部電極部４１と上部電極部６１との間に電圧を印加して複数の圧電素子１１を同時に分極させている。この処理を分極処理とも称す。

上記の分極処理を行った後、最後にステップＳ４の分断工程により、図５に示す基板の分断線１５に沿って、基板２０から圧電装置１０が切り出される。

［実施形態２の効果］
以上述べたように、本実施形態にかかる圧電装置１０の製造方法によれば、実施形態１での効果に加えて、以下の効果を得ることができる。

本実施形態において、基板２０から圧電装置１０を分断する工程の前までは、圧電素子１１Ａの下部電極部４１と圧電素子１１Ｂの下部電極部４１は、基板２０上に延在する下部電極線４２Ａと、基板２０上に延在する下部電極線４２Ｂを介して、電気的に短絡している。同様に、基板２０から圧電装置１０を分断する工程の前までは、圧電素子１１Ａの上部電極部６１と圧電素子１１Ｂの上部電極部６１は、基板２０上に延在する上部電極線６２Ａと、基板２０上に延在する上部電極線６２Ｂを介して、電気的に短絡している。

ここで、圧電素子１１Ａを分極するために印加した電圧は、同様に、圧電素子１１Ｂにも印加され、その結果、圧電素子１１Ａと圧電素子１１Ｂを同時に分極処理することができる。したがって、分極処理に必要なプロービングの回数、電圧印加回数を削減することができる。また、圧電素子１１Ａと圧電素子１１Ｂは同じ電圧で分極されるので、別々に分極する場合に比べて、より均一な素子特性を得ることができる。

（変形例２）
図９は、変形例２にかかる圧電装置を形成する基板を示す模式平面図である。上記実施形態２では、図５に示すように、圧電装置１０は、基板２０上に１個形成されており、圧電装置１０は、２個の圧電素子１１Ａ，１１Ｂで構成されているものとして説明したが、この構成に限定するものではない。

以下、変形例２にかかる圧電装置２１０について説明する。尚、実施形態１と同一の構成部位については、重複する説明は省略する。

図９に示すように、１つの圧電装置２１０には、２個の圧電素子２１１が設置されている。そして、１つの基板２０上には２個の圧電装置２１０が設置されている。圧電装置２１０の一方が圧電装置２１０Ａであり、他方が圧電装置２１０Ｂとなっている。そして、一方の圧電装置２１０Ａには圧電素子２１１Ａと圧電素子２１１Ｃが設置されている。そして、他方の圧電装置２１０Ｂには圧電素子２１１Ｂと圧電素子２１１Ｄが設置されている。

圧電装置２１０Ａの第１導電体４０は、圧電素子２１１Ａに形成される下部電極部４１と、この下部電極部４１に連続し、基板２０上に延在して形成される下部電極線４２とを備えている。圧電素子２１１Ａより延在した下部電極線４２Ａは、圧電装置２１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置２１０Ｂ上の圧電素子２１１Ｂより延在した下部電極線４２Ｂに短絡している。

また、圧電装置２１０Ａの圧電素子２１１Ｃより延在した配線としての下部電極線４２Ｃは、圧電装置２１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置２１０Ｂ上の圧電素子２１１Ｄより延在した配線としての下部電極線４２Ｄに短絡している。

圧電装置２１０Ａの第２導電体６０は、圧電素子２１１Ａに形成される上部電極部６１と、この上部電極部６１に連続し、基板２０上に延在して形成される上部電極線６２とを備えている。圧電素子２１１Ａより延在した上部電極線６２Ａは、圧電装置２１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置２１０Ｂ上の圧電素子２１１Ｂより延在した上部電極線６２Ｂに短絡している。

また、圧電装置２１０Ａの圧電素子２１１Ｃより延在した配線としての上部電極線６２Ｃは、圧電装置２１０を基板２０から切り出すための分断線１５と交差した後に、圧電装置２１０Ｂ上の圧電素子２１１Ｄより延在した配線としての上部電極線６２Ｄに短絡している。

以上述べたように、基板２０上の複数の圧電装置２１０と圧電装置２１０上の複数の圧電素子２１１とにおいて、異なる圧電装置２１０内の圧電素子２１１と短絡関係にある素子群が複数形成される。
従って、圧電装置２１０Ａの圧電素子２１１Ａと、圧電装置２１０Ｂの圧電素子２１１Ｂは、同時に、同じ電圧で分極処理することができ、圧電装置２１０Ａの圧電素子２１１Ｃと、圧電装置２１０Ｂの圧電素子２１１Ｄは、同時に、同じ電圧で分極処理することができる。

更に、圧電素子２１１Ａと圧電素子２１１Ｂの素子群と、圧電素子２１１Ｃと圧電素子２１１Ｄの素子群は、異なる電圧で分極し、素子群毎に所望の素子特性を得ることも可能となる。

１１，１１Ａ，１１Ｂ…圧電素子、１５…分断線、２０…基板、４０…第１導電体、４２，４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ…配線としての下部電極線、５１…圧電体、６０…第２導電体、６１…上部電極部、６２，６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ…配線としての上部電極線。

Claims

下面に第１導電体が形成され上面に第２導電体が形成された圧電体からなる圧電素子を基板上に複数形成し、前記基板を分断する予定の線である分断線を設定し、
複数の前記圧電素子の前記第１導電体のうち少なくとも２つの前記第１導電体の間、もしくは複数の前記圧電素子の前記第２導電体のうち少なくとも２つの前記第２導電体の間、を前記分断線と交差する配線にて結線する素子形成工程と、
前記分断線に沿って前記基板を分断し、前記分断線と交差する前記配線を断線する分断工程と、を有することを特徴とする圧電装置の製造方法。
請求項１に記載の圧電装置の製造方法において、
前記分断工程の前に、前記配線を介して前記第１導電体と前記第２導電体との間に電圧を印加して複数の前記圧電素子を分極させる分極工程を含むことを特徴とする圧電装置の製造方法。