WO2017098849A1

WO2017098849A1 - 電圧生成回路および過電流検出回路

Info

Publication number: WO2017098849A1
Application number: PCT/JP2016/083022
Authority: WO
Inventors: 貴浩森; 赤羽　正志
Original assignee: 富士電機株式会社
Priority date: 2015-12-07
Filing date: 2016-11-08
Publication date: 2017-06-15
Also published as: EP3293873A1; JPWO2017098849A1; EP3293873B1; US10281941B2; EP3293873A4; US20180088615A1; CN107750420B; CN107750420A; JP6468368B2

Abstract

低温度係数抵抗体を直列に接続して構成されて所定の電源電圧を抵抗分割して参照電圧を生成する第１の抵抗分圧回路と、正または負の抵抗温度係数を有する抵抗体と前記低温度係数抵抗体とを直列に接続して構成されて前記電源電圧を抵抗分割して温度に依存する分圧電圧を生成する１つまたは複数の第２の抵抗分圧回路と、前記参照電圧と前記分圧電圧との差電圧に応じて比較基準電圧を生成する計装アンプとを備える。更に温度上昇に伴って分圧電圧が所定の電圧閾値を超えたとき、前記第２の抵抗分圧回路により生成されて前記計装アンプに与えられる前記分圧電圧を変更し、または前記計装アンプのゲインを変更する比較器を備える。

Description

電圧生成回路および過電流検出回路

　本発明は、例えば過電流検出を行う上での比較基準電圧を電流検出素子の出力温度特性に合わせて高精度に生成することのできる電圧生成回路およびこの電圧生成回路を備えた過電流検出回路に関する。

　モータ等の交流負荷を駆動する電源装置として、例えば第１および第２のスイッチング素子を直列に接続してハーフブリッジ回路を形成した電力変換器がある。第１および第２のスイッチング素子は高耐圧のＩＧＢＴやＭＯＳ-ＦＥＴからなり、電源ＩＣとして実現される駆動制御回路により交互にオン・オフ駆動されてハーフブリッジ回路の中点に接続された負荷に交流電力を供給する。

　駆動制御回路にはスイッチング素子に流れる過電流を検出して該スイッチング素子のオン駆動を停止させる過電流検出回路が設けられる。過電流検出回路は、例えばスイッチング素子に一体に組み込まれた電流検出素子の出力からスイッチング素子に流れる電流に比例した電圧を生成する電流検出抵抗と、この電流検出抵抗を介して検出される電圧と所定の比較基準電圧とを比較してスイッチング素子の過電流を検出する比較器とを備えて構成される。

　この際、過電流の誤検出を防止する上で電流検出素子の出力温度特性を考慮して比較基準電圧を生成することが重要である。比較基準電圧は、専ら所定の電源電圧を抵抗分割する抵抗分割回路にて生成される。そこで従来では、例えば特許文献１に紹介されるように抵抗分割回路にバイポーラトランジスタを介して電源電圧を印加し、バイポーラトランジスタの温度特性を利用して比較基準電圧に電流検出素子の出力温度特性に相当する温度特性を持たせている。

　ハイサイド側のスイッチング素子をオン・オフ駆動する駆動制御回路は、ハーフブリッジ回路の中点電圧を基準電位としてフローティング動作するように構成される。この為、ハイブリッド回路におけるハイサイド側のスイッチング素子のオン・オフ動作に伴ってハイサイド側の駆動制御回路に変位電流が流れることが否めない。するとこの変位電流に起因してハーフブリッジ回路のフローティング動作する中点電位が変動し、ハイサイド側の駆動制御回路の基準電位、ひいては電源電圧が変動する。

　またハイサイド側の駆動制御回路においてはスイッチング素子のオン・オフ動作に伴う負電圧サージに起因する変位電流や、当該駆動制御回路を形成した半導体回路基板における寄生ダイオードの順方向バイアスに起因する順方向電流も生じ易い。すると電位変動や変位電流によってバイポーラトランジスタが誤動作し、これに起因して比較基準電圧が変動することも否めない。

　そこで本発明者等は、先に特許文献２に開示するようにバイポーラトランジスタに代えて温度係数を零（０）とみなし得る低温度係数抵抗体（ＬＴＣ）と負の抵抗温度係数を有する抵抗体（ＨＲ）とを直列に接続して正および負の温度勾配を持つ分圧電圧をそれぞれ生成する第１および第２の抵抗分圧回路を構成する。そして計装アンプを用いて各抵抗分圧回路による分圧電圧の差電圧に応じて電流検出素子の出力温度特性に相当する温度特性を有する比較基準電圧を生成することを提唱した。

特開２００４－４５３０５号公報国際公開第２０１４／１９９８１６号パンフレット

　ところでスイッチング素子である、例えばＩＧＢＴに一体に組み込まれた電流検出素子としての電流センス用ＩＧＢＴの出力電流の温度勾配は、一般的には略一定であるとみなし得る。しかし厳密には電流センス用ＩＧＢＴの出力電流の温度勾配は、ＩＧＢＴの動作温度が高くなるに従って若干大きくなる。従ってより高精度な過電流検出を行うには、電流センス用ＩＧＢＴの出力電流の非線形な温度特性、即ち、電流検出素子の出力温度特性に合わせて比較基準電圧を生成することが重要となる。

　本発明はこのような事情を考慮してなされたもので、その目的は、より高精度に電流検出素子の出力温度特性に応じて変化する温度特性を有する比較基準電圧を簡易に、且つ高精度に生成することのできる電圧生成回路、およびこの電圧生成回路を用いて構成される高精度な過電流検出回路を提供することにある。

　上述した目的を達成するべく本発明に係る電圧生成回路は、所定の電源電圧を抵抗分割して電流検出素子の出力温度特性に比例した温度特性を有する比較基準電圧を生成するものであって、
　基本的には抵抗温度係数が零（０）とみなし得る低温度係数抵抗体を直列に接続して構成されて前記電源電圧を抵抗分割して参照電圧を生成する第１の抵抗分圧回路と、
　正または負の抵抗温度係数を有する抵抗体と前記低温度係数抵抗体とを直列に接続して構成されて前記電源電圧を抵抗分割して温度に依存する分圧電圧を生成する１つまたは複数の第２の抵抗分圧回路と、
　前記参照電圧と前記分圧電圧との差電圧に応じて前記比較基準電圧を生成する計装アンプとを備える。

　特に本発明に係る電圧生成回路は、温度上昇に伴って前記分圧電圧が所定の電圧閾値を超えたとき、前記第２の抵抗分圧回路により生成されて前記計装アンプに与えられる前記分圧電圧を変更し、または前記計装アンプのゲインを変更する比較器を備え、該比較器の動作点を境として前記比較基準電圧の温度勾配を変更するように構成したことを特徴としている。

　また本発明に係る過電流検出回路は、前記電圧生成回路にて生成された前記比較基準電圧と前記電流検出素子を介して検出される電圧とを比較して前記スイッチング素子に流れる過電流を検出する過電流検出用の比較器とを備えたことを特徴としている。

　このような構成の電圧生成回路によれば、比較器の出力を用いて比較基準電圧の温度勾配を変更するので、簡易にして効果的に比較基準電圧の温度特性を電流検出素子の出力温度特性に精度良く合わせることができる。特に比較器の出力に応じて第２の抵抗分圧回路から計装アンプに与える分圧電圧の温度勾配を変更し、或いは計装アンプのゲインを変更するだけで、電流検出素子の非線形な出力温度特性を近似した温度特性の比較基準電圧を生成することができる。

　よって、例えばハイサイド側のＩＧＢＴに流れる電流を電流センス用ＩＧＢＴを介して検出する場合であっても、ＩＧＢＴの変位電流やハーフブリッジ回路の中点電位の変動等に拘わることなく過電流検出の基準となる比較基準電圧を精度良く生成することができ、ＩＧＢＴの過電流検出を行うことが可能となる等の実用上多大なる効果が奏せられる。

本発明に係る過電流検出回路の要部概略構成を示す図。本発明の第１の実施形態に係る電圧生成回路の概略構成を示す図。低温度係数抵抗体の温度特性を示す図。図２に示す電圧生成回路が生成する比較基準電圧の温度特性を示す図。本発明の第２の実施形態に係る電圧生成回路の概略構成を示す図。本発明の第３の実施形態に係る電圧生成回路の概略構成を示す図。本発明の第４の実施形態に係る電圧生成回路の概略構成を示す図。図７に示す電圧生成回路が生成する比較基準電圧の温度特性を示す図。

　以下、図面を参照して本発明の実施形態に係る電圧生成回路と過電流検出回路について説明する。

　図１は電力変換器に組み込まれる過電流検出回路の要部概略構成図である。電力変換器は、例えば直列に接続されてハーフブリッジ回路を形成した２つのスイッチング素子Ｑ１,Ｑ２を備えて構成される。これらのスイッチング素子Ｑ１,Ｑ２は、後述する駆動制御回路により交互にオン・オフ駆動されて所定の電源電圧＋Ｖをスイッチングし、ハーフブリッジ回路の中点から図示しない負荷に供給する交流電圧Ｖoutを出力する。ちなみにスイッチング素子Ｑ１,Ｑ２は、例えば高耐圧のＩＧＢＴからなるが、高耐圧のＭＯＳ-ＦＥＴが用いられる場合もある。

　スイッチング素子Ｑ１,Ｑ２をそれぞれオン・オフ駆動するハイサイド側およびローサイド側の駆動制御回路１,１は、本発明に係る電圧生成回路を備えて構築される。ちなみにハイサイド側の駆動制御回路１は、ハーフブリッジ回路の中点電圧ＶＳを基準電位として電源電圧＋Ｖを受けて動作するように構成される。またローサイド側の駆動制御回路１は、接地電圧ＧＮＤを基準電位とし、例えばハーフブリッジ回路の中点電圧ＶＳを受けて動作するように構成される。

　尚、ここではハーフブリッジ回路における正電位（＋Ｖ）側のスイッチング素子Ｑ１をオン・オフ駆動するハイサイド側の駆動制御回路１について説明するが、負電位（ＧＮＤ）側のスイッチング素子Ｑ２をオン・オフ駆動するローサイド側の駆動制御回路１についてもハイサイド側の駆動制御回路１と同様に構成される。ちなみにハイサイド側の駆動制御回路１は、例えばハーフブリッジ回路の中点電圧ＶＳを基準電位とし、所定の電源電圧Ｖregを受けて動作し、一方、ローサイド側の駆動制御回路１は接地電圧ＧＮＤを基準電位とし、中点電圧ＶＳを受けて動作する。

　ここで駆動制御回路１には、図１に示すようにスイッチング素子Ｑ１（Ｑ２）に流れる過電流を検出して該スイッチング素子Ｑ１（Ｑ２）のオン駆動を停止させる過電流検出回路２が組み込まれる。この過電流検出回路２は、過電流検出時にスイッチング素子Ｑ１（Ｑ２）、並びに電力変換器に接続された図示しない交流負荷を過電流から保護する役割を担う。

　過電流検出回路２は、スイッチング素子Ｑ１（Ｑ２）に一体に組み込まれた電流検出素子ｑ１（ｑ２）の出力から該スイッチング素子Ｑ１（Ｑ２）に流れる電流に比例した電圧Ｖsensを生成する電流検出抵抗３を備える。更に過電流検出回路２は、電流検出抵抗３を介して検出された電圧Ｖsensと、後述する電圧生成回路４にて生成された比較基準電圧Ｖtmpとを比較してスイッチング素子Ｑ１（Ｑ２）に流れる過電流を検出する過電流検出用の比較器５を備える。この過電流検出用の比較器５は、過電流検出時にスイッチング素子Ｑ１（Ｑ２）をオン・オフ駆動する出力アンプ６の動作を停止させる役割を担う。

　尚、出力アンプ６は、定常的には図示しない制御回路から与えられる駆動信号ＤＲＶを受けてスイッチング素子Ｑ１（Ｑ２）をオン・オフ駆動するものである。またスイッチング素子Ｑ１（Ｑ２）がＩＧＢＴである場合、電流検出素子ｑ１（ｑ２）はＩＧＢＴに一体に組み込まれて該ＩＧＢＴにミラー接続され、ＩＧＢＴに流れる電流Ｉに比例した電流Ｉsensを出力する電流センスＩＧＢＴからなる。

　本発明に係る電圧生成回路４は、電流検出素子ｑ１（ｑ２）の出力温度特性に比例した温度特性を有する比較基準電圧Ｖtmpを生成する役割を担う。本発明に係る電圧生成回路４は、詳細は後述するが基本的には該電圧生成回路４に印加される所定の電源電圧（Ｖreg－ＶＳまたはＶＳ―ＧＮＤ）を抵抗分割して参照電圧を生成する第１の抵抗分圧回路と、電源電圧Ｖregを抵抗分割して温度に依存する分圧電圧を生成する第２の抵抗分圧回路と、参照電圧と分圧電圧との差電圧に応じて比較基準電圧Ｖtmpを生成する計装アンプとを備える。更に電圧生成回路４は、温度上昇に伴って分圧電圧が所定の電圧閾値を超えるか否かを判定する比較器を備え、比較器により制御されて第２の抵抗分圧回路により生成されて計装アンプに与えられる分圧電圧を変更するスイッチ、または比較器により制御されて計装アンプのゲインを変更するスイッチを備えることを特徴としている。

　図２は本発明の第１の実施形態に係る電圧生成回路４ａの概略構成を示している。この電圧生成回路４ａは、図３に示すように抵抗温度係数を零（０）とみなし得る２個の低温度係数抵抗体（ＬＴＣ）Ｒ１,Ｒ２を直列に接続して構成された直列抵抗回路を第１の抵抗分圧回路１１として備える。また電圧生成回路４ａは、図３に示すように負の温度係数を有する一般的な抵抗体（ＨＲ）Ｒ３と、低温度係数抵抗体（ＬＴＣ）Ｒ４とを直列に接続して構成された直列抵抗回路、並びに低温度係数抵抗体（ＬＴＣ）Ｒ５と正の温度係数を有する抵抗体（ＮＲ）Ｒ６とを直列に接続して構成された直列抵抗回路を、並列に設けられた２つの第２の抵抗分圧回路１２（１２ａ,１２ｂ）として備える。

　ちなみに低温度係数抵抗体（ＬＴＣ）および負または正の温度係数を有する抵抗体（ＨＲ,ＮＲ）のそれぞれは、過電流検出回路２が構築される半導体回路素子基板上に同時集積して形成されるポリシリコン抵抗体からなる。これらの低温度係数抵抗体（ＬＴＣ）および負または正の温度係数を有する抵抗体（ＨＲ,ＮＲ）は、半導体製造工程において半導体基板にイオン注入されるドーパントの種類とその注入量をそれぞれ選定することによって互いに異なる温度係数を有する抵抗体として形成される。ちなみに低温度係数抵抗体（ＬＴＣ）および負または正の温度係数を有する抵抗体（ＨＲ,ＮＲ）の具体的な製造方法については、例えば特許４５４７７５３号公報や特開２００８－２２７０６１号公報に詳しく紹介される通りである。

　尚、前述した一方の第２の抵抗分圧回路１２ａは、抵抗体（ＨＲ）Ｒ３を電源電圧Ｖreg側とし、低温度係数抵抗体（ＬＴＣ）Ｒ４を基準電位ＶＳ側として直列接続したものである。また他方の第２の抵抗分圧回路１２ｂは、低温度係数抵抗体（ＬＴＣ）Ｒ５を電源電圧Ｖreg側とし、抵抗体（ＮＲ）Ｒ６を基準電位ＶＳ側として直列接続したものである。

　従って第１の抵抗分圧回路１１は、低温度係数抵抗体（ＬＴＣ）にて電源電圧Ｖregを抵抗分割することで温度変化に依存することのない参照電圧REFを生成する。また第２の抵抗分圧回路１２ａ,１２ｂは、前述した負または正の温度勾配を有する抵抗体（ＨＲ,ＮＲ）と低温度係数抵抗体（ＬＴＣ）にて電源電圧Ｖregを抵抗分割することで温度勾配が互いに異なり、温度上昇に伴って電位が高くなる分圧電圧DIF１,DIF２をそれぞれ生成する。

　第２の抵抗分圧回路１２ａが生成する分圧電圧DIF１の温度勾配は、ここでは電流検出素子ｑ１の温度が低いときの該電流検出素子ｑ１の出力温度特性に相当するものとして設定されている。また第２の抵抗分圧回路１２ｂが生成する分圧電圧DIF２の温度勾配は分圧電圧DIF１の温度勾配より大きく、電流検出素子ｑ１の温度が高いときの該電流検出素子ｑ１の出力温度特性に相当するものとして設定されている。尚、第２の抵抗分圧回路１２ａ,１２ｂの各抵抗分圧比は、分圧電圧DIF１,DIF２が後述する温度閾値において互いに等しくなるように設定されている。

　さらに電圧生成回路４ａは、分圧電圧DIF１,DIF２を択一的に選択して計装アンプ１３に与えるスイッチ１４と、このスイッチ１４による分圧電圧DIF１,DIF２の選択動作を制御する比較器１５とを備える。計装アンプ１３は、第１の抵抗分圧回路１１から出力される参照電圧REFと、スイッチ１４を介して選択された分圧電圧DIF１,DIF２の一方との差電圧に応じて過電流検出回路２における前述した過電流検出用の比較器５に与える比較基準電圧Ｖtmpを生成する役割を担う。

　また比較器１５は、第１の抵抗分圧回路１１から出力される参照電圧REFを基準として第２の抵抗分圧回路１２ａから出力される分圧電圧DIF１のレベルを判定する。この比較器１５は、分圧電圧DIF１により示される温度が第１の抵抗分圧回路１１にて生成される参照電圧REFにより規定される温度閾値を超えるか否かを判定する役割を担う。そして比較器１５により切換え制御されるスイッチ１４は、分圧電圧DIF１が参照電圧REFよりも低く、これによって電流検出素子ｑ１の温度が温度閾値よりも低い場合には、分圧電圧DIF１を選択して計装アンプ１３に与える。これに対して分圧電圧DIF１が参照電圧REFよりも高くなり、電流検出素子ｑ１の温度が温度閾値を超えた場合には、スイッチ１４は分圧電圧DIF２を選択して計装アンプ１３に与える。

　この結果、計装アンプ１３は、電流検出素子ｑ１の温度が温度閾値よりも低い場合には、参照電圧REFと分圧電圧DIF１との差電圧に応じた比較基準電圧Ｖtmpを生成し、電流検出素子ｑ１の温度が温度閾値よりも高い場合には、参照電圧REFと分圧電圧DIF２との差電圧に応じた比較基準電圧Ｖtmpを生成する。従って計装アンプ１３が出力する比較基準電圧Ｖtmpの温度勾配は、図４に示すように比較器１５の出力に応じて温度閾値を境として変更される。

　具体的には温度が低い場合には温度変化に対して温度勾配の低い温度特性で比較基準電圧Ｖtmpが生成され、温度が高くなった場合には温度変化に対して温度勾配の高い温度特性で比較基準電圧Ｖtmpが生成される。従ってこのようにして温度閾値の前後で温度勾配を変更して生成する比較基準電圧Ｖtmpの温度特性は、特許文献２に開示された手法により電流検出素子ｑ１の出力温度特性を直線近似して生成される比較基準電圧よりも該電流検出素子ｑ１の非線形な出力温度特性を、より高精度に近似したものとなる。

　この結果、上述した如く構成された電圧生成回路４ａにて生成される比較基準電圧Ｖtmpを用いて過電流検出を行う過電流検出回路２によれば、電流検出素子ｑ１の温度に拘わりなくスイッチング素子Ｑ１に流れる過電流を高精度に検出することが可能となる。しかも電圧生成回路４ａについては、上述した如く第２の抵抗分圧回路１２ａ,１２ｂによりそれぞれ生成された温度勾配の異なる分圧電圧DIF１,DIF２を選択して計装アンプ１３に与えると言う簡易な構成で実現することができる。従ってその実用的利点は多大である。

　次に本発明の第２の実施形態に係る電圧生成回路４ｂについて説明する。
この第２の実施形態に係る電圧生成回路４ｂは、図５に概略構成を示すように抵抗温度係数を零（０）とみなし得る２個の低温度係数抵抗体（ＬＴＣ）Ｒ１,Ｒ２を直列に接続して構成された直列抵抗回路を第１の抵抗分圧回路１１として備える。また電圧生成回路４ｂは、負の温度係数を有する一般的な抵抗体（ＨＲ）Ｒ３と低温度係数抵抗体（ＬＴＣ）Ｒ４とを直列に接続して構成された直列抵抗回路を第２の抵抗分圧回路１２（１２ａ）として備える。

　また電圧生成回路４ｂは、第１の抵抗分圧回路１１が電源電圧Ｖregを抵抗分圧して出力する参照電圧REFと、第２の抵抗分圧回路１２（１２ａ）が電源電圧Ｖregを抵抗分圧して出力する分圧電圧DIFとの差電圧に応じた比較基準電圧Ｖtmpを生成する計装アンプ１３を備える。更に電圧生成回路４ｂは、分圧電圧DIFを予め設定された温度閾値に相当する閾値電圧Ｖrefと比較する比較器１６を備える。

　この比較器１６は、分圧電圧DIFが閾値電圧Ｖrefを超えたとき、計装アンプ１３が備えたゲイン調整用の抵抗を可変設定することで該計装アンプ１３のゲイン（増幅率）を変更する役割を担う。具体的には計装アンプ１３にはゲイン調整用の抵抗として直列に接続された２つの抵抗Ｒ１１,Ｒ１２が設けられている。特に抵抗Ｒ１２にはスイッチ１７が並列に設けられている。このスイッチ１７は抵抗Ｒ１２を短絡することで抵抗Ｒ１１だけをゲイン調整用の抵抗としての抵抗値を小さくし、これによって計装アンプ１３のゲインを低く設定する。またスイッチ１７が開放されたときには抵抗Ｒ１１と抵抗Ｒ１２とを直列接続することでゲイン調整用の抵抗としての抵抗値を大きくし、これによって計装アンプ１３のゲインを高く設定するようになっている。

　比較器１６は、分圧電圧DIFの大きさ、換言すれば該分圧電圧DIFによって示される電流検出素子ｑ１の温度に応じてスイッチ１７をオン・オフ制御する役割を担う。特にこの実施形態では比較器１６は、分圧電圧DIFが閾値電圧Ｖrefよりも低いときにはスイッチ１７をオン（短絡）状態に保ち、分圧電圧DIFが閾値電圧Ｖrefを超えたときにはスイッチ１７をオフ（開放）するものとなっている。

　このような比較器１６によるスイッチ１７のオン・オフ制御により電流検出素子ｑ１の温度が低い場合には、計装アンプ１３のゲインが低く抑えられて該計装アンプ１３が生成する比較基準電圧Ｖtmpの温度勾配が小さく抑えられる。そして電流検出素子ｑ１の温度が温度閾値を超えた場合には、計装アンプ１３のゲインが高く設定されて該計装アンプ１３が生成する比較基準電圧Ｖtmpの温度勾配が大きく設定される。

　かくしてこのように構成された電圧生成回路４ｂによれば、先に説明した第１の実施形態に係る電圧生成回路４ａと同様に電流検出素子ｑ１の温度が低い場合には温度勾配の低い温度特性で比較基準電圧Ｖtmpを生成し、電流検出素子ｑ１の温度が高くなった場合には温度勾配の高い温度特性で比較基準電圧Ｖtmpを生成することが可能となる。従って電圧生成回路４ｂにおいても温度閾値の前後で温度勾配を変更した温度特性の比較基準電圧Ｖtmpを生成することが可能となる。よって電流検出素子ｑ１の非線形な出力温度特性を近似した比較基準電圧Ｖtmpを、前述した特許文献２に開示された手法により生成される比較基準電圧よりも高精度に生成することができ、過電流検出回路２における過電流検出の精度を高めることが可能となる。

　次に本発明の第３の実施形態に係る電圧生成回路４ｃについて説明する。
この第３の実施形態に係る電圧生成回路４ｃは、図６に概略構成を示すように２個の低温度係数抵抗体（ＬＴＣ）Ｒ１,Ｒ２を直列に接続した直列抵抗回路に加えて、２個の低温度係数抵抗体（ＬＴＣ）Ｒ７,Ｒ８を直列に接続した直列抵抗回路を第１の抵抗分圧回路１１（１１ａ,１１ｂ）として並列に備える。また電圧生成回路４ｃは、負の温度係数を有する抵抗体（ＨＲ）Ｒ３と、低温度係数抵抗体（ＬＴＣ）Ｒ４とを直列に接続した直列抵抗回路、並びに低温度係数抵抗体（ＬＴＣ）Ｒ５と負の温度係数を有する抵抗体（ＮＲ）Ｒ６とを直列に接続した直列抵抗回路を、並列に設けられた２つの第２の抵抗分圧回路１２（１２ａ,１２ｂ）として備える。

　第１の抵抗分圧回路１１（１１ａ,１１ｂ）は、互いに異なる分圧比で電位の異なる２種類の参照電圧REF１,REF２をそれぞれ生成するものであり、また第２の抵抗分圧回路１２（１２ａ,１２ｂ）は、互いに温度勾配の異なる温度特性の分圧電圧DIF１,DIF２をそれぞれ生成するものである。尚、第１の抵抗分圧回路１１ｂが出力する参照電圧REF２は前述した温度閾値に相当する電圧として定められている。また第２の抵抗分圧回路１２ｂが出力する分圧電圧DIF２は、第２の抵抗分圧回路１２ａが出力する分圧電圧DIF１が参照電圧REF２に等しくなったとき、そのときの分圧電圧DIF１と等しくなるように設定されている。

　また電圧生成回路４ｃは、スイッチ１４ａを介して択一的に選択された参照電圧REF１,REF２、およびスイッチ１４ａに連動するスイッチ１４ｂを介して択一的に選択された分圧電圧DIF１,DIF２が入力される計装アンプ１３を備える。この計装アンプ１３は参照電圧REF１と分圧電圧DIF１との差電圧、または参照電圧REF２と分圧電圧DIF２との差電圧に応じて比較基準電圧Ｖtmpを生成する。

　ここで比較器１５は、参照電圧REF２を基準として分圧電圧DIF１のレベルを判定して電流検出素子ｑ１の温度に応じてスイッチ１４ａ,１４ｂをそれぞれ切換える役割を担う。特にこの実施形態では比較器１５は、分圧電圧DIF１が閾値電圧REF２よりも低いときにはスイッチ１４ａ,１４ｂをそれぞれ介して参照電圧REF１および分圧電圧DIF１をそれぞれ選択し、また分圧電圧DIF１が閾値電圧REF１を超えたときにはスイッチ１４ａ,１４ｂをそれぞれ介して参照電圧REF２および分圧電圧DIF２をそれぞれ選択するように動作する。

　従って計装アンプ１３は、電流検出素子ｑ１の温度が低い場合には参照電圧REF１と分圧電圧DIF１との差電圧に応じて参照電圧REF１を基準として比較基準電圧Ｖtmpを生成する。そして電流検出素子ｑ１の温度が温度閾値を超えたときには、計装アンプ１３は、参照電圧REF２と分圧電圧DIF２との差電圧に応じて参照電圧REF２を基準として比較基準電圧Ｖtmpを生成する。換言すれば参照電圧REF２と分圧電圧DIF２との差電圧に応じて生成される比較基準電圧Ｖtmpは、参照電圧REF１と参照電圧REF２との電位差に相当する分、正にバイアスされて生成される。

　この結果、計装アンプ１３が生成する比較基準電圧Ｖtmpは、図４に示したように比較器１５の動作点において温度勾配が切換えられた温度特性を有するものとなる。即ち、電流検出素子ｑ１の温度が低い場合には、計装アンプ１３が生成する比較基準電圧Ｖtmpの温度勾配が小さく抑えられる。そして電流検出素子ｑ１の温度が温度閾値を超えた場合には、計装アンプ１３が生成する比較基準電圧Ｖtmpの温度勾配が大きく設定される。

　従って上述した如く構成された電圧生成回路４ｃによれば、先に説明した第１および第２の実施形態に係る電圧生成回路４ａ,４ｂと同様に温度閾値の前後で温度勾配を変更した温度特性の比較基準電圧Ｖtmpを生成することが可能となる。特に温度が低い場合には温度勾配の低い温度特性で比較基準電圧Ｖtmpを生成し、温度が高くなった場合には温度勾配の高い温度特性で比較基準電圧Ｖtmpを生成することが可能となる。よって電圧生成回路４ｃにおいても電流検出素子ｑ１の非線形な出力温度特性を近似した比較基準電圧Ｖtmpを、前述した特許文献２に開示された手法により生成される比較基準電圧よりも高精度に生成することができ、過電流検出回路２における過電流検出精度を高めることが可能となる。

　ところで上述した各実施形態に係る電圧生成回路４ａ,４ｂ,４ｃにおいては、比較基準電圧Ｖtmpの温度勾配を１つの温度閾値において変化させて生成した。しかし複数の温度閾値において比較基準電圧Ｖtmpの温度勾配を変更するように電圧生成回路４を構成することも可能である。図７は複数の温度閾値において比較基準電圧Ｖtmpの温度勾配を変更するようにした電圧生成回路４ｄの構成例を本発明の第４の実施形態として例示したものである。

　即ち、第４の実施形態に係る電圧生成回路４ｄは、例えば図７に概略構成を示すように前述した第２の実施形態に係る電圧生成回路４ｂと同様に、２個の低温度係数抵抗体（ＬＴＣ）Ｒ１,Ｒ２を直列に接続した直列抵抗回路を第１の抵抗分圧回路１１、並びに負の温度係数を有する抵抗体（ＨＲ）Ｒ３と低温度係数抵抗体（ＬＴＣ）Ｒ４とを直列に接続した直列抵抗回路を第２の抵抗分圧回路１２として備える。また電圧生成回路４ｄは、第１の抵抗分圧回路１１が出力する参照電圧REFと、第２の抵抗分圧回路１２が出力する分圧電圧DIFとの差電圧に応じた比較基準電圧Ｖtmpを生成する計装アンプ１３を備える。

　更に電圧生成回路４dは、分圧電圧DIFを予め設定された２つの温度閾値に相当する閾値電圧Ｖref１,Ｖref２とをそれぞれ比較する比較器１６ａ,１６ｂを備える。これらの比較器１６ａ,１６ｂは、分圧電圧DIFが閾値電圧Ｖref１,Ｖref２を超えたとき、計装アンプ１３が備えたゲイン調整用の抵抗を可変設定することで該計装アンプ１３のゲイン（増幅利得）を多段階に変更する役割を担う。

　具体的には計装アンプ１３にはゲイン調整用の抵抗として直列に接続された３つの抵抗Ｒ１１,Ｒ１２,Ｒ１３が設けられている。そして抵抗Ｒ１２,Ｒ１３には、該抵抗Ｒ１２,Ｒ１３をそれぞれ短絡する為のスイッチ１７ａ,１７ｂが設けられている。比較器１６ａ,１６ｂは、スイッチ１７ａ,１７ｂを共にオンすることでゲイン調整用の抵抗Ｒ１１だけとして計装アンプ１３のゲインを低くし、スイッチ１７ａだけをオフすることでゲイン調整用の抵抗を抵抗Ｒ１１,Ｒ１２の直列回路抵抗として計装アンプ１３のゲインを高くする。更に比較器１６ａ,１６ｂは、スイッチ１７ａ,１７ｂを共にオフすることでゲイン調整用の抵抗を抵抗Ｒ１１,Ｒ１２,Ｒ１３の直列回路抵抗とし、計装アンプ１３のゲインを更に高くする。

　このようにして計装アンプ１３のゲインを３段階に可変設定する電圧生成回路４ｄによれば、図８に示すように電流検出素子ｑ１の温度に応じて比較基準電圧Ｖtmpの温度勾配を段階的に高くすることができる。従って電流検出素子ｑ１の非線形な出力温度特性を、先の各実施形態にそれぞれ示すよりも高精度に近似した温度特性の比較基準電圧Ｖtmpを生成することが可能となる。よって電圧生成回路４ｄを用いて構成される過電流検出回路２によれば、スイッチング素子Ｑ１の過電流を、より高精度に検出することが可能となる等の効果が奏せられる。

　尚、本発明は上述した各実施形態に限定されるものではない。例えば負の温度係数を有する抵抗体（ＨＲ）Ｒ３と、低温度係数抵抗体（ＬＴＣ）Ｒ４とを直列に接続した直列抵抗回路からなる第２の抵抗分圧回路１２ａを用いるか、或いは低温度係数抵抗体（ＬＴＣ）Ｒ５と正の温度係数を有する抵抗体（ＮＲ）Ｒ６とを直列に接続した直列抵抗回路からなる第２の抵抗分圧回路１２ｂを用いるかについては、その回路仕様に応じて定めれば良いものである。また温度勾配の異なる負の温度係数を有する複数の抵抗体（ＨＲ）Ｒ３を用い、或いは正の温度係数を有する複数の抵抗体（ＮＲ）Ｒ６を用いて互いに抵抗分圧特性が異なる複数の第２の抵抗分圧回路１２を形成することも勿論可能である。

　更には多段階の温度勾配を有する温度特性の比較参照電圧Ｖtmpを生成する場合には、計装アンプ１３に対する前述した複数の分圧電圧DIF１,DIF２,…の択一的な入力切換えと、計装アンプ１３のゲインの変更とを適宜組み合わせることも勿論可能である。更に多少回路構成が複雑にはなるが、上述した手法を採用することで比較参照電圧Ｖtmpの温度勾配を４段階以上に変更することも可能である。またここではハイサイド側の過電流検出回路２に組み込まれる電圧生成回路について説明したが、ローサイド側の過電流検出回路２に組み込まれる電圧生成回路についても本発明を同様に適用することができる。この場合、図２，図５，図６，図７に示す回路において、Ｖregに代えてＶＳ、またＶＳに代えてＧＮＤを第１の抵抗分圧回路１１及び第２の抵抗分圧回路１２に印加する。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

　Ｑ１,Ｑ２　スイッチング素子（ＩＧＢＴ）
　ｑ１,ｑ２　電流検出素子（電流センスＩＧＢＴ）
　１　駆動制御回路
　２　過電流検出回路
　３　電流検出抵抗
　４,４ａ,４ｂ,４ｃ,４ｄ　電圧生成回路
　５　過電流検出用の比較器
　６　出力アンプ
　１１,１１ａ,１１ｂ　第１の抵抗分圧回路
　１２，１２ａ,１２ｂ　第２の抵抗分圧回路
　１３　計装アンプ
　１４,１４ａ，１４ｂ，１７,１７a,１７b　スイッチ
　１５,１６，１６ａ，１６ｂ　比較器
　ＬＴＣ　低温度係数抵抗体
　ＨＲ　負の温度係数を有する抵抗体
　ＮＲ　正の温度係数を有する抵抗体

Claims

　所定の電源電圧を抵抗分割して電流検出素子の出力温度特性に比例した温度特性を有する比較基準電圧を生成する電圧生成回路であって、
　抵抗温度係数が略零（０）とみなし得る低温度係数抵抗体を直列に接続して構成され、前記電源電圧を抵抗分割して参照電圧を生成する第１の抵抗分圧回路と、
　正または負の抵抗温度係数を有する抵抗体と前記低温度係数抵抗体とを直列に接続して構成され、前記電源電圧を抵抗分割して温度に依存する分圧電圧を生成する１つまたは複数の第２の抵抗分圧回路と、
　前記参照電圧と前記分圧電圧との差電圧に応じて前記比較基準電圧を生成する計装アンプと、
　温度上昇に伴って分圧電圧が所定の電圧閾値を超えたとき、前記第２の抵抗分圧回路により生成されて前記計装アンプに与えられる前記分圧電圧を変更し、または前記計装アンプのゲインを変更する比較器と
を具備したことを特徴とする電圧生成回路。
　前記第２の抵抗分圧回路は、負の抵抗温度係数を有する抵抗体を前記電源電圧の正電位側にして前記低温度係数抵抗体を直列に接続して構成され、または正の抵抗温度係数を有する抵抗体を前記電源電圧の負電位側にして前記低温度係数抵抗体を直列に接続して構成される請求項１に記載の電圧生成回路。
　前記第２の抵抗分圧回路は、負の抵抗温度係数を有する抵抗体を前記電源電圧の正電位側にして前記低温度係数抵抗体を直列に接続して構成され、および正の抵抗温度係数を有する抵抗体を前記電源電圧の負電位側にして前記低温度係数抵抗体を直列に接続して構成される請求項１に記載の電圧生成回路。
　前記第２の抵抗分圧回路は、温度勾配の異なる複数の分圧電圧をそれぞれ生成するものであって、
　前記比較器は、前記複数の分圧電圧の内、常温時には温度勾配の小さい分圧電圧を選択して前記計装アンプに与え、この温度勾配の小さい分圧電圧が所定の電圧閾値を超えたときに温度勾配の大きい分圧電圧を選択して前記計装アンプに与えるものである請求項１に記載の電圧生成回路。
　前記比較器は、前記分圧電圧が所定の電圧閾値を超えたとき、前記計装アンプのゲインを高くするものである請求項１に記載の電圧生成回路。
　前記低温度係数抵抗体は、当該電圧生成回路が構築される半導体回路素子基板に同時集積して形成されるポリシリコンからなる請求項１に記載の電圧生成回路。
　前記電流検出素子は、スイッチング用のＩＧＢＴに一体に設けられて該ＩＧＢＴにミラー接続された電流センス用ＩＧＢＴであって、
　前記比較基準電圧は、前記電流センス用ＩＧＢＴの出力電流に比例した電流検出電圧の判定に用いられるものである請求項１に記載の電圧生成回路。
　前記スイッチング用のＩＧＢＴは、ハーフブリッジ回路を形成して前記電源電圧をスイッチングする電力変換器におけるハイサイド側のスイッチング素子であって、
　前記第１および第２の抵抗分圧回路は、前記電源電圧と前記ハーフブリッジ回路の中点電位との電位差を抵抗分割するものである請求項７に記載の電圧生成回路。
　入力電力をスイッチングするスイッチング素子をオン・オフ駆動する駆動制御回路に設けられ、前記スイッチング素子に流れる電流を検出して前記駆動制御回路の動作を制御する過電流検出回路であって、
　前記スイッチング素子に組み込まれた電流検出素子の出力から該スイッチング素子に流れる電流に比例した電圧を生成する電流検出抵抗と、
　前記電流検出素子の出力温度特性に比例した温度特性を有する比較基準電圧を生成する請求項１～８のいずれかに記載の電圧生成回路と、
　この電圧生成回路にて生成された前記比較基準電圧と前記電流検出抵抗を介して検出される電圧とを比較して前記スイッチング素子に流れる過電流を検出する過電流検出用の比較器と
を具備したことを特徴とする過電流検出回路。
　前記スイッチング素子は、直列に接続されてハーフブリッジ回路を形成し、駆動制御回路により交互にオン・オフ駆動されて入力電力をスイッチングして前記ハーフブリッジ回路の中点から負荷に供給する交流電圧を出力する一対のスイッチング素子を備えた電力変換器におけるハイサイド側のスイッチング素子であって、
　前記電圧生成回路は、前記ハイサイド側のスイッチング素子をオン・オフ駆動するハイサイド側の駆動制御回路に組み込まれるものである請求項９に記載の過電流検出回路。