WO2017094835A1 - 薄膜デバイスおよび薄膜デバイスの製造方法 - Google Patents

薄膜デバイスおよび薄膜デバイスの製造方法 Download PDF

Info

Publication number
WO2017094835A1
WO2017094835A1 PCT/JP2016/085722 JP2016085722W WO2017094835A1 WO 2017094835 A1 WO2017094835 A1 WO 2017094835A1 JP 2016085722 W JP2016085722 W JP 2016085722W WO 2017094835 A1 WO2017094835 A1 WO 2017094835A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
layer
buffer layer
thin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/085722
Other languages
English (en)
French (fr)
Inventor
智行 芦峰
智 進藤
竹島　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017554172A priority Critical patent/JP6516020B2/ja
Priority to CN201690001386.0U priority patent/CN208240501U/zh
Publication of WO2017094835A1 publication Critical patent/WO2017094835A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)

Definitions

  • the present invention relates to a thin film device in which a thin film wiring layer is formed on a substrate and a manufacturing method thereof.
  • the thin film device 100 described in Patent Document 1 includes a silicon substrate 101, a buffer layer 102 stacked on the silicon substrate 101, a bottom electrode 103 stacked on the buffer layer 102, and a bottom portion.
  • a ferroelectric layer 104 laminated on the electrode 103 and an upper electrode 105 laminated on the ferroelectric layer 104 are provided.
  • the bottom electrode 103, the ferroelectric layer 104, and the upper electrode 105 function as a thin film capacitor. Yes.
  • the silicon substrate 101 includes a silicon layer 101a and a silicon dioxide layer 101b formed on one main surface of the silicon layer 101a, and the buffer layer 102 is laminated on the silicon dioxide layer 101b.
  • the buffer layer 102 includes, for example, a perovskite layered superlattice material such as strontium bismastantarate.
  • the bottom electrode 103 is composed of an adhesive metal portion 103a on the buffer layer 102 side and a noble metal portion 103b on the ferroelectric layer 104 side, and the adhesive strength between the noble metal portion 103b and the buffer layer 102 by the adhesive metal portion 103a. Improvements are being made.
  • the noble metal portion 103b and the upper electrode 105 are made of a noble metal such as platinum, and the adhesive metal portion 103a is made of titanium or the like. According to this configuration, the formation of the buffer layer 102 eliminates the unevenness of the surfaces of the bottom electrode 103 and the upper electrode 105 stacked on the buffer layer 102, so that significant improvement in polarization performance can be realized. Further, the buffer layer 102 improves the adhesive strength between the bottom electrode 103 and the silicon substrate 101.
  • the adhesion layer such as a buffer layer
  • the adhesion layer may be peeled off from the substrate.
  • the wiring layer is also peeled off from the substrate, for example, there is a possibility that a defect due to peeling of the wiring layer such as a short circuit failure may occur.
  • the present invention has been made in view of the above problems, and by forming a diffusion layer between the substrate and the thin film buffer layer, the substrate and the thin film buffer layer are firmly adhered, and the thin film buffer layer is peeled off.
  • the purpose is to reduce the occurrence.
  • a thin film device of the present invention comprises a substrate, a thin film buffer layer stacked on the substrate, and a first wiring layer stacked on the thin film buffer layer, A diffusion layer containing at least one element among the constituent elements is formed between the thin film buffer layer.
  • the thin film buffer layer may be a crystalline layer, and the diffusion layer may be an amorphous layer.
  • the thin film buffer layer since the thin film buffer layer has a crystal structure, for example, it is possible to prevent the constituent elements of the substrate from diffusing into the first wiring layer.
  • the substrate may be a Si substrate having a SiO2 oxide film on the surface
  • the thin film buffer layer may include (Ba, Sr) TiO3
  • the first wiring layer may include Pt.
  • the thin film buffer layer containing (Ba, Sr) TiO3 is suitable as a layer for closely contacting the Si substrate and the first wiring layer containing Pt.
  • a thin film capacitor may be formed.
  • the thin film buffer layer is made of a crystal layer of (Ba, Sr) TiO 3, it is possible to prevent the constituent elements of the substrate from diffusing into the dielectric layer, so that deterioration of the characteristics of the thin film capacitor can be suppressed.
  • the method for manufacturing a thin film device of the present invention includes a step of forming a thin film buffer layer containing (Ba, Sr) TiO3 on the surface of a Si substrate having a SiO2 oxide film formed thereon, A step of forming a diffusion layer having at least one element among each of the constituent elements between the Si substrate and the thin film buffer layer by performing a heat treatment at a temperature lower than 600C;
  • the method includes a step of crystallizing the thin film buffer layer by performing a heat treatment at a temperature equal to or lower than 0 ° C., and a step of forming a first wiring layer containing Pt in the thin film buffer layer.
  • the diffusion layer is formed between the Si substrate and the thin film buffer layer, a thin film device in which the substrate and the thin film buffer layer are firmly adhered can be manufactured.
  • a dielectric layer containing (Ba, Sr) TiO3 is formed on the first wiring layer, and then a second wiring layer containing Pt is formed on the dielectric layer.
  • the method may further include forming a thin film capacitor using the first wiring layer as one electrode and the second wiring layer as the other electrode by forming a film.
  • the diffusion layer is formed between the Si substrate and the thin film buffer layer, the substrate and the thin film buffer layer are firmly adhered. Therefore, a thin film capacitor in which the first wiring layer is not peeled off and short-circuit failure is hardly generated can be manufactured.
  • the thin film buffer layer is crystallized, Si in the Si substrate can be prevented from diffusing into the dielectric layer, thereby reducing the characteristics of the thin film capacitor due to the diffusion of Si into the dielectric layer. Can be reduced.
  • the substrate and the thin film buffer layer are firmly adhered to each other by the diffusion layer, peeling of the thin film buffer layer can be reduced.
  • peeling of the thin film buffer layer it is possible to reduce the problem that the first wiring layer stacked on the thin film buffer layer is peeled off from the substrate.
  • FIGS. 1 is a cross-sectional view of the thin film device 1
  • FIG. 2A is a TEM photograph of the thin film device 1 of the present embodiment
  • FIG. 2B is a TEM photograph of a cross section of the conventional thin film device
  • FIG. 3B is a Ba and Si mapping photograph by EDX of the cross section of the conventional thin film device.
  • the thin film device 1 As shown in FIG. 1, the thin film device 1 according to this embodiment is provided with an insulating substrate 2, a thin film buffer layer 4 stacked on one main surface of the insulating substrate 2, and the thin film buffer layer 4. Connected to the thin film capacitor 5, the insulating protective layer 6 laminated on one main surface of the insulating substrate 2 so as to cover the thin film capacitor 5, lead electrodes 7a and 7b from the thin film capacitor 5, and lead electrodes 7a and 7b And the surface coating layer 9 that covers the surface of the insulating protective layer 6 with the external electrodes 8a and 8b exposed.
  • the insulating substrate 2 is, for example, a Si substrate, and a SiO2 oxide film 2a is formed on the surface (one main surface).
  • the thin film buffer layer 4 is formed of, for example, barium strontium titanate ((Ba, Sr) TiO 3; hereinafter referred to as “BST”), and corresponds to the lower electrode 5 a (the “first wiring layer” of the present invention) of the thin film capacitor 5. ) And the insulating substrate 2 and the function of preventing the diffusion of Si of the insulating substrate 2 into the dielectric layer 5b of the thin film capacitor 5 is provided.
  • the thickness of the thin film buffer layer 4 is preferably 10 nm or more and 200 nm or less. In this embodiment, the thin film buffer layer 4 is formed of a BST crystal phase.
  • the diffusion layer 3 is formed by diffusing at least one element among the constituent elements between the SiO 2 oxide film 2 a and the thin film buffer layer 4 on the surface of the insulating substrate 2. In form, it is a layer in an amorphous phase.
  • the diffusion layer 3 functions as an adhesion layer between the insulating substrate 2 and the thin film buffer layer 4 by being formed by diffusion of constituent elements of the SiO 2 oxide film 2 a and the thin film buffer layer 4. Note that a strict interface may not be formed between the thin film buffer layer 4 and the SiO 2 oxide film 2 a and the diffusion layer 3. Further, the distribution amount of the constituent elements of the diffusion layer 3 may be inclined.
  • the thickness of the diffusion layer 3 is preferably 5 nm or more and 100 nm or less.
  • the thin film capacitor 5 includes a lower electrode 5a, a dielectric layer 5b, and an upper electrode 5c (corresponding to the “second wiring layer” of the present invention), and functions as a capacitor formed in the thin film device 1.
  • both the upper electrode 5c and the lower electrode 5a are formed of a Pt film
  • the dielectric layer 5b is formed of BST
  • the lower electrode 5a, the dielectric layer 5b, and the upper electrode 5c are arranged on the thin film buffer layer 4 in this order. Is laminated.
  • the lower electrode 5a corresponds to “one electrode” of the present invention
  • the upper electrode 5c corresponds to “other electrode” of the present invention.
  • the material for forming the dielectric layer 5b is not limited to BST, and various dielectric materials such as BaTiO3, SrTiO3, PbTiO3, and SiO2 dielectrics can be used.
  • a Cu film, an Al film, or a Ti film may be used depending on the type of dielectric material.
  • the insulating protective layer 6 is formed in a two-layer structure of an inorganic protective layer 6a disposed on the insulating substrate 2 side and an organic protective layer 6b laminated on the inorganic protective layer 6a.
  • the inorganic protective layer 6a can be formed of, for example, SiO2
  • the organic protective layer 6b can be formed of, for example, a photosensitive polyimide resin.
  • a through hole is provided on the upper surface of the insulating protective layer 6 so as to look into the lower electrode 5a, and an extraction electrode 7a for connecting the external electrode 8a and the lower electrode 5a is formed in this through hole.
  • a through hole is further provided on the upper surface of the insulating protective layer 6 so as to look into the upper electrode 5c, and an extraction electrode 7b for connecting the external electrode 8b and the upper electrode 5c is formed in the through hole.
  • both the extraction electrodes 7a and 7b can be formed of, for example, a Cu / Ti film formed by sputtering.
  • Ni / Au plating is applied to the surface of each of the extraction electrodes 7a and 7b exposed on the upper surface of the insulating protective layer 6, thereby forming external electrodes 8a and 8b.
  • a surface coating layer 9 is provided on one main surface of the insulating protective layer 6 so as to cover the peripheral edges of the extraction electrodes 7a and 7b and the external electrodes 8a and 8b.
  • the surface coating layer 9 can be formed of, for example, an epoxy resin such as a solder resist.
  • a (Ba, Sr) TiO3 solution (BST solution) is applied by spin coating to one main surface of the insulating substrate 2 on which the SiO2 oxide film 2a is formed by thermal oxidation.
  • the insulating substrate 2 is subjected to a heat treatment at 200 ° C. for about 3 minutes using a hot plate to remove the solvent component in the BST solution.
  • the film thickness of the SiO2 oxide film 2a formed on the surface of the insulating substrate 2 is preferably about 50 nm to 1200 nm.
  • a heat treatment (first heat treatment) is performed for about 3 minutes at 250 ° C. or more and less than 600 ° C. (typically about 400 ° C.) by a hot plate, and the SiO 2 oxide film 2a and the thin film buffer layer 4 on the insulating substrate 2 A diffusion layer 3 is formed between the two.
  • heat treatment (second heat treatment) is performed at 600 ° C. to 800 ° C. (typically 660 ° C.) for about 3 minutes by a hot plate, thereby densifying and crystallizing the BST of the thin film buffer layer 4.
  • the time of the 1st and 2nd heat processing can each be suitably changed in the range of 0.5 to 20 minutes, for example.
  • FIG. 2 shows a thin film device 1 of the present embodiment in which the first heat treatment is performed (see FIG. 2A) and a conventional thin film device manufactured by a method in which the first heat treatment is not performed (see FIG. 2B).
  • Reference It is the image which each cross section image
  • TEM transmission electron microscope
  • 3A is the same as FIG. 2A, and a cross-sectional TEM image of the thin film device 1 of the present embodiment, the middle figure is Ba mapping by EDX in the left figure, and the right figure. Shows the mapping of Si by EDX in the left figure. 3 (b) is the same as FIG. 2 (b).
  • the mapping of Si by EDX in the figure is shown.
  • Ba which is a constituent element of the thin film buffer layer 4
  • Si which is a constituent element of the SiO 2 oxide film 2a
  • Ba which is a constituent element of the thin film buffer layer 4
  • the diffusion layer 3 in which Si, which is a constituent element of the SiO2 oxide film 2a, and Ba, which is a constituent element of the thin film buffer layer 4, is formed between 4 and the SiO2 oxide film 2a.
  • the diffusion layer 3 also contains Sr and Ti, which are other constituent elements of the thin film buffer layer 4.
  • the thin film buffer layer 4 of the conventional thin film device only the second heat treatment is performed without performing the first heat treatment, and the thin film buffer layer 4 is crystallized and densified. In this case, the first heat treatment is performed again.
  • the diffusion layer 3 of this embodiment is not formed. This is because, in the case of only the second heat treatment, the temperature is increased to the second heat treatment temperature all at once, so that the crystallization temperature of BST is reached before the elements constituting the BST of the thin film buffer layer 4 are diffused. This is probably because diffusion does not occur.
  • the thin film buffer layer 4 of the conventional thin film device and the thin film buffer layer 4 of the present embodiment are both formed of a BST crystal phase, and the diffusion layer 3 of the present embodiment is formed of an amorphous phase.
  • the diffusion layer 3 is mainly formed on the SiO2 oxide film side before the first heat treatment, but the rate at which the constituent elements of the thin film buffer layer 4 diffuse to the SiO2 oxide film side. However, this is due to the fact that the constituent elements of the SiO 2 oxide film are faster than the diffusion rate to the thin film buffer layer 4 side.
  • a Pt film is formed on one main surface of the thin film buffer layer 4 by sputtering to form the lower electrode 5a.
  • a BST solution is applied on the Pt film by a spin coating method, and then 150 ° C. or more and 250 ° C. or less (typical) in order to remove a solvent component in the BST solution by a hot plate. Heat treatment at 200 ° C. for about 3 minutes, and further heat treatment (calcination) at 500 ° C. to 800 ° C. (typically 600 ° C.) for about 3 minutes in order to perform densification and crystallization of BST. ).
  • a Pt film is formed by sputtering on one main surface of the dielectric layer 5b to form the upper electrode 5c.
  • the lower electrode 5a, the dielectric layer 5b, and the upper electrode 5c formed on the entire one main surface of the insulating substrate 2 are processed by dry etching so as to have predetermined shapes. Thereafter, heat treatment (main firing) at 860 ° C. is performed, and BST crystal growth of the dielectric layer 5b is performed so that the characteristics of the dielectric layer 5b can be exhibited.
  • an insulating protective layer 6 is formed on one main surface of the insulating substrate 2 so as to cover the thin film capacitor 5.
  • the inorganic protective layer 6a and the organic protective layer 6b are laminated in this order.
  • a via (through hole) process for forming each extraction electrode at a predetermined position of the insulating protective layer 6 is performed.
  • a Cu / Ti film is formed by sputtering, and the Cu / Ti film is formed into a predetermined pattern by etching, thereby forming extraction electrodes 7a and 7b.
  • external electrodes 8a and 8b are formed on the respective surfaces of the extraction electrodes 7a and 7b by Ni / Au plating.
  • a surface coating layer 9 such as an epoxy resin is formed on one main surface of the insulating protective layer 6 so as to cover the peripheral portions of the extraction electrodes 7a and 7b and the external electrodes 8a and 8b. Is completed.
  • the insulating substrate 2 and the thin film buffer layer 4 are firmly adhered to each other, so that the thin film buffer layer 4 Can be prevented. Therefore, also in the thin film capacitor 5 including the lower electrode 5a laminated on the thin film buffer layer 4, it is possible to prevent the occurrence of structural defects and to reduce the occurrence of short circuits in the thin film device 1.
  • the thickness of the diffusion layer 3 is preferably 5 nm or more and 100 nm or less. If the thickness of the diffusion layer 3 is less than 5 nm, the adhesion between the insulating substrate 2 and the thin film buffer layer 4 is lowered, and the thin film buffer layer 4 and the wiring layer thereon may be peeled off. If the thickness exceeds 100 nm, the thin film buffer layer 4 and the wiring layer thereon may be peeled off due to film stress (stress of the diffusion layer itself).
  • the thickness of the thin film buffer layer 4 is preferably 10 nm or more and 200 nm or less. If the thickness of the thin film buffer layer 4 is less than 10 nm, a continuous film may not be formed and adhesion may be partially lost. If the thickness exceeds 200 nm, the film stress (stress of the thin film buffer layer itself) May cause peeling.
  • the thin film buffer layer 4 is a crystal layer, the constituent elements of the insulating substrate 2 can be prevented from diffusing into the dielectric layer 5b via the thin film buffer layer 4 and the lower electrode 5a. It is possible to prevent the characteristics of the thin film capacitor 5 from being deteriorated.
  • the diffusion layer 3 can be formed without crystallizing BST. That is, by holding at 250 ° C. or more and less than 600 ° C. for a predetermined time (first heat treatment), BST is diffused before BST crystallization proceeds, and the diffused BST and SiO 2 are reacted to react with each other (diffusion layer).
  • the BST can be crystallized in the buffer layer by holding at 600 ° C. to 800 ° C. for a predetermined time (second heat treatment).
  • the first heat treatment is in a temperature range not lower than the Si and Ba diffusion start temperature and lower than the BST crystallization start temperature, and the diffused BST and SiO2 chemically react to form a reaction phase. Reaction phase formation temperature.
  • the present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit of the invention.
  • the present invention is not limited thereto, and an adhesion layer such as the thin film buffer layer 4 is formed between the insulating substrate 2 and the wiring layer.
  • the present invention can be applied to any configuration.
  • the SiO2 oxide film 2a is formed on the surface of the Si substrate.
  • a configuration in which the SiO2 oxide film 2a is not formed may be employed.
  • the present invention can be applied to various thin film devices having a thin film buffer layer between an insulating substrate and a wiring layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

絶縁基板と薄膜バッファ層との間に拡散層を形成し、薄膜バッファ層の剥がれを防止する。　薄膜デバイス１は、絶縁基板２と、該絶縁基板２の一方主面上に積層された薄膜バッファ層４を介して絶縁基板２に設けられた薄膜キャパシタ５と、絶縁基板２の一方主面に薄膜キャパシタ５を被覆するように積層された絶縁保護層６と、薄膜キャパシタ５からの引出電極７ａおよび７ｂと、外部電極８ａおよび８ｂと、薄膜デバイス１の表面を覆う表面被覆層９とを備える。絶縁基板２と薄膜バッファ層４との間には、拡散層３が形成される。また、外部電極８ａおよび８ｂと薄膜キャパシタ５とは、引出電極７ａおよび７ｂを介して電気的に接続されている。拡散層３は、絶縁基板２の表面のＳｉＯ２酸化膜と薄膜バッファ層４との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素が拡散して形成された、非晶質の層である。

Description

薄膜デバイスおよび薄膜デバイスの製造方法
　本発明は、基板上に薄膜配線層が形成された薄膜デバイスとその製造方法に関する。
　従来、絶縁基板の一方主面上に薄膜キャパシタが形成された薄膜デバイスが知られている。例えば、図４に示すように、特許文献１に記載の薄膜デバイス１００は、シリコン基板１０１と、シリコン基板１０１に積層されたバッファ層１０２と、バッファ層１０２に積層された底部電極１０３と、底部電極１０３に積層された強誘電体層１０４と、強誘電体層１０４に積層された上部電極１０５とを備え、底部電極１０３、強誘電体層１０４、および上部電極１０５が薄膜キャパシタとして機能している。この場合、シリコン基板１０１は、シリコン層１０１ａと、該シリコン層１０１ａの一方主面に形成された二酸化シリコン層１０１ｂとで構成され、二酸化シリコン層１０１ｂ上に、バッファ層１０２が積層される。バッファ層１０２は、例えば、ストロンチウムビスマスタンタレート等のペロブスカイト状の層状超格子材料を含む。また、底部電極１０３はバッファ層１０２側の接着金属部１０３ａと、強誘電体層１０４側の貴金属部１０３ｂとで構成されており、接着金属部１０３ａにより貴金属部１０３ｂとバッファ層１０２との接着強度の向上が図られている。なお、貴金属部１０３ｂおよび上部電極１０５は、例えば白金等の貴金属で形成され、接着金属部１０３ａは例えば、チタン等で形成される。この構成によると、バッファ層１０２の形成により、これに積層された底部電極１０３や上部電極１０５の表面の凹凸がなくなるため、顕著な分極性能の向上を実現できる。また、バッファ層１０２により、底部電極１０３とシリコン基板１０１間の接着強度が向上する。
特表平１１－５１１２９３号公報
　しかしながら、この種の薄膜デバイスのように、基板と配線層の間にバッファ層のような密着層を形成した場合であっても、密着層が基板から剥離してしまうことがあり、このような場合には、配線層も基板から剥がれてしまうため、例えばショート不良などの配線層の剥がれに起因する不具合が発生するおそれがある。
　本発明は、上記した課題に鑑みてなされたものであり、基板と薄膜バッファ層との間に拡散層を形成することで、基板と薄膜バッファ層を強固に密着させ、薄膜バッファ層の剥がれの発生を低減することを目的とする。
　上記した目的を達成するために、本発明の薄膜デバイスは、基板と、前記基板に積層された薄膜バッファ層と、前記薄膜バッファ層に積層された第１配線層と、を備え、前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を含む拡散層が形成されていることを特徴としている。
　この構成によると、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。また、薄膜バッファ層の剥がれが低減することで、薄膜バッファ層に積層された第１配線層の剥がれも低減でき、これにより第１配線層の剥がれに起因するショート不良を防止することができる。
　また、前記薄膜バッファ層は結晶層であり、前記拡散層は非晶質層であってもよい。この場合、薄膜バッファ層が結晶構造であることにより、例えば、基板の構成元素が第１配線層に拡散するのを防止することができる。
　また、前記基板は、表面にＳｉＯ２酸化膜を有するＳｉ基板であり、前記薄膜バッファ層は（Ｂａ，Ｓｒ）ＴｉＯ３を含み、前記第１配線層はＰｔを含んでいてもよい。この場合、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層は、Ｓｉ基板とＰｔを含む第１配線層とを密着させる層として好適である。
　また、前記第１配線層に積層された誘導体層と、前記誘導体層に積層された第２配線層と、をさらに備え、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタが形成されていてもよい。この場合、薄膜バッファ層の基板からの剥がれによる第１配線層の剥がれを低減できるため、第１配線層の剥がれに起因する、キャパシタの分極性能の低下やショート不良を防止することができる。また、薄膜バッファ層を（Ｂａ，Ｓｒ）ＴｉＯ３の結晶層とすることで、基板の構成元素が誘電体層に拡散するのを防止できるため、薄膜キャパシタの特性低下を抑制することができる。
　また、本発明の薄膜デバイスの製造方法は、表面にＳｉＯ２酸化膜が形成されたＳｉ基板の当該表面に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層を成膜する工程と、２５０℃以上６００℃未満の温度で熱処理を行うことにより、前記Ｓｉ基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を有する拡散層を形成する工程と、６００℃以上８００℃以下の温度で熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、前記薄膜バッファ層にＰｔを含む第１配線層を成膜する工程とを備えることを特徴としている。
　この構成によると、Ｓｉ基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着した薄膜デバイスを製造することができる。
　また、発明の薄膜デバイスの製造方法は、前記第１配線層上に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む誘電体層を成膜した後、該誘電体層上にＰｔを含む第２配線層を成膜することにより、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えていてもよい。
　この構成によると、Ｓｉ基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着する。そのため、第１配線層の剥がれが生じず、ショート不良が発生しにくい薄膜キャパシタを製造することができる。また、薄膜バッファ層を結晶化する工程を備えるため、Ｓｉ基板中のＳｉが誘電体層に拡散するのを防止でき、これにより、Ｓｉの誘電体層への拡散に起因する薄膜キャパシタの特性低下を低減することができる。
　本発明によれば、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。薄膜バッファ層の剥がれが低減されることで、薄膜バッファ層に積層された第１配線層が基板から剥がれる不具合を低減することができる。
本発明の一実施形態に係る薄膜デバイスの断面図である。 本実施形態の薄膜デバイスおよび従来の薄膜デバイスの断面の透過型電子顕微鏡（ＴＥＭ）写真である。 本実施形態の薄膜デバイスおよび従来の薄膜デバイスの断面の透過型電子顕微鏡（ＴＥＭ）写真および当該断面のエネルギー分散型Ｘ線分析装置（ＥＤＸ）によるＢａおよびＳｉのマッピング写真である。 従来の薄膜デバイスの断面図である。
　本発明の一実施形態に係る薄膜デバイス１について、図１～３を参照して説明する。なお、図１は薄膜デバイス１の断面図、図２（ａ）は本実施形態の薄膜デバイス１のＴＥＭ写真、図２（ｂ）は従来の薄膜デバイスの断面のＴＥＭ写真、図３（ａ）は本実施形態の薄膜デバイス１の断面のＥＤＸによるＢａおよびＳｉマッピング写真、図３（ｂ）は従来の薄膜デバイスの断面のＥＤＸによるＢａおよびＳｉのマッピング写真を示す。
　この実施形態に係る薄膜デバイス１は、図１に示すように、絶縁基板２と、該絶縁基板２の一方主面上に積層された薄膜バッファ層４と、該薄膜バッファ層４上に設けられた薄膜キャパシタ５と、絶縁基板２の一方主面に薄膜キャパシタ５を被覆するように積層された絶縁保護層６と、薄膜キャパシタ５からの引出電極７ａ，７ｂと、引出電極７ａ，７ｂに接続された外部電極８ａ，８ｂと、外部電極８ａ，８ｂが露出した状態で絶縁保護層６の表面を覆う表面被覆層９とを備える。
　絶縁基板２は、例えばＳｉ基板であり、表面（一方主面）にＳｉＯ２酸化膜２ａが形成されている。
　薄膜バッファ層４は、例えば、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３；以下、「ＢＳＴ」という）で形成され、薄膜キャパシタ５の下部電極５ａ（本発明の「第１配線層」に相当）と絶縁基板２との密着強度の補強および絶縁基板２のＳｉの薄膜キャパシタ５の誘電体層５ｂへの拡散を防止する機能を備える。薄膜バッファ層４の厚みは、１０ｎｍ以上２００ｎｍ以下であることが好ましい。なお、この実施形態では、薄膜バッファ層４が、ＢＳＴの結晶相で形成されている。
　拡散層３は、絶縁基板２の表面のＳｉＯ２酸化膜２ａと薄膜バッファ層４との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素が拡散して形成されたものであり、この実施形態では、非晶質（アモルファス）相の層である。この拡散層３は、ＳｉＯ２酸化膜２ａと薄膜バッファ層４の互いの構成元素の拡散で形成されることにより、絶縁基板２と薄膜バッファ層４との密着層として機能する。なお、薄膜バッファ層４およびＳｉＯ２酸化膜２ａそれぞれと、拡散層３との間には、厳密な界面が形成されていなくてもよい。また、拡散層３の構成元素の分布量には傾斜があってもよい。なお、拡散層３の厚みは５ｎｍ以上１００ｎｍ以下であることが好ましい。
　薄膜キャパシタ５は、下部電極５ａ、誘電体層５ｂおよび上部電極５ｃ（本発明の「第２配線層」に相当）を備え、薄膜デバイス１に形成された容量部として機能する。この場合、上部電極５ｃおよび下部電極５ａはいずれもＰｔ膜で形成され、誘電体層５ｂはＢＳＴで形成されており、下部電極５ａ、誘電体層５ｂ、上部電極５ｃの順に薄膜バッファ層４上に積層される。ここで、下部電極５ａは本発明の「一方電極」に相当し、上部電極５ｃが、本発明の「他方電極」に相当する。なお、誘電体層５ｂを形成する材料はＢＳＴに限らず、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＳｉＯ２誘電体など、種々の誘電体材料を使用することができる。また、上部電極５ｃおよび下部電極５ａも、誘電体材料の種類に応じて、例えば、Ｃｕ膜、Ａｌ膜、Ｔｉ膜を使用してもよい。
　絶縁保護層６は、絶縁基板２側に配置された無機保護層６ａと、該無機保護層６ａに積層された有機保護層６ｂの２層構造で形成される。このとき、無機保護層６ａは、例えばＳｉＯ２で形成することができ、有機保護層６ｂは、例えば、感光性ポリイミド系樹脂で形成することができる。
　絶縁保護層６の上面には、下部電極５ａを覗くように貫通孔が設けられており、この貫通孔に外部電極８ａと下部電極５ａとを接続する引出電極７ａが形成される。絶縁保護層６の上面には、上部電極５ｃを覗くようにさらに貫通孔が設けられ、この貫通孔に外部電極８ｂと上部電極５ｃとを接続する引出電極７ｂが形成される。なお、引出電極７ａ，７ｂは、いずれも、例えばスパッタ法によるＣｕ／Ｔｉ膜で形成することができる。また、絶縁保護層６の上面に露出した引出電極７ａ，７ｂそれぞれの表面には、Ｎｉ／Ａｕめっきが施されることにより、外部電極８ａ，８ｂが形成される。
　また、引出電極７ａ，７ｂおよび外部電極８ａ，８ｂの周縁部を被覆するように、絶縁保護層６の一方主面に表面被覆層９が設けられている。表面被覆層９は、例えば、ソルダーレジスト等のエポキシ樹脂で形成することができる。
　（薄膜デバイスの製造方法）
　次に、本発明の薄膜デバイス１の製造方法の一例について説明する。まず、熱酸化法によりＳｉＯ２酸化膜２ａが表面に形成された絶縁基板２の一方主面に、（Ｂａ，Ｓｒ）ＴｉＯ３溶液（ＢＳＴ溶液）をスピンコート法により塗布する。次に、絶縁基板２にホットプレートにより２００℃で約３分間の熱処理を施し、ＢＳＴ溶液中の溶媒成分を除去する。なお、絶縁基板２の表面に形成されるＳｉＯ２酸化膜２ａの膜厚は、５０ｎｍ以上１２００ｎｍ以下程度が好ましい。
　続いて、ホットプレートにより２５０℃以上６００℃未満（代表的には４００℃程度）で約３分間の熱処理（第１の熱処理）を施し、絶縁基板２のＳｉＯ２酸化膜２ａと薄膜バッファ層４との間に拡散層３を形成する。さらに、ホットプレートにより６００℃以上８００℃以下（代表的には６６０℃）で約３分間の熱処理（第２の熱処理）を施し、薄膜バッファ層４のＢＳＴの緻密化および結晶化を行う。なお、第１および第２の熱処理の時間は、たとえば、０．５分以上２０分以下の範囲で、それぞれ適宜変更可能である。
　ところで、図２は、第１の熱処理を実施した本実施形態の薄膜デバイス１（図２（ａ）参照）、および第１の熱処理を実施しない方法で製造した従来の薄膜デバイス（図２（ｂ）参照）それぞれの断面を透過電子顕微鏡（ＴＥＭ）で撮影した画像である。これによると、従来の薄膜デバイスでは、図２（ｂ）に示すように、薄膜バッファ層４とＳｉＯ２酸化膜２ａとの間には明確な境界があり、この境界には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス１では、図２（ａ）に示すように、薄膜バッファ層４とＳｉＯ２酸化膜２ａとの間に明確な境界がなく、両層の間に拡散層３が形成されているのが分かる。
　また、図３（ａ）の左図は、図２（ａ）と同じもので、本実施形態の薄膜デバイス１の断面のＴＥＭ画像、中図は、左図のＥＤＸによるＢａのマッピング、右図は、左図のＥＤＸによるＳｉのマッピングを示す。また、図３（ｂ）の左図は、図２（ｂ）と同じもので、従来の薄膜デバイスの断面のＴＥＭ画像、中図は、左図のＥＤＸによるＢａのマッピング、右図は、左図のＥＤＸによるＳｉのマッピングを示したものである。これによると、従来の薄膜デバイスでは、ＳｉＯ２酸化膜２ａの領域には、薄膜バッファ層４の構成元素であるＢａが略存在しないことが分かる（図３（ｂ）中図参照）。また、薄膜バッファ層４の領域には、ＳｉＯ２酸化膜２ａの構成元素であるＳｉが略存在しないことが分かる（図３（ｂ）右図参照）。すなわち、両層の間には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス１では、ＳｉＯ２酸化膜２ａの領域には、薄膜バッファ層４の構成元素であるＢａが存在し（図３（ａ）中図参照）、薄膜バッファ層４とＳｉＯ２酸化膜２ａの間に、ＳｉＯ２酸化膜２ａの構成元素であるＳｉと薄膜バッファ層４の構成元素であるＢａとが存在する拡散層３が形成されていることが分かる。なお、図示省略しているが、拡散層３には、薄膜バッファ層４の他の構成元素である、ＳｒやＴｉも存在している。
　なお、従来の薄膜デバイスでは、第１の熱処理を行わずに第２の熱処理のみを行って薄膜バッファ層４の結晶化および緻密化が行わるが、この場合は、再度第１の熱処理を行っても、本実施形態の拡散層３が形成されないことが分かっている。これは、第２の熱処理のみの場合、温度を一気に第２の熱処理温度まで上昇させるため、薄膜バッファ層４のＢＳＴを構成する元素が拡散する前にＢＳＴの結晶化温度に達してしまい、それ以上拡散が起こらないためであると考えられる。なお、従来の薄膜デバイスの薄膜バッファ層４および本実施形態の薄膜バッファ層４はいずれもＢＳＴの結晶相で形成され、本実施形態の拡散層３は非晶質相で形成されていることが、Ｘ線回折装置による分析で分かっている。また、図２および図３によると、拡散層３は、主に第１の熱処理前のＳｉＯ２酸化膜側に形成されているが、薄膜バッファ層４の構成元素がＳｉＯ２酸化膜側に拡散する速度が、ＳｉＯ２酸化膜の構成元素が薄膜バッファ層４側に拡散する速度よりも速いことに起因する。
　製造方法の説明に戻って、拡散層３を形成した後は、薄膜バッファ層４の一方主面に、スパッタ法によりＰｔ膜を成膜して下部電極５ａを形成する。続いて、誘電体膜５ｂを形成するために、ＢＳＴ溶液をスピンコート法によりＰｔ膜上に塗布した後、ホットプレートによりＢＳＴ溶液中の溶媒成分を除去するために１５０℃以上２５０℃以下（代表的には２００℃）で約３分間の熱処理を施し、さらにＢＳＴの緻密化および結晶化を行うために５００℃以上８００℃以下（代表的には６００℃）で約３分間の熱処理（仮焼）を施す。
　次に、誘電体層５ｂの一方主面にスパッタ法によりＰｔ膜を成膜して上部電極５ｃを形成する。次に、絶縁基板２の一方主面の全体に形成された下部電極５ａ、誘電体層５ｂおよび上部電極５ｃを、それぞれ所定の形状にするためにドライエッチングにより加工する。その後、８６０℃の熱処理（本焼）を施し、誘電体層５ｂのＢＳＴ結晶成長を行って誘電体層５ｂの特性を発揮できるようにする。
　次に、絶縁基板２の一方主面に、薄膜キャパシタ５を被覆するように、絶縁保護層６を形成する。この場合、無機保護層６ａ、有機保護層６ｂの順に積層する。
　次に、絶縁保護層６の所定の位置に各引出電極を形成するためのビア（貫通孔）加工を行う。ビアが形成されたら、スパッタ法によりＣｕ／Ｔｉ膜を成膜し、該Ｃｕ／Ｔｉ膜をエッチングにより所定のパターンに形成して、引出電極７ａおよび７ｂを形成する。さらに、引出電極７ａおよび７ｂのそれぞれの表面に、Ｎｉ／Ａｕめっきにより、外部電極８ａおよび８ｂを形成する。
　最後に、各引出電極７ａ，７ｂおよび各外部電極８ａ，８ｂの周縁部を被覆するように、絶縁保護層６の一方主面にエポキシ樹脂等の表面被覆層９を形成して、薄膜デバイス１が完成する。
　したがって、上記した実施形態によれば、絶縁基板２と薄膜バッファ層４との間に拡散層３を形成することで、絶縁基板２と薄膜バッファ層４が強固に密着するため、薄膜バッファ層４の剥がれを防止することができる。そのため、薄膜バッファ層４に積層された下部電極５ａを含む薄膜キャパシタ５においても、構造不良の発生を防止することができるとともに、薄膜デバイス１のショート不良の発生も低減できる。
　なお、上述したように、拡散層３の厚みは５ｎｍ以上１００ｎｍ以下であることが好ましい。拡散層３の厚みが５ｎｍを下回ると絶縁基板２と薄膜バッファ層４との密着性が低下し、薄膜バッファ層４やその上の配線層が剥がれてしまう可能性がある。その厚みが１００ｎｍを上回ると膜応力（拡散層自身が持つ応力）により薄膜バッファ層４やその上の配線層が剥がれてしまう可能性がある。
　また、上述したように、薄膜バッファ層４の厚みは１０ｎｍ以上２００ｎｍ以下であることが好ましい。薄膜バッファ層４の厚みが１０ｎｍを下回ると連続膜が形成されず、部分的に密着性が取れなくなってしまうことがあり、その厚みが２００ｎｍを上回ると膜応力（薄膜バッファ層自身が持つ応力）により剥がれが生じることがある。
　また、薄膜バッファ層４を結晶層とすることで、絶縁基板２の構成元素が薄膜バッファ層４および下部電極５ａを介して誘電体層５ｂ中に拡散することを防止できるため、分極性能等の薄膜キャパシタ５の特性低下が生じるのを防止できる。
　また、２５０℃以上６００℃未満の温度で熱処理を施すことで、ＢＳＴを結晶化させずに拡散層３を形成することができる。つまり、２５０℃以上６００℃未満で所定時間保持すること（第１の熱処理）により、ＢＳＴの結晶化が進む前にＢＳＴを拡散させ、拡散したＢＳＴとＳｉＯ２とを反応させて反応相（拡散層）を形成することができ、さらに、６００℃以上８００℃以下で所定時間保持すること（第２の熱処理）により、バッファ層におけるＢＳＴの結晶化を進めることができる。言い換えると、第１の熱処理は、ＳｉやＢａの拡散開始温度以上、かつ、ＢＳＴの結晶化開始温度未満の温度範囲であり、拡散したＢＳＴとＳｉＯ２とが化学的に反応して反応相を形成する反応相形成温度である。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、薄膜デバイス１が薄膜キャパシタ５を備える場合について説明したが、これに限らず、絶縁基板２と配線層との間に薄膜バッファ層４のような密着層が形成さる構成であれば、本発明を適用することができる。
　また、上記した実施形態では、Ｓｉ基板の表面にＳｉＯ２酸化膜２ａが形成される場合について説明したが、ＳｉＯ２酸化膜２ａが形成されていない構成であってもよい。
　本発明は、絶縁基板と配線層との間に薄膜バッファ層を有する種々の薄膜デバイスに適用することができる。
　１　　　　薄膜デバイス
　２　　　　絶縁基板
　３　　　　拡散層
　４　　　　薄膜バッファ層
　５　　　　薄膜キャパシタ
　６　　　　絶縁保護層
　７ａ，７ｂ　　　　引出電極
　８ａ，８ｂ　　　　外部電極
　９　　　　表面被覆層

Claims (6)

  1. 　基板と、
    　前記基板に積層された薄膜バッファ層と、
    　前記薄膜バッファ層に積層された第１配線層と、を備え、
    　前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を含む拡散層が形成されていることを特徴とする薄膜デバイス。
  2. 　前記薄膜バッファ層は結晶層であり、
    　前記拡散層は非晶質層であることを特徴とする請求項１に記載の薄膜デバイス。
  3. 　前記基板は、表面にＳｉＯ２酸化膜を有するＳｉ基板であり、
    　前記薄膜バッファ層は（Ｂａ，Ｓｒ）ＴｉＯ３を含み、
    　前記第１配線層はＰｔを含むことを特徴とする請求項１または２に記載の薄膜デバイス。
  4. 　前記第１配線層に積層された誘導体層と、
    　前記誘導体層に積層された第２配線層と、をさらに備え、
    　前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタが形成されていことを特徴とする請求項１ないし３のいずれかに記載の薄膜デバイス。
  5. 　表面にＳｉＯ２酸化膜が形成されたＳｉ基板の当該表面に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む薄膜バッファ層を成膜する工程と、
    　２５０℃以上６００℃未満の温度で熱処理を行うことにより、前記Ｓｉ基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも１種類の元素を有する拡散層を形成する工程と、
    　６００℃以上８００℃以下の温度で熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、
    　前記薄膜バッファ層にＰｔを含む第１配線層を成膜する工程と、
    を備えることを特徴とする薄膜デバイスの製造方法。
  6. 　前記第１配線層上に、（Ｂａ，Ｓｒ）ＴｉＯ３を含む誘電体層を成膜した後、該誘電体層上にＰｔを含む第２配線層を成膜することにより、前記第１配線層を一方電極とし、前記第２配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えることを特徴とする請求項５に記載の薄膜デバイスの製造方法。
PCT/JP2016/085722 2015-12-02 2016-12-01 薄膜デバイスおよび薄膜デバイスの製造方法 Ceased WO2017094835A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017554172A JP6516020B2 (ja) 2015-12-02 2016-12-01 薄膜デバイスおよび薄膜デバイスの製造方法
CN201690001386.0U CN208240501U (zh) 2015-12-02 2016-12-01 薄膜器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015235822 2015-12-02
JP2015-235822 2015-12-02

Publications (1)

Publication Number Publication Date
WO2017094835A1 true WO2017094835A1 (ja) 2017-06-08

Family

ID=58797401

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/085722 Ceased WO2017094835A1 (ja) 2015-12-02 2016-12-01 薄膜デバイスおよび薄膜デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP6516020B2 (ja)
CN (1) CN208240501U (ja)
WO (1) WO2017094835A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539652A (zh) * 2021-07-06 2021-10-22 合泰盟方电子（深圳）股份有限公司 一种薄膜电感器加工工艺和薄膜电感器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093036A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 誘電体薄膜素子
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140909A (ja) * 1990-10-01 1992-05-14 Taiyo Yuden Co Ltd 複合型ｌｃフィルタ
JPH06151184A (ja) * 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd Ｔ型結合ｌｃ複合素子とその製造方法
JPH09270338A (ja) * 1996-03-29 1997-10-14 Tokin Corp 電子部品
JP4591689B2 (ja) * 2005-04-28 2010-12-01 Ｔｄｋ株式会社 Ｌｃ複合部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093036A (ja) * 1996-09-12 1998-04-10 Toshiba Corp 誘電体薄膜素子
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539652A (zh) * 2021-07-06 2021-10-22 合泰盟方电子（深圳）股份有限公司 一种薄膜电感器加工工艺和薄膜电感器

Also Published As

Publication number Publication date
CN208240501U (zh) 2018-12-14
JPWO2017094835A1 (ja) 2018-09-06
JP6516020B2 (ja) 2019-05-22

Similar Documents

Publication Publication Date Title
JP4525947B2 (ja) 薄膜キャパシタの製造方法
JP5344197B2 (ja) 誘電体薄膜素子及びその製造方法
JP5455352B2 (ja) 薄膜ｍｉｍキャパシタ及びその製造方法
JP5924461B1 (ja) 複合電子部品
JP5803731B2 (ja) 薄膜素子
JP5348565B2 (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2008252011A (ja) 誘電体キャパシタ
JP5299158B2 (ja) 誘電体薄膜素子
JP2016046454A (ja) 薄膜電子部品
US11276531B2 (en) Thin-film capacitor and method for manufacturing thin-film capacitor
JP5098422B2 (ja) 薄膜電子部品
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
JP6516020B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP2008004572A (ja) 誘電体構造及びその製造方法
JP5119058B2 (ja) 薄膜キャパシタ
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP3966094B2 (ja) 半導体装置およびその製造方法
JP6232845B2 (ja) 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ
JP2003197467A (ja) 可変容量コンデンサ
JP2018011028A (ja) 誘電体薄膜および薄膜キャパシタの製造方法
WO2004047175A1 (ja) 半導体装置および半導体装置の製造方法
HK1056792A1 (zh) 强感应体薄膜元件及制造方法、薄膜电容器及压电调节器
HK1056792B (en) Ferroelectric thin film element and the method of making the same, thin film capacitor and piezoelectric actuator

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16870772

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017554172

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16870772

Country of ref document: EP

Kind code of ref document: A1