WO2017065094A1 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
WO2017065094A1
WO2017065094A1 PCT/JP2016/079871 JP2016079871W WO2017065094A1 WO 2017065094 A1 WO2017065094 A1 WO 2017065094A1 JP 2016079871 W JP2016079871 W JP 2016079871W WO 2017065094 A1 WO2017065094 A1 WO 2017065094A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
multilayer substrate
layer
conductor layers
conductor layer
Prior art date
Application number
PCT/JP2016/079871
Other languages
English (en)
French (fr)
Inventor
直樹 郷地
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2017545184A priority Critical patent/JP6508354B2/ja
Priority to CN201690000844.9U priority patent/CN207560432U/zh
Publication of WO2017065094A1 publication Critical patent/WO2017065094A1/ja
Priority to US15/876,241 priority patent/US10644371B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/02—Bends; Corners; Twists
    • H01P1/022—Bends; Corners; Twists in waveguides of polygonal cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/365—Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Definitions

  • the present invention relates to a multilayer substrate formed by laminating a plurality of insulator layers.
  • FIG. 7 is an exploded view of the flexible substrate 510 described in Patent Document 1. As shown in FIG.
  • the flexible substrate 510 includes a dielectric body 512, a signal line 520, and ground conductors 522 and 524.
  • the dielectric body 512 is configured by laminating dielectric sheets 518a to 518c in this order from the upper side to the lower side.
  • the signal line 520 is provided on the surface of the dielectric sheet 518b.
  • the ground conductor 522 is provided on the surface of the dielectric sheet 518a.
  • the ground conductor 524 is provided on the back surface of the dielectric sheet 518c.
  • the inventor of the present invention in the flexible substrate having the microstrip line structure as described above, when an external force is applied to the flexible substrate or when the temperature of the flexible substrate changes, the dielectric sheet 518b and the dielectric sheet 518c. It was discovered that delamination is likely to occur at the boundary.
  • an object of the present invention is to provide a multilayer substrate that can suppress the occurrence of delamination.
  • a multilayer substrate includes a first insulator layer having a first main surface and a second main surface, and a second insulator layer having a third main surface and a fourth main surface.
  • a plurality of insulator layers including at least a plurality of insulator layers in a stacking direction, and including a flexible element body, a first conductor layer, and a second conductor layer.
  • the second main surface and the third main surface are in contact with each other, and no planar or linear conductor layer is provided on the second main surface and the third main surface.
  • the first conductor layer is provided on the first main surface
  • the second conductor layer is provided on the fourth main surface
  • the plurality of insulator layers are the first insulator.
  • the one or more other insulator layers are not provided with a conductor layer, and the first main layer is not provided. Face face The ratio of the area of the first conductor layer to the first conductor layer is smaller than the ratio of the area of the second conductor layer to the area of the fourth main surface, and the thickness of the first insulator layer is the second It is smaller than the thickness of the insulator layer.
  • the occurrence of delamination of the multilayer substrate can be suppressed.
  • FIG. 1 is an external perspective view of a multilayer substrate 10 according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the multilayer substrate 10 according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional structural view taken along line AA in FIG.
  • FIG. 4 is an explanatory diagram when the multilayer substrate 10 is bent.
  • FIG. 5 is a diagram in which a part of the electronic device 50 using the multilayer substrate 10 is extracted.
  • FIG. 6A is a cross-sectional structure diagram of the multilayer substrate 10 when the surface is bent so as to protrude upward.
  • FIG. 6B is a cross-sectional structure diagram of the multilayer substrate 10 when the surface is bent so as to protrude downward.
  • FIG. 6C is a cross-sectional structure view and an enlarged view of a multilayer substrate 10a according to a modification.
  • FIG. 6D is a process cross-sectional view at the time of manufacturing the multilayer substrate 10a.
  • FIG. 6E is a process cross-sectional view at the time of manufacturing the multilayer substrate 10a.
  • FIG. 6F is a cross-sectional structure diagram of the vicinity of the right end of the multilayer substrate 10a and the connector 100b.
  • FIG. 7 is an exploded view of the flexible substrate 510 described in Patent Document 1. As shown in FIG.
  • FIG. 1 is an external perspective view of a multilayer substrate 10 according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the multilayer substrate 10 according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional structural view taken along line AA in FIG.
  • the stacking direction of the multilayer substrate 10 is defined as the vertical direction.
  • the direction in which the multilayer substrate 10 extends is defined as the left-right direction
  • the vertical direction and the direction orthogonal to the left-right direction are defined as the front-rear direction.
  • the up-down direction, the left-right direction, and the front-rear direction are orthogonal to each other.
  • the multilayer substrate 10 is provided in an electronic device such as a mobile phone, and is, for example, a signal line that connects two circuit boards.
  • the multilayer substrate 10 is a flexible substrate having a belt-like shape having a front surface and a back surface.
  • the element body 12 As shown in FIGS. 1 and 2, the element body 12, the signal line conductor layers 18a and 18b, the ground conductor layers 20a, 20b, and 22 and via holes.
  • Conductors v1 to v4 are provided.
  • FIG. 2 for the via-hole conductors v1 to v4, only representative via-hole conductors are given reference numerals.
  • the element body 12 has a belt-like shape extending in the left-right direction and has flexibility.
  • the element body 12 includes a protective layer 15a, insulating sheets 16a and 16b, and a protective layer 15b (an example of a plurality of insulating layers) stacked in this order from the upper side to the lower side.
  • a protective layer 15a an example of a plurality of insulating layers
  • the upper main surface of the element body 12 is referred to as a front surface
  • the lower main surface of the element body 12 is referred to as a back surface.
  • the insulator sheets 16a and 16b (an example of the first insulator layer and the second insulator layer) have a strip shape extending in the left-right direction when viewed from above, and have the same shape as the element body 12 I am doing.
  • the insulator sheets 16a and 16b are insulator layers made of a flexible thermoplastic resin such as polyimide or liquid crystal polymer. As shown in FIG. 3, the thickness d1 of the insulator sheet 16a is smaller than the thickness d2 of the insulator sheet 16b.
  • the insulator sheet 16a has an upper main surface (an example of a first main surface) and a lower main surface (an example of a second main surface).
  • the insulator sheet 16b has an upper main surface (an example of a third main surface) and a lower main surface (an example of a fourth main surface).
  • the upper main surface of the insulator sheets 16a and 16b is referred to as a front surface
  • the lower main surface of the insulator sheets 16a and 16b is referred to as a back surface.
  • the back surface of the insulator sheet 16a and the surface of the insulator sheet 16b are in contact with each other.
  • the back surface of the insulator sheet 16a and the surface of the insulator sheet 16b are welded.
  • the welding means that the back surface of the insulator sheet 16a and the surface of the insulator sheet 16b are integrated by being melted by heating and then solidified by cooling.
  • a planar or linear conductor layer such as a ground conductor layer or a signal line conductor layer is not provided on the back surface of the insulator sheet 16a and the surface of the insulator sheet 16b.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a as shown in FIGS.
  • the ground conductor layer 20a, the signal line conductor layers 18a and 18b, and the ground conductor layer 20b are linear conductor layers extending in the left-right direction, and are arranged in this order from the back side to the front side. Therefore, the direction in which the element body 12 extends is the same as the direction in which the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b extend.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are the surface of the insulator sheet 16a. It means that it is fixed to. Further, the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are fixed.
  • the metal foil formed by plating on the surface of the insulator sheet 16a is patterned to form the signal line conductor layers 18a and 18b and The ground conductor layers 20a and 20b are formed, and the metal foil attached to the surface of the insulator sheet 16a is patterned to form the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b. This means that the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are hardly separated from the surface of the insulator sheet 16a by the anchor effect.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are smoothed, the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are in contact with the insulator sheet 16a.
  • the surface roughness of the contact surface is larger than the surface roughness of the surface where the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b are not in contact with the insulator sheet 16a.
  • the ground conductor layer 22 (an example of the second conductor layer) is provided on the back surface of the insulator sheet 16b as shown in FIG.
  • the ground conductor layer 22 is a planar conductor layer extending in the left-right direction and covers most of the back surface of the insulator sheet 16b. Thereby, the ground conductor layer 22 overlaps with the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b when viewed from above.
  • the ground conductor layer 22 is provided on the back surface of the insulator sheet 16b in the same manner that the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a. Since there is, description is abbreviate
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b cover a part of the surface of the insulator sheet 16a, and the ground conductor layer 22 covers most of the back surface of the insulator sheet 16b. Yes. Therefore, the ratio of the area of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b to the area of the surface of the insulator sheet 16a is larger than the ratio of the area of the ground conductor layer 22 to the area of the back surface of the insulator sheet 16b. small.
  • the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 as described above are made of a metal foil such as a copper foil.
  • the plurality of via-hole conductors v1 (an example of the first via-hole conductor) penetrates the insulator sheet 16a in the vertical direction.
  • the plurality of via-hole conductors v2 (an example of the second via-hole conductor) penetrates the insulating sheet 16b in the vertical direction.
  • the via-hole conductors v1 and v2 constitute a single via-hole conductor by being connected to each other, and connect the ground conductor layer 20a and the ground conductor layer 22.
  • the plurality of via-hole conductors v1 and v2 are arranged in a line in the left-right direction at equal intervals.
  • the plurality of via-hole conductors v3 (an example of the first via-hole conductor) penetrates the insulating sheet 16a in the vertical direction.
  • a plurality of via-hole conductors v4 (an example of a second via-hole conductor) penetrates the insulating sheet 16b in the vertical direction.
  • the via-hole conductors v3 and v4 constitute one via-hole conductor by being connected to each other, and connect the ground conductor layer 20b and the ground conductor layer 22.
  • the plurality of via-hole conductors v3, v4 are arranged in a line in the left-right direction at equal intervals.
  • the plurality of via-hole conductors v1 to v4 as described above are formed, for example, by sintering a Cu—Sn based conductive paste.
  • the protective layer 15a (an example of another insulator layer) is an insulator layer that covers most of the surface of the insulator sheet 16a. However, the protective layer 15a does not cover the vicinity of the left end and the vicinity of the right end of the insulating sheet 16a. Thereby, both ends of the signal line conductor layers 18a and 18b and both ends of the ground conductor layers 20a and 20b are exposed to the outside of the element body 12, and function as external electrodes for connection with the connector.
  • the protective layer 15a is made of a resin such as an epoxy resin.
  • the protective layer 15b (an example of another insulator layer) is an insulator layer covering the entire back surface of the insulator sheet 16b.
  • the protective layer 15b is made of a resin such as an epoxy resin.
  • the ground conductor layer 22 is not fixed to the protective layer 15b or is weaker than the back surface of the insulating sheet 16b and fixed to the protective layer 15b.
  • the protective layers 15a and 15b include conductor layers constituting circuit elements such as inductors and capacitors, conductor layers such as wiring and ground conductors, and interlayers such as via-hole conductors. This means that no connection conductor is provided.
  • the protective layers 15a and 15b may be provided with a conductor layer that is not meaningful in terms of an electric circuit, such as a direction identification mark.
  • the elastic modulus of the material constituting the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b and 22 is different from the elastic modulus of the material constituting the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 are made of copper
  • the insulator sheets 16a, 16b are made of liquid crystal polymer
  • the protective layers 15a, 15b are made of materials. It is an epoxy resin.
  • the elastic modulus of the material of the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 is larger than the elastic modulus of the material constituting the insulator sheets 16a, 16b and the protective layers 15a, 15b.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 are less likely to be deformed than the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the linear expansion coefficient of the material constituting the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b and 22 is different from the linear expansion coefficient of the material constituting the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the linear expansion coefficients of the materials of the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 are based on the linear expansion coefficients of the materials constituting the insulator sheets 16a and 16b and the protective layers 15a and 15b. Is also small.
  • the multilayer substrate 10 configured as described above is used, for example, when two circuit boards are connected in an electronic device.
  • FIG. 4 is an explanatory diagram when the multilayer substrate 10 is bent.
  • FIG. 5 is a diagram in which a part of the electronic device 50 using the multilayer substrate 10 is extracted.
  • the multilayer substrate 10 is used after being bent as shown in FIGS. More specifically, the multilayer substrate 10 has a crank shape in which the surface is valley-folded and the surface is mountain-folded in the vicinity of the center in the left-right direction.
  • the multilayer substrate 10 is sandwiched from both the upper and lower sides by tools T1 and T2 having steps. At this time, the multilayer substrate 10 is heated and cooled by a heating means such as a heater built in the tools T1 and T2. Thereby, the multilayer substrate 10 is plastically deformed, and the multilayer substrate 10 is bent.
  • the electronic device 50 includes circuit boards 200a and 200b and connectors 100a and 100b.
  • the circuit board 200b is provided on the right side of the circuit board 200a.
  • the upper main surface of the circuit board 200b is located above the upper main surface of the circuit board 200a.
  • the connectors 100a and 100b are mounted on the upper main surfaces of the circuit boards 200a and 200b, respectively.
  • the multilayer substrate 10 and the connector 100a are electrically connected by inserting the left end of the multilayer substrate 10 into the connector 100a, and the multilayer substrate is inserted by inserting the right end of the multilayer substrate 10 into the connector 100b. 10 and the connector 100b are electrically connected.
  • the multilayer substrate 10 is plastically deformed into a bent shape and further has flexibility. Therefore, the multilayer substrate 10 can connect two connectors 100a and 100b located at different heights.
  • digital signals are transmitted to the signal line conductor layers 18a and 18b.
  • the signal line conductor layers 18a and 18b are used as differential transmission lines.
  • Multilayer substrate manufacturing method Below, the manufacturing method of the multilayer substrate 10 is demonstrated, referring drawings.
  • a case where one multilayer substrate 10 is manufactured will be described as an example, but actually, a plurality of multilayer substrates 10 are manufactured simultaneously by laminating and cutting large-sized insulator sheets.
  • insulator sheets 16a and 16b made of a thermoplastic resin such as a liquid crystal polymer are prepared.
  • a copper foil is formed on the entire main surface of one of the insulator sheets 16a and 16b.
  • a copper foil is attached to each of the front surface of the insulator sheet 16a and the back surface of the insulator sheet 16b.
  • the surface of the copper foil of the insulator sheets 16a and 16b is smoothed by applying, for example, zinc plating for rust prevention.
  • metal foils other than copper foil may be used.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are formed on the surface of the insulator sheet 16a as shown in FIG. Form on top.
  • a resist having the same shape as the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b shown in FIG. 2 is printed on the copper foil on the surface of the insulator sheet 16a.
  • the copper foil of the part which is not covered with the resist is removed by performing an etching process with respect to copper foil. Thereafter, the resist is removed by spraying a cleaning liquid (resist removing liquid).
  • a cleaning liquid resist removing liquid
  • the ground conductor layer 22 is formed on the back surface of the insulator sheet 16b. Since the formation process of the ground conductor layer 22 is the same as the formation process of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b, description thereof is omitted.
  • a laser beam is irradiated from the back surface of the insulating sheet 16a and the surface of the insulating sheet 16b to the positions where the via-hole conductors v1 to v4 are formed in the insulating sheets 16a and 16b to form through holes. Further, the through-hole is filled with a Cu—Sn based conductive paste.
  • the insulating sheets 16a and 16b are laminated and pressure-bonded. Specifically, after the insulating sheets 16a and 16b are stacked, the insulating sheets 16a and 16b are subjected to pressure treatment and heat treatment (that is, thermocompression bonding). The pressurizing process is performed by sandwiching the insulator sheets 16a and 16b from above and below. By applying pressure treatment and heat treatment to the insulating sheets 16a and 16b, the insulating sheets 16a and 16b are softened and the conductive paste in the through holes is solidified. Thereby, the insulator sheets 16a and 16b are joined, and the via-hole conductors v1 to v4 are formed.
  • pressure treatment and heat treatment that is, thermocompression bonding
  • a protective layer 15a, 15b is formed by applying a resin (resist) paste to each of the front surface of the insulating sheet 16a and the back surface of the insulating sheet 16b by screen printing.
  • the multilayer substrate 10 is completed through the above steps.
  • FIG. 6A is a cross-sectional structure diagram of the multilayer substrate 10 when the surface is bent so as to protrude upward.
  • FIG. 6B is a cross-sectional structure diagram of the multilayer substrate 10 when the surface is bent so as to protrude downward.
  • the multilayer substrate 10 may be bent as shown in FIGS. 6A and 6B.
  • FIGS. 6A and 6B a case where the surface of the multilayer substrate 10 is bent so as to protrude upward as shown in FIG. 6A will be described as an example.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 are curved so as to protrude upward.
  • the elastic modulus of the material of the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 is larger than the elastic modulus of the material of the insulator sheets 16a, 16b.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 are less likely to be deformed than the insulator sheets 16a and 16b. Therefore, at the interface ⁇ between the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b and the insulator sheet 16a, a large force F1 from the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b to the insulator sheet 16a. Will be added. The force F1 becomes weaker as it moves away from the interface ⁇ . Similarly, a large force F2 is applied from the ground conductor layer 22 to the insulator sheet 16b at the interface ⁇ between the ground conductor layer 22 and the insulator sheet 16b. The force F2 becomes weaker as the distance from the interface ⁇ increases.
  • the ratio of the area of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b to the area of the surface of the insulator sheet 16a is based on the ratio of the area of the ground conductor layer 22 to the area of the back surface of the insulator sheet 16b. Is also small. Accordingly, the force F1 is smaller than the force F2. Therefore, a greater force is generated in the lower half regions of the insulator sheets 16a and 16b than in the upper half regions of the insulator sheets 16a and 16b.
  • the thickness d1 of the insulator sheet 16a is smaller than the thickness d2 of the insulator sheet 16b.
  • the boundary between the insulator sheet 16a and the insulator sheet 16b is located in the upper half of the insulator sheets 16a and 16b, and is less likely to receive a large force.
  • the occurrence of delamination at the boundary between the insulator sheet 16a and the insulator sheet 16b is suppressed. 6B, even when the surface of the multilayer substrate 10 is bent so as to protrude downward, the same can be said as when the surface of the multilayer substrate 10 is bent so as to protrude upward.
  • the multilayer substrate 10 it is possible to suppress the occurrence of delamination at the boundary between the insulator sheet 16a and the insulator sheet 16b for the following reason.
  • the linear expansion coefficient of the material constituting the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b and 22 and the linear expansion coefficient of the material constituting the insulator sheets 16a and 16b and the protective layers 15a and 15b. is different.
  • the linear expansion coefficient of the material constituting the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 is larger than the linear expansion coefficient of the material constituting the insulator sheets 16a, 16b and the protective layers 15a, 15b. The case where it is small will be described as an example.
  • the signal line conductor layers 18a and 18b, the ground conductor layers 20a, 20b, and 22, the insulator sheets 16a and 16b, and the protective layers 15a and 15b are stretched. .
  • the linear expansion coefficient of the material constituting the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 is smaller than the linear expansion coefficient of the material constituting the insulator sheets 16a, 16b and the protective layers 15a, 15b. Therefore, the extension amounts of the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 are smaller than the extension amounts of the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the ratio of the area of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b to the area of the surface of the insulator sheet 16a is larger than the ratio of the area of the ground conductor layer 22 to the area of the back surface of the insulator sheet 16b. small. Therefore, the restraining force that the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b prevent the surface of the insulator sheet 16a from extending is the restraining force that the ground conductor layer 22 prevents the back surface of the insulator sheet 16b from extending. Smaller than. Therefore, the elongation amount of the insulator sheet 16b is smaller than the elongation amount of the insulator sheet 16a. As a result, the multilayer substrate 10 is curved so that the surface protrudes upward as shown in FIG. 6A.
  • a large force F3 is applied to the insulator sheet 16a from the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b at the interface ⁇ , and at the interface ⁇ , the ground A large force F4 is applied from the conductor layer 22 to the insulating sheet 16b.
  • the ratio of the area of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b to the area of the surface of the insulator sheet 16a is based on the ratio of the area of the ground conductor layer 22 to the area of the back surface of the insulator sheet 16b. Is also small. Accordingly, the force F3 is smaller than the force F4. Therefore, a greater force is generated in the lower half regions of the insulator sheets 16a and 16b than in the upper half regions of the insulator sheets 16a and 16b.
  • the thickness d1 of the insulator sheet 16a is smaller than the thickness d2 of the insulator sheet 16b.
  • the boundary between the insulator sheet 16a and the insulator sheet 16b is located in the upper half of the insulator sheets 16a and 16b, and is less likely to receive a large force.
  • the occurrence of delamination at the boundary between the insulator sheet 16a and the insulator sheet 16b is suppressed.
  • the linear expansion coefficient of the material which comprises the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b and 22 is larger than the linear expansion coefficient of the material which comprises the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the multilayer substrate 10 is curved so that the surface protrudes downward.
  • the linear expansion coefficient of the material constituting the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 is greater than the linear expansion coefficient of the material constituting the insulator sheets 16a and 16b and the protective layers 15a and 15b.
  • the via-hole conductors v1 to v4 can be used as interlayer connection conductors connecting the ground conductor layers 20a and 20b and the ground conductor layer 22. More specifically, in the multilayer substrate 10, it is conceivable to use a single-layer insulator sheet instead of using the two-layer insulator sheets 16a and 16b.
  • a multilayer substrate using a single-layer insulator sheet is referred to as a multilayer substrate according to a comparative example.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the single insulator sheet, and the ground conductor layer 22 is provided on the back surface of the single insulator sheet. It is done. Then, the ground conductor layers 20a and 20b and the ground conductor layer 22 are connected by an interlayer connection conductor that penetrates the single insulating sheet in the vertical direction.
  • the multilayer substrate according to the comparative example it is difficult to use a via-hole conductor as an interlayer connection conductor, and it is necessary to use a through-hole conductor. More specifically, in the multilayer substrate according to the comparative example, metal foils are provided on both surfaces of the insulator sheet. Therefore, when forming the via-hole conductor, the insulator sheet is irradiated with a laser beam to form a through hole that penetrates one metal foil and the insulator layer and does not penetrate the other metal foil. Then, the through-hole is filled with a conductive paste. For this reason, it is difficult to adjust the intensity of the laser beam. Specifically, if the intensity of the laser beam is too strong, the through hole penetrates the other metal foil. In this case, the conductive paste leaks from the through hole. On the other hand, if the intensity of the laser beam is too weak, the through hole does not penetrate the insulator sheet. In this case, connection failure occurs between the via-hole conductor and the metal foil.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a, and the ground conductor layer 22 is provided on the back surface of the insulator sheet 16b.
  • the via-hole conductors v1 to v4 can be used as interlayer connection conductors connecting the ground conductor layers 20a and 20b and the ground conductor layer 22.
  • FIG. 6C is a cross-sectional structure view and an enlarged view of a multilayer substrate 10a according to a modification.
  • FIG. 6C corresponds to a cross-sectional structure diagram along AA in FIG.
  • the multilayer substrate 10a has the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b partially embedded in the insulator sheet 16a, and the ground conductor layer 22 partially embedded in the insulator sheet 16b. This is different from the multilayer substrate 10.
  • the multilayer substrate 10 will be described with a focus on the following differences. Further, in FIG. 3, the difference between the surface roughness of the upper surface and the surface roughness of the lower surface of the signal line conductor layers 18a and 18b and the ground conductor layers 20a, 20b, and 22 is not expressed. On the other hand, in FIG. 6C, the difference between the surface roughness of the upper surface and the surface roughness of the lower surface of the signal line conductor layers 18a, 18b and the ground conductor layers 20a, 20b, 22 is expressed.
  • the vicinity of the lower surfaces of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are buried in the insulator sheet 16a. More specifically, the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are buried in the insulator sheet 16a by a thickness of D2, and protrude upward from the insulator sheet 16a by a thickness of D1. A relationship of D1 ⁇ D2 is established between D1 and D2.
  • the vicinity of the upper surface of the ground conductor layer 22 is buried in the insulator sheet 16b. More specifically, the ground conductor layer 22 is buried in the insulator sheet 16b by the thickness of D2, and protrudes upward from the insulator sheet 16b by the thickness of D1. A relationship of D1 ⁇ D2 is established between D1 and D2. Since the other structure of the multilayer substrate 10a is the same as that of the multilayer substrate 10, the description thereof is omitted.
  • 6D and 6E are process cross-sectional views when manufacturing the multilayer substrate 10a.
  • the manufacturing method of the multilayer substrate 10a it is the same as the manufacturing method of the multilayer substrate 10 except the crimping
  • the insulator sheets 16a and 16b are laminated.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are not buried in the insulator sheet 16a but are located on the surface of the insulator sheet 16a.
  • the ground conductor layer 22 is not buried in the insulator sheet 16b and is located on the back surface of the insulator sheet 16b.
  • the insulating sheets 16a and 16b are subjected to pressure treatment and heat treatment (that is, thermocompression bonding).
  • thermocompression bonding is performed by pressing the mold with a force larger than that at the time of manufacturing the multilayer substrate 10. Accordingly, the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are pushed into the insulator sheet 16a and buried in the insulator sheet 16a. Similarly, the ground conductor layer 22 is pushed into the insulator sheet 16b and buried in the insulator sheet 16b.
  • the multilayer substrate 10 a configured as described above can achieve the same effects as the multilayer substrate 10.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are buried in the insulator sheet 16a, the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are peeled from the insulator sheet 16a. It is suppressed.
  • the ground conductor layer 22 is buried in the insulator sheet 16b, the ground conductor layer 22 is suppressed from peeling from the insulator sheet 16b.
  • the relationship of D1 ⁇ D2 is established.
  • the amount buried in the insulator sheet 16a is larger than the amount not buried in the insulator sheet 16a. Thereby, peeling of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b is more effectively suppressed.
  • the amount embedded in the insulator sheet 16b is larger than the amount not embedded in the insulator sheet 16b. Thereby, peeling of the ground conductor layer 22 is more effectively suppressed.
  • the choice of the material of the protective layer 15a spreads. More specifically, in the multilayer substrate 10, the protective layer 15a exists between the signal line conductor layer 18a and the signal line conductor layer 18b. On the other hand, in the multilayer substrate 10a, the protective layer 15a and the insulator sheet 16a exist between the signal line conductor layer 18a and the signal line conductor layer 18b. As the material for the insulator sheet 16a, a material having a relatively low relative dielectric constant such as a liquid crystal polymer is used. Therefore, the relative dielectric constant between the signal line conductor layer 18 a and the signal line conductor layer 18 b is lower in the multilayer substrate 10 a than in the multilayer substrate 10.
  • the capacitance between the signal line conductor layer 18 a and the signal line conductor layer 18 b is smaller in the multilayer substrate 10 a than in the multilayer substrate 10. Therefore, the relative dielectric constant of the protective layer 15a of the multilayer substrate 10a may be higher than the relative dielectric constant of the protective layer 15a of the multilayer substrate 10.
  • the capacitance between the signal line conductor layer 18a and the signal line conductor layer 18b is preferably small, the relative dielectric constant of the protective layer 15a of the multilayer substrate 10a is equal to the relative dielectric constant of the protective layer 15 of the multilayer substrate 10. May be. That is, in the multilayer substrate 10a, the degree of freedom of the relative dielectric constant of the protective layer 15a is increased. As a result, in the multilayer substrate 10a, options for the material of the protective layer 15a are expanded.
  • FIG. 6F is a cross-sectional structure diagram of the vicinity of the right end of the multilayer substrate 10a and the connector 100b.
  • the right end of the multilayer board 10a is inserted into the recess of the connector 100b.
  • a terminal 300 is provided in the recess of the connector 100b. The terminal 300 contacts the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b from above.
  • the terminal 300 may be caught at a step.
  • part of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are buried in the insulator sheet 16a. Therefore, the level difference between the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b and the upper surface of the insulator sheet 16a is reduced.
  • the terminal 300 is suppressed from being caught at the step, and the multilayer substrate 10a can be smoothly inserted into the connector 100b. Further, when the terminal 300 is restrained from being caught at the step, the force received by the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b from the terminal 300 when the multilayer substrate 10a is inserted is reduced. As a result, separation of the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b from the insulator sheet 16a is suppressed. Note that the case where the multilayer substrate 10a is inserted into the connector 100a is the same as the case where the multilayer substrate 10a is inserted into the connector 100b, and a description thereof will be omitted.
  • the multilayer substrate according to the present invention is not limited to the multilayer substrates 10 and 10a, and can be changed within the scope of the gist thereof.
  • the configurations of the multilayer substrates 10 and 10a may be arbitrarily combined.
  • the element body 12 may not include the protective layers 15a and 15b. That is, the element body 12 only needs to include at least the insulator sheets 16a and 16b. However, an insulating layer made of the same material as the insulating sheets 16a and 16b may be provided instead of the protective layers 15a and 15b.
  • the signal line conductor layers 18a and 18b and the ground conductor layers 20a and 20b are provided on the surface of the insulator sheet 16a, but other conductor layers (for example, inductor conductors) Layer, capacitor conductor layer, etc.) may be provided.
  • other conductor layers for example, inductor conductors
  • the ground conductor layer 22 is provided on the back surface of the insulating sheet 16b, other conductor layers (for example, an inductor conductor layer and a capacitor conductor layer) may be provided.
  • the via-hole conductors v1 to v4 are not necessarily provided.
  • the multilayer boards 10 and 10a are signal lines that connect two circuit boards, but may be circuit boards on which electronic components are mounted on the surface, for example.
  • the present invention is useful for multilayer substrates, and is particularly excellent in that the occurrence of delamination can be suppressed.
  • Multilayer substrate 12 Element bodies 15a, 15b: Protection layers 16a, 16b: Insulator sheets 18a, 18b: Signal line conductor layers 20a, 20b, 22: Ground conductor layers v1 to v4: Via-hole conductors ⁇ , ⁇ : interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

層間剥離の発生を抑制できる多層基板を提供することである。　本発明に係る多層基板は、第１及び第２の主面を有する第１の絶縁体層と第３及び第４の主面を有する第２の絶縁体層とが積層されることにより構成されている素体と、第１及び第２の導体層と、を備えており、第２の主面と第３の主面とは接触しており、第２及び第３の主面には導体層が設けられておらず、第１の導体層は、第１の主面に設けられ、第２の導体層は、第４の主面に設けられ、複数の絶縁体層が第１及び第２の絶縁体層以外の１以上の別の絶縁体層が設けられている場合には、１以上の別の絶縁体層には導体層が設けられておらず、第１の主面の面積に対する第１の導体層の面積の割合は、第４の主面の面積に対する第２の導体層の面積の割合よりも小さく、第１の絶縁体層の厚みは、第２の絶縁体層の厚みよりも小さいこと、を特徴とする。

Description

多層基板
　本発明は、複数の絶縁体層が積層されて構成された多層基板に関する。
　従来の多層基板に関する発明としては、例えば、特許文献１に記載のフレキシブル基板が知られている。図７は、特許文献１に記載のフレキシブル基板５１０の分解図である。
　フレキシブル基板５１０は、誘電体素体５１２、信号線５２０及びグランド導体５２２，５２４を備えている。誘電体素体５１２は、誘電体シート５１８ａ～５１８ｃが上側から下側へとこの順に積層されて構成されている。信号線５２０は、誘電体シート５１８ｂの表面に設けられている。グランド導体５２２は、誘電体シート５１８ａの表面に設けられている。グランド導体５２４は、誘電体シート５１８ｃの裏面に設けられている。これにより、信号線５２０及びグランド導体５２２，５２４は、ストリップライン構造をなしている。
　ところで、フレキシブル基板５１０において、マイクロストリップライン構造を構成したい場合には、例えば、誘電体シート５１８ａ及びグランド導体５２２を取り除くことが考えられる。これにより、信号線５２０及びグランド導体５２４は、マイクロストリップライン構造をなすようになる。
　しかしながら、本願発明者は、上記のようなマイクロストリップライン構造を有するフレキシブル基板では、フレキシブル基板に外力が加わった場合やフレキシブル基板の温度が変化した場合等に、誘電体シート５１８ｂと誘電体シート５１８ｃとの境界において層間剥離が発生しやすいことを発見した。
特開２０１４－８６６５５号公報
　そこで、本発明の目的は、層間剥離の発生を抑制できる多層基板を提供することである。
　本発明の一形態に係る多層基板は、第１の主面及び第２の主面を有する第１の絶縁体層と第３の主面及び第４の主面を有する第２の絶縁体層とを少なくとも含む複数の絶縁体層が積層方向に積層されることにより構成され、かつ、可撓性を有する素体と、第１の導体層と、第２の導体層と、を備えており、前記第２の主面と前記第３の主面とは接触しており、前記第２の主面及び前記第３の主面には面状または線状の導体層が設けられておらず、前記第１の導体層は、前記第１の主面に設けられ、前記第２の導体層は、前記第４の主面に設けられ、前記複数の絶縁体層が前記第１の絶縁体層及び前記第２の絶縁体層以外の１以上の別の絶縁体層を含む場合には、該１以上の別の絶縁体層には導体層が設けられておらず、前記第１の主面の面積に対する前記第１の導体層の面積の割合は、前記第４の主面の面積に対する前記第２の導体層の面積の割合よりも小さく、前記第１の絶縁体層の厚みは、前記第２の絶縁体層の厚みよりも小さいこと、を特徴とする。
　本発明によれば、多層基板の層間剥離の発生を抑制できる。
図１は、本発明の一実施形態に係る多層基板１０の外観斜視図である。 図２は、本発明の一実施形態に係る多層基板１０の分解斜視図である。 図３は、図１のＡ－Ａにおける断面構造図である。 図４は、多層基板１０が折り曲げ加工される際の説明図である。 図５は、多層基板１０が用いられた電子機器５０の一部を抽出した図である。 図６Ａは、表面が上側に突出するように曲がった際の多層基板１０の断面構造図である。 図６Ｂは、表面が下側に出するように曲がった際の多層基板１０の断面構造図である。 図６Ｃは、変形例に係る多層基板１０ａの断面構造図及び拡大図である。 図６Ｄは、多層基板１０ａの製造時の工程断面図である。 図６Ｅは、多層基板１０ａの製造時の工程断面図である。 図６Ｆは、多層基板１０ａの右端近傍及びコネクタ１００ｂの断面構造図である。 図７は、特許文献１に記載のフレキシブル基板５１０の分解図である。
（実施形態）
＜多層基板の構成＞
　以下に、本発明の一実施形態に係る多層基板１０の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る多層基板１０の外観斜視図である。図２は、本発明の一実施形態に係る多層基板１０の分解斜視図である。図３は、図１のＡ－Ａにおける断面構造図である。以下では、多層基板１０の積層方向を上下方向と定義する。また、上側から見たときに、多層基板１０が延在している方向を左右方向と定義し、上下方向及び左右方向に直交する方向を前後方向と定義する。上下方向、左右方向及び前後方向は互いに直交している。
　多層基板１０は、携帯電話等の電子機器内に設けられ、例えば、２つの回路基板を接続する信号線路である。多層基板１０は、表面及び裏面を有する帯状をなすフレキシブル基板であり、図１及び図２に示すように、素体１２、信号線路導体層１８ａ，１８ｂ、グランド導体層２０ａ，２０ｂ，２２及びビアホール導体ｖ１～ｖ４を備えている。なお、図２では、ビアホール導体ｖ１～ｖ４については、代表的なビアホール導体にのみ参照符号を付した。
　素体１２は、左右方向に延在する帯状をなしており、可撓性を有している。また、素体１２は、図１及び図２に示すように、保護層１５ａ、絶縁体シート１６ａ，１６ｂ及び保護層１５ｂ（複数の絶縁体層の一例）が上側から下側へとこの順に積層されて構成されている。以下では、素体１２の上側の主面を表面と称し、素体１２の下側の主面を裏面と称す。
　絶縁体シート１６ａ，１６ｂ（第１の絶縁体層及び第２の絶縁体層の一例）は、上側から見たときに、左右方向に延在する帯状をなしており、素体１２と同じ形状をなしている。絶縁体シート１６ａ，１６ｂは、ポリイミドや液晶ポリマ等の可撓性を有する熱可塑性樹脂により作製されている絶縁体層である。図３に示すように、絶縁体シート１６ａの厚みｄ１は、絶縁体シート１６ｂの厚みｄ２よりも小さい。絶縁体シート１６ａは、上側の主面（第１の主面の一例）及び下側の主面（第２の主面の一例）を有している。絶縁体シート１６ｂは、上側の主面（第３の主面の一例）及び下側の主面（第４の主面の一例）を有している。以下では、絶縁体シート１６ａ，１６ｂの上側の主面を表面と称し、絶縁体シート１６ａ，１６ｂの下側の主面を裏面と称す。
　絶縁体シート１６ａの裏面と絶縁体シート１６ｂの表面とは接触している。本実施形態では、後述するように、絶縁体シート１６ａ，１６ｂは熱圧着されているので、絶縁体シート１６ａの裏面と絶縁体シート１６ｂの表面とは溶着している。溶着とは、絶縁体シート１６ａの裏面と絶縁体シート１６ｂの表面とが、加熱により溶融させられた後に冷却により固化させられることによって、一体化されることである。また、絶縁体シート１６ａの裏面及び絶縁体シート１６ｂの表面には、グランド導体層や信号線路導体層のような面状又は線状の導体層が設けられていない。
　信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ（第１の導体層の一例）は、図１及び図２に示すように、絶縁体シート１６ａの表面に設けられている。グランド導体層２０ａ、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ｂは、左右方向に延在する直線状の導体層であり、後ろ側から前側へとこの順に並んでいる。従って、素体１２が延在する方向と信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが延在する方向とは同じである。
　ここで、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面に設けられていることについてより詳細に説明する。信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面に設けられているとは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面に固着していることを意味する。また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが固着しているとは、絶縁体シート１６ａの表面にめっきにより形成された金属箔がパターニングされて信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが形成されていることや、絶縁体シート１６ａの表面に張り付けられた金属箔がパターニングされて信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが形成されていること等により、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面からアンカー効果によって剥離しにくくなっていることを意味する。また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの表面には平滑化が施されるので、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａに接している面の表面粗さは信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａに接していない面の表面粗さよりも大きくなる。
　グランド導体層２２（第２の導体層の一例）は、図２に示すように、絶縁体シート１６ｂの裏面に設けられている。グランド導体層２２は、左右方向に延在する面状の導体層であり、絶縁体シート１６ｂの裏面の大部分を覆っている。これにより、グランド導体層２２は、上側から見たときに、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂと重なっている。グランド導体層２２が絶縁体シート１６ｂの裏面に設けられている点については、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面に設けられている点と同じであるので、説明を省略する。
　また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂは、絶縁体シート１６ａの表面の一部を覆っており、グランド導体層２２は、絶縁体シート１６ｂの裏面の大部分を覆っている。従って、絶縁体シート１６ａの表面の面積に対する信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの面積の割合は、絶縁体シート１６ｂの裏面の面積に対するグランド導体層２２の面積の割合よりも小さい。
　以上のような信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２は、銅箔等の金属箔により構成されている。
　複数のビアホール導体ｖ１（第１のビアホール導体の一例）は、絶縁体シート１６ａを上下方向に貫通している。複数のビアホール導体ｖ２（第２のビアホール導体の一例）は、絶縁体シート１６ｂを上下方向に貫通している。ビアホール導体ｖ１，ｖ２は、互いに接続されることにより１本のビアホール導体を構成しており、グランド導体層２０ａとグランド導体層２２とを接続している。また、複数のビアホール導体ｖ１，ｖ２は、等間隔に左右方向に一列に配置されている。
　複数のビアホール導体ｖ３（第１のビアホール導体の一例）は、絶縁体シート１６ａを上下方向に貫通している。複数のビアホール導体ｖ４（第２のビアホール導体の一例）は、絶縁体シート１６ｂを上下方向に貫通している。ビアホール導体ｖ３，ｖ４は、互いに接続されることにより１本のビアホール導体を構成しており、グランド導体層２０ｂとグランド導体層２２とを接続している。また、複数のビアホール導体ｖ３，ｖ４は、等間隔に左右方向に一列に配置されている。
　以上のような複数のビアホール導体ｖ１～ｖ４は、例えば、Ｃｕ－Ｓｎ系の導電性ペーストが焼結されることにより形成される。
　保護層１５ａ（別の絶縁体層の一例）は、絶縁体シート１６ａの表面の大部分を覆っている絶縁体層である。ただし、保護層１５ａは、絶縁体シート１６ａの左端近傍及び右端近傍を覆っていない。これにより、信号線路導体層１８ａ，１８ｂの両端及びグランド導体層２０ａ，２０ｂの両端は、素体１２外に露出しており、コネクタとの接続のための外部電極として機能する。保護層１５ａは、エポキシ樹脂等の樹脂により作製される。
　保護層１５ｂ（別の絶縁体層の一例）は、絶縁体シート１６ｂの裏面の全面を覆っている絶縁体層である。保護層１５ｂは、エポキシ樹脂等の樹脂により作製される。グランド導体層２２は、保護層１５ｂに対して固着していないか、又は、絶縁体シート１６ｂの裏面よりも弱く保護層１５ｂに対して固着している。
　また、保護層１５ａ，１５ｂには、導体パターンが設けられていない。保護層１５ａ，１５ｂに導体パターンが設けられていないとは、保護層１５ａ，１５ｂにインダクタやコンデンサ等の回路素子を構成する導体層や、配線やグランド導体等の導体層、ビアホール導体等の層間接続導体が設けられていないことを意味する。ただし、保護層１５ａ，１５ｂには、方向識別マーク等の電気回路的に意義のない導体層は設けられていてもよい。
　また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の弾性率と絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の弾性率とは異なる。本実施形態では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の材料は銅であり、絶縁体シート１６ａ，１６ｂの材料は液晶ポリマであり、保護層１５ａ，１５ｂの材料はエポキシ樹脂である。よって、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の材料の弾性率は、絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の弾性率よりも大きい。これにより、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２は、絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂよりも変形しにくくなっている。
　また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数と絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数とは異なる。本実施形態では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の材料の線膨張係数は、絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数よりも小さい。
　以上のように構成された多層基板１０は、例えば、電子機器内において２つの回路基板を接続する際に用いられる。図４は、多層基板１０が折り曲げ加工される際の説明図である。図５は、多層基板１０が用いられた電子機器５０の一部を抽出した図である。
　多層基板１０は、図４及び図５に示すように、折り曲げ加工が施されて用いられる。より詳細には、多層基板１０は、左右方向の中央近傍において、表面が谷折りされると共に表面が山折りされることにより、クランク状をなしている。このように多層基板１０を２箇所において折り曲げるために、図４に示すように、段差を有するツールＴ１，Ｔ２により上下両側から多層基板１０を挟む。この際、ツールＴ１，Ｔ２に内蔵されたヒータ等の加熱手段により多層基板１０を加熱し、冷却する。これにより、多層基板１０が塑性変形し、多層基板１０に折り曲げ加工が施される。
　電子機器５０は、図５に示すように、回路基板２００ａ，２００ｂ及びコネクタ１００ａ，１００ｂを備えている。回路基板２００ｂは、回路基板２００ａの右側に設けられている。また、回路基板２００ｂの上側の主面は、回路基板２００ａの上側の主面よりも上側に位置している。
　コネクタ１００ａ，１００ｂはそれぞれ、回路基板２００ａ，２００ｂの上側の主面に実装されている。そして、多層基板１０の左端がコネクタ１００ａに対して挿入されることにより多層基板１０とコネクタ１００ａとが電気的に接続され、多層基板１０の右端がコネクタ１００ｂに対して挿入されることにより多層基板１０とコネクタ１００ｂとが電気的に接続される。このように、多層基板１０は、折り曲げられた形状に塑性変形が施され、更に、可撓性を有している。そのため、多層基板１０は、異なる高さに位置する２つのコネクタ１００ａ，１００ｂを接続することが可能である。以上のような多層基板１０では、信号線路導体層１８ａ，１８ｂにはデジタル信号が伝送される。また、信号線路導体層１８ａ，１８ｂは、差動伝送線路として用いられる。
＜多層基板の製造方法＞
　以下に、多層基板１０の製造方法について図面を参照しながら説明する。以下では、一つの多層基板１０が作製される場合を例にとって説明するが、実際には、大判の絶縁体シートが積層及びカットされることにより、同時に複数の多層基板１０が作製される。
　まず、液晶ポリマ等の熱可塑性樹脂により作製された絶縁体シート１６ａ，１６ｂを準備する。次に、絶縁体シート１６ａ，１６ｂの一方の主面の全面に銅箔を形成する。具体的には、絶縁体シート１６ａの表面及び絶縁体シート１６ｂの裏面のそれぞれに銅箔を張り付ける。更に、絶縁体シート１６ａ，１６ｂの銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。なお、銅箔以外の金属箔が用いられてもよい。
　次に、絶縁体シート１６ａの表面上に形成された銅箔をパターニングすることにより、図２に示すように、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂを絶縁体シート１６ａの表面上に形成する。具体的には、絶縁体シート１６ａの表面の銅箔上に、図２に示す信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂと同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、洗浄液（レジスト除去液）を吹き付けてレジストを除去する。これにより、図２に示すような、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａの表面上にフォトリソグラフィ工程により形成される。
　次に、図２に示すように、グランド導体層２２を絶縁体シート１６ｂの裏面上に形成する。なお、グランド導体層２２の形成工程は、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの形成工程と同じであるので説明を省略する。
　次に、絶縁体シート１６ａ，１６ｂにおけるビアホール導体ｖ１～ｖ４が形成される位置に、絶縁体シート１６ａの裏面及び絶縁体シート１６ｂの表面からレーザービームを照射して、貫通孔を形成する。更に、貫通孔に対して、Ｃｕ－Ｓｎ系の導電性ペーストを充填する。
　次に、絶縁体シート１６ａ，１６ｂを積層し圧着する。具体的には、絶縁体シート１６ａ，１６ｂを積層した後、絶縁体シート１６ａ，１６ｂに対して加圧処理及び加熱処理（すなわち、熱圧着）を施す。加圧処理は、上下方向から絶縁体シート１６ａ，１６ｂを挟むことにより行う。絶縁体シート１６ａ，１６ｂに対して加圧処理及び加熱処理が施されることにより、絶縁体シート１６ａ，１６ｂが軟化すると共に、貫通孔内の導電性ペーストが固化する。これにより、絶縁体シート１６ａ，１６ｂが接合されると共に、ビアホール導体ｖ１～ｖ４が形成される。
　次に、絶縁体シート１６ａの表面及び絶縁体シート１６ｂの裏面のそれぞれに樹脂（レジスト）ペーストをスクリーン印刷により塗布することにより、保護層１５ａ，１５ｂを形成する。以上の工程を経て、多層基板１０が完成する。
＜効果＞
　本実施形態に係る多層基板１０によれば、絶縁体シート１６ａと絶縁体シート１６ｂとの境界において層間剥離が発生することを抑制できる。図６Ａは、表面が上側に突出するように曲がった際の多層基板１０の断面構造図である。図６Ｂは、表面が下側に突出するように曲がった際の多層基板１０の断面構造図である。
　電子機器５０が落下等により衝撃を受けた場合には、多層基板１０が図６Ａ及び図６Ｂに示すように曲るおそれがある。以下では、図６Ａのように多層基板１０の表面が上側に突出するように曲った場合を例に挙げて説明する。この場合、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２が上側に突出するように湾曲する。信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の材料の弾性率は、絶縁体シート１６ａ，１６ｂの材料の弾性率よりも大きい。そのため、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２は、絶縁体シート１６ａ，１６ｂよりも変形しにくい。よって、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂと絶縁体シート１６ａとの界面αでは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂから絶縁体シート１６ａに大きな力Ｆ１が加わる。力Ｆ１は、界面αから上側に離れるにしたがって弱くなっていく。同様に、グランド導体層２２と絶縁体シート１６ｂとの界面βでは、グランド導体層２２から絶縁体シート１６ｂに大きな力Ｆ２が加わる。力Ｆ２は、界面βから離れるにしたがって弱くなっていく。
　ここで、絶縁体シート１６ａの表面の面積に対する信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの面積の割合は、絶縁体シート１６ｂの裏面の面積に対するグランド導体層２２の面積の割合よりも小さい。従って、力Ｆ１は力Ｆ２よりも小さい。そのため、絶縁体シート１６ａ，１６ｂにおける下半分の領域の方が絶縁体シート１６ａ，１６ｂにおける上半分の領域よりも大きな力が発生している。
　そこで、多層基板１０では、絶縁体シート１６ａの厚みｄ１は絶縁体シート１６ｂの厚みｄ２よりも小さくなっている。これにより、絶縁体シート１６ａと絶縁体シート１６ｂとの境界は、絶縁体シート１６ａ，１６ｂの上半分に位置するようになり、大きな力を受けにくくなる。その結果、絶縁体シート１６ａと絶縁体シート１６ｂとの境界において層間剥離が発生することが抑制される。なお、図６Ｂのように多層基板１０の表面が下側に突出するように曲った場合においても、多層基板１０の表面が上側に突出するように曲った場合と同じことが言える。
　また、本実施形態に係る多層基板１０によれば、以下の理由によっても、絶縁体シート１６ａと絶縁体シート１６ｂとの境界において層間剥離が発生することを抑制できる。
　多層基板１０では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数と絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数とは異なる。以下では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数が絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数よりも小さい場合を例に挙げて説明する。
　電子機器５０の温度上昇によって多層基板１０が加熱されると、信号線路導体層１８ａ，１８ｂ、グランド導体層２０ａ，２０ｂ，２２、絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂに伸びが発生する。信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数は、絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数よりも小さい。そのため、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の伸び量は絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂの伸び量よりも小さい。このように、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２の伸び量と絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂの伸び量とに差が生じると、これらの界面において絶縁体シート１６ａ，１６ｂが伸びることを妨げる拘束力が生じる。
　ただし、絶縁体シート１６ａの表面の面積に対する信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの面積の割合は、絶縁体シート１６ｂの裏面の面積に対するグランド導体層２２の面積の割合よりも小さい。従って、絶縁体シート１６ａの表面が伸びることを信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが妨げる拘束力は、絶縁体シート１６ｂの裏面が伸びることをグランド導体層２２が妨げる拘束力よりも小さくなる。そのため、絶縁体シート１６ｂの伸び量は絶縁体シート１６ａの伸び量よりも小さい。その結果、多層基板１０は、図６Ａに示すように表面が上側に突出するように湾曲する。
　表面が上側に突出するように多層基板１０が湾曲すると、界面αでは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂから絶縁体シート１６ａに大きな力Ｆ３が加わり、界面βでは、グランド導体層２２から絶縁体シート１６ｂに大きな力Ｆ４が加わる。
　ここで、絶縁体シート１６ａの表面の面積に対する信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの面積の割合は、絶縁体シート１６ｂの裏面の面積に対するグランド導体層２２の面積の割合よりも小さい。従って、力Ｆ３は力Ｆ４よりも小さい。そのため、絶縁体シート１６ａ，１６ｂにおける下半分の領域の方が絶縁体シート１６ａ，１６ｂにおける上半分の領域よりも大きな力が発生している。
　そこで、多層基板１０では、絶縁体シート１６ａの厚みｄ１は絶縁体シート１６ｂの厚みｄ２よりも小さくなっている。これにより、絶縁体シート１６ａと絶縁体シート１６ｂとの境界は、絶縁体シート１６ａ，１６ｂの上半分に位置するようになり、大きな力を受けにくくなる。その結果、絶縁体シート１６ａと絶縁体シート１６ｂとの境界において層間剥離が発生することが抑制される。
　なお、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数が絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数よりも大きい場合には、多層基板１０は、図６Ｂに示すように、表面が下側に突出するように湾曲する。この場合も、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ，２２を構成する材料の線膨張係数が絶縁体シート１６ａ，１６ｂ及び保護層１５ａ，１５ｂを構成する材料の線膨張係数よりも小さい場合と同じ理由により、絶縁体シート１６ａと絶縁体シート１６ｂとの境界において層間剥離が発生することが抑制される。
　また、多層基板１０によれば、グランド導体層２０ａ，２０ｂとグランド導体層２２とを接続する層間接続導体にビアホール導体ｖ１～ｖ４を用いることができる。より詳細には、多層基板１０において、２層の絶縁体シート１６ａ，１６ｂを用いる代わりに、１層の絶縁体シートを用いることが考えられる。以下では、１層の絶縁体シートが用いられた多層基板を比較例に係る多層基板と呼ぶ。比較例に係る多層基板では、１層の絶縁体シートの表面に信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが設けられ、１層の絶縁体シートの裏面にグランド導体層２２が設けられる。そして、１層の絶縁体シートを上下方向に貫通する層間接続導体により、グランド導体層２０ａ，２０ｂとグランド導体層２２とが接続される。
　しかしながら、比較例に係る多層基板では、層間接続導体として、ビアホール導体を用いることが困難であり、スルーホール導体を用いる必要がある。より詳細には、比較例に係る多層基板では、絶縁体シートの両面に金属箔が設けられている。そのため、ビアホール導体を形成する際には、絶縁体シートにレーザービームを照射して、一方の金属箔及び絶縁体層を貫通し、かつ、他方の金属箔を貫通しない貫通孔を形成する。そして、貫通孔に導電性ペーストを充填する。そのため、レーザービームの強度の調整が難しい。具体的には、レーザービームの強度が強すぎると他方の金属箔を貫通孔が貫通してしまう。この場合には、導電性ペーストが貫通孔から漏れてしまう。一方、レーザービームの強度が弱すぎると絶縁体シートを貫通孔が貫通しない。この場合には、ビアホール導体と金属箔との間で接続不良が発生する。
　そこで、多層基板１０では、絶縁体シート１６ａの表面に信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが設けられ、絶縁体シート１６ｂの裏面にグランド導体層２２が設けられる。その結果、絶縁体シート１６ａの裏面及び絶縁体シート１６ｂの表面からレーザービームを照射して、貫通孔を形成することが可能である。その結果、多層基板１０では、グランド導体層２０ａ，２０ｂとグランド導体層２２とを接続する層間接続導体にビアホール導体ｖ１～ｖ４を用いることができる。
（変形例）
　以下に、変形例に係る多層基板１０ａについて図面を参照しながら説明する。図６Ｃは、変形例に係る多層基板１０ａの断面構造図及び拡大図である。図６Ｃは、図１のＡ－Ａにおける断面構造図に相当する。
　多層基板１０ａは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの一部が絶縁体シート１６ａに埋没している点、及び、グランド導体層２２の一部が絶縁体シート１６ｂに埋没している点において多層基板１０と相違する。以下に係る相違点を中心に多層基板１０について説明する。また、図３では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ、２２の上面の表面粗さと下面の表面粗さとの差を表現していない。一方、図６Ｃでは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂ、２２の上面の表面粗さと下面の表面粗さとの差を表現した。
　図６Ｃに示すように、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの下面近傍は、絶縁体シート１６ａに埋没している。より詳細には、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂは、Ｄ２の厚みだけ絶縁体シート１６ａに埋没しており、Ｄ１の厚みだけ絶縁体シート１６ａから上側に突出している。そして、Ｄ１とＤ２との間には、Ｄ１＜Ｄ２の関係が成立している。
　また、グランド導体層２２の上面近傍は、絶縁体シート１６ｂに埋没している。より詳細には、グランド導体層２２は、Ｄ２の厚みだけ絶縁体シート１６ｂに埋没しており、Ｄ１の厚みだけ絶縁体シート１６ｂから上側に突出している。そして、Ｄ１とＤ２との間には、Ｄ１＜Ｄ２の関係が成立している。多層基板１０ａのその他の構成は、多層基板１０と同じであるので説明を省略する。
　次に、多層基板１０ａの製造方法について説明する。図６Ｄ及び図６Ｅは、多層基板１０ａの製造時の工程断面図である。なお、多層基板１０ａの製造方法において、絶縁体シート１６ａ，１６ｂの圧着工程以外は、多層基板１０の製造方法と同じである。そのため、以下では、圧着工程のみ説明し、他の工程の説明については省略する。
　図６Ｄに示すように、絶縁体シート１６ａ，１６ｂを積層する。この段階では、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂは、絶縁体シート１６ａに埋没しておらず、絶縁体シート１６ａの表面上に位置している。同様に、グランド導体層２２は、絶縁体シート１６ｂに埋没しておらず、絶縁体シート１６ｂの裏面上に位置している。
　次に、図６Ｃに示すように、絶縁体シート１６ａ，１６ｂに対して加圧処理及び加熱処理（すなわち、熱圧着）を施す。この際、多層基板１０の製造時よりも大きな力で金型を押すことにより熱圧着を施す。これにより、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａに押し込まれて絶縁体シート１６ａに埋没する。同様に、グランド導体層２２が絶縁体シート１６ｂに押し込まれて絶縁体シート１６ｂに埋没する。
　以上のように構成された多層基板１０ａは、多層基板１０と同じ作用効果を奏することができる。
　また、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａに埋没しているので、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａから剥離することが抑制される。同様に、グランド導体層２２が絶縁体シート１６ｂに埋没しているので、グランド導体層２２が絶縁体シート１６ｂから剥離することが抑制される。本実施形態では、Ｄ１＜Ｄ２の関係が成立している。すなわち、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂにおいて、絶縁体シート１６ａに埋没している量が絶縁体シート１６ａに埋没していない量よりも大きい。これにより、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの剥離がより効果的に抑制されるようになる。同様に、グランド導体層２２において、絶縁体シート１６ｂに埋没している量が絶縁体シート１６ｂに埋没していない量よりも大きい。これにより、グランド導体層２２の剥離がより効果的に抑制されるようになる。
　また、多層基板１０ａによれば、保護層１５ａの材料の選択肢が広がる。より詳細には、多層基板１０では、信号線路導体層１８ａと信号線路導体層１８ｂとの間には、保護層１５ａが存在している。一方、多層基板１０ａでは、信号線路導体層１８ａと信号線路導体層１８ｂとの間には、保護層１５ａ及び絶縁体シート１６ａが存在している。絶縁体シート１６ａの材料には、液晶ポリマ等の比較的に比誘電率が低い材料が用いられる。そのため、信号線路導体層１８ａと信号線路導体層１８ｂとの間の比誘電率は、多層基板１０ａの方が多層基板１０よりも低くなる。すなわち、信号線路導体層１８ａと信号線路導体層１８ｂとの間の容量は、多層基板１０ａの方が多層基板１０よりも小さくなる。そこで、多層基板１０ａの保護層１５ａの比誘電率を多層基板１０の保護層１５ａの比誘電率よりも高くしてもよい。また、信号線路導体層１８ａと信号線路導体層１８ｂとの間の容量は小さいことが好ましいので、多層基板１０ａの保護層１５ａの比誘電率を多層基板１０の保護層１５の比誘電率と等しくしてもよい。すなわち、多層基板１０ａでは、保護層１５ａの比誘電率の自由度が高くなる。その結果、多層基板１０ａでは、保護層１５ａの材料の選択肢が広がる。
　また、多層基板１０ａでは、多層基板１０ａをコネクタ１００ａ，１００ｂにスムーズに挿入することができる。以下に、多層基板１０ａをコネクタ１００ｂに挿入する場合を例に挙げて説明する。図６Ｆは、多層基板１０ａの右端近傍及びコネクタ１００ｂの断面構造図である。
　多層基板１０ａの右端は、コネクタ１００ｂの凹部に挿入される。コネクタ１００ｂの凹部内には、端子３００が設けられている。端子３００は、上側から信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂに接触する。
　ここで、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂと絶縁体シート１６ａの上面との間には段差が存在する。そのため、多層基板１０ａの挿入時には、端子３００が段差において引っかかる恐れがある。ただし、多層基板１０ａでは、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂの一部が絶縁体シート１６ａに埋没している。そのため、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂと絶縁体シート１６ａの上面との間の段差が小さくなる。その結果、端子３００が段差において引っかかることが抑制され、多層基板１０ａをコネクタ１００ｂにスムーズに挿入することができる。更に、端子３００が段差において引っかかることが抑制されると、多層基板１０ａの挿入時に、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが端子３００から受ける力が小さくなる。その結果、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが絶縁体シート１６ａから剥離することが抑制される。なお、多層基板１０ａをコネクタ１００ａに挿入する場合については、多層基板１０ａをコネクタ１００ｂに挿入する場合と同じであるので説明を省略する。
（その他の実施形態）
　本発明に係る多層基板は、前記多層基板１０，１０ａに限らず、その要旨の範囲内において変更可能である。なお、多層基板１０，１０ａの構成を任意に組み合わせてもよい。
　なお、素体１２は、保護層１５ａ，１５ｂを含んでいなくてもよい。すなわち、素体１２は、少なくとも絶縁体シート１６ａ，１６ｂを含んでいればよい。ただし、保護層１５ａ，１５ｂの代わりに、絶縁体シート１６ａ，１６ｂと同じ材料により作製された絶縁体層が設けられていてもよい。
　また、多層基板１０，１０ａにおいて、絶縁体シート１６ａの表面には、信号線路導体層１８ａ，１８ｂ及びグランド導体層２０ａ，２０ｂが設けられているとしたが、その他の導体層（例えば、インダクタ導体層やコンデンサ導体層など）が設けられていてもよい。同様に、絶縁体シート１６ｂの裏面には、グランド導体層２２が設けられているとしたが、その他の導体層（例えば、インダクタ導体層やコンデンサ導体層など）が設けられていてもよい。
　また、ビアホール導体ｖ１～ｖ４は必ずしも設けられていなくてもよい。
　また、多層基板１０，１０ａは、２つの回路基板を接続する信号線路であるが、例えば、表面上に電子部品が実装される回路基板であってもよい。
　以上のように、本発明は、多層基板に有用であり、特に、層間剥離の発生を抑制できる点において優れている。
１０，１０ａ：多層基板
１２：素体
１５ａ，１５ｂ：保護層
１６ａ，１６ｂ：絶縁体シート
１８ａ，１８ｂ：信号線路導体層
２０ａ，２０ｂ，２２：グランド導体層
ｖ１～ｖ４：ビアホール導体
α，β：界面
 

Claims (6)

  1. 　第１の主面及び第２の主面を有する第１の絶縁体層と第３の主面及び第４の主面を有する第２の絶縁体層とを少なくとも含む複数の絶縁体層が積層方向に積層されることにより構成され、かつ、可撓性を有する素体と、
    　第１の導体層と、
    　第２の導体層と、
    　を備えており、
    　前記第２の主面と前記第３の主面とは接触しており、
    　前記第２の主面及び前記第３の主面には面状又は線状の導体層が設けられておらず、
    　前記第１の導体層は、前記第１の主面に設けられ、
    　前記第２の導体層は、前記第４の主面に設けられ、
    　前記複数の絶縁体層が前記第１の絶縁体層及び前記第２の絶縁体層以外の１以上の別の絶縁体層を含む場合には、該１以上の別の絶縁体層には導体層が設けられておらず、
    　前記第１の主面の面積に対する前記第１の導体層の面積の割合は、前記第４の主面の面積に対する前記第２の導体層の面積の割合よりも小さく、
    　前記第１の絶縁体層の厚みは、前記第２の絶縁体層の厚みよりも小さいこと、
    　を特徴とする多層基板。
  2. 　前記第１の導体層及び前記第２の導体層を構成する材料の弾性率と前記第１の絶縁体層及び前記第２の絶縁体層を構成する材料の弾性率とは異なること、
    　を特徴とする請求項１に記載の多層基板。
  3. 　前記第１の導体層及び前記第２の導体層を構成する材料の線膨張係数と前記第１の絶縁体層及び前記第２の絶縁体層を構成する材料の線膨張係数とは異なること、
    　を特徴とする請求項１又は請求項２のいずれかに記載の多層基板。
  4. 　前記第１の絶縁体層を前記積層方向に貫通する第１のビアホール導体と、
    　前記第２の絶縁体層を前記積層方向に貫通する第２のビアホール導体と、
    　を更に備えており、
    　前記第１のビアホール導体と前記第２のビアホール導体とは、互いに接続されることにより、前記第１の導体層と前記第２の導体層とを接続していること、
    　を特徴とする請求項１ないし請求項３のいずれかに記載の多層基板。
  5. 　前記第１の導体層は、線状の信号線路導体層を含んでおり、
    　前記第２の導体層は、面状のグランド導体層を含んでいること、
    　を特徴とする請求項１ないし請求項４のいずれかに記載の多層基板。
  6. 　前記素体は帯状をなしていること、
    　を特徴とする請求項５に記載の多層基板。
     
PCT/JP2016/079871 2015-10-13 2016-10-06 多層基板 WO2017065094A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017545184A JP6508354B2 (ja) 2015-10-13 2016-10-06 多層基板
CN201690000844.9U CN207560432U (zh) 2015-10-13 2016-10-06 多层基板
US15/876,241 US10644371B2 (en) 2015-10-13 2018-01-22 Multilayer substrate comprising a flexible element assembly and conductor layers

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-201688 2015-10-13
JP2015201688 2015-10-13
JP2016-168663 2016-08-31
JP2016168663 2016-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/876,241 Continuation US10644371B2 (en) 2015-10-13 2018-01-22 Multilayer substrate comprising a flexible element assembly and conductor layers

Publications (1)

Publication Number Publication Date
WO2017065094A1 true WO2017065094A1 (ja) 2017-04-20

Family

ID=58517604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/079871 WO2017065094A1 (ja) 2015-10-13 2016-10-06 多層基板

Country Status (4)

Country Link
US (1) US10644371B2 (ja)
JP (1) JP6508354B2 (ja)
CN (1) CN207560432U (ja)
WO (1) WO2017065094A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019069637A1 (ja) * 2017-10-03 2020-04-02 株式会社村田製作所 インターポーザおよび電子機器
WO2020122156A1 (ja) * 2018-12-13 2020-06-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
WO2022239789A1 (ja) * 2021-05-12 2022-11-17 日本精機株式会社 配線部材と、この配線部材を用いる装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210297A1 (ja) * 2020-04-14 2021-10-21 株式会社村田製作所 多層基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091634A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板および電子機器
WO2014057759A1 (ja) * 2012-10-12 2014-04-17 株式会社村田製作所 高周波信号伝送線路及び電子機器
WO2014069258A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 高周波信号線路及びその製造方法
JP2014086655A (ja) * 2012-10-26 2014-05-12 Murata Mfg Co Ltd フレキシブル基板
WO2014125988A1 (ja) * 2013-02-13 2014-08-21 株式会社村田製作所 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
JP2015002271A (ja) * 2013-06-14 2015-01-05 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091634A (ja) * 2006-10-02 2008-04-17 Nitto Denko Corp 配線回路基板および電子機器
WO2014057759A1 (ja) * 2012-10-12 2014-04-17 株式会社村田製作所 高周波信号伝送線路及び電子機器
JP2014086655A (ja) * 2012-10-26 2014-05-12 Murata Mfg Co Ltd フレキシブル基板
WO2014069258A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 高周波信号線路及びその製造方法
WO2014125988A1 (ja) * 2013-02-13 2014-08-21 株式会社村田製作所 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
JP2015002271A (ja) * 2013-06-14 2015-01-05 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019069637A1 (ja) * 2017-10-03 2020-04-02 株式会社村田製作所 インターポーザおよび電子機器
JP7001101B2 (ja) 2017-10-03 2022-01-19 株式会社村田製作所 インターポーザおよび電子機器
WO2020122156A1 (ja) * 2018-12-13 2020-06-18 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
JPWO2020122156A1 (ja) * 2018-12-13 2021-09-02 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
WO2022239789A1 (ja) * 2021-05-12 2022-11-17 日本精機株式会社 配線部材と、この配線部材を用いる装置

Also Published As

Publication number Publication date
JP6508354B2 (ja) 2019-05-08
JPWO2017065094A1 (ja) 2018-02-01
US20180145391A1 (en) 2018-05-24
US10644371B2 (en) 2020-05-05
CN207560432U (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
US10354939B2 (en) Multilayer board and electronic device
JP5720862B2 (ja) 回路基板
US7338892B2 (en) Circuit carrier and manufacturing process thereof
WO2017065094A1 (ja) 多層基板
US9179553B2 (en) Method of manufacturing multilayer wiring board
JP6260748B2 (ja) 多層基板及びその製造方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
US20150060114A1 (en) Rigid flexible pcb and method for manufacturing the same
TWI536888B (zh) 軟硬結合電路板的製作方法
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
JPWO2020122180A1 (ja) 樹脂多層基板および電子機器
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP5562551B2 (ja) 多層フレキシブルプリント配線板の製造方法
CN115707189A (zh) 布线电路基板的制造方法
JP5201271B2 (ja) 回路基板及びその製造方法
JP2005158923A (ja) 多層プリント配線板の製造方法
JP6319447B2 (ja) 樹脂多層基板
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP3188816U (ja) フレキシブル基板
JP2006186149A (ja) プリント基板および電子機器
WO2014065172A1 (ja) フレキシブル基板
JP5862790B2 (ja) 高周波信号線路
JP2007311723A (ja) 多層回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16855348

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017545184

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16855348

Country of ref document: EP

Kind code of ref document: A1