JP6508354B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP6508354B2
JP6508354B2 JP2017545184A JP2017545184A JP6508354B2 JP 6508354 B2 JP6508354 B2 JP 6508354B2 JP 2017545184 A JP2017545184 A JP 2017545184A JP 2017545184 A JP2017545184 A JP 2017545184A JP 6508354 B2 JP6508354 B2 JP 6508354B2
Authority
JP
Japan
Prior art keywords
insulator
layer
multilayer substrate
conductor layers
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017545184A
Other languages
English (en)
Other versions
JPWO2017065094A1 (ja
Inventor
直樹 郷地
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017065094A1 publication Critical patent/JPWO2017065094A1/ja
Application granted granted Critical
Publication of JP6508354B2 publication Critical patent/JP6508354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines
    • H01P3/082Multilayer dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/02Bends; Corners; Twists
    • H01P1/022Bends; Corners; Twists in waveguides of polygonal cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/003Coplanar lines
    • H01P3/006Conductor backed coplanar waveguides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026Coplanar striplines [CPS]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/148Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/365Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、複数の絶縁体層が積層されて構成された多層基板に関する。
従来の多層基板に関する発明としては、例えば、特許文献1に記載のフレキシブル基板が知られている。図7は、特許文献1に記載のフレキシブル基板510の分解図である。
フレキシブル基板510は、誘電体素体512、信号線520及びグランド導体522,524を備えている。誘電体素体512は、誘電体シート518a〜518cが上側から下側へとこの順に積層されて構成されている。信号線520は、誘電体シート518bの表面に設けられている。グランド導体522は、誘電体シート518aの表面に設けられている。グランド導体524は、誘電体シート518cの裏面に設けられている。これにより、信号線520及びグランド導体522,524は、ストリップライン構造をなしている。
ところで、フレキシブル基板510において、マイクロストリップライン構造を構成したい場合には、例えば、誘電体シート518a及びグランド導体522を取り除くことが考えられる。これにより、信号線520及びグランド導体524は、マイクロストリップライン構造をなすようになる。
しかしながら、本願発明者は、上記のようなマイクロストリップライン構造を有するフレキシブル基板では、フレキシブル基板に外力が加わった場合やフレキシブル基板の温度が変化した場合等に、誘電体シート518bと誘電体シート518cとの境界において層間剥離が発生しやすいことを発見した。
特開2014−86655号公報
そこで、本発明の目的は、層間剥離の発生を抑制できる多層基板を提供することである。
本発明の一形態に係る多層基板は、第1の主面及び第2の主面を有する第1の絶縁体層と第3の主面及び第4の主面を有する第2の絶縁体層とを少なくとも含む複数の絶縁体層が積層方向に積層されることにより構成され、かつ、可撓性を有する素体と、第1の導体層と、第2の導体層と、を備えており、前記第2の主面と前記第3の主面とは接触しており、前記第2の主面及び前記第3の主面には面状または線状の導体層が設けられておらず、前記第1の導体層は、前記第1の主面に設けられ、前記第2の導体層は、前記第4の主面に設けられ、前記複数の絶縁体層が前記第1の絶縁体層及び前記第2の絶縁体層以外の1以上の別の絶縁体層を含む場合には、該1以上の別の絶縁体層には導体層が設けられておらず、前記第1の主面の面積に対する前記第1の導体層の面積の割合は、前記第4の主面の面積に対する前記第2の導体層の面積の割合よりも小さく、前記第1の絶縁体層の厚みは、前記第2の絶縁体層の厚みよりも小さく、前記第1の絶縁体層の材料と前記第2の絶縁体層の材料とは同じであること、を特徴とする。
本発明によれば、多層基板の層間剥離の発生を抑制できる。
図1は、本発明の一実施形態に係る多層基板10の外観斜視図である。 図2は、本発明の一実施形態に係る多層基板10の分解斜視図である。 図3は、図1のA−Aにおける断面構造図である。 図4は、多層基板10が折り曲げ加工される際の説明図である。 図5は、多層基板10が用いられた電子機器50の一部を抽出した図である。 図6Aは、表面が上側に突出するように曲がった際の多層基板10の断面構造図である。 図6Bは、表面が下側に出するように曲がった際の多層基板10の断面構造図である。 図6Cは、変形例に係る多層基板10aの断面構造図及び拡大図である。 図6Dは、多層基板10aの製造時の工程断面図である。 図6Eは、多層基板10aの製造時の工程断面図である。 図6Fは、多層基板10aの右端近傍及びコネクタ100bの断面構造図である。 図7は、特許文献1に記載のフレキシブル基板510の分解図である。
(実施形態)
<多層基板の構成>
以下に、本発明の一実施形態に係る多層基板10の構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る多層基板10の外観斜視図である。図2は、本発明の一実施形態に係る多層基板10の分解斜視図である。図3は、図1のA−Aにおける断面構造図である。以下では、多層基板10の積層方向を上下方向と定義する。また、上側から見たときに、多層基板10が延在している方向を左右方向と定義し、上下方向及び左右方向に直交する方向を前後方向と定義する。上下方向、左右方向及び前後方向は互いに直交している。
多層基板10は、携帯電話等の電子機器内に設けられ、例えば、2つの回路基板を接続する信号線路である。多層基板10は、表面及び裏面を有する帯状をなすフレキシブル基板であり、図1及び図2に示すように、素体12、信号線路導体層18a,18b、グランド導体層20a,20b,22及びビアホール導体v1〜v4を備えている。なお、図2では、ビアホール導体v1〜v4については、代表的なビアホール導体にのみ参照符号を付した。
素体12は、左右方向に延在する帯状をなしており、可撓性を有している。また、素体12は、図1及び図2に示すように、保護層15a、絶縁体シート16a,16b及び保護層15b(複数の絶縁体層の一例)が上側から下側へとこの順に積層されて構成されている。以下では、素体12の上側の主面を表面と称し、素体12の下側の主面を裏面と称す。
絶縁体シート16a,16b(第1の絶縁体層及び第2の絶縁体層の一例)は、上側から見たときに、左右方向に延在する帯状をなしており、素体12と同じ形状をなしている。絶縁体シート16a,16bは、ポリイミドや液晶ポリマ等の可撓性を有する熱可塑性樹脂により作製されている絶縁体層である。図3に示すように、絶縁体シート16aの厚みd1は、絶縁体シート16bの厚みd2よりも小さい。絶縁体シート16aは、上側の主面(第1の主面の一例)及び下側の主面(第2の主面の一例)を有している。絶縁体シート16bは、上側の主面(第3の主面の一例)及び下側の主面(第4の主面の一例)を有している。以下では、絶縁体シート16a,16bの上側の主面を表面と称し、絶縁体シート16a,16bの下側の主面を裏面と称す。
絶縁体シート16aの裏面と絶縁体シート16bの表面とは接触している。本実施形態では、後述するように、絶縁体シート16a,16bは熱圧着されているので、絶縁体シート16aの裏面と絶縁体シート16bの表面とは溶着している。溶着とは、絶縁体シート16aの裏面と絶縁体シート16bの表面とが、加熱により溶融させられた後に冷却により固化させられることによって、一体化されることである。また、絶縁体シート16aの裏面及び絶縁体シート16bの表面には、グランド導体層や信号線路導体層のような面状又は線状の導体層が設けられていない。
信号線路導体層18a,18b及びグランド導体層20a,20b(第1の導体層の一例)は、図1及び図2に示すように、絶縁体シート16aの表面に設けられている。グランド導体層20a、信号線路導体層18a,18b及びグランド導体層20bは、左右方向に延在する直線状の導体層であり、後ろ側から前側へとこの順に並んでいる。従って、素体12が延在する方向と信号線路導体層18a,18b及びグランド導体層20a,20bが延在する方向とは同じである。
ここで、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面に設けられていることについてより詳細に説明する。信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面に設けられているとは、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面に固着していることを意味する。また、信号線路導体層18a,18b及びグランド導体層20a,20bが固着しているとは、絶縁体シート16aの表面にめっきにより形成された金属箔がパターニングされて信号線路導体層18a,18b及びグランド導体層20a,20bが形成されていることや、絶縁体シート16aの表面に張り付けられた金属箔がパターニングされて信号線路導体層18a,18b及びグランド導体層20a,20bが形成されていること等により、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面からアンカー効果によって剥離しにくくなっていることを意味する。また、信号線路導体層18a,18b及びグランド導体層20a,20bの表面には平滑化が施されるので、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aに接している面の表面粗さは信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aに接していない面の表面粗さよりも大きくなる。
グランド導体層22(第2の導体層の一例)は、図2に示すように、絶縁体シート16bの裏面に設けられている。グランド導体層22は、左右方向に延在する面状の導体層であり、絶縁体シート16bの裏面の大部分を覆っている。これにより、グランド導体層22は、上側から見たときに、信号線路導体層18a,18b及びグランド導体層20a,20bと重なっている。グランド導体層22が絶縁体シート16bの裏面に設けられている点については、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面に設けられている点と同じであるので、説明を省略する。
また、信号線路導体層18a,18b及びグランド導体層20a,20bは、絶縁体シート16aの表面の一部を覆っており、グランド導体層22は、絶縁体シート16bの裏面の大部分を覆っている。従って、絶縁体シート16aの表面の面積に対する信号線路導体層18a,18b及びグランド導体層20a,20bの面積の割合は、絶縁体シート16bの裏面の面積に対するグランド導体層22の面積の割合よりも小さい。
以上のような信号線路導体層18a,18b及びグランド導体層20a,20b,22は、銅箔等の金属箔により構成されている。
複数のビアホール導体v1(第1のビアホール導体の一例)は、絶縁体シート16aを上下方向に貫通している。複数のビアホール導体v2(第2のビアホール導体の一例)は、絶縁体シート16bを上下方向に貫通している。ビアホール導体v1,v2は、互いに接続されることにより1本のビアホール導体を構成しており、グランド導体層20aとグランド導体層22とを接続している。また、複数のビアホール導体v1,v2は、等間隔に左右方向に一列に配置されている。
複数のビアホール導体v3(第1のビアホール導体の一例)は、絶縁体シート16aを上下方向に貫通している。複数のビアホール導体v4(第2のビアホール導体の一例)は、絶縁体シート16bを上下方向に貫通している。ビアホール導体v3,v4は、互いに接続されることにより1本のビアホール導体を構成しており、グランド導体層20bとグランド導体層22とを接続している。また、複数のビアホール導体v3,v4は、等間隔に左右方向に一列に配置されている。
以上のような複数のビアホール導体v1〜v4は、例えば、Cu−Sn系の導電性ペーストが焼結されることにより形成される。
保護層15a(別の絶縁体層の一例)は、絶縁体シート16aの表面の大部分を覆っている絶縁体層である。ただし、保護層15aは、絶縁体シート16aの左端近傍及び右端近傍を覆っていない。これにより、信号線路導体層18a,18bの両端及びグランド導体層20a,20bの両端は、素体12外に露出しており、コネクタとの接続のための外部電極として機能する。保護層15aは、エポキシ樹脂等の樹脂により作製される。
保護層15b(別の絶縁体層の一例)は、絶縁体シート16bの裏面の全面を覆っている絶縁体層である。保護層15bは、エポキシ樹脂等の樹脂により作製される。グランド導体層22は、保護層15bに対して固着していないか、又は、絶縁体シート16bの裏面よりも弱く保護層15bに対して固着している。
また、保護層15a,15bには、導体パターンが設けられていない。保護層15a,15bに導体パターンが設けられていないとは、保護層15a,15bにインダクタやコンデンサ等の回路素子を構成する導体層や、配線やグランド導体等の導体層、ビアホール導体等の層間接続導体が設けられていないことを意味する。ただし、保護層15a,15bには、方向識別マーク等の電気回路的に意義のない導体層は設けられていてもよい。
また、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の弾性率と絶縁体シート16a,16b及び保護層15a,15bを構成する材料の弾性率とは異なる。本実施形態では、信号線路導体層18a,18b及びグランド導体層20a,20b,22の材料は銅であり、絶縁体シート16a,16bの材料は液晶ポリマであり、保護層15a,15bの材料はエポキシ樹脂である。よって、信号線路導体層18a,18b及びグランド導体層20a,20b,22の材料の弾性率は、絶縁体シート16a,16b及び保護層15a,15bを構成する材料の弾性率よりも大きい。これにより、信号線路導体層18a,18b及びグランド導体層20a,20b,22は、絶縁体シート16a,16b及び保護層15a,15bよりも変形しにくくなっている。
また、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数と絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数とは異なる。本実施形態では、信号線路導体層18a,18b及びグランド導体層20a,20b,22の材料の線膨張係数は、絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数よりも小さい。
以上のように構成された多層基板10は、例えば、電子機器内において2つの回路基板を接続する際に用いられる。図4は、多層基板10が折り曲げ加工される際の説明図である。図5は、多層基板10が用いられた電子機器50の一部を抽出した図である。
多層基板10は、図4及び図5に示すように、折り曲げ加工が施されて用いられる。より詳細には、多層基板10は、左右方向の中央近傍において、表面が谷折りされると共に表面が山折りされることにより、クランク状をなしている。このように多層基板10を2箇所において折り曲げるために、図4に示すように、段差を有するツールT1,T2により上下両側から多層基板10を挟む。この際、ツールT1,T2に内蔵されたヒータ等の加熱手段により多層基板10を加熱し、冷却する。これにより、多層基板10が塑性変形し、多層基板10に折り曲げ加工が施される。
電子機器50は、図5に示すように、回路基板200a,200b及びコネクタ100a,100bを備えている。回路基板200bは、回路基板200aの右側に設けられている。また、回路基板200bの上側の主面は、回路基板200aの上側の主面よりも上側に位置している。
コネクタ100a,100bはそれぞれ、回路基板200a,200bの上側の主面に実装されている。そして、多層基板10の左端がコネクタ100aに対して挿入されることにより多層基板10とコネクタ100aとが電気的に接続され、多層基板10の右端がコネクタ100bに対して挿入されることにより多層基板10とコネクタ100bとが電気的に接続される。このように、多層基板10は、折り曲げられた形状に塑性変形が施され、更に、可撓性を有している。そのため、多層基板10は、異なる高さに位置する2つのコネクタ100a,100bを接続することが可能である。以上のような多層基板10では、信号線路導体層18a,18bにはデジタル信号が伝送される。また、信号線路導体層18a,18bは、差動伝送線路として用いられる。
<多層基板の製造方法>
以下に、多層基板10の製造方法について図面を参照しながら説明する。以下では、一つの多層基板10が作製される場合を例にとって説明するが、実際には、大判の絶縁体シートが積層及びカットされることにより、同時に複数の多層基板10が作製される。
まず、液晶ポリマ等の熱可塑性樹脂により作製された絶縁体シート16a,16bを準備する。次に、絶縁体シート16a,16bの一方の主面の全面に銅箔を形成する。具体的には、絶縁体シート16aの表面及び絶縁体シート16bの裏面のそれぞれに銅箔を張り付ける。更に、絶縁体シート16a,16bの銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。なお、銅箔以外の金属箔が用いられてもよい。
次に、絶縁体シート16aの表面上に形成された銅箔をパターニングすることにより、図2に示すように、信号線路導体層18a,18b及びグランド導体層20a,20bを絶縁体シート16aの表面上に形成する。具体的には、絶縁体シート16aの表面の銅箔上に、図2に示す信号線路導体層18a,18b及びグランド導体層20a,20bと同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、洗浄液(レジスト除去液)を吹き付けてレジストを除去する。これにより、図2に示すような、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aの表面上にフォトリソグラフィ工程により形成される。
次に、図2に示すように、グランド導体層22を絶縁体シート16bの裏面上に形成する。なお、グランド導体層22の形成工程は、信号線路導体層18a,18b及びグランド導体層20a,20bの形成工程と同じであるので説明を省略する。
次に、絶縁体シート16a,16bにおけるビアホール導体v1〜v4が形成される位置に、絶縁体シート16aの裏面及び絶縁体シート16bの表面からレーザービームを照射して、貫通孔を形成する。更に、貫通孔に対して、Cu−Sn系の導電性ペーストを充填する。
次に、絶縁体シート16a,16bを積層し圧着する。具体的には、絶縁体シート16a,16bを積層した後、絶縁体シート16a,16bに対して加圧処理及び加熱処理(すなわち、熱圧着)を施す。加圧処理は、上下方向から絶縁体シート16a,16bを挟むことにより行う。絶縁体シート16a,16bに対して加圧処理及び加熱処理が施されることにより、絶縁体シート16a,16bが軟化すると共に、貫通孔内の導電性ペーストが固化する。これにより、絶縁体シート16a,16bが接合されると共に、ビアホール導体v1〜v4が形成される。
次に、絶縁体シート16aの表面及び絶縁体シート16bの裏面のそれぞれに樹脂(レジスト)ペーストをスクリーン印刷により塗布することにより、保護層15a,15bを形成する。以上の工程を経て、多層基板10が完成する。
<効果>
本実施形態に係る多層基板10によれば、絶縁体シート16aと絶縁体シート16bとの境界において層間剥離が発生することを抑制できる。図6Aは、表面が上側に突出するように曲がった際の多層基板10の断面構造図である。図6Bは、表面が下側に突出するように曲がった際の多層基板10の断面構造図である。
電子機器50が落下等により衝撃を受けた場合には、多層基板10が図6A及び図6Bに示すように曲るおそれがある。以下では、図6Aのように多層基板10の表面が上側に突出するように曲った場合を例に挙げて説明する。この場合、信号線路導体層18a,18b及びグランド導体層20a,20b,22が上側に突出するように湾曲する。信号線路導体層18a,18b及びグランド導体層20a,20b,22の材料の弾性率は、絶縁体シート16a,16bの材料の弾性率よりも大きい。そのため、信号線路導体層18a,18b及びグランド導体層20a,20b,22は、絶縁体シート16a,16bよりも変形しにくい。よって、信号線路導体層18a,18b及びグランド導体層20a,20bと絶縁体シート16aとの界面αでは、信号線路導体層18a,18b及びグランド導体層20a,20bから絶縁体シート16aに大きな力F1が加わる。力F1は、界面αから上側に離れるにしたがって弱くなっていく。同様に、グランド導体層22と絶縁体シート16bとの界面βでは、グランド導体層22から絶縁体シート16bに大きな力F2が加わる。力F2は、界面βから離れるにしたがって弱くなっていく。
ここで、絶縁体シート16aの表面の面積に対する信号線路導体層18a,18b及びグランド導体層20a,20bの面積の割合は、絶縁体シート16bの裏面の面積に対するグランド導体層22の面積の割合よりも小さい。従って、力F1は力F2よりも小さい。そのため、絶縁体シート16a,16bにおける下半分の領域の方が絶縁体シート16a,16bにおける上半分の領域よりも大きな力が発生している。
そこで、多層基板10では、絶縁体シート16aの厚みd1は絶縁体シート16bの厚みd2よりも小さくなっている。これにより、絶縁体シート16aと絶縁体シート16bとの境界は、絶縁体シート16a,16bの上半分に位置するようになり、大きな力を受けにくくなる。その結果、絶縁体シート16aと絶縁体シート16bとの境界において層間剥離が発生することが抑制される。なお、図6Bのように多層基板10の表面が下側に突出するように曲った場合においても、多層基板10の表面が上側に突出するように曲った場合と同じことが言える。
また、本実施形態に係る多層基板10によれば、以下の理由によっても、絶縁体シート16aと絶縁体シート16bとの境界において層間剥離が発生することを抑制できる。
多層基板10では、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数と絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数とは異なる。以下では、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数が絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数よりも小さい場合を例に挙げて説明する。
電子機器50の温度上昇によって多層基板10が加熱されると、信号線路導体層18a,18b、グランド導体層20a,20b,22、絶縁体シート16a,16b及び保護層15a,15bに伸びが発生する。信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数は、絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数よりも小さい。そのため、信号線路導体層18a,18b及びグランド導体層20a,20b,22の伸び量は絶縁体シート16a,16b及び保護層15a,15bの伸び量よりも小さい。このように、信号線路導体層18a,18b及びグランド導体層20a,20b,22の伸び量と絶縁体シート16a,16b及び保護層15a,15bの伸び量とに差が生じると、これらの界面において絶縁体シート16a,16bが伸びることを妨げる拘束力が生じる。
ただし、絶縁体シート16aの表面の面積に対する信号線路導体層18a,18b及びグランド導体層20a,20bの面積の割合は、絶縁体シート16bの裏面の面積に対するグランド導体層22の面積の割合よりも小さい。従って、絶縁体シート16aの表面が伸びることを信号線路導体層18a,18b及びグランド導体層20a,20bが妨げる拘束力は、絶縁体シート16bの裏面が伸びることをグランド導体層22が妨げる拘束力よりも小さくなる。そのため、絶縁体シート16bの伸び量は絶縁体シート16aの伸び量よりも小さい。その結果、多層基板10は、図6Aに示すように表面が上側に突出するように湾曲する。
表面が上側に突出するように多層基板10が湾曲すると、界面αでは、信号線路導体層18a,18b及びグランド導体層20a,20bから絶縁体シート16aに大きな力F3が加わり、界面βでは、グランド導体層22から絶縁体シート16bに大きな力F4が加わる。
ここで、絶縁体シート16aの表面の面積に対する信号線路導体層18a,18b及びグランド導体層20a,20bの面積の割合は、絶縁体シート16bの裏面の面積に対するグランド導体層22の面積の割合よりも小さい。従って、力F3は力F4よりも小さい。そのため、絶縁体シート16a,16bにおける下半分の領域の方が絶縁体シート16a,16bにおける上半分の領域よりも大きな力が発生している。
そこで、多層基板10では、絶縁体シート16aの厚みd1は絶縁体シート16bの厚みd2よりも小さくなっている。これにより、絶縁体シート16aと絶縁体シート16bとの境界は、絶縁体シート16a,16bの上半分に位置するようになり、大きな力を受けにくくなる。その結果、絶縁体シート16aと絶縁体シート16bとの境界において層間剥離が発生することが抑制される。
なお、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数が絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数よりも大きい場合には、多層基板10は、図6Bに示すように、表面が下側に突出するように湾曲する。この場合も、信号線路導体層18a,18b及びグランド導体層20a,20b,22を構成する材料の線膨張係数が絶縁体シート16a,16b及び保護層15a,15bを構成する材料の線膨張係数よりも小さい場合と同じ理由により、絶縁体シート16aと絶縁体シート16bとの境界において層間剥離が発生することが抑制される。
また、多層基板10によれば、グランド導体層20a,20bとグランド導体層22とを接続する層間接続導体にビアホール導体v1〜v4を用いることができる。より詳細には、多層基板10において、2層の絶縁体シート16a,16bを用いる代わりに、1層の絶縁体シートを用いることが考えられる。以下では、1層の絶縁体シートが用いられた多層基板を比較例に係る多層基板と呼ぶ。比較例に係る多層基板では、1層の絶縁体シートの表面に信号線路導体層18a,18b及びグランド導体層20a,20bが設けられ、1層の絶縁体シートの裏面にグランド導体層22が設けられる。そして、1層の絶縁体シートを上下方向に貫通する層間接続導体により、グランド導体層20a,20bとグランド導体層22とが接続される。
しかしながら、比較例に係る多層基板では、層間接続導体として、ビアホール導体を用いることが困難であり、スルーホール導体を用いる必要がある。より詳細には、比較例に係る多層基板では、絶縁体シートの両面に金属箔が設けられている。そのため、ビアホール導体を形成する際には、絶縁体シートにレーザービームを照射して、一方の金属箔及び絶縁体層を貫通し、かつ、他方の金属箔を貫通しない貫通孔を形成する。そして、貫通孔に導電性ペーストを充填する。そのため、レーザービームの強度の調整が難しい。具体的には、レーザービームの強度が強すぎると他方の金属箔を貫通孔が貫通してしまう。この場合には、導電性ペーストが貫通孔から漏れてしまう。一方、レーザービームの強度が弱すぎると絶縁体シートを貫通孔が貫通しない。この場合には、ビアホール導体と金属箔との間で接続不良が発生する。
そこで、多層基板10では、絶縁体シート16aの表面に信号線路導体層18a,18b及びグランド導体層20a,20bが設けられ、絶縁体シート16bの裏面にグランド導体層22が設けられる。その結果、絶縁体シート16aの裏面及び絶縁体シート16bの表面からレーザービームを照射して、貫通孔を形成することが可能である。その結果、多層基板10では、グランド導体層20a,20bとグランド導体層22とを接続する層間接続導体にビアホール導体v1〜v4を用いることができる。
(変形例)
以下に、変形例に係る多層基板10aについて図面を参照しながら説明する。図6Cは、変形例に係る多層基板10aの断面構造図及び拡大図である。図6Cは、図1のA−Aにおける断面構造図に相当する。
多層基板10aは、信号線路導体層18a,18b及びグランド導体層20a,20bの一部が絶縁体シート16aに埋没している点、及び、グランド導体層22の一部が絶縁体シート16bに埋没している点において多層基板10と相違する。以下に係る相違点を中心に多層基板10について説明する。また、図3では、信号線路導体層18a,18b及びグランド導体層20a,20b、22の上面の表面粗さと下面の表面粗さとの差を表現していない。一方、図6Cでは、信号線路導体層18a,18b及びグランド導体層20a,20b、22の上面の表面粗さと下面の表面粗さとの差を表現した。
図6Cに示すように、信号線路導体層18a,18b及びグランド導体層20a,20bの下面近傍は、絶縁体シート16aに埋没している。より詳細には、信号線路導体層18a,18b及びグランド導体層20a,20bは、D2の厚みだけ絶縁体シート16aに埋没しており、D1の厚みだけ絶縁体シート16aから上側に突出している。そして、D1とD2との間には、D1<D2の関係が成立している。
また、グランド導体層22の上面近傍は、絶縁体シート16bに埋没している。より詳細には、グランド導体層22は、D2の厚みだけ絶縁体シート16bに埋没しており、D1の厚みだけ絶縁体シート16bから上側に突出している。そして、D1とD2との間には、D1<D2の関係が成立している。多層基板10aのその他の構成は、多層基板10と同じであるので説明を省略する。
次に、多層基板10aの製造方法について説明する。図6D及び図6Eは、多層基板10aの製造時の工程断面図である。なお、多層基板10aの製造方法において、絶縁体シート16a,16bの圧着工程以外は、多層基板10の製造方法と同じである。そのため、以下では、圧着工程のみ説明し、他の工程の説明については省略する。
図6Dに示すように、絶縁体シート16a,16bを積層する。この段階では、信号線路導体層18a,18b及びグランド導体層20a,20bは、絶縁体シート16aに埋没しておらず、絶縁体シート16aの表面上に位置している。同様に、グランド導体層22は、絶縁体シート16bに埋没しておらず、絶縁体シート16bの裏面上に位置している。
次に、図6Cに示すように、絶縁体シート16a,16bに対して加圧処理及び加熱処理(すなわち、熱圧着)を施す。この際、多層基板10の製造時よりも大きな力で金型を押すことにより熱圧着を施す。これにより、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aに押し込まれて絶縁体シート16aに埋没する。同様に、グランド導体層22が絶縁体シート16bに押し込まれて絶縁体シート16bに埋没する。
以上のように構成された多層基板10aは、多層基板10と同じ作用効果を奏することができる。
また、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aに埋没しているので、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aから剥離することが抑制される。同様に、グランド導体層22が絶縁体シート16bに埋没しているので、グランド導体層22が絶縁体シート16bから剥離することが抑制される。本実施形態では、D1<D2の関係が成立している。すなわち、信号線路導体層18a,18b及びグランド導体層20a,20bにおいて、絶縁体シート16aに埋没している量が絶縁体シート16aに埋没していない量よりも大きい。これにより、信号線路導体層18a,18b及びグランド導体層20a,20bの剥離がより効果的に抑制されるようになる。同様に、グランド導体層22において、絶縁体シート16bに埋没している量が絶縁体シート16bに埋没していない量よりも大きい。これにより、グランド導体層22の剥離がより効果的に抑制されるようになる。
また、多層基板10aによれば、保護層15aの材料の選択肢が広がる。より詳細には、多層基板10では、信号線路導体層18aと信号線路導体層18bとの間には、保護層15aが存在している。一方、多層基板10aでは、信号線路導体層18aと信号線路導体層18bとの間には、保護層15a及び絶縁体シート16aが存在している。絶縁体シート16aの材料には、液晶ポリマ等の比較的に比誘電率が低い材料が用いられる。そのため、信号線路導体層18aと信号線路導体層18bとの間の比誘電率は、多層基板10aの方が多層基板10よりも低くなる。すなわち、信号線路導体層18aと信号線路導体層18bとの間の容量は、多層基板10aの方が多層基板10よりも小さくなる。そこで、多層基板10aの保護層15aの比誘電率を多層基板10の保護層15aの比誘電率よりも高くしてもよい。また、信号線路導体層18aと信号線路導体層18bとの間の容量は小さいことが好ましいので、多層基板10aの保護層15aの比誘電率を多層基板10の保護層15の比誘電率と等しくしてもよい。すなわち、多層基板10aでは、保護層15aの比誘電率の自由度が高くなる。その結果、多層基板10aでは、保護層15aの材料の選択肢が広がる。
また、多層基板10aでは、多層基板10aをコネクタ100a,100bにスムーズに挿入することができる。以下に、多層基板10aをコネクタ100bに挿入する場合を例に挙げて説明する。図6Fは、多層基板10aの右端近傍及びコネクタ100bの断面構造図である。
多層基板10aの右端は、コネクタ100bの凹部に挿入される。コネクタ100bの凹部内には、端子300が設けられている。端子300は、上側から信号線路導体層18a,18b及びグランド導体層20a,20bに接触する。
ここで、信号線路導体層18a,18b及びグランド導体層20a,20bと絶縁体シート16aの上面との間には段差が存在する。そのため、多層基板10aの挿入時には、端子300が段差において引っかかる恐れがある。ただし、多層基板10aでは、信号線路導体層18a,18b及びグランド導体層20a,20bの一部が絶縁体シート16aに埋没している。そのため、信号線路導体層18a,18b及びグランド導体層20a,20bと絶縁体シート16aの上面との間の段差が小さくなる。その結果、端子300が段差において引っかかることが抑制され、多層基板10aをコネクタ100bにスムーズに挿入することができる。更に、端子300が段差において引っかかることが抑制されると、多層基板10aの挿入時に、信号線路導体層18a,18b及びグランド導体層20a,20bが端子300から受ける力が小さくなる。その結果、信号線路導体層18a,18b及びグランド導体層20a,20bが絶縁体シート16aから剥離することが抑制される。なお、多層基板10aをコネクタ100aに挿入する場合については、多層基板10aをコネクタ100bに挿入する場合と同じであるので説明を省略する。
(その他の実施形態)
本発明に係る多層基板は、前記多層基板10,10aに限らず、その要旨の範囲内において変更可能である。なお、多層基板10,10aの構成を任意に組み合わせてもよい。
なお、素体12は、保護層15a,15bを含んでいなくてもよい。すなわち、素体12は、少なくとも絶縁体シート16a,16bを含んでいればよい。ただし、保護層15a,15bの代わりに、絶縁体シート16a,16bと同じ材料により作製された絶縁体層が設けられていてもよい。
また、多層基板10,10aにおいて、絶縁体シート16aの表面には、信号線路導体層18a,18b及びグランド導体層20a,20bが設けられているとしたが、その他の導体層(例えば、インダクタ導体層やコンデンサ導体層など)が設けられていてもよい。同様に、絶縁体シート16bの裏面には、グランド導体層22が設けられているとしたが、その他の導体層(例えば、インダクタ導体層やコンデンサ導体層など)が設けられていてもよい。
また、ビアホール導体v1〜v4は必ずしも設けられていなくてもよい。
また、多層基板10,10aは、2つの回路基板を接続する信号線路であるが、例えば、表面上に電子部品が実装される回路基板であってもよい。
以上のように、本発明は、多層基板に有用であり、特に、層間剥離の発生を抑制できる点において優れている。
10,10a:多層基板
12:素体
15a,15b:保護層
16a,16b:絶縁体シート
18a,18b:信号線路導体層
20a,20b,22:グランド導体層
v1〜v4:ビアホール導体
α,β:界面

Claims (6)

  1. 第1の主面及び第2の主面を有する第1の絶縁体層と第3の主面及び第4の主面を有する第2の絶縁体層とを少なくとも含む複数の絶縁体層が積層方向に積層されることにより構成され、かつ、可撓性を有する素体と、
    第1の導体層と、
    第2の導体層と、
    を備えており、
    前記第2の主面と前記第3の主面とは接触しており、
    前記第2の主面及び前記第3の主面には面状又は線状の導体層が設けられておらず、
    前記第1の導体層は、前記第1の主面に設けられ、
    前記第2の導体層は、前記第4の主面に設けられ、
    前記複数の絶縁体層が前記第1の絶縁体層及び前記第2の絶縁体層以外の1以上の別の絶縁体層を含む場合には、該1以上の別の絶縁体層には導体層が設けられておらず、
    前記第1の主面の面積に対する前記第1の導体層の面積の割合は、前記第4の主面の面積に対する前記第2の導体層の面積の割合よりも小さく、
    前記第1の絶縁体層の厚みは、前記第2の絶縁体層の厚みよりも小さく、
    前記第1の絶縁体層の材料と前記第2の絶縁体層の材料とは同じであること、
    を特徴とする多層基板。
  2. 前記第1の導体層及び前記第2の導体層を構成する材料の弾性率と前記第1の絶縁体層及び前記第2の絶縁体層を構成する材料の弾性率とは異なること、
    を特徴とする請求項1に記載の多層基板。
  3. 前記第1の導体層及び前記第2の導体層を構成する材料の線膨張係数と前記第1の絶縁体層及び前記第2の絶縁体層を構成する材料の線膨張係数とは異なること、
    を特徴とする請求項1又は請求項2のいずれかに記載の多層基板。
  4. 前記第1の絶縁体層を前記積層方向に貫通する第1のビアホール導体と、
    前記第2の絶縁体層を前記積層方向に貫通する第2のビアホール導体と、
    を更に備えており、
    前記第1のビアホール導体と前記第2のビアホール導体とは、互いに接続されることにより、前記第1の導体層と前記第2の導体層とを接続していること、
    を特徴とする請求項1ないし請求項3のいずれかに記載の多層基板。
  5. 前記第1の導体層は、線状の信号線路導体層を含んでおり、
    前記第2の導体層は、面状のグランド導体層を含んでいること、
    を特徴とする請求項1ないし請求項4のいずれかに記載の多層基板。
  6. 前記素体は帯状をなしていること、
    を特徴とする請求項5に記載の多層基板。
JP2017545184A 2015-10-13 2016-10-06 多層基板 Active JP6508354B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015201688 2015-10-13
JP2015201688 2015-10-13
JP2016168663 2016-08-31
JP2016168663 2016-08-31
PCT/JP2016/079871 WO2017065094A1 (ja) 2015-10-13 2016-10-06 多層基板

Publications (2)

Publication Number Publication Date
JPWO2017065094A1 JPWO2017065094A1 (ja) 2018-02-01
JP6508354B2 true JP6508354B2 (ja) 2019-05-08

Family

ID=58517604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545184A Active JP6508354B2 (ja) 2015-10-13 2016-10-06 多層基板

Country Status (4)

Country Link
US (1) US10644371B2 (ja)
JP (1) JP6508354B2 (ja)
CN (1) CN207560432U (ja)
WO (1) WO2017065094A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN211606926U (zh) * 2017-10-03 2020-09-29 株式会社村田制作所 内插器以及电子设备
CN215453372U (zh) * 2018-12-13 2022-01-07 株式会社村田制作所 树脂多层基板
JP7435751B2 (ja) * 2020-04-14 2024-02-21 株式会社村田製作所 多層基板
WO2022239789A1 (ja) * 2021-05-12 2022-11-17 日本精機株式会社 配線部材と、この配線部材を用いる装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
JP4919755B2 (ja) * 2006-10-02 2012-04-18 日東電工株式会社 配線回路基板および電子機器
WO2014057759A1 (ja) * 2012-10-12 2014-04-17 株式会社村田製作所 高周波信号伝送線路及び電子機器
JP2014086655A (ja) * 2012-10-26 2014-05-12 Murata Mfg Co Ltd フレキシブル基板
CN204424415U (zh) 2012-10-31 2015-06-24 株式会社村田制作所 高频信号线路
WO2014125988A1 (ja) * 2013-02-13 2014-08-21 株式会社村田製作所 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
JP6031727B2 (ja) * 2013-06-14 2016-11-24 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及び電子部品

Also Published As

Publication number Publication date
US20180145391A1 (en) 2018-05-24
CN207560432U (zh) 2018-06-29
US10644371B2 (en) 2020-05-05
JPWO2017065094A1 (ja) 2018-02-01
WO2017065094A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6508354B2 (ja) 多層基板
US9167685B2 (en) Circuit board
EP2187720A1 (en) Flexible wiring board, and its manufacturing method
JP4756710B2 (ja) 屈曲式リジットプリント配線板およびその製造方法
US7338892B2 (en) Circuit carrier and manufacturing process thereof
JP5310421B2 (ja) フレキシブル配線基板の製造方法
JP6260748B2 (ja) 多層基板及びその製造方法
TWI519223B (zh) 多層配線基板之製造方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
US20150060114A1 (en) Rigid flexible pcb and method for manufacturing the same
TWI536888B (zh) 軟硬結合電路板的製作方法
US20110056732A1 (en) Flex-rigid wiring board and method for manufacturing the same
TWI472276B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP5524315B2 (ja) 多層フレキシブルプリント配線板を用いた表示素子モジュール
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
JP5201271B2 (ja) 回路基板及びその製造方法
JP2005236196A (ja) 多層型配線板の製造方法
JP6319447B2 (ja) 樹脂多層基板
JP2005158923A (ja) 多層プリント配線板の製造方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3188816U (ja) フレキシブル基板
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
JPH0423494A (ja) フレキシブルプリント配線板
JP6089614B2 (ja) 樹脂多層基板
JP2007311723A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150