WO2016047651A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2016047651A1
WO2016047651A1 PCT/JP2015/076847 JP2015076847W WO2016047651A1 WO 2016047651 A1 WO2016047651 A1 WO 2016047651A1 JP 2015076847 W JP2015076847 W JP 2015076847W WO 2016047651 A1 WO2016047651 A1 WO 2016047651A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power
duty
value
phase
Prior art date
Application number
PCT/JP2015/076847
Other languages
English (en)
French (fr)
Inventor
憲一 榊原
Original Assignee
ダイキン工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイキン工業株式会社 filed Critical ダイキン工業株式会社
Priority to CN201580046857.XA priority Critical patent/CN106605359B/zh
Priority to US15/510,718 priority patent/US9837929B2/en
Priority to ES15843810T priority patent/ES2886039T3/es
Priority to EP15843810.1A priority patent/EP3200337B1/en
Priority to BR112017004931-7A priority patent/BR112017004931B1/pt
Priority to AU2015322657A priority patent/AU2015322657B2/en
Publication of WO2016047651A1 publication Critical patent/WO2016047651A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F03MACHINES OR ENGINES FOR LIQUIDS; WIND, SPRING, OR WEIGHT MOTORS; PRODUCING MECHANICAL POWER OR A REACTIVE PROPULSIVE THRUST, NOT OTHERWISE PROVIDED FOR
    • F03GSPRING, WEIGHT, INERTIA OR LIKE MOTORS; MECHANICAL-POWER PRODUCING DEVICES OR MECHANISMS, NOT OTHERWISE PROVIDED FOR OR USING ENERGY SOURCES NOT OTHERWISE PROVIDED FOR
    • F03G7/00Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for
    • F03G7/08Mechanical-power-producing mechanisms, not otherwise provided for or using energy sources not otherwise provided for recovering energy derived from swinging, rolling, pitching or like movements, e.g. from the vibrations of a machine
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4225Arrangements for improving power factor of AC input using a non-isolated boost converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2201/00Indexing scheme relating to controlling arrangements characterised by the converter used
    • H02P2201/09Boost converter, i.e. DC-DC step up converter increasing the voltage between the supply and the inverter driving the motor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power converter having a power buffer circuit.
  • a full-wave rectifier circuit In order to obtain a DC voltage from a single-phase AC voltage input from a single-phase AC power supply, it is common to use a full-wave rectifier circuit. However, the output of the full-wave rectifier circuit has a power pulsation having a frequency twice that of the single-phase AC voltage. Therefore, in order to reduce this pulsation, a power buffer circuit that buffers power between the output side of the full-wave rectifier circuit and the load is required. For power buffering, for example, a capacitive element called a smoothing capacitor is required.
  • Non-Patent Document 1 discloses a technique in which a buffer capacitor is connected to a smoothing capacitor via a current reversible chopper to absorb pulsating power. With this technique, the total capacitance required for smoothing is greatly reduced by reducing the capacitance of the smoothing capacitor and allowing the voltage ripple on the buffer side.
  • Non-Patent Document 2 and Patent Document 1 disclose a technique of reducing the smoothing capacitor of Non-Patent Document 1 and connecting a buffer capacitor to a DC link via a switching element.
  • a direct conversion circuit is shown that generates a voltage source with such a technique and generates a high frequency link along with a power supply voltage.
  • Non-Patent Document 3 further discloses a technique for making the input waveform sinusoidal and increasing the efficiency.
  • the DC link voltage is lower than that of a normal single-phase rectifier circuit. This has a problem of increasing the current capacity of the power elements constituting the inverter.
  • Patent Document 2 proposes a technique for controlling the voltage of a DC link to a waveform obtained by full-wave rectification of a two-phase AC so that the average voltage utilization rate is 0.9 at maximum.
  • Non-Patent Documents 2 and 3 and Patent Documents 1 and 2 are based on the concept of power flow, and buffer the above-described power pulsation by a power buffer circuit, thereby supplying steady power to the inverter. To supply.
  • JP 2011-193678 A Japanese Patent No. 5454732 JP 2014-082926 A Japanese Patent Laying-Open No. 2015-084737
  • Patent Document 3 proposes a technique for generating a DC link voltage using a power supply side voltage and a power buffer circuit voltage. This makes it possible to boost the voltage of the DC link.
  • the voltage of the power buffer circuit is desirably suppressed to 1.2 or less of the peak value of the power supply voltage in view of the withstand voltage of the capacitor employed therein.
  • the power buffer circuit mainly shares power.
  • the power supplied from the full-wave rectifier circuit to the inverter is supplementary, and the trade-off between obtaining the high efficiency characteristic that is characteristic of the direct power converter and boosting the voltage of the DC link Will occur.
  • an object of the present application is to provide a technique for increasing the voltage of the DC link without increasing the power shared by the power buffer circuit.
  • the power conversion device includes a first power line (LH) and a second power line (LL) h; a single-phase AC voltage (Vin) is input and pulsating power (Pin) is supplied to the DC link.
  • a power buffer circuit (4) for outputting discharge power (Pc) to the link.
  • the input power (Pdc) input to the inverter (5) is a value obtained by subtracting the charging power from the sum of the pulsating power and the discharging power from the DC link (7) ( Pin + Pc ⁇ Pl), the charging power (Pl) takes a half value (Pin / 2) of the pulsating power (Pin), and the discharging power (Pc) is an AC component (Pin ⁇ ) of the pulsating power. ) To which the charging power is added (Pin ⁇ + Pl).
  • the converter (3) has a rectified voltage (Vrec) obtained by full-wave rectification of the single-phase AC voltage (Vin), the first power line (LH) higher than the second power line (LL).
  • the power buffer circuit (4) includes a capacitor (C4) and a switch (Sc) connected in series on the first power supply line side with respect to the capacitor between the first power supply line and the second power supply line. , D42) and a charging circuit (4b) for charging the capacitor.
  • the discharge duty (dc) which is the duty that the switch conducts, is the product of the peak value (Vm) of the single-phase AC voltage and the square of the cosine value of the phase of the single-phase AC voltage (cos 2 ( ⁇ t)). A value ((Vm / Vc) cos 2 ( ⁇ t)) divided by the voltage across the capacitor (Vc) is taken.
  • the converter conducts with a commutation duty (drec).
  • the DC voltage (Vdc) obtained by summing the product of the rectified voltage and the rectified duty (drec ⁇ Vrec) and the product of the both-ends voltage and the discharge duty (dc ⁇ Vc) is a cycle of the single-phase AC voltage. Fluctuates with a half of the period.
  • a second aspect of the power conversion device is the first aspect, wherein the rectification duty includes an absolute value (
  • a third aspect of the power conversion device according to the present invention is the first aspect, wherein the rectification duty is a value obtained by subtracting the discharge duty (dc) from 1 (1-dc).
  • a fourth aspect of the power conversion device is any one of the first to third aspects, wherein a ratio (Vc / Vm) of the both-ends voltage (Vc) to the peak value (Vm) is 1 or more and 1.2 or less.
  • a fifth aspect of the power converter according to the present invention is any one of the first to fourth aspects, wherein the inverter (5) is a direct current with the minimum value of the direct current voltage (Vdc) as an upper limit. / Perform AC conversion.
  • a sixth aspect of the power conversion device is any one of the first to fourth aspects, wherein the DC voltage has a basic period of 1/4 of the period of the single-phase AC. As fluctuates.
  • a seventh aspect of the power conversion device is any one of the first to fourth aspects, wherein the direct-current voltage is a section that divides the cycle of the single-phase alternating current into four equal parts. Among these, it fluctuates in a pair of non-adjacent sections, and is constant in another pair of sections.
  • DC voltage (Vdc) fluctuates with a cycle in which the discharge duty (dc) fluctuates.
  • the peak value / both-end voltage (Vm / Vc) that affects the discharge duty (dc) is increased (that is, the both-end voltage (Vc) is reduced), and the DC voltage (Vdc) is increased.
  • the both-end voltage (Vc) required for obtaining a desired DC voltage (Vdc) is lowered, and the breakdown voltage required for the capacitor (C4) is reduced.
  • FIG. 2 is a circuit diagram showing an equivalent circuit of the circuit shown in FIG. 1.
  • the graph which shows the commutation duty, the discharge duty, and the zero duty when the first correction of the duty and the second correction of the duty are adopted.
  • the graph which shows the phase dependence of various duties at the time of using the basic setting of a duty The graph which shows the case where the 1st correction of duty is used, and the case where the 2nd correction is used and the phase dependence of various duties.
  • FIG. 1 is a block diagram showing a configuration of a direct power converter to which the control method shown in the present embodiment is applied.
  • the direct power converter includes a converter 3, a power buffer circuit 4, an inverter 5, and a DC link 7.
  • the converter 3 is connected to the single-phase AC power source 1 through the filter 2, for example.
  • the filter 2 includes a reactor L2 and a capacitor C2.
  • Reactor L ⁇ b> 2 is provided between one of the two output ends of single-phase AC power supply 1 and converter 3.
  • the capacitor C2 is provided between the two output terminals of the single-phase AC power source 1.
  • the filter 2 removes the high frequency component of the current.
  • the filter 2 may be omitted. For the sake of simplicity, the following description will be made ignoring the function of the filter 2.
  • DC link 7 has DC power supply lines LH and LL.
  • the converter 3 employs a diode bridge, for example, and includes diodes D31 to D34.
  • the diodes D31 to D34 constitute a bridge circuit, and the single-phase AC voltage Vin, which is an input voltage input from the single-phase AC power supply 1, is converted into a rectified voltage Vrec by single-phase full-wave rectification, and this is converted to the DC power supply line LH. , LL.
  • a higher potential than the DC power supply line LL is applied to the DC power supply line LH.
  • An input current Iin flows into the converter 3 from the single-phase AC power source 1.
  • the power buffer circuit 4 has a discharge circuit 4 a and a charging circuit 4 b, and exchanges power with the DC link 7.
  • the discharge circuit 4a includes a capacitor C4, and the charging circuit 4b boosts the rectified voltage Vrec to charge the capacitor C4.
  • the discharge circuit 4a further includes a transistor (here, insulated gate bipolar transistor: hereinafter abbreviated as “IGBT”) Sc connected in reverse parallel to the diode D42.
  • the transistor Sc is connected in series between the DC power supply lines LH and LL on the DC power supply line LH side with respect to the capacitor C4.
  • the anti-parallel connection means that the forward directions are opposite to each other and are connected in parallel.
  • the forward direction of the transistor Sc is a direction from the DC power supply line LL to the DC power supply line LH
  • the forward direction of the diode D42 is a direction from the DC power supply line LH to the DC power supply line LL.
  • the transistor Sc and the diode D42 can be collectively viewed as one switch element (switch Sc).
  • Capacitor C4 is discharged by conduction of switch Sc, and power is given to DC link 7.
  • the charging circuit 4b includes, for example, a diode D40, a reactor L4, and a transistor (IGBT here) Sl.
  • the diode D40 includes a cathode and an anode, and the cathode is connected between the switch Sc and the capacitor C4.
  • Such a configuration is known as a so-called boost chopper.
  • Reactor L4 is connected between DC power supply line LH and the anode of diode D40.
  • Transistor S1 is connected between DC power supply line LL and the anode of diode D40.
  • a diode D41 is connected in reverse parallel to the transistor Sl, and both of them can be viewed as a single switch element (switch Sl). Specifically, the forward direction of the transistor S1 is a direction from the DC power supply line LH to the DC power supply line LL, and the forward direction of the diode D41 is a direction from the DC power supply line LL to the DC power supply line LH.
  • the capacitor C4 is charged by the charging circuit 4b, and a voltage Vc at both ends higher than the rectified voltage Vrec is generated in the capacitor C4. Specifically, energy is accumulated in the reactor L4 by flowing a current from the DC power supply line LH to the DC power supply line LL via the switch Sl, and then the energy passes through the diode D40 by turning off the switch Sl. And stored in the capacitor C4.
  • the diode D42 secures a reverse breakdown voltage when the voltage Vc at both ends is lower than the rectified voltage Vrec, and reversely conducts a current flowing back from the inductive load 6 to the DC link 7 when the inverter 5 is abnormally stopped.
  • the diode D41 is a diode for causing reverse breakdown voltage and reverse conduction, and is exemplified as a diode built in the transistor S1 realized by the IGBT, but the diode D41 itself is not involved in the circuit operation.
  • the inverter 5 converts the DC voltage between the DC power supply lines LH and LL into an AC voltage and outputs it to the output terminals Pu, Pv and Pw.
  • the inverter 5 includes six switching elements Sup, Svp, Swp, Sun, Svn, and Swn.
  • the switching elements Sup, Svp, Swp are respectively connected between the output terminals Pu, Pv, Pw and the DC power supply line LH, and the switching elements Sun, Svn, Swn are respectively connected to the output terminals Pu, Pv, Pw and the DC power supply line LL. Connected between.
  • the inverter 5 constitutes a so-called voltage source inverter and includes six diodes Dup, Dvp, Dwp, Dun, Dvn, Dwn.
  • the diodes Dup, Dvp, Dwp, Dun, Dvn, and Dwn are all arranged with the cathode facing the DC power supply line LH and the anode facing the DC power supply line LL.
  • the diode Dup is connected in parallel with the switching element Sup between the output terminal Pu and the DC power supply line LH.
  • the diodes Dvp, Dwp, Dun, Dvn, Dwn are connected in parallel with the switching elements Svp, Swp, Sun, Svn, Swn, respectively.
  • AC currents Iu, Iv, and Iw are output from the output terminals Pu, Pv, and Pw, respectively, and constitute a three-phase AC current.
  • IGBTs are employed for the switching elements Sup, Svp, Swp, Sun, Svn, and Swn.
  • the inductive load 6 is a rotating machine, for example, and is illustrated by an equivalent circuit indicating that it is an inductive load.
  • the reactor Lu and the resistor Ru are connected in series with each other, and one end of the series connection body is connected to the output end Pu.
  • the other ends of these series connection bodies are connected to each other.
  • the speed detection unit 9 detects the alternating currents Iu, Iv, Iw flowing through the inductive load 6, and from these, the rotational angular speed ⁇ m, the q-axis current Iq, and the d-axis The current Id is supplied to the control unit 10.
  • the control unit 10 inputs wave height values Vm and Im, a power source angular velocity ⁇ , and a rotational angular velocity command value ⁇ m *, which will be described later, and voltage command values Vu *, Based on Vv *, Vw * (which will be described later with reference to FIG. 20), the operation of the switching elements Sup, Svp, Swp, Sun, Svn, Swn of the inverter 5 is performed by arithmetic processing (not shown) (see, for example, Patent Document 1). Signals SSup, SSvp, SSwp, SSun, SSvn, SSwn for controlling the operations are obtained.
  • the control unit 10 also generates signals SSc and SSl for controlling the operations of the switches Sc and Sl, respectively, and these are generated based on the duties drec, dc, dz, and dl (see, for example, Patent Document 1).
  • the instantaneous input power Pin has an AC component ( ⁇ 1/2) ⁇ Vm ⁇ Im ⁇ cos (2 ⁇ t) indicated by the second term on the right side of the equation (1) (hereinafter also referred to as “AC component Pin ⁇ ”). . Therefore, in the following, the instantaneous input power Pin may be referred to as pulsating power Pin.
  • the power conversion device shown in FIG. 1 can be seen as follows.
  • DC link 7 includes DC power supply lines LH, LL;
  • Converter 3 receives a single-phase AC voltage Vin and outputs a pulsating power Pin;
  • the power buffer circuit 4 inputs the charging power Pl from the DC link 7 and outputs the discharging power Pc to the DC link 7;
  • FIG. 2 is a block diagram schematically showing the power balance in the direct power conversion apparatus shown in FIG.
  • the power buffered by the power buffer circuit 4 (hereinafter referred to as “buffering power Pbuf”) is equal to the power difference (Pc ⁇ Pl) obtained by subtracting the charging power Pl from the discharging power Pc.
  • Non-Patent Document 2 and Patent Document 1 different control is performed alternately every quarter cycle ((1/4) cycle) of the single-phase AC voltage Vin in order to cancel the AC component Pin ⁇ described above.
  • control is also referred to as “quarter cycle control” for convenience.
  • the maximum value of the voltage utilization rate remains at 1 / ⁇ 2.
  • the charging power Pl is half the pulsating power Pin
  • the discharging power Pc is the power obtained by subtracting the AC component Pin ⁇ from the charging power Pl.
  • the charging power Pl is power (1/2) ⁇ Pin distributed from the pulsating power Pin to the power buffer circuit 4 via the DC link 7 at a distribution ratio of 1/2.
  • discharge main period In a period in which Pc> Pl (that is, Pbuf> 0) (hereinafter also referred to as “discharge main period”), the discharge is mainly performed rather than charging, and a period in which Pc ⁇ Pl (that is, Pbuf ⁇ 0) is satisfied (hereinafter “charging main period”).
  • charging main period As understood from the equations (2) and (3), the period of (n + 1/4) ⁇ ⁇ ⁇ t ⁇ (n + 3/4) ⁇ is the charge main period, and (n + 3/4) ⁇ ⁇ ⁇ t ⁇ (n + 5) / 4)
  • the period of ⁇ is the discharge main period (n is an integer: the same applies hereinafter).
  • the voltage utilization rate can be set to 1 by determining the charging power Pl and the discharging power Pc in this way.
  • the rectified voltage Vrec represented by the equation (5) is applied to the output side of the converter 3.
  • the current irec1 is expressed by the following formula (7).
  • the current irec output from the converter 3 is equal to the sum of the current irec1 and the current il.
  • the discharge power Pc output from the power buffer circuit 4 is represented by the product Vc ⁇ ic. Therefore, in order for the discharge power Pc to satisfy the expression (3), the discharge current ic only needs to satisfy the following expression (9).
  • FIG. 3 shows an equivalent circuit of the circuit shown in FIG.
  • the equivalent circuit is introduced in Patent Document 1, for example.
  • the current irec1 is equivalently represented as a current irec1 passing through the switch Srec when it is turned on.
  • the discharge current ic is equivalently expressed as a current ic passing through the switch Sc when it is conductive.
  • the current flowing through the inductive load 6 through the inverter 5 is when the switch Sz is conducted. Is equivalently expressed as a zero-phase current iz that flows through this.
  • FIG. 3 shows a reactor L4, a diode D40, and a switch Sl that constitute the charging circuit 4b, and a current il flowing through the reactor L4 is appended.
  • the duty drec, dc, dz can be regarded as a current distribution ratio of the direct current Idc with respect to each current irec1, ic, iz. Since the duty drec is a duty that sets a period during which the converter 3 is connected to the DC link 7 and a current can flow to the inverter 5, it may be hereinafter referred to as a rectification duty drec. Since the duty dc is a duty for discharging the capacitor C4, it may be referred to as a discharge duty dc hereinafter. Since the duty dz is a duty through which the zero-phase current iz always flows regardless of the voltage output from the inverter 5, it may be hereinafter referred to as a zero duty dz.
  • the rectification duty drec and the discharge duty dc are set by the following equations (12) and (13), respectively.
  • equations (7), (9), (12), and (13) are adopted from the request of the power balance, and the input current Iin is made sinusoidal to satisfy the equation (1) that is the premise of the above equations.
  • Formula (8) is adopted from the request to make it.
  • the converter 3 When the converter 3 employs a diode bridge, the converter 3 cannot be actively switched at the rectification duty drec expressed by the equation (12). Therefore, the inverter i and the switch Sc are switched according to the zero duty dz and the discharge duty dc determined by the equations (11), (12), and (13), respectively, and thereby the current irec1 represented by the equation (7). Is obtained.
  • the inverter 5 cannot use the DC voltage in the DC link 7 during the period in which the zero-phase current iz flows. Therefore, the DC voltage used for power supply to the inverter 5 in the DC link 7 has a meaning in power conversion. In other words, an instantaneous DC voltage that the inverter 5 does not use for power conversion has no meaning in considering the voltage utilization rate. Therefore, the DC voltage Vdc that has meaning in power conversion can be expressed as follows.
  • the DC voltage Vdc can be regarded as a voltage applied to the DC link 7 as an average of the maximum value of the voltage that can be output by the inverter 5 with respect to the cycle for controlling the switching of the switches Sc and Sl and the inverter 5.
  • the inverter 5 can contribute to the voltage of the DC link 7 at a ratio of zero duty dz, the inverter 5 is insulated from one of the DC power supply lines LL and LH of the DC link 7 during the period corresponding to the zero duty dz. Because.
  • the DC voltage Vdc is added as a voltage generated at both ends of the inverter 5 and a current source Idc (which flows the DC current Idc) representing the load in FIG.
  • Equations (12) and (13) can be expressed as the following equations (16) and (17).
  • the duty drec, dc, dz is set at the first stage, the DC voltage Vdc, the first component drec ⁇ Vrec, the second component dc ⁇ Vc, and the DC current Idc are set at the second stage.
  • the current irec output from the converter 3 (which is equal to the absolute value of the input current Iin) and the currents irec1, il, ic, and in the fourth stage, the electric power Pin, Pc, Pbuf, Prec, Show.
  • Both graphs employ a phase ⁇ t in units of “degrees” on the horizontal axis.
  • the first component drec ⁇ Vrec of the DC voltage Vdc is a voltage that appears in the first term of the equation (14), and indicates the contribution of the converter 3 to the DC voltage Vdc.
  • the second component dc ⁇ Vc of the DC voltage Vdc is a voltage that appears in the second term of the equation (14), and indicates the contribution of the capacitor C4 to the DC voltage Vdc.
  • the voltage was normalized by the peak value Vm, and the direct current Idc was converted by setting the peak value Im of the input current Iin to ⁇ 2.
  • Equation (21) is obtained by transforming Equation (20).
  • phase ⁇ t that gives the maximum value of the DC voltage Vdc gives the minimum value of the denominator on the right side of the equation (21).
  • phase ⁇ t is obtained as the phase ⁇ t when the value of the expression (22) indicating the derivative of the denominator becomes zero.
  • each duty can be fixed according to the equations (11), (12), and (13), and the DC voltage Vdc can be made constant.
  • x Vc / (2 ⁇ Vm)
  • the voltage utilization rate R is ⁇ / (1 + ⁇ ⁇ ⁇ / 4)
  • Vc / Vm: It will be understood that this is hereinafter referred to as “voltage ratio ⁇ ”.
  • the voltage utilization rate R takes the maximum value 1. That is, the maximum value 1 is obtained as the voltage utilization rate R by setting the both-end voltage Vc to twice the peak value Vm.
  • the commutation duty drec is passively determined according to the zero duty dz and the discharge duty dc. Therefore, the sum of the rectification duty drec and the discharge duty dc exceeding 1 is contrary to the equation (11) (dz ⁇ 0).
  • the zero duty dz is set to 0 to determine the rectification duty drec.
  • first correction value Vm in equation (16)
  • second correction value Vm in equation (17
  • first correction of duty the zero duty dz becomes 0 when the rectification duty drec is set to the second correction value.
  • basic duty setting The setting of the rectification duty drec and the discharge duty dc by the equations (16) and (17) while maintaining the minimum value of the zero duty dz to be zero or more is hereinafter referred to as “basic duty setting”.
  • the zero duty dz in FIG. 7 is positive only when the phase is in the vicinity of 0, 180, and 360 degrees, and is zero otherwise. In the period in which the zero duty dz is positive, the first correction value is small, and the difference from the case where the second correction value is adopted is small.
  • FIG. 8 is a graph showing the rectification duty drec, the discharge duty dc, and the zero duty dz when the first correction of the duty and the second correction of the duty are adopted.
  • 1.17.
  • the rectification duty drec set by the first correction of the duty is indicated by a waveform drec1
  • the rectification duty drec set by the second correction of the duty is indicated by a waveform drec2.
  • the zero duty dz is a value calculated by the equation (11) when the first correction value is always set to the rectification duty drec.
  • the rectified voltage Vrec is also small during the period when the zero duty dz is positive, the first component drec ⁇ Vrec obtained by the first correction of the rectification duty and the second correction of the rectification duty are obtained for the first component drec ⁇ Vrec.
  • the difference from the obtained first component drec ⁇ Vrec is small. Therefore, the difference in the DC voltage Vdc obtained by Expression (14) is also reduced.
  • the DC voltage Vdc obtained by the equation (14) will be described. Focusing on the fact that the second correction value of the rectification duty drec is (1-dc), the DC voltage Vdc is calculated by the following equation (23) from the equation (14).
  • the reason why the voltage utilization rate R can be increased in this way is considered to be because the pulsation of the DC voltage Vdc is allowed. Therefore, this pulsation behavior will be examined.
  • the pulsation component ⁇ V of the DC voltage Vdc is expressed by the following equation (24).
  • the DC voltage Vdc pulsates at a frequency four times the frequency of the single-phase AC voltage Vin (hereinafter referred to as “power supply frequency”).
  • FIG. 9 and FIG. 10 are graphs showing the validity of approximation from equation (25) to equation (27).
  • a waveform G1 indicates a function (1/2) (1-cos (2 ⁇ t)).
  • the waveform G2 represents the function (
  • the waveform G3 represents the function (1/2) (1-cos (2 ⁇ t)) ⁇ (
  • the waveform G4 represents the function ( ⁇ 1) ⁇ (1 + cos (2 ⁇ t)) / 2
  • the waveform G5 represents the function (1/2) (1-cos (2 ⁇ t)) ⁇ ( ⁇ 1) ⁇ (1 + cos (2 ⁇ t) ) / 2 respectively.
  • Equation (27) From Equation (27), it can be seen that the pulsation component ⁇ V pulsates in a quarter cycle of the single-phase AC voltage Vin.
  • the maximum value is 0 and takes a value of 0 or less.
  • the DC voltage Vdc pulsates in the above-described quarter cycle and the maximum value thereof becomes the peak value Vm, whereby the voltage utilization rate R is improved.
  • FIG. 11 and 12 are both graphs showing the phase dependence of the voltage utilization rate R, showing a plurality of waveforms with different voltage ratios ⁇ .
  • FIG. 11 shows a case where the second correction of the duty is adopted
  • FIG. 12 shows a case where the first correction of the duty is adopted.
  • the pulsation of the voltage usage rate R is proportional to that of the DC voltage Vdc.
  • FIG. 13 a graph showing the phase dependence of the voltage utilization rate R when the basic setting of the duty is adopted is shown in FIG.
  • the DC voltage Vdc is constant.
  • the DC voltage Vdc takes a constant value, and this also appears in FIG.
  • FIG. 14 is a graph showing the dependence of the voltage utilization rate R on the voltage ratio ⁇ .
  • the waveform G7 shows the same content as the graph shown in FIG.
  • the voltage correction is better when the first duty correction is adopted than when the basic duty setting is adopted. It can be seen that the rate R is increased. From the viewpoint of the withstand voltage of the capacitor C4, the voltage utilization ratio R is improved by about 0.03 to 0.04 at a desirable voltage ratio ⁇ of about 1 to 1.2.
  • FIG. 15 shows a case where the basic setting of the duty is used
  • FIG. 16 shows a case where the first correction of the duty is used and a case where the second correction is used.
  • FIG. 8 already shows the same quantities as in FIG.
  • the waveform G8 shows the dependence of the voltage utilization rate R on the voltage ratio ⁇ obtained using the minimum value of the DC voltage Vdc in the first correction of the duty. That is, it can be seen that the voltage utilization rate R is higher when the first correction of the duty is adopted than when the basic setting of the duty is adopted even if the minimum value is not the average value of the pulsating DC voltage Vdc.
  • the determination of the voltage utilization rate R using the minimum value of the DC voltage Vdc has the following significance. That is, the modulation factor of the inverter 5 is set to V * / Vdc by introducing the command value V * of the amplitude of the voltage output from the inverter 5. This makes it possible to control the modulation factor that compensates for the pulsating flow of the DC voltage Vdc.
  • the modulation factor is amplitude-modulated.
  • the voltage utilization rate R using the minimum value of the DC voltage Vdc is applied to the voltage utilization rate R of the DC voltage Vdc used by the inverter 5.
  • the inverter 5 can perform DC / AC conversion with the minimum value of the DC voltage Vdc as an upper limit.
  • FIG. 17 and 18 are graphs showing the operation of the direct power converter as in FIG. 6, and various quantities are shown in the same manner as in FIG. 6, 17, and 18, the voltage ratio ⁇ adopts a common value 1.17.
  • FIG. 6 shows the case where the technique disclosed in Patent Document 3 is adopted
  • FIG. 17 shows the case where the first correction of the duty is adopted. It can be seen that when the first correction of the duty is adopted as compared with the technique disclosed in Patent Document 3, the current il is small and the efficiency is high, although the DC voltage Vdc is reduced by the pulsation.
  • FIG. 19 is a graph showing the ratio between the electric power Prec (toward the inverter 5 from the converter 3) and the charging electric power Pl (to be inputted to the electric power buffer circuit 4).
  • the current irec1 becomes larger when the first duty correction is adopted than when the basic duty setting is adopted. il becomes smaller.
  • the deviation from the value 0.35 of the power Prec (indicated by the waveform G11) and the charging power Pl (indicated by the waveform G12) when the first duty correction is adopted becomes more conspicuous as the voltage ratio ⁇ decreases. However, it remains below 10%.
  • the voltage utilization rate R can be increased without reducing the efficiency.
  • the DC voltage Vdc is increased without increasing the power shared by the power buffer circuit 4.
  • the DC voltage Vdc pulsates with the above-described quarter period, that is, 1/4 of the period of the single-phase AC voltage Vin as a basic period.
  • the DC voltage Vdc varies with a half of the cycle in which the discharge duty dc varies as a basic cycle.
  • the DC voltage Vdc is increased by increasing the ratio of the peak value Vm to the both-end voltage Vc (reciprocal of the voltage ratio ⁇ ) that affects the discharge duty dc (that is, decreasing the both-end voltage Vc). This reduces the both-end voltage Vc required to obtain the desired DC voltage Vdc, which in turn reduces the breakdown voltage required for the capacitor C4.
  • Such pulsation of the DC voltage Vdc can be realized by setting the rectification duty drec by the first setting of the duty or the second setting of the duty.
  • the first correction value of the rectification duty drec is the absolute value
  • the second correction value is a value (1-dc) obtained by subtracting the discharge duty dc from 1. is there.
  • the voltage ratio ⁇ is not less than 1 and not more than 1.2, there is no significant difference between the result using the first setting of the duty and the result using the second setting of the duty, and the DC voltage Vdc The pulsation is almost sinusoidal.
  • Using the second setting of the duty is advantageous in that it is not necessary to compare the first correction value and the second correction value, and the control is simplified.
  • the above-described advantages can be obtained even when the DC voltage Vdc pulsates with a period of 1 ⁇ 2 of the period of the single-phase AC voltage Vin.
  • the DC voltage Vdc may change at a cycle in which the discharge duty dc changes.
  • FIG. 20 is a graph showing the operation of the switches Srec, Sc, Sz and the operation of the switching elements Sup, Svp, Swp of the inverter 5 in the equivalent circuit shown in FIG. Since the switching elements Sun, Svn, Swn of the inverter 5 are basically complementary to the operation of the switching elements Sup, Svp, Swp, they are omitted here.
  • a period ts of one cycle of the carrier C is introduced, and the first correction value drec1 and the second correction value drec2 of the rectification duty drec are introduced.
  • the period tc is a period in which the carrier C is equal to or greater than the value (1-dc), and is a period in which the switch Sc is conductive (indicated by “on” in the figure: the same applies to others).
  • the period tc is equal to the product dc ⁇ ts of the discharge duty dc and the period ts.
  • the switch Srec when it is assumed that the switch Srec is turned on in the period trec, the period in which the switch Srec is turned on is shown by being extended by a broken line.
  • the switch Srec is made conductive in a complementary manner to the switch Sc, and the switch Sz is always non-conductive (indicated by “off” in the figure: the same applies to others) in the period ts.
  • the period during which the switch Srec is actually conducted is a period in which the carrier C is equal to or less than the second correction value drec2.
  • the second correction value drec2 is equal to the value (1-dc). This is also equal to the sum (drec1 + dz1) of the first correction value drec1 and the virtual zero duty dz1.
  • the signal SSc for controlling the operation of the switch Sc is obtained by comparing the carrier C with the value (1-dc).
  • the signal SS1 can be obtained by a known method (for example, Patent Document 1) if the current il is determined, the description thereof is omitted here.
  • the current il can be obtained by calculation (Im ⁇
  • drec 1 ⁇ dc
  • the approximate expression of Expression (27) is also useful from the viewpoint of easily obtaining the DC voltage Vdc.
  • the second correction value drec2 is used as the rectification duty drec as described above, a command for the carrier C for obtaining the voltage command values Vu *, Vv *, Vw * of the three-phase voltages to be output by the inverter 5 is used.
  • the values are drec2 + dc ⁇ Vw *, drec2 + dc ⁇ Vv *, drec2 + dc ⁇ Vu *, drec2 ⁇ (1-Vu *), drec2 ⁇ (1-Vv *), drec2 ⁇ (1-Vw *).
  • the switching element Sup is conductive when the carrier C is equal to or greater than the command value drec2 + dc ⁇ Vu * or less than the command value drec2 ⁇ (1 ⁇ Vu *).
  • the switching element Svp conducts when the carrier C is equal to or greater than the command value drec2 + dc ⁇ Vv * or less than the command value drec2 ⁇ (1 ⁇ Vv *).
  • the switching element Swp is always non-conductive during the period ts.
  • voltage vectors V0, V4, and V6 are also appended.
  • the switching elements Sup, Svp, Swp are non-conducting (thus, all of the switching elements Sun, Svn, Swn are conducting)
  • the switching element Sup is conducting and the switching elements Svp, Swp Is non-conducting (thus switching element Sun is non-conducting and switching elements Svn and Swn are conducting)
  • voltage vector V6 is switching element Sup and Svp conducting and switching element Swp is non-conducting (thus switching The elements Sun and Svn are non-conductive and the switching element Swn is conductive).
  • the filter 2 can be provided between the converter 3 and the power buffer circuit 4 even when any of the techniques described above is employed.
  • FIG. 21 is a circuit diagram showing only the vicinity when the filter 2 is provided between the converter 3 and the power buffer circuit 4 as the modification.
  • the diode D0 When adopting such a configuration, it is desirable to provide a diode D0 between the filter 2 and the discharge circuit 4a in the DC power supply line LH.
  • the anode of the diode D0 is disposed on the filter 2 side, and the cathode is disposed on the discharge circuit 4a side.
  • the diode D0 prevents the voltage across the capacitor C2 from being affected by the voltage Vc across the capacitor C4 due to the switching of the switch Sc.
  • the basic setting of the duty and the first correction of the duty may be mixed. Specifically, the basic setting of the duty and the first correction of the duty can be alternately adopted every quarter of the cycle of the single-phase AC voltage Vin. As a result, the DC voltage Vdc varies in a pair of non-adjacent sections among the sections that divide the cycle into four equal parts, and becomes constant in the other pair of sections.
  • the basic setting of the duty is adopted in a quarter cycle centered on an integral multiple of 180 degrees in phase ⁇ t, and the first duty correction is adopted in the other quarter cycles (hereinafter referred to as “second modification”).
  • second modification It is a graph which shows operation
  • FIG. 23 employs the first duty correction in a quarter cycle centered on an integral multiple of 180 degrees in phase ⁇ t, and adopts the basic duty setting in the other quarter cycles (hereinafter referred to as “third modification”).
  • third modification It is a graph which shows operation
  • the voltage utilization rate R is 0.913, which is the voltage utilization rate R value 0.95 when the first correction of the duty is adopted and the voltage utilization when the basic setting of the duty is adopted. It is a value between the rate R value of 0.87.
  • the DC voltage Vdc fluctuates with a half of the cycle of the single-phase AC voltage Vin as a basic cycle, and the DC current Idc has a half of the cycle. It can also be seen that fluctuates with a fundamental period. Since the DC voltage Vdc when the first correction of the duty is adopted fluctuates with a quarter of the above period as a basic period, it can be seen that it fluctuates with a half period that is twice the basic period. .
  • Equation (15) As shown in Equation (15) and as shown by the waveform in both FIG. 22 and FIG. 23, it is assumed that the input power Pdc takes a constant value.
  • the control unit 10 when the DC voltage Vdc is fluctuated with 1 / N of the above period as a basic period, the control unit 10 is required to have a current control band of N times or more of the power supply frequency. Therefore, compared with the case where the first setting of the duty is adopted, the second and third modifications have an advantage of relaxing the current control band required for the control unit 10.
  • Such behavior of the direct current Idc is suitable when an inductive load 6 having a relatively small torque load is employed, such as a motor (for example, a magnet embedded motor) that drives a compressor of an air conditioner. .
  • a motor for example, a magnet embedded motor
  • the voltage that can be output by the inverter 5 is increased, so that the phase advance of the current phase required in the so-called weak magnetic flux region is suppressed. This is desirable from the viewpoint of increasing the upper limit of the rotational speed when the basic setting of the duty is adopted or compared with the third modification.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

 電力バッファ回路が分担する電力を高めることなく、直流リンクの電圧を高める技術を提供することを目的とする。スイッチ(Sc)が導通するデューティである放電デューティ(dc)は、単相交流電圧(Vin)の波高値(Vm)とその位相(ωt)の余弦値の二乗(cos(ωt))との積を、コンデンサ(C4)の両端電圧(Vc)で除した値((Vm/Vc)cos(ωt))を採る。コンバータ(3)が導通するデューティである整流デューティ(drec)とコンバータ(3)が出力する整流電圧(Vrec)との積と、両端電圧(Vc)と放電デューティ(dc)との積との和は、単相交流電圧(Vin)の周期の1/2を周期として変動する。

Description

電力変換装置
 本発明は、電力バッファ回路を有する電力変換装置に関する。
 単相交流電源から入力した単相交流電圧から直流電圧を得るためには、全波整流回路を用いることが一般的である。しかし全波整流回路の出力には、当該単相交流電圧の周波数の2倍の周波数を有する電力の脈動が存在する。よってこの脈動を低減するために、全波整流回路の出力側と負荷との間に電力をバッファリングする電力バッファ回路が必要となる。電力のバッファリングには、例えば平滑コンデンサと称される容量性素子が必要となる。
 非特許文献1には、平滑コンデンサに電流可逆チョッパを介してバッファコンデンサを接続し、脈動電力を吸収する技術が開示されている。かかる技術により、平滑コンデンサの静電容量を小さくし、さらに、バッファ側の電圧リプルを許容することで、平滑に必要な静電容量の総和が大幅に低減される。
 非特許文献2や特許文献1では、非特許文献1の平滑コンデンサを削減するとともに、バッファコンデンサをスイッチング素子を介して直流リンクに接続する技術が開示されている。かかる技術により電圧源を生成し、電源電圧とともに高周波リンクを生成する直接変換回路が示されている。
 非特許文献3ではさらに、入力波形を正弦波状にし、かつ効率を高める技術が示されている。
 非特許文献2,3で示された技術では、従来から提案されるアクティブスナバによる技術(例えば非特許文献4を参照)と比較して、電圧利用率(直流リンクの電圧の、電源電圧の波高値に対する比)が0.5から1/√2=0.71へと改善される。しかしながら、通常の単相整流回路と比較すると、直流リンクの電圧が低い。これはインバータを構成するパワー素子の電流容量の増加を招く問題があった。
 上記課題を解決すべく、特許文献2では、直流リンクの電圧を二相交流を全波整流した波形に制御し、平均的な電圧利用率を最大0.9とする技術が提案されている。
 このように非特許文献2,3や特許文献1,2で提案された技術は、電力フローの考え方に基づき、上述の電力の脈動を電力バッファ回路でバッファリングすることにより、定常電力をインバータへ供給するものである。
特開2011-193678号公報 特許第5454732号公報 特開2014-082926号公報 特開2015-084637号公報
入江、山下、竹本、「2象限チョッパと付加コンデンサを用いた単相整流回路のリプル補償」電気学会論文集D、Vol.112,No.7,pp.623-629(1992) 大沼、伊東、「充電回路を付加したアクティブバッファ付き単相三相電力変換器の回路構成と制御法」、平成22年電気学会全国大会、4-057(2010) 大沼、伊東、「単相三相変換器における昇圧チョッパ回路とアクティブバッファ回路の比較」、平成23年電気学会全国大会、4-042(2011) 大沼、伊東、「アクティブスナバを利用した単相-三相電力変換器の制御法」平成20年電気学会産応部門大会、1-20(2008)
 特許文献3は、電源側の電圧と電力バッファ回路の電圧とで直流リンクの電圧を生成する技術を提案する。これは直流リンクの電圧を昇圧可能とする。しかし、電力バッファ回路の電圧は、そこに採用されるコンデンサの耐圧に鑑みると、電源電圧の波高値の1.2以下に抑制することが望ましい。そして電力バッファ回路の電圧がそのような値に設定される場合には、電力バッファ回路が主として電力を分担することになる。この場合、全波整流回路からインバータへと与えられる電力は補助的となって、直接形電力変換装置の特徴である高効率特性を得ることと、直流リンクの電圧を昇圧することとのトレードオフが発生する。
 そこで本願は、電力バッファ回路が分担する電力を高めることなく、直流リンクの電圧を高める技術を提供することを目的とする。
 この発明にかかる電力変換装置は、第1電源線(LH)及び第2電源線(LL)を含むhと;単相交流電圧(Vin)を入力して前記直流リンクに脈動電力(Pin)を出力するコンバータ(3)と;前記直流リンクから電力を入力し、交流電流(Iu,Iv,Iw)を出力するインバータ(5)と;前記直流リンクから充電電力(Pl)を入力し、前記直流リンクへと放電電力(Pc)を出力する電力バッファ回路(4)とを備える。
 そしてその第1の態様では、前記インバータ(5)に入力する入力電力(Pdc)は、前記直流リンク(7)から、前記脈動電力と前記放電電力との和から前記充電電力を引いた値(Pin+Pc-Pl)を採り、前記充電電力(Pl)は、前記脈動電力(Pin)の半分の値(Pin/2)を採り、前記放電電力(Pc)は、前記脈動電力の交流成分(Pin^)に前記充電電力を加えた値(Pin^+Pl)を採る。前記コンバータ(3)は、前記単相交流電圧(Vin)を全波整流して得られる整流電圧(Vrec)を、前記第1電源線(LH)を前記第2電源線(LL)よりも高電位として前記直流リンク(7)に印加する。前記電力バッファ回路(4)は、コンデンサ(C4)と、前記第1電源線と前記第2電源線との間で前記コンデンサに対して前記第1電源線側で直列に接続されたスイッチ(Sc,D42)とを含む放電回路(4a)と、前記コンデンサを充電する充電回路(4b)とを含む。前記スイッチが導通するデューティである放電デューティ(dc)は、前記単相交流電圧の波高値(Vm)と前記単相交流電圧の位相の余弦値の二乗(cos(ωt))との積を前記コンデンサの両端電圧(Vc)で除した値((Vm/Vc)cos(ωt))を採る。前記コンバータは整流デューティ(drec)で導通する。前記整流電圧と前記整流デューティとの積(drec・Vrec)と、前記両端電圧と前記放電デューティとの積(dc・Vc)との和たる直流電圧(Vdc)は、前記単相交流電圧の周期の1/2を周期として変動する。
 この発明にかかる電力変換装置の第2の態様は、その第1の態様であって、前記整流デューティは、前記位相の正弦値の絶対値(|sin(ωt)|)と、前記放電デューティ(dc)を1から差し引いた値(1-dc)のいずれか小さい方を採る。
 この発明にかかる電力変換装置の第3の態様は、その第1の態様であって、前記整流デューティは、前記放電デューティ(dc)を1から差し引いた値(1-dc)を採る。
 この発明にかかる電力変換装置の第4の態様は、その第1~第3の態様のいずれかであって、前記両端電圧(Vc)の前記波高値(Vm)に対する比(Vc/Vm)は1以上1.2以下である。
 この発明にかかる電力変換装置の第5の態様は、その第1の態様乃至第4の態様のいずれかであって、前記インバータ(5)は前記直流電圧(Vdc)の最小値を上限として直流/交流変換を行う。
 この発明にかかる電力変換装置の第6の態様は、その第1の態様乃至第4の態様のいずれかであって、前記直流電圧は、前記単相交流の前記周期の1/4を基本周期として変動する。
 この発明にかかる電力変換装置の第7の態様は、その第1の態様乃至第4の態様のいずれかであって、前記直流電圧は、前記単相交流の前記周期を4等分する区間のうち、隣接しない一対の区間において変動し、他の一対の区間において一定である。
 直流電圧(Vdc)が、放電デューティ(dc)の変動する周期で変動する。これにより、放電デューティ(dc)に影響を与える、波高値/両端電圧(Vm/Vc)を大きくして(つまり両端電圧(Vc)を小さくして)、直流電圧(Vdc)が高められる。換言すれば所望の直流電圧(Vdc)を得るために要求される両端電圧(Vc)を低下させることになり、ひいてはコンデンサ(C4)に要求される耐圧が低減される。
 この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本実施の形態にかかる直接形電力変換装置の構成を示すブロック図。 本実施の形態にかかる直接形電力変換装置での電力収支を示すブロック図。 図1に示された回路の等価回路を示す回路図。 デューティの基本設定を採用した場合の、直接形電力変換装置の動作を示すグラフ。 デューティの基本設定を採用した場合の、電圧比に対する電圧利用率を示すグラフ。 特許文献3に示された技術を用いた場合の、直接形電力変換装置の動作を示すグラフ。 デューティの第1修正を採用した場合の、直接形電力変換装置の動作を示すグラフ。 デューティの第1修正を採用した場合及びデューティの第2修正を採用した場合の、整流デューティと放電デューティと零デューティとを示すグラフ。 近似の妥当性を示すグラフ。 近似の妥当性を示すグラフ。 デューティの第2修正を採用した場合の電圧利用率の位相依存性を示すグラフ。 デューティの第1修正を採用した場合の電圧利用率の位相依存性を示すグラフ。 デューティの基本設定を採用した場合の電圧利用率の位相依存性を示すグラフ。 電圧利用率Rの電圧比αに対する依存性を示すグラフ。 デューティの基本設定を用いた場合の諸デューティの位相依存性を示すグラフ。 デューティの第1修正を用いた場合及び第2修正を用いた場合を示す諸デューティの位相依存性を示すグラフ。 デューティの第1修正を採用した場合の、直接形電力変換装置の動作を示すグラフ。 デューティの基本設定を採用した場合の、直接形電力変換装置の動作を示すグラフ。 二種の電力の割合を示すグラフ。 等価回路のスイッチの動作と、インバータのスイッチング素子の動作とを示すグラフ。 第1の変形を示す回路図。 第2の変形にかかる直接形電力変換装置の動作を示すグラフ。 第3の変形にかかる直接形電力変換装置の動作を示すグラフ。
 A.直接形電力変換装置の構成.
 図1は、本実施の形態で示される制御方法が適用される直接形電力変換装置の構成を示すブロック図である。当該直接形電力変換装置は、コンバータ3と、電力バッファ回路4と、インバータ5と、直流リンク7とを備えている。
 コンバータ3は例えばフィルタ2を介して単相交流電源1と接続されている。フィルタ2はリアクトルL2とコンデンサC2とを備えている。リアクトルL2は単相交流電源1の2つの出力端のうちの一つとコンバータ3との間に設けられている。コンデンサC2は単相交流電源1の2つの出力端の間に設けられている。フィルタ2は電流の高周波成分を除去する。フィルタ2は省略しても良い。簡単のため、以下ではフィルタ2の機能を無視して説明する。
 直流リンク7は直流電源線LH,LLを有する。
 コンバータ3は例えばダイオードブリッジを採用し、ダイオードD31~D34を備えている。ダイオードD31~D34はブリッジ回路を構成し、単相交流電源1から入力される入力電圧である単相交流電圧Vinを単相全波整流して整流電圧Vrecに変換し、これを直流電源線LH,LLの間に出力する。直流電源線LHには直流電源線LLよりも高い電位が印加される。コンバータ3には単相交流電源1から入力電流Iinが流れ込む。
 電力バッファ回路4は放電回路4a及び充電回路4bを有し、直流リンク7との間で電力を授受する。放電回路4aはコンデンサC4を含み、充電回路4bは整流電圧Vrecを昇圧してコンデンサC4を充電する。
 放電回路4aはダイオードD42と逆並列接続されたトランジスタ(ここでは絶縁ゲート型バイポーラトランジスタ:以下「IGBT」と略記)Scを更に含んでいる。トランジスタScはコンデンサC4に対して直流電源線LH側で、直流電源線LH,LLの間で直列に接続されている。ここで逆並列接続とは、順方向が相互に逆となって並列に接続されていることを指す。具体的にはトランジスタScの順方向は直流電源線LLから直流電源線LHへと向かう方向であり、ダイオードD42の順方向は直流電源線LHから直流電源線LLへと向かう方向である。トランジスタScとダイオードD42とはまとめて一つのスイッチ素子(スイッチSc)として見ることができる。スイッチScの導通によってコンデンサC4が放電して直流リンク7へと電力を授与する。
 充電回路4bは、例えばダイオードD40と、リアクトルL4と、トランジスタ(ここではIGBT)Slとを含んでいる。ダイオードD40は、カソードと、アノードとを備え、当該カソードはスイッチScとコンデンサC4との間に接続される。かかる構成はいわゆる昇圧チョッパとして知られている。
 リアクトルL4は直流電源線LHとダイオードD40のアノードとの間に接続される。トランジスタSlは直流電源線LLとダイオードD40のアノードとの間に接続される。トランジスタSlにはダイオードD41が逆並列接続されており、両者をまとめて一つのスイッチ素子(スイッチSl)として見ることができる。具体的にはトランジスタSlの順方向は直流電源線LHから直流電源線LLへと向かう方向であり、ダイオードD41の順方向は直流電源線LLから直流電源線LHへと向かう方向である。
 コンデンサC4は充電回路4bにより充電され、コンデンサC4には整流電圧Vrecよりも高い両端電圧Vcが発生する。具体的には直流電源線LHからスイッチSlを経由して直流電源線LLへと電流を流すことによってリアクトルL4にエネルギーを蓄積し、その後にスイッチSlをオフすることによって当該エネルギーがダイオードD40を経由してコンデンサC4に蓄積される。
 両端電圧Vcは整流電圧Vrecより高いので、基本的にはダイオードD42には電流が流れない。従ってスイッチScの導通/非導通は専らトランジスタScのそれに依存する。ここで、ダイオードD42は両端電圧Vcが整流電圧Vrecより低い場合の逆耐圧を確保するとともに、インバータ5が異常停止したときに誘導性負荷6から直流リンク7へ還流する電流を逆導通させるように作用する。
 直流電源線LHの方が直流電源線LLよりも電位が高いので、基本的にはダイオードD41には電流が流れない。従ってスイッチSlの導通/非導通は専らトランジスタSlのそれに依存する。ここで、ダイオードD41は逆耐圧や逆導通をもたらすためのダイオードであり、IGBTで実現されるトランジスタSlに内蔵されるダイオードとして例示したが、ダイオードD41それ自体は回路動作には関与しない。
 インバータ5は直流電源線LH,LLの間の直流電圧を交流電圧に変換して出力端Pu,Pv,Pwに出力する。インバータ5は6つのスイッチング素子Sup,Svp,Swp,Sun,Svn,Swnを含む。スイッチング素子Sup,Svp,Swpはそれぞれ出力端Pu,Pv,Pwと直流電源線LHとの間に接続され、スイッチング素子Sun,Svn,Swnはそれぞれ出力端Pu,Pv,Pwと直流電源線LLとの間に接続される。インバータ5はいわゆる電圧形インバータを構成し、6つのダイオードDup,Dvp,Dwp,Dun,Dvn,Dwnを含む。
 ダイオードDup,Dvp,Dwp,Dun,Dvn,Dwnはいずれもそのカソードを直流電源線LH側に、そのアノードを直流電源線LL側に向けて配置される。ダイオードDupは、出力端Puと直流電源線LHとの間で、スイッチング素子Supと並列に接続される。同様にして、ダイオードDvp,Dwp,Dun,Dvn,Dwnは、それぞれスイッチング素子Svp,Swp,Sun,Svn,Swnと並列に接続される。出力端Pu,Pv,Pwからは、それぞれ交流電流Iu,Iv,Iwが出力され、これらは三相交流電流を構成する。例えばスイッチング素子Sup,Svp,Swp,Sun,Svn,SwnにはIGBTが採用される。
 誘導性負荷6は例えば回転機であり、誘導性負荷であることを示す等価回路で図示されている。具体的には、リアクトルLuと抵抗Ruとが相互に直列に接続され、この直列接続体の一端が出力端Puに接続される。リアクトルLv,Lwと抵抗Rv,Rwについても同様である。またこれらの直列接続体の他端同士が相互に接続される。
 誘導性負荷6を同期機として制御系を例示すると、速度検出部9は、誘導性負荷6に流れる交流電流Iu,Iv,Iwを検出し、これらから回転角速度ωmならびにq軸電流Iq及びd軸電流Idを制御部10に与える。
 制御部10では、回転角速度ωmならびにq軸電流Iq及びd軸電流Idの他、後述する波高値Vm,Im、電源角速度ω、回転角速度の指令値ωm*を入力し、電圧指令値Vu*,Vv*,Vw*(後に図20を用いて説明する)に基づいて、図示しない演算処理(例えば特許文献1を参照)によって、インバータ5のスイッチング素子Sup,Svp,Swp,Sun,Svn,Swnの動作をそれぞれ制御する信号SSup,SSvp,SSwp,SSun,SSvn,SSwnが得られる。
 制御部10では、スイッチSc,Slの動作をそれぞれ制御する信号SSc,SSlも生成され、これらはデューティdrec,dc,dz,dlに基づいて生成される(例えば特許文献1参照)。
 B.制御方法.
 (b-1)電力低減の基本的な考え方.
 コンバータ3に入力する瞬時入力電力Pinは、入力力率を1として、次式(1)で表される。ここで単相交流電圧Vinの波高値Vm及び電源角速度ω、交流の入力電流Iinの波高値Im、時間tを導入した。電源角速度ωと時間tとの積ωtは単相交流電圧Vinの位相を表すことになる。交流波形は、当該交流波形の位相ωtの正弦値と波高値との積として把握した。
Figure JPOXMLDOC01-appb-M000001
 瞬時入力電力Pinは、式(1)の右辺の第2項で示される交流成分(-1/2)・Vm・Im・cos(2ωt)を有する(以下、「交流成分Pin^」とも称す)。よって以下では瞬時入力電力Pinを脈動電力Pinと称することもある。
 図1に示された電力変換装置は、下記のように見ることができる。
 直流リンク7は直流電源線LH,LLを含む;
 コンバータ3は単相交流電圧Vinを入力し、脈動電力Pinを出力する;
 電力バッファ回路4は、充電電力Plを直流リンク7から入力し、放電電力Pcを直流リンク7へ出力する;
 インバータ5は直流リンク7から、脈動電力Pinと放電電力Pcとの和から充電電力Plを引いた入力電力Pdc(=Pin+Pc-Pl)を入力し、交流電流Iu,Iv,Iwを出力する。
 図2は図1に示された直接電力変換装置での電力の収支を模式的に示すブロック図である。電力バッファ回路4でバッファリングされる電力(以下、「バッファリング電力Pbuf」と称す)は放電電力Pcから充電電力Plを差し引いた電力差(Pc-Pl)と等しい。コンバータ3からインバータ5へと向かう電力PrecはPin-Plに等しい。よってPdc=Prec+Pcが成立する。
 非特許文献2や特許文献1で示された技術では、上述の交流成分Pin^を打ち消すべく、単相交流電圧Vinの四半周期((1/4)周期)毎に交互に異なる制御を行っていた(以下、このような制御を便宜的に「四半周期制御」とも称す)。具体的にはPl=Pin^,Pc=0とする制御と、Pl=0,Pc=-Pin^とする制御とを、単相交流電圧Vinの四半周期毎に交互に行っていた。これにより、全期間においてPdc=Pin+Pc-Pl=Pin-Pin^=(1/2)・Vm・Imが成立し、電力の脈動が回避されていた。しかしながら、このような技術では、上述のように、電圧利用率の最大値は1/√2に留まる。
 他方、特許文献2で示された技術では、電圧利用率を高めることができても、直流リンクの電圧やこれに流れる電流が、単相交流電圧Vinの四半周期で歪む傾向が増大する。
 そこで、単相交流電圧Vinの四半周期毎にPl=0とPc=0とを交互に設定するという前提を取り払った制御を考察する。
 (b-2)充電電力Plと放電電力Pcの具体的な例.
 本節以降では、上述の充電電力Pl及び放電電力Pcの一例として、これらをそれぞれ式(2)(3)で定める。
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
 つまり、充電電力Plは脈動電力Pinの半分の電力であり、放電電力Pcは充電電力Plから交流成分Pin^を差し引いた電力である。
 充電電力Plは、脈動電力Pinから直流リンク7を介して電力バッファ回路4に分配率1/2で分配された電力(1/2)・Pinであると見ることができる。
 式(2),(3)と、Pbuf=Pc-Plであることから、バッファリング電力Pbufは式(4)でも表される。
Figure JPOXMLDOC01-appb-M000004
 このような充電電力Pl及び放電電力Pcが、上記の四半周期制御におけるそれらと異なることは明白である。
 Pc>Pl(すなわちPbuf>0)となる期間(以下「放電主体期間」とも称す)では充電よりも放電が主体であって、Pc<Pl(すなわちPbuf<0)となる期間(以下「充電主体期間」とも称す)では放電よりも充電が主体である。式(2),(3)から理解されるように、(n+1/4)π≦ωt≦(n+3/4)πの期間が充電主体期間であり、(n+3/4)π≦ωt≦(n+5/4)πの期間が放電主体期間である(nは整数:以下同様)。
 このように充電電力Plおよび放電電力Pcを定めることにより、電圧利用率を1まで設定可能なことを以下に説明する。
 (b-3)電流の分配.
 本節では、コンバータ3が出力する電流irecのうち、コンバータ3からインバータ5へと流れる電流irec1を、電流irecの半分に設定する技術を説明する。
 コンバータ3の出力側には、式(5)で示される整流電圧Vrecが印加される。
Figure JPOXMLDOC01-appb-M000005
 Prec=Pin-Plであるので、下式(6)が成立する。
Figure JPOXMLDOC01-appb-M000006
 よって電流irec1は下式(7)で表される。
Figure JPOXMLDOC01-appb-M000007
 式(1)においては、入力電流IinがIm・sin(ωt)で表されること、即ち正弦波状の波形を呈することを前提としているので、電流ilは下式(8)を満足する。図2から分かるように、コンバータ3が出力する電流irecは、電流irec1と電流ilとの和と等しいからである。
Figure JPOXMLDOC01-appb-M000008
 コンデンサC4からインバータ5に流れる放電電流icを導入すると、電力バッファ回路4から出力される放電電力Pcは積Vc・icで表される。よって放電電力Pcが式(3)を満足するためには、放電電流icは下式(9)を満足すればよい。
Figure JPOXMLDOC01-appb-M000009
 図3は、図1に示された回路の等価回路を示す。当該等価回路は、例えば特許文献1で紹介されている。当該等価回路において電流irec1は、スイッチSrecが導通するときにこれを経由する電流irec1として等価的に表されている。同様に、放電電流icは、スイッチScが導通するときにこれを経由する電流icとして等価的に表されている。
 インバータ5において出力端Pu,Pv,Pwが直流電源線LH,LLのいずれか一方に共通して接続されるときにインバータ5を介して誘導性負荷6に流れる電流は、スイッチSzが導通するときにこれを経由して流れる零相電流izとして等価的に表されている。
 図3では、充電回路4bを構成するリアクトルL4とダイオードD40とスイッチSlとが示され、リアクトルL4を流れる電流ilが付記されている。
 このようにして得られた等価回路においては、スイッチSrec,Sc,Szが導通するそれぞれのデューティdrec,dc,dzとインバータ5に入力される直流電流Idcとを導入して、次式(10)が成立する。
Figure JPOXMLDOC01-appb-M000010
 電流irec1,ic,izはそれぞれ直流電流Idcにデューティdrec,dc,dzを乗算したものであるので、これらはスイッチSrec,Sc,Szのスイッチング周期における平均値である。
 直流電流IdcはスイッチSrec,Sc,Szをそれぞれ導通する電流irec1,ic,izの総和であるので、次式が成立する。ここで0≦drec≦1,0≦dc≦1,0≦dz≦1である。
Figure JPOXMLDOC01-appb-M000011
 よってデューティdrec,dc,dzは、各電流irec1,ic,izに対する直流電流Idcの電流分配率と見ることができる。デューティdrecはコンバータ3が直流リンク7と接続されて電流をインバータ5に流し得る期間を設定するデューティであるので、これ以降では整流デューティdrecと称することがある。デューティdcは、コンデンサC4が放電するデューティであるので、これ以降では放電デューティdcと称することがある。デューティdzはインバータ5においてその出力する電圧によらずに必ず零相電流izが流れるデューティであるので、これ以降では零デューティdzと称することがある。
 式(7),(9),(10)から、整流デューティdrec、放電デューティdcはそれぞれ次式(12),(13)で設定される。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
 つまり電力収支の要請から式(7),(9),(12),(13)が採用され、更に入力電流Iinを正弦波状にして、上記の諸式の前提となる式(1)を満足させる要請から式(8)が採用される。
 コンバータ3がダイオードブリッジを採用する場合、コンバータ3が能動的に式(12)で示される整流デューティdrecでスイッチングすることはできない。よって式(11),(12),(13)で決定される零デューティdzと、放電デューティdcとに従って、それぞれインバータ5と、スイッチScがスイッチングすることによって、式(7)で示される電流irec1が得られる。
 インバータ5は零相電流izが流れる期間においては、直流リンク7における直流電圧を利用することができない。よって、直流リンク7においてインバータ5への電力供給に利用される直流電圧が電力変換において意味を持つ。換言すれば瞬時的な直流電圧であってインバータ5が電力変換に用いないものは、電圧利用率を考察するに際しても意味を有しない。よって電力変換において意味をもつ直流電圧Vdcは下記のように表現できる。
Figure JPOXMLDOC01-appb-M000014
 他方、直流電圧Vdcは、インバータ5が出力できる電圧の最大値の、スイッチSc,Slやインバータ5のスイッチングを制御する周期についての平均として、直流リンク7に印加される電圧と見ることもできる。インバータ5は零デューティdzという比率で直流リンク7の電圧に寄与し得るものの、零デューティdzに対応する期間においてはインバータ5は直流リンク7の直流電源線LL,LHのいずれか一方と絶縁されているからである。
 直流電圧Vdcは、図3において、インバータ5及びその負荷を表す電流源Idc(これは直流電流Idcを流す)の両端に生じる電圧として付記した。
 直流リンク7からインバータ5に入力する入力電力Pdcは直流電圧Vdcと直流電流Idcとの積となる。そしてインバータ5は直流リンク7から、脈動電力Pinと放電電力Pcとの和から充電電力Plを引いた入力電力Pdc(=Pin+Pc-Pl)を得るのであるから、下式(15)が成立する。
Figure JPOXMLDOC01-appb-M000015
 式(12),(13)は下式(16),(17)のように表現できる。
Figure JPOXMLDOC01-appb-M000016
Figure JPOXMLDOC01-appb-M000017
 式(16),(17)を用いて式(14)の右辺を計算すると、下式(18)が得られ、式(14)の左辺と一致する。
Figure JPOXMLDOC01-appb-M000018
 換言すれば、直流電圧Vdcを一つ定めれば整流デューティdrec及び放電デューティdcは、それぞれ式(16),(17)で定められる、といえる。
 式(16),(17)の関数の形から、また整流デューティdrec及び放電デューティdcの最大値が1であることから、Vdc≦Vm,Vdc≦Vcであれば、直流電圧Vdcを一定値に制御できることがわかる。この際、整流デューティdrecは、波高値Vmを測定し、直流電圧Vdcの指令値を一つ指定すれば決定される。
 電圧利用率は、波高値Vmに対する直流電圧Vdcの比R(=Vdc/Vm)として表すことができる。式(10),(11),(14)から、零デューティdzを小さくするほどインバータ5が零相電流を流す期間を短くし、以て直流リンク電圧に引加された電圧を利用する期間が長くなることが判る。これは電圧利用率Rを高めることになる。
 入力電流IinがIm・sin(ωt)で表されること、即ち正弦波状の波形を呈することを前提としているので、電流ilは直流電流Idcに依存して下式(19)を満足する。ここで式(7),(15)を考慮した。
Figure JPOXMLDOC01-appb-M000019
 つまり、式(8)と同様に、入力電流Iinの絶対値の半分が電流ilとして流れる。従って入力電流Iinが正弦波状の波形を呈するように整流デューティdrecと放電デューティdcとが定められていることがわかる。
 図4は位相ωtの全区間においてdz≧0を維持しつつ、上述のように式(16),(17)でそれぞれ整流デューティdrec、放電デューティdcを設定した場合(後述する「デューティの基本設定」に相当:例えば特許文献4参照)における、Vc=1.5Vmとした場合の直接形電力変換装置の動作を示すグラフである。
 図4において、第1段目にはデューティdrec,dc,dzを、第2段目には直流電圧Vdcならびにその第1成分drec・Vrec及び第2成分dc・Vcと直流電流Idcを、第3段目にはコンバータ3から出力される電流irec(これは入力電流Iinの絶対値に等しい)と電流irec1,il,icを、第4段目には電力Pin,Pc,Pbuf,Precを、それぞれ示す。いずれのグラフも横軸には「度」を単位とする位相ωtを採用している。
 直流電圧Vdcの第1成分drec・Vrecは式(14)の第1項に現れる電圧であり、直流電圧Vdcに対するコンバータ3の寄与分を示す。直流電圧Vdcの第2成分dc・Vcは式(14)の第2項に現れる電圧であり、直流電圧Vdcに対するコンデンサC4の寄与分を示す。
 ここで、電圧については波高値Vmで正規化し、直流電流Idcは入力電流Iinの波高値Imを√2として換算した。
 零デューティdzの下限は零であるので、直流電圧Vdcを最大とするときのデューティdrec,dcは、零デューティdzが零のときに得られる。
 零デューティdzが零であれば、式(11),(16),(17)から、式(20)が得られる。ここでx=|sin(ωt)|を導入した。
Figure JPOXMLDOC01-appb-M000020
 式(20)を変形して式(21)が得られる。
Figure JPOXMLDOC01-appb-M000021
 直流電圧Vdcの最大値を与える位相ωtは式(21)の右辺の分母の最小値を与える。そのような位相ωtは、当該分母の微分を示す式(22)の値が零となるときの位相ωtとして求められる。
Figure JPOXMLDOC01-appb-M000022
 このときx=Vc/(2・Vm)となる。例えば上述の例で言えば、Vc=1.5Vmであるので、一定となる直流電圧Vdcの最大値は約0.96Vmであることがわかる。式(15)から直流電流Idcは波高値Imの0.96/√2倍となることがわかる。
 このように分配率1/2を採用すると、各デューティを式(11),(12),(13)に従って固定し、直流電圧Vdcを一定にすることができる。しかも零デューティdzを小さくすることにより、かかる技術では式(21)においてx=Vc/(2・Vm)として、電圧利用率Rがα/(1+α・α/4)(α=Vc/Vm:以下「電圧比α」と称す)になることがわかる。
 当該電圧利用率R=α/(1+α・α/4)が非特許文献2や特許文献1で紹介された電圧利用率(1/√2)よりも大きいために電圧比αが満足すべき条件は、2√2-2<α<2√2+2である。両端電圧Vcは波高値Vmよりも高く充電され、電圧比αは1より大である。そして直流電圧Vdcを一定にするためにはx=|sin(ωt)|=α/2からVc/Vm≦2となる。よって、当該条件は満足され、非特許文献2や特許文献1で紹介された電圧利用率(1/√2)よりも大きな電圧利用率Rが得られる。
 電圧利用率Rを電圧比αで微分した値が零となるとき、つまりα=2の時に電圧利用率Rは最大値1を採ることが判る。つまり両端電圧Vcを波高値Vmの二倍に設定することにより、電圧利用率Rとして最大値1が得られる。
 しかしながら、両端電圧Vcを高めるには、コンデンサC4の耐圧を高めることが要求される。例えば、200V系に使用される400V耐圧の電解コンデンサを用いた場合、ディレーティングを0.9として、電源電圧の実効値が230Vならばα=400/(230×√2)×0.9=1.11となる。ディレーティングを0.95とすればα=1.17である。更に、電源電圧が10%上昇することも考慮するとなれば、450V耐圧の電解コンデンサを用いてα=1.13~1.19(ディレーティングは0.9~0.95)である。
 図5は電圧比αに対する電圧利用率Rを示すグラフである。上述のように電圧利用率Rを高めるためには両端電圧Vcを高めなければならないことが示されている。例えばα=1.17ではR=0.87程度に留まる。
 図6は特許文献3に示された技術を用いた場合の、直接形電力変換装置の動作を示すグラフであり、諸量は図4と同様にして示した。ここでα=1.17とした。特許文献3に示された技術では、α=1.17程度であっても、電圧利用率Rを1とし(即ちVdc=Vm)、直流電流Idcは入力電流Iinの波高値Imの1/√2にまで高まる。
 特許文献3に示された技術では直流電圧Vdcが波高値Vmまで高まるものの、図4のグラフと比較して電流ilが大きく、電流irec1が小さい。よって充電電力Plが大きく(グラフでは電力(-Pl)を示している)、電力Precが小さいことがわかる。これは、上述の通り、効率を高める観点からは不利である。
 (b-4)デューティの修正.
 そこで整流デューティdrec、放電デューティdcを修正し、充電電力Plを高めること無く、低い電圧比αで電圧利用率Rを高めることにする。但し当該修正により、前節とは異なり、電流irec1は電流irecの半分とはならない。
 まず整流デューティdrec、放電デューティdcは、それぞれ式(16),(17)において直流電圧Vdcとして波高値Vmを用いて求められる値を採用することにする。これは、指令値Vdc*として波高値Vmを用いたことに相当する。
 整流デューティdrecは、零デューティdzと、放電デューティdcとに従って受動的に決定される。よって整流デューティdrecと、放電デューティdcとの和が1を越えてしまうことは式(11)に反することになる(dz≧0なので)。
 そこで整流デューティdrecと、放電デューティdcとの和が1を越えてしまう場合には、零デューティdzを0として整流デューティdrecを決定する。
 つまり、整流デューティdrecは、式(16)においてVdc=Vmとして得られる値(以下「第1修正値」と称す)と、1から放電デューティdc(これは式(17)においてVdc=Vmとして得られる値である)を差し引いた値(以下「第2修正値」と称す)との、いずれか小さい方に設定する。かかる設定を、以下では「デューティの第1修正」と称す。デューティの第1修正では、整流デューティdrecが第2修正値に設定されるとき、零デューティdzは0となる。
 零デューティdzの最小値を零以上に維持しつつ、式(16),(17)により整流デューティdrec、放電デューティdcを設定することを、以下では「デューティの基本設定」と称す。
 整流デューティの第1修正を採用すれば、デューティの基本設定を採用した場合と比較して、上述の第1成分drec・Vrecが低下する。よって式(18)は成立しなくなる。得られる直流電圧Vdcは指令値Vdc*=Vm以下になる。
 具体的には、後述するように、直流電圧Vdcは指令値Vdc*=Vm以下で脈動する。直流電流Idcは、直流電圧Vdcに反比例するので(式(15)参照)、直流電圧Vdcの脈動とは逆相で脈動する。
 しかしながら、電圧比αが同じであれば、脈動して得られる直流電圧Vdcの最小値は非特許文献2や特許文献1を用いて得られる直流電圧Vdcよりも高くなり、電圧利用率Rが高まる。
 図7はデューティの第1修正を採用した場合の、直接形電力変換装置の動作を示すグラフであり、諸量は図4と同様にして示した。ここでα=1.17とした。
 このように整流デューティの第1修正を採用することにより、α=1.17であっても、平均的にはVdc=0.95Vmが得られ、電圧利用率R=0.95となることがわかる。これはデューティの基本設定を用いた場合ではα=1.17の場合にはR=0.87しか得られなかったことに鑑みれば、大きく改善されたことを示している。
 式(16),(17)から、(Vdc=Vmに設定しても)整流デューティdrec及び放電デューティdcは、位相0~90度において位相45度を軸として対称に折り返した値を採用し、位相90~180度において位相135度を軸として対称に折り返した値を採用し、位相180~270度において位相225度を軸として対称に折り返した値を採用し、位相270~360度において位相315度を軸として対称に折り返した値が採用されることがわかる。
 以下、このように電圧利用率Rが改善される理由を順を追って説明する。
 まず、簡単のために、整流デューティdrecは、常に第2修正値に設定する場合について説明する。かかる設定を、以下では「デューティの第2修正」と称す。デューティの第2修正で得られる結果は、デューティの第1修正で得られる結果と、特に電圧比α(≧1)が小さい場合にはほとんど同じであることを説明する。
 図7の零デューティdzは位相が0,180,360度近傍でのみ正となり、それ以外では零となる。そして零デューティdzが正となる期間においては第1修正値は小さく、第2修正値を採用した場合との相違は小さい。
 図8はデューティの第1修正を採用した場合及びデューティの第2修正を採用した場合の、整流デューティdrecと放電デューティdcと零デューティdzとを示すグラフである。図7と同様にα=1.17とした。デューティの第1修正で設定された整流デューティdrecを波形drec1で、デューティの第2修正で設定された整流デューティdrecを波形drec2でそれぞれ示した。
 ここでは零デューティdzは、整流デューティdrecに常に第1修正値を設定した場合において、式(11)で計算される値である。
 零デューティdzが正となる期間においては、整流電圧Vrecも小さいので、第1成分drec・Vrecについては整流デューティの第1修正で得られる第1成分drec・Vrecと、整流デューティの第2修正で得られる第1成分drec・Vrecとの相違は小さい。よって式(14)で求められる直流電圧Vdcの相違も小さくなる。
 図7を得る際に用いた諸量で、整流デューティdrecを整流デューティの第2修正で設定しても、図7の中段で示された波形の相違が視認されない。
 次に、式(14)で求められる直流電圧Vdcについて説明する。整流デューティdrecの第2修正値が(1-dc)であることに着目すると、式(14)から直流電圧Vdcは下式(23)で計算される。
Figure JPOXMLDOC01-appb-M000023
 式(23)の関数形から直流電圧Vdcの平均値は、式(23)において位相ωtに値π/4を代入して求められる。例えば電圧比αとして1.17を採用すれば、Vdc≒0.952Vmとなる。よって平均的な電圧利用率Rは0.952となり、図5で示されたR=0.87よりも高いことがわかる。
 このように、電圧利用率Rを高めることができたのは、直流電圧Vdcの脈動を許したためであると考えられる。そこで、この脈動の振る舞いについて検討する。直流電圧Vdcの脈動成分ΔVは、下式(24)で示される。
Figure JPOXMLDOC01-appb-M000024
 上述のように、コンデンサC4の耐圧に鑑みて、電圧比αは小さい方が望ましいので、電圧比αを1と近似する。これにより式(24)は下式(25)で近似される。
Figure JPOXMLDOC01-appb-M000025
 更に、下式(26)の近似式を導入する。
Figure JPOXMLDOC01-appb-M000026
 よって式(25),(26)から、脈動成分ΔVは、下式(27)で近似される。
Figure JPOXMLDOC01-appb-M000027
 このようにして、直流電圧Vdcは単相交流電圧Vinの周波数(以下「電源周波数」と称す)の4倍の周波数で脈動することがわかる。
 図9と図10とは式(25)から式(27)への近似の妥当性を示すグラフである。図9及び図10において波形G1は関数(1/2)(1-cos(2ωt))を示す。図9において波形G2は関数(|sin(ωt)|-1)を、波形G3は関数(1/2)(1-cos(2ωt))・(|sin(ωt)|-1)を、それぞれ示す。図10において波形G4は関数(-1)・(1+cos(2ωt))/2を、波形G5は関数(1/2)(1-cos(2ωt))・(-1)・(1+cos(2ωt))/2を、それぞれ示す。
 式(25)に対応する波形G3と、式(27)に対応する波形G5とは非常に似ており、式(26)の近似を導入したことが妥当であることがわかる。
 式(27)から、脈動成分ΔVは、単相交流電圧Vinの四半周期で脈動することがわかる。そしてその最大値は0であり、0以下の値をとる。換言すれば、直流電圧Vdcが、上記の四半周期で脈動し、かつその最大値を波高値Vmとなることで、電圧利用率Rが改善されるといえる。
 電圧比αが大きいと、式(25)の近似は適当とは言えなくなる。以下、電圧比αが直流電圧Vdcに与える影響を、デューティの第1修正及び第2修正による影響も含めて説明する。
 図11及び図12は、いずれも電圧利用率Rの位相依存性を示すグラフであり、電圧比αを異ならせた複数の波形を示している。図11はデューティの第2修正を採用した場合を、図12はデューティの第1修正を採用した場合を、それぞれ示している。
 上述のように波高値Vmに対する直流電圧Vdcの比が電圧利用率Rであるので、電圧利用率Rの脈動は直流電圧Vdcのそれに比例する。
 図12の波形は、図11の波形をR≧1においてR=1へとクランプした波形となっている。図11の波形でR≧1となる位相領域は、デューティの第1修正において、整流デューティdrecが第1修正値を採る場合、すなわちdz≧0の場合に相当するからである。
 図11及び図12を比較することにより、電圧比αが1~1.2ではデューティの第1修正及び第2修正のいずれを採用しても大差なく、かつその波形は上記の四半周期で脈動する正弦波状であることがわかる。
 逆に、電圧比αが1.5程度となると、直流電圧Vdcの波形は正弦波状から大きく歪む。
 参考までに、デューティの基本設定を採用した場合の電圧利用率Rの位相依存性を示すグラフを、図13に示す。このような場合には直流電圧Vdcは一定となる。図13におけるα=1.5の場合が、図4の諸量のグラフに対応する。図4において直流電圧Vdcは一定値を採っており、これが図13においても現れている。
 図13において現れる、電圧利用率Rの電圧比αに対する依存性は、図5において既に示された。
 (b-5)結果の比較.
 図14は電圧利用率Rの電圧比αに対する依存性を示すグラフである。波形G7は図5において示されたグラフと同じ内容を示す。
 波形G6は、デューティの第1修正を採用した場合の、電圧利用率Rの平均値を示す。電圧比αとして1.17を採用して式(23)から求められた直流電圧Vdcの平均値0.952Vmからは、電圧利用率Rの平均値が値0.952を採ることがわかる。これは波形G6がα=1.17において示す電圧利用率Rとほぼ一致している。電圧比αが1近傍では上述のように、デューティの第1修正及び第2修正のいずれを採用しても大差ないことがわかる。波形G7と比較して波形G6の方が(同じ電圧比αにおいて)大きな電圧利用率Rを示すことから、デューティの第1修正を採用する方が、デューティの基本設定を採用するよりも電圧利用率Rを高めることがわかる。コンデンサC4の耐圧の観点から望ましい電圧比α=1~1.2程度では電圧利用率Rは0.03~0.04程度改善されている。
 これはデューティの第1修正や第2修正を採用する場合には、第2修正値を決定する関係上、放電デューティdcとして式(17)においてVdc=Vmと設定しているのに対し、デューティの基本設定を採用する場合には放電デューティdcが式(17)のように直流電圧Vdcに比例し、以て電圧比(1/α)に比例するからである。
 このようにデューティの基本設定を採用する場合には、電圧比αが小さいほど放電デューティdcが大きくなり、電圧利用率Rの低下が顕著となる。これに対してデューティの第1修正を採用する場合(及び電圧比αが小さい領域でデューティの第2修正を採用する場合)には、ほぼ位相π/2毎に直流電圧Vdcが波高値Vmを採るので、結果的に直流電圧Vdcの平均値が大きくなる。よって、波形G6,G7の差は電圧比αが小さいほど顕著となる。
 図15及び図16はいずれも諸デューティの位相依存性を示すグラフであり、電圧比α=1に設定している。図15はデューティの基本設定を用いた場合を示し、図16はデューティの第1修正を用いた場合及び第2修正を用いた場合を示す。
 既に図8において、図16と同じ諸量を示している。図8は電圧比α=1.17の場合を示し、波形drec1,drec2で相違があった。しかし図16では電圧比α=1の場合を示しており、これらの波形の相違は視認できない。よって図16において零デューティdzを式(11)に従って表示すると、その値はほとんど全ての位相において零以下となっている。
 図15と図16の比較からも明確なように、デューティの基本設定を採用する場合には、電圧比αが小さいと放電デューティdcが大きい。これは上述のように、電圧利用率Rの低下を招来することとなる。
 図14に戻り、波形G8はデューティの第1修正において、直流電圧Vdcの最小値を用いて求めた電圧利用率Rの電圧比αに対する依存性を示す。つまり脈動する直流電圧Vdcの平均値ではなく、その最小値ですら、デューティの第1修正を採用する方が、デューティの基本設定を採用するよりも電圧利用率Rが高まることがわかる。
 直流電圧Vdcの最小値を用いて電圧利用率Rを求めることには次の意義がある。即ち、インバータ5の変調率を、インバータ5が出力する電圧の振幅の指令値V*を導入して、V*/Vdcとする。これにより、直流電圧Vdcの脈流を補償した変調率の制御が可能となる。
 指令値V*が直流電圧Vdcの最小値に至る場合には、変調率を振幅変調する。これにより直流電圧Vdcの最小値を用いた電圧利用率Rが、インバータ5が利用する直流電圧Vdcの電圧利用率Rに当てはまる。換言すれば、インバータ5は直流電圧Vdcの最小値を上限として直流/交流変換を行うことができる。
 図17、図18は、図6と同様に、直接形電力変換装置の動作を示すグラフであり、諸量は図4と同様にして示した。これら図6、図17、図18において電圧比αは共通した値1.17を採用する。図6は特許文献3に示された技術が採用された場合を示すのに対し、図17はデューティの第1修正を採用した場合を示す。特許文献3に示された技術よりもデューティの第1修正を採用した方が、直流電圧Vdcがその脈動する分で低下するものの、電流ilは小さく、効率は高いことが見て取れる。
 図18は、デューティの基本設定を用いて直流電圧Vdcを一定とした場合を示し、図5を用いて示したように(また図14の波形G7で示されるように)α=1.17であればR=0.87程度に留まる。
 図19は、(コンバータ3からインバータ5へと向かう)電力Precと、(電力バッファ回路4へ入力する)充電電力Plとの割合を示すグラフである。ここで式(1)の左辺第1項で示される入力電力Pdc(=(1/2)・Vm・Im)は、図4に倣ってVm=1,Im=√2を用いて、√2/2(≒0.7)とした。
 デューティの基本設定を採用した場合には、式(19)で示されたようにirec1=ilであるので、Prec=Pl≒0.35で一致する。この値は電圧比αには依存しない。これらの電力Prec,Plを波形G10で示した。
 図18と図17とを比較してわかるように、電圧比αが同じなら、デューティの第1修正を採用した場合には、デューティの基本設定を採用した場合よりも電流irec1が大きくなり、電流ilは小さくなる。しかしながら、デューティの第1修正を採用した場合の電力Prec(波形G11で示す)や充電電力Pl(波形G12で示す)の、値0.35からの乖離は、電圧比αが小さいほど顕著となるものの、10%程度以下に留まる。
 これらに対し、特許文献3に示された技術では、図6を用いて説明したように、電流ilが増大し、電流irec1が減少し、その傾向は特に電圧比αが小さい領域で顕著となる。上述の通り、コンデンサC4のディレーティングを考慮すれば電圧比αは1.2以下に抑制したいところ、そのような領域では電力Prec1(波形G13で示す)は充電電力Pl(波形G14で示す)よりも大差で小さい。よって、特許文献3に示された技術では、デューティの基本設定を採用した場合と比較して効率が低下する。これに対して、波形G10,G11の比較及び波形G10,G12同士の比較からも、デューティの第1修正を採用することで、効率は低減するどころか、若干の改善すら見られる。
 以上のように、デューティの第1修正を採用することにより、効率を低下させること無く電圧利用率Rが高められる。これは換言すれば、電力バッファ回路4が分担する電力を高めずに、直流電圧Vdcが高められる、といえる。
 このような利点を得られたことの一つの理由としては、上述のように放電デューティdcを式(17)においてVdc=Vmとおいて求めたことが挙げられる。即ち、放電デューティdcが、波高値Vmと、位相ωtの余弦値cos(ωt)の二乗cos(ωt)との積をコンデンサC4の両端電圧Vcで除した値(Vm/Vc)cos(ωt)とされることが、上記利点を得られたことの一つの理由である。
 また、他の理由としては、直流電圧Vdcが上記の四半周期、つまり単相交流電圧Vinの周期の1/4を基本周期として脈動することが挙げられる。直流電圧Vdcが、放電デューティdcの変動する周期の半分を基本周期として変動することになる。これにより、放電デューティdcに影響を与える、両端電圧Vcに対する波高値Vmの比(電圧比αの逆数)を大きくして(つまり両端電圧Vcを小さくして)、直流電圧Vdcが高められる。これは所望の直流電圧Vdcを得るために要求される両端電圧Vcを低下させることになり、ひいてはコンデンサC4に要求される耐圧低減される。
 このような直流電圧Vdcの脈動は、整流デューティdrecをデューティの第1の設定、あるいはデューティの第2の設定で設定することによって実現可能である。整流デューティdrecの第1修正値は位相ωtの正弦値sin(ωt)の絶対値|sin(ωt)|であり、第2修正値は放電デューティdcを1から差し引いた値(1-dc)である。
 デューティの基本設定では、零デューティdzの最小値を零以上に維持する必要上、零デューティdzを小さくしにくい。そこで、デューティの第1の設定、あるいはデューティの第2の設定を用いることにより、零デューティdzの最小値を零以上に維持しつつ、零デューティdzを小さくすることが容易となる。
 上述のように電圧比αが1以上1.2以下であれば、デューティの第1の設定を用いた結果と、デューティの第2の設定を用いた結果とは大差なく、かつ直流電圧Vdcの脈動はほぼ正弦波状となる。デューティの第2の設定を用いれば、第1修正値と第2修正値との大小比較を行う必要が無く、制御が簡易となる点で有利である。
 なお、後述する第2の変形及び第3の変形で説明するように、直流電圧Vdcが単相交流電圧Vinの周期の1/2を周期として脈動しても上記の利点が得られる。換言すれば直流電圧Vdcが、放電デューティdcの変動する周期で変動してもよい。
 (b-6)デューティの修正に伴う指令値の修正.
 上述のように放電デューティdc、整流デューティdrecを修正することにより、インバータ5の動作も修正されることになる。一般に、整流デューティdrec、放電デューティdc、零デューティに基づいてインバータ5を制御する手法については、例えば非特許文献2,4や特許文献1において、インバータ用キャリアとそれに対する指令値とを用いた技術が公知である。
 よって以下ではデューティの修正に伴って、上記指令値がどのように修正されるかについて述べるに留め、詳細なインバータ5の制御についての詳細な説明は省略する。
 図20は図3に示された等価回路のスイッチSrec,Sc,Szの動作と、インバータ5のスイッチング素子Sup,Svp,Swpの動作とを示すグラフである。インバータ5のスイッチング素子Sun,Svn,Swnは、基本的にはスイッチング素子Sup,Svp,Swpの動作と相補的であるので、ここでは省略する。
 以下、簡単のため、電力バッファ回路4を制御するためのキャリアと、インバータ5を制御するためのキャリアとをキャリアCで兼用する場合について説明する。このような手法は非特許文献2や特許文献1でも採用されている。
 キャリアCの一周期の期間tsを導入し、整流デューティdrecの第1修正値drec1、第2修正値drec2を導入する。
 図20には、整流デューティの第1修正が採用される場合において整流デューティdrecが第2修正値drec2を採る場合が示されている。つまり、drec1+dc=|sin(ωt)|+(1/α)cos(ωt)>1の場合である。
 期間tcは、キャリアCが値(1-dc)以上となる期間であり、スイッチScが導通する期間(図中「on」で示す:他も同様)である。期間tcは放電デューティdcと期間tsとの積dc・tsと等しい。
 期間trecは、キャリアCが第1修正値drec1以下となる期間であり、第1修正値drec1と期間tsとの積drec1・tsと等しい。但し、drec1+dc>1の場合を示しているので、期間trecはスイッチSrecが導通する期間ではない。これは電圧比αが1以上であるので、スイッチScが導通してコンデンサC4の両端電圧Vcが直流リンク7に印加されているときには、コンバータ3から直流リンク7には電流が流れず、スイッチSrecが導通しないからである。これはまた、仮想的な零デューティdz1=1-drec1-dcが負となることとも対応する。
 参考までに、図20では、期間trecでスイッチSrecが導通したと仮定した場合に、スイッチSrecが導通する期間を破線で延ばして示している。但し実際にはスイッチSrecはスイッチScと相補的に導通し、スイッチSzは期間tsにおいて常に非導通(図中「off」で示す:他も同様)となる。
 デューティの第1の設定を用いた場合、実際にスイッチSrecが導通する期間は、キャリアCが第2修正値drec2以下となる期間である。第2修正値drec2は値(1-dc)と等しい。これはまた、第1修正値drec1と仮想的な零デューティdz1との和(drec1+dz1)とも等しい。
 以上のようにして、キャリアCと値(1-dc)との比較によって、スイッチScの動作を制御する信号SScが得られる。
 信号SSlについては電流ilが定まれば公知の手法(例えば特許文献1)で得られるので、ここではその説明を省略する。当該電流ilは式(19)の最初の等号からみた右辺の計算(Im・|sin(ωt)|-drec・Vdc)で求められる。この際、drec=1-dc、Idc=Pdc/Vdc=Vm・Im/(2・Vdc)を採用すればよい。このような計算において、直流電圧Vdcを簡易に求める観点でも、式(27)の近似式は有用である。
 上述のように整流デューティdrecとしてその第2修正値drec2を用いるのであるから、インバータ5が出力すべき三相電圧の電圧指令値Vu*,Vv*,Vw*を得るための、キャリアCに対する指令値は、drec2+dc・Vw*,drec2+dc・Vv*,drec2+dc・Vu*,drec2・(1-Vu*),drec2・(1-Vv*),drec2・(1-Vw*)となる。
 スイッチング素子SupはキャリアCが指令値drec2+dc・Vu*以上であるか、指令値drec2・(1-Vu*)以下である場合に導通する。スイッチング素子SvpはキャリアCが指令値drec2+dc・Vv*以上であるか、指令値drec2・(1-Vv*)以下である場合に導通する。スイッチング素子Swpは期間tsにおいて常に非導通となる。
 図20では電圧ベクトルV0,V4,V6も付記されている。電圧ベクトルV0はスイッチング素子Sup,Svp,Swpの全てが非導通であり(従ってスイッチング素子Sun,Svn,Swnの全てが導通し)、電圧ベクトルV4はスイッチング素子Supが導通してスイッチング素子Svp,Swpが非導通であり(従ってスイッチング素子Sunが非導通であってスイッチング素子Svn,Swnが導通し)、電圧ベクトルV6はスイッチング素子Sup,Svpが導通してスイッチング素子Swpが非導通である(従ってスイッチング素子Sun,Svnが非導通であってスイッチング素子Swnが導通する)状態を示す。
 このようなdz1<0となる場合の指令値の修正は、drec2=drec1+dz1であることに鑑みれば、例えば特許文献2でも紹介されているので、詳細な説明は省略する。また当該修正に伴う信号SSup,SSvp,SSwp,SSun,SSvn,SSwnの生成についても、例えば特許文献2でも紹介されているので、詳細な説明は省略する。
 C.変形.
 (c-1)第1の変形:
 上記で示されたいずれの技術を採用する場合であっても、フィルタ2をコンバータ3と電力バッファ回路4との間に設けることもできる。
 図21は当該変形として、フィルタ2をコンバータ3と電力バッファ回路4との間に設けた場合の、それらの近傍のみを示す回路図である。
 このような構成を採用する場合、直流電源線LHにおいて、フィルタ2と放電回路4aとの間に、ダイオードD0を設けることが望ましい。ダイオードD0のアノードはフィルタ2側に、カソードは放電回路4a側に、それぞれ配置される。
 コンデンサC2の両端電圧が、スイッチScのスイッチングによってコンデンサC4の両端電圧Vcの影響を受けることを、ダイオードD0が防止する。
 (c-2)第2の変形及び第3の変形:
 デューティの基本設定と、デューティの第1修正とを混在させてもよい。具体的には単相交流電圧Vinの周期の1/4毎に、デューティの基本設定と、デューティの第1修正とを交互に採用することができる。これにより直流電圧Vdcは、上記周期を4等分する区間のうち、隣接しない一対の区間において変動し、他の一対の区間において一定となる。
 図22は位相ωtが180度の整数倍を中心とした1/4周期においてデューティの基本設定を採用し、それ以外の1/4周期においてデューティの第1修正を採用(以下「第2の変形」と称す)した場合の直接型電力変換装置の動作を示すグラフである。図23は位相ωtが180度の整数倍を中心とした1/4周期においてデューティの第1修正を採用し、それ以外の1/4周期においてデューティの基本設定を採用(以下「第3の変形」と称す)した場合の直接型電力変換装置の動作を示すグラフである。これらはいずれも電圧比αに値1.17を採用したため、図17に示されたグラフと図18に示されたグラフとが1/4周期毎に交互に採用された波形を呈している。これらのいずれにおいても電圧利用率Rは0.913であり、これはデューティの第1修正を採用した場合の電圧利用率Rの値0.95と、デューティの基本設定を採用した場合の電圧利用率Rの値0.87との間の値となる。
 第2の変形及び第3の変形のいずれも、直流電圧Vdcが単相交流電圧Vinの周期の1/2を基本周期として変動すると見ることもできるし、直流電流Idcが上記周期の1/2を基本周期として変動すると見ることもできる。デューティの第1修正を採用した場合の直流電圧Vdcは、上記周期の1/4を基本周期として変動するのであるから、その基本周期の2倍である1/2周期で変動すると見ることもできる。
 式(15)で示される様に、また図22及び図23のいずれにおいても波形で示されるように、入力電力Pdcは一定値を採る場合が想定されている。このような場合、直流電圧Vdcを上記周期の1/Nを基本周期として変動させる場合、制御部10には電源周波数のN倍以上の電流制御帯域が要求される。よってデューティの第1設定を採用する場合と比較して、第2の変形及び第3の変形には、制御部10に要求される電流制御帯域を緩和する利点がある。
 特許文献4で示される様に、電力バッファ回路4の電力容量を低減するには、バッファリング電力Pbufは交流成分Pin^よりも小さくする制御が望まれる。換言すれば交流成分Pin^がバッファリング電力Pbufに対して大きい制御が望まれる。この場合、直流電流Idcは、整流電圧Vrecが大きい期間において大きく、整流電圧Vrecが小さい期間において小さいことが望まれる。よって第2の変形のように、位相ωtが180度の整数倍を中心とした1/4周期においてデューティの基本設定を採用し、それ以外の1/4周期においてデューティの第1修正を採用することが望ましい。
 このような直流電流Idcの振る舞いは、空気調和機の圧縮機を駆動するモータ(例えば磁石埋め込み型モータ)のように、トルク負荷が比較的に小さい誘導性負荷6を採用した場合に好適である。これは回転数を高めるためにトルク電流が必要な領域において、インバータ5が出力可能な電圧を高めることにより、いわゆる弱め磁束領域で要求される電流位相の進相が抑制されるからである。これはデューティの基本設定を採用する場合や、第3の変形と比較して、回転速度の上限を高める観点で望ましい。
 この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims (10)

  1.  第1電源線(LH)及び第2電源線(LL)を含む直流リンク(7)と;
     単相交流電圧(Vin)を入力して前記直流リンクに脈動電力(Pin)を出力するコンバータ(3)と;
     前記直流リンクから電力を入力し、交流電流(Iu,Iv,Iw)を出力するインバータ(5)と;
     前記直流リンクから充電電力(Pl)を入力し、前記直流リンクへと放電電力(Pc)を出力する電力バッファ回路(4)と
    を備え、
     前記インバータ(5)に入力する入力電力(Pdc)は、前記直流リンク(7)から、前記脈動電力と前記放電電力との和から前記充電電力を引いた値(Pin+Pc-Pl)を採り、
     前記充電電力(Pl)は、前記脈動電力(Pin)の半分の値(Pin/2)を採り、
     前記放電電力(Pc)は、前記脈動電力の交流成分(Pin^)に前記充電電力を加えた値(Pin^+Pl)を採り、
     前記コンバータ(3)は、前記単相交流電圧(Vin)を全波整流して得られる整流電圧(Vrec)を、前記第1電源線(LH)を前記第2電源線(LL)よりも高電位として前記直流リンク(7)に印加し、
     前記電力バッファ回路(4)は、
     コンデンサ(C4)と、前記第1電源線と前記第2電源線との間で前記コンデンサに対して前記第1電源線側で直列に接続されたスイッチ(Sc,D42)とを含む放電回路(4a)と、
     前記コンデンサを充電する充電回路(4b)と
    を含み、
     前記スイッチが導通するデューティである放電デューティ(dc)は、前記単相交流電圧の波高値(Vm)と前記単相交流電圧の位相の余弦値の二乗(cos(ωt))との積を前記コンデンサの両端電圧(Vc)で除した値((Vm/Vc)cos(ωt))を採り、
     前記コンバータは整流デューティ(drec)で導通し、
     前記整流電圧と前記整流デューティとの積(drec・Vrec)と、前記両端電圧と前記放電デューティとの積(dc・Vc)との和たる直流電圧(Vdc)は、前記単相交流電圧の周期の1/2を周期として変動する、電力変換装置。
  2.  前記整流デューティは、前記位相の正弦値の絶対値(|sin(ωt)|)と、前記放電デューティ(dc)を1から差し引いた値(1-dc)のいずれか小さい方を採る、請求項1記載の電力変換装置。
  3.  前記整流デューティは、前記放電デューティ(dc)を1から差し引いた値(1-dc)を採る、請求項1記載の電力変換装置。
  4.  前記両端電圧(Vc)の前記波高値(Vm)に対する比(Vc/Vm)は1以上1.2以下である、請求項1~3のいずれか一つに記載の電力変換装置。
  5.  前記インバータ(5)は前記直流電圧(Vdc)の最小値を上限として直流/交流変換を行う、請求項1~3のいずれか一つに記載の電力変換装置。
  6.  前記インバータ(5)は前記直流電圧(Vdc)の最小値を上限として直流/交流変換を行う、請求項4記載の電力変換装置。
  7.  前記直流電圧は、前記単相交流の前記周期の1/4を基本周期として変動する、請求項1~3のいずれか一つに記載の電力変換装置。
  8.  前記直流電圧は、前記単相交流の前記周期の1/4を基本周期として変動する、請求項4記載の電力変換装置。
  9.  前記直流電圧は、前記単相交流の前記周期を4等分する区間のうち、隣接しない一対の区間において変動し、他の一対の区間において一定である、請求項1~3のいずれか一つに記載の電力変換装置。
  10.  前記直流電圧は、前記単相交流の前記周期を4等分する区間のうち、隣接しない一対の区間において変動し、他の一対の区間において一定である、請求項4記載の電力変換装置。
PCT/JP2015/076847 2014-09-25 2015-09-24 電力変換装置 WO2016047651A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201580046857.XA CN106605359B (zh) 2014-09-25 2015-09-24 电力变换装置
US15/510,718 US9837929B2 (en) 2014-09-25 2015-09-24 Power converter
ES15843810T ES2886039T3 (es) 2014-09-25 2015-09-24 Dispositivo de conversión de potencia
EP15843810.1A EP3200337B1 (en) 2014-09-25 2015-09-24 Power conversion device
BR112017004931-7A BR112017004931B1 (pt) 2014-09-25 2015-09-24 Conversor de potência
AU2015322657A AU2015322657B2 (en) 2014-09-25 2015-09-24 Power conversion device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-194927 2014-09-25
JP2014194927 2014-09-25

Publications (1)

Publication Number Publication Date
WO2016047651A1 true WO2016047651A1 (ja) 2016-03-31

Family

ID=55581175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/076847 WO2016047651A1 (ja) 2014-09-25 2015-09-24 電力変換装置

Country Status (9)

Country Link
US (1) US9837929B2 (ja)
EP (1) EP3200337B1 (ja)
JP (1) JP5930108B2 (ja)
CN (1) CN106605359B (ja)
AU (1) AU2015322657B2 (ja)
BR (1) BR112017004931B1 (ja)
ES (1) ES2886039T3 (ja)
MY (1) MY178783A (ja)
WO (1) WO2016047651A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107721A1 (de) * 2013-07-19 2015-01-22 Sma Solar Technology Ag Wechselrichter mit mindestens zwei Gleichstromeingängen, Photovoltaikanlage mit einem derartigen Wechselrichter und Verfahren zur Ansteuerung eines Wechselrichters
JP6554104B2 (ja) * 2014-01-13 2019-07-31 シグニファイ ホールディング ビー ヴィ 制御された放電電流を有するダイオードブリッジ整流器のバッファリングコンデンサ
JP6478881B2 (ja) * 2015-09-07 2019-03-06 日立ジョンソンコントロールズ空調株式会社 直流電源装置および空気調和機
JP6421882B2 (ja) * 2015-12-09 2018-11-14 富士電機株式会社 電力変換装置
JP6265297B1 (ja) * 2016-09-30 2018-01-24 ダイキン工業株式会社 直接形電力変換器用の制御装置
JP6394741B1 (ja) * 2017-05-30 2018-09-26 ダイキン工業株式会社 電力変換装置、冷凍装置
JP6418287B1 (ja) 2017-06-30 2018-11-07 ダイキン工業株式会社 直接形電力変換器用制御装置
JP6721097B2 (ja) * 2018-09-27 2020-07-08 ダイキン工業株式会社 直接形電力変換器、制御装置
WO2020075867A1 (ja) 2018-10-12 2020-04-16 ナブテスコ株式会社 Ac-dcコンバータ、dc-dcコンバータおよびac-acコンバータ
JP2020145819A (ja) * 2019-03-05 2020-09-10 オムロン株式会社 パワーコンディショナ
AU2020340323A1 (en) * 2019-08-26 2022-03-24 Georgia Tech Research Corporation Soft-switching current source inverters
JP7436783B2 (ja) * 2019-09-30 2024-02-22 ダイキン工業株式会社 電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278857A (ja) * 2008-04-17 2009-11-26 Toshiba Corp インバータ装置,モータ駆動システム,洗濯機及び空調機
JP2012135184A (ja) * 2010-12-24 2012-07-12 Daikin Ind Ltd 制御信号生成装置、直接形電力変換装置並びに、その制御方法、その運転方法及びその設計方法
WO2014050987A1 (ja) * 2012-09-27 2014-04-03 ダイキン工業株式会社 直接形交流電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049189B2 (ja) * 2006-04-24 2008-02-20 ダイキン工業株式会社 直接形交流電力変換装置
JP5304192B2 (ja) * 2008-03-28 2013-10-02 ダイキン工業株式会社 電力変換装置
JP5045716B2 (ja) * 2009-08-26 2012-10-10 ダイキン工業株式会社 単相/三相直接変換装置の制御方法
US8451785B2 (en) 2009-11-09 2013-05-28 Telefonaktiebolaget L M Ericsson (Publ) Control signal aggregation in a multi-carrier WCDMA system
JP4853568B2 (ja) * 2009-11-12 2012-01-11 ダイキン工業株式会社 スイッチング電源回路
JP5629885B2 (ja) * 2010-03-16 2014-11-26 ダイキン工業株式会社 単相/三相直接変換装置及びその制御方法
JP5454732B1 (ja) 2012-09-21 2014-03-26 ダイキン工業株式会社 直接形電力変換装置の制御方法
US9450502B2 (en) * 2012-10-10 2016-09-20 Daikin Industries, Ltd. Direct power conversion device and method for controlling direct power conversion device
JP5804167B2 (ja) 2013-09-19 2015-11-04 ダイキン工業株式会社 電力変換装置
JP5664733B1 (ja) * 2013-09-24 2015-02-04 ダイキン工業株式会社 直接形電力変換装置の制御方法
JP5794273B2 (ja) * 2013-10-07 2015-10-14 ダイキン工業株式会社 直接形電力変換装置の制御方法
EP3171502B1 (en) * 2014-07-18 2021-01-20 Daikin Industries, Ltd. Direct-type ac power conversion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278857A (ja) * 2008-04-17 2009-11-26 Toshiba Corp インバータ装置,モータ駆動システム,洗濯機及び空調機
JP2012135184A (ja) * 2010-12-24 2012-07-12 Daikin Ind Ltd 制御信号生成装置、直接形電力変換装置並びに、その制御方法、その運転方法及びその設計方法
WO2014050987A1 (ja) * 2012-09-27 2014-04-03 ダイキン工業株式会社 直接形交流電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3200337A4 *

Also Published As

Publication number Publication date
BR112017004931B1 (pt) 2022-05-24
JP2016067199A (ja) 2016-04-28
CN106605359A (zh) 2017-04-26
AU2015322657B2 (en) 2018-05-10
US20170279372A1 (en) 2017-09-28
JP5930108B2 (ja) 2016-06-08
AU2015322657A1 (en) 2017-04-06
ES2886039T3 (es) 2021-12-16
EP3200337B1 (en) 2021-07-28
CN106605359B (zh) 2018-10-23
MY178783A (en) 2020-10-20
US9837929B2 (en) 2017-12-05
BR112017004931A2 (pt) 2017-12-05
EP3200337A1 (en) 2017-08-02
EP3200337A4 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP5930108B2 (ja) 電力変換装置
JP5804167B2 (ja) 電力変換装置
US9735697B2 (en) Control method for direct power converter
AU2014332934C1 (en) Control Method for Direct Power Converter
JP6265297B1 (ja) 直接形電力変換器用の制御装置
JP5874800B1 (ja) 直接型電力変換器用制御装置
WO2014057883A1 (ja) 直接形電力変換装置および直接形電力変換装置の制御方法
JP6103031B1 (ja) 電力変換装置の制御装置
JP6094665B1 (ja) 電力変換装置の制御装置
JP7319576B1 (ja) 電力変換器の制御方法
JP7161110B2 (ja) 直接形電力変換器用の制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15843810

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15510718

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2015843810

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015843810

Country of ref document: EP

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112017004931

Country of ref document: BR

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2015322657

Country of ref document: AU

Date of ref document: 20150924

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 112017004931

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20170313