WO2015132912A1 - 半導体装置の製造方法、及び、半導体装置 - Google Patents

半導体装置の製造方法、及び、半導体装置 Download PDF

Info

Publication number
WO2015132912A1
WO2015132912A1 PCT/JP2014/055667 JP2014055667W WO2015132912A1 WO 2015132912 A1 WO2015132912 A1 WO 2015132912A1 JP 2014055667 W JP2014055667 W JP 2014055667W WO 2015132912 A1 WO2015132912 A1 WO 2015132912A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
gate
semiconductor layer
dummy
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/055667
Other languages
English (en)
French (fr)
Inventor
舛岡　富士雄
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Priority to JP2015520742A priority Critical patent/JP5838530B1/ja
Priority to PCT/JP2014/055667 priority patent/WO2015132912A1/ja
Publication of WO2015132912A1 publication Critical patent/WO2015132912A1/ja
Priority to US15/191,711 priority patent/US9865741B2/en
Anticipated expiration legal-status Critical
Priority to US15/824,017 priority patent/US9960277B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Definitions

  • the present invention relates to a semiconductor device manufacturing method and a semiconductor device.
  • SGT Surrounding Gate Transistor
  • a silicon pillar in which a nitride film hard mask is formed in a columnar shape is formed using a mask for drawing a silicon pillar, and a silicon pillar is drawn using a mask for drawing a planar silicon layer.
  • a planar silicon layer is formed at the bottom, and a gate wiring is formed using a mask for drawing the gate wiring (see, for example, Patent Document 4). That is, a silicon pillar, a planar silicon layer, and a gate wiring are formed using three masks.
  • a deep contact hole is formed in order to connect the upper part of the planar silicon layer and the metal wiring (see, for example, Patent Document 4).
  • the aspect ratio (depth / opening) of the contact hole increases. Etching rate decreases with increasing aspect ratio.
  • the resist film thickness becomes thinner. When the thickness of the resist is reduced, the resist is also etched during the etching, so that it becomes difficult to form a deep contact hole.
  • Non-patent Document 1 a metal gate last process for creating a metal gate after a high temperature process is used in an actual product in order to achieve both a metal gate process and a high temperature process.
  • an interlayer insulating film is deposited, then the polysilicon gate is exposed by chemical mechanical polishing, and after etching the polysilicon gate, a metal is deposited. Therefore, also in SGT, in order to make a metal gate process and a high temperature process compatible, it is necessary to use the metal gate last process which produces a metal gate after a high temperature process.
  • the upper part of the hole is narrower than the lower part of the hole, the upper part of the hole is buried first, and holes are generated.
  • the conventional MOS transistor uses the first insulating film.
  • FINFET Non-patent Document 2
  • a first insulating film is formed around one fin-like semiconductor layer, the first insulating film is etched back, the fin-like semiconductor layer is exposed, and the gate wiring and the substrate The parasitic capacitance between them is reduced. Therefore, also in SGT, it is necessary to use the first insulating film in order to reduce the parasitic capacitance between the gate wiring and the substrate.
  • SGT since there is a columnar semiconductor layer in addition to the fin-shaped semiconductor layer, a device for forming the columnar semiconductor layer is required.
  • JP-A-2-71556 Japanese Patent Laid-Open No. 2-188966 Japanese Patent Laid-Open No. 3-145761 JP 2009-182317 A
  • a manufacturing method of SGT which is a gate last process in which a fin-like semiconductor layer, a columnar semiconductor layer, a gate electrode and a gate wiring are formed by self-alignment, and a dummy gate and a dummy contact are formed at the same time, and a structure of the SGT obtained as a result.
  • the purpose is to provide.
  • the method for manufacturing a semiconductor device of the present invention includes a first step of forming a fin-like semiconductor layer on a semiconductor substrate and forming a first insulating film around the fin-like semiconductor layer, and after the first step, A second insulating film is formed around the fin-like semiconductor layer, a first polysilicon is deposited and planarized on the second insulating film, and a third insulating film is formed on the first polysilicon.
  • a second resist for forming a gate wiring and a columnar semiconductor layer is formed in a direction perpendicular to the direction of the fin-shaped semiconductor layer, and the third insulating film and the first poly Etching silicon, the second insulating film, and the fin-like semiconductor layer to form a columnar semiconductor layer, a first dummy gate made of the first polysilicon, and a first hard mask made of the third insulating film And a second step of forming the second process Thereafter, a fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, a second polysilicon is deposited around the fourth insulating film, planarized, and etched back.
  • a second hard mask is formed on a sidewall of the first hard mask, a third hard mask for forming the first dummy contact is formed on the fin-like semiconductor layer, and the second poly mask is formed.
  • a second dummy gate is formed by etching silicon to remain on the sidewalls of the first dummy gate and the columnar semiconductor layer, and the first dummy contact is formed on the fin-shaped semiconductor layer. It characterized by having a step.
  • the area of the upper surface of the second dummy gate is larger than the area of the lower surface of the second dummy gate.
  • a third resist is formed, etch back is performed, and the upper portion of the columnar semiconductor layer is exposed to expose the columnar semiconductor.
  • a first diffusion layer is formed on the upper layer.
  • a fifth insulating film is formed around the second dummy gate and the first dummy contact, etched and left in a sidewall shape, and a sidewall made of the fifth insulating film is formed.
  • a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed, and the upper portions of the second dummy gate, the first dummy gate, and the first dummy contact are formed.
  • the fifth insulating layer is a region where the first dummy contact is formed around the columnar semiconductor layer where the second dummy gate and the first dummy gate are located, inside the fifth insulating film, and the first dummy contact.
  • a fifth resist is formed to remove the gate insulating film at the bottom of the region where the first dummy contact is formed, and is formed at the bottom of the region where the first dummy contact is formed.
  • the game An insulating film is removed, metal is deposited, etched back, and having a fifth step of forming a gate electrode and a gate wiring and a first contact.
  • the semiconductor device of the present invention is formed on the fin-like semiconductor layer, the fin-like semiconductor layer formed on the semiconductor substrate, the first insulating film formed around the fin-like semiconductor layer, and the fin-like semiconductor layer. It has a first contact and a gate insulating film formed around the first contact.
  • the area of the upper surface of the first contact is larger than the area of the lower surface of the first contact.
  • the gate insulating film further includes the gate electrode and the gate insulating film formed on the periphery and bottom of the gate wiring.
  • a method of manufacturing SGT which is a gate last process in which a fin-like semiconductor layer, a columnar semiconductor layer, a gate electrode and a gate wiring are formed by self-alignment, and a dummy gate and a dummy contact are formed at the same time, is obtained.
  • the structure of SGT can be provided.
  • a first polysilicon is deposited and planarized on the second insulating film, a third insulating film is formed on the first polysilicon, and a gate wiring and a columnar semiconductor layer are formed.
  • a second resist is formed in a direction perpendicular to the direction of the fin-like semiconductor layer, and the third insulating film, the first polysilicon, the second insulating film, and the Etching the fin-like semiconductor layer to form a columnar semiconductor layer, a first dummy gate made of the first polysilicon, and a first hard mask made of the third insulating film;
  • the columnar semiconductor layer and the first Forming a fourth insulating film around the dummy gate, depositing a second polysilicon around the fourth insulating film, planarizing, etching back, exposing the first hard mask, 6 is deposited, a fourth resist for forming a first dummy contact is formed, and the sixth insulating film is etched to form a second resist on the side wall of the first hard mask.
  • the fin-shaped semiconductor layer, columnar semiconductor layer, the gate electrode and the gate wiring can be formed in self-alignment, it is possible to reduce the number of steps.
  • a first dummy contact is formed simultaneously with the second dummy gate, a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed, and the second dummy gate, the first dummy gate, The upper portion of the first dummy contact is exposed, the second dummy gate, the first dummy gate, and the first dummy contact are removed, and the second insulating film and the fourth insulating film are formed.
  • the gate insulating film is formed in a region where the second dummy gate and the first dummy gate are located, around the columnar semiconductor layer, inside the fifth insulating film, and the first dummy contact.
  • the gate insulating film at the bottom of the region where the first dummy contact is present is removed, the gate insulating film remains inside the fifth insulating film which is the region where the first dummy contact is present. It becomes a structure. Since the gate insulating film is a highly insulating film formed by atomic layer deposition, the first contact and the surrounding structure can be further insulated.
  • first and second hard masks prevent the metal and semiconductor compound from being formed on the first and second dummy gates, and the metal and semiconductor compound is formed only on the fin-like semiconductor layer. be able to.
  • the area of the upper surface of the second dummy gate can be made larger than the area of the lower surface of the second dummy gate.
  • the metal for embedding is embedded, voids can be prevented from being formed.
  • the area of the upper surface of the first dummy contact can be made larger than the area of the lower surface of the first dummy contact.
  • the first dummy gate and the second dummy gate are made of polysilicon, and after that, an interlayer insulating film is deposited, and then the first dummy gate and the second dummy gate are exposed by chemical mechanical polishing. Since the conventional metal gate last manufacturing method of depositing metal after etching the gate can be used, the metal gate SGT can be easily formed.
  • the gate electrode and the gate wiring can be insulated from the columnar semiconductor layer and the fin-shaped semiconductor layer by the gate insulating film formed around and at the bottom of the gate electrode and the gate wiring.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG. FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG. (A) is a top view which concerns on the manufacturing method of the semiconductor device which concerns on this invention.
  • FIG. 4B is a sectional view taken along line X-X ′ in FIG.
  • FIG. 6C is a sectional view taken along line Y-Y ′ in FIG.
  • a first step of forming a fin-like semiconductor layer on a semiconductor substrate and forming a first insulating film around the fin-like semiconductor layer is shown.
  • the silicon substrate is used.
  • the substrate may be a semiconductor other than silicon.
  • a first resist 102 for forming a fin-like silicon layer is formed on the silicon substrate 101.
  • the silicon substrate 101 is etched to form a fin-like silicon layer 103.
  • the fin-like silicon layer is formed using a resist as a mask this time, a hard mask such as an oxide film or a nitride film may be used.
  • the first resist 102 is removed.
  • a first insulating film 104 is deposited around the fin-like silicon layer 103.
  • An oxide film formed by high-density plasma or an oxide film formed by low-pressure CVD (Chemical Vapor Deposition) may be used as the first insulating film.
  • the first insulating film 104 is etched back to expose the upper portion of the fin-like silicon layer 103.
  • the process up to here is the same as the manufacturing method of the fin-like silicon layer of Non-Patent Document 2.
  • the first step of forming the fin-like silicon layer 103 on the silicon substrate 101 and forming the first insulating film 104 around the fin-like silicon layer 103 has been shown.
  • a second insulating film is formed around the fin-like semiconductor layer, a first polysilicon is deposited and planarized on the second insulating film, and a third is formed on the first polysilicon.
  • a second resist for forming a gate wiring and a columnar semiconductor layer is formed in a direction perpendicular to the direction of the fin-shaped semiconductor layer, and the third insulating film and the first insulating film are formed. 1 polysilicon, the second insulating film, and the fin-like semiconductor layer are etched, whereby a columnar semiconductor layer, a first dummy gate made of the first polysilicon, and a first insulating film made of the third insulating film.
  • the 2nd process of forming a hard mask is shown.
  • a second insulating film 105 is formed around the fin-like silicon layer 103.
  • the second insulating film 105 is preferably an oxide film.
  • a first polysilicon 106 is deposited on the second insulating film 105 and planarized.
  • a third insulating film 107 is formed on the first polysilicon 106.
  • the third insulating film 107 is preferably a nitride film.
  • a second resist 108 for forming a gate wiring and a columnar silicon layer is formed in a direction perpendicular to the direction of the fin-shaped silicon layer 103.
  • the third insulating film 107 As shown in FIG. 11, by etching the third insulating film 107, the first polysilicon 106, the second insulating film 105, and the fin-like silicon layer 103, the columnar silicon layer 109 and the first silicon layer 109 are etched.
  • a first dummy gate 106a made of one polysilicon and a first hard mask 107a made of a third insulating film are formed.
  • the second resist 108 is removed.
  • the second insulating film is formed around the fin-like semiconductor layer, the first polysilicon is deposited and planarized on the second insulating film, and the third polysilicon is formed on the first polysilicon.
  • a second resist for forming a gate wiring and a columnar semiconductor layer is formed in a direction perpendicular to the direction of the fin-shaped semiconductor layer, and the third insulating film and the first insulating film are formed. 1 polysilicon, the second insulating film, and the fin-like semiconductor layer are etched, whereby a columnar semiconductor layer, a first dummy gate made of the first polysilicon, and a first insulating film made of the third insulating film.
  • a second step of forming a hard mask is shown.
  • a fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, and second polysilicon is deposited around the fourth insulating film. Planarizing, etching back, exposing the first hard mask, depositing a sixth insulating film, forming a fourth resist for forming a first dummy contact, and forming the sixth insulating film; Is etched to form a second hard mask on the side wall of the first hard mask and a third hard mask for forming the first dummy contact on the fin-like semiconductor layer.
  • Dummy con A third step of forming a transfected.
  • a fourth insulating film 110 is formed around the columnar silicon layer 109 and the first dummy gate 106a.
  • the fourth insulating film 110 is preferably an oxide film.
  • a third resist 111 is formed and etched back to expose the upper part of the columnar silicon layer 109.
  • impurities are introduced to form a first diffusion layer 112 on the columnar silicon layer 109.
  • a first diffusion layer 112 In the case of an n-type diffusion layer, it is preferable to introduce arsenic or phosphorus. In the case of a p-type diffusion layer, it is preferable to introduce boron.
  • the third resist 111 is removed.
  • a second polysilicon 113 is deposited around the fourth insulating film 110 and planarized.
  • the second polysilicon 113 is etched back to expose the first hard mask 107a.
  • a sixth insulating film 114 is deposited.
  • the sixth insulating film 114 is preferably a nitride film.
  • a fourth resist 201 for forming a first dummy contact is formed.
  • a second hard mask 114a is formed on the sidewall of the first hard mask 107a, and the first hard mask is formed on the fin-like silicon layer.
  • a third hard mask 114b for forming the dummy contact is formed.
  • the second polysilicon 113 is etched to remain on the sidewalls of the first dummy gate 106a and the columnar semiconductor layer 109, thereby forming a second dummy gate 113a.
  • a first dummy contact 113 b is formed on the fin-like silicon layer 103.
  • the fourth insulating film 110 is separated to become fourth insulating films 110a and 110b.
  • the area of the upper surface of the first dummy contact 113b can be made larger than the area of the lower surface of the first dummy contact 113b.
  • the fourth resist 201 is removed.
  • the fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, and the second polysilicon is deposited around the fourth insulating film.
  • a fifth insulating film is formed around the second dummy gate and the first dummy contact, etched and left in a sidewall shape, and a sidewall made of the fifth insulating film is formed.
  • a fourth step is shown in which a second diffusion layer is formed above the fin-like semiconductor layer and the columnar semiconductor layer, and a compound of metal and semiconductor is formed on the second diffusion layer.
  • a fifth insulating film 115 is formed around the second dummy gate 113a and the first dummy contact 113b.
  • the fifth insulating film 115 is preferably a nitride film.
  • the fifth insulating film 115 is etched and left in the shape of a sidewall to form sidewalls 115a and 115b made of the fifth insulating film.
  • impurities are introduced to form a second diffusion layer 116 above the fin-like silicon layer 103 and below the columnar silicon layer 109.
  • a second diffusion layer 116 above the fin-like silicon layer 103 and below the columnar silicon layer 109.
  • boron In the case of a p-type diffusion layer, it is preferable to introduce boron. Impurities may be introduced before the fifth insulating film 115 is deposited.
  • a metal-semiconductor compound 117 is formed on the second diffusion layer 116.
  • the first and second hard masks 107 a and 114 a prevent the formation of a compound of a metal and a semiconductor on the first and second dummy gates 106 a and 113 a, and the fin-like semiconductor layer 103 is formed. Only a compound of a metal and a semiconductor can be formed.
  • a fifth insulating film is formed around the second dummy gate and the first dummy contact, etched, and left in the shape of a sidewall, and the sidewall made of the fifth insulating film is formed.
  • a fourth step is shown in which a second diffusion layer is formed above the fin-like semiconductor layer and the columnar semiconductor layer, and a metal and semiconductor compound is formed on the second diffusion layer.
  • a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed, and the upper portions of the second dummy gate, the first dummy gate, and the first dummy contact are deposited.
  • the fifth dummy region is the region where the second dummy gate and the first dummy gate are located, the periphery of the columnar semiconductor layer, the inside of the fifth insulating film, and the first dummy contact.
  • Forming a fifth resist for removing the gate insulating film at the bottom of the region where the first dummy contact was formed, and forming the bottom of the region where the first dummy contact was present The game An insulating film is removed, metal is deposited, etched back, showing a fifth step of forming a gate electrode and a gate wiring and a first contact.
  • a contact stopper film 118 is deposited, and an interlayer insulating film 119 is deposited.
  • the contact stopper film 118 is preferably a nitride film. Further, the contact stopper film 118 may not be deposited.
  • chemical mechanical polishing is performed to expose the upper portions of the second dummy gate 113a, the first dummy gate 106a, and the first dummy contact 113b.
  • the second dummy gate 113a, the first dummy gate 106a, and the first dummy contact 113b are removed.
  • the second insulating film 105 and the fourth insulating films 110a and 110b are removed.
  • the gate insulating film 120 is formed around the columnar semi-silicon layer 109 and the fifth insulating film 115a in the region where the second dummy gate 113a and the first dummy gate 106a exist.
  • An inner region is formed on the inner side of the fifth insulating film 115b where the first dummy contact 113b is located.
  • a fifth resist 202 is formed to remove the gate insulating film 120 at the bottom of the region where the first dummy contact 113b was present.
  • the gate insulating film 120 at the bottom of the region where the first dummy contact 113b was present is removed.
  • the gate insulating film 120 is separated to form gate insulating films 120a and 120b.
  • the gate insulating film 120b remains inside the fifth insulating film 115b, which is the region where the first dummy contact 113b was present.
  • the gate insulating film 120 may be removed using isotropic etching. Therefore, it suffices to perform etching for the thickness of the gate insulating film, and a step of forming a deep contact hole is not necessary.
  • the fifth resist 202 is removed.
  • a metal 121 is deposited.
  • the metal 121 is etched back to expose the upper portion of the columnar silicon layer 109.
  • a gate electrode 121 a is formed around the columnar silicon layer 109.
  • the gate wiring 121b is formed.
  • the first contact 121c is formed.
  • the gate electrode 121a and the gate wiring 121b are insulated from the columnar silicon layer 109 and the fin-shaped silicon layer 103 by the gate insulating film 120 formed around and at the bottom of the gate electrode 121a and the gate wiring 121b. Can do.
  • a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed, and the second dummy gate, the first dummy gate, and the upper portion of the first dummy contact.
  • the fifth dummy region is the region where the second dummy gate and the first dummy gate are located, the periphery of the columnar semiconductor layer, the inside of the fifth insulating film, and the first dummy contact.
  • a second interlayer insulating film 122 is deposited.
  • the second interlayer insulating film 122 is flattened to expose the first diffusion layer 112 on the columnar silicon layer 109.
  • the second interlayer insulating film 122 is separated to form second interlayer insulating films 122a and 122b.
  • a sixth resist 123 for forming contact holes is formed.
  • contact holes 124 and 125 are formed by etching the second interlayer insulating films 122a and 122b.
  • a metal 128 is deposited to form second contacts 129 and 131.
  • seventh resists 132, 133, and 134 are formed to form metal wiring.
  • the metal 128 is etched to form metal wirings 128a, 128b, and 128c.
  • the seventh resists 132, 133, and 134 are removed.
  • SGT is a gate last process in which the fin-like semiconductor layer, the columnar semiconductor layer, the gate electrode and the gate wiring are formed by self-alignment, and the dummy gate and the dummy contact are formed at the same time has been shown.
  • FIG. 1 shows the structure of a semiconductor device obtained by the above manufacturing method.
  • the areas of the upper surfaces of the gate electrode 121a and the gate wiring 121b are larger than the areas of the lower surfaces of the gate electrode 121a and the gate wiring 121b.
  • the gate electrode 121a and the gate wiring 121b are insulated from the columnar silicon layer 109 and the fin-shaped silicon layer 103 by the gate insulating film 120 formed around and at the bottom of the gate electrode 121a and the gate wiring 121b. can do.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成し、ダミーゲートとダミーコンタクトを同時に形成するゲートラストプロセスであるＳＧＴの製造方法とその結果得られるＳＧＴの構造を提供する。半導体基板上のフィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、第２の絶縁膜を形成し、第１のポリシリコンを堆積し平坦化し、第３の絶縁膜を形成し、第２のレジストを形成し、柱状半導体層と第１のダミーゲートと第１のハードマスクとを形成する第２工程と、第４の絶縁膜を形成し、第２のポリシリコンを堆積し平坦化し、エッチバックし、第６の絶縁膜を堆積し、第４のレジストを形成し、第２のハードマスクを形成し、第３のハードマスクを形成し、第２のダミーゲートを形成し、フィン状半導体層上に第１のダミーコンタクトを形成する第３工程とにより、課題を解決する。

Description

半導体装置の製造方法、及び、半導体装置
　本発明は半導体装置の製造方法、及び、半導体装置に関する。
　半導体集積回路、特にＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。このようなＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている（例えば、特許文献１、特許文献２、特許文献３を参照）。
　従来のＳＧＴの製造方法では、シリコン柱を描画するためのマスクを用いて窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、平面状シリコン層を描画するためのマスクを用いてシリコン柱底部に平面状シリコン層を形成し、ゲート配線を描画するためのマスクを用いてゲート配線を形成している（例えば特許文献４を参照）。
　すなわち、３つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
　また、従来のＳＧＴの製造方法では、平面状シリコン層の上部と金属配線とを接続するために、深いコンタクト孔を形成している（例えば特許文献４を参照）。素子の微細化に伴い、コンタクト孔のアスペクト比（深さ／開口）は増大する。アスペクト比の増加と共にエッチング速度が低下する。また、パターンの微細化に伴い、レジストの膜厚は薄くなる。レジストの膜厚が薄くなると、エッチング中にレジストもエッチングされるため、深いコンタクト孔を形成することが難しくなる。
　また、従来のＭＯＳトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献１)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためＳＧＴにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。
　また、メタルを埋め込む際、孔の下部より孔の上部が狭いと、孔の上部が先に埋まり、空孔が発生する。
　また、ゲート配線と基板間の寄生容量を低減するために、従来のＭＯＳトランジスタでは、第１の絶縁膜を用いている。例えばＦＩＮＦＥＴ（非特許文献２）では、１つのフィン状半導体層の周囲に第１の絶縁膜を形成し、第１の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためＳＧＴにおいてもゲート配線と基板間の寄生容量を低減するために第１の絶縁膜を用いる必要がある。ＳＧＴではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。
特開平２－７１５５６号公報 特開平２－１８８９６６号公報 特開平３－１４５７６１号公報 特開２００９－１８２３１７号公報
IEDM2007 K.Mistry et.al, pp 247-250 IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.
　そこで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成し、ダミーゲートとダミーコンタクトを同時に形成するゲートラストプロセスであるＳＧＴの製造方法とその結果得られるＳＧＴの構造を提供することを目的とする。
　本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、前記第１のポリシリコン上に第３の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第３の絶縁膜と前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと前記第３の絶縁膜による第１のハードマスクとを形成する第２工程と、前記第２工程の後、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し平坦化し、エッチバックし、前記第１のハードマスクを露出し、第６の絶縁膜を堆積し、第１のダミーコンタクトを形成するための第４のレジストを形成し、前記第６の絶縁膜をエッチングすることにより、前記第１のハードマスクの側壁に、第２のハードマスクを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成するための第３のハードマスクを形成し、前記第２のポリシリコンをエッチングすることにより、前記第１のダミーゲートと前記柱状半導体層の側壁に残存させ、第２のダミーゲートを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成する第３工程を有することを特徴とする。
　また、前記第２のダミーゲートの上面の面積は、前記第２のダミーゲートの下面の面積より大きいことを特徴とする。
　また、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部に第１の拡散層を形成することを特徴とする。
　また、前記第２のダミーゲートと前記第１のダミーコンタクトの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第２の拡散層を形成し、前記第２の拡散層上に金属と半導体の化合物を形成する第４工程を有することを特徴とする。
　また、前記第４工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトの上部を露出し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、ゲート絶縁膜を前記第２のダミーゲートと前記第１のダミーゲートがあった領域である前記柱状半導体層の周囲と前記第５の絶縁膜の内側と前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側に形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去するための第５のレジストを形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線と第１のコンタクトを形成する第５工程を有することを特徴とする。
　また、本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記フィン状半導体層上に形成された第１のコンタクトと、前記第１のコンタクトの周囲に形成されたゲート絶縁膜と、を有することを特徴とする。
　また、前記第１のコンタクトの上面の面積は前記第１のコンタクトの下面の面積より大きいことを特徴とする。
　また、前記フィン状半導体層上に形成された柱状半導体層と、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、前記柱状半導体層の上部に形成された第１の拡散層と、前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第２の拡散層と、を有し、前記ゲート電極と前記ゲート配線の上面の面積は前記ゲート電極と前記ゲート配線の下面の面積より大きいことを特徴とする。
　また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜とをさらに有することを特徴とする。
　本発明によれば、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成し、ダミーゲートとダミーコンタクトを同時に形成するゲートラストプロセスであるＳＧＴの製造方法とその結果得られるＳＧＴの構造を提供することができる。
　半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、前記第１のポリシリコン上に第３の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第３の絶縁膜と前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと前記第３の絶縁膜による第１のハードマスクとを形成する第２工程と、前記第２工程の後、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し平坦化し、エッチバックし、前記第１のハードマスクを露出し、第６の絶縁膜を堆積し、第１のダミーコンタクトを形成するための第４のレジストを形成し、前記第６の絶縁膜をエッチングすることにより、前記第１のハードマスクの側壁に、第２のハードマスクを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成するための第３のハードマスクを形成し、前記第２のポリシリコンをエッチングすることにより、前記第１のダミーゲートと前記柱状半導体層の側壁に残存させ、第２のダミーゲートを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成する第３工程を有することを特徴とすることにより、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成することができ、工程数を削減することができる。
　第２のダミーゲートと同時に第１のダミーコンタクトを形成し、後に、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトの上部を露出し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、ゲート絶縁膜を前記第２のダミーゲートと前記第１のダミーゲートがあった領域である前記柱状半導体層の周囲と前記第５の絶縁膜の内側と前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側に形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去するための第５のレジストを形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去し、金属を堆積し、エッチバックを行うことにより、ゲート電極及びゲート配線と第１のコンタクトを形成することができる。従って、ゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。
　また、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去したため、前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側にゲート絶縁膜が残存する構造となる。ゲート絶縁膜は、原子層堆積により形成された絶縁性の高い膜であるため、第１のコンタクトと周囲の構造間とをより絶縁することができる。
　また、第１と第２のハードマスクにより、第１と第２のダミーゲート上に金属と半導体の化合物が形成されることを防ぎ、フィン状半導体層上のみに金属と半導体の化合物を形成することができる。
　また、第２のポリシリコンをエッチングする際、逆テーパエッチングを用いることにより、前記第２のダミーゲートの上面の面積は、前記第２のダミーゲートの下面の面積より大きくすることができ、ゲートのための金属を埋め込む際、空孔が形成されないようにすることができる。また、同時に前記第１のダミーコンタクトの上面の面積は、前記第１のダミーコンタクトの下面の面積より大きくすることができる。第１のコンタクトのための金属を埋め込む際、空孔が形成されないようにすることができる。
　また、ポリシリコンで第１のダミーゲートと第２のダミーゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨により第１のダミーゲートと第２のダミーゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートＳＧＴを容易に形成できる。
　また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜により、ゲート電極とゲート配線とは、柱状半導体層とフィン状半導体層とから絶縁をすることができる。
（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のＸ－Ｘ’線での断面図である。（ｃ）は（ａ）のＹ－Ｙ’線での断面図である。
　以下に、本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２～図４６を参照して説明する。
　まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程を示す。本実施例では、シリコン基板としたが、基板はシリコン以外であっても半導体であればよい。
　図２に示すように、シリコン基板１０１上にフィン状シリコン層を形成するための第１のレジスト１０２を形成する。
　図３に示すように、シリコン基板１０１をエッチングし、フィン状シリコン層１０３を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
　図４に示すように、第１のレジスト１０２を除去する。
　図５に示すように、フィン状シリコン層１０３の周囲に第１の絶縁膜１０４を堆積する。第１の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
　図６に示すように、第１の絶縁膜１０４をエッチバックし、フィン状シリコン層１０３の上部を露出する。ここまでは、非特許文献２のフィン状シリコン層の製法と同じである。
　以上によりシリコン基板１０１上にフィン状シリコン層１０３を形成し、前記フィン状シリコン層１０３の周囲に第一の絶縁膜１０４を形成する第１工程が示された。
　次に、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、前記第１のポリシリコン上に第３の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第３の絶縁膜と前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと前記第３の絶縁膜による第１のハードマスクとを形成する第２工程を示す。
　図７に示すように、前記フィン状シリコン層１０３の周囲に第２の絶縁膜１０５を形成する。第２の絶縁膜１０５は、酸化膜が好ましい。
　図８に示すように、前記第２の絶縁膜１０５の上に第１のポリシリコン１０６を堆積し平坦化する。
　図９に示すように、前記第１のポリシリコン１０６上に第３の絶縁膜１０７を形成する。第３の絶縁膜１０７は、窒化膜が好ましい。
　図１０に示すように、ゲート配線と柱状シリコン層を形成するための第２のレジスト１０８を、前記フィン状シリコン層１０３の方向に対して垂直の方向に形成する。
　図１１に示すように、前記第３の絶縁膜１０７と前記第１のポリシリコン１０６と前記第２の絶縁膜１０５と前記フィン状シリコン層１０３をエッチングすることにより、柱状シリコン層１０９と前記第１のポリシリコンによる第１のダミーゲート１０６ａと第３の絶縁膜による第１のハードマスク１０７ａを形成する。
　図１２に示すように、第２のレジスト１０８を除去する。
　以上により、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、前記第１のポリシリコン上に第３の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第３の絶縁膜と前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと前記第３の絶縁膜による第１のハードマスクとを形成する第２工程が示された。
　次に、前記第２工程の後、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し平坦化し、エッチバックし、前記第１のハードマスクを露出し、第６の絶縁膜を堆積し、第１のダミーコンタクトを形成するための第４のレジストを形成し、前記第６の絶縁膜をエッチングすることにより、前記第１のハードマスクの側壁に、第２のハードマスクを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成するための第３のハードマスクを形成し、前記第２のポリシリコンをエッチングすることにより、前記第１のダミーゲートと前記柱状半導体層の側壁に残存させ、第２のダミーゲートを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成する第３工程を示す。
　図１３に示すように、前記柱状シリコン層１０９と前記第１のダミーゲート１０６ａの周囲に第４の絶縁膜１１０を形成する。第４の絶縁膜１１０は、酸化膜が好ましい。
　図１４に示すように、第３のレジスト１１１を形成し、エッチバックを行い、前記柱状シリコン層１０９上部を露出する。
　図１５に示すように、不純物を導入し、前記柱状シリコン層１０９上部に第１の拡散層１１２を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。
　図１６に示すように、第３のレジスト１１１を除去する。
　図１７に示すように、前記第４の絶縁膜１１０の周囲に第２のポリシリコン１１３を堆積し平坦化する。
　図１８に示すように、第２のポリシリコン１１３をエッチバックし、前記第１のハードマスク１０７ａを露出する。
　図１９に示すように、第６の絶縁膜１１４を堆積する。第６の絶縁膜１１４は窒化膜が好ましい。
　図２０に示すように、第１のダミーコンタクトを形成するための第４のレジスト２０１を形成する。
　図２１に示すように、第６の絶縁膜１１４をエッチングすることにより、前記第１のハードマスク１０７ａの側壁に、第２のハードマスク１１４ａを形成し、前記フィン状シリコン層上に前記第１のダミーコンタクトを形成するための第３のハードマスク１１４ｂを形成する。
　図２２に示すように、前記第２のポリシリコン１１３をエッチングすることにより、前記第１のダミーゲート１０６ａと前記柱状半導体層１０９の側壁に残存させ、第２のダミーゲート１１３ａを形成し、前記フィン状シリコン層１０３上に第１のダミーコンタクト１１３ｂを形成する。また、第４の絶縁膜１１０は分離され、第４の絶縁膜１１０ａ、１１０ｂとなる。第２のポリシリコン１１３をエッチングする際、逆テーパエッチングを用いることにより、前記第２のダミーゲート１１３ａの上面の面積は、前記第２のダミーゲート１１３ａの下面の面積より大きくすることができ、ゲートのための金属を埋め込む際、空孔が形成されないようにすることができる。また、同時に前記第１のダミーコンタクト１１３ｂの上面の面積は、前記第１のダミーコンタクト１１３ｂの下面の面積より大きくすることができる。第１のコンタクトのための金属を埋め込む際、空孔が形成されないようにすることができる。
　図２３に示すように、第４のレジスト２０１を除去する。
　以上により、前記第２工程の後、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し平坦化し、エッチバックし、前記第１のハードマスクを露出し、第６の絶縁膜を堆積し、第１のダミーコンタクトを形成するための第４のレジストを形成し、前記第６の絶縁膜をエッチングすることにより、前記第１のハードマスクの側壁に、第２のハードマスクを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成するための第３のハードマスクを形成し、前記第２のポリシリコンをエッチングすることにより、前記第１のダミーゲートと前記柱状半導体層の側壁に残存させ、第２のダミーゲートを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成する第３工程が示された。
　次に、前記第２のダミーゲートと前記第１のダミーコンタクトの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第２の拡散層を形成し、前記第２の拡散層上に金属と半導体の化合物を形成する第４工程を示す。
　図２４に示すように、前記第２のダミーゲート１１３ａと前記第１のダミーコンタクト１１３ｂの周囲に、第５の絶縁膜１１５を形成する。第５の絶縁膜１１５は、窒化膜が好ましい。
　図２５に示すように、第５の絶縁膜１１５をエッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォール１１５ａ、１１５ｂを形成する。
　図２６に示すように、不純物を導入し、前記フィン状シリコン層１０３上部と前記柱状シリコン層１０９下部に第２の拡散層１１６を形成する。ｎ型拡散層のときは、砒素やリンを導入することが好ましい。ｐ型拡散層のときは、ボロンを導入することが好ましい。第５の絶縁膜１１５堆積前に不純物を導入してもよい。
　図２７に示すように、前記第２の拡散層１１６上に金属と半導体の化合物１１７を形成する。このとき、また、第１と第２のハードマスク１０７ａ、１１４ａにより、第１と第２のダミーゲート１０６ａ、１１３ａ上に金属と半導体の化合物が形成されることを防ぎ、フィン状半導体層１０３上のみに金属と半導体の化合物を形成することができる。
　以上により、前記第２のダミーゲートと前記第１のダミーコンタクトの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第２の拡散層を形成し、前記第２の拡散層上に金属と半導体の化合物を形成する第４工程が示された。
　次に、前記第４工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトの上部を露出し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、ゲート絶縁膜を前記第２のダミーゲートと前記第１のダミーゲートがあった領域である前記柱状半導体層の周囲と前記第５の絶縁膜の内側と前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側に形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去するための第５のレジストを形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線と第１のコンタクトを形成する第５工程を示す。
　図２８に示すように、コンタクトストッパ膜１１８を堆積し、層間絶縁膜１１９を堆積する。コンタクトストッパ膜１１８として、窒化膜が好ましい。また、コンタクトストッパ膜１１８を堆積しなくてもよい。
　図２９に示すように、化学機械研磨し、前記第２のダミーゲート１１３ａと前記第１のダミーゲート１０６ａと第１のダミーコンタクト１１３ｂの上部を露出する。
　図３０に示すように、前記第２のダミーゲート１１３ａと前記第１のダミーゲート１０６ａと第１のダミーコンタクト１１３ｂを除去する。
　図３１に示すように、前記第２の絶縁膜１０５と前記第４の絶縁膜１１０ａ、１１０ｂを除去する。
　図３２に示すように、ゲート絶縁膜１２０を前記第２のダミーゲート１１３ａと前記第１のダミーゲート１０６ａがあった領域である前記柱状半シリコン層１０９の周囲と前記第５の絶縁膜１１５ａの内側と前記第１のダミーコンタクト１１３ｂがあった領域である前記第５の絶縁膜１１５ｂの内側に形成する。
　図３３に示すように、前記第１のダミーコンタクト１１３ｂがあった領域の底部の前記ゲート絶縁膜１２０を除去するための第５のレジスト２０２を形成する。
　図３４に示すように、前記第１のダミーコンタクト１１３ｂがあった領域の底部の前記ゲート絶縁膜１２０を除去する。ゲート絶縁膜１２０は分離され、ゲート絶縁膜１２０ａ、１２０ｂとなる。異方性エッチングを用いて除去したとき、前記第１のダミーコンタクト１１３ｂがあった領域である前記第５の絶縁膜１１５ｂの内側にゲート絶縁膜１２０ｂが残存する。等方性エッチングを用いてゲート絶縁膜１２０を除去してもよい。従って、ゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。
　図３５に示すように、第５のレジスト２０２を除去する。
　図３６に示すように、金属１２１を堆積する。
　図３７に示すように、金属１２１のエッチバックを行い、柱状シリコン層１０９上部を露出する。柱状シリコン層１０９の周囲にゲート電極１２１ａが形成される。また、ゲート配線１２１ｂが形成される。また、第１のコンタクト１２１ｃが形成される。前記ゲート電極１２１ａと前記ゲート配線１２１ｂの周囲と底部に形成された前記ゲート絶縁膜１２０により、ゲート電極１２１ａとゲート配線１２１ｂとは、柱状シリコン層１０９とフィン状シリコン層１０３とから絶縁をすることができる。
　以上により、前記第４工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトの上部を露出し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、ゲート絶縁膜を前記第２のダミーゲートと前記第１のダミーゲートがあった領域である前記柱状半導体層の周囲と前記第５の絶縁膜の内側と前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側に形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去するための第５のレジストを形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線と第１のコンタクトを形成する第５工程が示された。
　図３８に示すように、第２の層間絶縁膜１２２を堆積する。
　図３９に示すように、第２の層間絶縁膜１２２を平坦化し、柱状シリコン層１０９上部の第１の拡散層１１２を露出する。第２の層間絶縁膜１２２は分離され、第２の層間絶縁膜１２２ａ、１２２ｂとなる。
　図４０に示すように、コンタクト孔を形成するための第６のレジスト１２３を形成する。
　図４１に示すように、第２の層間絶縁膜１２２ａ、１２２ｂをエッチングすることにより、コンタクト孔１２４、１２５を形成する。
　図４２に示すように、第６のレジスト１２３を除去する。
　図４３に示すように、金属１２８を堆積し、第２のコンタクト１２９、１３１を形成する。
　図４４に示すように、金属配線を形成するため第７のレジスト１３２、１３３、１３４を形成する。
　図４５に示すように、金属１２８をエッチングし、金属配線１２８ａ、１２８ｂ、１２８ｃを形成する。
　図４６に示すように、第７のレジスト１３２、１３３、１３４を除去する。
　以上により、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成し、ダミーゲートとダミーコンタクトを同時に形成するゲートラストプロセスであるＳＧＴの製造方法が示された。
　上記製造方法によって得られる半導体装置の構造を図１に示す。
　シリコン基板１０１上に形成されたフィン状シリコン層１０３と、前記フィン状シリコン層１０３の周囲に形成された第１の絶縁膜１０４と、前記フィン状シリコン層１０３上に形成された第１のコンタクト１２１ｃと、前記第１のコンタクト１２１ｃの周囲に形成されたゲート絶縁膜１２０ｂと、を有する。前記第１のダミーコンタクト１１３ｂがあった領域の底部の前記ゲート絶縁膜１２０を除去したため、前記第１のダミーコンタクト１１３ｂがあった領域である前記第５の絶縁膜１１５ｂの内側にゲート絶縁膜１２０ｂが残存する構造となる。ゲート絶縁膜１２０は、原子層堆積といった絶縁性の高い膜であるため、第１のコンタクト１２１ｃと周囲の構造間とをより絶縁することができる。
　前記フィン状シリコン層１０３上に形成された柱状シリコン層１０９と、前記柱状シリコン層１０９の周囲に形成されたゲート絶縁膜１２０ａと、前記ゲート絶縁膜１２０ａの周囲に形成された金属からなるゲート電極１２１ａと、前記ゲート電極１２１ａに接続された前記フィン状シリコン層１０３に直交する方向に延在する金属からなるゲート配線１２１ｂと、前記柱状シリコン層１０９の上部に形成された第１の拡散層１１２と、前記フィン状シリコン層１０３の上部と前記柱状シリコン層１０９の下部に形成された第２の拡散層１１６と、を有する。前記ゲート電極１２１ａと前記ゲート配線１２１ｂの上面の面積は前記ゲート電極１２１ａと前記ゲート配線１２１ｂの下面の面積より大きい。
　セルフアラインで形成されるので、柱状シリコン層１０９と、ゲート配線１２１ｂとの合わせずれをなくすことができる。
　また、前記ゲート電極１２１ａと前記ゲート配線１２１ｂの周囲と底部に形成された前記ゲート絶縁膜１２０により、ゲート電極１２１ａとゲート配線１２１ｂとは、柱状シリコン層１０９とフィン状シリコン層１０３とから絶縁をすることができる。
　なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
　例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第１のレジスト
１０３．フィン状シリコン層
１０４．第１の絶縁膜
１０５．第２の絶縁膜
１０６．第１のポリシリコン
１０６ａ．第１のダミーゲート
１０７．第３の絶縁膜
１０７ａ．第１のハードマスク
１０８．第２のレジスト
１０９．柱状シリコン層
１１０．第４の絶縁膜
１１０ａ．第４の絶縁膜
１１０ｂ．第４の絶縁膜
１１１．第３のレジスト
１１２．第１の拡散層
１１３．第２のポリシリコン
１１３ａ．第２のダミーゲート
１１３ｂ．第１のダミーコンタクト
１１４．第６の絶縁膜
１１４ａ．第２のハードマスク
１１４ｂ．第３のハードマスク
１１５．第５の絶縁膜
１１５ａ．第５の絶縁膜からなるサイドウォール
１１５ｂ．第５の絶縁膜からなるサイドウォール
１１６．第２の拡散層
１１７．金属と半導体の化合物
１１８．コンタクトストッパ膜
１１９．層間絶縁膜
１２０．ゲート絶縁膜
１２０ａ．ゲート絶縁膜
１２０ｂ．ゲート絶縁膜
１２１．金属
１２１ａ．ゲート電極
１２１ｂ．ゲート配線
１２１ｃ．第１のコンタクト
１２２．第２の層間絶縁膜
１２２ａ．第２の層間絶縁膜
１２２ｂ．第２の層間絶縁膜
１２３．第６のレジスト
１２４．コンタクト孔
１２５．コンタクト孔
１２８．金属
１２８ａ．金属配線
１２８ｂ．金属配線
１２８ｃ．金属配線
１２９．第２のコンタクト
１３１．第２のコンタクト
１３２．第７のレジスト
１３３．第７のレジスト
１３４．第７のレジスト
２０１．第４のレジスト
２０２．第５のレジスト

Claims (9)

  1. 　半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、
    　前記第１工程の後、前記フィン状半導体層の周囲に第２の絶縁膜を形成し、前記第２の絶縁膜の上に第１のポリシリコンを堆積し平坦化し、前記第１のポリシリコン上に第３の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第３の絶縁膜と前記第１のポリシリコンと前記第２の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第１のポリシリコンによる第１のダミーゲートと前記第３の絶縁膜による第１のハードマスクとを形成する第２工程と、
    　前記第２工程の後、前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積し平坦化し、エッチバックし、前記第１のハードマスクを露出し、第６の絶縁膜を堆積し、第１のダミーコンタクトを形成するための第４のレジストを形成し、前記第６の絶縁膜をエッチングすることにより、前記第１のハードマスクの側壁に、第２のハードマスクを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成するための第３のハードマスクを形成し、前記第２のポリシリコンをエッチングすることにより、前記第１のダミーゲートと前記柱状半導体層の側壁に残存させ、第２のダミーゲートを形成し、前記フィン状半導体層上に前記第１のダミーコンタクトを形成する第３工程と、
    　を有することを特徴とする半導体装置の製造方法。
  2. 　前記第２のダミーゲートの上面の面積は、前記第２のダミーゲートの下面の面積より大きいことを特徴とする請求項１に記載の半導体装置。
  3. 　前記柱状半導体層と前記第１のダミーゲートの周囲に第４の絶縁膜を形成後、第３のレジストを形成し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部に第１の拡散層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記第２のダミーゲートと前記第１のダミーコンタクトの周囲に、第５の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第５の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第２の拡散層を形成し、前記第２の拡散層上に金属と半導体の化合物を形成する第４工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記第４工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトの上部を露出し、前記第２のダミーゲートと前記第１のダミーゲートと前記第１のダミーコンタクトを除去し、前記第２の絶縁膜と前記第４の絶縁膜を除去し、ゲート絶縁膜を前記第２のダミーゲートと前記第１のダミーゲートがあった領域である前記柱状半導体層の周囲と前記第５の絶縁膜の内側と前記第１のダミーコンタクトがあった領域である前記第５の絶縁膜の内側に形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去するための第５のレジストを形成し、前記第１のダミーコンタクトがあった領域の底部の前記ゲート絶縁膜を除去し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線と第１のコンタクトを形成する第５工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
  6. 　半導体基板上に形成されたフィン状半導体層と、
    　前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
    　前記フィン状半導体層上に形成された第１のコンタクトと、
    　前記第１のコンタクトの周囲に形成されたゲート絶縁膜と、
    　を有することを特徴とする半導体装置。
  7. 　前記第１のコンタクトの上面の面積は前記第１のコンタクトの下面の面積より大きいことを特徴とする請求項６に記載の半導体装置。
  8. 　前記フィン状半導体層上に形成された柱状半導体層と、
    　前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
    　前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
    　前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
    　　前記柱状半導体層の上部に形成された第１の拡散層と、
    　前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第２の拡散層と、
    　を有し、
    　前記ゲート電極と前記ゲート配線の上面の面積は前記ゲート電極と前記ゲート配線の下面の面積より大きいことを特徴とする請求項６に記載の半導体装置。
  9. 　前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜とをさらに有することを特徴とする請求項８に記載の半導体装置。
PCT/JP2014/055667 2014-03-05 2014-03-05 半導体装置の製造方法、及び、半導体装置 Ceased WO2015132912A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015520742A JP5838530B1 (ja) 2014-03-05 2014-03-05 半導体装置の製造方法、及び、半導体装置
PCT/JP2014/055667 WO2015132912A1 (ja) 2014-03-05 2014-03-05 半導体装置の製造方法、及び、半導体装置
US15/191,711 US9865741B2 (en) 2014-03-05 2016-06-24 Method for producing semiconductor device and semiconductor device
US15/824,017 US9960277B2 (en) 2014-03-05 2017-11-28 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/055667 WO2015132912A1 (ja) 2014-03-05 2014-03-05 半導体装置の製造方法、及び、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/191,711 Continuation US9865741B2 (en) 2014-03-05 2016-06-24 Method for producing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
WO2015132912A1 true WO2015132912A1 (ja) 2015-09-11

Family

ID=54054749

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/055667 Ceased WO2015132912A1 (ja) 2014-03-05 2014-03-05 半導体装置の製造方法、及び、半導体装置

Country Status (3)

Country Link
US (2) US9865741B2 (ja)
JP (1) JP5838530B1 (ja)
WO (1) WO2015132912A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160308065A1 (en) * 2014-03-05 2016-10-20 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP2020043356A (ja) * 2016-03-24 2020-03-19 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015125204A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9620628B1 (en) * 2016-07-07 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming contact feature
US11088033B2 (en) * 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070975A (ja) * 2007-09-12 2009-04-02 Elpida Memory Inc 半導体装置およびその製造方法
JP2011040682A (ja) * 2009-08-18 2011-02-24 Unisantis Electronics Japan Ltd 半導体装置とその製造方法
JP2013239622A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
WO2014024266A1 (ja) * 2012-08-08 2014-02-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
US5258635A (en) 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
KR101225641B1 (ko) * 2006-12-27 2013-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4316658B2 (ja) 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
US8476132B2 (en) * 2008-01-29 2013-07-02 Unisantis Electronics Singapore Pte Ltd. Production method for semiconductor device
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8188537B2 (en) * 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8212298B2 (en) * 2008-01-29 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device and methods of producing it
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8026141B2 (en) * 2008-02-08 2011-09-27 Unisantis Electronics (Japan) Ltd. Method of producing semiconductor
US8211809B2 (en) * 2008-09-02 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Method of producing semiconductor device
JP4487221B1 (ja) * 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP5031809B2 (ja) * 2009-11-13 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8916478B2 (en) * 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) * 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5677643B1 (ja) * 2013-08-08 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5688190B1 (ja) * 2013-09-03 2015-03-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2015033382A1 (ja) * 2013-09-03 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2015125204A1 (ja) * 2014-02-18 2015-08-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5822326B1 (ja) * 2014-02-18 2015-11-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
WO2015132913A1 (ja) * 2014-03-05 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5838530B1 (ja) * 2014-03-05 2016-01-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5833279B1 (ja) * 2014-04-10 2015-12-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2015189916A1 (ja) * 2014-06-10 2015-12-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置及びその製造方法
WO2016013087A1 (ja) * 2014-07-24 2016-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070975A (ja) * 2007-09-12 2009-04-02 Elpida Memory Inc 半導体装置およびその製造方法
JP2011040682A (ja) * 2009-08-18 2011-02-24 Unisantis Electronics Japan Ltd 半導体装置とその製造方法
JP2013239622A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
WO2014024266A1 (ja) * 2012-08-08 2014-02-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160308065A1 (en) * 2014-03-05 2016-10-20 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9865741B2 (en) * 2014-03-05 2018-01-09 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US9960277B2 (en) 2014-03-05 2018-05-01 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device
JP2020043356A (ja) * 2016-03-24 2020-03-19 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9865741B2 (en) 2018-01-09
US20180090623A1 (en) 2018-03-29
JPWO2015132912A1 (ja) 2017-03-30
US20160308065A1 (en) 2016-10-20
JP5838530B1 (ja) 2016-01-06
US9960277B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP5822326B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5731073B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5759077B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5779739B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5838530B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5838529B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5775650B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5680801B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5872054B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5740535B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6154051B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5989197B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6121386B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5861197B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6033938B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5977865B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6080989B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6174174B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6200478B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2015119196A (ja) 半導体装置の製造方法及び半導体装置
JP2015159320A (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015520742

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14884283

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14884283

Country of ref document: EP

Kind code of ref document: A1