WO2015045846A1 - 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法 - Google Patents

半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法 Download PDF

Info

Publication number
WO2015045846A1
WO2015045846A1 PCT/JP2014/073755 JP2014073755W WO2015045846A1 WO 2015045846 A1 WO2015045846 A1 WO 2015045846A1 JP 2014073755 W JP2014073755 W JP 2014073755W WO 2015045846 A1 WO2015045846 A1 WO 2015045846A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin sheet
semiconductor chip
sealing
semiconductor
thermosetting
Prior art date
Application number
PCT/JP2014/073755
Other languages
English (en)
French (fr)
Inventor
浩介 盛田
石坂　剛
豊田　英志
豪士 志賀
智絵 飯野
石井　淳
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=52742993&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2015045846(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to CN201480051887.5A priority Critical patent/CN105555848B/zh
Priority to US15/023,501 priority patent/US9659883B2/en
Priority to KR1020167009342A priority patent/KR20160060073A/ko
Priority to SG11201602233PA priority patent/SG11201602233PA/en
Publication of WO2015045846A1 publication Critical patent/WO2015045846A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C08G59/5046—Amines heterocyclic
    • C08G59/5053—Amines heterocyclic containing only nitrogen as a heteroatom
    • C08G59/5073—Amines heterocyclic containing only nitrogen as a heteroatom having two nitrogen atoms in the ring
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/686—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a thermosetting resin sheet for sealing a semiconductor chip and a method for manufacturing a semiconductor package.
  • a method for manufacturing a semiconductor package a method of sealing one or a plurality of semiconductor chips fixed to a substrate or the like with a sealing resin is known.
  • a sealing resin for example, a thermosetting resin sheet is known (for example, see Patent Document 1).
  • Warping deformation may occur in the semiconductor package due to the volume shrinkage of the sealing resin during the thermosetting process.
  • the semiconductor package cannot be sufficiently fixed to the stage (for example, adsorption fixing), and it may be difficult to grind the sealing resin of the semiconductor package.
  • the thermal expansion coefficient of the sealing resin is usually larger than other elements (for example, a semiconductor chip, a substrate, etc.) that constitute the semiconductor package, the semiconductor package may be warped, which improves the reliability. There is room.
  • the present invention solves the above-mentioned problems and provides a thermosetting resin sheet for sealing a semiconductor chip and a method for manufacturing a semiconductor package, which can reduce warping deformation due to volume shrinkage of the thermosetting resin sheet and is excellent in reliability and storage stability.
  • the purpose is to provide.
  • the activation energy (Ea) satisfies the following formula (1) and the glass transition temperature of the thermoset after thermosetting at 150 ° C. for 1 hour is 125 ° C. or higher,
  • Thermosetting resin sheet for sealing a semiconductor chip satisfying the following formula (2): thermal expansion coefficient ⁇ [ppm / K] below the glass transition temperature and storage elastic modulus E ′ [GPa] at 25 ° C. of the thermoset About. 30 ⁇ Ea ⁇ 120 [kJ / mol] (1) 10,000 ⁇ ⁇ ⁇ E ′ ⁇ 300000 [Pa / K] (2)
  • Ea is 120 kJ / mol or less and can be thermally cured at a relatively low temperature, warpage can be reduced. Moreover, since it is not necessary to heat for a long time in order to thermoset, it is excellent in productivity.
  • thermosetting resin sheet can be thermally cured after following the unevenness (unevenness formed by a semiconductor chip or the like) by heating. As a result, the generation of voids can be reduced. Also, the storage stability is good.
  • the thermal expansion coefficient ⁇ below the glass transition temperature of the thermoset and the storage elastic modulus E ′ at 25 ° C. of the thermoset satisfy the above formula (2). For this reason, the thermal stress which arises by the difference in a thermal expansion coefficient can be relieved, and the semiconductor package excellent in reliability can be obtained.
  • the thermal expansion coefficient ⁇ becomes low and the thermal expansion behavior of the thermosetting resin sheet is suppressed, so that mechanical damage to other elements (for example, a semiconductor chip, a substrate, etc.) constituting the semiconductor package can be reduced.
  • thermosetting product Since the glass transition temperature of the thermosetting product is 125 ° C. or higher, a rapid change in physical properties in the normal use temperature range of the semiconductor package and the temperature range (maximum 125 ° C.) of the thermal cycle reliability test can be suppressed.
  • thermosetting resin sheet for sealing a semiconductor chip of the present invention preferably contains an epoxy resin, a phenol novolac-based curing agent, an inorganic filler, and a curing accelerator.
  • the inorganic filler is preferably silica having an average particle size of 0.5 ⁇ m to 50 ⁇ m.
  • the curing accelerator is an imidazole curing accelerator.
  • an imidazole curing accelerator By using an imidazole curing accelerator, the activation energy can be easily adjusted to 30 to 120 kJ / mol, and the curing reaction at the kneading temperature can be suppressed.
  • the content of the inorganic filler is preferably 20% by volume to 90% by volume.
  • the storage elastic modulus E ′ at 25 ° C. of the thermoset is preferably 3 GPa to 30 GPa.
  • the thermal expansion coefficient ⁇ is preferably 3 ppm / K to 50 ppm / K.
  • the present invention also includes a step (A) of forming a sealing body including the thermosetting resin sheet for sealing a semiconductor chip and one or more semiconductor chips embedded in the thermosetting resin sheet for sealing a semiconductor chip. And a step (B) of thermosetting the resin sheet of the sealing body.
  • the sealing body is formed by embedding the semiconductor chip flip-chip connected to a semiconductor wafer in the thermosetting resin sheet for sealing the semiconductor chip.
  • the sealing body is formed by embedding the semiconductor chip fixed to the temporarily fixing material in the thermosetting resin sheet for sealing the semiconductor chip.
  • the sealing body is formed by embedding a plurality of the semiconductor chips flip-chip connected to the semiconductor wafer in the thermosetting resin sheet for sealing the semiconductor chip.
  • the manufacturing method of the semiconductor package of this invention further includes the process (C) of dicing the said sealing body per target semiconductor chip after the said process (B).
  • FIG. 3 is a schematic cross-sectional view of a resin sheet according to Embodiment 1.
  • FIG. It is a cross-sectional schematic diagram of a semiconductor wafer on which a semiconductor chip is flip-chip mounted. It is a figure which shows typically a mode that the semiconductor chip was sealed with the resin sheet of Embodiment 1.
  • FIG. It is a figure which shows typically a mode that the resin sheet part of the semiconductor package was ground. It is a figure which shows typically a mode that the semiconductor wafer part of the semiconductor package was ground. It is a figure which shows typically a mode that the rewiring layer and bump were formed in the semiconductor package. It is a figure which shows typically a mode that the semiconductor package was diced.
  • FIG. 1 is a schematic cross-sectional view of a resin sheet 11 according to the first embodiment.
  • supports such as a polyethylene terephthalate (PET) film may be provided on both surfaces of the resin sheet 11.
  • PET polyethylene terephthalate
  • a release treatment may be applied to the support.
  • Resin sheet 11 has thermosetting properties.
  • the activation energy (Ea) of the resin sheet 11 is 30 kJ / mol or more. Since it is 30 kJ / mol or more, the thermosetting resin sheet can be thermoset after following the unevenness (unevenness formed by a semiconductor chip or the like) by heating. As a result, the generation of voids can be reduced. Also, the storage stability is good.
  • the activation energy of the resin sheet 11 is preferably 40 kJ / mol or more, more preferably 50 kJ / mol or more, and further preferably 60 kJ / mol or more.
  • the activation energy of the resin sheet 11 is 120 kJ / mol or less. Since it is 120 kJ / mol or less and can be thermally cured at a relatively low temperature, warpage can be reduced. Moreover, since it is not necessary to heat for a long time in order to thermoset, it is excellent in productivity.
  • the activation energy of the resin sheet 11 is preferably 100 kJ / mol or less. The activation energy can be measured by the method described in the examples.
  • the activation energy of the resin sheet 11 can be controlled by the type of the curing accelerator and the amount of the curing accelerator.
  • the resin sheet 11 satisfies the following formula (2). 10,000 ⁇ ⁇ ⁇ E ′ ⁇ 300000 [Pa / K] (2)
  • (alpha) is a thermal expansion coefficient [ppm / K] in below the glass transition temperature of the thermosetting material after heat-curing at 150 degreeC for 1 hour.
  • E ′ is the storage elastic modulus [GPa] at 25 ° C. of the thermoset after thermosetting at 150 ° C. for 1 hour.
  • the thermal stress caused by the difference in thermal expansion coefficient can be alleviated.
  • the thermal expansion coefficient ⁇ becomes low and the thermal expansion behavior of the resin sheet 11 is suppressed, so that mechanical damage to other elements (for example, a semiconductor chip, a substrate, etc.) constituting the semiconductor package can be reduced.
  • ⁇ ⁇ E ′ is preferably 100,000 Pa / K or more. ⁇ ⁇ E ′ is preferably 200,000 Pa / K or less.
  • the storage elastic modulus E ′ is preferably 3 GPa or more, more preferably 10 GPa or more, and further preferably 15 GPa or more. When it is 3 GPa or more, the thermal stress relaxation effect is high.
  • the upper limit of the storage elastic modulus E ′ is not particularly limited, and is, for example, 30 GPa or less, preferably 25 GPa or less.
  • the storage elastic modulus E ′ can be measured by the method described in the examples.
  • the storage elastic modulus E ′ of the resin sheet 11 can be controlled by the content of the inorganic filler and the content of the thermoplastic resin.
  • the storage elastic modulus E ′ can be increased by increasing the content of the inorganic filler and increasing the content of the thermoplastic resin.
  • the thermal expansion coefficient ⁇ is preferably 50 ppm / K or less, more preferably 20 ppm / K or less, and still more preferably 15 ppm / K or less.
  • concentration is 50 ppm / K or less, the thermal stress relaxation effect is high.
  • the lower limit of the thermal expansion coefficient ⁇ is not particularly limited, and is, for example, 3 ppm / K or more.
  • the thermal expansion coefficient ⁇ can be measured by the method described in the examples.
  • the thermal expansion coefficient ⁇ of the resin sheet 11 can be controlled by the content of the inorganic filler.
  • the thermal expansion coefficient ⁇ can be reduced by increasing the content of the inorganic filler.
  • the glass transition temperature (Tg) of the thermoset after the resin sheet 11 is thermoset at 150 ° C. for 1 hour is 125 ° C. or higher.
  • the upper limit of the glass transition temperature of the thermoset is not particularly limited, and is, for example, 180 ° C. or lower, preferably 160 ° C. or lower.
  • the glass transition temperature can be measured by the method described in the examples.
  • the glass transition temperature of the thermoset of the resin sheet 11 can be controlled by the crosslink density due to the functional groups of the thermosetting resin (for example, epoxy resin or phenol resin).
  • the glass transition temperature can be increased by applying a thermosetting resin having a large number of functional groups in the molecule.
  • the resin sheet 11 preferably contains an epoxy resin.
  • the epoxy resin is not particularly limited.
  • triphenylmethane type epoxy resin, cresol novolac type epoxy resin, biphenyl type epoxy resin, modified bisphenol A type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, modified bisphenol F type epoxy resin, dicyclopentadiene type Various epoxy resins such as an epoxy resin, a phenol novolac type epoxy resin, and a phenoxy resin can be used. These epoxy resins may be used alone or in combination of two or more.
  • the epoxy resin is solid at room temperature having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 ° C.
  • the epoxy resin is solid at room temperature having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 ° C.
  • triphenylmethane type epoxy resin, cresol novolac type epoxy resin, and biphenyl type epoxy resin are more preferable from the viewpoint of reliability.
  • bisphenol F type epoxy resin is preferable.
  • the resin sheet 11 preferably contains a phenol novolac curing agent.
  • a phenol novolac resin can be suitably used.
  • a phenol novolak resin having a biphenylaralkyl skeleton can be particularly preferably used.
  • curing agent may be used independently and may be used together 2 or more types.
  • phenol novolac-based curing agent it is preferable to use one having a hydroxyl group equivalent of 70 to 250 and a softening point of 50 to 110 ° C. from the viewpoint of reactivity with the epoxy resin.
  • the total content of the epoxy resin and the phenol novolac curing agent in the resin sheet 11 is preferably 5% by weight or more. Adhesive strength with respect to a semiconductor chip etc. is acquired favorably as it is 5 weight% or more.
  • the total content of the epoxy resin and the phenol novolac curing agent in the resin sheet 11 is preferably 40% by weight or less, and more preferably 20% by weight or less. If it is 40% by weight or less, the hygroscopicity can be kept low.
  • the blending ratio of the epoxy resin and the phenol novolac curing agent is such that the total number of hydroxyl groups in the phenol novolac curing agent is 0.7 to 1.5 with respect to 1 equivalent of the epoxy group in the epoxy resin. It is preferable to blend so as to be equivalent, more preferably 0.9 to 1.2 equivalent.
  • the resin sheet 11 preferably contains a curing accelerator.
  • the curing accelerator is not particularly limited as long as the curing of the epoxy resin and the phenol novolac curing agent proceeds.
  • 2-methylimidazole (trade name; 2MZ), 2-undecylimidazole (trade name; C11-Z), 2-heptadecylimidazole (trade name; C17Z), 1,2-dimethylimidazole (trade name; 1.2DMZ), 2-ethyl-4-methylimidazole (trade name; 2E4MZ), 2-phenyl Imidazole (trade name; 2PZ), 2-phenyl-4-methylimidazole (trade name; 2P4MZ), 1-benzyl-2-methylimidazole (trade name; 1B2MZ), 1-benzyl-2-phenylimidazole (trade name; 1B2PZ), 1-cyanoethyl-2-methylimidazole (trade name; 2MZ-CN), 1 Cyanoethyl-2-undecylimidazole (trade name; C
  • an imidazole-based curing accelerator is preferable because the activation energy can be easily adjusted to 30 to 80 kJ / mol and the curing reaction at the kneading temperature can be suppressed, and 2-phenyl-4,5-dihydroxymethylimidazole is preferable.
  • 2,4-diamino-6- [2′-ethyl-4′-methylimidazolyl- (1 ′)]-ethyl-s-triazine is more preferred, and 2-phenyl-4,5-dihydroxymethylimidazole is more preferred.
  • the content of the curing accelerator is preferably 0.2 parts by weight or more, more preferably 0.5 parts by weight or more, still more preferably 0.8 parts by weight with respect to a total of 100 parts by weight of the epoxy resin and the phenol novolac curing agent. It is more than part by weight. When it is 0.2 parts by weight or more, the activation energy can be easily adjusted to 80 kJ / mol or less.
  • the content of the curing accelerator is preferably 5 parts by weight or less, more preferably 2 parts by weight or less with respect to 100 parts by weight of the total of the epoxy resin and the phenol novolac curing agent. Activation energy can be easily adjusted to 30 kJ / mol or more as it is 5 weight part or less.
  • the resin sheet 11 preferably contains a thermoplastic resin (elastomer).
  • Thermoplastic resins include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, thermoplasticity.
  • MBS resin methyl methacrylate-butadiene-styrene copolymer
  • the content of the thermoplastic resin in the resin sheet 11 is preferably 1% by weight or more.
  • flexibility and flexibility can be provided as it is 1 weight% or more.
  • the content of the thermoplastic resin in the resin sheet 11 is preferably 30% by weight or less. Adhesive force with respect to a semiconductor chip etc. is acquired favorably as it is 30 weight% or less.
  • the resin sheet 11 preferably contains an inorganic filler.
  • the storage elastic modulus E ′ can be increased and the thermal expansion coefficient ⁇ can be reduced.
  • the inorganic filler examples include quartz glass, talc, silica (such as fused silica and crystalline silica), alumina, aluminum nitride, silicon nitride, and boron nitride.
  • silica and alumina are preferable and silica is more preferable because the thermal expansion coefficient can be satisfactorily reduced.
  • Silica is preferably fused silica and more preferably spherical fused silica because it is excellent in fluidity.
  • the average particle diameter of the inorganic filler is preferably 0.5 ⁇ m or more, more preferably 5 ⁇ m or more. When it is 0.5 ⁇ m or more, it is easy to obtain flexibility and flexibility of the resin sheet 11.
  • the average particle diameter of the inorganic filler is preferably 50 ⁇ m or less, more preferably 30 ⁇ m or less. When it is 50 ⁇ m or less, it is easy to increase the filling rate of the inorganic filler.
  • the average particle size can be derived by, for example, using a sample arbitrarily extracted from the population and measuring it using a laser diffraction / scattering particle size distribution measuring apparatus.
  • the inorganic filler is preferably treated (pretreated) with a silane coupling agent. Thereby, the wettability with resin can be improved and the dispersibility of an inorganic filler can be improved.
  • the silane coupling agent is a compound having a hydrolyzable group and an organic functional group in the molecule.
  • hydrolyzable group examples include an alkoxy group having 1 to 6 carbon atoms such as a methoxy group and an ethoxy group, an acetoxy group, and a 2-methoxyethoxy group.
  • a methoxy group is preferable because it easily removes volatile components such as alcohol generated by hydrolysis.
  • organic functional group examples include vinyl group, epoxy group, styryl group, methacryl group, acrylic group, amino group, ureido group, mercapto group, sulfide group, and isocyanate group.
  • an epoxy group is preferable because it easily reacts with an epoxy resin and a phenol novolac curing agent.
  • silane coupling agent examples include vinyl group-containing silane coupling agents such as vinyltrimethoxysilane and vinyltriethoxysilane; 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, 3-glycidoxypropylmethyl Epoxy group-containing silane coupling agents such as dimethoxysilane, 3-glycidoxypropyltrimethoxysilane, 3-glycidoxypropylmethyldiethoxysilane, 3-glycidoxypropyltriethoxysilane; p-styryltrimethoxysilane, etc.
  • vinyl group-containing silane coupling agents such as vinyltrimethoxysilane and vinyltriethoxysilane
  • 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane 3-glycidoxypropylmethyl Epoxy group-containing silane coupling agents such as dimethoxysilane, 3-glycidoxypropyl
  • Styryl group-containing silane coupling agent 3-methacryloxypropylmethyldimethoxysilane, 3-methacryloxypropyltrimethoxysilane, 3-methacryloxypropylmethyldiethoxysilane, 3-methacryloxypropyltri Methacrylic group-containing silane coupling agents such as toxisilane; Acrylic group-containing silane coupling agents such as 3-acryloxypropyltrimethoxysilane; N-2- (aminoethyl) -3-aminopropylmethyldimethoxysilane, N-2- (Aminoethyl) -3-aminopropyltrimethoxysilane, 3-aminopropyltrimethoxysilane, 3-aminopropyltriethoxysilane, 3-triethoxysilyl-N- (1,3-dimethyl-butylidene) propylamine, N Amino group-containing silane coupling agents such as phenyl-3-a
  • the method for treating the inorganic filler with the silane coupling agent is not particularly limited, and is a wet method in which the inorganic filler and the silane coupling agent are mixed in a solvent, and the inorganic filler and the silane coupling agent are treated in a gas phase. And dry method.
  • the treatment amount of the silane coupling agent is not particularly limited, but it is preferable to treat 0.1 to 1 part by weight of the silane coupling agent with respect to 100 parts by weight of the untreated inorganic filler.
  • the content of the inorganic filler in the resin sheet 11 is preferably 20% by volume or more, more preferably 70% by volume or more, and further preferably 74% by volume or more. If it is 20% by volume or more, ⁇ ⁇ E ′ can be easily adjusted to 10000 Pa / K or more. On the other hand, the content of the inorganic filler is preferably 90% by volume or less, and more preferably 85% by volume or less. When it is 90% by volume or less, good unevenness followability can be obtained. Further, ⁇ ⁇ E ′ can be easily adjusted to 300000 Pa / K or less.
  • the content of the inorganic filler can be explained by using “wt%” as a unit.
  • the content of silica will be described in units of “% by weight”. Since silica usually has a specific gravity of 2.2 g / cm 3 , the preferred range of the silica content (% by weight) is, for example, as follows. That is, the content of silica in the resin sheet 11 is preferably 81% by weight or more, and more preferably 84% by weight or more. 94 weight% or less is preferable and, as for content of the silica in the resin sheet 11, 91 weight% or less is more preferable.
  • the preferred range of the alumina content is, for example, as follows. That is, the content of alumina in the resin sheet 11 is preferably 88% by weight or more, and more preferably 90% by weight or more. 97 weight% or less is preferable and, as for content of the alumina in the resin sheet 11, 95 weight% or less is more preferable.
  • Resin sheet 11 may contain, in addition to the above components, compounding agents generally used in the production of sealing resins, for example, flame retardant components, pigments, silane coupling agents, and the like.
  • the flame retardant component for example, various metal hydroxides such as aluminum hydroxide, magnesium hydroxide, iron hydroxide, calcium hydroxide, tin hydroxide, complex metal hydroxide, phosphazene compounds, and the like can be used. Of these, phosphazene compounds are preferred because they are excellent in flame retardancy and strength after curing.
  • the pigment is not particularly limited, and examples thereof include carbon black.
  • the manufacturing method of the resin sheet 11 is not particularly limited, the kneaded material obtained by kneading the respective components (for example, epoxy resin, phenol novolac curing agent, inorganic filler, curing accelerator, etc.) is plastically processed into a sheet shape. Is preferred. Thereby, the inorganic filler can be highly filled and the thermal expansion coefficient can be designed low.
  • the respective components for example, epoxy resin, phenol novolac curing agent, inorganic filler, curing accelerator, etc.
  • a kneaded product is prepared by melt-kneading an epoxy resin, a phenol novolac-based curing agent, an inorganic filler, a curing accelerator, and the like with a known kneader such as a mixing roll, a pressure kneader, an extruder,
  • the obtained kneaded material is plastically processed into a sheet shape.
  • the upper limit of the temperature is preferably 140 ° C. or less, and more preferably 130 ° C. or less.
  • the lower limit of the temperature is preferably equal to or higher than the softening point of each component described above, for example, 30 ° C or higher, and preferably 50 ° C or higher.
  • the kneading time is preferably 1 to 30 minutes.
  • the kneading is preferably performed under reduced pressure conditions (under reduced pressure atmosphere), and the pressure under reduced pressure conditions is, for example, 1 ⁇ 10 ⁇ 4 to 0.1 kg / cm 2 .
  • the kneaded material after melt-kneading is preferably subjected to plastic working in a high temperature state without cooling.
  • the plastic working method is not particularly limited, and examples thereof include a flat plate pressing method, a T die extrusion method, a screw die extrusion method, a roll rolling method, a roll kneading method, an inflation extrusion method, a coextrusion method, and a calendering method.
  • the plastic working temperature is preferably not less than the softening point of each component described above, and is 40 to 150 ° C., preferably 50 to 140 ° C., more preferably 70 to 120 ° C. in consideration of the thermosetting property and moldability of the epoxy resin. is there.
  • the thickness of the resin sheet 11 is not particularly limited, but is preferably 100 ⁇ m or more, more preferably 150 ⁇ m or more. Moreover, the thickness of the resin sheet 11 becomes like this. Preferably it is 2000 micrometers or less, More preferably, it is 1000 micrometers or less. A semiconductor chip can be favorably sealed as it is in the above-mentioned range.
  • the resin sheet 11 is a single layer
  • the resin sheet 11 is not limited to this, A multilayer may be sufficient.
  • Resin sheet 11 is used to seal the semiconductor chip.
  • a semiconductor package can be obtained by performing the following steps.
  • a semiconductor wafer 12 on which a plurality of semiconductor chips 13 are flip-chip mounted is prepared (see FIG. 2).
  • bumps 13 a are formed on the circuit formation surface (active surface) of the semiconductor chip 13.
  • an electrode 12 a is formed on the circuit forming surface (active surface) of the semiconductor wafer 12.
  • the semiconductor chip 13 and the semiconductor wafer 12 are usually electrically connected.
  • FIG. 2 shows an example in which the semiconductor chip 13 and the semiconductor wafer 12 are electrically connected through bumps 13a and electrodes 12a.
  • a known apparatus such as a flip chip bonder or a die bonder can be used for mounting the semiconductor chip 13 on the semiconductor wafer 12.
  • an underfill material 14 is filled between the semiconductor chip 13 and the semiconductor wafer 12 as necessary.
  • the sealing step the semiconductor chip 13 is sealed with the resin sheet 11 (see FIG. 3). Thereby, the sealing body 15 (semiconductor package 15) provided with the semiconductor chip 13 embedded in the resin sheet 11 and the resin sheet 11 is obtained.
  • the sealing body 15 semiconductor package 15
  • the semiconductor wafer 12 and the flip-chip connection to the semiconductor wafer 12 are performed.
  • a method of embedding the semiconductor chip 13 in the resin sheet 11 by hot pressing a laminated body including the semiconductor chip 13 and the resin sheet 11 disposed on the semiconductor chip 13 by a parallel plate method may be used.
  • the temperature is, for example, 40 to 100 ° C., preferably 50 to 90 ° C.
  • the pressure is, for example, 0.1 to 10 MPa, preferably 0. 5 to 8 MPa
  • the time is, for example, 0.3 to 10 minutes, preferably 0.5 to 5 minutes.
  • it is preferable to press under reduced pressure conditions for example, 0.1 to 5 kPa).
  • thermosetting process The resin sheet 11 of the sealing body 15 is thermoset.
  • thermosetting treatment are not particularly limited, but are as follows, for example.
  • the heating temperature is preferably 100 ° C. or higher, more preferably 120 ° C. or higher.
  • the upper limit of the heating temperature is preferably 200 ° C. or lower, more preferably 180 ° C. or lower.
  • the heating time is preferably 10 minutes or more, more preferably 30 minutes or more.
  • the upper limit of the heating time is preferably 300 minutes or less, more preferably 180 minutes or less.
  • you may pressurize as needed Preferably it is 0.1 Mpa or more, More preferably, it is 0.5 Mpa or more.
  • the upper limit is preferably 10 MPa or less, more preferably 5 MPa or less.
  • the resin sheet 11 of the sealing body 15 is ground (see FIG. 4).
  • the grinding method include a grinding method using a grindstone that rotates at high speed.
  • the semiconductor wafer 12 of the sealing body 15 is ground.
  • Vias 12b can be formed by grinding (see FIG. 5). Examples of the grinding method include a grinding method using a grindstone that rotates at high speed.
  • a rewiring layer 22 having wirings 21 is formed on the sealing body 15 as necessary (see FIG. 6).
  • bumps 23 are formed on the wirings 21 as necessary.
  • FIG. 6 shows an example in which the via 12b and the wiring 21 are connected.
  • the sealing body 15 is diced (see FIG. 7). Thereby, the chip-shaped semiconductor package 16 can be obtained.
  • the sealing body 15 or the semiconductor package 16 is mounted on the substrate.
  • Laser marking can be performed on the sealing body 15 or the semiconductor package 16 at an arbitrary timing. For example, laser marking may be performed on the sealing body 15 before thermosetting, laser marking may be performed on the sealing body 15 after thermosetting, or laser marking may be performed on the semiconductor package 16.
  • a semiconductor package can be obtained by performing the following steps. The following steps are suitable for manufacturing a fan-out type wafer level package (WLP).
  • WLP fan-out type wafer level package
  • the plurality of semiconductor chips 13 are fixed to the temporary fixing material 41 (see FIG. 8). At this time, if necessary, the semiconductor chip 13 is arranged and fixed so that the circuit forming surface of the semiconductor chip 13 faces the temporary fixing material 41.
  • a known device such as a flip chip bonder or a die bonder can be used.
  • the temporary fixing material 41 usually has a support 42 and an adhesive layer 43 laminated on the support 42.
  • the pressure-sensitive adhesive layer 43 is not particularly limited, but a heat-peelable pressure-sensitive adhesive layer, a radiation curable pressure-sensitive adhesive layer, or the like is usually used because it can be easily peeled off.
  • the material for the support 42 is not particularly limited. For example, metal materials such as SUS, plastic materials such as polyimide, polyamideimide, polyetheretherketone, and polyethersulfone.
  • the sealing step the semiconductor chip 13 is sealed with the resin sheet 11 (see FIG. 9). Thereby, the sealing body 51 provided with the semiconductor chip 13 embedded in the resin sheet 11 and the resin sheet 11 is obtained.
  • the temporary fixing material 41 and the temporary fixing material 41 are placed on the temporary fixing material 41.
  • a method of embedding the semiconductor chip 13 in the resin sheet 11 by hot pressing a laminated body including the arranged semiconductor chip 13 and the resin sheet 11 arranged on the semiconductor chip 13 by a parallel plate method may be used.
  • the hot press conditions for embedding the semiconductor chip 13 in the resin sheet 11 the contents described in the above-described manufacturing method can be adopted.
  • the sealing body 51 is thermally cured (the resin sheet 11 of the sealing body 51 is thermally cured).
  • thermosetting treatment The conditions described in the above-mentioned manufacturing method can be adopted as the conditions for the thermosetting treatment.
  • the temporarily fixing material 41 is peeled from the sealing body 51 (see FIG. 10).
  • the peeling method is not particularly limited, it is preferable to peel the adhesive layer 43 after reducing the adhesive strength.
  • the pressure-sensitive adhesive layer 43 is a heat-peelable pressure-sensitive adhesive layer, the pressure-sensitive adhesive layer 43 is heated and peeled after the pressure-sensitive adhesive force of the pressure-sensitive adhesive layer 43 is reduced.
  • the resin sheet 11 of the sealing body 51 is ground as needed (refer FIG. 11).
  • the grinding method include a grinding method using a grindstone that rotates at high speed.
  • FIG. 12 shows an example in which the rewiring 52 and the semiconductor chip 13 are connected.
  • an insulating layer such as polyimide or polybenzoxazole (PBO) is formed on the surface of the sealing body 51 where the rewiring 52 is formed.
  • the insulating layer can be formed, for example, by laminating a film such as a dry film resist.
  • the bumping process can be performed by a known method such as solder ball or solder plating.
  • Dicing process Dicing of the sealing body 51 including the semiconductor chip 13, the resin sheet 11, the rewiring 52, and the like may be performed (see FIG. 13). As described above, the semiconductor package 61 in which the wiring is drawn outside the chip region can be obtained. In addition, you may use the sealing body 51 as a semiconductor package as it is, without dicing.
  • the semiconductor package 61 is mounted on the substrate as necessary.
  • Laser marking can be performed on the sealing body 51 or the semiconductor package 61 at an arbitrary timing. For example, laser marking may be performed on the sealing body 51 before thermosetting, laser marking may be performed on the sealing body 51 after thermosetting, or laser marking may be performed on the semiconductor package 61.
  • the step (A) of forming the sealing body 15, 51 including the resin sheet 11 and one or more semiconductor chips 13 embedded in the resin sheet 11, and the resin sheet of the sealing body 15, 51 The semiconductor packages 16 and 61 can be manufactured by a method including the step (B) of thermally curing the semiconductor 11.
  • the sealing body 15 may be formed by embedding the semiconductor chip 13 flip-chip connected to the semiconductor wafer 12 in the resin sheet 11. At this time, in the step (A), a plurality of semiconductor chips 13 flip-chip connected to the semiconductor wafer 12 can be embedded in the resin sheet 11 to form the sealing body 15. And the said method may further include the process (C) of dicing the sealing body 15 for the target semiconductor chip unit after a process (B).
  • the sealing body 51 may be formed by embedding the semiconductor chip 13 fixed to the temporarily fixing material 41 in the resin sheet 11.
  • Epoxy resin A YSLV-80XY manufactured by Nippon Steel Chemical Co., Ltd. (bisphenol F type epoxy resin, epkin equivalent 200 g / eq. Softening point 80 ° C.)
  • Epoxy resin B EPPN501-HY manufactured by Nippon Kayaku Co., Ltd. (epoxy equivalent 169 g / eq. Softening point 60 ° C.)
  • Phenol resin A MEH-7851-SS manufactured by Meiwa Kasei Co., Ltd. (phenol novolac resin having a biphenylaralkyl skeleton, hydroxyl group equivalent 203 g / eq.
  • Phenol resin B MEH-7500-3S (phenol novolac resin, hydroxyl group equivalent 103 g / eq. Softening point 83 ° C.) manufactured by Meiwa Kasei Co., Ltd.
  • Curing accelerator A 2PHZ-PW (2-phenyl-4,5-dihydroxymethylimidazole) manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • Curing accelerator B TPP-K (tetraphenylphosphonium tetraphenylborate) manufactured by Hokuko Chemical Co., Ltd.
  • Curing accelerator C 2E4MZ-A (2,4-diamino-6- [2′-ethyl-4′-methylimidazolyl- (1 ′)]-ethyl-s-triazine) manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • Elastomer A SIBSTAR 072T (styrene-isobutylene-styrene triblock copolymer) manufactured by Kaneka Corporation
  • Inorganic filler B SO-25R manufactured by Admatechs (spherical fused silica powder, average particle size 0.5 ⁇ m)
  • Silane coupling agent KBM-403 (3-glycidoxypropyltrimethoxysilane) manufactured by Shin-Etsu Chemical Co., Ltd.
  • Carbon black # 20 manufactured by Mitsubishi Chemical
  • each component is blended with a mixer, melt kneaded for 2 minutes at 120 ° C. with a twin-screw kneader, and then extruded from a T-die to produce a resin sheet having a thickness of 500 ⁇ m. did.
  • the resin sheet was thermally cured by heat treatment at 150 ° C. for 1 hour, and then cut into a strip shape having a thickness of 200 ⁇ m, a length of 40 mm (measurement length), and a width of 10 mm with a cutter knife, and a solid viscoelasticity measuring device (RSAIII, Rheo) (Metric Scientific Co., Ltd.) was used to measure the storage elastic modulus and loss elastic modulus at ⁇ 50 to 300 ° C.
  • the measurement conditions were a frequency of 1 Hz and a heating rate of 10 ° C./min.
  • the glass transition temperature was obtained by calculating the value of tan ⁇ (G ′′ (loss elastic modulus) / G ′ (storage elastic modulus)).
  • a temporary fixing adhesive sheet (No. 3195V manufactured by Nitto Denko Corporation) is laminated on a carrier (300 mm ⁇ 400 mm ⁇ 1.4 mm thick glass plate (Tempax glass)), and further 6 mm ⁇ 6 mm ⁇ 200 ⁇ m thickness on the temporary fixing adhesive sheet.
  • a resin sheet was laminated on the semiconductor elements arranged at intervals of 9 mm and heated at 150 ° C. for 1 hour. After the resin sheet was peeled from the carrier, the amount of warpage of the resin sheet was measured, and when it was 1 mm or less, it was determined as ⁇ , and when it was larger than 1 mm, it was determined as x.
  • a temporary fixing pressure-sensitive adhesive sheet (No. 3195V manufactured by Nitto Denko Corporation) is laminated on a carrier (300 mm ⁇ 400 mm ⁇ 1.4 mm thick glass plate (Tempax glass)), and further 6 mm ⁇ 6 mm ⁇ 200 ⁇ m thickness on the temporary fixing pressure-sensitive adhesive sheet.
  • a resin sheet was laminated on the semiconductor elements arranged at intervals of 9 mm and heated at 150 ° C. for 1 hour. After peeling the resin sheet from the carrier, the chip peripheral part (semiconductor element peripheral part) of the resin sheet was observed. The case where there was no void in the periphery of the chip was determined as ⁇ , and the case where there was a void was determined as x.
  • a temporary fixing pressure-sensitive adhesive sheet (No. 3195V manufactured by Nitto Denko Corporation) is laminated on a carrier (300 mm ⁇ 400 mm ⁇ 1.4 mm thick glass plate (Tempax glass)), and further 6 mm ⁇ 6 mm ⁇ 200 ⁇ m thickness on the temporary fixing pressure-sensitive adhesive sheet.
  • a resin sheet was laminated on the semiconductor elements arranged at intervals of 9 mm and heated at 150 ° C. for 1 hour. Thereafter, the laminate (molded product) was separated into individual pieces to obtain a semiconductor package.
  • a thermal cycle test (temperature: ⁇ 50 ° C. to 125 ° C., 1 cycle for 1 hour) was performed on the obtained semiconductor package.
  • thermosetting reaction advanced by the comparatively low-temperature heat processing (heat processing at 110 degreeC for 5 hours).
  • the resin sheet followed the unevenness
  • a crack and peeling did not arise in the heat cycle test.
  • fill either of the said Formula (1) and the said Formula (2) either performance was inferior.
  • the progress of the thermosetting reaction was fast, and the chip peripheral part could not be filled with the resin sheet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Wire Bonding (AREA)

Abstract

　熱硬化性樹脂シートの体積収縮による反り変形を低減できるとともに、信頼性と保存性に優れた半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法を提供する。　本発明は、活性化エネルギー（Ｅａ）が下記式（１）を満たし、かつ１５０℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度が１２５℃以上であり、前記熱硬化物の前記ガラス転移温度以下における熱膨張係数α［ｐｐｍ／Ｋ］及び前記熱硬化物の２５℃における貯蔵弾性率Ｅ'［ＧＰａ］が下記式（２）を満たす半導体チップ封止用熱硬化性樹脂シートに関する。　３０≦Ｅａ≦１２０［ｋＪ／ｍｏｌ］　・・・（１）　１００００≦α×Ｅ'≦３０００００［Ｐａ／Ｋ］　・・・（２）

Description

半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
　本発明は、半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法に関する。
　従来、半導体パッケージの製造方法として、基板などに固定された１又は複数の半導体チップを封止樹脂で封止するという方法が知られている。このような封止樹脂として、例えば、熱硬化性樹脂シートが知られている（例えば、特許文献１参照）。
特開２００６－１９７１４号公報
　熱硬化過程における封止樹脂の体積収縮により、半導体パッケージに反り変形が生じることがある。熱硬化過程における封止樹脂の体積収縮によって反り変形が生じると、半導体パッケージをステージに充分に固定（例えば吸着固定）できず、半導体パッケージの封止樹脂を研削することが困難なことがある。
　また、通常、封止樹脂の熱膨張係数は、半導体パッケージを構成する他の要素（例えば半導体チップ、基板など）より大きいため、半導体パッケージに反りが生じることがあり、信頼性の点で改善の余地がある。
　本発明は前記課題を解決し、熱硬化性樹脂シートの体積収縮による反り変形を低減できるとともに、信頼性と保存性に優れた半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法を提供することを目的とする。
　本発明は、活性化エネルギー（Ｅａ）が下記式（１）を満たし、かつ１５０℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度が１２５℃以上であり、前記熱硬化物の前記ガラス転移温度以下における熱膨張係数α［ｐｐｍ／Ｋ］及び前記熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］が下記式（２）を満たす半導体チップ封止用熱硬化性樹脂シートに関する。
　　　３０≦Ｅａ≦１２０［ｋＪ／ｍｏｌ］　・・・（１）
　　　１００００≦α×Ｅ’≦３０００００［Ｐａ／Ｋ］　・・・（２）
　Ｅａが１２０ｋＪ／ｍｏｌ以下であり、比較的低温で熱硬化できるため、反りを小さくできる。また、熱硬化させるために長時間加熱する必要がないため、生産性に優れる。
　一方、Ｅａが３０ｋＪ／ｍｏｌ以上であるため、加熱により熱硬化性樹脂シートを凹凸（半導体チップなどにより形成された凹凸）に追従させた後に、熱硬化できる。その結果、ボイドの発生を低減できる。また、保存性が良好である。
　さらに、熱硬化物のガラス転移温度以下における熱膨張係数α及び熱硬化物の２５℃における貯蔵弾性率Ｅ’が上記式（２）を満たす。このため、熱膨張係数の違いにより生じる熱応力を緩和でき、信頼性に優れた半導体パッケージを得ることができる。例えば、α×Ｅ’の数値範囲において、貯蔵弾性率Ｅ’が高い場合は、熱硬化性樹脂シートの剛性が向上して応力を吸収ないし分散できる。このとき熱膨張係数αは低くなり、熱硬化性樹脂シートの熱膨張挙動が抑制されるので、半導体パッケージを構成する他の要素（例えば半導体チップ、基板など）への機械的ダメージを低減できる。
　なお、熱硬化物のガラス転移温度は１２５℃以上であるので、半導体パッケージの通常の使用温度範囲及び熱サイクル信頼性試験の温度範囲（最大１２５℃）における急激な物性変化を抑制できる。
　本発明の半導体チップ封止用熱硬化性樹脂シートは、エポキシ樹脂、フェノールノボラック系硬化剤、無機充填材及び硬化促進剤を含むことが好ましい。
　前記無機充填材が平均粒子径０．５μｍ～５０μｍのシリカであることが好ましい。
　前記硬化促進剤がイミダゾール系硬化促進剤であることが好ましい。イミダゾール系硬化促進剤を使用することにより、活性化エネルギーを３０～１２０ｋＪ／ｍｏｌに容易に調整できるとともに、混練温度での硬化反応を抑えられる。
　前記無機充填材の含有量が２０体積％～９０体積％であることが好ましい。
　前記熱硬化物の２５℃における貯蔵弾性率Ｅ’が３ＧＰａ～３０ＧＰａであることが好ましい。
　前記熱膨張係数αが３ｐｐｍ／Ｋ～５０ｐｐｍ／Ｋであることが好ましい。
　本発明はまた、前記半導体チップ封止用熱硬化性樹脂シート及び前記半導体チップ封止用熱硬化性樹脂シートに埋め込まれた１又は複数の半導体チップを備える封止体を形成する工程（Ａ）と、前記封止体の樹脂シートを熱硬化する工程（Ｂ）とを含む半導体パッケージの製造方法に関する。
　前記工程（Ａ）において、半導体ウェハにフリップチップ接続された前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成することが好ましい。
　前記工程（Ａ）において、仮固定材に固定された前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成することが好ましい。
　前記工程（Ａ）において、前記半導体ウェハにフリップチップ接続された複数の前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成することが好ましい。そして、本発明の半導体パッケージの製造方法は、前記工程（Ｂ）の後、前記封止体を目的の半導体チップ単位でダイシングする工程（Ｃ）をさらに含むことが好ましい。
実施形態１の樹脂シートの断面模式図である。 半導体チップをフリップチップ実装した半導体ウェハの断面模式図である。 実施形態１の樹脂シートで半導体チップを封止した様子を模式的に示す図である。 半導体パッケージの樹脂シート部分を研削した様子を模式的に示す図である。 半導体パッケージの半導体ウェハ部分を研削した様子を模式的に示す図である。 半導体パッケージに再配線層とバンプを形成した様子を模式的に示す図である。 半導体パッケージをダイシングした様子を模式的に示す図である。 仮固定材に半導体チップを固定した様子を模式的に示す図である。 樹脂シートで半導体チップを封止した様子を模式的に示す図である。 封止体から仮固定材を剥離した様子を模式的に示す図である。 半導体パッケージの樹脂シート部分を研削した様子を模式的に示す図である。 封止体に再配線とバンプを形成した様子を模式的に示す図である。 封止体をダイシングした様子を模式的に示す図である。
　以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
　［実施形態１］
　図１は、実施形態１の樹脂シート１１の断面模式図である。なお、樹脂シート１１の両面には、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどの支持体が設けられていてもよい。樹脂シート１１からの剥離を容易に行うために、支持体には離型処理が施されていてもよい。
　樹脂シート１１は熱硬化性を有する。
　樹脂シート１１の活性化エネルギー（Ｅａ）は、３０ｋＪ／ｍｏｌ以上である。３０ｋＪ／ｍｏｌ以上であるので、加熱により熱硬化性樹脂シートを凹凸（半導体チップなどにより形成された凹凸）に追従させた後に、熱硬化できる。その結果、ボイドの発生を低減できる。また、保存性が良好である。樹脂シート１１の活性化エネルギーは、好ましくは４０ｋＪ／ｍｏｌ以上、より好ましくは５０ｋＪ／ｍｏｌ以上、さらに好ましくは６０ｋＪ／ｍｏｌ以上である。
　また、樹脂シート１１の活性化エネルギーは、１２０ｋＪ／ｍｏｌ以下である。１２０ｋＪ／ｍｏｌ以下であり、比較的低温で熱硬化できるため、反りを小さくできる。また、熱硬化させるために長時間加熱する必要がないため、生産性に優れる。樹脂シート１１の活性化エネルギーは、好ましくは１００ｋＪ／ｍｏｌ以下である。
　なお、活性化エネルギーは実施例に記載の方法で測定できる。
　樹脂シート１１の活性化エネルギーは、硬化促進剤の種類、硬化促進剤の量などによりコントロールできる。
　樹脂シート１１は下記式（２）を満たす。
　　　１００００≦α×Ｅ’≦３０００００［Ｐａ／Ｋ］　・・・（２）
　上記式（２）において、αは、１５０℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度以下における熱膨張係数［ｐｐｍ／Ｋ］である。
　上記式（２）において、Ｅ’は１５０℃で１時間熱硬化処理した後の熱硬化物の２５℃における貯蔵弾性率［ＧＰａ］である。
　樹脂シート１１は上記式（２）を満たすため、熱膨張係数の違いにより生じる熱応力を緩和できる。例えば、α×Ｅ’の数値範囲において、貯蔵弾性率Ｅ’が高い場合は、樹脂シート１１の剛性が向上して応力を吸収ないし分散できる。このとき熱膨張係数αは低くなり、樹脂シート１１の熱膨張挙動が抑制されるので、半導体パッケージを構成する他の要素（例えば半導体チップ、基板など）への機械的ダメージを低減できる。
　α×Ｅ’は１０万Ｐａ／Ｋ以上が好ましい。α×Ｅ’は２０万Ｐａ／Ｋ以下が好ましい。
　貯蔵弾性率Ｅ’は、好ましくは３ＧＰａ以上、より好ましくは１０ＧＰａ以上、さらに好ましくは１５ＧＰａ以上である。３ＧＰａ以上であると、熱応力の緩和効果が高い。一方、貯蔵弾性率Ｅ’の上限は特に限定されず、例えば３０ＧＰａ以下であり、好ましくは２５ＧＰａ以下である。
　なお、貯蔵弾性率Ｅ’は実施例に記載の方法で測定できる。
　樹脂シート１１の貯蔵弾性率Ｅ’は、無機充填材の含有量、熱可塑性樹脂の含有量によりコントロールできる。例えば、無機充填材の含有量を増加させること、熱可塑性樹脂の含有量を増加させることにより貯蔵弾性率Ｅ’を高めることができる。
　熱膨張係数αは、好ましくは５０ｐｐｍ／Ｋ以下、より好ましくは２０ｐｐｍ／Ｋ以下、さらに好ましくは１５ｐｐｍ／Ｋ以下である。５０ｐｐｍ／Ｋ以下であると、熱応力の緩和効果が高い。一方、熱膨張係数αの下限は特に限定されず、例えば、３ｐｐｍ／Ｋ以上である。
　なお、熱膨張係数αは実施例に記載の方法で測定できる。
　樹脂シート１１の熱膨張係数αは、無機充填材の含有量などによりコントロールできる。例えば、無機充填材の含有量を増加させることにより熱膨張係数αを小さくできる。
　樹脂シート１１を１５０℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度（Ｔｇ）は１２５℃以上である。１２５℃以上であると、半導体パッケージの通常の使用温度範囲及び熱サイクル信頼性試験の温度範囲（最大１２５℃）における急激な物性変化を抑制できる。熱硬化物のガラス転移温度の上限は特に限定されず、例えば１８０℃以下であり、好ましくは１６０℃以下である。
　なお、ガラス転移温度は実施例に記載の方法で測定できる。
　樹脂シート１１の熱硬化物のガラス転移温度は、熱硬化性樹脂（例えば、エポキシ樹脂、フェノール樹脂）の官能基による架橋密度によりコントロールできる。例えば、分子中に官能基数の多い熱硬化性樹脂を適用することによりガラス転移温度を高めることができる。
　樹脂シート１１は、エポキシ樹脂を含むことが好ましい。
　エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
　エポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０～２５０、軟化点もしくは融点が５０～１３０℃の常温で固形のものが好ましい。なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。また、ビスフェノールＦ型エポキシ樹脂が好ましい。
　樹脂シート１１は、フェノールノボラック系硬化剤を含むことが好ましい。フェノールノボラック系硬化剤としては、フェノールノボラック樹脂を好適に使用できる。なかでも、ビフェニルアラルキル骨格を有するフェノールノボラック樹脂を特に好適に使用できる。なお、フェノールノボラック系硬化剤は単独で用いてもよいし、２種以上併用してもよい。
　フェノールノボラック系硬化剤としては、エポキシ樹脂との反応性の観点から、水酸基当量が７０～２５０、軟化点が５０～１１０℃のものを用いることが好ましい。
　樹脂シート１１中のエポキシ樹脂及びフェノールノボラック系硬化剤の合計含有量は、５重量％以上が好ましい。５重量％以上であると、半導体チップなどに対する接着力が良好に得られる。樹脂シート１１中のエポキシ樹脂及びフェノールノボラック系硬化剤の合計含有量は、４０重量％以下が好ましく、２０重量％以下がより好ましい。４０重量％以下であると、吸湿性を低く抑えることができる。
　エポキシ樹脂とフェノールノボラック系硬化剤の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基１当量に対して、フェノールノボラック系硬化剤中の水酸基の合計が０．７～１．５当量となるように配合することが好ましく、より好ましくは０．９～１．２当量である。
　樹脂シート１１は、硬化促進剤を含むことが好ましい。
　硬化促進剤としては、エポキシ樹脂とフェノールノボラック系硬化剤の硬化を進行させるものであれば特に限定されず、例えば、２－メチルイミダゾール（商品名；２ＭＺ）、２－ウンデシルイミダゾール（商品名；Ｃ１１－Ｚ）、２－ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２－ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２－エチル－４－メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２－フェニルイミダゾール（商品名；２ＰＺ）、２－フェニル－４－メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１－ベンジル－２－メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１－ベンジル－２－フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１－シアノエチル－２－メチルイミダゾール（商品名；２ＭＺ－ＣＮ）、１－シアノエチル－２－ウンデシルイミダゾール（商品名；Ｃ１１Ｚ－ＣＮ）、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ－ＰＷ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；Ｃ１１Ｚ－Ａ）、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２Ｅ４ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物（商品名；２ＭＡ－ＯＫ）、２－フェニル－４，５－ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ－ＰＷ）、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ－ＰＷ）などのイミダゾール系硬化促進剤が挙げられる（いずれも四国化成工業（株）製）。
　なかでも、活性化エネルギーを３０～８０ｋＪ／ｍｏｌに容易に調整できるとともに、混練温度での硬化反応を抑えられるという理由からイミダゾール系硬化促進剤が好ましく、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンがより好ましく、２－フェニル－４，５－ジヒドロキシメチルイミダゾールがさらに好ましい。
　硬化促進剤の含有量は、エポキシ樹脂及びフェノールノボラック系硬化剤の合計１００重量部に対して、好ましくは０．２重量部以上、より好ましくは０．５重量部以上、さらに好ましくは０．８重量部以上である。０．２重量部以上であると、活性化エネルギーを８０ｋＪ／ｍｏｌ以下に容易に調整できる。硬化促進剤の含有量は、エポキシ樹脂及びフェノールノボラック系硬化剤の合計１００重量部に対して、好ましくは５重量部以下、より好ましくは２重量部以下である。５重量部以下であると、活性化エネルギーを３０ｋＪ／ｍｏｌ以上に容易に調整できる。
　樹脂シート１１は、熱可塑性樹脂（エラストマー）を含むことが好ましい。
　熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン－酢酸ビニル共重合体、エチレン－アクリル酸共重合体、エチレン－アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６－ナイロンや６，６－ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン－イソブチレン－スチレントリブロック共重合体、メチルメタクリレート－ブタジエン－スチレン共重合体（ＭＢＳ樹脂）などが挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。
　樹脂シート１１中の熱可塑性樹脂の含有量は、１重量％以上が好ましい。１重量％以上であると、柔軟性、可撓性を付与できる。樹脂シート１１中の熱可塑性樹脂の含有量は、３０重量％以下が好ましい。３０重量％以下であると、半導体チップなどに対する接着力が良好に得られる。
　樹脂シート１１は、無機充填材を含むことが好ましい。無機充填材を配合することにより、貯蔵弾性率Ｅ’を高められるとともに熱膨張係数αを小さくできる。
　無機充填材としては、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカなど）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素などが挙げられる。なかでも、熱膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。シリカとしては、流動性に優れるという理由から、溶融シリカが好ましく、球状溶融シリカがより好ましい。
　無機充填材の平均粒子径は、好ましくは０．５μｍ以上、より好ましくは５μｍ以上である。０．５μｍ以上であると、樹脂シート１１の可撓性、柔軟性を得易い。無機充填材の平均粒子径は、好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。５０μｍ以下であると、無機充填材を高充填率化し易い。
　なお、平均粒子径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
　無機充填材は、シランカップリング剤により処理（前処理）されたものが好ましい。これにより、樹脂との濡れ性を向上でき、無機充填材の分散性を高めることができる。
　シランカップリング剤は、分子中に加水分解性基及び有機官能基を有する化合物である。
　加水分解性基としては、例えば、メトキシ基、エトキシ基などの炭素数１～６のアルコキシ基、アセトキシ基、２－メトキシエトキシ基等が挙げられる。なかでも、加水分解によって生じるアルコールなどの揮発成分を除去し易いという理由から、メトキシ基が好ましい。
　有機官能基としては、ビニル基、エポキシ基、スチリル基、メタクリル基、アクリル基、アミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基などが挙げられる。なかでも、エポキシ樹脂、フェノールノボラック系硬化剤と反応し易いという理由から、エポキシ基が好ましい。
　シランカップリング剤としては、例えば、ビニルトリメトキシシラン、ビニルトリエトキシシランなどのビニル基含有シランカップリング剤；２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン、３－グリシドキシプロピルメチルジメトキシシラン、３－グリシドキシプロピルトリメトキシシラン、３－グリシドキシプロピルメチルジエトキシシラン、３－グリシドキシプロピルトリエトキシシランなどのエポキシ基含有シランカップリング剤；ｐ－スチリルトリメトキシシランなどのスチリル基含有シランカップリング剤；３－メタクリロキシプロピルメチルジメトキシシラン、３－メタクリロキシプロピルトリメトキシシラン、３－メタクリロキシプロピルメチルジエトキシシラン、３－メタクリロキシプロピルトリエトキシシランなどのメタクリル基含有シランカップリング剤；３－アクリロキシプロピルトリメトキシシランなどのアクリル基含有シランカップリング剤；Ｎ－２－（アミノエチル）－３－アミノプロピルメチルジメトキシシラン、Ｎ－２－（アミノエチル）－３－アミノプロピルトリメトキシシラン、３－アミノプロピルトリメトキシシラン、３－アミノプロピルトリエトキシシラン、３－トリエトキシシリル－Ｎ－（１，３－ジメチル－ブチリデン）プロピルアミン、Ｎ－フェニル－３－アミノプロピルトリメトキシシラン、Ｎ－（ビニルベンジル）－２－アミノエチル－３－アミノプロピルトリメトキシシランなどのアミノ基含有シランカップリング剤；３－ウレイドプロピルトリエトキシシランなどのウレイド基含有シランカップリング剤；３－メルカプトプロピルメチルジメトキシシラン、３－メルカプトプロピルトリメトキシシランなどのメルカプト基含有シランカップリング剤；ビス（トリエトキシシリルプロピル）テトラスルフィドなどのスルフィド基含有シランカップリング剤；３－イソシアネートプロピルトリエトキシシランなどのイソシアネート基含有シランカップリング剤などが挙げられる。
　シランカップリング剤により無機充填材を処理する方法としては特に限定されず、溶媒中で無機充填材とシランカップリング剤を混合する湿式法、気相中で無機充填材とシランカップリング剤を処理させる乾式法などが挙げられる。
　シランカップリング剤の処理量は特に限定されないが、未処理の無機充填材１００重量部に対して、シランカップリング剤を０．１～１重量部処理することが好ましい。
　樹脂シート１１中の無機充填材の含有量は、好ましくは２０体積％以上であり、より好ましくは７０体積％以上であり、さらに好ましくは７４体積％以上である。２０体積％以上であると、α×Ｅ’を１００００Ｐａ／Ｋ以上に容易に調整できる。一方、無機充填材の含有量は、好ましくは９０体積％以下であり、より好ましくは８５体積％以下である。９０体積％以下であると、良好な凹凸追従性が得られる。また、α×Ｅ’を３０００００Ｐａ／Ｋ以下に容易に調整できる。
　無機充填材の含有量は、「重量％」を単位としても説明できる。代表的にシリカの含有量について、「重量％」を単位として説明する。
　シリカは通常、比重２．２ｇ／ｃｍ３であるので、シリカの含有量（重量％）の好適範囲は例えば以下のとおりである。
　すなわち、樹脂シート１１中のシリカの含有量は、８１重量％以上が好ましく、８４重量％以上がより好ましい。樹脂シート１１中のシリカの含有量は、９４重量％以下が好ましく、９１重量％以下がより好ましい。
　アルミナは通常、比重３．９ｇ／ｃｍ３であるので、アルミナの含有量（重量％）の好適範囲は例えば以下のとおりである。
　すなわち、樹脂シート１１中のアルミナの含有量は、８８重量％以上が好ましく、９０重量％以上がより好ましい。樹脂シート１１中のアルミナの含有量は、９７重量％以下が好ましく、９５重量％以下がより好ましい。
　樹脂シート１１は、前記成分以外にも、封止樹脂の製造に一般に使用される配合剤、例えば、難燃剤成分、顔料、シランカップリング剤などを適宜含有してよい。
　難燃剤成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物；ホスファゼン化合物などを用いることができる。なかでも、難燃性、硬化後の強度に優れるという理由から、ホスファゼン化合物が好ましい。
　顔料としては特に限定されず、カーボンブラックなどが挙げられる。
　樹脂シート１１の製造方法は特に限定されないが、前記各成分（例えば、エポキシ樹脂、フェノールノボラック系硬化剤、無機充填材及び硬化促進剤など）を混練して得られる混練物をシート状に塑性加工する方法が好ましい。これにより、無機充填材を高充填でき、熱膨張係数を低く設計できる。
　具体的には、エポキシ樹脂、フェノールノボラック系硬化剤、無機充填材及び硬化促進剤などをミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物をシート状に塑性加工する。混練条件として、温度の上限は、１４０℃以下が好ましく、１３０℃以下がより好ましい。温度の下限は、上述の各成分の軟化点以上であることが好ましく、例えば３０℃以上、好ましくは５０℃以上である。混練の時間は、好ましくは１～３０分である。また、混練は、減圧条件下（減圧雰囲気下）で行うことが好ましく、減圧条件下の圧力は、例えば、１×１０－４～０．１ｋｇ／ｃｍ２である。
　溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Ｔダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０～１５０℃、好ましくは５０～１４０℃、さらに好ましくは７０～１２０℃である。
　樹脂シート１１の厚みは特に限定されないが、好ましくは１００μｍ以上、より好ましくは１５０μｍ以上である。また、樹脂シート１１の厚みは、好ましくは２０００μｍ以下、より好ましくは１０００μｍ以下である。上記範囲内であると、半導体チップを良好に封止できる。
　なお、図１では、樹脂シート１１が単層である場合を示しているが、樹脂シート１１はこれに限定されず、複層であってもよい。
　樹脂シート１１は半導体チップを封止するために使用される。
　［半導体パッケージの製造方法］
　例えば、以下の工程を行うことで半導体パッケージを得ることができる。
　（準備工程）
　準備工程では、複数の半導体チップ１３をフリップチップ実装する半導体ウェハ１２を準備する（図２参照）。通常、半導体チップ１３の回路形成面（活性面）には、バンプ１３ａが形成されている。また、通常、半導体ウェハ１２の回路形成面（活性面）には、電極１２ａが形成されている。半導体チップ１３と半導体ウェハ１２とは、通常、電気的に接続されている。図２では、半導体チップ１３と半導体ウェハ１２とは、バンプ１３ａと電極１２ａを介して電気的に接続されている例を示している。半導体チップ１３の半導体ウェハ１２への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。また、必要に応じて、半導体チップ１３と半導体ウェハ１２の間にアンダーフィル材１４を充填する。
　（封止工程）
　封止工程では、半導体チップ１３を樹脂シート１１で封止する（図３参照）。これにより、樹脂シート１１及び樹脂シート１１に埋め込まれた半導体チップ１３を備える封止体１５（半導体パッケージ１５）を得る。半導体チップ１３を樹脂シート１１で封止する方法としては、例えば、半導体ウェハ１２にフリップチップ接続された半導体チップ１３上に樹脂シート１１を積層した後、半導体ウェハ１２、半導体ウェハ１２にフリップチップ接続された半導体チップ１３及び半導体チップ１３上に配置された樹脂シート１１を備える積層体を平行平板方式で熱プレスすることにより、樹脂シート１１に半導体チップ１３を埋め込む方法などが挙げられる。
　樹脂シート１１に半導体チップ１３を埋め込む際の熱プレス条件としては、温度が、例えば、４０～１００℃、好ましくは５０～９０℃であり、圧力が、例えば、０．１～１０ＭＰａ、好ましくは０．５～８ＭＰａであり、時間が、例えば０．３～１０分間、好ましくは０．５～５分間である。また、樹脂シート１１の半導体チップ１３及び半導体ウェハ１２への密着性および追従性の向上を考慮すると、減圧条件下（例えば０．１～５ｋＰａ）においてプレスすることが好ましい。
　（熱硬化工程）
　封止体１５の樹脂シート１１を熱硬化する。
　樹脂シート１１は上記式（１）を満たすため、比較的低温で熱硬化できる。熱硬化処理の条件は特に限定されないが、例えば以下のとおりである。
　熱硬化処理の条件として、加熱温度が好ましくは１００℃以上、より好ましくは１２０℃以上である。一方、加熱温度の上限が、好ましくは２００℃以下、より好ましくは１８０℃以下である。加熱温度が上記範囲であると、封止体１５の反りを小さくできるとともに、ボイドの発生を低減できる。
　加熱時間が、好ましくは１０分以上、より好ましくは３０分以上である。一方、加熱時間の上限が、好ましくは３００分以下、より好ましくは１８０分以下である。また、必要に応じて加圧してもよく、好ましくは０．１ＭＰａ以上、より好ましくは０．５ＭＰａ以上である。一方、上限は好ましくは１０ＭＰａ以下、より好ましくは５ＭＰａ以下である。
　（研削工程）
　必要に応じて、封止体１５の樹脂シート１１を研削する（図４参照）。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
　（再配線層形成工程）
　必要に応じて、封止体１５の半導体ウェハ１２を研削する。研削により、ビア（Ｖｉａ）１２ｂを形成できる（図５参照）。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。次いで、必要に応じて、封止体１５に配線２１を有する再配線層２２を形成する（図６参照）。次いで、必要に応じて、配線２１上にバンプ２３を形成する。図６では、ビア１２ｂと配線２１とが接続されている例を示している。
　（ダイシング工程）
　必要に応じて、封止体１５のダイシングを行う（図７参照）。これにより、チップ状の半導体パッケージ１６を得ることができる。
　（基板実装工程）
　必要に応じて、封止体１５又は半導体パッケージ１６を基板に実装する。
　（レーザーマーキング工程）
　レーザーマーキングは、封止体１５又は半導体パッケージ１６に任意のタイミングで行うことができる。例えば、熱硬化前の封止体１５にレーザーマーキングを行ってもよく、熱硬化後の封止体１５にレーザーマーキングを行ってもよく、半導体パッケージ１６にレーザーマーキングを行ってもよい。
　［半導体パッケージの製造方法］
　例えば、以下の工程を行うことでも半導体パッケージを得ることができる。以下の工程は、Ｆａｎ－ｏｕｔ（ファンアウト）型ウェハレベルパッケージ（ＷＬＰ）の製造に好適である。
　（仮固定工程）
　まず、仮固定材４１に複数の半導体チップ１３を固定する（図８参照）。このとき、必要に応じて、半導体チップ１３の回路形成面が仮固定材４１と対向するように配置固定する。半導体チップ１３の固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
　仮固定材４１は、通常、支持体４２と、支持体４２上に積層された粘着剤層４３とを有する。
　粘着剤層４３としては特に限定されないが、容易に剥離できるという理由から、通常は、熱剥離性粘着剤層、放射線硬化型粘着剤層等を使用する。支持体４２の材料としては特に限定されない。例えば、ＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料等である。
　（封止工程）
　封止工程では、半導体チップ１３を樹脂シート１１で封止する（図９参照）。これにより、樹脂シート１１及び樹脂シート１１に埋め込まれた半導体チップ１３を備える封止体５１を得る。半導体チップ１３を樹脂シート１１で封止する方法としては、例えば、仮固定材４１上に配置された半導体チップ１３上に樹脂シート１１を積層した後、仮固定材４１、仮固定材４１上に配置された半導体チップ１３及び半導体チップ１３上に配置された樹脂シート１１を備える積層体を平行平板方式で熱プレスすることにより、樹脂シート１１に半導体チップ１３を埋め込む方法などが挙げられる。
　樹脂シート１１に半導体チップ１３を埋め込む際の熱プレス条件は、前述の製法で説明した内容を採用できる。
　（熱硬化工程）
　封止体５１を熱硬化する（封止体５１の樹脂シート１１を熱硬化する）。
　熱硬化処理の条件は、前述の製法で説明した内容を採用できる。
　（剥離工程）
　次いで、封止体５１から仮固定材４１を剥離する（図１０参照）。剥離方法は特に限定されないが、粘着剤層４３の粘着力を低下させた後に剥離することが好ましい。例えば、粘着剤層４３が熱剥離性粘着剤層である場合、粘着剤層４３を加熱し、粘着剤層４３の粘着力を低下させた後に剥離する。
　（研削工程）
　次いで、必要に応じて、封止体５１の樹脂シート１１を研削する（図１１参照）。研削方法としては、例えば、高速回転する砥石を用いるグラインディング法などが挙げられる。
　（配線層形成工程）
　次いで、セミアディティブ法などを利用して、封止体５１に再配線５２を形成する（図１２参照）。図１２では、再配線５２と半導体チップ１３とが接続されている例を示している。
　その後、封止体５１の再配線５２を形成した面に、ポリイミドやポリベンゾオキサゾール（ＰＢＯ）などの絶縁層を形成する。絶縁層は、例えば、ドライフィルムレジストなどのフィルムをラミネートすることで形成できる。
　次いで、再配線５２上にバンプ５３を形成するバンピング加工を行う。バンピング加工は、半田ボールや半田メッキ等公知の方法で行うことができる。
　（ダイシング工程）
　半導体チップ１３、樹脂シート１１及び再配線５２などを備える封止体５１のダイシングを行ってもよい（図１３参照）。以上により、チップ領域の外側に配線を引き出した半導体パッケージ６１得ることができる。なお、ダイシングせずに封止体５１をそのまま半導体パッケージとして使用してもよい。
　（基板実装工程）
　必要に応じて、半導体パッケージ６１を基板に実装する。
　（レーザーマーキング工程）
　レーザーマーキングは、封止体５１又は半導体パッケージ６１に任意のタイミングで行うことができる。例えば、熱硬化前の封止体５１にレーザーマーキングを行ってもよく、熱硬化後の封止体５１にレーザーマーキングを行ってもよく、半導体パッケージ６１にレーザーマーキングを行ってもよい。
　以上のとおり、例えば、樹脂シート１１及び樹脂シート１１に埋め込まれた１又は複数の半導体チップ１３を備える封止体１５、５１を形成する工程（Ａ）と、封止体１５、５１の樹脂シート１１を熱硬化する工程（Ｂ）とを含む方法により、半導体パッケージ１６、６１を製造できる。
　工程（Ａ）において、半導体ウェハ１２にフリップチップ接続された半導体チップ１３を樹脂シート１１に埋め込むことにより封止体１５を形成してもよい。このとき、工程（Ａ）において、半導体ウェハ１２にフリップチップ接続された複数の半導体チップ１３を樹脂シート１１に埋め込んで封止体１５を形成することができる。そして、上記方法は、工程（Ｂ）の後、封止体１５を目的の半導体チップ単位でダイシングする工程（Ｃ）をさらに含んでもよい。
　工程（Ａ）において、仮固定材４１に固定された半導体チップ１３を樹脂シート１１に埋め込むことにより封止体５１を形成してもよい。
　以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
　実施例で使用した成分について説明する。
　エポキシ樹脂Ａ：新日鐵化学（株）製のＹＳＬＶ－８０ＸＹ（ビスフェノールＦ型エポキシ樹脂、エポキン当量２００ｇ／ｅｑ．軟化点８０℃）
　エポキシ樹脂Ｂ：日本化薬社製のＥＰＰＮ５０１－ＨＹ（エポキシ当量１６９ｇ／ｅｑ．軟化点６０℃）
　フェノール樹脂Ａ：明和化成社製のＭＥＨ－７８５１－ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
　フェノール樹脂Ｂ：明和化成社製のＭＥＨ－７５００－３Ｓ（フェノールノボラック樹脂、水酸基当量１０３ｇ／ｅｑ．軟化点８３℃）
　硬化促進剤Ａ：四国化成工業社製の２ＰＨＺ－ＰＷ（２－フェニル－４，５－ジヒドロキシメチルイミダゾール）
　硬化促進剤Ｂ：北興化学工業社製のＴＰＰ－Ｋ（テトラフェニルホスホニウムテトラフェニルボレート）
　硬化促進剤Ｃ：四国化成工業社製の２Ｅ４ＭＺ－Ａ（２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン）
　エラストマーＡ：カネカ社製のＳＩＢＳＴＡＲ　０７２Ｔ（スチレン－イソブチレン－スチレントリブロック共重合体） 
　エラストマーＢ：下記合成例１により得られたアクリル共重合体（ブチルアクリレート：アクリロニトリル：グリシジルメタクリレート＝８５：８：７重量％からなる共重合体、重量平均分子量８０万）
　無機充填材Ａ：電気化学工業社製のＦＢ－９４５４（球状溶融シリカ粉末、平均粒子径２０μｍ）
　無機充填材Ｂ：アドマテックス社製のＳＯ－２５Ｒ（球状溶融シリカ粉末、平均粒子径０．５μｍ）
　シランカップリング剤：信越化学社製のＫＢＭ－４０３（３－グリシドキシプロピルトリメトキシシラン）
　カーボンブラック：三菱化学社製の＃２０
　［合成例１］
　ブチルアクリレート、アクリロニトリル、グリシジルメタクリレートを８５：８：７の仕込み重量比率にて、２，２’－アゾビスイソブチロニトリルを重合開始剤に用い、メチルエチルケトン中で窒素気流下、７０℃で５時間と８０℃で１時間のラジカル重合を行うことにより、上記アクリル共重合体を得た。
　［実施例及び比較例］
　表１に記載の配合比に従い、各成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの樹脂シートを作製した。
　［評価］
　得られた樹脂シートを用いて下記の評価を行った。結果を表１に示す。
　（活性化エネルギー）
　活性化エネルギーは、Ｆｒｉｅｄｍａｎ（フリードマン）法を用いて、以下の手順で算出した。
　まず、樹脂シートを１０ｍｇ秤量した。１０ｍｇの樹脂シートについて、装置名：Ｑ２０００（ＴＡ　インスツルメンツ社製）を用いて、昇温速度１ｄｅｇＣ／ｍｉｎ、２ｄｅｇＣ／ｍｉｎ、５ｄｅｇＣ／ｍｉｎ及び１０ｄｅｇＣ／ｍｉｎでＤＳＣ測定して、ＤＳＣ曲線を得た。
　得られたＤＳＣ曲線において、発熱ピークにおける積分値がピーク全体において２０％に達する温度をＴ１、６０％に達する温度をＴ２とし、Ｔ１からＴ２まで昇温するのにかかった時間をｄｔとして、ｌｎ（ｄα／ｄｔ）を算出した（ｄα＝０．６－０．２＝０．４）。
　得られたｌｎ（ｄα／ｄｔ）を各測定条件における１／Ｔ２軸でプロットし、各プロットから最小二乗法を用いてグラフ（直線）の傾きを算出した。グラフの傾きがＥａ／Ｒとなるので、これを利用してＥａを算出した（下記式参照）。
Figure JPOXMLDOC01-appb-M000001
 
　（貯蔵弾性率Ｅ’の測定）
　樹脂シートを１５０℃で１時間熱硬化処理してから、固体粘弾性測定装置（レオメトリックサイエンティック社製：形式：ＲＳＡ－ＩＩＩ）を用いて貯蔵弾性率を測定した。すなわち、サンプルサイズを長さ４０ｍｍ×幅１０ｍｍ×厚さ２００μｍとし、測定試料をフィルム引っ張り測定用治具にセットし－５０～３００℃の温度域での引張貯蔵弾性率及び損失弾性率を、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎの条件下で測定し、２５℃での貯蔵弾性率（Ｅ’）を読み取ることにより得た。
　（熱膨張率αの測定）
　樹脂シートを１５０℃で１時間熱硬化処理した後、熱硬化物から、長さ１５ｍｍ×幅５ｍｍ×厚さ２００μｍの測定試料を切り出した。測定試料を熱機械測定装置（ティーエーインスツルメント社製：形式Ｑ－４００ＥＭ）のフィルム引張測定用治具にセットした後、－５０～３００℃の温度域で、引張荷重２ｇ、昇温速度１０℃／ｍｉｎの条件下におき、５０℃～７０℃での膨張率から熱膨張係数αを算出した。
　（ガラス転移温度の測定）
　樹脂シートを１５０℃で１時間の加熱処理により熱硬化させ、その後厚さ２００μｍ、長さ４０ｍｍ（測定長さ）、幅１０ｍｍの短冊状にカッターナイフで切り出し、固体粘弾性測定装置（ＲＳＡＩＩＩ、レオメトリックサイエンティフィック（株）製）を用いて、－５０～３００℃における貯蔵弾性率及び損失弾性率を測定した。測定条件は、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎとした。さらに、ｔａｎδ（Ｇ’’（損失弾性率）／Ｇ’（貯蔵弾性率））の値を算出することによりガラス転移温度を得た。
　（キュア評価）
　１１０℃で５時間加熱処理した後の樹脂シートと加熱処理前の樹脂シートについて、装置名：Ｑ２０００（ＴＡ　インスツルメンツ社製）を用いて、ＤＳＣ測定して、発熱量を求めた（昇温速度１０℃／ｍｉｎ）。加熱処理後の樹脂シートにおいて発熱ピークが観測されない場合、又は加熱処理後の樹脂シートの発熱量が加熱処理前の樹脂シートの発熱量の１０％以下の場合を○と判定した。加熱処理後の樹脂シートの発熱量が加熱処理前の樹脂シートの発熱量の１０％より大きい場合を×と判定した。
　（反り評価）
　キャリア（３００ｍｍ×４００ｍｍ×厚み１．４ｍｍのガラス板（テンパックスガラス）に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層し、さらに仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように配列したもの）に樹脂シートを積層し、１５０℃で１時間加熱した。キャリアから樹脂シートを剥離した後、樹脂シートの反り量を測定し、１ｍｍ以下である場合を○と判定し、１ｍｍより大きいものを×と判定した。
　（充填性）
　キャリア（３００ｍｍ×４００ｍｍ×厚み１．４ｍｍのガラス板（テンパックスガラス）に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層し、さらに仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように配列したもの）に樹脂シートを積層し、１５０℃で１時間加熱した。キャリアから樹脂シートを剥離した後、樹脂シートのチップ周辺部（半導体素子周辺部）を観察した。チップ周辺部にボイドがない場合を○と判定し、ボイドがある場合を×と判定した。
　（熱サイクル試験）
　キャリア（３００ｍｍ×４００ｍｍ×厚み１．４ｍｍのガラス板（テンパックスガラス）に仮固定粘着シート（日東電工社製のＮｏ．３１９５Ｖ）を積層し、さらに仮固定粘着シート上に６ｍｍ×６ｍｍ×厚み２００μｍの半導体素子を９ｍｍ間隔となるように配列したもの）に樹脂シートを積層し、１５０℃で１時間加熱した。その後、積層体（成形物）を個片化し、半導体パッケージを得た。得られた半導体パッケージに対し、熱サイクル試験（温度－５０℃～１２５℃、１サイクル１時間）を実施した。熱サイクル試験後に半導体パッケージを観察し、２０００サイクル以上で樹脂の割れ及び剥離が生じなかったものを◎と判定し、１０００サイクル以上で樹脂の割れ及び剥離が生じなかったものを○と判定し、樹脂の割れ又は剥離が生じたものを×と判定した。
Figure JPOXMLDOC01-appb-T000002
 
　上記式（１）及び上記式（２）を満たす樹脂シートを用いた実施例では、樹脂シートの反り変形を低減できた。また、実施例では、比較的低温の加熱処理（１１０℃で５時間加熱処理）で、熱硬化反応が進んだ。また、実施例では、１５０℃で１時間の加熱により、樹脂シートがキャリアの凹凸に追従し、チップ周辺部にボイドが見られなかった。また、実施例では、熱サイクル試験において、割れや剥離が生じなかった。
　一方、上記式（１）及び上記式（２）のいずれかを満たさない比較例では、いずれかの性能が劣っていた。例えば、比較例３は熱硬化反応の進行が速く、樹脂シートによりチップ周辺部を充填できなかった。
　　　　１１　　　　樹脂シート
　　　　１２　　　　半導体ウェハ
　　　　１２ａ　　　電極
　　　　１２ｂ　　　ビア
　　　　１３　　　　半導体チップ
　　　　１３ａ　　　バンプ
　　　　１４　　　　アンダーフィル材
　　　　１５　　　　封止体
　　　　１６　　　　半導体パッケージ
　　　　２１　　　　配線
　　　　２２　　　　再配線層
　　　　２３　　　　バンプ
　　　　４１　　　　仮固定材
　　　　４２　　　　支持体
　　　　４３　　　　粘着剤層
　　　　５１　　　　封止体
　　　　５２　　　　再配線
　　　　５３　　　　バンプ
　　　　６１　　　　半導体パッケージ

Claims (11)

  1. 活性化エネルギー（Ｅａ）が下記式（１）を満たし、かつ
    １５０℃で１時間熱硬化処理した後の熱硬化物のガラス転移温度が１２５℃以上であり、
    前記熱硬化物の前記ガラス転移温度以下における熱膨張係数α［ｐｐｍ／Ｋ］及び前記熱硬化物の２５℃における貯蔵弾性率Ｅ’［ＧＰａ］が下記式（２）を満たす半導体チップ封止用熱硬化性樹脂シート。
    　　　３０≦Ｅａ≦１２０［ｋＪ／ｍｏｌ］　・・・（１）
    　　　１００００≦α×Ｅ’≦３０００００［Ｐａ／Ｋ］　・・・（２）
  2. エポキシ樹脂、フェノールノボラック系硬化剤、無機充填材及び硬化促進剤を含む請求項１に記載の半導体チップ封止用熱硬化性樹脂シート。
  3. 前記無機充填材が平均粒子径０．５μｍ～５０μｍのシリカである請求項２に記載の半導体チップ封止用熱硬化性樹脂シート。
  4. 前記硬化促進剤がイミダゾール系硬化促進剤である請求項２又は３に記載の半導体チップ封止用熱硬化性樹脂シート。
  5. 前記無機充填材の含有量が２０体積％～９０体積％である請求項２～４のいずれかに記載の半導体チップ封止用熱硬化性樹脂シート。
  6. 前記熱硬化物の２５℃における貯蔵弾性率Ｅ’が３ＧＰａ～３０ＧＰａである請求項１～５のいずれかに記載の半導体チップ封止用熱硬化性樹脂シート。
  7. 前記熱膨張係数αが３ｐｐｍ／Ｋ～５０ｐｐｍ／Ｋである請求項１～６のいずれかに記載の半導体チップ封止用熱硬化性樹脂シート。
  8. 請求項１～７のいずれかに記載の半導体チップ封止用熱硬化性樹脂シート及び前記半導体チップ封止用熱硬化性樹脂シートに埋め込まれた１又は複数の半導体チップを備える封止体を形成する工程（Ａ）と、
    前記封止体の樹脂シートを熱硬化する工程（Ｂ）とを含む半導体パッケージの製造方法。
  9. 前記工程（Ａ）において、半導体ウェハにフリップチップ接続された前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成する請求項８に記載の半導体パッケージの製造方法。
  10. 前記工程（Ａ）において、仮固定材に固定された前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成する請求項８に記載の半導体パッケージの製造方法。
  11. 前記工程（Ａ）において、前記半導体ウェハにフリップチップ接続された複数の前記半導体チップを前記半導体チップ封止用熱硬化性樹脂シートに埋め込んで前記封止体を形成し、
    前記工程（Ｂ）の後、前記封止体を目的の半導体チップ単位でダイシングする工程（Ｃ）をさらに含む請求項８又は９に記載の半導体パッケージの製造方法。
PCT/JP2014/073755 2013-09-24 2014-09-09 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法 WO2015045846A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480051887.5A CN105555848B (zh) 2013-09-24 2014-09-09 半导体芯片密封用热固化性树脂片及半导体封装体的制造方法
US15/023,501 US9659883B2 (en) 2013-09-24 2014-09-09 Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package
KR1020167009342A KR20160060073A (ko) 2013-09-24 2014-09-09 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
SG11201602233PA SG11201602233PA (en) 2013-09-24 2014-09-09 Thermally curable resin sheet for sealing semiconductor chip, and method for manufacturing semiconductor package

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-196854 2013-09-24
JP2013196854 2013-09-24
JP2014167223A JP6320239B2 (ja) 2013-09-24 2014-08-20 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP2014-167223 2014-08-20

Publications (1)

Publication Number Publication Date
WO2015045846A1 true WO2015045846A1 (ja) 2015-04-02

Family

ID=52742993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073755 WO2015045846A1 (ja) 2013-09-24 2014-09-09 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法

Country Status (7)

Country Link
US (1) US9659883B2 (ja)
JP (1) JP6320239B2 (ja)
KR (1) KR20160060073A (ja)
CN (1) CN105555848B (ja)
SG (1) SG11201602233PA (ja)
TW (1) TW201516122A (ja)
WO (1) WO2015045846A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170847A1 (ja) * 2019-02-21 2020-08-27 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置
US20220017794A1 (en) * 2018-12-27 2022-01-20 Doosan Corporation Non-conductive adhesive film for semiconductor package and semiconductor package manufacturing method using same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6792322B2 (ja) * 2015-05-12 2020-11-25 昭和電工マテリアルズ株式会社 半導体装置及び半導体装置の製造方法
TWI618615B (zh) * 2015-08-12 2018-03-21 Zhao Chang Wen Method for forming thermosetting resin package sheet
JP2017088759A (ja) * 2015-11-11 2017-05-25 リンテック株式会社 接着シート
JP6224188B1 (ja) 2016-08-08 2017-11-01 太陽インキ製造株式会社 半導体封止材
US10513579B2 (en) 2016-11-02 2019-12-24 Sumitomo Bakelite Co., Ltd. Epoxy resin composition and structure
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
JP7066975B2 (ja) * 2017-03-10 2022-05-16 味の素株式会社 樹脂組成物、樹脂シート、回路基板及び半導体チップパッケージ
TWI751331B (zh) * 2017-05-10 2022-01-01 日商三井化學股份有限公司 半導體裝置的製造方法以及半導體裝置的中間體
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP6781677B2 (ja) * 2017-08-01 2020-11-04 芝浦メカトロニクス株式会社 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
EP3706164A4 (en) * 2017-10-31 2021-08-11 Nagase ChemteX Corporation PROCESS FOR PRODUCING A PACKAGING STRUCTURE AND SHEET USED THEREIN
KR20200081336A (ko) 2017-11-17 2020-07-07 린텍 가부시키가이샤 수지 시트
JP6934638B2 (ja) * 2017-12-21 2021-09-15 パナソニックＩｐマネジメント株式会社 半導体パッケージ及びプリント回路板
WO2019235217A1 (ja) * 2018-06-08 2019-12-12 リンテック株式会社 硬化封止体の製造方法
CN109135191B (zh) * 2018-08-14 2020-04-07 苏州德林泰精工科技有限公司 一种用于芯片堆叠封装的树脂垫片及其制备方法
JP7221046B2 (ja) * 2018-12-26 2023-02-13 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法
KR102516291B1 (ko) * 2020-06-30 2023-03-31 (주)이녹스첨단소재 전자장치 제조용 절연필름
JPWO2022190898A1 (ja) * 2021-03-11 2022-09-15

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267371A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 樹脂封止型半導体装置
JP2005060584A (ja) * 2003-08-18 2005-03-10 Hitachi Chem Co Ltd 封止用フィルム
JP2006241449A (ja) * 2005-02-07 2006-09-14 San Nopco Ltd 熱硬化性樹脂組成物
WO2006103962A1 (ja) * 2005-03-25 2006-10-05 Sumitomo Bakelite Co., Ltd. 半導体装置、並びにバッファーコート用樹脂組成物、ダイボンド用樹脂組成物、及び封止用樹脂組成物
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2013168541A (ja) * 2012-02-16 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4038363B2 (ja) 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2005302971A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体チップ実装体の製造方法、半導体チップ実装体
JP4730652B2 (ja) 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US20080012124A1 (en) * 2006-05-16 2008-01-17 Stapleton Russell A Curable protectant for electronic assemblies
CN101558490A (zh) * 2006-12-05 2009-10-14 住友电木株式会社 半导体封装件、芯层材料、积层材料及密封树脂组合物
CN103295992A (zh) * 2008-10-10 2013-09-11 住友电木株式会社 半导体装置
WO2011115159A1 (ja) * 2010-03-19 2011-09-22 積水化学工業株式会社 硬化性組成物、ダイシング－ダイボンディングテープ、接続構造体及び粘接着剤層付き半導体チップの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267371A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 樹脂封止型半導体装置
JP2005060584A (ja) * 2003-08-18 2005-03-10 Hitachi Chem Co Ltd 封止用フィルム
JP2006241449A (ja) * 2005-02-07 2006-09-14 San Nopco Ltd 熱硬化性樹脂組成物
WO2006103962A1 (ja) * 2005-03-25 2006-10-05 Sumitomo Bakelite Co., Ltd. 半導体装置、並びにバッファーコート用樹脂組成物、ダイボンド用樹脂組成物、及び封止用樹脂組成物
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP2013168541A (ja) * 2012-02-16 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220017794A1 (en) * 2018-12-27 2022-01-20 Doosan Corporation Non-conductive adhesive film for semiconductor package and semiconductor package manufacturing method using same
WO2020170847A1 (ja) * 2019-02-21 2020-08-27 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置
JPWO2020170847A1 (ja) * 2019-02-21 2021-12-23 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置
JP7289108B2 (ja) 2019-02-21 2023-06-09 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置

Also Published As

Publication number Publication date
CN105555848A (zh) 2016-05-04
US20160211228A1 (en) 2016-07-21
SG11201602233PA (en) 2016-05-30
US9659883B2 (en) 2017-05-23
TW201516122A (zh) 2015-05-01
KR20160060073A (ko) 2016-05-27
JP2015086359A (ja) 2015-05-07
CN105555848B (zh) 2019-04-23
JP6320239B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP6259608B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP6431340B2 (ja) 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
US20170032979A1 (en) Production method for semiconductor package
WO2015098833A1 (ja) 半導体パッケージの製造方法
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
JP5735029B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2015098835A1 (ja) 半導体パッケージの製造方法
TWI543312B (zh) Method for manufacturing parts for laminated bodies and power semiconductor modules
WO2015019770A1 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
WO2016072236A1 (ja) 樹脂組成物、半導体装置の製造方法及び半導体装置
WO2015098838A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
WO2015190389A1 (ja) 電子デバイス装置の製造方法
WO2015190388A1 (ja) 封止用樹脂シート
JP2016204545A (ja) 封止用樹脂シート、及び、電子デバイス装置
JP6533399B2 (ja) 封止用シートおよびパッケージの製造方法
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2023095435A (ja) 封止用シートおよび電子素子装置
JP5735030B2 (ja) 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480051887.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14847657

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15023501

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20167009342

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14847657

Country of ref document: EP

Kind code of ref document: A1