WO2014175343A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2014175343A1
WO2014175343A1 PCT/JP2014/061457 JP2014061457W WO2014175343A1 WO 2014175343 A1 WO2014175343 A1 WO 2014175343A1 JP 2014061457 W JP2014061457 W JP 2014061457W WO 2014175343 A1 WO2014175343 A1 WO 2014175343A1
Authority
WO
WIPO (PCT)
Prior art keywords
wire
bonding
semiconductor device
electrode
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/061457
Other languages
English (en)
French (fr)
Inventor
文彦 百瀬
齋藤　隆
和優 木戸
西村　芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112014002135.0T priority Critical patent/DE112014002135T5/de
Priority to CN201480012154.0A priority patent/CN105190858B/zh
Priority to JP2015513808A priority patent/JP6132014B2/ja
Publication of WO2014175343A1 publication Critical patent/WO2014175343A1/ja
Priority to US14/845,256 priority patent/US9748186B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07555—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • the front electrode and circuit layer of a semiconductor element are electrically connected by wire bonding such as aluminum (Al) wire.
  • wire bonding such as aluminum (Al) wire.
  • the front surface electrode is, for example, an aluminum-silicon (Si) electrode or an Al-Si-copper (Cu) electrode
  • the circuit layer is made of a conductor such as Cu.
  • wire bonding of Cu wires has been studied in place of Al wires. A structure of a conventional semiconductor device having a module structure will be described.
  • FIG. 10 is a sectional view showing the structure of a conventional semiconductor device having a module structure.
  • FIG. 11 is a cross-sectional view schematically showing the structure of the semiconductor element of FIG.
  • a conventional semiconductor device having a module structure includes a semiconductor element 101, an insulating substrate 102 such as a ceramic insulating substrate (DCB (Direct Copper Bonding) substrate), a Cu base 106, and an Al wire 107. ing.
  • the insulating substrate 102 is provided with a circuit layer 104 made of Cu on the front surface side of the insulating layer 103 and a back copper foil 105 on the back surface side.
  • the semiconductor element 101 has a front electrode 112 on the front surface of the semiconductor substrate 111 and a back electrode 113 on the back surface.
  • the back electrode 113 of the semiconductor element 101 is bonded to the circuit layer 104 via the solder bonding layer 101a.
  • the front surface electrode 112 of the semiconductor element 101 is electrically connected to the circuit layer 104 by wire bonding such as an Al wire 107.
  • the Al wire 107 is joined using ultrasonic vibration, and the connection failure is reduced by optimizing conditions such as heat, ultrasonic vibration, and applied pressure with respect to the diameter (diameter) of the Al wire 107. A good bond is formed without causing it.
  • the front surface of the Cu base 106 is bonded to the back copper foil 105 via a solder bonding layer (not shown).
  • the recrystallization temperature is set to 150 ° C. or more so as to have an average crystal grain size of 50 ⁇ m or more in connection between the element and the external electrode and not to cause recrystallization when energized.
  • An apparatus composed of an aluminum wire containing 0.02 wt% to 1 wt% of Fe for increasing has been proposed (see, for example, Patent Document 1 below).
  • the film is formed on the top surface of the surface electrode.
  • a device including a metal protective film, and a wire wiring electrically bonded to the surface electrode via the metal protective film by thermocompression bonding or ultrasonic vibration (see, for example, Patent Document 4 below). ).
  • Factors that determine the power cycle tolerance are the maximum value Tjmax of the junction temperature of the semiconductor element and the temperature change ⁇ Tj of the junction temperature of the semiconductor element caused by the intermittent flow of current.
  • the constituent members of the semiconductor device have different linear expansion coefficients, and each constituent member is subjected to a stress corresponding to the difference in the linear expansion coefficients.
  • Tjmax of the junction temperature of the semiconductor element increases, the stress corresponding to the difference in the linear expansion coefficient of each constituent member increases, which may lead to element destruction. For this reason, it is necessary to improve the power cycle tolerance in high temperature operation, and to achieve high temperature operation and high reliability at the same time.
  • the crystal grains near the bonding interface of the Al wire become fine particles due to wire bonding, and the bonding strength of the Al wire is improved.
  • the high-temperature operation for example, about 175 ° C.
  • the vicinity of the bonding interface of the Al wire and the crystal grains of the front electrode are coarsened and softened.
  • cracks are likely to occur in the vicinity of the bonding interface between the Al wire and the front electrode.
  • a crack was generated in the Al wire, and this crack progressed to the inside of the wire with an increase in the number of repeated power cycles. It was found that the device was destroyed.
  • An object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that can improve power cycle tolerance in large current conduction and high-temperature operation in order to eliminate the above-described problems caused by the prior art.
  • a semiconductor device has the following characteristics in a semiconductor device in which electrodes of a semiconductor element and wires are electrically connected by wire bonding.
  • a metal film having a hardness higher than that of the wire is provided on the surface of the electrode.
  • the wire is bonded to the metal film by wire bonding.
  • the recrystallization temperature of the joint interface with the said metal film of the said wire is 175 degreeC or more.
  • the crystal grain size of the bonding interface of the wire is 15 ⁇ m or less, and a portion apart from the bonding interface of the wire is a crystal having a particle size of greater than 15 ⁇ m. It is characterized by containing grains.
  • the hardness of the wire is higher than the hardness of the electrode.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the metal film is a nickel plating film.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the thickness of the nickel plating film is 3 ⁇ m to 7 ⁇ m.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the metal film is a copper plating film.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the thickness of the copper plating film is 4.5 ⁇ m to 10.5 ⁇ m.
  • a semiconductor device manufacturing method includes a semiconductor device manufacturing method in which an electrode of a semiconductor element and a wire are electrically connected. It has the characteristics of. First, a step of providing a metal film having a higher hardness than the wire on the surface of the electrode is performed. Next, the step of bonding the wire to the metal film is performed by setting the crystal grain size of the bonding interface between the wire and the metal film to 15 ⁇ m or less by ultrasonic vibration of wire bonding.
  • the recrystallization temperature of the wire higher than the recrystallization temperature of the conventional aluminum wire, it is possible to suppress the occurrence of cracks in the wire even under use conditions at a higher temperature than in the past. . Thereby, the period until a crack arises in a wire can be made longer than before.
  • the electrode can be strengthened by providing a metal film having a hardness higher than that of the wire on the surface of the electrode of the semiconductor element (semiconductor chip), so that the electrode is prevented from being cracked. can do.
  • the metal film functions as a barrier. Therefore, even when a crack occurs in the wire, the crack can be prevented from progressing to the electrode. .
  • FIG. 1 is a cross-sectional view illustrating the structure of the semiconductor device according to the embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the structure of the semiconductor element of FIG.
  • FIG. 3 is a cross-sectional view schematically showing a state of crystal grains in the vicinity of the wire bonding interface of the semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view schematically showing the state of crystal grains in the vicinity of the wire bonding interface of the semiconductor device of the reference example.
  • FIG. 5 is a cross-sectional view schematically showing the state of crystal grains in the vicinity of the wire bonding interface of a conventional semiconductor device.
  • FIG. 6 is a characteristic diagram illustrating the bonding strength of the wires of the semiconductor device according to the embodiment.
  • FIG. 7 is a characteristic diagram showing the bonding strength of wires of a conventional semiconductor device.
  • FIG. 8 is a characteristic diagram showing the power cycle capability of the semiconductor device according to the embodiment.
  • FIG. 9 is a cross-sectional view schematically showing a state in the vicinity of the bonding interface of the wire after the wire bonding of the semiconductor device according to the embodiment.
  • FIG. 10 is a cross-sectional view showing the structure of a conventional semiconductor device having a module structure.
  • FIG. 11 is a cross-sectional view schematically showing the structure of the semiconductor element of FIG.
  • FIG. 12 is a characteristic diagram illustrating the bonding strength of the wires of the semiconductor device according to the embodiment.
  • FIG. 13 is a characteristic diagram illustrating the bonding strength of another example of the semiconductor device according to the embodiment.
  • FIG. 14 is a characteristic diagram showing the bonding strength of another example of a conventional semiconductor device.
  • FIG. 1 is a cross-sectional view illustrating the structure of the semiconductor device according to the embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the structure of the semiconductor element of FIG.
  • the semiconductor device according to the embodiment includes a semiconductor element (semiconductor chip) 1, an insulating substrate 2 such as a ceramics insulating substrate (DCB substrate), a copper (Cu) base 6, and wires.
  • 7 is a module-structured semiconductor device.
  • the insulating substrate 2 is provided with a circuit layer 4 made of, for example, Cu on the front surface side of the insulating layer 3 and a back copper foil 5 on the back surface side.
  • the semiconductor element 1 has a front electrode 12 on the front surface of a semiconductor substrate (for example, a silicon (Si) substrate, a silicon carbide (SiC) substrate, a gallium nitride (GaN) substrate, etc.) 11, and the rear surface.
  • a back electrode 13 is provided.
  • the back electrode 13 of the semiconductor element 1 is bonded to the circuit layer 4 via the solder bonding layer 1a.
  • the front surface of the Cu base 6 is bonded to the back copper foil 5 via a solder bonding layer (not shown).
  • a resin case provided with external terminals is bonded to the periphery of the Cu base 6.
  • the semiconductor device is used with the back surface of the Cu base 6 fixed to a cooling body via a thermal compound.
  • the front surface electrode (hereinafter simply referred to as front surface electrode) 12 of the semiconductor element 1 is, for example, an aluminum (Al) -silicon (Si) electrode.
  • the crystal grain size of the front electrode 12 may be, for example, 1 ⁇ m to 5 ⁇ m.
  • a front surface metal film 14 such as a nickel (Ni) film or a copper (Cu) film is formed on the surface of the front surface electrode 12 by electroless plating, electrolytic plating, sputtering, vapor deposition, or the like. Yes.
  • the hardness of the front surface metal film 14 is higher than the hardness of the front surface electrode 12 and the wire 7.
  • the front metal film 14 has a function of improving the strength of the front electrode 12 and preventing the front electrode 12 from cracking.
  • the hardness of the front metal film 14 is preferably Hv100 to Hv900, for example.
  • the thickness of the front metal film 14 is preferably 3 ⁇ m to 30 ⁇ m, for example.
  • the thickness of the front surface metal film 14 is 3 ⁇ m to 7 ⁇ m, preferably 3 ⁇ m to 5 ⁇ m.
  • the reason for setting the film thickness to 3 ⁇ m or more is that when a Ni plating film is formed as the front metal film 14, if the plating film thickness is less than 3 ⁇ m, frictional heat generated when wire 7 is wire bonded, This is because the plating film is destroyed by the solid phase flow.
  • the breaking strength of the front metal film 14 can be increased, but in consideration of throughput and economy, it is 30 ⁇ m or less, preferably 5 ⁇ m or less. It is good.
  • the thickness of the front surface metal film 14 is 4.5 ⁇ m to 10.5 ⁇ m, preferably 4.5 ⁇ m to 7.5 ⁇ m. Since the hardness of the Cu plating film is in the range of Hv100 to Hv300, the fracture strength equivalent to that of the Ni plating film can be obtained by making the film thickness about 1.5 times that of the Ni plating film. Also, when the front metal film 14 is formed by sputtering or vapor deposition, the above-mentioned hardness and film thickness are preferably set for the same reason.
  • the front surface electrode 12 and the circuit layer 4 are electrically connected via a wire 7.
  • one end of the wire 7 is bonded to the front surface metal film 14 on the surface of the front electrode 12 by wire bonding using heat, ultrasonic vibration and pressure (bonding load). Is connected to the circuit layer 4 at the other end.
  • the bonding load for bonding the wire 7 and the member to be bonded is, for example, a wire bonder BJ935 (ultrasonic frequency 60 kHz) manufactured by H & K (Hess & Knipps GmbH).
  • the wire bonding ultrasonic output is 11 V or more, for example, 800 gf to 1400 gf, and when the wire bonding ultrasonic output is 13 V or more, 1000 gf to 1400 gf.
  • the wire 7 is made of, for example, iron (Fe) of 0.2 mass% to 2.0 mass% and the balance of aluminum (Al) having a purity of 99.99% or more. It is a high heat resistant aluminum wire.
  • the crystal grain size of the wire 7 is controlled to be smaller than the crystal grain size of the conventional aluminum wire by containing a predetermined amount of Fe.
  • the recrystallization temperature of the wire 7 is increased to at least 175 ° C. or more, and the hardness of the wire 7 is higher than the hardness of the front electrode 12.
  • the hardness of the wire 7 is higher than the hardness Hv20 of the AlSi electrode which is the front electrode 12, for example, immediately after the wire bonding.
  • the recrystallization temperature of the wire 7 By setting the recrystallization temperature of the wire 7 within the above range, the heat history due to the manufacturing process after wire bonding and the high temperature operation (for example, about 175 ° C.) due to energization / heating of the semiconductor element 1 (hereinafter, the heat history and energization / heating are reduced Since the wire 7 is not recrystallized, the crystal grains of the wire 7 can be prevented from becoming coarse. As a result, during energization heat generation, the crystal grains of the wire 7 are not substantially changed, and the hardness of the wire 7 is maintained in a state immediately after the wire bonding. Therefore, the wire 7 is not easily softened by the power cycle, and the wire 7 is less likely to be cracked than before.
  • the crystal grain size of the wire 7 before wire bonding is preferably the maximum, for example, in the range of 1 ⁇ m to 20 ⁇ m.
  • the crystal grains in the vicinity of the bonding interface between the wire 7 and the member to be bonded (hereinafter referred to as the bonding interface of the wire 7) can be made into fine particles by controlling the conditions during wire bonding.
  • the crystal grain size of the wire 7 extends from the bonding interface of the wire 7 to the axial direction of the wire 7 up to a portion where cracks are likely to occur due to heat history in the manufacturing process after wire bonding or high-temperature operation heat due to energization heat generation of the semiconductor element. It is preferably finely grained by wire bonding.
  • the crystal grain size of the wire 7 immediately after the wire bonding is, for example, in the range of 1 ⁇ m to 15 ⁇ m at the maximum (average is 3 ⁇ m or less) in the crystal grains near the bonding interface with the bonded member.
  • the crystal grain size before wire bonding is maintained in a portion away from the bonding interface (other than the vicinity of the bonding interface of the wire 7).
  • the crystal grain size is evaluated by an electron beam backscatter diffraction method (EBSD: Electron Backscatter Diffraction).
  • EBSD Electron Backscatter Diffraction
  • the wire diameter of the wire 7 may be, for example, 100 ⁇ m to 500 ⁇ m.
  • the wire diameter of the wire 7 is thickened to about 500 ⁇ m, for example. The reason is that the wire heating temperature during energization can be reduced by thickening.
  • Ni is plated as the front surface metal film 14 on the surface of the AlSi electrode that is the front surface electrode 12 by using an electroless nickel plating method.
  • a zincate treatment is generally performed as a pretreatment for the electroless plating treatment to improve the adhesion of the nickel plating film to the AlSi electrode.
  • the surface of the front electrode 12 is degreased to remove oily dirt and foreign matter adhering to the surface and clean it.
  • the wettability of the front electrode 12 such as an etching solution in the subsequent process is improved.
  • an etching process is performed using an acid solution.
  • acid cleaning is performed using a nitric acid (HNO 3 ) solution to remove deposits (smut) generated by the etching treatment.
  • a first zincate treatment is performed to replace Al on the surface of the front electrode 12 with zinc (Zn), and a Zn film having a desired crystal grain size is generated on the surface of the front electrode 12. .
  • the Zn film formed on the surface of the front electrode 12 is removed using a nitric acid solution.
  • a Zn film is formed again on the surface of the front electrode 12 by performing a second zincate process.
  • an electroless Ni plating process is performed to replace the Zn film with Ni, and Ni is continuously deposited on the surface of the front electrode 12 to form a Ni plating film.
  • a Ni plating film is formed as the front metal film 14 on the surface of the front electrode 12.
  • a Ni plating film may be formed as a protective film for the front electrode 12 by a palladium process.
  • FIG. 3 is a cross-sectional view schematically showing a state of crystal grains in the vicinity of the wire bonding interface of the semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view schematically showing the state of crystal grains in the vicinity of the wire bonding interface of the semiconductor device of the reference example.
  • FIG. 5 is a cross-sectional view schematically showing the state of crystal grains in the vicinity of the wire bonding interface of a conventional semiconductor device. 3 to 5, (a) shows a state before wire bonding, (b) shows a state immediately after wire bonding, and (c) shows a state after a power cycle test.
  • the semiconductor device according to the above-described embodiment hereinafter referred to as an example
  • the state of the crystal grains in the vicinity of the bonding interface 20 of the wire 7 observed with a microscope after the power cycle test is schematically shown in FIG.
  • the wire diameter of the wire 7 was set to 400 ⁇ m, and the crystal grain size of the wire 7 before wire bonding was set within a range of 1 ⁇ m to 20 ⁇ m.
  • the crystal grain size in the vicinity of the bonding interface 20 of the wire 7 after wire bonding is in the range of 1 ⁇ m to 15 ⁇ m, and the crystal grain size of the part away from the bonding interface 20 of the wire 7 after wire bonding indicates the state before the wire bonding. It was maintained within a range of 1 ⁇ m to 20 ⁇ m.
  • the hardness of the wire 7 after wire bonding is Hv25 to Hv40.
  • a 0.3 ⁇ m thick Ni plating film (Example 1) and a 5 ⁇ m thick Ni plating film (Example 2) were formed.
  • the hardness of the Ni plating film is Hv900.
  • An AlSi electrode was formed as the front electrode 12, and the crystal grain size was in the range of 1 ⁇ m to 5 ⁇ m.
  • a semiconductor device (hereinafter referred to as a reference example) in which the front surface metal film 14 is not provided, that is, the wire 37 is bonded to the front surface electrode 32 of the front surface of the semiconductor substrate 31 is implemented.
  • the result of conducting the same power cycle test with the same number of repeated cycles as in the example is schematically shown in FIG.
  • the configuration of the reference example is the same as that of the example except that the front metal film 14 is not provided.
  • a conventional semiconductor device (hereinafter referred to as Conventional Example 1) in which a conventional aluminum wire 107 is bonded to the front surface electrode 112 of the semiconductor substrate 111 is the same in the same number of cycles as in the example.
  • the results of the power cycle test are schematically shown in FIG.
  • the crystal grain size (maximum) of the Al wire 107 before wire bonding was 40 ⁇ m or more.
  • the crystal grain size in the vicinity of the bonding interface 120 of the Al wire 107 after wire bonding is in the range of 1 ⁇ m to 20 ⁇ m, the maximum grain size is larger than 15 ⁇ m, and the crystal in the part away from the bonding interface 120 of the Al wire 107 after wire bonding
  • the particle size was 40 ⁇ m or more while maintaining the state before wire bonding.
  • the configuration of Conventional Example 1 is the same as that of the example except that the Al wire 107 is used and the front metal film 14 is not provided.
  • the bonding load, ultrasonic amplitude, and bonding time between the wire and the member to be bonded are the same in all of the examples, the reference example, and the conventional example 1.
  • the crystal grains of the front electrode 12 were coarsened and softened, but no cracks were generated in the front electrode 12. This is presumably because the front electrode 12 is reinforced by the front metal film 14 having a hardness higher than that of the wire 7. Further, although the crack 21 is generated in the wire 7, it is provided between the wire 7 and the front surface electrode 12 even when the crack 21 progresses inside the wire 7 as the number of repeated power cycles is increased. It was confirmed that the formed front metal film 14 functions as a barrier, and the crack 21 generated in the wire 7 does not progress to the front electrode 12.
  • the state of the crystal grains of the wire 37 and the front surface electrode 32 in the period from immediately after the wire bonding to the occurrence of the crack is the same as in the example. Although it was the same, it was confirmed that no crack was generated in the wire 37 and the crack 23 was generated in the front electrode 32. This is because the hardness of the front electrode 32 is lower than the hardness of the wire 37. Thereby, the front surface electrode 32 can be strengthened by providing the front surface metal film 14 on the surface of the front surface electrode 32 as in the embodiment. It was confirmed that the wire 7 having high hardness can be used.
  • reference numeral 22 denotes a bonding interface between the wire 37 and the front electrode 32.
  • FIG. 7 is a characteristic diagram showing the bonding strength of wires of a conventional semiconductor device.
  • FIG. 6 shows the result of producing a plurality of the above-described Example 1 under different wire bonding conditions and measuring the bonding strength of the wire 7.
  • FIG. 12 shows the result of producing a plurality of the above-described Example 2 under different wire bonding conditions and measuring the bonding quality of the wire 7. As a comparison, FIG.
  • Example 2 From the results shown in FIG. 6, in Example 1, when the ultrasonic output of wire bonding is 11 V or more, the bonding load for bonding the wire 7 and the member to be bonded is set to 800 gf to 1400 gf, and the wire bonding super It was confirmed that when the sound wave output is 13 V or more, the bonding strength of the wire 7 can be sufficiently secured by setting the bonding load to 1000 gf to 1400 gf. From the results shown in FIG. 12, in Example 2, the bonding load range in which the bonding strength between the wire 7 and the member to be bonded can be sufficiently secured by setting the ultrasonic output of the wire bonding to 11 V or more.
  • FIG. 8 is a characteristic diagram showing the power cycle capability of the semiconductor device according to the embodiment.
  • FIG. 8 shows the relationship between the number of cycles of the power cycle and the temperature change ⁇ Tj of the junction temperature of the semiconductor element in Examples 1 and 2 and Conventional Example 1 described above.
  • the maximum junction temperature Tjmax of the semiconductor element was 175 ° C. From the results shown in FIG. 8, it was confirmed that Examples 1 and 2 can perform more power cycle cycles than Conventional Example 1 under the use conditions at high temperatures. That is, Examples 1 and 2 were able to increase the power cycle tolerance twice or more than Conventional Example 1.
  • FIG. 9 is a cross-sectional view schematically showing a state near the bonding interface of the wire after wire bonding of the semiconductor device according to the embodiment.
  • 9A to 9F show wires of a semiconductor device in which Ni plating films having thicknesses of 0.1 ⁇ m, 0.3 ⁇ m, 0.5 ⁇ m, 1 ⁇ m, 3 ⁇ m, and 5 ⁇ m are formed as the front surface metal film 14. 47 shows the vicinity of the bonding interface.
  • the Ni plating film 43 is shown by a line segment, and the thickness of the Ni plating film 43 is shown by the thickness of this line segment.
  • 9 (e) and 9 (f) the Ni plating film 44 is illustrated by a black solid line, and the thickness of the horizontal line (the width in the depth direction of the semiconductor substrate 41) of the Ni plating film 44 is shown. The film thickness is shown.
  • FIG. 9B showing the Ni plating film 43 having a thickness of 0.3 ⁇ m corresponds to the semiconductor device of the first embodiment
  • FIG. 9F showing the Ni plating film 44 having a thickness of 5 ⁇ m is the semiconductor device of the second embodiment.
  • the Ni plating film 43 was broken by wire bonding, and the AlSi electrode 42 as the front electrode 12 was formed. It was confirmed that it was dispersed at the bonding interface between the wire 47 and the wire 47.
  • Example 1 the state in the vicinity of the bonding interface of the wire 47 is that the Ni plating film 43 is broken immediately after the wire bonding, and the wire 47 and the AlSi electrode 42 are directly bonded, and the reference shown in FIG. It became an embodiment of the example, and it was confirmed that it was as shown in FIG. 4C after the power cycle test.
  • the Ni plating films 43 having thicknesses of 0.1 ⁇ m, 0.5 ⁇ m, and 1 ⁇ m shown in FIGS. 9A, 9C, and 9D, respectively, are formed immediately after wire bonding, as in the first embodiment.
  • the Ni plating film 43 was broken.
  • the thickness of the front metal film 14 is 3 ⁇ m or more, preferably 3 ⁇ m to 5 ⁇ m.
  • FIG. 13 is a characteristic diagram showing the bonding quality of another example of the semiconductor device according to the embodiment.
  • FIG. 14 is a characteristic diagram showing the bonding quality of another example of a conventional semiconductor device. ⁇ indicates the case where the bonding strength of the wire is sufficiently secured to withstand as a product, ⁇ indicates the case where the bonding strength of the wire is low, and ⁇ indicates the case where the wire peels and causes element destruction Yes.
  • Example 3 The result of measuring the bonding strength of the wire 7 in the semiconductor device according to the embodiment (hereinafter referred to as Example 3) in which the wire 7 having a wire diameter of 500 ⁇ m was bonded to the front metal film 14 under different wire bonding conditions.
  • a Ni plating film having a thickness of 5 ⁇ m was formed as the front metal film 14.
  • the configuration of the third embodiment is the same as that of the second embodiment except that the wire 7 has a different wire diameter.
  • the bonding strength of the wire 37 was measured in a conventional semiconductor device (hereinafter referred to as Conventional Example 2) in which a wire 37 having a wire diameter of 500 ⁇ m was bonded to the front electrode 112 under different wire bonding conditions.
  • Conventional Example 2 The results are shown in FIG.
  • the configuration of Conventional Example 2 is the same as that of the reference example except that the wire 37 has a different wire diameter.
  • the thickness of the Ni plating film (front metal film 14) is set to 5.0 ⁇ m, and the wire diameter of the wire 7 is set to 500 ⁇ m. Even if the sound wave output is increased (18 V to 22 V) and the bonding load for bonding the wire 7 and the member to be bonded is increased (1300 gf to 1500 gf), the bonding between the front metal film 14 and the wire 7 is performed. It was confirmed that no bonding failure occurred in the portion and the bonding strength of the wire 7 could be sufficiently secured. On the other hand, from the result shown in FIG.
  • the crystal grain size of the wire is controlled so that the recrystallization temperature of the wire is higher than the recrystallization temperature of the conventional aluminum wire, and the hardness of the wire is increased.
  • the front electrode can be strengthened by providing the front metal film having a hardness higher than that of the wire on the surface of the front electrode. It can prevent that a crack arises in a surface electrode.
  • the front surface metal film functions as a barrier, so even if a crack occurs in the wire, It is possible to prevent the crack from progressing to the front electrode.
  • the power cycle resistance can be improved by preventing the surface electrode from cracking and suppressing the cracking from occurring in the wire. Therefore, a highly reliable semiconductor device can be provided.
  • the stress applied to the front electrode due to thermal deformation of the wire is increased, but the hardness of the surface of the front electrode is higher than that of the wire. Since the front electrode is strengthened by providing the front metal film, it is possible to prevent the front electrode from being damaged.
  • the present invention can be variously changed.
  • the dimensions of each part are variously set according to required specifications.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are useful for a semiconductor device having a module structure used for a general-purpose inverter, wind power generation, solar power generation, electric railway, and the like.

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

　半導体素子と回路層とがワイヤ（７）によって電気的に接続されたモジュール構造の半導体装置であって、半導体素子のおもて面電極（１２）の表面にはおもて面金属膜（１４）が成膜され、このおもて面金属膜（１４）にワイヤボンディングによってワイヤ（７）が接合されている。おもて面金属膜（１４）の硬度は、おもて面電極（１２）やワイヤ（７）の硬度よりも高い。このようにすることで、半導体装置のパワーサイクル耐量を向上させることができる。

Description

半導体装置および半導体装置の製造方法
　この発明は、半導体装置および半導体装置の製造方法に関する。
　汎用インバータや風力発電、太陽光発電、電鉄などに使用されるモジュール構造の半導体装置において、従来より、半導体素子のおもて面電極と回路層とをアルミニウム（Ａｌ）ワイヤなどのワイヤボンディングによって電気的に接続（ボンディング）する方法が公知である。おもて面電極は例えばアルミニウム－シリコン（Ｓｉ）電極やＡｌ－Ｓｉ－銅（Ｃｕ）電極であり、回路層は例えばＣｕなどの導体からなる。また、近年、Ａｌワイヤに代えて、Ｃｕワイヤのワイヤボンディングも検討されている。従来のモジュール構造の半導体装置の構造について説明する。
　図１０は、従来のモジュール構造の半導体装置の構造を示す断面図である。図１１は、図１０の半導体素子の構造を模式的に示す断面図である。図１０，１１に示すように、従来のモジュール構造の半導体装置は、半導体素子１０１、セラミクス絶縁基板（ＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板）などの絶縁基板１０２、Ｃｕベース１０６、およびＡｌワイヤ１０７を備えている。絶縁基板１０２は、絶縁層１０３のおもて面側にＣｕからなる回路層１０４が設けられ、裏面側に裏銅箔１０５が設けられている。半導体素子１０１は、半導体基板１１１のおもて面におもて面電極１１２を有し、裏面に裏面電極１１３を有する。
　半導体素子１０１の裏面電極１１３は、はんだ接合層１０１ａを介して回路層１０４と接合している。半導体素子１０１のおもて面電極１１２は、Ａｌワイヤ１０７などのワイヤボンディングによって回路層１０４と電気的に接続されている。Ａｌワイヤ１０７は、超音波振動を利用して接合されており、Ａｌワイヤ１０７の径（直径）に対して熱や、超音波振動、加圧力などの条件を最適化することで、接続不良を生じさせることなく良好な接合が形成される。Ｃｕベース１０６のおもて面は、はんだ接合層（不図示）を介して裏銅箔１０５と接合している。
　このようなモジュール構造の半導体装置として、素子と外部電極との接続において、５０μｍ以上の平均結晶粒径を有し、かつ、通電時に再結晶を起こさないように、再結晶温度を１５０℃以上と高めるためのＦｅを０．０２ｗｔ％～１ｗｔ％含有したアルミニウムワイヤで構成される装置が提案されている（例えば、下記特許文献１参照。）。
　また、別の装置として、半導体素子上の電極パッドにワイヤボンディングされたアルミニウムワイヤ接合部の結晶粒の大きさが均一になっている装置が提案されている（例えば、下記特許文献２参照。）。また、別の装置として、重量で銅４．５％～６．５％、ジルコニウム（Ｚｒ）０．１％～１．０％、残部アルミニウムとからなる装置が提案されている（例えば、下記特許文献３参照。）。
　また、別の装置として、半導体素子の表裏面にそれぞれ電極を有し、その裏面電極が絶縁基板上に構成された回路層と面接合されてなる半導体装置において、表面電極の上面に成膜された金属保護膜と、表面電極と熱圧着あるいは超音波振動によって金属保護膜を介して電気的に接合されたワイヤ配線と、を備えた装置が提案されている（例えば、下記特許文献４参照。）。
特開平８－８２８８号公報 特開平７－１３５２３４号公報 特開昭６１－１６３２３５号公報 特開２００９－７６７０３号公報
　しかしながら、近年、使用用途の拡大により、大電流化や、高温動作化、高信頼性の要求が高まっている。それに伴い、パワーサイクル耐量（寿命）の向上が必須となっている。例えば、新技術が提案されるごとに半導体装置の小型化が進み、実装面積が低減されるため、大電流化を図るためにＡｌワイヤの線数を増加させることは難しく、Ａｌワイヤ１本あたりの大電流導通におけるワイヤ発熱によりＡｌワイヤが溶融し断線する虞がある。
　パワーサイクル耐量を決める要因は、半導体素子の接合温度の最大値Ｔｊｍａｘ、および、電流が断続的に流れることで生じる半導体素子の接合温度の温度変化ΔＴｊである。特に、半導体装置の構成部材はそれぞれ線膨張係数が異なり、各構成部材には線膨張係数の差に応じた応力がそれぞれかかる。半導体素子の接合温度の最大値Ｔｊｍａｘが高くなるほど、各構成部材の線膨張係数の差に応じた応力が増大し、素子破壊に至る虞がある。このため、高温動作におけるパワーサイクル耐量を向上させ、高温動作化と高信頼性とを同時に達成する必要がある。
　また、従来の半導体装置では、ワイヤボンディングによってＡｌワイヤの接合界面付近の結晶粒が微細粒状となり、Ａｌワイヤの接合強度が向上されるが、その後、ワイヤボンディング後の製造工程による熱履歴や、半導体素子の通電発熱による高温動作（例えば１７５℃程度）によって、Ａｌワイヤの接合界面付近およびおもて面電極の結晶粒は粗大化して軟化する。これによって、Ａｌワイヤとおもて面電極との接合界面付近にクラック（割れ）が生じやすい。発明者らがパワーサイクル試験を行った結果、Ａｌワイヤにクラックが生じ、このクラックがパワーサイクルの繰り返しサイクル数の増加に伴ってワイヤ内部へと進展し、最終的にＡｌワイヤが破断して剥離し素子破壊に至ることが判明した。
　この発明は、上述した従来技術による問題点を解消するため、大電流導通および高温動作において、パワーサイクル耐量を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、ワイヤボンディングによって半導体素子の電極とワイヤとを電気的に接続してなる半導体装置において、次の特徴を有する。前記電極の表面に、前記ワイヤよりも硬度が高い金属膜が設けられている。前記ワイヤは、ワイヤボンディングによって前記金属膜に接合されている。そして、前記ワイヤの前記金属膜との接合界面の再結晶温度が１７５℃以上である。
　また、この発明にかかる半導体装置は、上述した発明において、前記ワイヤの前記接合界面の結晶粒の粒径は１５μｍ以下であり、前記ワイヤの前記接合界面から離れた部分は粒径１５μｍより大きい結晶粒を含むことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記ワイヤの硬度は、前記電極の硬度よりも高いことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記金属膜はニッケルめっき膜であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記ニッケルめっき膜の膜厚は３μｍ～７μｍであることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記金属膜は銅めっき膜であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記銅めっき膜の膜厚は４．５μｍ～１０．５μｍであることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体素子の電極とワイヤとを電気的に接続する半導体装置の製造方法において、次の特徴を有する。まず、前記ワイヤよりも硬度が高い金属膜を前記電極の表面に設ける工程を行う。次に、ワイヤボンディングの超音波振動により前記ワイヤの前記金属膜との接合界面の結晶粒の粒径を１５μｍ以下にして前記ワイヤを前記金属膜に接合する工程を行う。
　上述した発明によれば、ワイヤの再結晶温度を従来のアルミニウムワイヤの再結晶温度よりも高くすることで、従来よりも高温での使用条件においてもワイヤにクラックが生じることを抑制することができる。これにより、ワイヤにクラックが生じるまでの期間を従来よりも長くすることができる。
　また、上述した発明によれば、半導体素子（半導体チップ）の電極の表面にワイヤよりも硬度の高い金属膜を設けることで、電極を強化することができるため、電極にクラックが生じることを防止することができる。また、電極の表面にワイヤよりも硬度の高い金属膜を設けることで、金属膜が障壁として機能するため、ワイヤにクラックが生じた場合でもこのクラックが電極に進展することを防止することができる。
　本発明にかかる半導体装置および半導体装置の製造方法によれば、パワーサイクル耐量を向上させることができるという効果を奏する。
図１は、実施の形態にかかる半導体装置の構造を示す断面図である。 図２は、図１の半導体素子の構造を模式的に示す断面図である。 図３は、実施の形態にかかる半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。 図４は、参考例の半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。 図５は、従来の半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。 図６は、実施の形態にかかる半導体装置のワイヤの接合強度を示す特性図である。 図７は、従来の半導体装置のワイヤの接合強度を示す特性図である。 図８は、実施の形態にかかる半導体装置のパワーサイクル耐量を示す特性図である。 図９は、実施の形態にかかる半導体装置のワイヤボンディング後のワイヤの接合界面付近の状態を模式的に示す断面図である。 図１０は、従来のモジュール構造の半導体装置の構造を示す断面図である。 図１１は、図１０の半導体素子の構造を模式的に示す断面図である。 図１２は、実施の形態にかかる半導体装置のワイヤの接合強度を示す特性図である。 図１３は、実施の形態にかかる半導体装置の別の一例のワイヤの接合強度を示す特性図である。 図１４は、従来の半導体装置の別の一例のワイヤの接合強度を示す特性図である。
　以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　実施の形態にかかる半導体装置の構造について説明する。図１は、実施の形態にかかる半導体装置の構造を示す断面図である。図２は、図１の半導体素子の構造を模式的に示す断面図である。図１，２に示すように、実施の形態にかかる半導体装置は、半導体素子（半導体チップ）１と、セラミクス絶縁基板（ＤＣＢ基板）などの絶縁基板２と、銅（Ｃｕ）ベース６と、ワイヤ７とを備えたモジュール構造の半導体装置である。絶縁基板２は、絶縁層３のおもて面側に例えばＣｕなどからなる回路層４が設けられ、裏面側に裏銅箔５が設けられている。
　半導体素子１は、半導体基板（例えばシリコン（Ｓｉ）基板、シリコンカーバイド（ＳｉＣ）基板やガリウムナイトライド（ＧａＮ）基板等）１１のおもて面におもて面電極１２を有し、裏面に裏面電極１３を有する。半導体素子１の裏面電極１３は、はんだ接合層１ａを介して回路層４と接合している。Ｃｕベース６のおもて面は、はんだ接合層（不図示）を介して裏銅箔５と接合している。図示はしないが、Ｃｕベース６の周縁には、外部端子の設けられた樹脂ケースが接着されている。また、半導体装置は、Ｃｕベース６の裏面がサーマルコンパウンドを介して冷却体に固定され、使用される。
　半導体素子１のおもて面電極（以下、単におもて面電極とする）１２は、例えばアルミニウム（Ａｌ）－シリコン（Ｓｉ）電極である。おもて面電極１２の結晶粒径は、例えば１μｍ～５μｍであってもよい。おもて面電極１２の表面には、無電解めっき、電解めっき、スパッタリングおよび蒸着などによって、例えばニッケル（Ｎｉ）膜や銅（Ｃｕ）膜などのおもて面金属膜１４が成膜されている。おもて面金属膜１４の硬度は、おもて面電極１２やワイヤ７の硬度よりも高い。おもて面金属膜１４は、おもて面電極１２の強度を向上させ、おもて面電極１２にクラックが生じることを防止する機能を有する。
　おもて面金属膜１４の硬度は、例えばＨｖ１００～Ｈｖ９００であるのがよい。おもて面金属膜１４の膜厚は、例えば３μｍ～３０μｍであるのがよい。おもて面金属膜１４がＮｉめっき膜（Ｈｖ４００～Ｈｖ９００）である場合、おもて面金属膜１４の膜厚は３μｍ～７μｍ、好ましくは３μｍ～５μｍである。膜厚を３μｍ以上とする理由は、おもて面金属膜１４としてＮｉめっき膜を形成する場合、めっき膜の膜厚が３μｍ未満であると、ワイヤ７をワイヤボンディングした際に生じる摩擦熱や固相流動によってめっき膜が破壊されるからである。おもて面金属膜１４の膜厚は、厚くするほどおもて面金属膜１４の破壊強度を高くすることができるが、スループットや経済性を考慮して３０μｍ以下、好ましくは５μｍ以下であるのがよい。おもて面金属膜１４がＣｕめっき膜である場合、おもて面金属膜１４の膜厚は４．５μｍ～１０．５μｍ、好ましくは４．５μｍ～７．５μｍである。Ｃｕめっき膜の硬度はＨｖ１００～Ｈｖ３００の範囲であるため、膜厚をＮｉめっき膜より１．５倍程度厚くすることにより、Ｎｉめっき膜と同等の破壊強度を得ることができる。また、スパッタリングや蒸着などによっておもて面金属膜１４を形成する場合も同様の理由により上記の硬度、膜厚とするのがよい。
　おもて面電極１２と回路層４とはワイヤ７を介して電気的に接続されている。具体的には、例えば熱、超音波振動および圧力（接合荷重）を利用したワイヤボンディングによって、ワイヤ７の一端がおもて面電極１２表面のおもて面金属膜１４に接合され、ワイヤ７の他端が回路層４に接合されている。ワイヤ７と被接合部材（おもて面金属膜１４および回路層４）とを接合するための接合荷重は、例えばＨ＆Ｋ社（Ｈｅｓｓｅ　＆　Ｋｎｉｐｐｓ　ＧｍｂＨ（商標））製ワイヤボンダＢＪ９３５（超音波周波数６０ｋＨｚ）にて、ワイヤボンディングの超音波出力を例えば１１Ｖ以上とした場合に８００ｇｆ～１４００ｇｆであり、ワイヤボンディングの超音波出力を例えば１３Ｖ以上とした場合に１０００ｇｆ～１４００ｇｆである。
　具体的には、ワイヤ７は、特許第５１５９０００号にあるように例えば鉄（Ｆｅ）を０．２質量％～２．０質量％および残部が純度９９．９９％以上のアルミニウム（Ａｌ）からなる高耐熱のアルミニウムワイヤである。ワイヤ７の結晶粒径は、Ｆｅを所定量含有させることで、従来のアルミニウムワイヤの結晶粒径よりも小さく制御されている。ワイヤ７の結晶粒径を制御することで、ワイヤ７の再結晶温度は少なくとも１７５℃以上に高められ、かつ、ワイヤ７の硬度はおもて面電極１２の硬度よりも高められている。ワイヤ７の硬度は、ワイヤボンディング直後に、おもて面電極１２である例えばＡｌＳｉ電極の硬度Ｈｖ２０よりも高い。
　ワイヤ７の再結晶温度を上記範囲とすることで、ワイヤボンディング後の製造工程による熱履歴や、半導体素子１の通電発熱による高温動作（例えば１７５℃程度）によって（以下、熱履歴および通電発熱をまとめて通電発熱とする）、ワイヤ７が再結晶化されないため、ワイヤ７の結晶粒が粗大化することを防止することができる。これにより、通電発熱時、ワイヤ７の結晶粒はほぼ変化せず、ワイヤ７の硬度はワイヤボンディング直後の状態で維持される。したがって、パワーサイクルによってワイヤ７が軟化しにくく、従来よりもワイヤ７にクラックが生じにくい。
　一般的に、ワイヤ７の接合界面付近は、例えばワイヤボンディング後の製造工程による熱履歴や、半導体素子の通電発熱による高温動作の熱によってクラックが生じやすい。そこで、本発明においては、ワイヤボンディング前のワイヤ７の結晶粒の粒径は最大で、例えば１μｍ～２０μｍの範囲内であるのがよい。このワイヤ７の被接合部材との接合界面（以下、ワイヤ７の接合界面とする）付近の結晶粒はワイヤボンディング時の条件を制御することによって微細粒状とすることができる。ワイヤ７の結晶粒径は、ワイヤ７の接合界面からワイヤ７の軸方向に、ワイヤボンディング後の製造工程による熱履歴や、半導体素子の通電発熱による高温動作の熱によってクラックが生じやすい部分までがワイヤボンディングによって微細粒状となっているのが好ましい。
　具体的には、ワイヤボンディング直後のワイヤ７の結晶粒径は、被接合部材との接合界面付近の結晶粒において例えば最大１μｍ～１５μｍの範囲内（平均は３μｍ以下）であり、被接合部材との接合界面から離れた部分（ワイヤ７の接合界面付近以外）においてはワイヤボンディング前の結晶粒径が維持される。ワイヤボンディング直後のワイヤ７の接合界面付近における結晶粒径を上記範囲内とすることで、ワイヤ７の接合強度を向上させることができる。結晶粒径は電子線後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ　Ｂａｃｋｓｃａｔｔｅｒ　Ｄｉｆｆｒａｃｔｉｏｎ）により評価される。結晶粒界を結晶方位５°以上と定義して試料を評価し、画像で表示した形状を測定する。
　ワイヤ７の線径は、例えば１００μｍ～５００μｍであってもよい。好ましくは、ワイヤ７の線径は、例えば５００μｍ程度に太線化されているのがよい。その理由は、太線化によって通電時のワイヤ発熱温度を低減することができるからである。
　次に、おもて面金属膜１４の成膜方法の一例について、無電解ニッケルめっき法を用いて、おもて面電極１２であるＡｌＳｉ電極の表面におもて面金属膜１４としてＮｉめっき膜を成膜する場合を例に説明する。ＡｌＳｉ電極とニッケル膜とは密着性が悪いため、一般的に、無電解めっき処理の前処理としてジンケート処理を行い、ニッケルめっき膜のＡｌＳｉ電極に対する密着性を向上させる。具体的には、まず、おもて面電極１２の表面に脱脂処理を行い、表面に付着している油脂性の汚れや異物を除去して清浄にする。また、次に続く工程の例えばエッチング液などの、おもて面電極１２の表面に対する濡れ性が改善される。
　次に、酸溶液を用いてエッチング処理を行う。これにより、おもて面電極１２の表面の自然酸化膜が除去される。次に、硝酸（ＨＮＯ3）溶液を用いて酸洗浄（デスマット処理）を行い、エッチング処理によって生じた付着物（スマット）を除去する。次に、第１ジンケート処理を行い、おもて面電極１２の表面のＡｌを亜鉛（Ｚｎ）に置換し、おもて面電極１２の表面に所望の結晶粒径を有するＺｎ膜を生成する。次に、硝酸溶液を用いて、おもて面電極１２の表面に形成されたＺｎ膜を除去する。
　次に、第２ジンケート処理を行うことで、再度おもて面電極１２の表面にＺｎ膜を生成する。その後、無電解Ｎｉめっき処理を行い、Ｚｎ膜をＮｉに置換し、おもて面電極１２の表面にＮｉを継続的に析出させることによりＮｉめっき膜を形成する。これにより、おもて面電極１２の表面におもて面金属膜１４としてＮｉめっき膜が形成される。このようなジンケート処理に代えて、パラジウム処理によりおもて面電極１２の保護膜としてＮｉめっき膜を成膜してもよい。
　次に、通電発熱後のワイヤ７の結晶粒径について説明する。図３は、実施の形態にかかる半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。図４は、参考例の半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。図５は、従来の半導体装置のワイヤの接合界面付近の結晶粒の状態を模式的に示す断面図である。図３～５において（ａ）はワイヤボンディング前の状態であり、（ｂ）はワイヤボンディング直後の状態であり、（ｃ）はパワーサイクル試験後の状態である。上述した実施の形態にかかる半導体装置（以下、実施例とする）において、パワーサイクル試験後に顕微鏡によって観測したワイヤ７の接合界面２０付近の結晶粒の状態を図３に模式的に示す。
　実施例において、ワイヤ７の線径を４００μｍとし、ワイヤボンディング前のワイヤ７の結晶粒径を１μｍ～２０μｍの範囲内とした。ワイヤボンディング後のワイヤ７の接合界面２０付近の結晶粒径は１μｍ～１５μｍの範囲内であり、ワイヤボンディング後のワイヤ７の接合界面２０から離れた部分の結晶粒径はワイヤボンディング前の状態を維持し１μｍ～２０μｍの範囲内であった。ワイヤボンディング後のワイヤ７の硬度はＨｖ２５～Ｈｖ４０である。おもて面金属膜１４として厚さ０．３μｍのＮｉめっき膜（実施例１）および厚さ５μｍのＮｉめっき膜（実施例２）を形成した。Ｎｉめっき膜の硬度はＨｖ９００である。おもて面電極１２としてＡｌＳｉ電極を形成し、その結晶粒径を１μｍ～５μｍの範囲内とした。
　参考として、おもて面金属膜１４を設けていない、すなわちワイヤ３７を半導体基板３１のおもて面のおもて面電極３２に接合した半導体装置（以下、参考例とする）について、実施例と同じ繰り返しサイクル数で同様のパワーサイクル試験を行った結果を図４に模式的に示す。参考例の構成は、おもて面金属膜１４を設けていない点を除いて実施例と同様である。また、従来のアルミニウムワイヤ１０７を半導体基板１１１のおもて面のおもて面電極１１２に接合した従来の半導体装置（以下、従来例１とする）について、実施例と同じ繰り返しサイクル数で同様のパワーサイクル試験を行った結果を図５に模式的に示す。
　従来例１では、ワイヤボンディング前のＡｌワイヤ１０７の結晶粒径（最大）は４０μｍ以上であった。ワイヤボンディング後のＡｌワイヤ１０７の接合界面１２０付近の結晶粒径は１μｍ～２０μｍの範囲内で、最大粒径は１５μｍより大きく、ワイヤボンディング後のＡｌワイヤ１０７の接合界面１２０から離れた部分の結晶粒径はワイヤボンディング前の状態を維持し４０μｍ以上であった。従来例１の構成は、Ａｌワイヤ１０７を用いる点、おもて面金属膜１４を設けていない点を除いて実施例と同様である。ワイヤと被接合部材との接合荷重、超音波振幅、接合時間は、実施例、参考例および従来例１ともに等しい。
　図３（ａ），３（ｂ）に示すように、実施例においては、おもて面金属膜１４へのワイヤ７のワイヤボンディング直後、ワイヤ７の接合界面２０付近およびおもて面電極１２の結晶粒径は、ワイヤボンディング前の状態よりも微細粒状となった。その後、図３（ｃ）に示すように、パワーサイクルの繰り返しサイクル数の増加に伴って、おもて面電極１２の結晶粒は粗大化して軟化することが確認された。一方、ワイヤ７の接合界面２０付近の結晶粒径は、通電発熱によってもワイヤボンディング直後の状態とほぼ変わらず、ワイヤ７の硬度はワイヤボンディング前のおもて面電極１２の硬度よりも高い状態で維持されることが確認された。
　このように、実施例においては、おもて面電極１２の結晶粒が粗大化して軟化したが、おもて面電極１２にクラックが生じないことが確認された。この理由は、ワイヤ７よりも硬度の高いおもて面金属膜１４によっておもて面電極１２が強化されているためと推測される。また、ワイヤ７にはクラック２１が生じたが、パワーサイクルの繰り返しサイクル数の増加に伴ってワイヤ７の内部にクラック２１が進展した場合でも、ワイヤ７とおもて面電極１２との間に設けられたおもて面金属膜１４が防壁として機能し、ワイヤ７に生じたクラック２１がおもて面電極１２へと進展しないことが確認された。
　一方、図４（ａ）～４（ｃ）に示すように、参考例では、ワイヤボンディング直後からクラックが生じるまでの期間におけるワイヤ３７およびおもて面電極３２の結晶粒の状態は実施例と同様であったが、ワイヤ３７にはクラックが生じず、おもて面電極３２にクラック２３が生じることが確認された。その理由は、おもて面電極３２の硬度がワイヤ３７の硬度よりも低いからである。これにより、実施例のようにおもて面電極３２の表面におもて面金属膜１４を設けることで、おもて面電極３２を強化することができ、おもて面電極３２よりも硬度の高いワイヤ７を用いることができることが確認された。図４において符号２２は、ワイヤ３７とおもて面電極３２との接合界面である。
　また、図５（ａ），５（ｂ）に示すように、従来例１では、ワイヤボンディング直後、Ａｌワイヤ１０７の接合界面１２０付近の結晶粒が微細粒状となり、Ａｌワイヤ１０７の接合強度が向上された。このとき、おもて面電極１１２の結晶粒も微細粒状となった。しかしながら、その後、図５（ｃ）に示すように、パワーサイクルの繰り返しサイクル数の増加に伴ってＡｌワイヤ１０７の接合界面１２０付近およびおもて面電極１１２の結晶粒は粗大化して軟化し、おもて面電極１１２との接合界面１２０付近にクラック１２１が生じた。また、従来例１では、実施例および参考例よりも、ワイヤボンディング直後からＡｌワイヤ１０７にクラックが生じるまでの期間が短かった（パワーサイクルのサイクル数が少ない）。
　次に、ワイヤ７のワイヤボンディング条件について検証した。検証にはＨ＆Ｋ社製ワイヤボンダＢＪ９３５（周波数６０ｋＨｚ）を使用した。図６，１２は、実施の形態にかかる半導体装置のワイヤの接合強度を示す特性図である。図７は、従来の半導体装置のワイヤの接合強度を示す特性図である。異なるワイヤボンディング条件で複数の上記実施例１を作製し、ワイヤ７の接合強度を測定した結果を図６に示す。異なるワイヤボンディング条件で複数の上記実施例２を作製し、ワイヤ７の接合品質を測定した結果を図１２に示す。比較として、実施例１，２と同様のワイヤボンディング条件で複数の上記従来例１を作製し、Ａｌワイヤ１０７の接合強度を測定した結果を図７に示す。図６，１２，７において、○はワイヤの接合強度が製品として耐え得る程度に十分に確保された場合を示し、△はワイヤの接合強度が低い場合を示し、×はワイヤが剥離して素子破壊に至った場合を示している（図１３，１４においても同様）。
　図６に示す結果より、実施例１においては、ワイヤボンディングの超音波出力を１１Ｖ以上とした場合、ワイヤ７と被接合部材とを接合するための接合荷重を８００ｇｆ～１４００ｇｆとし、ワイヤボンディングの超音波出力を１３Ｖ以上とした場合、接合荷重を１０００ｇｆ～１４００ｇｆとすることでワイヤ７の接合強度を十分に確保することができることが確認された。また、図１２に示す結果より、実施例２においては、ワイヤボンディングの超音波出力を１１Ｖ以上とすることで、ワイヤ７と被接合部材との接合強度を十分に確保することができる接合荷重範囲が広がり、接合荷重８００ｇｆ～１４００ｇｆ内すべてにおいてワイヤ７と被接合部材との接合強度を十分に確保することができることが確認された。すなわち、Ｎｉめっき膜（おもて面金属膜１４）の厚さを厚くすることにより、ワイヤ７と被接合部材との接合強度を十分に確保することができる接合荷重範囲が広がることがわかる。一方、図７に示す結果により、従来例１では、１３Ｖ以上の高い超音波出力で、１４００ｇｆ以上の高い接合荷重とした場合に、Ａｌワイヤ１０７が剥離して素子破壊に至った。したがって、実施例１，２においては、従来例１よりも高い超音波出力および接合荷重とすることで、ワイヤ７の接合強度を正常な状態で確保することができることが確認された。
　次に、実施の形態にかかる半導体装置のパワーサイクル耐量について検証した。図８は、実施の形態にかかる半導体装置のパワーサイクル耐量を示す特性図である。上述した実施例１，２および従来例１において、パワーサイクルの繰り返しサイクル数と、半導体素子の接合温度の温度変化ΔＴｊとの関係を図８に示す。半導体素子の接合温度の最大値Ｔｊｍａｘを１７５℃とした。図８に示す結果より、実施例１，２は、高温での使用条件において、従来例１よりもパワーサイクルの繰り返しサイクルを多く行うことができることが確認された。すなわち、実施例１，２は、従来例１よりもパワーサイクル耐量を２倍以上に増加させることができた。
　図９は、実施の形態にかかる半導体装置のワイヤボンディング後のワイヤの接合界面付近の状態を模式的に示す断面図である。図９（ａ）～９（ｆ）は、おもて面金属膜１４として厚さ０．１μｍ、０．３μｍ、０．５μｍ、１μｍ、３μｍおよび５μｍのＮｉめっき膜を形成した半導体装置のワイヤ４７の接合界面付近を示している。図９（ａ）～図９（ｄ）にはＮｉめっき膜４３を線分で図示しており、この線分の太さでＮｉめっき膜４３の膜厚を示している。図９（ｅ），９（ｆ）には、Ｎｉめっき膜４４を黒く塗りつぶした横線で図示しており、この横線の太さ（半導体基板４１の深さ方向の幅）でＮｉめっき膜４４の膜厚を示している。
　厚さ０．３μｍのＮｉめっき膜４３を示す図９（ｂ）は実施例１の半導体装置に対応し、厚さ５μｍのＮｉめっき膜４４を示す図９（ｆ）は実施例２の半導体装置に対応する。図９（ｂ）に示すように、厚さ０．３μｍのＮｉめっき膜４３を形成した実施例１では、Ｎｉめっき膜４３がワイヤボンディングで破壊され、おもて面電極１２であるＡｌＳｉ電極４２とワイヤ４７との接合界面に分散していることが確認された。実施例１では、ワイヤ４７の接合界面付近の状態が、ワイヤボンディング直後にＮｉめっき膜４３が割れてワイヤ４７とＡｌＳｉ電極４２とが直接接合し、微視的に図４（ｂ）に示す参考例の態様となり、パワーサイクル試験後に図４（ｃ）に示すようになっていることが確認された。図９（ａ），９（ｃ），９（ｄ）にそれぞれ示す厚さ０．１μｍ、０．５μｍおよび１μｍのＮｉめっき膜４３を形成した半導体装置においても実施例１と同様にワイヤボンディング直後にＮｉめっき膜４３が破壊されていた。
　これに対して、図９（ｆ），９（ｅ）に示す厚さ５μｍのＮｉめっき膜４４を形成した実施例２、および厚さ３μｍのＮｉめっき膜４４を形成した半導体装置では、Ｎｉめっき膜４４はワイヤボンディングで破壊されないことが確認された。このようにおもて面金属膜１４の厚さを３μｍ以上、好ましくは３μｍ～５μｍとするのがよい。
　また、ワイヤ７のワイヤボンディング条件について、ワイヤ７の線径を５００μｍに太線化して検証した。図１３は、実施の形態にかかる半導体装置の別の一例のワイヤの接合品質を示す特性図である。図１４は、従来の半導体装置の別の一例のワイヤの接合品質を示す特性図である。○はワイヤの接合強度が製品として耐え得る程度に十分に確保された場合を示し、△はワイヤの接合強度が低い場合を示し、×はワイヤが剥離して素子破壊に至った場合を示している。異なるワイヤボンディング条件で、線径５００μｍのワイヤ７をおもて面金属膜１４に接合した実施の形態にかかる半導体装置（以下、実施例３とする）において、ワイヤ７の接合強度を測定した結果を図１３に示す。実施例３においては、おもて面金属膜１４として厚さ５μｍのＮｉめっき膜を形成した。実施例３の構成は、ワイヤ７の線径が異なることを除いて実施例２と同様である。また、比較として、異なるワイヤボンディング条件で、線径５００μｍのワイヤ３７をおもて面電極１１２に接合した従来の半導体装置（以下、従来例２とする）において、ワイヤ３７の接合強度を測定した結果を図１４に示す。従来例２の構成は、ワイヤ３７の線径が異なることを除いて参考例と同様である。
　図１３に示す結果より、実施例３においては、Ｎｉめっき膜（おもて面金属膜１４）の厚さを５．０μｍとし、ワイヤ７の線径を５００μｍにすることで、ワイヤボンディングの超音波出力を高くし（１８Ｖ～２２Ｖ）、かつワイヤ７と被接合部材とを接合するための接合荷重を大きくしたとしても（１３００ｇｆ～１５００ｇｆ）、おもて面金属膜１４とワイヤ７との接合部に接合不良が生じず、ワイヤ７の接合強度を十分に確保することができることが確認された。一方、図１４に示す結果より、従来例２では、ワイヤ３７の線径を５００μｍにした場合、ワイヤボンディングの超音波出力が低く（例えば１８Ｖ）、ワイヤ３７と被接合部材とを接合するための接合荷重が大きい（例えば１５００ｇｆ）場合において、素子破壊が発生することが確認された。従来例２に生じた素子破壊は、今回の実験では超音波出力が低い（例えば１８Ｖ）領域で素子破壊が発生したが、超音波接合の原理上、超音波出力が高い領域でも素子破壊は発生する虞がある。
　以上、説明したように、実施の形態によれば、ワイヤの結晶粒径を制御して、ワイヤの再結晶温度を従来のアルミニウムワイヤの再結晶温度よりも高くし、かつワイヤの硬度をおもて面電極の硬度よりも高くすることで、従来よりも高温での使用条件においてもワイヤにクラックが生じることを抑制することができる。これにより、ワイヤにクラックが生じるまでの期間を従来よりも長くすることができる。また、実施の形態によれば、おもて面電極の表面にワイヤよりも硬度の高いおもて面金属膜を設けることで、おもて面電極を強化することができるため、おもて面電極にクラックが生じることを防止することができる。また、おもて面電極の表面にワイヤよりもさらに硬度の高いおもて面金属膜を設けることで、おもて面金属膜が障壁として機能するため、ワイヤにクラックが生じた場合でもこのクラックがおもて面電極に進展することを防止することができる。このように、おもて面電極にクラックを生じさせることなく、かつワイヤにクラックが生じることを抑制することができることで、パワーサイクル耐量を向上させることができる。したがって、信頼性の高い半導体装置を提供することができる。
　また、実施の形態によれば、ワイヤの硬度を高くすることで、ワイヤの熱変形によっておもて面電極にかかる応力が大きくなるが、おもて面電極の表面にワイヤよりも硬度の高いおもて面金属膜を設けることでおもて面電極が強化されるため、おもて面電極が破損することを防止することができる。
　以上において本発明は種々変更可能であり、上述した各実施の形態において、例えば各部の寸法等は要求される仕様等に応じて種々設定される。
　以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、汎用インバータや風力発電、太陽光発電、電鉄などに使用されるモジュール構造の半導体装置に有用である。
　１　半導体素子
　１ａ　はんだ接合層
　２　絶縁基板
　３　絶縁層
　４　回路層
　５　裏銅箔
　６　Ｃｕベース
　７　ワイヤ
　１１　半導体基板
　１２　おもて面電極
　１３　裏面電極
　１４　おもて面金属膜
　２０　ワイヤの接合界面
　２１　クラック

Claims (8)

  1. 　ワイヤボンディングによって半導体素子の電極とワイヤとを電気的に接続してなる半導体装置において、
    　前記電極の表面に、前記ワイヤよりも硬度が高い金属膜が設けられており、
    　前記ワイヤは、ワイヤボンディングによって前記金属膜に接合されており、
    　前記ワイヤの前記金属膜との接合界面の再結晶温度が１７５℃以上であることを特徴とする半導体装置。
  2. 　前記ワイヤの前記接合界面の結晶粒の粒径は１５μｍ以下であり、
    　前記ワイヤの前記接合界面から離れた部分は粒径が１５μｍより大きい結晶粒を含むことを特徴とする請求項１に記載の半導体装置。
  3. 　前記ワイヤの硬度は、前記電極の硬度よりも高いことを特徴とする請求項１に記載の半導体装置。
  4. 　前記金属膜はニッケルめっき膜であることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  5. 　前記ニッケルめっき膜の膜厚は３μｍ～７μｍであることを特徴とする請求項４に記載の半導体装置。
  6. 　前記金属膜は銅めっき膜であることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  7. 　前記銅めっき膜の膜厚は４．５μｍ～１０．５μｍであることを特徴とする請求項６に記載の半導体装置。
  8. 　半導体素子の電極とワイヤとを電気的に接続する半導体装置の製造方法において、
    　前記ワイヤよりも硬度が高い金属膜を前記電極の表面に設ける工程と、
    　ワイヤボンディングの超音波振動により前記ワイヤの前記金属膜との接合界面の結晶粒の粒径を１５μｍ以下にして前記ワイヤを前記金属膜に接合する工程と、
    　を含むことを特徴とする半導体装置の製造方法。
PCT/JP2014/061457 2013-04-25 2014-04-23 半導体装置および半導体装置の製造方法 Ceased WO2014175343A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112014002135.0T DE112014002135T5 (de) 2013-04-25 2014-04-23 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201480012154.0A CN105190858B (zh) 2013-04-25 2014-04-23 半导体装置及半导体装置的制造方法
JP2015513808A JP6132014B2 (ja) 2013-04-25 2014-04-23 半導体装置および半導体装置の製造方法
US14/845,256 US9748186B2 (en) 2013-04-25 2015-09-03 Semiconductor device and method for manufacturing the semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-092110 2013-04-25
JP2013092110 2013-04-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/845,256 Continuation US9748186B2 (en) 2013-04-25 2015-09-03 Semiconductor device and method for manufacturing the semiconductor device

Publications (1)

Publication Number Publication Date
WO2014175343A1 true WO2014175343A1 (ja) 2014-10-30

Family

ID=51791911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/061457 Ceased WO2014175343A1 (ja) 2013-04-25 2014-04-23 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9748186B2 (ja)
JP (1) JP6132014B2 (ja)
CN (1) CN105190858B (ja)
DE (1) DE112014002135T5 (ja)
WO (1) WO2014175343A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016143557A1 (ja) * 2015-03-10 2017-05-25 三菱電機株式会社 パワー半導体装置
JP2017199813A (ja) * 2016-04-27 2017-11-02 富士電機株式会社 半導体装置及びその製造方法
WO2022163695A1 (ja) * 2021-01-28 2022-08-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2023033668A (ja) * 2021-08-30 2023-03-13 株式会社 日立パワーデバイス 半導体装置及びその製造方法
WO2024029286A1 (ja) * 2022-08-03 2024-02-08 ローム株式会社 半導体装置、および、半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
CN111344840B (zh) * 2017-11-22 2023-07-07 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP6698231B2 (ja) * 2018-02-01 2020-05-27 パナソニック株式会社 半導体装置および半導体装置の製造方法
EP3550596B1 (en) * 2018-04-04 2024-09-04 Infineon Technologies AG Arrangements and method for providing a wire bond connection
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN110158020B (zh) * 2019-04-09 2020-04-21 山东大学 一种超声辅助感应加热制备纳米结构氧化膜的方法
WO2021014007A1 (en) * 2019-07-25 2021-01-28 Abb Power Grids Switzerland Ag Power semiconductor module
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
CN116848631A (zh) * 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法
US12512425B2 (en) 2022-04-25 2025-12-30 Adeia Semiconductor Bonding Technologies Inc. Expansion controlled structure for direct bonding and method of forming same
US12545010B2 (en) 2022-12-29 2026-02-10 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having oxide layers therein
US12506114B2 (en) 2022-12-29 2025-12-23 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having aluminum features and methods of preparing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179484A (ja) * 2002-11-28 2004-06-24 Toyota Motor Corp ワイヤが接合されている半導体装置の製造方法
JP2004200644A (ja) * 2002-10-22 2004-07-15 Kyocera Corp 配線基板
JP2009076703A (ja) * 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5159000B1 (ja) * 2012-06-13 2013-03-06 田中電子工業株式会社 半導体装置接続用アルミニウム合金細線

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163235A (ja) 1985-01-09 1986-07-23 Toshiba Corp 半導体素子用ボンデイング線
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JPH07135234A (ja) 1993-11-09 1995-05-23 Hitachi Ltd パワー半導体モジュール
JPH088288A (ja) 1994-06-20 1996-01-12 Hitachi Ltd 半導体装置
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
JP2008311383A (ja) 2007-06-14 2008-12-25 Ibaraki Univ ボンディングワイヤ、それを使用したボンディング方法及び半導体装置並びに接続部構造
CN102244062B (zh) * 2011-07-26 2015-04-22 日月光半导体制造股份有限公司 半导体封装结构以及半导体封装工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200644A (ja) * 2002-10-22 2004-07-15 Kyocera Corp 配線基板
JP2004179484A (ja) * 2002-11-28 2004-06-24 Toyota Motor Corp ワイヤが接合されている半導体装置の製造方法
JP2009076703A (ja) * 2007-09-21 2009-04-09 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5159000B1 (ja) * 2012-06-13 2013-03-06 田中電子工業株式会社 半導体装置接続用アルミニウム合金細線

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016143557A1 (ja) * 2015-03-10 2017-05-25 三菱電機株式会社 パワー半導体装置
JP2018037684A (ja) * 2015-03-10 2018-03-08 三菱電機株式会社 パワー半導体装置
JP2017199813A (ja) * 2016-04-27 2017-11-02 富士電機株式会社 半導体装置及びその製造方法
WO2022163695A1 (ja) * 2021-01-28 2022-08-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JPWO2022163695A1 (ja) * 2021-01-28 2022-08-04
JP7555435B2 (ja) 2021-01-28 2024-09-24 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2023033668A (ja) * 2021-08-30 2023-03-13 株式会社 日立パワーデバイス 半導体装置及びその製造方法
JP7619723B2 (ja) 2021-08-30 2025-01-22 ミネベアパワーデバイス株式会社 半導体装置及びその製造方法
WO2024029286A1 (ja) * 2022-08-03 2024-02-08 ローム株式会社 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2014175343A1 (ja) 2017-02-23
DE112014002135T5 (de) 2016-01-14
CN105190858B (zh) 2018-11-06
JP6132014B2 (ja) 2017-05-24
US9748186B2 (en) 2017-08-29
US20150380368A1 (en) 2015-12-31
CN105190858A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
JP6132014B2 (ja) 半導体装置および半導体装置の製造方法
JP5159001B1 (ja) アルミニウム合金ボンディングワイヤ
JP5214936B2 (ja) 半導体装置
JP3988735B2 (ja) 半導体装置及びその製造方法
JP6056968B2 (ja) 半導体装置
CN108367994A (zh) 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法
JPWO2017217145A1 (ja) はんだ接合部
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP6575386B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
CN109075159B (zh) 半导体装置及其制造方法
WO2012049893A1 (ja) 高温半導体素子用平角状銀（Ａｇ）クラッド銅リボン
WO2013005555A1 (ja) 金属接合構造とその製造方法
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
TWM666873U (zh) 封裝結構
JP2011061105A (ja) 接続構造、パワーモジュール及びその製造方法
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
JP4795471B2 (ja) 電力用半導体素子
JP2005032833A (ja) モジュール型半導体装置
JP2018125354A (ja) 半導体装置
JP2017059673A (ja) 冷却器、パワーデバイス、冷却器の製造方法、およびパワーデバイスの製造方法
TWM666872U (zh) 封裝結構
JP2018137277A (ja) 銅／アルミニウム接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法
CN114496967A (zh) 一种二极管的键合封装结构及其工艺
JP2016072291A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480012154.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14787861

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015513808

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112014002135

Country of ref document: DE

Ref document number: 1120140021350

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14787861

Country of ref document: EP

Kind code of ref document: A1