JP2016072291A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016072291A JP2016072291A JP2014196914A JP2014196914A JP2016072291A JP 2016072291 A JP2016072291 A JP 2016072291A JP 2014196914 A JP2014196914 A JP 2014196914A JP 2014196914 A JP2014196914 A JP 2014196914A JP 2016072291 A JP2016072291 A JP 2016072291A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode pad
- semiconductor chip
- semiconductor device
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップにダメージを与えずに、Agを主成分とする金属ワイヤを半導体チップ上に形成された電極パッドに接合した半導体装置を提供する。
【解決手段】半導体チップ3と、半導体チップ3上に形成される電極パッド4と、電極パッド4に接合され、Agを主成分とする金属ワイヤ5とを備える半導体装置であって、電極パッド4は、少なくとも第1の層と第2の層とを備え、第1の層と第2の層は、第1の層が半導体チップ3側に、第2の層が金属ワイヤ5側に位置し、第1の層の厚みよりも第2の層の厚みの方が厚く、かつ第1の層よりも第2の層の方が硬いことを特徴とする。
【選択図】 図2
【解決手段】半導体チップ3と、半導体チップ3上に形成される電極パッド4と、電極パッド4に接合され、Agを主成分とする金属ワイヤ5とを備える半導体装置であって、電極パッド4は、少なくとも第1の層と第2の層とを備え、第1の層と第2の層は、第1の層が半導体チップ3側に、第2の層が金属ワイヤ5側に位置し、第1の層の厚みよりも第2の層の厚みの方が厚く、かつ第1の層よりも第2の層の方が硬いことを特徴とする。
【選択図】 図2
Description
本発明は、半導体チップ上に形成された電極パッドに、Agを主成分とする金属ワイヤを接合する半導体装置に関するものである。
従来の半導体装置において、半導体チップ上に形成され、半導体チップと電気的に接続されている電極パッドに接合される金属ワイヤには、Alが用いられてきた。しかしながら、半導体装置動作時に半導体チップ及び金属ワイヤが発熱すると、半導体チップとAlの線膨張係数の差異に起因し発生する熱応力により、金属ワイヤが半導体チップの電極パッドから剥離するという問題があった。
このため、線膨張係数がAlよりも半導体チップの半導体基材(例えば、Si、SiCなどの半導体)に近い値であるCuが、金属ワイヤに用いられるようになった。
しかしながら、CuはAlよりも硬く、一般的にAlからなる電極パッドに、Cuからなる金属ワイヤを接合すると、半導体チップが破損してしまうという問題があった。そこで、線膨張係数がAlよりも半導体チップの半導体基材に近い値であり、Cuよりも柔らかいAgが金属ワイヤに用いられ始めている。
半導体チップ上に形成された電極パッドにAgを主成分とする金属ワイヤを接合すると、金属ワイヤと電極パッドとの間に金属間化合物が生成されることがある。そのため、電極パッド上には5nm以上の電極被覆層を形成し、Agを主成分とする金属ワイヤをウェッジボンディングしていた(例えば、特許文献1)。
このような半導体装置にあっては、半導体チップ上に形成された電極パッドに、Agを主成分とする金属ワイヤを、ウェッジボンディングのような機械的応力が半導体チップに加わる接合方法で接合すると、半導体チップの特性に影響を及ぼす可能性がある。電極パッドに5nm以上の電極被覆層が形成されていても、単に電極被覆層が存在するだけでは、電極パッドに金属ワイヤを接合すると、半導体チップに亀裂が生じる可能性があるからである。
本発明は、上述のような問題を解決するためになされたもので、半導体チップにダメージを与えずに、Agを主成分とする金属ワイヤを半導体チップ上に形成された電極パッドに接合した半導体装置を提供することを目的とする。
本発明にかかる半導体装置は、半導体チップと、半導体チップ上に形成される電極パッドと、電極パッドに接合され、Agを主成分とする金属ワイヤとを備える半導体装置であって、電極パッドは、少なくとも第1の層と第2の層とを備え、第1の層と第2の層は、第1の層が半導体チップ側に、第2の層が金属ワイヤ側に位置し、第1の層の厚みよりも第2の層の厚みの方が厚く、かつ第1の層よりも第2の層の方が硬いことを特徴とする。
本発明にかかる半導体装置によれば、金属ワイヤを半導体チップ上に形成された電極パッドに接合する時に、半導体チップに加わる機械的応力は、第2の層が支持するので、半導体チップにダメージを与えずに、半導体チップ上に形成された電極パッドに金属ワイヤを接合することができる。これにより、半導体チップにダメージを与えずに金属ワイヤを接合した半導体装置を得ることができる。
実施の形態1.
本発明の実施の形態1にかかる半導体装置の構成を説明する。図1は、本発明の実施の形態1にかかる半導体装置を示す一部省略された概略断面図である。図2は、本発明の実施の形態1にかかる半導体装置の要部を示す拡大断面図であり、図1における破線で囲まれたA部を示している。図1及び図2において半導体装置は、回路基板1の回路パターン上に半導体チップ3が、ダイボンド材2を介して固定され、半導体チップ3上には、半導体チップ3と電気的に接続された電極パッド4が形成されている。電極パッド4は、少なくとも第1の層としての電極層41と、第2の層としての緩衝層42とを備えている。そして、金属ワイヤ5は電極パッド4に接合されている。電極層41と緩衝層42は、電極層41が半導体チップ3側に、緩衝層42が金属ワイヤ5側に位置している。金属ワイヤ5は回路基板1の回路パターンにも接合又は接着され、電極パッド4と回路基板1の回路パターンは金属ワイヤ5で電気的に接続されている。金属ワイヤ5、半導体チップ3及び電極パッド4は封止材6によって封止されている。なお、図1においては、半導体装置が外部機器へ接続するための外部への電気の取り出し方を省略して図示している。
本発明の実施の形態1にかかる半導体装置の構成を説明する。図1は、本発明の実施の形態1にかかる半導体装置を示す一部省略された概略断面図である。図2は、本発明の実施の形態1にかかる半導体装置の要部を示す拡大断面図であり、図1における破線で囲まれたA部を示している。図1及び図2において半導体装置は、回路基板1の回路パターン上に半導体チップ3が、ダイボンド材2を介して固定され、半導体チップ3上には、半導体チップ3と電気的に接続された電極パッド4が形成されている。電極パッド4は、少なくとも第1の層としての電極層41と、第2の層としての緩衝層42とを備えている。そして、金属ワイヤ5は電極パッド4に接合されている。電極層41と緩衝層42は、電極層41が半導体チップ3側に、緩衝層42が金属ワイヤ5側に位置している。金属ワイヤ5は回路基板1の回路パターンにも接合又は接着され、電極パッド4と回路基板1の回路パターンは金属ワイヤ5で電気的に接続されている。金属ワイヤ5、半導体チップ3及び電極パッド4は封止材6によって封止されている。なお、図1においては、半導体装置が外部機器へ接続するための外部への電気の取り出し方を省略して図示している。
半導体チップ3は、ダイオード、トランジスタなど特に限定されるものではなく、金属ワイヤ5が接合する電極パッド4が表面に形成されるものであればよい。また、半導体チップ3の半導体基材としては、Si、SiC、GaN、GaAs、InGaAsなどがあるが、特に限定されるものではない。
電極パッド4は、少なくとも第1の層としての電極層41と、第2の層としての緩衝層42とを備え、電極層41と緩衝層42は、電極層41が半導体チップ3側に、緩衝層42が金属ワイヤ5側に位置している。電極層41が半導体チップ3の内部配線と電気的に接続され、電極層41と緩衝層42も電気的に接続されているため、電極パッド4と半導体チップ3は電気的に接続している。ここで、電極層41と緩衝層42の関係は、電極層41の厚みよりも緩衝層42の厚みの方が厚く、電極層41よりも緩衝層42の方が硬いことを特徴とする。
ここでは、電極層41が5μmの厚みで、Alからなり、緩衝層42が100μmの厚みで、Cuからなるものである。半導体チップ3上にスッパタリング法を用いて電極層41を形成し、電極層41上に電気めっき法を用いて緩衝層42を形成した。電極層41は、金属/半導体接合を形成するためにスパッタリングした後、熱処理を行い、緩衝層42には、形成速度の速い湿式めっき法を用いれば、半導体装置の生産性を向上させることができる。金属/半導体接合とは、金属と半導体を直接接触させることのみで、金属と半導体とをつなぎ合わせることを示す。
金属ワイヤ5は、Agを主成分としている。Agは、腐食、硫化など金属ワイヤ5の長期信頼性に影響を及ぼす問題を生じさせる可能性がある。そのため、金属ワイヤ5には、AuやPdを添加したAg合金を用いることが好ましいが、主成分であるAgの割合は特に決められるものではない。ここで、本発明の実施の形態1にかかる半導体装置の金属ワイヤ5は、AgにAuやPdを添加したAg合金を用いている。金属ワイヤ5の接合前の断面は、円形であり、その直径は300μmとする。ここで、円形とは、完全な円形も含み、多少形の崩れた円形も含むものとする。
金属ワイヤ5は、半導体チップ3上に形成された電極パッド4に接合される。その接合方法には、本発明の実施の形態1では、超音波圧着、超音波併用熱圧着などがあるウェッジボンディング法を用いた。金属ワイヤ5の回路基板1の回路パターンへの接続方法は、電極パッド4に接合される方法と同じウェッジボンディング法に特に限定されるものではなく、接着剤を用いた方法でもよい。
電極パッド4とは、上述のように、金属ワイヤ5が接合され、半導体チップ3と電気的に接続されている部分を示すものである。
金属ワイヤ5を電極パッド4に接合すると、接合後の金属ワイヤ5の断面は、金属ワイヤ5を通して電極パッド4に機械的応力が加わるウェッジボンディング法で接合されているため、円形から、金属ワイヤ5の軸線に直交する方向に、潰れるように電極パッド4上において変形している。金属ワイヤ5の接合後の断面において、金属ワイヤ5の軸線に直交し、金属ワイヤ5と電極パッド4の接合界面と平行な幅は、潰れ幅と呼ばれ、接合強度を左右する。ここで、潰れ幅は390μmであり、接合前の金属ワイヤ5の断面の円形の直径に対して1.3倍となっている。
封止材6は、エポキシ樹脂、シリコーンゲルなどからなり、金属ワイヤ5、半導体チップ3及び電極パッド4を封止するものであればよい。
本発明の実施の形態1では、以上のような構成としたことにより、半導体チップ3にダメージを与えずに金属ワイヤ5を接合した半導体装置を得ることができる。金属ワイヤ5を半導体チップ3上に形成された電極パッド4に接合する時に印加する荷重、超音波振動などを、緩衝層42が支持するので、電極層41が選択的に変形することが抑制される。これにより、金属ワイヤ5が半導体チップ3に接触すること、電極パッド4の金属ワイヤ5の接合によって薄くなった部分を起点として半導体チップ3に亀裂が生じることが低減され、半導体チップ3の特性に影響を及ぼす可能性が低減されるからである。
半導体チップ3上に形成される従来の電極パッドは、5μmの厚みでAlからなる電極層41のみであることが一般的であり、半導体チップ3の製造プロセスに続いて、半導体チップ3上に形成される工程が行われていた。したがって、本発明の実施の形態1は、半導体チップ3の製造プロセスに続く電極パッドの製造プロセスを大幅に変更するのではなく、一般的な半導体チップ3の製造プロセスに続く電極パッドの製造プロセスに、緩衝層42を形成する工程を追加しただけであるので、プロセス開発を簡略化ができる。そして、コストが増大することを抑制することができる。
さらに、緩衝層42が硬質なCuからなっていても、電極層41が軟質なAlであるため、緩衝層42を形成する際に半導体チップ3に与えるストレスは少なくて済む。
また、金属ワイヤ5を電極パッド4に接合するのに用いられるウェッジボンディング法は、金属ワイヤ5と電極パッド4との接合界面の塑性変形によって、金属ワイヤ5及び電極パッド4の表面の酸化膜や有機膜が破壊され、新生面が露出し、接合界面で凝着核が形成されることで接合が完了する。そのため、5μmの厚みでAlからなる電極層41のみからなる従来の電極パッドに対して、一般的に純Agよりも硬いAg合金からなる金属ワイヤ5を接合すると、金属ワイヤ5よりも柔らかい電極パッドばかりが変形するため、金属ワイヤ5の塑性変形が小さく、十分に新生面が露出しないために接合強度が弱くなってしまう可能性が高かった。
しかしながら、本発明の実施の形態1にかかる半導体装置の金属ワイヤ5が接合する電極パッド4は、電極層41と緩衝層42とを備え、金属ワイヤ5が接する緩衝層42は、AlよりもAg合金に近い硬さを有するCuであるため、ウェッジボンディング時に金属ワイヤ5、又は電極パッド4の一方だけが偏って変形することなく、お互いに塑性変形することで、金属ワイヤ5及び電極パッド4の接合界面で新生面が十分に露出し、未接合部の少ない広い面積で接合が完了する。したがって、本発明の実施の形態1にかかる半導体装置は、金属ワイヤ5と電極パッド4との接合において、高い接合強度が得られるという効果がある。
さらに、電極パッド4上での接合後の金属ワイヤ5の潰れ幅が、接合前の金属ワイヤ5の断面の円形の直径に対して1.3倍となるように接合すると、金属ワイヤ5と電極パッド4の接合面積は増大する。したがって、本発明の実施の形態1にかかる半導体装置は、金属ワイヤ5と電極パッド4との接合において、高い接合強度が得られるという効果がある。
金属ワイヤ5と電極パッド4との接合界面に繰り返し温度変化が与えられた時、金属ワイヤ5と半導体チップ3の線膨張係数の差異に起因して、金属ワイヤ5と電極パッド4の接合界面に熱応力が発生する。この熱応力により、金属ワイヤ5と電極パッド4の接合界面に亀裂が入り、接合面積が小さくなることで抵抗値の上昇が生じ、半導体装置の特性が変化してしまう。さらに、繰り返し温度変化が加わることで、亀裂が進展し、最終的には金属ワイヤ5と電極パッド4は完全に剥離してしまう。接合面積が小さい場合、小さな亀裂でも抵抗値の変動率が大きく、早期に剥離不良に至ってしまう。金属ワイヤ5を大きく変形させても、接合界面に未接合の部分が大きい場合、亀裂の進展速度が増大し、不良発生が速くなる。そのため、金属ワイヤ5と電極パッド4の接合面積を大きくしている。
さらに、本発明の実施の形態1にかかる半導体装置は、金属ワイヤ5、半導体チップ3及び電極パッド4が樹脂により封止されているので、金属ワイヤ5及び電極パッド4の酸化、硫化を抑制することができる。
以上より、本発明の実施の形態1にかかる半導体装置は、金属ワイヤ5と電極パッド4との接合において、高い接合信頼性を得ることと、半導体チップ3へのダメージ抑制を両立することができる。したがって、半導体チップ3にダメージを与えることなく、金属ワイヤ5を電極パッド4に十分な強度で接合させ、半導体装置の長寿命化を可能にすることができる。
ここで、半導体チップ3上に電極層41を形成する方法にはスッパタリング法を用いたが、電気めっき法、無電解めっき法などの湿式めっき法、又は蒸着法、CVD(Chemical Vapor Deposition)法などの乾式めっき法などで形成してもよい。また、緩衝層42を形成する方法には電気めっき法を用いたが、無電解めっき法、又はスッパタリング法、蒸着法、CVD法などの乾式めっき法を用いてもよい。
また、ここで、電極パッド4の電極層41は、5μmの厚みがありAlからなるとしたが、厚みは5μm以上10μm以下の範囲であれば、上述の効果が得られる。
さらに、ここで、電極パッド4の緩衝層42は、100μmの厚みがありCuからなるとしたが、これに限るものではない。厚みは50μm以上500μm以下の範囲であり、材料はCu、Ni、Mo、Au、Feのいずれかを主成分としたものであれば、上述の効果が得られる。Cu、Ni、Mo、Au、Feのいずれかを主成分としたときの主成分の割合は特に決められるものではなく、Cu、Ni、Mo、Au、Feのいずれかの単体であっても、いずれかを含んだ合金であってもよい。
また、電極パッド4の緩衝層42を複数のサブ層を積層したものとしてもよい。このとき、Cu、Ni、Mo、Au、Feの単体、又はCu、Ni、Mo、Au、Feのいずれかを含む合金で複数のサブ層を形成し、複数のサブ層のうち互いに隣り合うサブ層の成分は異なることとする。そして、複数のサブ層からなる緩衝層42の厚みが50μm以上500μm以下としたものであれば、上述の効果が得られる。複数のサブ層の中の個々のサブ層を形成する方法には、電気めっき法、無電解めっき法などの湿式めっき法、スッパタリング法、蒸着法、CVD法などがあるが、特に限定されるものではなく、これらを適宜組み合わせて行ってよい。
緩衝層42は、複数のサブ層からなり、複数のサブ層のうち互いに隣り合うサブ層の成分は異なることとし、緩衝層42の線膨張係数の値が、半導体チップ3の半導体基材と金属ワイヤ5の中間の線膨張係数の値となるよう、複数のサブ層の中の個々のサブ層の成分及び厚みを調整すれば、より一層、金属ワイヤ5と電極パッド4との接合信頼性を向上させることができる。
緩衝層42の厚さが50μmよりも薄い場合、金属ワイヤ5を電極パッド4に接合する時に、電極層41は局所的、選択的に変形してしまう。そして緩衝層42は、電極層41の変形に追従することができずに割れてしまう。また、電極層41の変形に、接合の際に印加される荷重、超音波エネルギーが消費され、金属ワイヤ5が電極パッド4に接合できたとしても、接合強度が弱くなってしまう。
したがって、緩衝層42の厚さは50μm以上必要であり、これにより、金属ワイヤ5と電極パッド4の接合界面において、面方向に接合の際に印加される荷重、超音波エネルギーが分散し、電極層41の局所的、選択的な変形が抑制され、緩衝層42が割れるのを抑制することができる。また、金属ワイヤ5の電極パッド4への接合に、接合の際に印加される荷重、超音波エネルギーが消費されるため、強い接合強度を得ることができる。
また、ここで、接合前の金属ワイヤ5の断面の円形の直径は、300μmとしたが、200μm以上500μm以下の範囲であれば、上述の効果が得られる。
さらに、ここで、接合後の金属ワイヤ5の潰れ幅は、接合前の金属ワイヤ5の断面の円形の直径に対して1.3倍であるとしたが、1.15倍以上1.5倍以下であれば、上述の効果が得られる。
潰れ幅が小さい場合、すなわち接合前の金属ワイヤ5の断面の直径の1.15倍以下の場合、金属ワイヤ5の変形量が小さいため、金属ワイヤ5の電極パッド4との接合界面において十分に金属ワイヤ5及び電極パッド4の新生面が露出しないままの接合となり、接合強度が弱くなる。そのため、接合後のループ形成時に金属ワイヤ5が電極パッド4から剥離し、十分な信頼性が得られない。
一方、潰れ幅が大きすぎる場合、すなわち接合前の金属ワイヤ5の断面の直径の1.5倍以上の場合、荷重、超音波振動が半導体チップ3及び電極パッド4に大きく加わり、長時間の超音波印加により、半導体チップ3にダメージが生じる可能性が高くなる。さらに、極端に潰れ幅を大きくすると、金属ワイヤ5を把持するツールが電極パッド4に接触して、ツールを介して直に超音波振動が半導体チップ3に与えられることで、半導体チップ3を物理的に破壊してしまう恐れがある。したがって、接合前の金属ワイヤ5の金属ワイヤ5の潰れ幅は、接合前の金属ワイヤ5の断面の円形の直径に対して1.15倍以上1.5倍以下であることがよい。
電極パッド4は、半導体チップ3上に第3の層としてのバリアメタル層を介して形成されていてもよい。バリアメタル層は、Ti、W、Ta若しくはVの単層、又はTi、W、Ta若しくはVの単層を積層させたものであり、Ti、W、Ta若しくはVを主成分とする合金からなる単層、又はTi、W、Ta若しくはVを主成分とする合金からなる単層を積層させたものであってもよい。そして、Ti、W、Ta若しくはVを主成分とする合金の割合は特に決められるものではない。バリアメタル層を介して電極パッド4を半導体チップ3上に形成することで、上述の効果が得られるのに加えて、電極パッド4に用いられる金属材料の拡散による半導体チップ3の特性変化を抑制することができる。また、バリアメタル層で、半導体チップ3と金属/半導体接合をとることで、半導体チップ3の半導体基材に依存することなく、電極層41の材料を自由に選択できる。
また、電極パッド4は、電極層41と緩衝層42との間に、第4の層としてのバリアメタル層を備えていてもよい。電極層41と緩衝層42との間に、第4の層としてのバリアメタル層を備えていることで、緩衝層42に用いられる金属材料の拡散による半導体チップ3の特性変化を抑制することができる。
また、ここで、金属ワイヤ5の電極パッド4への接合方法にはウェッジボンディング法を用いたが、これに限らず、接合時に、半導体チップ3上に形成された電極パッド4に機械的応力が加わる方法であればよい。
ダイボンド材2は、半導体チップ3を基板パターン1上に固定する接着材であって、ここでははんだが用いられているが、これに限るものではなく、導電性接着材、Agフィラーを混合したエポキシ樹脂などでもよい。
実施の形態2.
本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態2は、本発明の実施の形態1とは、電極パッドの構成が異なる。
本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態2は、本発明の実施の形態1とは、電極パッドの構成が異なる。
図3は、本発明の実施の形態2にかかる半導体装置の要部を示す拡大断面図である。図3に示すように、本発明の実施の形態2における電極パッド8は、第5の層からなり、第5の層は、半導体チップ3側から順に第1のサブ層としての電極層81と、第2のサブ層としての緩衝層82とを備えている。電極層81が半導体チップ3の内部配線と電気的に接続されている。電極層81と緩衝層82も電気的に接続されているため、電極パッド8と半導体チップ3は電気的に接続している。
ここで、電極層81及び緩衝層82は、どちらもCuからなり、電極層81と緩衝層82とを合わせた厚み、すなわち第3の層からなる電極パッド8の厚みが10μmである。10μmのうち、電極層81及び緩衝層82が占める割合は特に決められるものではない。電極層81及び緩衝層82は、どちらもCuからなるが、電極層81は半導体チップ3上にスッパタリング法を用いて形成し、緩衝層82は電極層81上に、電極層81を形成した方法とは異なる電気めっき法を用いてを形成した。
ここで、半導体チップ3上に電極層81を形成する方法にはスッパタリング法を用いたが、電気めっき法、無電解めっき法などの湿式めっき法、又は蒸着法、CVD法などの乾式めっき法などを用いてもよい。また、緩衝層82を形成する方法には電気めっき法を用いたが、無電解めっき法、又はスッパタリング法、蒸着法、CVD法などの乾式めっき法を用いてもよい。電極層81及び緩衝層82の役割に応じて、選択できるものである。例えば、電極層81が半導体チップ3の半導体基材と金属/半導体接合される場合には、電極層81には、金属/半導体接合を形成するためにスパッタリング法を用い、緩衝層82には、形成速度の速い湿式めっき法を用いれば、半導体装置の生産性を向上させることができる。
電極層81及び緩衝層82を形成する方法は同じ方法を用いてもよい。電極層81及び緩衝層82はどちらもCuからなるため、電極層81及び緩衝層82を形成する方法に同じ方法を用いて、電極層81と緩衝層82との境界を特に設けず、続けて形成し、第5の層からなる電極パッド8を形成してもよい。
本発明の実施の形態2では、以上のような構成としたことにより、半導体チップ3にダメージを与えずに金属ワイヤ5を接合した半導体装置を得ることができる。従来の電極パッドは、本発明の実施の形態1で説明したように、5μmの厚みでAlからなる電極層41のみであることが一般的であり、金属ワイヤ5にAgにAuやPdを添加したAg合金を用いて、電極パッドに接合すると、金属ワイヤ5よりも柔らかい電極パッドばかりが選択的に変形する。そして、電極パッドは金属ワイヤ5の外周に排斥され、金属ワイヤ5が半導体チップ3に接触してしまう。また、金属ワイヤ5と半導体チップ3の接触部、又は電極パッドが薄くなった部分を起点に半導体チップ3に亀裂が生じ、半導体チップ3の特性に影響を及ぼす可能性があった。
しかしながら、本発明の実施の形態2にかかる半導体装置の金属ワイヤ5が接合する電極パッド8は第5の層からなり、第5の層には、第1のサブ層としての電極層81と第2のサブ層としての緩衝層82とが設けられ、どちらもAlよりもAg合金に近い硬さを有するCuからなるため、金属ワイヤ5を電極パッド4に接合する時に、電極パッド8が極端に変形することがない。これにより、金属ワイヤ5が半導体チップ3に接触すること、電極パッド8の金属ワイヤ5の接合によって薄くなった部分を起点として半導体チップ3に亀裂が生じることが低減され、半導体チップ3の特性に影響を及ぼす可能性が低減されるからである。
また、ウェッジボンディング時に金属ワイヤ5、又は電極パッド8の一方だけが偏って変形することなく、お互いに塑性変形することで、金属ワイヤ5及び電極パッド8の接合界面で新生面が十分に露出し、未接合部の少ない広い面積で接合が完了する。したがって、本発明の実施の形態2にかかる半導体装置は、金属ワイヤ5と電極パッド8との接合において、高い接合強度が得られるという効果がある。
さらに、本発明の実施の形態2では、本発明の実施の形態1と同様に、金属ワイヤ5の潰れ幅が、接合前の金属ワイヤ5の断面の円形の直径の1.3倍となるように接合させているので、金属ワイヤ5と電極パッド8の接合面積が増大し、高い接合強度が得られるという効果がある。
また、本発明の実施の形態2では、本発明の実施の形態1と同様に、金属ワイヤ5、半導体チップ3及び電極パッド8が樹脂により封止されているので、金属ワイヤ5及び電極パッド8の酸化、硫化を抑制することができる。
以上より、本発明の実施の形態2にかかる半導体装置は、金属ワイヤ5と電極パッド8との接合において、高い接合信頼性を得ることと、半導体チップ3へのダメージ抑制を両立することができる。したがって、半導体チップ3にダメージを与えることなく、金属ワイヤ5を電極パッド8に十分な強度で接合させ、半導体装置の長寿命化を可能にする。
ここで、電極層81及び緩衝層82はどちらもCuからなり、電極層81及び緩衝層82を合わせた電極パッド8は、10μmの厚みがあるとしたが、これに限るものではない。電極層81及び緩衝層82どちらも同じ成分からなり、その成分がCu単体若しくはNi単体、又はCu若しくはNiを主成分とする合金であり、かつ電極パッド8の厚みが5μm以上50μm以下の範囲であれば、上述の効果が得られる。Cu又はNiを主成分とする合金の主成分の割合は特に決められるものではない。また、5μm以上50μm以下の電極パッド8の厚みに占める電極層81及び緩衝層82の割合は特に決められるものではない。
Cuからなる電極パッド8の厚さは、5μm以上から金属ワイヤ5を接合する際の半導体チップ3のダメージに対する抑制効果が認められ、10μm以上となると一層その効果が高く、金属ワイヤ5にAg合金を用いても、半導体チップ3ダメージを抑制できることが実験により明らかとなっている。
一方、電極パッド8の厚さを増加させていくと、半導体チップ3に対する応力が増加する。半導体チップ3に対する応力が増加すると、半導体チップ3の特性が変動したり、過剰な場合は半導体チップ3にダメージが導入される恐れがある。電極パッド8の厚さは、50μm以下のときは、半導体チップ3の特性への大きな影響がないことが実験的に判明している。したがって、本発明の実施の形態2にかかる半導体装置の電極パッド8の厚みは、5μm以上50μm以下の範囲であれば良い。
なお、電極パッド8は、金属ワイヤ5に接合される面と対向する面で半導体チップ3の半導体基材と金属/半導体接合が形成されている。具体的には、半導体チップ3がショットキーダイオードのパワーデバイスである場合には、金属/半導体接合はショットキー接合となる。また、半導体チップ3がMOS(Metal Oxide Semiconductor)トランジスタのパワーデバイスである場合には、電極パッド8がソース領域と電気的に接続されることになるので、金属/半導体接合はオーミック接合となる。
電極パッド8は、半導体チップ3上に第6の層としてのバリアメタル層を介して形成されていてもよい。バリアメタル層を介して電極パッド8を半導体チップ3上に形成することで、上述の効果が得られるのに加えて、電極パッド8に用いられる金属材料の拡散による半導体チップ3の特性変化を抑制することができる。また、バリアメタル層で、半導体チップ3と金属/半導体接合をとることで、半導体チップ3の半導体基材に依存することなく、電極パッド8の材料を自由に選択できる。
ここで、金属ワイヤ5の接合前の断面の円形の直径は、本発明の実施の形態1と同様に、200μm以上500μm以下の範囲であれば、上述の効果が得られ、また、接合後の金属ワイヤ5の潰れ幅は、本発明の実施の形態1と同様に、接合前の金属ワイヤ5の断面の円形の直径に対して1.15倍以上1.5倍以下であれば、上述の効果が得られることも言うまでもない。
本発明の実施の形態2は、本発明の実施の形態1の第1の層の厚みを0μmとし、第2の層が第5の層となった場合、又は本発明の実施の形態1の第2の層の厚みを0μmとし、第1の層が第5の層となった場合にあたる。
実施の形態3.
本発明の実施の形態3は、本発明の実施の形態1の変形例であり、本発明の実施の形態1の電極パッドの緩衝層が板状のものとなる。本発明の実施の形態3では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。
本発明の実施の形態3は、本発明の実施の形態1の変形例であり、本発明の実施の形態1の電極パッドの緩衝層が板状のものとなる。本発明の実施の形態3では、本発明の実施の形態1と相違する部分について説明し、同一又は対応する部分についての説明は省略する。
図4は、本発明の実施の形態3にかかる半導体装置の要部を示す拡大断面図である。図4に示すように、本発明の実施の形態3における電極パッド9は、半導体チップ3側から順に第1の層としての電極層91と、第2の層としての緩衝層92とが設けられており、電極層91が半導体チップ3の内部配線と電気的に接続されている。本発明の実施の形態3の緩衝層92は、板状であり、半導体チップ3上に形成された電極層91に、はんだ付け層93と、はんだである緩衝層接合材94を介して接着される。したがって、電極層91と緩衝層92も電気的に接続されているため、電極パッド9と半導体チップ3は電気的に接続している。
電極層91は、本発明の実施の形態1にかかる半導体装置の電極層41と同様に、5μmの厚みで、Alからなっている。緩衝層92は、本発明の実施の形態1にかかる半導体装置の緩衝層42と同様に、100μmの厚みであるが、CuとMoの合金からなる板状のものである。
板状の緩衝層92は、線膨張係数の値が、半導体チップ3の半導体基材と金属ワイヤ5の中間の線膨張係数の値となるようにCuとMoの混合比が調整されている。
ここで、5μmの厚みでAlからなる電極層91は、本発明の実施の形態1で説明したように、従来の電極パッドであり、半導体チップ3の製造プロセスに続いて、半導体チップ3上に形成されるものである。
そして、電極層91上には、Auからなるはんだ付け層93が成膜されている。
半導体チップ3上に電極層91及びはんだ付け層93を形成する方法は、本発明の実施の形態1にかかる半導体装置の電極層41と同様に、電気めっき法、スッパタリング法、蒸着法、CVD法、無電解めっき法などがあるが、特に限定されるものではない。
板状の緩衝層92は、金属ワイヤ5をウェッジボンディングする前に、はんだ付け時の表面酸化を防止するため、真空状態や不活性雰囲気中で、はんだである緩衝層接合材94及びはんだ付け層を介して電極層91に接着されている。
本発明の実施の形態3では、以上のような構成としたことにより、本発明の実施の形態1と同様の効果を得ることができることは言うまでもないが、加えて金属ワイヤ5と電極パッド9との接合信頼性をさらに向上させることができるという効果がある。
緩衝層92は、半導体チップ3の半導体基材と金属ワイヤ5の中間の線膨張係数を有するため、半導体チップ3と金属ワイヤ5の接合界面に温度変化が繰り返し加わった時に、電極層91と緩衝層92の接合界面と、緩衝層92と金属ワイヤ5の接合界面に生じる熱応力が小さくなる。これにより、金属ワイヤ5と電極パッド9との接合信頼性を向上することができるからである。
また、従来の電極パッドは、5μmの厚みでAlからなる電極層91のみであることが一般的であり、半導体チップ3の製造プロセスに続いて、半導体チップ3上に形成される工程が行われていた。したがって、本発明の実施の形態3は、半導体チップ3上の電極層91の形状に合わせた形状に、あらかじめ形成しておいた板状の緩衝層92を電極層91上に接着することで、半導体チップ3にダメージを与えることなく、金属ワイヤ5を所望の信頼性で接合することができるため、すでに従来の電極パッドが形成された半導体チップ3を、そのまま活用できる。
ここでは、板状の緩衝層92を電極層91に接着するための緩衝層接合材94をはんだとする場合について述べたが、これに限るものではない。例えば、導電性接着材、Agフィラーを混合したエポキシ樹脂で接着してもよい。この場合、はんだ付け層93を省略することができる。また、はんだ付け層93及び緩衝層接合材94を省略して、緩衝層92を電極層91に超音波接合してもよい。この場合、金属ワイヤ5を緩衝層92にウェッジボンディングする時に、同時に緩衝層92を電極層91に超音波接合してもよい。
また、ここで、板状の緩衝層92は、100μmの厚みがありCuとMoの合金からなるとしたが、これに限るものではない。本発明の実施の形態1の緩衝層42と同様に、厚みは50μm以上500μm以下の範囲であればよく、材料は、Cu、Ni、Mo、Au、Feのいずれかを主成分としたものであればよい。Cu、Ni、Mo、Au、Feのいずれかを主成分としたときの主成分の割合は特に決められるものではなく、Cu、Ni、Mo、Au、Feのいずれかの単体であっても、いずれかを含んだ合金であってもよい。好ましくは、Cu、Ni、Mo、Au、Feのいずれかを含み、半導体チップ3の半導体基材と金属ワイヤ5の中間の線膨張係数となるように混合されたものである。例えば、CuとMoの合金の他には、CuとWの合金などがある。
また、板状の緩衝層92を複数のサブ層からなるものとしてもよい。このとき、Cu、Ni、Mo、Au、Feの単体、又はCu、Ni、Mo、Au、Feのいずれかを含む合金で複数のサブ層を形成し、複数のサブ層のうち互いに隣り合うサブ層の成分は異なることとする。そして、複数のサブ層からなる緩衝層92が、50μm以上500μm以下の厚みとした板であれば、上述の効果が得られる。例えば、FeとNiの合金をCuで挟み込んだCIC(Copper Inver Copper)と呼ばれる積層板、MoをCuで挟み込んだCMC(Copper Molybdenum Copper)と呼ばれる積層板などである。
緩衝層92は、本発明の実施の形態3のように合金を用いたり、2種以上の金属との積層板とし、緩衝層92の線膨張係数の値が、半導体チップ3の半導体基材と金属ワイヤ5の中間の線膨張係数の値となるよう、合金を用いる場合は混合金属、混合比を、積層板を用いる場合は積層材料、板厚を調整すれば、より一層、金属ワイヤ5と電極パッド9との接合信頼性を向上させることができる。
本発明の実施の形態3は、本発明の実施の形態1の変形例であるので、電極パッド9は、半導体チップ3上に第3の層としてのバリアメタル層を介して形成されていてもよい。バリアメタル層を介して電極パッド9を半導体チップ3上に形成することで、上述の効果が得られるのに加えて、電極パッド9に用いられる金属材料の拡散による半導体チップ3の特性変化を抑制することができることは言うまでもない。また、バリアメタル層で、半導体チップ3と金属/半導体接合をとることで、半導体チップ3の半導体基材に依存することなく、電極層91の材料を自由に選択できる。
また、電極パッド9は、緩衝層92と緩衝層接合材94との間に、第4の層としてのバリアメタル層を備えていてもよい。緩衝層42と緩衝層接合材94との間に、第4の層としてのバリアメタル層を備えていることで、緩衝層42に用いられる金属材料の拡散による半導体チップ3の特性変化を抑制することができる。緩衝層92を電極層91に超音波接合する場合、はんだ付け層93及び緩衝層接合材94は省略される。したがって、この場合、電極層91と緩衝層92との間に、第4の層としてのバリアメタル層を備えていてもよいこととなる。
実施の形態4.
本発明の実施の形態4では、本発明の実施の形態1から本発明の実施の形態3と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態4は、本発明の実施の形態1から本発明の実施の形態3に、さらに腐食防止膜を追加している。
本発明の実施の形態4では、本発明の実施の形態1から本発明の実施の形態3と相違する部分について説明し、同一又は対応する部分についての説明は省略する。本発明の実施の形態4は、本発明の実施の形態1から本発明の実施の形態3に、さらに腐食防止膜を追加している。
図5は、本発明の実施の形態4にかかる半導体装置である本発明の実施の形態1にかかる半導体装置の電極パッド4上に腐食防止膜10を形成した半導体装置の要部を示す拡大断面図である。
図6は、本発明の実施の形態4にかかる半導体装置である本発明の実施の形態2にかかる半導体装置の電極パッド8上に腐食防止膜10を形成した半導体装置の要部を示す拡大断面図である。
図7は、本発明の実施の形態4にかかる半導体装置である本発明の実施の形態3にかかる半導体装置の電極パッド9上に腐食防止膜10を形成した半導体装置の要部を示す拡大断面図である。
腐食防止膜10は、0.1μmの厚みでAuからなり、電極パッド4、8及び9上、すなわち緩衝層42、82及び92上に形成されている。
緩衝層42、82及び92は、酸化、腐食しやすく、酸化、腐食した面に金属ワイヤ5ウェッジボンディングする場合、厚い酸化膜及び腐食層を破壊して新生面を露出させる必要が生じてくる。金属ワイヤ5の接合に、高い荷重及び超音波出力を印加することとなり、半導体チップ3にダメージが生じる可能性が高くなる。本発明の実施の形態4の半導体装置は、緩衝層42、82及び92の酸化、腐食を防止する効果がある腐食防止膜10が形成されているため、金属ワイヤ5ウェッジボンディング時に、酸化膜及び腐食層を破壊するために必要なエネルギーが小さくなる。そのため、金属ワイヤ5を接合するときに、より小さい荷重及び超音波出力で接合が可能となり、半導体チップ3へのダメージを抑制することができる。
さらに、本発明の実施の形態1から実施の形態3にかかる半導体装置は、エポキシ樹脂やシリコーンゲルなどにより封止されているが、環境中の水分は封止材6を透過するため、緩衝層42、82及び91が腐食する場合がある。しかしながら、腐食防止膜10を緩衝層42、82及び91上に形成することで、封止後の酸化、腐食をよりいっそう低減することができる。
なお、本発明の実施の形態4においては、腐食防止膜10は、0.1μm厚みでのAuからなると述べたが、これに限るものではない。貴金属、例えば、Au、Pd、Ptなどの酸化、腐食しにくい物質であれば、上述の効果が得られる。
本発明の実施の形態1の説明において、半導体チップ3の半導体基材は特に限定されるものではないと述べた。しかしながら、半導体装置を高温動作させるような場合には、半導体チップ3の半導体基材にSiC、GaNなどのSiよりもバンドギャップが大きく、バンドギャップが2eV以上である半導体を用いることが必要である。高温で動作させるためには、より高い信頼性が求められ、また、信頼性を保証するためには、金属ワイヤ5にAg合金を使用する必要性が増す。特に、半導体装置を例えばモータを駆動するインバータに使用されるようなSiCパワーデバイスとすれば、インバータの高温動作が可能となる。その場合には、本発明にかかる半導体装置をインバータに用いることにより、信頼性の高いインバータを得ることができる。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
1 回路基板、2 ダイボンド材、3 半導体チップ、4,8,9 電極パッド、5 金属ワイヤ、6 封止材、10 腐食防止膜、41,81,91 電極層、42,82,92 緩衝層、93 はんだ付け層、94 緩衝層接合材。
Claims (18)
- 半導体チップと、
前記半導体チップ上に形成される電極パッドと、
前記電極パッドに接合され、Agを主成分とする金属ワイヤと、
を備えた半導体装置であって、
前記電極パッドは、少なくとも第1の層と第2の層とを備え、
前記第1の層と前記第2の層は、
前記第1の層が前記半導体チップ側に、前記第2の層が前記金属ワイヤ側に位置し、
前記第1の層よりも前記第2の層の厚みの方が厚く、かつ前記第1の層よりも前記第2の層の方が硬いこと
を特徴とする半導体装置。 - 前記電極パッドと前記半導体チップとの間に、さらに第3の層を備え、
前記第3の層はバリアメタルであること
を特徴とする請求項1に記載の半導体装置。 - 前記第1の層と前記第2の層との間に、さらに第4の層を備え、
前記第4の層はバリアメタルであること
を特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記第1の層が、Alからなり、厚みが5μmから10μmであることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記第2の層が、Cu、Mo、Ni、Au、Feのいずれかを主成分とし、厚みが50μm以上500μm以下であること特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記第1の層を形成する方法は、スパッタリング法であり、
前記第2の層を形成する方法は、湿式めっき法であること
を特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。 - 前記第2の層は、板状であることを特徴とする請求項1から請求項6のいずれか1項に記載の半導体装置。
- 前記第2の層は、複数のサブ層からなり、前記複数のサブ層のうち互いに隣り合うサブ層の成分が異なることを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
- 半導体チップと、
前記半導体チップ上に形成される電極パッドと、
前記電極パッドに接合され、Agを主成分とする金属ワイヤと、
を備えた半導体装置であって、
前記電極パッドは、第5の層からなり、
前記第5の層はCu単体若しくはNi単体、又はCu若しくはNiを主成分とする合金からなり、かつ厚みが5μm以上50μm以下であること
を特徴とする半導体装置。 - 前記電極パッドと前記半導体チップとの間に、さらに第6の層を備え、
前記第6の層はバリアメタルであること
を特徴とする請求項9に記載の半導体装置。 - 前記第5の層は、前記半導体チップ側から順に第1のサブ層と第2のサブ層とが設けられ、
前記第1のサブ層と前記第2のサブ層は異なる方法により形成されていること
を特徴とする請求項9に記載の半導体装置。 - 前記1のサブ層を形成する方法は、スパッタリング法であり、
前記第2のサブ層を形成する方法は、湿式めっき法であること
を特徴とする請求項11に記載の半導体装置。 - 前記金属ワイヤは、直径が200μm以上500μm以下であることを特徴とする請求項1から請求項12のいずれか1項に記載の半導体装置。
- 前記電極パッド上に腐食防止膜をさらに備えた請求項1から請求項13のいずれか1項に記載の半導体装置。
- 前記金属ワイヤは、前記電極パッドに接合後の潰れ幅が、接合前の円形の直径に対して1.15倍以上1.5倍以下となるように、前記電極パッドに接合されることを特徴とする請求項1から請求項14のいずれか1項に記載の半導体装置。
- 前記半導体チップ、前記電極パッド及び前記金属ワイヤを封止する樹脂をさらに備えた請求項1から請求項15のいずれか1項に記載の半導体装置。
- 前記半導体チップの半導体基材は、バンドギャップが2eV以上の半導体を材料とすることを特徴とする請求項1から請求項16のいずれか1項に記載の半導体装置。
- 前記半導体基材は、SiCであること
を特徴とする請求項17に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196914A JP2016072291A (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196914A JP2016072291A (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072291A true JP2016072291A (ja) | 2016-05-09 |
Family
ID=55864921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014196914A Pending JP2016072291A (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072291A (ja) |
-
2014
- 2014-09-26 JP JP2014196914A patent/JP2016072291A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6132014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
US8754510B2 (en) | Conduction path, semiconductor device using the same, and method of manufacturing conduction path, and semiconductor device | |
JP2009125753A (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP2014056917A (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
WO2012049893A1 (ja) | 高温半導体素子用平角状銀(Ag)クラッド銅リボン | |
JP6056968B2 (ja) | 半導体装置 | |
JP4604641B2 (ja) | 半導体装置 | |
US10153241B2 (en) | Semiconductor device and method of manufacturing the same | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP6091443B2 (ja) | 半導体モジュール | |
JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
TW201349368A (zh) | 半導體裝置及其製造方法 | |
JP2016072291A (ja) | 半導体装置 | |
JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
JP2011061105A (ja) | 接続構造、パワーモジュール及びその製造方法 | |
JP2014022692A (ja) | ワイヤボンディング構造およびワイヤボンディング方法 | |
JP5486848B2 (ja) | 半導体装置およびその製造方法 | |
JP6427838B2 (ja) | 半導体装置 | |
JP4481065B2 (ja) | 半導体装置の製造方法 | |
JP3160555B2 (ja) | 半導体装置およびその製造方法 | |
JP2018125354A (ja) | 半導体装置 | |
WO2012005073A1 (ja) | 半導体装置、半導体パッケージ及びそれらの製造方法 | |
JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
JP2017069366A (ja) | 半導体装置およびその製造方法 |