WO2014162854A1 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
WO2014162854A1
WO2014162854A1 PCT/JP2014/057053 JP2014057053W WO2014162854A1 WO 2014162854 A1 WO2014162854 A1 WO 2014162854A1 JP 2014057053 W JP2014057053 W JP 2014057053W WO 2014162854 A1 WO2014162854 A1 WO 2014162854A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal film
ceramic chip
ceramic
adhesion
film
Prior art date
Application number
PCT/JP2014/057053
Other languages
English (en)
French (fr)
Inventor
幸司 大塚
智彰 中村
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Priority to US14/781,017 priority Critical patent/US9837213B2/en
Priority to CN201480019334.1A priority patent/CN105103250B/zh
Priority to KR1020157023427A priority patent/KR101768862B1/ko
Publication of WO2014162854A1 publication Critical patent/WO2014162854A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Definitions

  • the present invention relates to a ceramic electronic component using a ceramic chip as a component body.
  • Ceramic electronic components using a ceramic chip as a component body are generally provided with two or more external electrodes on the outer surface of a substantially rectangular parallelepiped ceramic chip.
  • Each external electrode is located on a surface that defines at least a height dimension of the ceramic chip, and a first planar portion that is positioned on a surface that defines a length dimension or a width dimension of the ceramic chip. It has at least one second planar portion that is continuous with the planar portion, and the cross-sectional shape along the height direction is substantially U-shaped or substantially L-shaped.
  • Such a ceramic electronic component is mounted on a substrate by electrically connecting mainly the second planar portion of each external electrode to a conductor pad of the substrate via a bonding material such as solder.
  • a bonding material such as solder.
  • the stress based on this bending is transmitted to the ceramic chip through the conductor pad, the bonding material and the external electrode, and this stress causes the ceramic portion of the ceramic chip and the ceramic chip. Cracks and deformations may occur in the conductor portions provided inside and outside of the ceramic, and as a result, the performance of the ceramic electronic component may be degraded.
  • the ceramic element body 1 in order to prevent the ceramic element body 1 from being cracked by a stress corresponding to the stress, the ceramic element body 1 is provided in the wraparound portions 15a and 15b of the external terminal electrodes 5a and 5b. Are provided with tip separation portions 15a2 and 15b2 spaced from the main surfaces 11 and 12.
  • the wraparound portions 15a and 15b of the external terminal electrodes 5a and 5b have the base end side joint portions 15a1 and 15b1 joined to the main surfaces 11 and 12 of the ceramic body 1, a stress corresponding to the stress is generated. Propagation to the ceramic body 1 through the external terminal electrodes 5a and 5b is difficult to suppress.
  • An object of the present invention is to provide a ceramic electronic component capable of suppressing the stress based on the bending from being transmitted to the ceramic chip even when the substrate is bent due to thermal shock or the like when the ceramic electronic component is mounted on the substrate. There is to do.
  • the present invention provides at least a height dimension of a first planar portion located on a surface defining a length dimension or a width dimension of a substantially rectangular parallelepiped ceramic chip, and at least a height dimension of the ceramic chip.
  • a ceramic electronic component comprising two or more external electrodes having at least one second planar portion located on a defining surface and continuing from the first planar portion, wherein the second planar portion Includes at least a plating metal film and an adhesion reducing film for reducing the adhesion of the plating metal film to the surface on which the plating metal film is formed.
  • a ceramic electronic component capable of suppressing stress based on the deflection from being transmitted to the ceramic chip even when the substrate is bent due to thermal shock or the like when the ceramic electronic component is mounted on the substrate. can do.
  • FIG. 1 is a sectional view along the height direction showing an embodiment in which the present invention is applied to a multilayer ceramic capacitor.
  • FIG. 2 is an enlarged view of a main part of FIG.
  • FIG. 3 is an explanatory diagram of the operation and effect of the embodiment shown in FIGS. 1 and 2.
  • 4 is a view corresponding to FIG. 2 showing a first modification of the embodiment shown in FIGS.
  • FIG. 7 is a diagram corresponding to FIG. 2 showing a fourth modification of the embodiment shown in FIGS. 1 and 2.
  • FIG. 8 is a diagram corresponding to FIG.
  • FIG. 9 is a view corresponding to FIG. 2 showing a sixth modification of the embodiment shown in FIGS.
  • FIG. 10 is a diagram corresponding to FIG. 2 showing a seventh modification of the embodiment shown in FIGS.
  • FIG. 11 is a view corresponding to FIG. 2 showing an eighth modification of the embodiment shown in FIGS.
  • the multilayer ceramic capacitor 10 (hereinafter simply referred to as the capacitor 10) is provided with two external electrodes 12 on the outer surface of a substantially rectangular parallelepiped ceramic chip 11. *
  • the ceramic chip 11 is provided so as to cover each of the plurality (16 in FIG. 1) of internal electrode layers 11b stacked in the height direction via the capacitance forming layer 11a and the internal electrode layers 11b on both sides in the height direction.
  • a protective layer 11c is provided.
  • One end (odd number from the top in FIG. 1) of the plurality of internal electrode layers 11b is connected to one of the external electrodes 12 (left side in FIG. 1) and the other part (even number from the top in FIG. 1). The end is connected to the other external electrode 12 (the right side in FIG. 1).
  • the total number of internal electrode layers 11b is 16 for convenience of illustration, but the actual total number is larger than this. *
  • each capacitance forming layer 11a and each protective layer 11c is made of dielectric ceramics, preferably a dielectric of ⁇ > 1000 or class 2 (high dielectric constant). Ceramics are used, and the thickness dimension of each capacitance forming layer 11a is substantially the same, and the thickness dimension of each protective dielectric layer 11c is also substantially the same. Specific examples of dielectric ceramics used for each capacitance forming layer 11a and each protective layer 11c include barium titanate, strontium titanate, calcium titanate, magnesium titanate, calcium zirconate, calcium zirconate titanate, zirconate Barium or titanium oxide is mentioned.
  • each internal electrode layer 11b of the dielectric chip 11 metal is used as the material of each internal electrode layer 11b of the dielectric chip 11, and the thickness dimension and the top view shape (substantially rectangular) of each internal electrode layer 11a are substantially the same.
  • Specific examples of the metal used for each internal electrode layer 11b include nickel, copper, palladium, platinum, silver, gold, or alloys thereof. *
  • each external electrode 12 has one first surface portion SEa having a substantially rectangular outline located on the surface defining the length dimension of the ceramic chip 11 and the surface defining the height dimension of the ceramic chip 11.
  • the cross-sectional shape is substantially U-shaped.
  • the rounded annular portion SEc (hereinafter referred to as the boundary) is formed at the boundary between the first planar portion SEa and each second planar portion SEb. (Referred to as part SEc). *
  • boundary portion SEc is a shared portion of the first planar portion SEa and each second planar portion SEb and is not captured as a part of the external electrode 12 in the present specification and claims.
  • the boundary part SEc is treated as a term indicating a partial area of the external electrode 12 in the following description.
  • the first planar portion SEa and the boundary portion SEc are composed of a baked metal film 12a formed on the outer surface of the ceramic chip 11 and a plated metal film 12b formed on the outer surface of the baked metal film 12a. It is constituted by.
  • the second planar portion SEb is formed by a baked metal film 12a formed on the outer surface of the ceramic chip 11 and a plated metal film 12b formed on the outer surface of the baked metal film 12a via the adhesion reducing film 12c. It is configured.
  • the baking metal film 12a constituting the first planar portion SEa and the baking metal film 12a constituting the second planar portion SEb are one continuous baking metal film, and the plating constituting the first planar portion SEa.
  • the plated metal film 12b constituting the metal film 12b and the second planar portion SEb is one continuous plated metal film. *
  • the baked metal film 12a is a metal film formed by applying a paste containing metal powder and performing a baking process.
  • metals used for the baked metal film 12a include nickel, copper, palladium, platinum, Silver, gold
  • the plated metal film 12b is a metal film formed using a plating method such as electrolytic plating or electroless plating. Examples of the metal used for the plated metal film 12b include tin, silver, palladium, Gold or copper is mentioned.
  • the adhesion relaxation film 12c is a metal film formed by physical vapor deposition (PVD) such as sputtering or vacuum deposition, and specific examples of metals used for the adhesion relaxation film 12c include tin, Silver, palladium, gold, or copper may be mentioned.
  • PVD physical vapor deposition
  • specific examples of metals used for the adhesion relaxation film 12c include tin, Silver, palladium, gold, or copper may be mentioned.
  • the important point is to use a metal film whose adhesion force to the outer surface of the baked metal film 12a is lower than the adhesion force to the inner surface of the plated metal film 12b as the adhesion force relaxation film 12c. *
  • the capacitor 10 is mounted on the substrate 20 by electrically connecting mainly the second planar portion SEb of each external electrode 12 to the conductor pad 21 of the substrate 20 through a bonding material 30 such as solder. As shown in FIG. 3, when the end portion of the conductor pad 21 protrudes outward from each external electrode 12, the bonding material 30 gets wet on the outer surface of the first planar portion SEa of each external electrode 12. Thus, the fillet 30a is formed.
  • the second planar portion SEb of each external electrode 12 has a baked metal film 12 a formed on the outer surface of the ceramic chip 11 and a baked metal film via the adhesion relaxation film 12 c.
  • the plating metal film 12b is formed on the outer surface of 12a, and the adhesion force of the plating metal film 12b to the outer surface of the baked metal film 12a is alleviated by the adhesion reducing film 12c.
  • the stress based on the bending BE of the substrate 20 is transmitted to the ceramic chip 11 through the conductor pad 21, the bonding material 30, and the external electrode 12.
  • the adhesive force relaxation film 12c constituting the second planar portion SEb is baked.
  • the action of releasing the adhesion with the metal film 12a (not shown), in addition, (2) the action of the adhesion relaxation film 12c constituting the second planar portion SEb being peeled from the baking metal film 12a together with the plated metal film 12b ( 3) (see peeling EX in FIG. 3).
  • Capacitor 10 has a capability of lowering capacitance by preventing cracks and deformations from occurring in each capacitor forming layer 11a and each protective layer 11c of chip 11 and each internal electrode layer 11b provided in ceramic chip 11 as much as possible. It is possible to avoid the reduction as much as possible.
  • the sample was soldered to one side of a glass epoxy substrate in accordance with JIS-C-6484, and then the sample soldered part on one side of the glass epoxy substrate was supported at 45 mm on both sides by a piece.
  • a portion corresponding to the sample soldering portion is deformed by pressing downward at a constant speed of 0.5 mm / sec with a jig (the pressing portion is formed of a curved surface having a curvature radius of 230 mm).
  • FIG. 4 This first modification is different from the embodiment (capacitor 10) shown in FIGS. 1 and 2 in that the first planar portion SEa of the external electrode 12-1 is a ceramic chip. 11 is composed of a baked metal film 12a-1 formed on the outer surface of 11 and a plated metal film 12b-2 formed on the outer surface of the baked metal film 12a-1. The planar portion SEb and the boundary portion SEc are formed on the outer surface of the baked metal film 12a-1 via the baked metal film 12a-1 formed on the outer surface of the ceramic chip 11 and the adhesion relaxation film 12c-1.
  • the structure is different in that it is constituted by the plated metal film 12b-1, that is, the adhesion relaxation film 12c-1 is provided so as to extend not only to the second planar portion SEb but also to the boundary portion SEc.
  • This second modification includes the embodiment (capacitor 10) shown in FIGS. 1 and 2, and the first surface portion SEa and the second surface of the external electrode 12-2.
  • the part SEb and the boundary part SEc are formed on the outer surface of the baked metal film 12a-2 via the baked metal film 12a-2 formed on the outer surface of the ceramic chip 11 and the adhesion relaxation film 12c-2.
  • the adhesion reducing film 12c-2 is provided so as to extend not only to the second planar portion SEb but also to the boundary portion SEc and the first planar portion SEa.
  • the structure is different in respect. *
  • the baked metal film 12a-2 and the plated metal film 12b-2 are in direct contact with each other at the first surface portion SEa, the second surface portion SEb, and the boundary portion SEc of the external electrode 12-2. Since there is no portion, if the peeled portion is extremely widened with the action (2), the internal conductivity of the external electrode 12-2 may be lowered.
  • the adhesion strengthening film 12d is a metal film formed by physical vapor deposition (PVD) such as sputtering or vacuum deposition or chemical vapor deposition (CVD), and is used as the adhesion strengthening film 12d.
  • PVD physical vapor deposition
  • the metal used include titanium, chromium, molybdenum, tungsten, or iron.
  • the adhesion reinforcing film 12d is formed on the outer surface of the baked metal film 12a-2. It is preferable to perform a cleaning process such as reverse sputtering on the outer surface of the metal film 12a-2 before. *
  • This third modification includes the embodiment (capacitor 10) shown in FIGS. 1 and 2, and a baked metal film on the second planar portion SEb of the external electrode 12-3.
  • 12a-3 is shorter than the length of the plated metal film 12b-3 and the adhesion reducing film 12c-3, that is, the end of the plated metal film 12b-3 is the adhesion reducing film 12c.
  • the structure is different in that the film is formed on the outer surface of the ceramic chip 11 through ⁇ 3. *
  • the adhesion force of the adhesion force relaxation film 12c-3 to the outer surface of the ceramic chip 11 is as low as the adhesion force to the outer surface of the baked metal film 12a-3.
  • FIG. 7 This fourth modification is different from the embodiment (capacitor 10) shown in FIGS. 1 and 2 in that the second planar portion SEb of the external electrode 12-4 has an adhesive force.
  • the structure is different in that it is provided only in SEc. *
  • FIG. 8 This fifth modification is different from the embodiment (capacitor 10) shown in FIGS. 1 and 2, and the second planar portion SEb and the boundary portion SEc of the external electrode 12-4. Is composed of the plated metal film 12b-5 formed on the outer surface of the ceramic chip 11 through the adhesion relaxation film 12c-5, that is, the baked metal film 12a-5 is formed into the first planar portion. The structure is different in that it is provided only in SEa. *
  • FIG. 9 This sixth modification is different from the embodiment (capacitor 10) shown in FIGS. 1 and 2 in that the second planar portion SEa of the external electrode 12-6 is a ceramic chip.
  • a point / external electrode 12-6 provided only on one side (lower side in FIG. 9) defining a height dimension of 11 is a first rectangular portion SEa having a substantially rectangular outline and a substantially rectangular outline.
  • the second planar portion SEb has a continuous shape, and the structure is different in that the cross-sectional shape along the height direction is substantially L-shaped.
  • the first surface portion SEa and the boundary portion SEc of the external electrode 12-6 are constituted by the baked metal film 12a-6 and the plated metal film 12b-6, and the second surface portion SEb is baked metal film 12a-. 6. It is constituted by a plated metal film 12b-6 and an adhesion reducing film 12c-6.
  • This seventh modification is different from the embodiment (capacitor 10) shown in FIGS. 1 and 2 in that the second planar portion SEb of the external electrode 12-7 is a ceramic chip. 11 is provided on only one side (the lower side in FIG. 10) on the surface defining the height dimension of 11 and the external electrode 12-7 has one first planar portion SEa having a substantially rectangular outline and a substantially rectangular outline. The second surface portion SEb of the external electrode 12-7 is in close contact with the second surface portion SEb of the outer electrode 12-7.
  • the structure is different in that it is constituted by a plated metal film 12b-7 formed on the outer surface of the ceramic chip 11 via the force relaxation film 12c-7.
  • the first planar portion SEa and the boundary portion SEc of the external electrode 12-7 are constituted by a baked metal film 12a-7 and a plated metal film 12b-7. *
  • This eighth modification includes the embodiment (capacitor 10) shown in FIGS. 1 and 2, and the second planar portion SEb and boundary portion SEc of the external electrode 12-8.
  • the point that the external electrode 12-8 is provided on only one side (the lower side in FIG. 11) defining the height dimension of the ceramic chip 11 is one first surface portion SEa having a substantially rectangular outline.
  • a second surface portion of the external electrode 12-8, in which the first surface portion SEb having a substantially rectangular outline is a continuous shape and the cross-sectional shape along the height direction is substantially L-shaped.
  • the SEb and the boundary part SEc are different in structure in that they are constituted by a plated metal film 12b-8 formed on the outer surface of the ceramic chip 11 via the adhesion relaxation film 12c-8.
  • the first planar portion SEa of the external electrode 12-8 is composed of a baked metal film 12a-8 and a plated metal film 12b-8.
  • One first planar portion SEa of the external electrodes 12 and 12-1 to 12-5 is positioned on a surface that defines the width dimension of the ceramic chip 11, and four second planar portions SEb are continuous with the first planar portion SEa. Two of them are located on both sides of the surface defining the height dimension of the ceramic chip 11, and the other two are located both on the surface defining the length dimension of the ceramic chip 11. good.
  • the external electrode in this case also has a shape in which one first surface portion SEa having a substantially rectangular outline and four second surface portions SEb having a substantially quadrangular cylindrical shape are continuous. Therefore, the external electrodes 12 and 12 ⁇ Similar to 1 to 12-5, the cross-sectional shape along the height direction is substantially U-shaped.
  • the external electrode in this case also has a shape in which one first surface portion SEa having a substantially rectangular contour and one second surface portion SEb having a substantially rectangular contour are continuous, and therefore, the external electrodes 12-6 to 12-8. Similarly, the cross-sectional shape along the height direction is substantially L-shaped.
  • the second surface portions SEb of the external electrodes 12 and 12-1 to 12-5 may be two positioned only on the surface defining the height dimension of the ceramic chip 11.
  • the external electrode in this case has a shape in which one first surface portion SEa having a substantially rectangular contour and two second surface portions SEb having a substantially rectangular contour are continuous, and the cross-sectional shape along the height direction is substantially It becomes a letter shape.
  • the plated metal films 12b and 12b-1 to 12b-8 may be formed with another plated metal film formed on the outer surface as external electrodes.
  • the number of the other plated metal films is not limited to one, but may be two or more. It is preferable that the material of the outermost plated metal film and the material of the inner plated metal film are different.
  • specific examples of the metal used for the outermost plated metal film include tin, silver, palladium, gold, or copper
  • specific examples of the metal used for the inner plated metal film include platinum, Silver, palladium, chromium, gold, copper, or nickel can be used. *
  • the adhesion relaxation films 12c and 12c-1 to 12c-8 metal film formed by physical vapor deposition (PVD) is shown as the adhesion relaxation films 12c and 12c-1 to 12c-8, the plated metal films 12b and 12b-1 Any material other than the above metal film can be used as long as it can relieve the adhesion of the plated metal film to the surface on which 12b-8 is formed (the outer surface of the baked metal film or the outer surface of the ceramic chip). For example, even when a non-metallic material such as silica or polyimide formed in a film shape is used as the adhesion reducing film, the same effect as described above can be obtained. *
  • the external electrodes 12-6 to 12-8 and the external electrode described in the second modification item are substantially L-shaped in cross section
  • the external electrode described in the third modification item In the case of such an external electrode having a substantially U-shaped cross section, three or more external electrodes may be provided on the outer surface of the substantially rectangular parallelepiped ceramic chip according to the state of the conductor portion provided inside and outside the ceramic chip. Although it is possible, even in such a case, it can suppress that the stress based on the bending of a board
  • SYMBOLS 10 Multilayer ceramic capacitor, 11 ... Ceramic chip, 11a ... Capacitor formation layer, 11b ... Internal electrode layer, 11c ... Protective layer, 12, 12-1 to 12-8 ... External electrode, SEa ... 1st planar part, SEb ... second planar portion, SEc ... boundary portion, 12a, 12a-1 to 12a-8 ... baked metal film, 12b, 12b-1 to 12b-8 ... plated metal film, 12c, 12c-1 to 12c-8 ... Adhesion relaxation film.

Abstract

【課題】セラミック電子部品が基板に実装された状態において熱衝撃等を原因として基板に撓みが生じても、この撓みに基づく応力がセラミックチップに伝わることを抑制できるセラミック電子部品を提供する。【解決手段】コンデンサ１０の外部電極１２は、セラミックチップ１１の長さ寸法を規定する面上に位置する略矩形輪郭の１つの第１面状部分ＳＥａと、セラミックチップ１１の高さ寸法を規定する面上の両方並びに幅寸法を規定する面上の両方に位置し第１面状部分ＳＥａと連続する略矩形輪郭の４つの第２面状部分ＳＥｂとを有している。第２面状部分ＳＥｂは、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａと、密着力緩和膜１２ｃを介して焼付け金属膜１２ａの外面に成膜されたメッキ金属膜１２ｂによって構成されている。

Description

セラミック電子部品
本発明は、部品本体としてセラミックチップを用いたセラミック電子部品に関する。
部品本体としてセラミックチップを用いたセラミック電子部品、例えばコンデンサやインダクタやレジスタ等は、概して、略直方体状のセラミックチップの外面に２個以上の外部電極が設けられている。各外部電極は、セラミックチップの長さ寸法又は幅寸法を規定する面上に位置する１つの第１面状部分と、前記セラミックチップの少なくとも高さ寸法を規定する面上に位置し前記第１面状部分と連続する少なくとも１つの第２面状部分とを有しており、その高さ方向に沿う断面形は略コ字形又は略Ｌ字形である。　
このようなセラミック電子部品は、各外部電極の主として第２面状部分をハンダ等の接合材を介して基板の導体パッドに電気的に接続することによって該基板に実装される。しかしながら、この実装状態において熱衝撃等を原因として基板に撓みが生じると、この撓みに基づく応力が導体パッド、接合材及び外部電極を通じてセラミックチップに伝わり、この応力によってセラミックチップのセラミック部分やセラミックチップの内外に設けられた導体部分に亀裂や変形等が発生して、結果的にセラミック電子部品の性能低下を引き起こす恐れがある。　
下記特許文献１の図１には、前記応力に相当する応力によってセラミック素体１にクラックが発生することを防止するため、外部端子電極５ａ及び５ｂの回り込み部１５ａ及び１５ｂに、セラミック素体１の主面１１及び１２と離間した先端離間部１５ａ２及び１５ｂ２を設けたものが開示されている。しかしながら、外部端子電極５ａ及び５ｂの回り込み部１５ａ及び１５ｂはセラミック素体１の主面１１及び１２と接合した基端側接合部１５ａ１及び１５ｂ１を有するものであるため、前記応力に相当する応力が外部端子電極５ａ及び５ｂを通じてセラミック素体１に伝わることは抑制し難い。
特開２０１０－１０９２３８号公報
本発明の目的は、セラミック電子部品が基板に実装された状態において熱衝撃等を原因として基板に撓みが生じても、この撓みに基づく応力がセラミックチップに伝わることを抑制できるセラミック電子部品を提供することにある。
前記目的を達成するため、本発明は、略直方体状のセラミックチップの長さ寸法又は幅寸法を規定する面上に位置する１つの第１面状部分と、前記セラミックチップの少なくとも高さ寸法を規定する面上に位置し前記第１面状部分と連続する少なくとも１つの第２面状部分と、を有する２個以上の外部電極を備えたセラミック電子部品であって、前記第２面状部分は、メッキ金属膜と、前記メッキ金属膜が成膜される面に対する該メッキ金属膜の密着力を緩和するための密着力緩和膜と、を少なくとも含んでいる。
本発明によれば、セラミック電子部品が基板に実装された状態において熱衝撃等を原因として基板に撓みが生じても、この撓みに基づく応力がセラミックチップに伝わることを抑制できるセラミック電子部品を提供することができる。　
本発明の前記目的及び他の目的と、各目的に応じた特徴と効果は、以下の説明と添付図面によって明らかとなる。
図１は本発明を積層セラミックコンデンサに適用した実施形態を示す高さ方向に沿う断面図である。 図２は図１の要部拡大図である。 図３は図１及び図２に示した実施形態の作用及び効果の説明図である。 図４は図１及び図２に示した実施形態の第１変形例を示す図２対応図である。 図５は図１及び図２に示した実施形態の第２変形例を示す図２対応図である。 図６は図１及び図２に示した実施形態の第３変形例を示す図２対応図である。 図７は図１及び図２に示した実施形態の第４変形例を示す図２対応図である。 図８は図１及び図２に示した実施形態の第５変形例を示す図２対応図である。 図９は図１及び図２に示した実施形態の第６変形例を示す図２対応図である。 図１０は図１及び図２に示した実施形態の第７変形例を示す図２対応図である。 図１１は図１及び図２に示した実施形態の第８変形例を示す図２対応図である。
先ず、図１及び図２を引用して、本発明を積層セラミックコンデンサに適用した実施形態について説明する。　
図１から分かるように、積層セラミックコンデンサ１０（以下、単にコンデンサ１０と言う）は、略直方体状のセラミックチップ１１の外面に２個の外部電極１２が設けられている。　
セラミックチップ１１は長さ寸法（図１における左右方向寸法）＞幅寸法（図１における前後方向寸法）＝高さ寸法（図１における上下方向寸法）、又は長さ寸法＞幅寸法＞高さ寸法の寸法関係を有しており、８個の角部には丸みが付いている。セラミックチップ１１は、容量形成層１１ａを介して高さ方向に積層された複数（図１では１６）の内部電極層１１ｂと、高さ方向両側の内部電極層１１ｂそれぞれを覆うように設けられた保護層１１ｃを有している。複数の内部電極層１１ｂの一部（図１の上から奇数番目）の端は外部電極１２の一方（図１の左側）に接続され、且つ、他部（図１の上から偶数番目）の端は外部電極１２の他方（図１の右側）に接続されている。図１には、図示の便宜上、内部電極層１１ｂの総数を１６としてあるが、実際の総数はこれよりも多い。　
セラミックチップ１１の各内部電極層１１ｂを除く部分、即ち、各容量形成層１１ａ及び各保護層１１ｃの材料には誘電体セラミックス、好ましくはε＞１０００又はクラス２（高誘電率系）の誘電体セラミックスが用いられており、各容量形成層１１ａの厚さ寸法は略同じであり、各保護用誘電体層１１ｃの厚さ寸法も略同じである。各容量形成層１１ａ及び各保護層１１ｃに用いられる誘電体セラミックスの具体例としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、又は酸化チタンが挙げられる。また、誘電体チップ１１の各内部電極層１１ｂの材料には金属が用いられており、各内部電極層１１ａの厚さ寸法と上面視形状（略矩形）は略同じである。各内部電極層１１ｂに用いられる金属の具体例としては、ニッケル、銅、パラジウム、白金、銀、金、又はこれらの合金が挙げられる。　
一方、各外部電極１２は、セラミックチップ１１の長さ寸法を規定する面上に位置する略矩形輪郭の１つの第１面状部分ＳＥａと、セラミックチップ１１の高さ寸法を規定する面上の両方並びに幅寸法を規定する面上の両方に位置し第１面状部分ＳＥａと連続する略矩形輪郭の４つの第２面状部分ＳＥｂとを有している。即ち、各外部電極１２は、略矩形輪郭の１つの第１面状部分ＳＥａと略４角筒状を成す４つの第２面状部分ＳＥｂとが連続した形状であり、その高さ方向に沿う断面形は略コ字形である。また、セラミックチップ１１の８個の角部には丸みが付いているため、第１面状部分ＳＥａと各第２面状部分ＳＥｂとの境界には丸みを帯びた環状部分ＳＥｃ（以下、境界部分ＳＥｃと言う）が存在している。　
尚、前記境界部分ＳＥｃは第１面状部分ＳＥａと各第２面状部分ＳＥｂの共有部分であるため、本明細書並びに特許請求の範囲では外部電極１２の一部分として捕らえていない。但し、外部電極１２の膜構成を分かり易く説明するために、以下の記載では境界部分ＳＥｃを外部電極１２の部分区域を示す用語として扱う。　
図２から分かるように、第１面状部分ＳＥａ及び境界部分ＳＥｃは、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａと、焼付け金属膜１２ａの外面に成膜されたメッキ金属膜１２ｂによって構成されている。また、第２面状部分ＳＥｂは、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａと、密着力緩和膜１２ｃを介して焼付け金属膜１２ａの外面に成膜されたメッキ金属膜１２ｂによって構成されている。因みに、第１面状部分ＳＥａを構成する焼付け金属膜１２ａと第２面状部分ＳＥｂを構成する焼付け金属膜１２ａは連続した１つの焼付け金属膜であり、第１面状部分ＳＥａを構成するメッキ金属膜１２ｂと第２面状部分ＳＥｂを構成するメッキ金属膜１２ｂは連続した１つのメッキ金属膜である。　
焼付け金属膜１２ａは金属粉末を含むペーストを塗布し焼付け処理を施すことによって形成された金属膜であって、焼付け金属膜１２ａに用いられる金属の具体例としては、ニッケル、銅、パラジウム、白金、銀、金、又はこれらの合金が挙げられる。また、メッキ金属膜１２ｂは電解メッキや無電解メッキ等のメッキ法を用いて形成された金属膜であって、メッキ金属膜１２ｂに用いられる金属の具他例としては、スズ、銀、パラジウム、金、又は銅が挙げられる。密着力緩和膜１２ｃはスパッタリングや真空蒸着等の物理的気相成長法（ＰＶＤ）を用いて形成された金属膜であって、密着力緩和膜１２ｃに用いられる金属の具体例としては、スズ、銀、パラジウム、金、又は銅が挙げられる。肝要な点は、密着力緩和膜１２ｃとして、メッキ金属膜１２ｂの内面に対する密着力よりも焼付け金属膜１２ａの外面に対する密着力が低くなるような金属膜を用いることにある。　
次に、図３を引用して、図１及び図２に示した実施形態（コンデンサ１０）によって得られる作用及び効果について説明する。　
前記コンデンサ１０は、各外部電極１２の主として第２面状部分ＳＥｂをハンダ等の接合材３０を介して基板２０の導体パッド２１に電気的に接続することによって該基板２０に実装される。図３に示したように導体パッド２１の端部が各外部電極１２よりも外側に張り出している場合には、各外部電極１２の第１面状部分ＳＥａの外面に接合材３０が濡れ上がることによってフィレット３０ａが形成される。　
この実装状態において熱衝撃等を原因として基板２０に撓みＢＥ（図３の太線矢印を参照）が生じると、この撓みＢＥに基づく応力が導体パッド２１、接合材３０及び外部電極１２を通じてセラミックチップ１１に伝わり、この応力によってセラミックチップ１１の各容量形成層１１ａ及び各保護層１１ｃやセラミックチップ１１内に設けられた各内部電極層１１ｂに亀裂や変形等が発生して、結果的にコンデンサ１０に性能低下、具体的にはキャパシタンス低下等を引き起こす恐れがある。　
ところが、前記コンデンサ１０にあっては、各外部電極１２の第２面状部分ＳＥｂが、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａと、密着力緩和膜１２ｃを介して焼付け金属膜１２ａの外面に成膜されたメッキ金属膜１２ｂによって構成されており、焼付け金属膜１２ａの外面に対するメッキ金属膜１２ｂの密着力が密着力緩和膜１２ｃによって緩和されている。　
そのため、基板２０の撓みＢＥに基づく応力が導体パッド２１、接合材３０及び外部電極１２を通じてセラミックチップ１１に伝わることを、（１）第２面状部分ＳＥｂを構成する密着力緩和膜１２ｃと焼付け金属膜１２ａとの密着を解く作用（図示省略）、加えて（２）第２面状部分ＳＥｂを構成する密着力緩和膜１２ｃがメッキ金属膜１２ｂと一緒に焼付け金属膜１２ａから剥離する作用（図３の剥離ＥＸを参照）、によって抑制することができる。　
つまり、前記コンデンサ１０にあっては、基板２０の撓みＢＥに基づく応力がセラミックチップ１１に伝わることを前記作用（１）又は前記作用（１）及び（２）によって抑制できるため、該応力によってセラミックチップ１１の各容量形成層１１ａ及び各保護層１１ｃやセラミックチップ１１内に設けられた各内部電
極層１１ｂに亀裂や変形等が発生することを極力防止して、コンデンサ１０にキャパシタンス低下等の性能低下が生じることを極力回避することができる。　
この作用及び効果を検証するために、長さ寸法が２．０ｍｍで幅寸法及び高さ寸法が１．２５ｍｍのサンプル（前記コンデンサ１０相当品）を１０個用意してこれらに撓み強度試験を実施した。因みに、各サンプルのセラミックチップ１１の各内部電極層１１ｂを除く部分にはチタン酸バリウムが用いられ、各内部電極層１１ｂにはニッケルが用いられている。また、各サンプルの外部電極１２の焼付け金属膜１２ａにはニッケルが用いられ、メッキ金属膜１２ｂ（電解メッキによって形成）にはスズが用いられ、密着力緩和膜１２ｃ（スパッタリングによって形成）には銅が用いられており、焼付け金属膜１２ａの厚さは５μｍ、メッキ金属膜１２ｂの厚さは３μｍ、密着力緩和膜１２ｃの厚さは０．０５μｍである。　
ここでの撓み強度試験は、サンプルをＪＩＳ－Ｃ－６４８４準拠のガラスエポキシ基板の一面にハンダ付けした後、該ガラスエポキシ基板の一面におけるサンプルハンダ付け箇所から両側４５ｍｍのところを駒で支えた状態でその他面におけるサンプルハンダ付け箇所に相当する部位をジグ（押圧部が曲率半径２３０ｍｍの曲面から成るもの）で０．５ｍｍ／ｓｅｃの一定速度で下側に押圧して変形させ、該変形過程でジグの押し込み量（単位はｍｍ）とサンプルのキャパシタンス低下を測定する試験である。　
試験の結果、ジグの押し込み量が１０ｍｍに達するまでに１２．５％以上のキャパシタンス低下が発生しなかったサンプルは１０個のうち６個もあり、該サンプル１０個の撓み強度（ｍｍ）は略７．４ｍｍを優に超えていることも確認できた。また、試験後のサンプル１０個のガラスエポキシ基板側の第２面状部分ＳＥｂの態様を光学顕微鏡で観察したところ、前記作用（１）又は前記作用（１）及び（２）が生じていることも確認できた。　
一方、比較のために、前記サンプルから密着力緩和膜１２ｃを排除した比較サンプル１０個を用意してこれらに同様の撓み強度試験を実施したところ、ジグの押し込み量が１０ｍｍに達するまでに１２．５％以上のキャパシタンス低下が発生した比較サンプルは１０個のうち１０個であり、該比較サンプル１０個の撓み強度（ｍｍ）の平均値は略３．６ｍｍであって前記７．４ｍｍよりも低いことも確認できた。　
次に、図４～図１１を個別に引用して、図１及び図２に示した実施形態（コンデンサ１０）の第１～第８変形例について説明する。　
［第１変形例（図４）］　この第１変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-1の第１面状部分ＳＥａが、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａ-1と、焼付け金属膜１２ａ-1の外面に成膜されたメッキ金属膜１２ｂ-2によって構成されている点・外部電極１２-1の第２面状部分ＳＥｂ及び境界部分ＳＥｃが、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａ-1と、密着力緩和膜１２ｃ-1を介して焼付け金属膜１２ａ-1の外面に成膜されたメッキ金属膜１２ｂ-1によって構成されている点において、即ち、密着力緩和膜１２ｃ-1を第２面状部分ＳＥｂのみならず境界部分ＳＥｃにまでも及ぶように設けた点において構造を異にする。　
この第１変形例であっても、前記作用（１）又は前記作用（１）及び（２）と同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
［第２変形例（図５）］　この第２変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-2の第１面状部分ＳＥａ、第２面状部分ＳＥｂ及び境界部分ＳＥｃが、セラミックチップ１１の外面に成膜された焼付け金属膜１２ａ-2と、密着力緩和膜１２ｃ-2を介して焼付け金属膜１２ａ-2の外面に成膜されたメッキ金属膜１２ｂ-2によって構成されている点において、即ち、密着力緩和膜１２ｃ-2を第２面状部分ＳＥｂのみならず境界部分ＳＥｃ及び第１面状部分ＳＥａにまで及ぶように設けた点において構造を異にする。　
この第２変形例であっても、前記作用（１）又は前記作用（１）及び（２）と同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
尚、前記第２変形例では、外部電極１２-2の第１面状部分ＳＥａ、第２面状部分ＳＥｂ及び境界部分ＳＥｃにおいて焼付け金属膜１２ａ-2とメッキ金属膜１２ｂ-2が直接密着する箇所がないため、前記作用（２）に伴って極端に剥離箇所が広がると外部電極１２-2の内部導通性が低下する恐れがある。　
このような恐れがある場合には、図５に示したように外部電極１２-2の第１面状部分ＳＥａ及び境界部分ＳＥｃにおける焼付け金属膜１２ａ-2と密着力緩和膜１２ｃ-2との間に、該焼付け金属膜１２ａ-2と密着力緩和膜１２ｃ-2との密着力を強化するための密着力強化層１２ｄを介在させるか、或いは、外部電極１２-2の第１面状部分ＳＥａにおける焼付け金属膜１２ａ-2と密着力緩和膜１２ｃ-2との間に、該焼付け金属膜１２ａ-2と密着力緩和膜１２ｃ-2との密着力を強化するための密着力強化層１２ｄを介在させる（図示省略）と良い。この密着力強化膜１２ｄはスパッタリングや真空蒸着等の物理的気相成長法（ＰＶＤ）や化学的気相成長法（ＣＶＤ）を用いて形成された金属膜であって、密着力強化膜１２ｄに用いられる金属の具体例としては、チタン、クロム、モリブデン、タングステン、又は鉄が挙げられる。また、この密着力強化層１２ｄを介在させる場合には、焼付け金属膜１２ａ-2の外面に対する密着力を極力高めるために、密着力強化膜１２ｄを焼付け金属膜１２ａ-2の外面に成膜する前に該金属膜１２ａ-2の外面の成膜箇所に逆スパッタ等のクリーニング処理を行うことが好ましい。　
［第３変形例（図６）］　この第３変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-3の第２面状部分ＳＥｂにおける焼付け金属膜１２ａ-3の長さ寸法をメッキ金属膜１２ｂ-3及び密着力緩和膜１２ｃ-3の長さ寸法よりも短くした点において、即ち、メッキ金属膜１２ｂ-3の端部が密着力緩和膜１２ｃ-3を介してセラミックチップ１１の外面に成膜されている点において構造を異にする。　
この第３変形例であっても、密着力緩和膜１２ｃ-3のセラミックチップ１１の外面に対する密着力は焼付け金属膜１２ａ-3の外面に対する密着力と同じように低いため、前記作用（１）又は前記作用（１）及び（２）のと同様の作用の他に、（３）第２面状部分ＳＥｂを構成する密着力緩和膜１２ｃ-3とセラミックチップ１１との密着を解く作用、加えて（４）第２面状部分ＳＥｂを構成する密着力緩和膜１２ｃ-3がメッキ金属膜１２ｂ-3と一緒にセラミックチップ１１から剥離する作用（図示省略）を得て、先に述べた効果と同等の効果を得ることができる。　
［第４変形例（図７）］　この第４変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-4の第２面状部分ＳＥｂが、密着力緩和膜１２ｃ-4を介してセラミックチップ１１の外面に成膜されたメッキ金属膜１２ｂ-4によって構成されている点において、即ち、焼付け金属膜１２ａ-4を第１面状部分ＳＥａ及び境界部分ＳＥｃのみに設けた点において構造を異にする。　
この第４変形例であっても、前記作用（３）又は前記作用（３）及び（４）と略同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
［第５変形例（図８）］　この第５変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-4の第２面状部分ＳＥｂ及び境界部分ＳＥｃが、密着力緩和膜１２ｃ-5を介してセラミックチップ１１の外面に成膜されたメッキ金属膜１２ｂ-5によって構成されている点において、即ち、焼付け金属膜１２ａ-5を第１面状部分ＳＥａのみに設けた点において構造を異にする。　
この第５変形例であっても、前記作用（３）又は前記作用（３）及び（４）と略同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
［第６変形例（図９）］　この第６変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-6の第２面状部分ＳＥａが、セラミックチップ１１の高さ寸法を規定する面上の一方のみ（図９における下側）に設けられている点・外部電極１２-6が、略矩形輪郭の１つの第１面状部分ＳＥａと略矩形輪郭の１つの第２面状部分ＳＥｂとが連続した形状となっていて、その高さ方向に沿う断面形が略Ｌ字形である点において構造を異にする。因みに、外部電極１２-6の第１面状部分ＳＥａ及び境界部分ＳＥｃは、焼付け金属膜１２ａ-6及びメッキ金属膜１２ｂ-6によって構成され、第２面状部分ＳＥｂは、焼付け金属膜１２ａ-6、メッキ金属膜１２ｂ-6及び密着力緩和膜１２ｃ-6によって構成されている。　
この第６変形例であっても、前記作用（１）又は前記作用（１）及び（２）と同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
［第７変形例（図１０）］　この第７変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-7の第２面状部分ＳＥｂが、セラミックチップ１１の高さ寸法を規定する面上の一方のみ（図１０における下側）に設けられている点・外部電極１２-7が、略矩形輪郭の１つの第１面状部分ＳＥａと略矩形輪郭の１つの第２面状部分ＳＥｂとが連続した形状となっていて、その高さ方向に沿う断面形が略Ｌ字形である点・外部電極１２-7の第２面状部分ＳＥｂが、密着力緩和膜１２ｃ-7を介してセラミックチップ１１の外面に成膜されたメッキ金属膜１２ｂ-7によって構成されている点において構造を異にする。因みに、外部電極１２-7の第１面状部分ＳＥａ及び境界部分ＳＥｃは、焼付け金属膜１２ａ-7及びメッキ金属膜１２ｂ-7によって構成されている。　
この第７変形例であっても、前記作用（３）又は前記作用（３）及び（４）と略同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
［第８変形例（図１１）］　この第８変形例は、図１及び図２に示した実施形態（コンデンサ１０）と、・外部電極１２-8の第２面状部分ＳＥｂ及び境界部分ＳＥｃが、セラミックチップ１１の高さ寸法を規定する面上の一方のみ（図１１における下側）に設けられている点・外部電極１２-8が、略矩形輪郭の１つの第１面状部分ＳＥａと略矩形輪郭の１つの第２面状部分ＳＥｂとが連続した形状となっていて、その高さ方向に沿う断面形が略Ｌ字形である点・外部電極１２-8の第２面状部分ＳＥｂ及び境界部分ＳＥｃが、密着力緩和膜１２ｃ-8を介してセラミックチップ１１の外面に成膜されたメッキ金属膜１２ｂ-8によって構成されている点において構造を異にする。因みに、外部電極１２-8の第１面状部分ＳＥａは、焼付け金属膜１２ａ-8及びメッキ金属膜１２ｂ-8によって構成されている。　
この第８変形例であっても、前記作用（３）又は前記作用（３）及び（４）と略同等の作用を得て、先に述べた効果と同等の効果を得ることができる。　
次に、図１及び図２に示した実施形態（コンデンサ１０）と図４～図１１に示した第１～第８変形例で共通の変形事項について説明する。　
［第１変形事項］　複数の内部電極層１１ｂの端がセラミックチップ１１の幅寸法を規定する面で露出する場合（複数の内部電極層１１ｂの向きが上から見て９０度異なる場合）は、外部電極１２及び１２-1～１２-5の１つの第１面状部分ＳＥａをセラミックチップ１１の幅寸法を規定する面上に位置させ、これと連続するように４つの第２面状部分ＳＥｂのうちの２つをセラミックチップ１１の高さ寸法を規定する面上の両方に位置させ、且つ、残りの２つをセラミックチップ１１の長さ寸法を規定する面上の両方に位置させれば良い。この場合の外部電極も、略矩形輪郭の１つの第１面状部分ＳＥａと略４角筒状を成す４つの第２面状部分ＳＥｂとが
連続した形状となるため、外部電極１２及び１２-1～１２-5と同様に、その高さ方向に沿う断面形は略コ字形となる。　
［第２変形事項］　複数の内部電極層１１ｂの端がセラミックチップ１１の幅寸法を規定する面で露出する場合（複数の内部電極層１１ｂの向きが上から見て９０度異なる場合）は、外部電極１２-6～１２-8の１つの第１面状部分ＳＥａをセラミックチップ１１の幅寸法を規定する面上に位置させ、これと連続するように１つの第２面状部分ＳＥｂをセラミックチップ１１の高さ寸法を規定する面上の一方に位置させれば良い。この場合の外部電極も、略矩形輪郭の１つの第１面状部分ＳＥａと略矩形輪郭の１つの第２面状部分ＳＥｂとが連続した形状となるため、外部電極１２-6～１２-8と同様に、その高さ方向に沿う断面形が略Ｌ字形となる。　
［第３変形事項］　各外部電極１２及び１２-1～１２-5の第２面状部分ＳＥｂをセラミックチップ１１の高さ寸法を規定する面上の両方のみに位置する２つとしても良い。この場合の外部電極は、略矩形輪郭の１つの第１面状部分ＳＥａと略矩形輪郭の２つの第２面状部分ＳＥｂとが連続した形状となり、その高さ方向に沿う断面形は略コ字形となる。　
また、複数の内部電極層１１ｂの端がセラミックチップ１１の幅寸法を規定する面で露出する場合（複数の内部電極層１１ｂの向きが上から見て９０度異なる場合）は、前段落で述べた外部電極の１つの第１面状部分ＳＥａをセラミックチップ１１の幅寸法を規定する面上に位置させれば、高さ方向に沿う断面形が略コ字形となる外部電極が得られる。　
［第４変形事項］　メッキ金属膜１２ｂ及び１２ｂ-1～１２ｂ-8の外面に別のメッキ金属膜を成膜したものを外部電極としても良い。この別のメッキ金属膜は１つに限らず２つ以上であっても構わないが、最外膜のメッキ金属膜の材料とその内側のメッキ金属膜の材料を異ならせることが好ましい。因みに、最も外側のメッキ金属膜に用いられる金属の具体例としては、スズ、銀、パラジウム、金、又は銅が挙げられ、その内側のメッキ金属膜に用いられる金属の具体例としては、白金、銀、パラジウム、クロム、金、銅、又はニッケルが挙げられる。　
［第５変形事項］　密着力緩和膜１２ｃ及び１２ｃ-1～１２ｃ-8として物理的気相成長法（ＰＶＤ）を用いて形成された金属膜を示したが、メッキ金属膜１２ｂ及び１２ｂ-1～１２ｂ-8が成膜される面（焼付け金属膜の外面又はセラミックチップの外面）に対する該メッキ金属膜の密着力を緩和できるものであれば前記金属膜以外のものも使用できる。例えば、シリカやポリイミド等の非金属材料を膜状に形成したものを前記密着力緩和膜として用いても、先に述べた効果と同等の効果を得ることができる。　
以上、積層セラミックコンデンサを例として本発明の特徴及び効果等を説明したが、部品本体としてセラミックチップを用いたコンデンサ以外のセラミック電子部品、例えばインダクタやレジスタ等に本発明を適用しても、外部電極によって基板の撓みに基づく応力がセラミックチップに伝わることを抑制して、セラミックチップのセラミック部分やセラミックチップの内外に設けられた導体部分に亀裂や変形等が発生すること、ひいてはセラミック電子部品に性能低下を生じることを極力回避することができる。　
また、外部電極１２-6～１２-8と前記第２変形事項で述べた外部電極のような断面形が略Ｌ字形の外部電極の場合、並びに、前記第３変形事項で述べた外部電極のような断面形が略コ字形の外部電極の場合は、セラミックチップの内外に設けられた導体部分の態様に応じて、略直方体状のセラミックチップの外面に３個以上の外部電極を設けることが可能であるが、このような場合でも該各外部電極によって基板の撓みに基づく応力がセラミックチップに伝わることを抑制できる。
１０…積層セラミックコンデンサ、１１…セラミックチップ、１１ａ…容量形成層、１１ｂ…内部電極層、１１ｃ…保護層、１２，１２-1～１２-8…外部電極、ＳＥａ…第１面状部分、ＳＥｂ…第２面状部分、ＳＥｃ…境界部分、１２ａ，１２ａ-1～１２ａ-8…焼付け金属膜、１２ｂ，１２ｂ-1～１２ｂ-8…メッキ金属膜、１２ｃ，１２ｃ-1～１２ｃ-8…密着力緩和膜。

Claims (8)

  1. 略直方体状のセラミックチップの長さ寸法又は幅寸法を規定する面上に位置する１つの第１面状部分と、前記セラミックチップの少なくとも高さ寸法を規定する面上に位置し前記第１面状部分と連続する少なくとも１つの第２面状部分と、を有する２個以上の外部電極を備えたセラミック電子部品であって、　前記第２面状部分は、メッキ金属膜と、前記メッキ金属膜が成膜される面に対する該メッキ金属膜の密着力を緩和するための密着力緩和膜と、を少なくとも含んでいる、　ことを特徴とするセラミック電子部品。
  2. 前記第２面状部分は、前記セラミックチップの外面に成膜された焼付け金属膜と、前記密着力緩和膜を介して前記焼付け金属膜の外面に成膜された前記メッキ金属膜によって構成されている、　ことを特徴とする請求項１に記載のセラミック電子部品。
  3. 前記第２面状部分は、前記密着力緩和膜を介して前記セラミックチップの外面に成膜された前記メッキ金属膜によって構成されている、　ことを特徴とする請求項１に記載のセラミック電子部品。
  4. 前記密着力緩和膜は、前記メッキ金属膜の内面に対する密着力よりも前記焼付け金属膜の外面又は前記セラミックチップの外面に対する密着力が低い金属膜である、　ことを特徴とする請求項２又は３に記載のセラミック電子部品。
  5. 前記第１面状部分は、前記セラミックチップの外面に成膜された焼付け金属膜と、前記焼付け金属膜の外面に成膜された前記メッキ金属膜によって構成されている、　ことを特徴とする請求項１～４の何れか１項に記載のセラミック電子部品。
  6. 前記メッキ金属膜の外面に、別のメッキ金属膜が成膜されている、　ことを特徴とする請求項１～５の何れか１項に記載のセラミック電子部品。
  7. 前記第２面状部分は４つ又は２つであり、前記２個以上の外部電極の高さ方向に沿う断面形は略コ字形である、　ことを特徴とする請求項１～６の何れか１項に記載のセラミック電子部品。
  8. 前記第２面状部分は１つであり、前記２個以上の外部電極の高さ方向に沿う断面形は略Ｌ字形である、　ことを特徴とする請求項１～６の何れか１項に記載のセラミック電子部品。
PCT/JP2014/057053 2013-04-03 2014-03-17 セラミック電子部品 WO2014162854A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/781,017 US9837213B2 (en) 2013-04-03 2014-03-17 Ceramic electronic component
CN201480019334.1A CN105103250B (zh) 2013-04-03 2014-03-17 陶瓷电子部件
KR1020157023427A KR101768862B1 (ko) 2013-04-03 2014-03-17 세라믹 전자 부품

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013077490A JP6106009B2 (ja) 2013-04-03 2013-04-03 セラミック電子部品
JP2013-077490 2013-04-03

Publications (1)

Publication Number Publication Date
WO2014162854A1 true WO2014162854A1 (ja) 2014-10-09

Family

ID=51658154

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/057053 WO2014162854A1 (ja) 2013-04-03 2014-03-17 セラミック電子部品

Country Status (5)

Country Link
US (1) US9837213B2 (ja)
JP (1) JP6106009B2 (ja)
KR (1) KR101768862B1 (ja)
CN (1) CN105103250B (ja)
WO (1) WO2014162854A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442408B2 (en) 2014-11-28 2016-09-13 Canon Kabushiki Kaisha Member for electrophotography, method for producing the same, and image forming apparatus
JP2018032788A (ja) 2016-08-25 2018-03-01 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
IL250305B (en) * 2017-01-26 2021-02-28 Vishay Israel Ltd Electronic component with flexible terminal
JP6791068B2 (ja) * 2017-08-29 2020-11-25 株式会社村田製作所 コイル部品およびコイル部品付き実装基板
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7221616B2 (ja) * 2018-08-27 2023-02-14 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の製造方法および電子部品実装回路基板
JP7065735B2 (ja) * 2018-09-07 2022-05-12 太陽誘電株式会社 積層セラミック電子部品
JP2019009463A (ja) * 2018-09-14 2019-01-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6939762B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
KR20190116166A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층형 커패시터
JP2022085196A (ja) * 2020-11-27 2022-06-08 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022155186A (ja) * 2021-03-30 2022-10-13 株式会社村田製作所 インダクタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888138A (ja) * 1994-09-16 1996-04-02 Murata Mfg Co Ltd セラミック電子部品
JPH11162771A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP2012094585A (ja) * 2010-10-25 2012-05-17 Tdk Corp 電子部品及び電子部品の製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678234B2 (ja) * 2002-07-25 2005-08-03 株式会社村田製作所 積層型圧電部品の製造方法、及び積層型電子部品
JP4110978B2 (ja) * 2003-01-24 2008-07-02 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4310585B2 (ja) * 2003-02-21 2009-08-12 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP5082919B2 (ja) * 2008-02-25 2012-11-28 Ｔｄｋ株式会社 電子部品の実装構造
JP5532581B2 (ja) 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011134875A (ja) * 2009-12-24 2011-07-07 Tdk Corp 電子部品の製造方法
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888138A (ja) * 1994-09-16 1996-04-02 Murata Mfg Co Ltd セラミック電子部品
JPH11162771A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP2012094585A (ja) * 2010-10-25 2012-05-17 Tdk Corp 電子部品及び電子部品の製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品

Also Published As

Publication number Publication date
US20160042868A1 (en) 2016-02-11
JP6106009B2 (ja) 2017-03-29
CN105103250A (zh) 2015-11-25
KR20150112023A (ko) 2015-10-06
US9837213B2 (en) 2017-12-05
JP2014203910A (ja) 2014-10-27
CN105103250B (zh) 2018-07-17
KR101768862B1 (ko) 2017-08-17

Similar Documents

Publication Publication Date Title
WO2014162854A1 (ja) セラミック電子部品
JP4747604B2 (ja) セラミック電子部品
JP6372067B2 (ja) セラミック電子部品
US7466538B2 (en) Multilayer ceramic electronic device
KR102443777B1 (ko) 칩형 전자 부품
JP2008181956A (ja) セラミック電子部品
JP5239236B2 (ja) 電子部品およびその製造方法
JP6286914B2 (ja) セラミック電子部品
JPWO2006098092A1 (ja) 積層セラミックコンデンサ
JP2013069713A (ja) チップ型電子部品及びチップ型電子部品の製造方法
KR102189804B1 (ko) 적층 전자부품 및 적층 전자부품 실장 기판
JP6866678B2 (ja) 電子部品
JP2016051778A (ja) 金属−セラミックス接合基板
JP2015083321A (ja) 圧電コンポーネントに外部電極を接合するためのはんだ材料、及びはんだ材料を有する圧電コンポーネント
JP2002203737A (ja) 積層セラミック電子部品及びその製造方法
JPH08203771A (ja) セラミック電子部品
JP2008166666A (ja) セラミック電子部品
US10262802B2 (en) Capacitor and method for manufacturing same
JP2006310618A (ja) セラミック電子部品及びその製造方法
JPH11233370A (ja) セラミックコンデンサ
WO2012114818A1 (ja) セラミック電子部品、及びセラミック電子部品の設計方法
JP2007234654A (ja) セラミック電子部品及びその製造方法
WO2012108122A1 (ja) コンデンサアレイ、及び、コンデンサアレイの実装方法
JP2023099275A (ja) セラミック電子部品
JP2015185746A (ja) 電子部品の実装構造体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480019334.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14778259

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157023427

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14781017

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14778259

Country of ref document: EP

Kind code of ref document: A1