JP2007234654A - セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】 基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくいセラミック電子部品を提供する。
【解決手段】 セラミック電子部品１０ａのセラミック素体１２の各端面１２ａ上には、端子電極１５が形成されている。これらの端面は、側面１２ｂ〜１２ｅによって連結されている。各端子電極は、セラミック素体の側面の上方に延在する側方部１５ｂ〜１５ｅを有している。これらの側方部とセラミック素体の側面との間には、空間１８が形成されている。
【選択図】 図２

Description

この発明は、セラミック素体を有する電子部品と、その製造方法に関する。

セラミック素体の両端部に端子電極が設けられたセラミック電子部品が知られている。セラミック電子部品の典型的な例は、積層セラミックコンデンサである。セラミック電子部品は、しばしば半田付けによって基板上に実装される。通常、基板とセラミック素体とは熱膨張係数に差があるため、温度の上昇及び下降を繰り返す熱衝撃においてセラミック電子部品に応力が加わり、セラミック電子部品の破壊を生じやすい。

この問題を解決するため、下記の特許文献１〜３には、セラミック素体の両端部に付着した端子電極上に導電性樹脂層が形成された積層セラミックコンデンサが開示されている。このコンデンサを基板に実装する場合、基板とセラミック素体との間に導電性樹脂層が介在することになる。樹脂層は柔軟性が高いので、熱衝撃によって基板からセラミック素体に加わる応力を緩和し、セラミック素体のクラック（割れ）を起こりにくくする。
特開平１１−２１９８４９号公報 特開平５−１４４６６５号公報 特開２００３−３１８０５９号公報

近年では、環境問題を考慮して、鉛フリーの半田がセラミック電子部品の製造や実装に使用されることが多い。ところが、本発明者の研究によれば、鉛フリー半田を用いてセラミック電子部品を基板上に半田付けし、熱衝撃を与えると、セラミック素体よりも、むしろ半田にクラックが生じやすいことが分かった。半田はセラミック素体よりも脆いので、従来技術の導電性樹脂層では、熱衝撃による半田のクラックを防止することは困難である。

そこで、本発明は、基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくいセラミック電子部品を提供することを課題とする。

本発明の一つの側面は、セラミック電子部品に関する。このセラミック電子部品は、相対向する二つの端面、並びに当該二つの端面を連結する側面を有するセラミック素体と、セラミック素体の各端面上に形成された端子電極とを備えている。各端子電極は、セラミック素体の各端面に付着した中央部と、この中央部からセラミック素体の側面の上方に延在する側方部とを有している。各端子電極の側方部は、セラミック素体の側面から離間している。

このセラミック電子部品では、端子電極の側方部とセラミック素体の側面との間に空間が形成されている。端子電極を基板に半田付けすれば、熱衝撃によって基板が湾曲したときに半田に加わる応力が上記の空間によって緩和される。したがって、本発明のセラミック電子部品は、基板に半田付けされた状態で熱衝撃を受けても、半田にクラックを発生させにくい。

このセラミック電子部品は、各端子電極を覆うメッキ膜を更に備えていてもよい。このメッキ膜によって、端子電極を湿気から保護することができる。

本発明の別の側面は、セラミック電子部品の製造方法に関する。この方法は、相対向する二つの端面、並びに当該二つの端面を連結する側面を有するセラミック素体を用意し、当該側面のうち各端面に隣接する部分に樹脂膜を形成する工程と、セラミック素体の各端面及び樹脂膜上に導電性ペーストを塗布する工程と、樹脂膜を熱分解すると共に導電性ペーストを焼成して、セラミック素体の側面との間に空間を有する端子電極を形成する工程とを備えている。

樹脂膜の上に導電性ペーストを塗布した後、樹脂膜を熱分解することにより、セラミック素体の側面との間に空間を有する端子電極を効率良く形成できる。この端子電極を基板に半田付けすれば、熱衝撃によって基板が湾曲したときに半田に加わる応力が上記の空間によって緩和される。したがって、本発明の方法によれば、基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくいセラミック電子部品を製造することができる。

この方法は、各端子電極をメッキする工程を更に備えていてもよい。メッキによって端子電極の表面に形成される金属膜により、端子電極を湿気から保護することができる。端子電極の表面のうちセラミック素体の側面と対向する部分は、端子電極の外側から見たときに端子電極に隠れているが、メッキ法は金属原子を端子電極に吸引するので、このような隠れた部分にも金属膜を形成することができる。

本発明によれば、基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくいセラミック電子部品を提供することができる。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

第１実施形態
図１は、第１の実施形態に係るセラミック電子部品を示す斜視図であり、図２は、図１の２−−２線に沿った断面図であり、図３は、図１の３−３線に沿った断面図である。本実施形態のセラミック電子部品は、積層セラミックコンデンサである。この積層セラミックコンデンサ１０ａは、直方体状のセラミック素体１２と、セラミック素体１２の両端部に形成された一対の端子電極１５を有している。

図２及び図３に示されるように、セラミック素体１２の両端面１２ａは、セラミック素体１２の長手方向に沿って相対向している。これら二つの端面１２ａは、第１側面１２ｂ、第２側面１２ｃ、第３側面１２ｄ及び第４側面１２ｅによって連結されている。第１側面１２ｂと第２側面１２ｃ、第３側面１２ｄと第４側面１２ｅは、それぞれ相対向している。

セラミック素体１２は、セラミック誘電体２２中に第１内部電極２３と第２内部電極２４が埋設された構造を有している。これらの内部電極２３、２４は、共に方形平板状であり、誘電体２２を介して交互に重ね合わされている。内部電極２３の一端は、セラミック素体１２の一方の端面１２ａに露出し、その端面１２ａ上に形成された端子電極１５に接続されている。また、内部電極２４の一端は、セラミック素体１２の他方の端面１２ａに露出し、その端面１２ａ上に形成された端子電極１５に接続されている。

各端子電極１５は、セラミック素体１２の各端面１２ａを全面的に覆い、更にその一部がセラミック素体１２の第１〜第４側面１２ｂ〜１２ｅの上方に延びている。以下では、端子電極１５のうちセラミック素体１２の端面１２ａ上に形成された部分１５ａを「中央部」、第１側面１２ｂ上に形成された部分１５ｂを「第１側方部」、第２側面１２ｃ上に形成された部分１５ｃを「第２側方部」、第３側面１２ｄ上に形成された部分１５ｄを「第３側方部」、第４側面１２ｅ上に形成された部分１５ｅを「第４側方部」と呼ぶ。セラミック素体１２中の内部電極２３、２４は、中央部１５ａと接触している。

第１側方部１５ｂは、セラミック素体１２の第１側面１２ｂのうち端面１２ａに隣接する部分を覆っている。同様に、側方部１５ｃ、１５ｄ及び１５ｅは、それぞれ側面１２ｃ、１２ｄ及び１２ｅのうち端面１２ａに隣接する部分を覆っている。これらの側方部１５ｂ、１５ｃ、１５ｄ及び１５ｅは、それぞれ側面１２ｂ、１２ｃ、１２ｄ及び１２ｅから離間している。したがって、これらの側方部とこれらの側面との間には空間１８が生じている。

図２及び図３に示されるように、各端子電極１５の表面は内側メッキ膜１６によって覆われており、内側メッキ膜１６の表面は外側メッキ膜１７によって覆われている。これらのメッキ膜は、端子電極１５を湿気から保護する。これらのメッキ膜は、異なる金属から構成されており、各金属は合金であってもよい。内側メッキ膜１６は、側方部１５ｂ〜１５ｅの表面のうちセラミック素体１２の側面１２ｂ〜１２ｅに対向する部分（空間１８に隣接する部分）までも覆っている。これにより、端子電極１５を湿気から良好に保護することができる。

以下では、図４〜図６を参照しながら、積層セラミックコンデンサ１０ａの製造方法を説明する。ここで、図４〜図６は、積層セラミックコンデンサ１０ａの製造工程を示す断面図である。

まず、セラミックグリーンシートの表面に、内部電極となるべき電極パターンを形成し、その上に別のセラミックグリーンシートを重ね合わせ、その表面に別の内部電極となるべき電極パターンを形成するという工程を繰り返す。こうして得られたセラミックグリーンシートの積層体を焼成し、セラミック素体１２を形成する。

次に、図４に示されるように、セラミック素体１２の側面１２ｂ〜１２ｅ上のうち少なくとも各端面１２ａに隣接する部分に樹脂ペーストを塗布し、これを乾燥させて樹脂膜２５を形成する。本実施形態では、各樹脂膜２５は方形環状である。

この後、図５に示されるように、セラミック素体１２の両端部に、端子電極１５の原料となる導電性ペースト２１を塗布する。この導電性ペースト２１は、例えば、ガラスを含有する金属ペーストである。導電性ペーストは、端面１２ａの全面に塗布されると共に、樹脂膜２５上にも塗布される。ただし、セラミック素体１２の側面１２ｂ〜１２ｅに導電性ペーストが付着しないようにすることが好ましい。導電性ペーストの塗布は、セラミック素体１２の両端部を導電性ペーストに浸漬することにより行ってもよい。

続いて、導電性ペースト２１を乾燥させた後、第１の温度でセラミック素体１２を加熱し、樹脂膜２５を熱分解した後、より高い第２の温度でセラミック素体１２を加熱して導電性ペースト２１を焼成し、端子電極１５を得る（図６を参照）。樹脂膜２５の熱分解により、樹脂膜２５が存在していた箇所に空間１８が形成される。

次に、電解メッキ等の湿式メッキ法を用いて、端子電極１５の表面に内側メッキ膜１６を形成し、続いて、同様のメッキ法を用いて、内側メッキ膜１６の表面上に外側メッキ膜１７を形成する。こうして、本実施形態の積層セラミックコンデンサ１０ａが得られる。

図６に示されるように、端子電極１５の表面のうちセラミック素体１２の側面１２ｂ〜１２ｅと対向する部分は、端子電極１５の外側から見たときに側方部１５ｂ〜１５ｅに隠れている。しかし、メッキ法は金属原子を端子電極１５の表面に吸引するので、図２及び図３に示されるように、このような隠れた部分にも金属膜を形成することができる。これにより、端子電極１５を湿気から適切に保護することができる。

以下では、図７を参照しながら、本実施形態の効果を説明する。ここで、図７は、積層セラミックコンデンサ１０ａを基板２６上に実装した様子を示す概略断面図である。実装の際、端子電極１５は、基板２６上の導電ランド（図示せず）に半田２８を用いて半田付けされる。

近年では、環境問題を考慮して、半田２８として鉛フリーの半田がしばしば使用される。ところが、本発明者の研究によれば、鉛フリー半田を用いてセラミック電子部品を基板上に半田付けし、熱衝撃を与えると、セラミック電子部品のセラミック素体よりも、むしろ半田にクラックが生じやすいことが分かった。

本実施形態の積層セラミックコンデンサ１０ａは、鉛フリーの半田２８によって基板２６に半田付けされても、熱衝撃によるクラックを半田２８に生じさせにくい。これは、セラミック素体１２の側面１２ｂ〜１２ｅと端子電極１５との間に空間１８が形成されているためである。基板２６及び積層セラミックコンデンサ１０ａが熱衝撃を受けると、基板２６とセラミック素体１２との熱膨張係数の違いから、基板２６が湾曲する可能性がある。このとき、空間１８は、半田２８に加わる応力を緩和するクッションとして働く。これにより、半田２８にクラックが起こりにくくなる。

例えば、空間１８が存在せず、端子電極１５の側方部１５ｂ〜１５ｅがセラミック素体１２の側面１２ｂ〜１２ｅに直接接合されている場合を考える。この場合、基板２６が湾曲すると、側方部１５ｂ〜１５ｅはセラミック素体１２に圧縮応力または引張応力を加える。この応力の反作用として、半田２８にも応力が加わる。これが半田２８にクラックを生じさせる原因となる。

これに対し、本実施形態では、端子電極１５の側方部１５ｂ〜１５ｅとセラミック素体１２の側面１２ｂ〜１２ｅとの間に空間１８が形成されているので、熱衝撃によって基板２６が湾曲したときに、側方部１５ｂ〜１５ｅからセラミック素体１２に応力が加わりにくい。この結果、半田２８に加わる応力が緩和され、半田２８にクラックが起こりにくくなる。

更に、図７では、端子電極１５の第２側方部１５ｃが基板２６に半田付けされているが、他の側方部１５ｂ、１５ｄまたは１５ｅを基板２６に半田付けしても、同じようにクラック抑制効果が得られる。空間１８がセラミック素体１２の四つの側面１２ｂ〜１２ｅ上に配置されているので、積層セラミックコンデンサ１０ａを基板２６上に実装する際、どの側面を基板２６に向けてもよい。このように、積層セラミックコンデンサ１０ａは、実装方向の自由度が高く、したがって、基板２６への実装が容易である。

第２実施形態
図８は、第２の実施形態に係るセラミック電子部品を示す断面図である。本実施形態のセラミック電子部品も、積層セラミックコンデンサである。この積層セラミックコンデンサ１０ｂは、第１実施形態の積層セラミックコンデンサ１０ａにおいて端子電極１５と内側メッキ膜１６の間に導電性樹脂層２０を追加した構成を有する。他の構成は、積層セラミックコンデンサ１０ａと同様である。

以下では、積層セラミックコンデンサ１０ｂの製造方法を説明する。積層セラミックコンデンサ１０ｂは、第１実施形態と同様の手順でセラミック素体１２上に端子電極１５を形成した後、導電性樹脂ペーストを端子電極１５に塗布する。この導電性樹脂ペーストは、金属と熱硬化性樹脂を含んでいる。続いて、導電性樹脂ペーストを乾燥させた後、加熱して硬化させ、導電性樹脂層２０を形成する。

なお、通常の塗布では、導電性樹脂ペーストは側方部１５ｂ〜１５ｅの内面に付着しにくいので、図８に示されるように、導電性樹脂層２０は側方部１５ｂ〜１５ｅの内面上に及んでいない。ただし、この内面が導電性樹脂層２０によって覆われていても構わない。

この後、湿式メッキ法を用いて、導電性樹脂層２０及び側方部１５ｂ〜１５ｅの内面上に内側メッキ膜１６及び外側メッキ膜１７を順次に形成する。こうして、積層セラミックコンデンサ１０ｂが得られる。

積層セラミックコンデンサ１０ｂは、第１実施形態と同じ効果に加えて、次のような効果を奏する。すなわち、端子電極１５と内側メッキ膜１６の間に介在する導電性樹脂層１６は柔軟なので、積層セラミックコンデンサ１０ｂを基板２６に半田付けしたときに、この導電性樹脂層１６は半田に加わる応力を緩和する。これにより、半田のクラックがいっそう起こりにくくなる。

本発明者は、実施例として、第２実施形態の製造方法により積層セラミックコンデンサ１０ｂを実際に製造すると共に、比較例として、空間１８を有さない積層セラミックコンデンサを製造し、両者に熱衝撃を加えてクラックの発生の有無を調べた。

実施例を製造する際は、樹脂膜２５用の樹脂ペーストとして、樹脂材料であるエチルセルロースを溶剤であるテルピネオールと混合し、溶解したものを使用した。また、端子電極１５用の導電性ペースト２１としては、Ａｇとガラスフリットを主成分とするものを使用した。樹脂膜２５を形成したセラミック素体１２の両端部に、この導電性ペースト２１を塗布して、乾燥させた。続いて、セラミック素体１２を５００℃の温度下で２時間保持して樹脂膜２５を熱分解し、その後、温度を８００℃まで上昇させ、その温度下でセラミック素体１２を更に１時間保持した。この２段階の加熱処理により導電性ペースト２１を焼成し、端子電極１５を形成した。

次いで、端子電極１５に導電性樹脂ペーストを塗布する。本実施例で使用する導電性樹脂ペーストは、平均粒径１μｍの粒状Ａｇ粉末を３５ｗｔ％、平均粒径１０μｍのフレーク状Ａｇ粉末を３５ｗｔ％、エポキシ樹脂を１２ｗｔ％、溶剤を１８ｗｔ％の濃度でそれぞれ含んでいる。この導電性樹脂ペーストを端子電極１５の表面に塗布し、乾燥させた後、２００℃の温度下で６０分間加熱して硬化させ、導電性樹脂層２０を形成した。この後、電解メッキ法により、内側メッキ膜１６としてＮｉ膜を、外側メッキ膜１７としてＳｎ膜を順次に形成し、実施例の積層セラミックコンデンサを得た。

一方、比較例は、樹脂膜２５の形成工程を省くほかは実施例と同様の方法で製造した。この比較例では、端子電極の側方部がセラミック素体の側面に直接接合されている。

本発明者は、実施例及び比較例の積層セラミックコンデンサを５０個ずつ製造し、その各々について熱衝撃特性を調べた。具体的には、各コンデンサをガラスエポキシ基板に鉛フリー半田を用いてリフロー半田付けしたサンプルを用意し、各サンプルの熱衝撃特性を調べた。熱衝撃の一つのサイクルでは、−５５℃の温度下にサンプルを３０分間置いた後、温度を１２５℃まで上昇させ、サンプルを更に３０分間置く。次のサイクルでは、温度を１２５℃から−５５℃まで下降させ、サンプルを３０分間置き、その後、温度を１２５℃まで上昇させて更に３０分間置く。本発明者は、１０００サイクル、２０００サイクル及び３０００サイクル後の各サンプルの断面を観察し、半田クラックの発生の有無を調べた。この結果を以下の表に示す。

この表において、「ｎ／５０」は５０個のサンプルのうちｎ個に半田クラックが生じたことを表す。表１に示されるように、２０００サイクル及び３０００サイクルの熱衝撃を加えたときに、比較例を使用したサンプルの一部に半田クラックが発生するが、実施例を使用したサンプルでは、３０００サイクルの熱衝撃を加えても半田クラックが一切発生しなかった。これは、端子電極１５の側方部とセラミック素体１２の側面との間に形成された空間１８が半田クラックを防ぐ効果を示している。

以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。

本発明のセラミック電子部品は、上記実施形態の積層セラミックコンデンサに限られず、他の任意の電子部品であってもよい。例えば、本発明のセラミック電子部品は、セラミック素体を有するインダクタであってもよい。このセラミック素体は、セラミック磁性体と、そのセラミック磁性体中に埋設されたコイル状の内部電極を有する。

上記実施形態では、端子電極１５の四つの側方部１５ｂ〜１５ｅがすべてセラミック素体１２の側面１２ｂ〜１２ｅから離間しており、これらの間に空間１８が形成されている。しかしながら、端子電極の少なくとも一つの側方部とセラミック素体の側面との間に空間が形成されていれば、セラミック電子部品を基板に半田付けしたときに、熱衝撃による半田のクラックを抑えることができる。なお、端子電極の一つの側方部とセラミック素体の側面との間に空間が形成されている場合は、その側方部またはその側方部と相対向する側方部を基板に半田付けすることが、半田のクラックを防ぐうえで好ましい。

第１実施形態を示す斜視図である。 図１の２−２線に沿った断面図である。 図１の３−３線に沿った断面図である。 第１実施形態の製造工程を示す断面図である。 第１実施形態の製造工程を示す断面図である。 第１実施形態の製造工程を示す断面図である。 基板上に実装された積層セラミックコンデンサを示す断面図である。 第２実施形態を示す断面図である。

符号の説明

１０ａ、１０ｂ…積層セラミックコンデンサ、１２…セラミック素体、１５…端子電極、１６…内側メッキ膜、１７…外側メッキ膜、１８…空間、２０…導電性樹脂層、２１…導電性ペースト、２２…誘電体、２３…第１内部電極、２４…第２内部電極、２５…樹脂膜、２６…基板、２８…半田

Claims (4)

1. 相対向する二つの端面、並びに当該二つの端面を連結する側面を有するセラミック素体と、
   前記セラミック素体の各前記端面上に形成された端子電極と、
   を備えるセラミック電子部品であって、
   各前記端子電極は、前記セラミック素体の各前記端面上に付着した中央部と、この中央部から前記セラミック素体の側面の上方に延在する側方部とを有しており、
   各前記端子電極の側方部は、前記セラミック素体の側面から離間している、
   セラミック電子部品。
2. 各前記端子電極は、前記中央部及び前記側方部を覆うメッキ膜を更に有している、請求項１に記載のセラミック電子部品。
3. 相対向する二つの端面、並びに当該二つの端面を連結する側面を有するセラミック素体を用意し、当該側面上において各前記端面の付近に樹脂膜を形成する工程と、
   前記セラミック素体の各前記端面及び前記樹脂膜上に導電性ペーストを塗布する工程と、
   前記樹脂膜を熱分解すると共に前記導電性ペーストを焼成して、前記セラミック素体の側面との間に空間を有する端子電極を形成する工程と、
   を備えるセラミック電子部品の製造方法。
4. 各前記端子電極をメッキする工程を更に備える請求項３に記載のセラミック電子部品の製造方法。
   

Images